JPH08289542A - Switching power supply system - Google Patents
Switching power supply systemInfo
- Publication number
- JPH08289542A JPH08289542A JP9068795A JP9068795A JPH08289542A JP H08289542 A JPH08289542 A JP H08289542A JP 9068795 A JP9068795 A JP 9068795A JP 9068795 A JP9068795 A JP 9068795A JP H08289542 A JPH08289542 A JP H08289542A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- time
- signal
- minimum
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は各種電子機器に安定な直
流電圧を供給するスイッチング電源装置に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply device for supplying a stable DC voltage to various electronic devices.
【０００２】[0002]
【従来の技術】近年、スイッチング電源装置はその高効
率な変換特性から各種電子機器の電源として多用されて
いる。従来のスイッチング電源装置としてはＲＣＣ（リ
ンギング・チョーク・コンバータ）と呼ばれる図１６に
示すような自励発振式スイッチング電源装置がある。2. Description of the Related Art In recent years, a switching power supply has been widely used as a power supply for various electronic devices due to its highly efficient conversion characteristics. As a conventional switching power supply device, there is a self-oscillation type switching power supply device called RCC (ringing choke converter) as shown in FIG.
【０００３】以下に従来のスイッチング電源装置とし
て、図１６を参照しながらその動作を説明する。図１６
において、１は入力直流電源であり、その電圧をＥｉと
する。２はトランスであり、１次巻線２１、２次巻線２
２、３次巻線２３を有する。３はスイッチング素子、４
はダイオード、５は出力コンデンサであり、スイッチン
グ素子３がオンオフを繰り返すことにより、入力直流電
圧Ｅｉを高周波交流電圧に変換して１次巻線２１に入力
し、２次巻線２２に発生するフライバック電圧をダイオ
ード４と出力コンデンサ５とで整流平滑し、負荷６へ出
力直流電圧として供給する。この出力直流電圧をＥｏと
する。７は検知回路、８は制御回路であり、出力直流電
圧を検知した検知回路から制御回路８へ出力直流電圧Ｅ
ｏの情報を伝達する。制御回路８は３次巻線２３のフラ
イバック電圧がなくなるとスイッチング素子３をオン
し、そのオン時間を出力直流電圧Ｅｏを安定化するよう
に決定する機能を有する。The operation of a conventional switching power supply device will be described below with reference to FIG. FIG.
In the above, 1 is an input DC power supply, and its voltage is Ei. 2 is a transformer, which is a primary winding 21 and a secondary winding 2
It has secondary and tertiary windings 23. 3 is a switching element, 4
Is a diode, and 5 is an output capacitor. The switching element 3 is repeatedly turned on and off to convert the input DC voltage Ei into a high frequency AC voltage, which is input to the primary winding 21 and generated in the secondary winding 22. The back voltage is rectified and smoothed by the diode 4 and the output capacitor 5, and is supplied to the load 6 as an output DC voltage. This output DC voltage is Eo. Reference numeral 7 is a detection circuit, and 8 is a control circuit, which outputs the output DC voltage E from the detection circuit that detects the output DC voltage to the control circuit 8.
Communicate the information of o. The control circuit 8 has a function of turning on the switching element 3 when the flyback voltage of the tertiary winding 23 disappears and determining the on-time so as to stabilize the output DC voltage Eo.
【０００４】以上のように構成されたスイッチング電源
装置について、以下にその動作を説明する。まずスイッ
チング素子３がオンしている時、１次巻線２１には入力
直流電圧Ｅｉが印加され、トランス２を励磁する。スイ
ッチング素子３オフすると、トランス２の励磁エネルギ
ーはフライバック電圧として発生し、ダイオード４と出
力コンデンサ５とで整流平滑され、負荷６へ出力直流電
圧Ｅｏが供給される。トランス２の励磁エネルギーが放
出されると、フライバック電圧はなくなり、各巻線には
リンギング電圧が発生する。制御回路８はフライバック
電圧がなくなったのを検知し、再びスイッチング素子３
をオンする。このようにスイッチング素子３のオン時間
Ｔｏｎに励磁される磁束とオフ時間Ｔｏｆｆに消磁され
る磁束は等しくなるから、１次巻線２１と２次巻線２２
との巻数比が１であれば、 Ｅｉ・Ｔｏｎ＝Ｅｏ・Ｔｏｆｆ （１） の関係が成り立つ。従って制御回路８が検知回路７から
の出力直流電圧Ｅｏの情報を元にオン時間Ｔｏｎを適正
に決定すれば、出力直流電圧Ｅｏを安定化することがで
きる。The operation of the switching power supply device configured as described above will be described below. First, when the switching element 3 is on, the input DC voltage Ei is applied to the primary winding 21 to excite the transformer 2. When the switching element 3 is turned off, the excitation energy of the transformer 2 is generated as a flyback voltage, rectified and smoothed by the diode 4 and the output capacitor 5, and the output DC voltage Eo is supplied to the load 6. When the exciting energy of the transformer 2 is released, the flyback voltage disappears and a ringing voltage is generated in each winding. The control circuit 8 detects that the flyback voltage has disappeared, and again switches the switching element 3
Turn on. In this way, the magnetic flux excited during the on time Ton of the switching element 3 and the magnetic flux demagnetized during the off time Toff become equal, so the primary winding 21 and the secondary winding 22 are
If the winding ratio of 1 and is 1, the relationship of Ei · Ton = Eo · Toff (1) holds. Therefore, if the control circuit 8 properly determines the on-time Ton based on the information of the output DC voltage Eo from the detection circuit 7, the output DC voltage Eo can be stabilized.
【０００５】トランス２の励磁インダクタンスをＬとす
ると、スイッチング素子３のオン時間中に入力直流電源
１から流れ込む電流は、 Ｅｉ・Ｔｏｎ／Ｌ をピーク
値とする鋸波電流であるから、入力電力Ｐｉは次式で表
される。When the exciting inductance of the transformer 2 is L, the current flowing from the input DC power supply 1 during the on-time of the switching element 3 is a sawtooth current having a peak value of Ei.Ton / L, and therefore the input power Pi Is expressed by the following equation.
【０００６】Ｐｉ＝Ｅｉ2 Ｔｏｎ／（２Ｌ）・｛Ｔｏｎ
／（Ｔｏｎ＋Ｔｏｆｆ）｝ （１）より、Ｅｉ一定であれば、ＴｏｎとＴｏｆｆの比
も一定となるので、 Ｐｉ∝Ｔｏｎ∝１／ｆ （２） となる。ｆはスイッチング周波数である。即ちスイッチ
ング周波数ｆは負荷の重さに反比例して変動する特性を
有する。Pi = Ei2 Ton / (2L). {Ton
From (/ Ton + Toff)} (1), if Ei is constant, the ratio of Ton and Toff is also constant, and thus Pi∝Ton∝1 / f (2). f is a switching frequency. That is, the switching frequency f has a characteristic that it fluctuates in inverse proportion to the weight of the load.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、スイッチング周波数ｆが、負荷の重さに
反比例して変動するため、負荷が軽くなるほど高周波化
していく。スイッチング周波数ｆが高周波化すると、ス
イッチング素子３のターンオン損失が増加し、軽負荷時
の効率劣化を招く。また、制御回路８のドライブ能力や
スイッチング素子３の性能により存在するオン時間Ｔｏ
ｎの最小値に至ると、間欠発振を起こすなど、安定な動
作ができなくなるといった問題があった。However, in the above-mentioned conventional structure, the switching frequency f varies in inverse proportion to the weight of the load, so that the frequency becomes higher as the load becomes lighter. When the switching frequency f becomes higher, the turn-on loss of the switching element 3 increases, leading to efficiency deterioration at light load. In addition, the ON time To existing depending on the drive capability of the control circuit 8 and the performance of the switching element 3
When reaching the minimum value of n, there is a problem that stable operation cannot be performed such as causing intermittent oscillation.
【０００８】この問題点を解決する手段としては、例え
ば特許公告平５−５７８２７に開示されているように、
最小オフ時間Ｔｏｆｆ（ＭＩＮ）を制御回路で設定し、
負荷が軽くなってもスイッチング周波数ｆが高周波化し
ないようにするといった方法がある。しかしこの方法は
スイッチング周波数の高周波化を抑制するにとどまり、
最小オフ時間Ｔｏｆｆ（ＭＩＮ）で設定された上限スイ
ッチング周波数は、重負荷時のスイッチング周波数に比
べれば高いレベルにあるので、その効果に限界があっ
た。As means for solving this problem, for example, as disclosed in Japanese Patent Publication No. 5-57827,
Set the minimum off time Toff (MIN) with the control circuit,
There is a method of preventing the switching frequency f from becoming high even if the load becomes light. However, this method is limited to suppressing higher switching frequencies,
The upper limit switching frequency set by the minimum off-time Toff (MIN) is at a higher level than the switching frequency at the time of heavy load, so its effect is limited.
【０００９】本発明は上記従来の問題点を解決するもの
で、軽負荷時においては積極的にスイッチング周波数を
低くすることにより、スイッチング素子３のターンオン
損失を低減して効率劣化を防ぎ、さらにより軽負荷まで
動作の安定性を確保することの可能なスイッチング電源
装置を提供することを目的とする。The present invention solves the above-mentioned conventional problems. By positively lowering the switching frequency at a light load, the turn-on loss of the switching element 3 is reduced to prevent efficiency deterioration. An object of the present invention is to provide a switching power supply device capable of ensuring operation stability even under a light load.
【００１０】[0010]
【課題を解決するための手段】この目的を達成するため
に本発明のスイッチング電源装置は、入力直流電源と、
１次巻線と２次巻線と３次巻線を有するトランスと、前
記入力直流電源と前記１次巻線と直列に接続されるスイ
ッチング素子と、前記２次巻線に発生するフライバック
電圧を整流平滑し、負荷に出力直流電圧を供給するダイ
オードと出力コンデンサと、前記出力直流電圧を検知す
る検知回路と、前記検知回路からの帰還信号に基づいて
負荷が軽いほど長くなる最小オフ時間を決定する機能
と、前記最小オフ時間後に前記３次巻線に発生するフラ
イバック電圧がなくなると前記スイッチング素子をオン
させる機能と、前記検知回路からの帰還信号に基づいて
前記出力直流電圧を安定化するように前記スイッチング
素子のオン時間を決定する機能とを有する制御回路とを
備えた構成を有している。In order to achieve this object, a switching power supply device of the present invention comprises an input DC power supply,
A transformer having a primary winding, a secondary winding, and a tertiary winding, a switching element connected in series with the input DC power supply and the primary winding, and a flyback voltage generated in the secondary winding. A diode and an output capacitor that rectify and smooth the output and supply an output DC voltage to the load; a detection circuit that detects the output DC voltage; and a minimum off time that increases as the load becomes lighter based on the feedback signal from the detection circuit. A function of determining, a function of turning on the switching element when the flyback voltage generated in the tertiary winding disappears after the minimum off time, and a stabilization of the output DC voltage based on a feedback signal from the detection circuit. And a control circuit having a function of determining the ON time of the switching element.
【００１１】[0011]
【作用】この構成によって、検知回路からの情報で軽負
荷であることを制御回路が認識し、軽負荷であるほどス
イッチング素子のオフ時間を長く設定するで、積極的に
スイッチング周波数を低くすることができ、スイッチン
グ素子のターンオン損失を低減して効率劣化を防ぎ、さ
らにより軽負荷まで動作の安定性を確保することができ
る。With this configuration, the control circuit recognizes that the load is light based on the information from the detection circuit, and the lighter load causes the switching element OFF time to be set longer, thereby actively lowering the switching frequency. Therefore, it is possible to reduce the turn-on loss of the switching element, prevent the efficiency from deteriorating, and ensure the stability of the operation even under a light load.
【００１２】[0012]
（実施例１）以下本発明の一実施例について、図面を参
照しながら説明する。図１は本発明の第１の実施例にお
けるスイッチング電源装置の回路構成図を示すものであ
る。図１において、１は入力直流電源であり、その電圧
をＥｉとする。２はトランスであり、１次巻線２１、２
次巻線２２、３次巻線２３を有する。３はスイッチング
素子、４はダイオード、５は出力コンデンサであり、ス
イッチング素子３がオンオフを繰り返すことにより、入
力直流電圧Ｅｉを高周波交流電圧に変換して１次巻線２
１に入力し、２次巻線２２に発生するフライバック電圧
をダイオード４と出力コンデンサ５とで整流平滑し、負
荷６へ出力直流電圧として供給する。この出力直流電圧
をＥｏとする。７は検知回路であり、抵抗７１および７
２、基準電圧源７３、エラーアンプ７４、抵抗７５とフ
ォトカプラ７６から構成される。検知回路７は、出力直
流電圧Ｅｏを抵抗７１と７２で分割し、この分割電圧を
基準電圧７３とエラーアンプ７４が比較し、エラーアン
プ７４の出力に接続された抵抗７５とフォトカプラ７６
を介して、出力直流電圧Ｅｏの情報として帰還信号を出
力する。８０は制御回路であり、帰還信号即ちフォトカ
プラ７６のトランジスタ電流を帰還電圧Ｖｆｂに変換す
る基準電圧源８１と抵抗８２、３次巻線２３の発生する
電圧Ｖｔｒを受電し、Ｖｔｒのフライバック電圧がなく
なったタイミングでターンオン信号ａを出力するタイミ
ング回路８３と、Ｖｆｂを受電してＶｆｂが高くなるほ
どスイッチング素子３のオン時間を短くするようにター
ンオフ信号ｂを出力するオン時間設定回路８４と、Ｖｆ
ｂを受電してＶｆｂが高くなるほどスイッチング素子３
の最小オフ時間を長くするように最小オフ時間信号ｃを
出力するオフ時間設定回路８５と、ターンオン信号ａと
ターンオフ信号ｂと最小オフ時間信号ｃを受電して、タ
ーンオフ信号ｂによってスイッチング素子３をターンオ
フすると、最小オフ時間信号ｃによって少なくとも最小
オフ時間はオフを維持し、最小オフ時間後のターンオン
信号ａによってスイッチング素子３をオンするドライブ
信号ｄを出力するドライブ回路８６とから構成される。(Embodiment 1) An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a circuit configuration diagram of a switching power supply device according to a first embodiment of the present invention. In FIG. 1, reference numeral 1 denotes an input DC power supply, the voltage of which is Ei. 2 is a transformer, the primary winding 21, 2
It has a secondary winding 22 and a tertiary winding 23. Reference numeral 3 is a switching element, 4 is a diode, and 5 is an output capacitor. The switching element 3 is repeatedly turned on and off to convert the input DC voltage Ei into a high-frequency AC voltage, and the primary winding 2
1, the flyback voltage generated in the secondary winding 22 is rectified and smoothed by the diode 4 and the output capacitor 5, and is supplied to the load 6 as an output DC voltage. This output DC voltage is Eo. 7 is a detection circuit, and resistors 71 and 7
2, a reference voltage source 73, an error amplifier 74, a resistor 75 and a photocoupler 76. The detection circuit 7 divides the output DC voltage Eo by the resistors 71 and 72, compares the divided voltage with the reference voltage 73 and the error amplifier 74, and connects the resistor 75 and the photocoupler 76 connected to the output of the error amplifier 74.
A feedback signal is output as information on the output DC voltage Eo via. Reference numeral 80 denotes a control circuit which receives a feedback signal, that is, a reference voltage source 81 for converting a transistor current of the photocoupler 76 into a feedback voltage Vfb, a resistor 82, and a voltage Vtr generated by the tertiary winding 23, and a flyback voltage of Vtr. Timing circuit 83 that outputs the turn-on signal a at the timing when the voltage is no longer present, an on-time setting circuit 84 that outputs the turn-off signal b so as to shorten the on-time of the switching element 3 as Vfb is received and Vfb becomes higher, and Vf
The switching element 3 increases as Vfb increases due to the reception of power b.
The off-time setting circuit 85 that outputs the minimum off-time signal c so as to increase the minimum off-time, and the turn-on signal a, the turn-off signal b, and the minimum off-time signal c are received, and the switching element 3 is activated by the turn-off signal b. When it is turned off, it is kept off for at least the minimum off-time by the minimum off-time signal c, and the drive circuit 86 outputs the drive signal d for turning on the switching element 3 by the turn-on signal a after the minimum off-time.
【００１３】以上のように構成されたスイッチング電源
装置について、図２及び図３を用いてその動作を説明す
る。図２は本実施例の要部波形を示すタイミングチャー
トであり、３次巻線２３の電圧Ｖｔｒ、タイミング回路
８３のターンオン信号ａ、オン時間設定回路８４のター
ンオフ信号ｂ、オフ時間設定回路８５の最小オフ時間信
号ｃ、ドライブ回路８６のドライブ信号ｄの様子を重負
荷時と軽負荷時について表す。図３はスイッチング素子
３のオン時間Ｔｏｎ、オフ時間Ｔｏｆｆ及び最小オフ時
間Ｔｏｆｆ（ＭＩＮ）と、帰還電圧Ｖｆｂの関係を示
す。検知回路７は、軽負荷時のように出力直流電圧Ｅｏ
が上昇しようとすると、帰還信号即ちフォトカプラ７６
のトランジスタ電流を増やすように動作するので、帰還
電圧Ｖｆｂも上昇する。逆に重負荷時においては帰還電
圧Ｖｆｂは低くなる。帰還電圧Ｖｆｂの低い重負荷時に
おいては、最小オフ時間Ｔｏｆｆ（ＭＩＮ）も短く、ス
イッチング素子３のオフ時間Ｔｏｆｆはトランス２の励
磁エネルギー放出期間で決まり、本実施例のスイッチン
グ電源装置も従来例と同様の動作をする。負荷が軽くな
り帰還電圧Ｖｆｂが上昇すると、スイッチング素子３の
オン時間Ｔｏｎは短くなり、スイッチング電源装置への
入力電力を抑制することにより出力直流電圧Ｅｏは安定
化される。同じ比率でオフ時間Ｔｏｆｆも短くなるの
で、スイッチング周波数も高くなっていく。The operation of the switching power supply device configured as described above will be described with reference to FIGS. 2 and 3. FIG. 2 is a timing chart showing the waveforms of the essential parts of this embodiment. The voltage Vtr of the tertiary winding 23, the turn-on signal a of the timing circuit 83, the turn-off signal b of the on-time setting circuit 84, and the off-time setting circuit 85 are shown. The states of the minimum off-time signal c and the drive signal d of the drive circuit 86 are shown for a heavy load and a light load. FIG. 3 shows the relationship between the feedback voltage Vfb and the on time Ton, the off time Toff, and the minimum off time Toff (MIN) of the switching element 3. The detection circuit 7 outputs the output DC voltage Eo like when the load is light.
Is going to rise, the feedback signal, that is, the photocoupler 76
Since it operates so as to increase the transistor current of, the feedback voltage Vfb also rises. On the contrary, the feedback voltage Vfb becomes low when the load is heavy. When the feedback voltage Vfb is low and the load is heavy, the minimum off-time Toff (MIN) is also short, and the off-time Toff of the switching element 3 is determined by the excitation energy emission period of the transformer 2. Thus, the switching power supply device of this embodiment also differs from the conventional example. Do the same. When the load becomes lighter and the feedback voltage Vfb rises, the ON time Ton of the switching element 3 becomes shorter, and the output DC voltage Eo is stabilized by suppressing the input power to the switching power supply device. Since the off time Toff is shortened at the same ratio, the switching frequency is also increased.
【００１４】さらに負荷が軽くなると、やがてトランス
２の励磁エネルギー放出期間より最小オフ時間Ｔｏｆｆ
（ＭＩＮ）は長くなる。このためトランス２の励磁エネ
ルギー放出を示すターンオン信号ａは無視され、オフ時
間Ｔｏｆｆは最小オフ時間Ｔｏｆｆ（ＭＩＮ）で決まる
ようになる。トランス２の励磁エネルギー放出後は、ト
ランス２の励磁インダクタンスとこれと等価的に並列接
続される寄生容量との共振によるリンギング電圧が発生
する。３次巻線２３の電圧Ｖｔｒを検出しているパルス
発生回路８３は、このリンギング電圧の周期でターンオ
ン信号ａを出力し続け、最小オフ時間Ｔｏｆｆ（ＭＩ
Ｎ）の後に出力されたターンオン信号ａによって、ドラ
イブ回路８６はスイッチング素子３をオンするのであ
る。最小オフ時間Ｔｏｆｆ（ＭＩＮ）は負荷が軽いほど
長くなるので、スイッチング周波数は高周波化せず、逆
に低周波化していく。この様子を図４に示す。When the load is further reduced, the minimum off-time Toff is sooner than the excitation energy emission period of the transformer 2.
(MIN) becomes longer. Therefore, the turn-on signal a indicating the excitation energy emission of the transformer 2 is ignored, and the off time Toff is determined by the minimum off time Toff (MIN). After the excitation energy of the transformer 2 is released, a ringing voltage is generated due to the resonance between the excitation inductance of the transformer 2 and the parasitic capacitance equivalently connected in parallel therewith. The pulse generation circuit 83 that detects the voltage Vtr of the tertiary winding 23 continues to output the turn-on signal a at the cycle of this ringing voltage, and the minimum off-time Toff (MI
The drive circuit 86 turns on the switching element 3 by the turn-on signal a output after N). Since the minimum off-time Toff (MIN) becomes longer as the load is lighter, the switching frequency does not increase in frequency but decreases in frequency. This is shown in FIG.
【００１５】スイッチング素子３のスイッチング一周期
当たりのターンオン損失は負荷によらずほぼ一定である
ので、スイッチング周波数が低いほど低減される。ま
た、既述のように負荷が軽くなると帰還信号は増大し、
帰還電圧Ｖｆｂが上昇するのでスイッチング素子３のオ
ン時間Ｔｏｎは短くなり、スイッチング電源装置への入
力電力を抑制することにより出力直流電圧Ｅｏを安定化
しようとするが、最小オフ時間Ｔｏｆｆ（ＭＩＮ）は逆
に長くなり、入力電力の抑制に拍車がかかるので、同じ
負荷条件ならオン時間Ｔｏｎは従来例ほど短くはならな
い。このため制御回路８０のドライブ能力やスイッチン
グ素子３の性能により存在するオン時間Ｔｏｎの最小値
に至ると、間欠発振を起こすなど安定な動作ができなく
なるといった負荷条件を、より軽負荷側に移し安定動作
領域を広げることができる。Since the turn-on loss per switching cycle of the switching element 3 is substantially constant regardless of the load, it is reduced as the switching frequency is lower. Also, as mentioned above, when the load becomes lighter, the feedback signal increases,
Since the feedback voltage Vfb rises, the ON time Ton of the switching element 3 becomes short, and the output DC voltage Eo is attempted to be stabilized by suppressing the input power to the switching power supply device, but the minimum off time Toff (MIN) is On the contrary, since it becomes longer and the suppression of the input power is spurred, the ON time Ton is not shorter than that in the conventional example under the same load condition. For this reason, when the minimum value of the on-time Ton existing due to the drive capability of the control circuit 80 and the performance of the switching element 3 is reached, the load condition that stable operation such as intermittent oscillation becomes impossible is moved to the light load side and stabilized. The operating area can be expanded.
【００１６】以上のように本実施例によれば、入力直流
電源１と、１次巻線２１と２次巻線２２と３次巻線２３
を有するトランス２と、入力直流電源１と１次巻線２１
と直列に接続されるスイッチング素子３と、２次巻線２
２に発生するフライバック電圧を整流平滑し、負荷に出
力直流電圧Ｅｏを供給するダイオード４と出力コンデン
サ６と、出力直流電圧Ｅｏを検知する検知回路７と、検
知回路７からの帰還信号に基づいて負荷が軽いほど長く
なる最小オフ時間Ｔｏｆｆ（ＭＩＮ）を決定し、最小オ
フ時間Ｔｏｆｆ（ＭＩＮ）後に３次巻線２３のフライバ
ック電圧が発生していないのを検出してスイッチング素
子３をオンさせ、検知回路７からの帰還信号に基づいて
出力直流電圧Ｅｏを安定化するようにスイッチング素子
３のオン時間Ｔｏｎを決定する機能を有する制御回路８
０とを備えた構成とすることにより、軽負荷時において
は積極的にスイッチング周波数を低くすることができ、
スイッチング素子３のターンオン損失を低減して効率劣
化を防ぎ、さらにより軽負荷まで動作の安定性を確保す
ることができる。As described above, according to this embodiment, the input DC power supply 1, the primary winding 21, the secondary winding 22, and the tertiary winding 23 are provided.
With a transformer 2, an input DC power supply 1 and a primary winding 21
Switching element 3 and secondary winding 2 connected in series with
Based on the feedback signal from the detection circuit 7, the diode 4 and the output capacitor 6 that rectify and smooth the flyback voltage generated in 2 and supply the output DC voltage Eo to the load, the detection circuit 7 that detects the output DC voltage Eo, The minimum off time Toff (MIN) that becomes longer as the load becomes lighter is determined, and after the minimum off time Toff (MIN) is detected, the flyback voltage of the tertiary winding 23 is not generated, and the switching element 3 is turned on. The control circuit 8 having the function of determining the ON time Ton of the switching element 3 so as to stabilize the output DC voltage Eo based on the feedback signal from the detection circuit 7.
By adopting the configuration including 0 and 0, the switching frequency can be positively lowered at the time of light load,
It is possible to reduce the turn-on loss of the switching element 3 to prevent the efficiency from deteriorating, and to secure the operation stability even under a light load.
【００１７】（実施例２）以下本発明の第２の実施例に
ついて、図面を参照しながら説明する。図５は本発明の
第２の実施例におけるスイッチング電源装置の制御回路
を示すものである。制御回路以外の構成は図１と同様な
ので省略した。また図５に示した制御回路は図１の制御
回路８０と基本的な動作は同様であり、制御回路８０を
より具体的に表すとともに、機能を追加した請求項３に
相当するものである。図５において、２３はトランス２
の３次巻線、７６はフォトカプラのトランジスタ、８１
は基準電圧源、８２は抵抗、８３はタイミング回路、８
４はオン時間設定回路、８５はオフ時間設定回路、８６
はドライブ回路であり、図１のものと基本的な動作は同
様であるので同じ符号を付与した。基準電圧源８１は、
ダイオード８１１、コンデンサ８１２とレギュレータ回
路８１３から構成される。タイミング回路８３は、抵抗
８３１〜８３４、ダイオード８３５、ＰＮＰトランジス
タ８３６とＮＰＮ８３７から構成される。オン時間設定
回路８４は、抵抗８４１，８４２、ＮＰＮトランジスタ
８４３，８４４、ＰＮＰトランジスタ８４５、第１のコ
ンデンサ８４６、ツェナーダイオード８４７，８４８と
比較器８４９から構成される。オフ時間設定回路８５
は、定電流源８５１、第２のコンデンサ８５２、抵抗８
５３，８５４、ＮＰＮトランジスタ８５５，８５６と比
較器８５７から構成される。ドライブ回路８６は、ＮＯ
Ｔ回路８６１、ＮＯＲ回路８６２〜８６４と増幅器８６
５から構成される。(Second Embodiment) A second embodiment of the present invention will be described below with reference to the drawings. FIG. 5 shows a control circuit of the switching power supply device according to the second embodiment of the present invention. The configuration other than the control circuit is similar to that of FIG. The control circuit shown in FIG. 5 has the same basic operation as that of the control circuit 80 of FIG. 1, and more specifically represents the control circuit 80 and corresponds to claim 3 in which a function is added. In FIG. 5, 23 is the transformer 2
Third winding, 76 is a photocoupler transistor, 81
Is a reference voltage source, 82 is a resistor, 83 is a timing circuit, 8
4 is an on-time setting circuit, 85 is an off-time setting circuit, 86
Is a drive circuit, and its basic operation is similar to that of FIG. The reference voltage source 81 is
It is composed of a diode 811, a capacitor 812 and a regulator circuit 813. The timing circuit 83 includes resistors 831 to 834, a diode 835, a PNP transistor 836 and an NPN 837. The on-time setting circuit 84 includes resistors 841 and 842, NPN transistors 843 and 844, a PNP transistor 845, a first capacitor 846, Zener diodes 847 and 848, and a comparator 849. Off time setting circuit 85
Is a constant current source 851, a second capacitor 852, a resistor 8
53, 854, NPN transistors 855, 856 and a comparator 857. The drive circuit 86 is NO
T circuit 861, NOR circuits 862 to 864 and amplifier 86
It consists of 5.
【００１８】以上のように構成された制御回路について
その動作を説明する。基準電圧源８１は、３次巻線２３
のフライバック電圧をダイオード８１１とコンデンサ８
１２で整流平滑し、レギュレータ回路８１３を介して基
準電圧Ｖｃｃを各回路に供給する。The operation of the control circuit configured as described above will be described. The reference voltage source 81 is the tertiary winding 23.
Flyback voltage of diode 811 and capacitor 8
12 is rectified and smoothed, and the reference voltage Vcc is supplied to each circuit through the regulator circuit 813.
【００１９】タイミング回路８３は３次巻線２３の電圧
Ｖｔｒを抵抗８３１を介してＰＮＰトランジスタ８３６
で受ける。スイッチング素子３がオフで３次巻線２３に
フライバック電圧が発生している時、ＰＮＰトランジス
タ８３６は逆バイアスされるのでオフとなる。ダイオー
ド８３５はＰＮＰトランジスタ８３６の逆電圧保護のた
めに挿入される。この時、抵抗８３２を介してベース電
流を供給されるＮＰＮトランジスタ８３７はオンするの
で、出力されるターンオン信号ａはＬレベルとなる。ま
た、抵抗８３４にはＶｃｃから抵抗８３３とＮＰＮトラ
ンジスタ８３７を介して電流が流れるので、電圧降下Ｖ
８３４が発生している。ＮＰＮトランジスタ８３７のベ
ース電圧は従ってＶｂｅ＋Ｖ８３４となる。３次巻線２
３のフライバック電圧がなくなり、ＰＮＰトランジスタ
８３６のベース電圧がＶ８３４を下回ると、ＰＮＰトラ
ンジスタ８３６はオンし、ＮＰＮトランジスタ８３７は
オフするので、出力されるターンオン信号ａはＨレベル
となる。The timing circuit 83 applies the voltage Vtr of the tertiary winding 23 to the PNP transistor 836 via the resistor 831.
Receive at. When the switching element 3 is off and the flyback voltage is generated in the tertiary winding 23, the PNP transistor 836 is reverse-biased and therefore off. The diode 835 is inserted for reverse voltage protection of the PNP transistor 836. At this time, the NPN transistor 837 supplied with the base current via the resistor 832 is turned on, so that the output turn-on signal a becomes L level. Further, since a current flows from the Vcc to the resistor 834 via the resistor 833 and the NPN transistor 837, the voltage drop V
834 has occurred. The base voltage of NPN transistor 837 is therefore Vbe + V834. Tertiary winding 2
When the flyback voltage of 3 disappears and the base voltage of the PNP transistor 836 falls below V834, the PNP transistor 836 turns on and the NPN transistor 837 turns off, so the output turn-on signal a becomes H level.
【００２０】オン時間設定回路８４は、ドライブ回路８
６から出力されるドライブ信号ｄを抵抗８４２を介して
ＰＮＰトランジスタ８４５で受ける。スイッチング素子
３がオフ、即ちドライブ信号ｄがＬレベルの時、ＰＮＰ
トランジスタ８４５はオン状態であるので第１のコンデ
ンサ８４６はツェナーダイオード８４７の電圧Ｖｚ１ま
で充電されている。この電圧Ｖｚ１が第１の所定の電圧
である。ドライブ信号ｄがＨレベルになり、スイッチン
グ素子３がオンすると、ＰＮＰトランジスタ８４５はオ
フし、ＮＰＮトランジスタ８４４を介して第１のコンデ
ンサ８４６は第１の所定の電圧Ｖｚ１から放電される。
ＮＰＮトランジスタ８４４はエミッタを抵抗８３１を介
して３次巻線２３に接続されるとともに、ＮＰＮトラン
ジスタ８４３とミラー構成になっている。従ってＮＰＮ
トランジスタ８４４のエミッタ電位は０Ｖに固定され、
抵抗８３１を介して流れる電流はＮＰＮトランジスタ８
４４を介して流れる第１のコンデンサ８４６の放電電流
と等しくなる。３次巻線２３には入力直流電圧Ｅｉに比
例したフォワード電圧が発生しているので、この放電電
流も入力直流電圧Ｅｉに比例している。第１のコンデン
サ８４６の電圧Ｖｃ１は、比較器８４９によって帰還電
圧Ｖｆｂと比較され、Ｖｃ１の放電が進み、Ｖｃ１＜Ｖ
ｆｂとなると、出力されるターンオフ信号ｂはＨレベル
になる。ターンオフ信号ｂがＨレベルになり、ドライブ
信号ｄがＬレベルになると、ＰＮＰトランジスタ８４５
はオンしてＶｃ１を第１の所定の電圧Ｖｚ１まで急速に
充電するとともに、スイッチング素子３がオフするので
３次巻線２３にはフォワード電圧がなくなり、ＮＰＮト
ランジスタ８４４はオフする。この時、Ｖｃ１＞Ｖｆｂ
となるので、ターンオフ信号ｂはＬレベルに戻る。スイ
ッチング素子３のオン時間Ｔｏｎは次のように求まる。
１次巻線２１の巻数をＮ１、３次巻線２３の巻数をＮ３
とし、巻数比をｎ＝Ｎ３／Ｎ１とする。抵抗８３１の抵
抗値をＲｔｒ、第１のコンデンサ８４６の静電容量をＣ
１とする。３次巻線２３に発生するフォワード電圧はｎ
Ｅｉであるから、オン時間Ｔｏｎは、第１のコンデンサ
８４６の電圧Ｖｃ１が放電電流ｎＥｉ／Ｒｔｒで、第１
の所定の電圧Ｖｚ１から帰還電圧Ｖｆｂまで放電される
時間となる。即ち、 Ｔｏｎ＝（Ｖｚ１−Ｖｆｂ）・Ｃ１・Ｒｔｒ／（ｎＥｉ） となる。帰還電圧Ｖｆｂが高くなるほど、オン時間Ｔｏ
ｎは短くなり、出力直流電圧Ｅｏを安定化するように調
整される。またその放電時定数は直流入力電圧Ｅｉに反
比例する。ツェナーダイオード８４８は帰還電圧Ｖｆｂ
に下限値Ｖｆｂ（ＭＩＮ）を設けるために挿入した。オ
ン時間Ｔｏｎの最大オン時間Ｔｏｎ（ＭＡＸ）は、 Ｔ
ｏｎ（ＭＡＸ）＝（Ｖｚ１−Ｖｆｂ（ＭＩＮ））・Ｃ１
・Ｒｔｒ／（ｎＥｉ） となり、直流入力電圧Ｅｉが高
くなるほど最大オン時間Ｔｏｎ（ＭＡＸ）が短くなるよ
うに入力補正がかけられるようになる。The on-time setting circuit 84 is the drive circuit 8
The drive signal d output from 6 is received by the PNP transistor 845 via the resistor 842. When the switching element 3 is off, that is, when the drive signal d is at L level, the PNP
Since the transistor 845 is on, the first capacitor 846 is charged to the voltage Vz1 of the Zener diode 847. This voltage Vz1 is the first predetermined voltage. When the drive signal d becomes H level and the switching element 3 is turned on, the PNP transistor 845 is turned off and the first capacitor 846 is discharged from the first predetermined voltage Vz1 via the NPN transistor 844.
The NPN transistor 844 has its emitter connected to the tertiary winding 23 via the resistor 831 and has a mirror configuration with the NPN transistor 843. Therefore NPN
The emitter potential of the transistor 844 is fixed at 0V,
The current flowing through the resistor 831 is the NPN transistor 8
It becomes equal to the discharge current of the first capacitor 846 flowing through 44. Since a forward voltage proportional to the input DC voltage Ei is generated in the tertiary winding 23, this discharge current is also proportional to the input DC voltage Ei. The voltage Vc1 of the first capacitor 846 is compared with the feedback voltage Vfb by the comparator 849, the discharge of Vc1 progresses, and Vc1 <V
When it becomes fb, the output turn-off signal b becomes H level. When the turn-off signal b becomes H level and the drive signal d becomes L level, the PNP transistor 845.
Turns on to rapidly charge Vc1 to the first predetermined voltage Vz1, and since the switching element 3 turns off, the forward voltage disappears in the tertiary winding 23 and the NPN transistor 844 turns off. At this time, Vc1> Vfb
Therefore, the turn-off signal b returns to the L level. The on time Ton of the switching element 3 is obtained as follows.
The number of turns of the primary winding 21 is N1, and the number of turns of the tertiary winding 23 is N3.
And the turn ratio is n = N3 / N1. The resistance value of the resistor 831 is Rtr, and the electrostatic capacitance of the first capacitor 846 is C
Set to 1. The forward voltage generated in the tertiary winding 23 is n
Since it is Ei, during the on time Ton, the voltage Vc1 of the first capacitor 846 is the discharge current nEi / Rtr,
It is time to discharge from the predetermined voltage Vz1 to the feedback voltage Vfb. That is, Ton = (Vz1-Vfb) * C1 * Rtr / (nEi). The higher the feedback voltage Vfb, the more the on time To becomes.
n is shortened and adjusted so as to stabilize the output DC voltage Eo. The discharge time constant is inversely proportional to the DC input voltage Ei. Zener diode 848 has feedback voltage Vfb
To provide a lower limit value Vfb (MIN). The maximum on-time Ton (MAX) of the on-time Ton is T
on (MAX) = (Vz1-Vfb (MIN)) * C1
Rtr / (nEi), and the input correction can be applied such that the maximum on-time Ton (MAX) becomes shorter as the DC input voltage Ei becomes higher.
【００２１】オフ時間設定回路８５は、ドライブ回路８
６から出力されるドライブ信号ｄをそれぞれ抵抗８５３
と抵抗８５４を介してＮＰＮトランジスタ８５５とＮＰ
Ｎトランジスタ８５６で受ける。スイッチング素子３が
オン、即ちドライブ信号ｄがＨレベルの時、ＮＰＮトラ
ンジスタ８５５及び８５６はオン状態にあるので、第２
のコンデンサ８５２はＯＶに放電されているとともに、
出力される最小オフ時間信号ｃはＬレベルになってい
る。この第２のコンデンサ８５２のＯＶが第２の所定の
電圧である。ドライブ信号ｄがＬレベルになると、ＮＰ
Ｎトランジスタ８５５及び８５６はオフし、第２のコン
デンサ８５２は定電流源８５１によって充電を開始され
るとともに、第２のコンデンサ８５２の電圧Ｖｃ２は、
比較器８５７によって帰還電圧Ｖｆｂと比較されている
ので最小オフ時間信号ｃはＨレベルになる。Ｖｃ２の充
電が進み、Ｖｃ２＞Ｖｆｂとなると最小オフ時間信号ｃ
はＬレベルになる。最小オフ時間Ｔｏｆｆ（ＭＩＮ）は
次のように求まる。定電流源８５１からの充電電流をＩ
２、第２のコンデンサ８５２の静電容量をＣ２とする
と、最小オフ時間Ｔｏｆｆ（ＭＩＮ）は、第２のコンデ
ンサ８５２の電圧Ｖｃ２が充電電流Ｉ２で、第２の所定
の電圧０Ｖから帰還電圧Ｖｆｂまで充電される時間とな
る。即ち、 Ｔｏｆｆ（ＭＩＮ）＝Ｖｆｂ・Ｃ２／Ｉ２ となる。帰還電圧Ｖｆｂが高くなるほど、最小オフ時間
Ｔｏｆｆ（ＭＩＮ）は長くなる。The off-time setting circuit 85 includes a drive circuit 8
Drive signal d output from each
And the NPN transistor 855 and the NP via the resistor 854.
Received by N-transistor 856. When the switching element 3 is on, that is, when the drive signal d is at the H level, the NPN transistors 855 and 856 are in the on state, so the second
The capacitor 852 of is discharged to OV,
The minimum off-time signal c that is output is at the L level. The OV of the second capacitor 852 is the second predetermined voltage. When the drive signal d becomes L level, NP
The N transistors 855 and 856 are turned off, the second capacitor 852 is started to be charged by the constant current source 851, and the voltage Vc2 of the second capacitor 852 becomes
Since it is compared with the feedback voltage Vfb by the comparator 857, the minimum off-time signal c becomes H level. When the charging of Vc2 progresses and Vc2> Vfb, the minimum off-time signal c
Becomes L level. The minimum off time Toff (MIN) is obtained as follows. The charging current from the constant current source 851 is I
2. If the electrostatic capacity of the second capacitor 852 is C2, the minimum off-time Toff (MIN) is that the voltage Vc2 of the second capacitor 852 is the charging current I2 and the second predetermined voltage 0V to the feedback voltage Vfb. It will be time to charge. That is, Toff (MIN) = Vfb · C2 / I2. The higher the feedback voltage Vfb, the longer the minimum off time Toff (MIN).
【００２２】ドライブ回路８６は、ターンオン信号ａ、
ターンオフ信号ｂと最小オフ時間信号ｃを受電し、スイ
ッチング素子３をオンオフするとともに、前記各回路に
制御回路の出力情報を示すドライブ信号ｄを出力する。
ターンオン信号ａはＮＯＴ回路８６１によって反転され
た後、最小オフ時間信号ｃとともにＮＯＲ回路８６２に
入力される。ＮＯＲ回路８６２の出力がＨレベルになる
のは、ターンオン信号ａがＨレベルで最小オフ時間信号
ｃがＬレベルの場合、即ち、最小オフ時間外で３次巻線
２３にフライバック電圧が発生していない時である。こ
のＮＯＲ回路８６２の出力信号とターンオフ信号ｂと
が、ＮＯＲ回路８６３及び８６４で構成されるフリップ
フロップ回路に入力される。その出力は増幅器８６５を
介してドライブ信号ｄとして出力される。ドライブ信号
ｄは、ターンオフ信号ｂがＨレベルのパルスを発すると
Ｌレベルとなり、スイッチング素子３をオフするととも
に、ＮＯＲ回路８６２の出力信号がＨレベルになるま
で、即ち最小オフ時間後にターンオン信号ａがＨレベル
になるまでＬレベルを維持する。図６は、以上のように
説明してきた本実施例におけるスイッチング電源装置の
制御回路の要部波形を示すタイミングチャートであり、
重負荷時と軽負荷時における３次巻線２３の電圧Ｖｔ
ｒ、ターンオン信号ａ、第１のコンデンサ８４６の電圧
Ｖｃ１、ターンオフ信号ｂ、第２のコンデンサ８５２の
電圧Ｖｃ２、最小オフ時間信号ｃ、ＮＯＲ回路８６２の
出力信号とドライブ信号ｄを示した。また、図７に帰還
電圧Ｖｆｂと、オン時間Ｔｏｎ、オフ時間Ｔｏｆｆ、最
小オフ時間Ｔｏｆｆ（ＭＩＮ）との関係を示す。The drive circuit 86 has a turn-on signal a,
The turn-off signal b and the minimum off-time signal c are received, the switching element 3 is turned on / off, and the drive signal d indicating the output information of the control circuit is output to each circuit.
The turn-on signal a is inverted by the NOT circuit 861 and then input to the NOR circuit 862 together with the minimum off-time signal c. The output of the NOR circuit 862 becomes H level when the turn-on signal a is H level and the minimum off-time signal c is L level, that is, the flyback voltage is generated in the tertiary winding 23 outside the minimum off-time. It's not time. The output signal of the NOR circuit 862 and the turn-off signal b are input to the flip-flop circuit composed of the NOR circuits 863 and 864. The output is output as the drive signal d via the amplifier 865. The drive signal d becomes L level when the turn-off signal b issues a pulse of H level, turns off the switching element 3, and turns the turn-on signal a until the output signal of the NOR circuit 862 becomes H level, that is, after the minimum off-time. The L level is maintained until the H level is reached. FIG. 6 is a timing chart showing the waveforms of the main parts of the control circuit of the switching power supply device according to this embodiment described above.
Voltage Vt of the tertiary winding 23 under heavy load and light load
r, turn-on signal a, voltage Vc1 of first capacitor 846, turn-off signal b, voltage Vc2 of second capacitor 852, minimum off-time signal c, output signal of NOR circuit 862 and drive signal d are shown. Further, FIG. 7 shows the relationship between the feedback voltage Vfb, the on time Ton, the off time Toff, and the minimum off time Toff (MIN).
【００２３】以上のように、オン時間設定回路８４に第
１のコンデンサ８４６を設け、スイッチング素子３がオ
ンの時に３次巻線２３に発生するフォワード電圧に応じ
た電流で第１のコンデンサ８４６を第１の所定の電圧か
ら充電あるいは放電するとともに、検知回路からの帰還
信号から得られる帰還電圧Ｖｆｂと第１のコンデンサの
電圧Ｖｃ１を比較し、Ｖｃ１がＶｆｂに至るとターンオ
フ信号ｂを出力する構成とし、オフ時間設定回路８５に
第２のコンデンサ８５２を有し、スイッチング素子３が
オフすると最小オフ時間信号ｃを出力し、同時に第２の
コンデンサ８５２を第２の所定の電圧から所定の電流で
充電あるいは放電するとともに、第２のコンデンサの電
圧Ｖｃ２とＶｆｂを比較し、Ｖｃ１がＶｆｂに至ると最
小オフ時間信号ｃをオフにする構成とすることにより、
本発明を具現化することができるとともに、オン時間設
定回路８４に設けた第１のコンデンサ８４６の放電時間
でオン時間Ｔｏｎを決定し、その放電電流を入力直流電
圧Ｅｉの関数とすることで入力補正をかけ、入力直流電
圧Ｅｉが高くなるほど短くなる特性を有するオン時間Ｔ
ｏｎに対応し、入力直流電圧Ｅｉの変動による帰還電圧
Ｖｆｂの変動を抑制することができる。従って入力直流
電圧Ｅｉの変動による最小オフ時間Ｔｏｆｆ（ＭＩＮ）
の変動も抑制することができ、軽負荷時におけるスイッ
チング周波数ｆの入力変動を抑えることができる。さら
にこの構成は帰還電圧Ｖｆｂに下限値を設けることで、
最大オン時間Ｔｏｎ（ＭＡＸ）にも入力直流電圧依存性
をかけることができ、スイッチング電源装置の最大入力
電力の入力補正をかけることができるようになる。As described above, the on-time setting circuit 84 is provided with the first capacitor 846, and the first capacitor 846 is supplied with a current corresponding to the forward voltage generated in the tertiary winding 23 when the switching element 3 is on. A configuration in which the feedback voltage Vfb obtained from the feedback signal from the detection circuit is compared with the voltage Vc1 of the first capacitor while charging or discharging from the first predetermined voltage, and when Vc1 reaches Vfb, the turn-off signal b is output. The off-time setting circuit 85 has a second capacitor 852, and when the switching element 3 is turned off, the minimum off-time signal c is output. At the same time, the second capacitor 852 is supplied with a predetermined current from a second predetermined voltage. While charging or discharging, the voltages Vc2 and Vfb of the second capacitor are compared, and when Vc1 reaches Vfb, the minimum off-time signal c With the structure to turn off,
The present invention can be embodied, and the on-time Ton is determined by the discharge time of the first capacitor 846 provided in the on-time setting circuit 84, and the discharge current is input as a function of the input DC voltage Ei. An on-time T having a characteristic that is corrected and becomes shorter as the input DC voltage Ei becomes higher.
Corresponding to on, the fluctuation of the feedback voltage Vfb due to the fluctuation of the input DC voltage Ei can be suppressed. Therefore, the minimum off time Toff (MIN) due to the fluctuation of the input DC voltage Ei
Of the switching frequency f at a light load can be suppressed. Further, in this configuration, by setting a lower limit value for the feedback voltage Vfb,
The maximum on-time Ton (MAX) can also be dependent on the input DC voltage, and the maximum input power of the switching power supply device can be input-corrected.
【００２４】（実施例３）以下本発明の第３の実施例に
ついて、図面を参照しながら説明する。図８は、本発明
の第３の実施例におけるスイッチング電源装置の制御回
路のうち、オフ時間設定回路を示すものであり、請求項
４及び５に相当するものである。他の構成については、
図５と同様なので省略した。図８において、定電流源８
５１、第２のコンデンサ８５２、抵抗８５３，８５４、
ＮＰＮトランジスタ８５５，８５６と比較器８５７は図
５のオフ時間設定回路８５と同様なので同じ符号を付与
した。図５の構成と異なるのは、抵抗８７１〜８７３、
比較器８７４、ＯＲ回路８７５、ＮＯＴ回路８７６、Ｎ
ＰＮトランジスタ８７７と定電流源８７８を付加した点
である。(Embodiment 3) A third embodiment of the present invention will be described below with reference to the drawings. FIG. 8 shows an off-time setting circuit in the control circuit of the switching power supply device according to the third embodiment of the present invention, and corresponds to claims 4 and 5. For other configurations,
Since it is similar to FIG. 5, it is omitted. In FIG. 8, a constant current source 8
51, a second capacitor 852, resistors 853, 854,
The NPN transistors 855 and 856 and the comparator 857 are similar to the off-time setting circuit 85 of FIG. The difference from the configuration of FIG. 5 is that resistors 871 to 873,
Comparator 874, OR circuit 875, NOT circuit 876, N
The point is that a PN transistor 877 and a constant current source 878 are added.
【００２５】以上のように構成されたオフ時間設定回路
についてその動作を説明する。抵抗８７１と抵抗８７２
は基準電圧Ｖｃｃを分割して第３の所定の電圧Ｖ３を作
る。比較器８７４は第３の所定の電圧Ｖ３と第２のコン
デンサ８５２の電圧Ｖｃ２とを比較し、その出力は比較
器８５８の出力とともにＯＲ回路８７５へ入力される。
ＯＲ回路８７５の出力が最小オフ時間信号ｃとなる。従
ってドライブ信号ｄがＬレベルとなり、ＮＰＮトランジ
スタ８５５，８５６がオフすると、第２のコンデンサ８
５２が充電され始め、比較器８７４の出力と比較器８５
７の出力はともにＨレベルであったので、最小オフ時間
信号ｃはＨレベルとなる。そしてこの最小オフ時間信号
ｃのＨレベルは、比較器８７４の出力と比較器８５７の
出力はともにＬレベルになるまで維持される。即ち、帰
還電圧Ｖｆｂが第３の所定の電圧Ｖ３よりも低い場合、
第２のコンデンサ８５２の電圧Ｖｃ２の充電が進みＶｃ
２＞Ｖｆｂとなっても、最小オフ時間信号ｃはＨレベル
のままであり、さらにＶｃ２＞Ｖ３となった時に最小オ
フ時間信号ｃはＬレベルになる。最小オフ時間Ｔｏｆｆ
（ＭＩＮ）は、 Ｔｏｆｆ（ＭＩＮ）＝Ｖ３・Ｃ２／Ｉ
２ に固定される。逆に帰還電圧Ｖｆｂが第３の所定の
電圧Ｖ３よりも高いと、最小オフ時間信号ｃはＶｃ２＞
ＶｆｂとなるとＬレベルになり、帰還電圧Ｖｆｂの依存
性を有することになる。以上の構成により、最小オフ時
間Ｔｏｆｆ（ＭＩＮ）は下限値を設定でき、重負荷時に
最小オフ時間Ｔｏｆｆ（ＭＩＮ）が短くなりすぎること
を防ぐことができる。The operation of the off-time setting circuit configured as described above will be described. Resistor 871 and resistor 872
Divides the reference voltage Vcc to generate a third predetermined voltage V3. The comparator 874 compares the third predetermined voltage V3 with the voltage Vc2 of the second capacitor 852, and the output thereof is input to the OR circuit 875 together with the output of the comparator 858.
The output of the OR circuit 875 becomes the minimum off-time signal c. Therefore, when the drive signal d becomes L level and the NPN transistors 855 and 856 are turned off, the second capacitor 8
52 starts to be charged, and the output of the comparator 874 and the comparator 85
Since the outputs of 7 are both at the H level, the minimum off-time signal c is at the H level. Then, the H level of the minimum off-time signal c is maintained until the outputs of the comparator 874 and the comparator 857 are both at the L level. That is, when the feedback voltage Vfb is lower than the third predetermined voltage V3,
The charging of the voltage Vc2 of the second capacitor 852 proceeds and Vc
Even when 2> Vfb, the minimum off-time signal c remains at H level, and when Vc2> V3, the minimum off-time signal c becomes L level. Minimum off time Toff
(MIN) is Toff (MIN) = V3 · C2 / I
It is fixed at 2. Conversely, when the feedback voltage Vfb is higher than the third predetermined voltage V3, the minimum off-time signal c is Vc2>.
When it becomes Vfb, it becomes L level, and it has the dependency of the feedback voltage Vfb. With the above configuration, the lower limit of the minimum off-time Toff (MIN) can be set, and the minimum off-time Toff (MIN) can be prevented from becoming too short at the time of heavy load.
【００２６】さらに本実施例においては、比較器８７４
の出力をＮＯＴ回路８７６と抵抗８７３を介してＮＰＮ
トランジスタ８７７へ入力し、ＮＰＮトランジスタ８７
７がオンすると第２のコンデンサ８５２に定電流源８７
８が接続される構成を有している。即ち、第２のコンデ
ンサ８５２の電圧Ｖｃ２の充電が進みＶｃ２＞Ｖ３とな
ると、ＮＰＮトランジスタ８７７がオンして第２のコン
デンサ８５２に定電流源８７８が接続され、第２のコン
デンサ８５２への充電電流は、定電流源８５１の充電電
流Ｉ２と定電流源８７８の放電電流との差となる。この
定電流源８５１の充電電流Ｉ２と定電流源８７８の放電
電流との差をＩ３とすると、帰還電圧Ｖｆｂが第３の所
定の電圧Ｖ３よりも高い時の最小オフ時間Ｔｏｆｆ（Ｍ
ＩＮ）は、 Ｔｏｆｆ（ＭＩＮ）＝Ｖ３・Ｃ２／Ｉ２＋
（Ｖｆｂ−Ｖ３）・Ｃ２／Ｉ３となる。図９に本実施例
における要部波形図として、重負荷時と軽負荷時の第２
のコンデンサの電圧Ｖｃ２、比較器８５７の出力、比較
器８７４の出力と最小オフ時間信号ｃを示し、図１０に
帰還電圧Ｖｆｂと最小オフ時間Ｔｏｆｆ（ＭＩＮ）との
関係を示す。Further, in this embodiment, the comparator 874 is used.
Output of NPN via NOT circuit 876 and resistor 873
Input to transistor 877, NPN transistor 87
When 7 is turned on, the constant current source 87 is added to the second capacitor 852.
8 is connected. That is, when the charging of the voltage Vc2 of the second capacitor 852 progresses and Vc2> V3, the NPN transistor 877 is turned on, the constant current source 878 is connected to the second capacitor 852, and the charging current to the second capacitor 852 is increased. Is the difference between the charging current I2 of the constant current source 851 and the discharging current of the constant current source 878. Assuming that the difference between the charging current I2 of the constant current source 851 and the discharging current of the constant current source 878 is I3, the minimum off-time Toff (Moff when the feedback voltage Vfb is higher than the third predetermined voltage V3.
IN) is Toff (MIN) = V3 · C2 / I2 +
(Vfb-V3) · C2 / I3. FIG. 9 is a waveform diagram of a main part of the present embodiment, showing the second waveform under heavy load and light load.
The capacitor voltage Vc2, the output of the comparator 857, the output of the comparator 874, and the minimum off-time signal c are shown. FIG. 10 shows the relationship between the feedback voltage Vfb and the minimum off-time Toff (MIN).
【００２７】以上のように、オフ時間設定回路に第３の
所定の電圧Ｖ３を設け、最小オフ時間信号ｃを出力する
と同時に、第２のコンデンサ８５２の充電を開始する
と、第３の所定の電圧Ｖ３に至るまでの期間は最小オフ
時間信号ｃを出力し続けることにより、最小オフ時間Ｔ
ｏｆｆ（ＭＩＮ）に下限値を設定することができる。本
発明に用いたＲＣＣのようなスイッチング電源装置にお
いては、スイッチング素子３のターンオフ時にサージ電
圧が発生する。このサージ電圧はトランス２の漏れイン
ダクタンスと寄生容量との高周波の共振現象であり、３
次巻線２３にもターンオフ直後に高周波電圧が発生す
る。また、その振幅はターンオフ直前のスイッチング電
流が大きい、即ち重負荷時ほど大きくなる。最小オフ時
間Ｔｏｆｆ（ＭＩＮ）の設定は、このターンオフ直後に
発生する高周波電圧でタイミング回路が出力するターン
オン信号を無視し、必要なオフ時間を確保するという効
果もある。本発明のように最小オフ時間Ｔｏｆｆ（ＭＩ
Ｎ）が重負荷時ほど短くなると、この効果を損なう恐れ
がある。最小オフ時間Ｔｏｆｆ（ＭＩＮ）に下限値を設
定することができると、重負荷時に最小オフ時間Ｔｏｆ
ｆ（ＭＩＮ）が短くなりすぎることを防ぐことができ
る。As described above, when the third predetermined voltage V3 is provided in the off-time setting circuit to output the minimum off-time signal c and at the same time the charging of the second capacitor 852 is started, the third predetermined voltage V3 is output. By continuing to output the minimum off-time signal c during the period until reaching V3, the minimum off-time T
A lower limit value can be set for off (MIN). In a switching power supply device such as the RCC used in the present invention, a surge voltage is generated when the switching element 3 is turned off. This surge voltage is a high frequency resonance phenomenon between the leakage inductance of the transformer 2 and the parasitic capacitance.
A high frequency voltage is also generated in the secondary winding 23 immediately after it is turned off. Further, the amplitude becomes larger as the switching current immediately before turn-off is larger, that is, when the load is heavy. Setting the minimum off-time Toff (MIN) also has the effect of ignoring the turn-on signal output from the timing circuit with the high-frequency voltage generated immediately after this turn-off and ensuring the necessary off-time. As in the present invention, the minimum off time Toff (MI
If N) becomes shorter as the load increases, this effect may be impaired. If a lower limit value can be set for the minimum off-time Toff (MIN), the minimum off-time Tof can be set under heavy load.
It is possible to prevent f (MIN) from becoming too short.
【００２８】さらに第２のコンデンサ８５２を第３の所
定の電圧Ｖ３に至るまでの期間は所定の電流Ｉ２で充電
し、第３の所定の電圧Ｖ３からは第２の所定の電流Ｉ３
で充電する構成とすることにより、図１０に示したよう
に軽負荷時における最小オフ時間Ｔｏｆｆ（ＭＩＮ）の
変化幅を拡大することができる。図５までの構成では最
小オフ時間Ｔｏｆｆ（ＭＩＮ）は、単に帰還電圧Ｖｆｂ
に比例しただけのものであった。本実施例のように、最
小オフ時間Ｔｏｆｆ（ＭＩＮ）の下限値を設定する場合
と軽負荷時において変化させる場合で、第２のコンデン
サ８５２への充電電流を変えることによって、最小オフ
時間Ｔｏｆｆ（ＭＩＮ）と帰還電圧Ｖｆｂとの関係も設
定できるようにすれば、設計の自由度が増し、より高性
能なスイッチング電源装置を得ることができる。Further, the second capacitor 852 is charged with a predetermined current I2 during the period until reaching the third predetermined voltage V3, and the second predetermined current I3 is changed from the third predetermined voltage V3.
With the configuration in which the charging is performed with, the change range of the minimum off-time Toff (MIN) at the time of a light load can be expanded as shown in FIG. In the configurations up to FIG. 5, the minimum off time Toff (MIN) is simply the feedback voltage Vfb.
Was only proportional to. As in the present embodiment, the minimum off-time Toff (MIN) is set by changing the charging current to the second capacitor 852 depending on whether the lower limit value is set or changed at the time of light load. If the relationship between MIN) and the feedback voltage Vfb can also be set, the degree of freedom in design is increased and a higher performance switching power supply device can be obtained.
【００２９】（実施例４）以下本発明の第４の実施例に
ついて、図面を参照しながら説明する。図１１は本発明
の第４の実施例におけるスイッチング電源装置の制御回
路のうち、オン時間設定回路とオフ時間設定回路を示す
ものである。オン時間設定回路とオフ時間設定回路以外
の構成は図１及び図５と同様なので省略した。また図１
１に示したオフ時間設定回路は図８に示したものと基本
的な動作は同様であり、本実施例は請求項６に相当する
ものである。図１１において、３次巻線２３、抵抗８３
１、抵抗８４１、ＮＰＮトランジスタ８４３，８４４、
ツェナーダイオード８４７，８４８と比較器８４９は図
５と同様であり、定電流源８５１，８７８、抵抗８５
４，８７１〜８７３、ＮＰＮトランジスタ８５４，８７
７、比較器８７４、ＯＲ回路８７５とＮＯＴ回路８７６
は図８と同様である。図５及び図８の構成と異なるの
は、第１及び第２のコンデンサ８４６，８５２を共用化
してコンデンサ８８０とし、抵抗８４２，８５３、ＮＰ
Ｎトランジスタ８４５，８５５と比較器８５７を取り除
き、抵抗８８１〜８８３、ＮＰＮトランジスタ８８４、
ＰＮＰトランジスタ８８５，８８６、ＮＯＴ回路８８
７，８８８、ＡＮＤ回路８８９とＯＲ回路８９０を付加
し、オン時間設定回路においては、比較器８４９の出力
からＮＯＴ回路８８７とＡＮＤ回路８８９からなるパル
ス発生回路を介してターンオフ信号ｂを出力し、ターン
オフ信号ｂを抵抗８８１を介してＮＰＮトランジスタ８
８４で受けてコンデンサ８８０を急速放電する構成と
し、オフ時間設定回路においては、第１及び第２のコン
デンサ８４６，８５２を共用化しコンデンサ８８０とし
たので比較器８５７と比較器８４９も共用でき、抵抗８
８２とＰＮＰトランジスタ８８５がドライブ信号ｄを受
けて定電流源８５１をスイッチし、最小オフ時間信号ｃ
をＮＯＴ回路８８８とＯＲ回路８９０からなるパルス発
生回路と抵抗８８３を介してＰＮＰトランジスタ８８６
でコンデンサ８８０を急速充電する構成とした点であ
る。(Embodiment 4) A fourth embodiment of the present invention will be described below with reference to the drawings. FIG. 11 shows an on-time setting circuit and an off-time setting circuit in the control circuit of the switching power supply device according to the fourth embodiment of the present invention. The configurations other than the on-time setting circuit and the off-time setting circuit are the same as those in FIGS. See also FIG.
The off-time setting circuit shown in FIG. 1 has the same basic operation as that shown in FIG. 8, and this embodiment corresponds to claim 6. In FIG. 11, the tertiary winding 23, the resistor 83
1, resistor 841, NPN transistors 843, 844,
The Zener diodes 847 and 848 and the comparator 849 are the same as those in FIG. 5, and the constant current sources 851 and 878 and the resistor 85 are used.
4,871-873, NPN transistors 854,87
7, comparator 874, OR circuit 875 and NOT circuit 876
Is similar to FIG. 5 and 8 is different from the configuration of FIG. 5 and FIG. 8 in that the first and second capacitors 846 and 852 are commonly used as a capacitor 880, resistors 842, 853, NP.
By removing the N transistors 845, 855 and the comparator 857, the resistors 881 to 883, the NPN transistor 884,
PNP transistors 885, 886, NOT circuit 88
7, 888, AND circuit 889 and OR circuit 890 are added, and in the ON time setting circuit, the turn-off signal b is output from the output of the comparator 849 via the pulse generation circuit including the NOT circuit 887 and the AND circuit 889, Turn-off signal b is passed through resistor 881 to NPN transistor 8
In the off-time setting circuit, the first and second capacitors 846 and 852 are commonly used as the capacitor 880 so that the capacitor 880 can be shared by the comparator 857 and the comparator 849. 8
82 and PNP transistor 885 receive the drive signal d to switch the constant current source 851, and the minimum off-time signal c
Through a pulse generation circuit composed of a NOT circuit 888 and an OR circuit 890, and a resistor 883.
That is, the capacitor 880 is configured to be rapidly charged.
【００３０】以上のように構成されたオン時間設定回路
とオフ時間設定回路についてその動作を説明する。ま
ず、ドライブ信号ｄがＨレベルになり、スイッチング素
子３をオンすると、３次巻線２３にフォワード電圧が発
生し、ＮＰＮトランジスタ８４４を介してコンデンサ８
８０を放電する。同時にＮＰＮトランジスタ８５４もオ
ンし最小オフ時間信号ｃをＬレベルに固定する。以上は
図５と同様の動作である。異なるのは第１及び第２のコ
ンデンサ８４６，８５２を共用化してコンデンサ８８０
としているため、定電流源８５１によるコンデンサ８８
０への充電を、ＰＮＰトランジスタ８８５をオフするこ
とで遮断する点である。コンデンサ８８０の電圧をＶｃ
とすると、コンデンサ８８０の放電が進みＶｃ＜Ｖｆｂ
となると、比較器８４９はＨレベルとなり、ＮＯＴ回路
８８７とＡＮＤ回路８８９からなるパルス発生回路がこ
のＬレベルからＨレベルの立ち上がりを検出してワンシ
ョットパルスのターンオフ信号ｂを出力する。ターンオ
フ信号ｂはドライブ信号ｄをＬレベルにするとともに、
ＮＰＮトランジスタ８８４をオンし、コンデンサ８８０
の電圧Ｖｃを第２の所定の電圧である０Ｖに急速放電す
る。ドライブ信号ｄがＬレベルになると、ＮＰＮトラン
ジスタ８５６がオフし、比較器８４９のＨレベルを入力
されているＯＲ回路８７５の出力である最小オフ時間信
号ｃはＨレベルになる。同時にＰＮＰトランジスタ８８
２はオンし、ワンショットパルスのターンオフ信号ｂが
ＬレベルになってＮＰＮトランジスタ８８４がオフする
と、定電流源８５１からコンデンサ８８０を充電電流Ｉ
２で充電を開始する。この時、Ｖｃ＜Ｖ３でもあるの
で、比較器８７４の出力はＨレベルにあり、ＮＰＮトラ
ンジスタ８７７はオフであるので、定電流源８７８は接
続されていない。Ｖｆｂ＜Ｖ３の場合、コンデンサ８８
０はＶｃ＜Ｖ３に至るまで充電電流Ｉ２で充電され続
け、この期間が最小オフ時間信号ｃはＨレベルとなる。
Ｖｆｂ＞Ｖ３の場合、Ｖｃ＞Ｖ３からはＮＰＮトランジ
スタ８７７がオンして、コンデンサ８８０はＶｃ＞Ｖｆ
ｂに至るまで充電電流Ｉ３で充電され、この期間が最小
オフ時間信号ｃはＨレベルとなる。この最小オフ時間Ｔ
ｏｆｆ（ＭＩＮ）の決定動作は図８と同様である。ＮＯ
Ｔ回路８８８とＯＲ回路８９０からなるパルス発生回路
は、最小オフ時間信号ｃがＬレベルになる立ち下がりを
検出してワンショットパルスの信号を出力し、このワン
ショットパルスの信号を受けてＰＮＰトランジスタ８８
６がオンし、コンデンサ８８０はツェナーダイオード８
４７で決まる第１の所定の電圧Ｖｚ１まで急速充電され
る。この後、タイミング回路からのターンオン信号ａを
受付け、ドライブ信号ｄがＨレベルになるまでこの状態
を保ち、ドライブ信号ｄがＨレベルになると上記動作を
繰り返す。図１２に、以上の動作を要部波形図として、
重負荷時と軽負荷時におけるコンデンサ８８０の電圧Ｖ
ｃ、比較器８４９の出力、ターンオフ信号ｂ、比較器８
７４の出力、最小オフ時間信号ｃ、比較器８９０の出力
とドライブ信号ｄを示す。The operation of the on-time setting circuit and the off-time setting circuit configured as described above will be described. First, when the drive signal d becomes H level and the switching element 3 is turned on, a forward voltage is generated in the tertiary winding 23, and the capacitor 8 is passed through the NPN transistor 844.
Discharge 80. At the same time, the NPN transistor 854 is also turned on to fix the minimum off-time signal c to the L level. The above is the same operation as in FIG. The difference is that the first and second capacitors 846 and 852 are shared and the capacitor 880 is
Therefore, the capacitor 88 by the constant current source 851 is
This is a point where the charging to 0 is cut off by turning off the PNP transistor 885. Set the voltage of the capacitor 880 to Vc
Then, the discharge of the capacitor 880 advances and Vc <Vfb
Then, the comparator 849 goes to the H level, and the pulse generation circuit composed of the NOT circuit 887 and the AND circuit 889 detects the rising of the H level from the L level and outputs the one-shot pulse turn-off signal b. The turn-off signal b changes the drive signal d to L level,
The NPN transistor 884 is turned on and the capacitor 880
Voltage Vc is rapidly discharged to a second predetermined voltage of 0V. When the drive signal d becomes L level, the NPN transistor 856 is turned off, and the minimum off time signal c which is the output of the OR circuit 875 to which the H level of the comparator 849 is input becomes H level. At the same time, the PNP transistor 88
2 turns on, and when the turn-off signal b of the one-shot pulse becomes L level and the NPN transistor 884 turns off, the constant current source 851 charges the capacitor 880 to the charging current I.
Start charging at 2. At this time, since Vc <V3 also holds, the output of the comparator 874 is at the H level and the NPN transistor 877 is off, so the constant current source 878 is not connected. When Vfb <V3, the capacitor 88
0 continues to be charged with the charging current I2 until Vc <V3, and during this period, the minimum off-time signal c becomes H level.
When Vfb> V3, the NPN transistor 877 is turned on from Vc> V3, and the capacitor 880 has Vc> Vf.
The battery is charged with the charging current I3 up to b, and the minimum off-time signal c becomes H level during this period. This minimum off time T
The operation of determining off (MIN) is the same as in FIG. NO
The pulse generation circuit including the T circuit 888 and the OR circuit 890 detects the falling of the minimum off-time signal c at the L level, outputs a one-shot pulse signal, receives the one-shot pulse signal, and receives a PNP transistor. 88
6 is turned on, the capacitor 880 is the Zener diode 8
It is rapidly charged to a first predetermined voltage Vz1 determined by 47. Thereafter, the turn-on signal a from the timing circuit is received, and this state is maintained until the drive signal d becomes H level, and when the drive signal d becomes H level, the above operation is repeated. FIG. 12 shows a waveform diagram of the main part of the above operation.
Voltage V of capacitor 880 under heavy load and light load
c, output of comparator 849, turn-off signal b, comparator 8
The output of 74, the minimum off-time signal c, the output of the comparator 890 and the drive signal d are shown.
【００３１】以上のように本実施例によれば、オン時間
設定回路の第１のコンデンサ８４６とオフ時間設定回路
の第２のコンデンサ８５２を共用化してコンデンサ８８
０とし、オン時間設定回路ではターンオフ信号ｂを出力
すると同時にコンデンサ８８０を第２の所定の電圧０Ｖ
まで急速放電し、オフ時間設定回路では最小オフ時間信
号ｃがなくなると同時にコンデンサ８８０を第１の所定
の電圧Ｖｚ１まで急速充電する構成とすることにより、
本発明によるスイッチング電源装置の制御回路を集積回
路化した場合に、集積回路の端子数及び外付け部品点数
の低減が可能となる。As described above, according to this embodiment, the first capacitor 846 of the on-time setting circuit and the second capacitor 852 of the off-time setting circuit are shared and the capacitor 88 is used.
0, the on-time setting circuit outputs the turn-off signal b, and at the same time sets the capacitor 880 to the second predetermined voltage 0V.
By rapidly discharging to the off time setting circuit, the minimum off time signal c disappears, and at the same time, the capacitor 880 is rapidly charged to the first predetermined voltage Vz1.
When the control circuit of the switching power supply device according to the present invention is integrated into an integrated circuit, the number of terminals of the integrated circuit and the number of external parts can be reduced.
【００３２】（実施例５）以下に本発明の第５の実施例
について、図面を参照しながら説明する。図１３は、請
求項７の発明を図８に示したオフ時間設定回路に適用し
たもので、図８と異なる構成のみを示した。従って図１
３は、本発明の第５の実施例におけるスイッチング電源
装置の制御回路のうち、オフ時間設定回路の一部分を示
す。図１３において、抵抗８９１と８９２は基準電圧Ｖ
ｃｃを分割し、第４の所定の電圧Ｖ４を作る。比較器８
９３は第４の所定の電圧Ｖ４と第２のコンデンサ８５２
の電圧Ｖｃ２を比較する。比較器８９３の出力はＯＲ回
路８７５の出力とともにＡＮＤ回路８９４に入力され、
ＡＮＤ回路８９４の出力が最小オフ時間信号ｃとなる。
ＮＰＮトランジスタ８５６は、ＯＲ回路８７５の出力で
はなく最小オフ時間信号ｃを短絡するように接続され
る。(Fifth Embodiment) A fifth embodiment of the present invention will be described below with reference to the drawings. FIG. 13 is a diagram in which the invention of claim 7 is applied to the off-time setting circuit shown in FIG. 8, and only the configuration different from that of FIG. 8 is shown. Therefore, FIG.
3 shows a part of the off-time setting circuit in the control circuit of the switching power supply device according to the fifth embodiment of the present invention. In FIG. 13, resistors 891 and 892 are the reference voltage V
cc is divided to create a fourth predetermined voltage V4. Comparator 8
93 is a fourth predetermined voltage V4 and a second capacitor 852
The voltage Vc2 is compared. The output of the comparator 893 is input to the AND circuit 894 together with the output of the OR circuit 875,
The output of the AND circuit 894 becomes the minimum off-time signal c.
NPN transistor 856 is connected to short circuit the minimum off-time signal c rather than the output of OR circuit 875.
【００３３】以上のように構成されたオフ時間設定回路
の動作を説明する。第４の所定の電圧Ｖ４は第３の所定
の電圧Ｖ３よりも高く設定し、Ｖｆｂ＜Ｖ４である場合
はＶｃ２＜Ｖ４でもあるので、比較器８９３の出力はＨ
レベルであり、図８の動作と同様である。Ｖｆｂ＞Ｖ４
の場合、最小オフ時間Ｔｏｆｆ（ＭＩＮ）内で第２のコ
ンデンサ８５２の電圧Ｖｃ２が充電されている時、Ｖｃ
２＞Ｖ４となると比較器８９３の出力はＬレベルにな
り、ＡＮＤ回路８９４の出力即ち最小オフ時間信号ｃは
Ｌレベルとなる。従って最小オフ時間Ｔｏｆｆ（ＭＩ
Ｎ）に上限値を設定することができる。The operation of the off-time setting circuit configured as above will be described. The fourth predetermined voltage V4 is set higher than the third predetermined voltage V3, and when Vfb <V4, Vc2 <V4 is also established, so that the output of the comparator 893 is H.
The level is the same as the operation of FIG. Vfb> V4
In the case of, when the voltage Vc2 of the second capacitor 852 is charged within the minimum off-time Toff (MIN), Vc
When 2> V4, the output of the comparator 893 becomes L level, and the output of the AND circuit 894, that is, the minimum off-time signal c becomes L level. Therefore, the minimum off time Toff (MI
The upper limit can be set in N).
【００３４】以上のように本実施例によれば、最小オフ
時間Ｔｏｆｆ（ＭＩＮ）に上限値を設定することによ
り、負荷が軽くなると最小オフ時間Ｔｏｆｆ（ＭＩＮ）
が長くなり低周波化していくスイッチング周波数ｆが、
低くなりすぎて可聴領域（２０ｋＨｚ以下）になること
を防ぐことができるようになる。As described above, according to this embodiment, by setting the upper limit value to the minimum off-time Toff (MIN), the minimum off-time Toff (MIN) is set when the load becomes light.
The switching frequency f that becomes longer and lowers
It becomes possible to prevent it from becoming too low and falling into the audible region (20 kHz or less).
【００３５】なお、第１から第５の実施例において、オ
ン時間の設定では第１のコンデンサ８４６またはコンデ
ンサ８８０を放電し、最小オフ時間の設定では第２のコ
ンデンサ８５２またはコンデンサ８８０を充電するよう
な構成としたが、各時間設定にコンデンサの充放電時間
を利用する手段として代表させたのであって、これに限
定されるものではない。In the first to fifth embodiments, the first capacitor 846 or the capacitor 880 is discharged when the on-time is set, and the second capacitor 852 or the capacitor 880 is charged when the minimum off-time is set. However, the present invention is not limited to this, because it is represented as a means for utilizing the charge / discharge time of the capacitor for each time setting.
【００３６】（実施例６）本発明の第６の実施例におけ
るスイッチング電源装置の制御回路を図１４に示し説明
する。図１４において、制御ＩＣ９は、コモン電圧に接
続される端子９０、制御ＩＣ９に電源電圧を供給する端
子９１、スイッチング素子３をオンオフする端子９２、
抵抗等を介して３次巻線２３に接続される端子９３、フ
ォトカプラ７６を接続されて帰還信号を受電する端子９
４、最小オフ時間を設定する端子９５を有し、端子９３
への印加電圧が所定値より低く、最小オフ時間後である
時、端子９２から出力パルス電圧を出力し、この出力パ
ルス電圧は端子９４からの流出電流が大きいほど短くす
る機能を有する。通常端子９５にはコンデンサ９５０と
抵抗９５１の並列回路が接続され、最小オフ時間Ｔｏｆ
ｆ（ＭＩＮ）は所定の電圧に充電されたコンデンサ９５
０が抵抗９５１によって放電される時間によって決定さ
れる。これに本発明を適用するには、フォトカプラ７６
のトランジスタ電流を帰還電圧Ｖｆｂに変換する抵抗８
２と、帰還電圧Ｖｆｂをベースに受けて端子９５に帰還
電圧Ｖｆｂに応じた電流を流すＮＰＮトランジスタ９４
０と抵抗９４１を接続する。(Embodiment 6) A control circuit for a switching power supply according to a sixth embodiment of the present invention will be described with reference to FIG. In FIG. 14, the control IC 9 has a terminal 90 connected to a common voltage, a terminal 91 for supplying a power supply voltage to the control IC 9, a terminal 92 for turning on / off the switching element 3,
A terminal 93 connected to the tertiary winding 23 via a resistor or the like, and a terminal 9 connected to the photocoupler 76 for receiving a feedback signal.
4, having a terminal 95 for setting the minimum off time, a terminal 93
When the voltage applied to is lower than a predetermined value and after the minimum off-time, an output pulse voltage is output from the terminal 92, and the output pulse voltage has a function of shortening as the outflow current from the terminal 94 increases. A parallel circuit of a capacitor 950 and a resistor 951 is connected to the normal terminal 95, and the minimum off time Tof
f (MIN) is a capacitor 95 charged to a predetermined voltage
It is determined by the time that 0 is discharged by the resistor 951. To apply the present invention to this, a photo coupler 76
Resistor 8 that converts the transistor current of the device into the feedback voltage Vfb
2, and an NPN transistor 94 which receives the feedback voltage Vfb as a base and supplies a current corresponding to the feedback voltage Vfb to a terminal 95.
0 and the resistor 941 are connected.
【００３７】以上の構成により、軽負荷時にはフォトカ
プラ７６のトランジスタ電流が増えて帰還電圧Ｖｆｂが
上昇し、ＮＰＮトランジスタ９４０が能動領域になる
と、抵抗９４１を介して電流が流れ、この電流がコンデ
ンサ９５０の放電時間を延ばすように働く。即ち、最小
オフ時間Ｔｏｆｆ（ＭＩＮ）も延びる。With the above structure, when the load is light, the transistor current of the photocoupler 76 increases, the feedback voltage Vfb rises, and when the NPN transistor 940 becomes the active region, a current flows through the resistor 941 and this current flows through the capacitor 950. It works to extend the discharge time. That is, the minimum off time Toff (MIN) also extends.
【００３８】以上のように本発明は、最小オフ時間設定
機能を有する既存の制御ＩＣにわずかの外付け部品の追
加で具現化することも可能である。As described above, the present invention can be embodied by adding a few external parts to the existing control IC having the minimum off-time setting function.
【００３９】（実施例７）実施例１から実施例６までは
ＲＣＣのスイッチング電源装置に本発明を適用してき
た。これは既述の通り、ＲＣＣが軽負荷時においてスイ
ッチング周波数が高周波化する特性を有するため、本発
明の効果が最も顕著に現れるためである。しかしＲＣＣ
のように軽負荷時においてスイッチング周波数が高周波
化する特性を有するものはもちろん、固定のスイッチン
グ周波数で動作するほとんどのスイッチング電源装置に
おいても、本発明を適用すれば軽負荷時にスイッチング
素子のターンオン損失を低減することができる。図１５
に請求項８に相当する本発明の第７の実施例におけるス
イッチング電源装置の回路構成図を示し説明する。(Embodiment 7) In Embodiments 1 to 6, the present invention has been applied to the switching power supply device of RCC. This is because, as described above, the RCC has a characteristic that the switching frequency becomes high when the load is light, so that the effect of the present invention is most prominent. But RCC
As described above, in most switching power supply devices that operate at a fixed switching frequency as well as those that have the characteristic that the switching frequency becomes high when the load is light, applying the present invention reduces the turn-on loss of the switching element when the load is light. It can be reduced. FIG.
A circuit configuration diagram of a switching power supply device according to a seventh embodiment of the present invention corresponding to claim 8 will be shown and described.
【００４０】図１５において、１は入力直流電源、２は
トランスであり、１次巻線２１と２次巻線２２を有す
る。３はスイッチング素子、４１及び４２はダイオー
ド、５１は平滑チョーク、５２は出力コンデンサであ
り、スイッチング素子３のオンオフにより高周波交流電
圧に変換された入力直流電圧をトランス２を介してダイ
オード４１及び４２と平滑チョーク５１と出力コンデン
サ５２とで整流平滑し、負荷６へ出力直流電圧を供給す
るフィードフォワードコンバータを構成する。７は検知
回路であり、出力直流電圧を検知しフォトカプラ７６を
介して帰還信号を出力する。１０は制御回路であり、第
６の実施例同様既存のスイッチングレギュレータ制御用
ＩＣである。制御回路１０は、コモン電圧に接続される
端子１００、制御回路１０に電源電圧を供給する端子１
０１、スイッチング素子３をオンオフする端子１０２、
抵抗１０７を接続される端子１０３、コンデンサ１０８
を接続される端子１０４、抵抗１０９を接続される端子
１０５、フォトカプラ７６を接続されて帰還信号を受電
する端子１０６を有し、端子１０６からの流出電流を電
流／電圧変換して内部帰還電圧を作り、充放電を繰り返
すコンデンサ１０８の電圧、即ち端子１０４の電圧と比
較して端子１０２から出力される出力パルス幅を調整す
る。コンデンサ１０８の電圧が充電期間中で、内部帰還
電圧より低い時に端子１０２から出力パルスを出力する
ものとする。また、端子１０３及び端子１０５に接続さ
れる抵抗値に応じて、それぞれコンデンサ１０８の充電
電流と放電電流が決定される。抵抗値が大きいほど充放
電電流は少なくなるものとする。従って、抵抗１０７、
コンデンサ１０８、抵抗１０９の設定値により最大オン
時間及び最小オフ時間とスイッチング周波数が決まる。
以上が制御回路１０の通常の使用方法であるが。さら
に、フォトカプラ７６のトランジスタ電流を帰還電圧Ｖ
ｆｂに変換する抵抗８２と、帰還電圧Ｖｆｂをベースに
受けて端子１０５に帰還電圧Ｖｆｂに応じた電流を流す
ＮＰＮトランジスタ９４０と抵抗９４１を接続する。In FIG. 15, 1 is an input DC power supply, 2 is a transformer, and has a primary winding 21 and a secondary winding 22. 3 is a switching element, 41 and 42 are diodes, 51 is a smoothing choke, 52 is an output capacitor, and the input DC voltage converted into a high frequency AC voltage by turning on / off the switching element 3 is connected to the diodes 41 and 42 via the transformer 2. A rectifying and smoothing is performed by the smoothing choke 51 and the output capacitor 52, and a feedforward converter that supplies an output DC voltage to the load 6 is configured. A detection circuit 7 detects the output DC voltage and outputs a feedback signal via the photocoupler 76. Reference numeral 10 denotes a control circuit, which is an existing switching regulator control IC as in the sixth embodiment. The control circuit 10 includes a terminal 100 that is connected to a common voltage and a terminal 1 that supplies a power supply voltage to the control circuit 10.
01, a terminal 102 for turning on / off the switching element 3,
Terminal 103 connected to resistor 107, capacitor 108
Has a terminal 104 to which is connected, a terminal 105 to which a resistor 109 is connected, and a terminal 106 which is connected to a photocoupler 76 and receives a feedback signal. The outflow current from the terminal 106 is converted into a current / voltage, and an internal feedback voltage is obtained. And the output pulse width output from the terminal 102 is adjusted by comparing with the voltage of the capacitor 108 that repeats charging and discharging, that is, the voltage of the terminal 104. It is assumed that an output pulse is output from the terminal 102 when the voltage of the capacitor 108 is lower than the internal feedback voltage during the charging period. The charging current and discharging current of the capacitor 108 are determined according to the resistance values connected to the terminals 103 and 105, respectively. It is assumed that the larger the resistance value, the smaller the charging / discharging current. Therefore, the resistor 107,
The maximum on time, the minimum off time, and the switching frequency are determined by the set values of the capacitor 108 and the resistor 109.
The above is the normal usage of the control circuit 10. Further, the transistor current of the photocoupler 76 is set to the feedback voltage V
A resistor 82 for converting into fb, an NPN transistor 940 which receives a feedback voltage Vfb as a base and supplies a current corresponding to the feedback voltage Vfb to a terminal 105, and a resistor 941 are connected.
【００４１】以上のような構成とすることにより、軽負
荷時にはフォトカプラ７６のトランジスタ電流が増えて
帰還電圧Ｖｆｂが上昇し、ＮＰＮトランジスタ９４０が
能動領域になると、抵抗９４１を介して電流が流れ、こ
の電流が端子１０５に接続される抵抗値を見かけ上大き
くする働きをする。このためコンデンサ１０８の放電時
間が延ばされて、端子１０２から出力パルスがオフの期
間、即ちスイッチング素子３のオフ時間が長くなる。With the above configuration, when the load is light, the transistor current of the photocoupler 76 increases, the feedback voltage Vfb rises, and when the NPN transistor 940 becomes the active region, the current flows through the resistor 941. This current serves to apparently increase the resistance value connected to the terminal 105. Therefore, the discharge time of the capacitor 108 is extended, and the period in which the output pulse from the terminal 102 is off, that is, the off time of the switching element 3 is lengthened.
【００４２】以上のように本実施例によれば、既存のス
イッチングレギュレータ制御用ＩＣにわずかの外付け部
品を追加することで、固定のスイッチング周波数で動作
していたスイッチング電源装置を軽負荷時には低周波化
し、本発明を具現化することも可能であり、軽負荷時に
スイッチング素子３のターンオン損失を低減することが
できる。As described above, according to this embodiment, by adding a few external parts to the existing switching regulator control IC, the switching power supply device operating at a fixed switching frequency can be operated at a low load when the load is low. It is also possible to realize the present invention by changing the frequency, and it is possible to reduce the turn-on loss of the switching element 3 when the load is light.
【００４３】なお、第１の実施例から第７の実施例にお
いて、検知回路７を出力直流電圧Ｅｏを検知するように
２次側に構成し、帰還信号をフォトカプラ７６を介して
制御回路に帰還したが、検知回路を３次巻線２３のフラ
イバック電圧を整流平滑して得られる直流電圧を検知す
るように構成することで、フォトカプラ７６を省略し出
力直流電圧Ｅｏを略安定化させる手段もある。これも間
接的に検知回路は出力直流電圧Ｅｏを検知しているので
あり、軽負荷であることを帰還信号より認識し、オフ時
間を長くするように制御する構成であれば本発明に包含
されることは言うまでもあるまい。In the first to seventh embodiments, the detection circuit 7 is configured on the secondary side so as to detect the output DC voltage Eo, and the feedback signal is sent to the control circuit via the photocoupler 76. Although fed back, the detection circuit is configured to detect the DC voltage obtained by rectifying and smoothing the flyback voltage of the tertiary winding 23, thereby omitting the photocoupler 76 and substantially stabilizing the output DC voltage Eo. There are also means. This is also because the detection circuit indirectly detects the output DC voltage Eo, so long as the configuration is such that the light load is recognized from the feedback signal and the off time is controlled to be extended. Not to mention that.
【００４４】[0044]
【発明の効果】以上のように本発明は入力直流電源と、
１次巻線と２次巻線と３次巻線を有するトランスと、入
力直流電源１と１次巻線２１と直列に接続されるスイッ
チング素子と、２次巻線に発生するフライバック電圧を
整流平滑し、負荷に出力直流電圧を供給するダイオード
と出力コンデンサと、出力直流電圧を検知する検知回路
と、検知回路からの帰還信号に基づいて負荷が軽いほど
長くなる最小オフ時間を決定し、最小オフ時間後に３次
巻線のフライバック電圧が発生していないのを検出して
スイッチング素子をオンさせ、検知回路からの帰還信号
に基づいて出力直流電圧を安定化するようにスイッチン
グ素子のオン時間を決定する機能を有する制御回路とを
備えた構成とすることにより、軽負荷時においては積極
的にスイッチング周波数を低くすることができ、スイッ
チング素子のターンオン損失を低減して効率劣化を防
ぎ、さらにより軽負荷まで動作の安定性を確保すること
ができる優れたスイッチング電源装置を実現できるもの
である。As described above, the present invention includes an input DC power supply,
A transformer having a primary winding, a secondary winding, and a tertiary winding, a switching element connected in series with the input DC power supply 1 and the primary winding 21, and a flyback voltage generated in the secondary winding. Rectifying and smoothing, the output DC voltage to the load, the output capacitor, the detection circuit that detects the output DC voltage, and the feedback signal from the detection circuit determines the minimum off time that becomes longer as the load becomes lighter. After the minimum off time, the switching element is turned on by detecting that the flyback voltage of the tertiary winding is not generated, and the switching element is turned on so that the output DC voltage is stabilized based on the feedback signal from the detection circuit. With the configuration including the control circuit having the function of determining the time, the switching frequency can be actively lowered at the time of light load, and the switching element By reducing the on loss preventing efficiency deterioration, in which good can realize a switching power supply can be even more secure operation stability to light loads.
【図１】本発明の第１の実施例におけるスイッチング電
源装置の回路構成図FIG. 1 is a circuit configuration diagram of a switching power supply device according to a first embodiment of the present invention.
【図２】第１の実施例におけるスイッチング電源装置の
要部波形図FIG. 2 is a waveform diagram of a main part of the switching power supply device according to the first embodiment.
【図３】第１の実施例におけるスイッチング電源装置の
帰還電圧と動作時間の関係図FIG. 3 is a diagram showing the relationship between the feedback voltage and the operation time of the switching power supply device according to the first embodiment.
【図４】第１の実施例におけるスイッチング電源装置の
負荷とスイッチング周波数の関係図FIG. 4 is a relationship diagram of a load and a switching frequency of the switching power supply device according to the first embodiment.
【図５】本発明の第２の実施例におけるスイッチング電
源装置の制御回路の回路構成図FIG. 5 is a circuit configuration diagram of a control circuit of a switching power supply device according to a second embodiment of the present invention.
【図６】第２の実施例におけるスイッチング電源装置の
要部波形図FIG. 6 is a waveform diagram of essential parts of a switching power supply device according to a second embodiment.
【図７】第２の実施例におけるスイッチング電源装置の
帰還電圧と動作時間の関係図FIG. 7 is a diagram showing the relationship between the feedback voltage and the operating time of the switching power supply device according to the second embodiment.
【図８】本発明の第３の実施例におけるスイッチング電
源装置の制御回路のオフ時間設定回路の回路構成図FIG. 8 is a circuit configuration diagram of an off-time setting circuit of a control circuit of a switching power supply device according to a third embodiment of the present invention.
【図９】第３の実施例におけるスイッチング電源装置の
制御回路のオフ時間設定回路の要部波形図FIG. 9 is a waveform diagram of essential parts of an off-time setting circuit of the control circuit of the switching power supply device according to the third embodiment.
【図１０】第３の実施例におけるスイッチング電源装置
の帰還電圧と最小オフ時間の関係図FIG. 10 is a diagram showing the relationship between the feedback voltage and the minimum off time of the switching power supply device according to the third embodiment.
【図１１】本発明の第４の実施例におけるスイッチング
電源装置の制御回路のオン時間設定回路とオフ時間設定
回路の回路構成図FIG. 11 is a circuit configuration diagram of an on-time setting circuit and an off-time setting circuit of a control circuit of a switching power supply device according to a fourth embodiment of the present invention.
【図１２】第４の実施例におけるスイッチング電源装置
の制御回路の要部波形図FIG. 12 is a waveform diagram of essential parts of a control circuit of a switching power supply device according to a fourth embodiment.
【図１３】本発明の第５の実施例におけるスイッチング
電源装置の制御回路のオフ時間設定回路の一部の回路構
成図FIG. 13 is a circuit configuration diagram of a part of an off-time setting circuit of a control circuit of a switching power supply device according to a fifth embodiment of the present invention.
【図１４】本発明の第６の実施例におけるスイッチング
電源装置の制御回路の回路構成図FIG. 14 is a circuit configuration diagram of a control circuit of a switching power supply device according to a sixth embodiment of the present invention.
【図１５】本発明の第７の実施例におけるスイッチング
電源装置の回路構成図FIG. 15 is a circuit configuration diagram of a switching power supply device according to a seventh embodiment of the present invention.
【図１６】従来のスイッチング電源装置の回路構成図FIG. 16 is a circuit configuration diagram of a conventional switching power supply device.
１ 入力直流電源 ２ トランス ２１ １次巻線 ２２ ２次巻線 ２３ ３次巻線 ３ スイッチング素子 ４ ダイオード ５ 出力コンデンサ ６ 負荷 ７ 検知回路 ８０ 制御回路 ８３ タイミング回路 ８４ オン時間設定回路 ８５ オフ時間設定回路 ８６ ドライブ回路 1 input DC power supply 2 transformer 21 primary winding 22 secondary winding 23 tertiary winding 3 switching element 4 diode 5 output capacitor 6 load 7 detection circuit 80 control circuit 83 timing circuit 84 on-time setting circuit 85 off-time setting circuit 86 drive circuit
フロントページの続き (72)発明者 薮 能昌 大阪府門真市大字門真1006番地 松下電器 産業株式会社内Continuation of the front page (72) Inventor Nobu Yabu 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd.
Claims (8)
イッチング素子と、 前記２次巻線に発生するフライバック電圧を整流平滑
し、負荷に出力直流電圧を供給するダイオードと出力コ
ンデンサと、 前記出力直流電圧を検知する検知回路と、 前記検知回路からの帰還信号に基づいて負荷が軽いほど
長くなる最小オフ時間を決定する機能と、前記最小オフ
時間後に前記３次巻線のフライバック電圧が発生してい
ないのを検出して前記スイッチング素子をオンさせる機
能と、前記検知回路からの帰還信号に基づいて前記出力
直流電圧を安定化するように前記スイッチング素子のオ
ン時間を決定する機能とを有する制御回路とを備えたス
イッチング電源装置。1. A transformer having an input DC power supply, a primary winding, a secondary winding, and a tertiary winding; a switching element connected in series with the input DC power supply and the primary winding; A diode and an output capacitor that rectify and smooth the flyback voltage generated in the secondary winding and supply an output DC voltage to the load, a detection circuit that detects the output DC voltage, and a feedback signal from the detection circuit. A function of determining a minimum off-time that becomes longer as the load is lighter, a function of turning on the switching element by detecting that a flyback voltage of the tertiary winding is not generated after the minimum off-time, and the detection And a control circuit having a function of determining an ON time of the switching element so as to stabilize the output DC voltage based on a feedback signal from the circuit.
がない期間ターンオン信号を出力するタイミング回路
と、 前記検知回路からの帰還信号を受電し、前記スイッチン
グ素子がオンの時に前記出力直流電圧を安定化するよう
に前記スイッチング素子のオン時間を決定し、ターンオ
フ信号を出力するオン時間設定回路と、 前記検知回路からの帰還信号を受電し、前記帰還信号が
前記オン時間設定回路が前記スイッチング素子のオン時
間を短くする方向であるほど、長くなる最小オフ時間を
決定し、前記スイッチング素子がオフの時に最小オフ時
間信号を出力するオフ時間設定回路と、 前記ターンオン信号と前記ターンオフ信号と前記最小オ
フ時間信号を受電し、前記ターンオフ信号の受電によっ
て前記スイッチング素子をオフし、オフ後は前記最小オ
フ時間信号の受電期間は前記スイッチング素子のオフを
維持し、前記最小オフ時間が終了した後に前記ターンオ
ン信号の受電によって前記スイッチング素子をオンさせ
るドライブ回路とから構成される請求項１記載のスイッ
チング電源装置。2. The timing circuit, wherein the control circuit detects a voltage generated in the tertiary winding and outputs a turn-on signal during a period in which there is no flyback voltage; and a feedback signal from the detection circuit, and the switching circuit receives the feedback signal. An ON time of the switching element is determined so as to stabilize the output DC voltage when the element is ON, an ON time setting circuit that outputs a turn-off signal, and a feedback signal from the detection circuit is received, and the feedback signal is received. An off-time setting circuit that determines a minimum off-time that becomes longer as the on-time setting circuit is in a direction to shorten the on-time of the switching element, and outputs a minimum off-time signal when the switching element is off, The turn-on signal, the turn-off signal, and the minimum off-time signal are received, and the switch is received by receiving the turn-off signal. A driving circuit that turns off the switching element, maintains the switching element off during the power receiving period of the minimum off time signal after turning off, and turns on the switching element by receiving the turn on signal after the minimum off time ends. The switching power supply device according to claim 1, which comprises
サを有し、前記スイッチング素子がオンの時に前記３次
巻線に発生するフォワード電圧に応じた電流で前記第１
のコンデンサを第１の所定の電圧から充電あるいは放電
するとともに、前記検知回路からの帰還信号から得られ
る帰還電圧と前記第１のコンデンサの電圧を比較し、前
記第１のコンデンサの電圧が充電あるいは放電によって
前記帰還電圧に至ると前記ターンオフ信号を出力する構
成とし、 前記オフ時間設定回路は、第２のコンデンサを有し、前
記スイッチング素子がオフすると前記最小オフ時間信号
を出力し、同時に前記第２のコンデンサを第２の所定の
電圧から所定の電流で充電あるいは放電するとともに、
前記帰還電圧と前記第２のコンデンサの電圧を比較し、
前記第２のコンデンサの電圧が充電あるいは放電によっ
て前記帰還電圧に至ると前記最小オフ時間信号をオフに
する構成とした請求項２記載のスイッチング電源装置。3. The on-time setting circuit has a first capacitor, and the first capacitor is provided with a current according to a forward voltage generated in the tertiary winding when the switching element is on.
Charging or discharging the capacitor from a first predetermined voltage, comparing the feedback voltage obtained from the feedback signal from the detection circuit with the voltage of the first capacitor, and charging or discharging the voltage of the first capacitor. When the discharge voltage reaches the feedback voltage, the turn-off signal is output, the off-time setting circuit includes a second capacitor, and outputs the minimum off-time signal when the switching element is turned off. The second capacitor is charged or discharged from the second predetermined voltage with a predetermined current, and
Comparing the feedback voltage and the voltage of the second capacitor,
The switching power supply device according to claim 2, wherein the minimum off-time signal is turned off when the voltage of the second capacitor reaches the feedback voltage by charging or discharging.
圧を設け、前記最小オフ時間信号を出力すると同時に、
前記第２のコンデンサを第２の所定の電圧から所定の電
流で充電あるいは放電を開始すると、前記第３の所定の
電圧に至るまでの期間は充電あるいは放電を維持し、前
記最小オフ時間信号を出力し続けることより、前記最小
オフ時間にさらに下限値を設定したことを特徴とする請
求項３記載のスイッチング電源装置。4. The off-time setting circuit is provided with a third predetermined voltage to output the minimum off-time signal, and at the same time,
When charging or discharging of the second capacitor is started from a second predetermined voltage with a predetermined current, charging or discharging is maintained until the third predetermined voltage is reached, and the minimum off-time signal is output. The switching power supply device according to claim 3, wherein a lower limit value is further set for the minimum off-time by continuing to output.
デンサを第２の所定の電圧から前記第３の所定の電圧に
至るまでの期間は第１の所定の電流で充電あるいは放電
し、前記第３の所定の電圧からは第２の所定の電流で充
電あるいは放電することを特徴とする請求項４記載のス
イッチング電源装置。5. The off-time setting circuit charges or discharges the second capacitor with a first predetermined current during a period from the second predetermined voltage to the third predetermined voltage, 5. The switching power supply device according to claim 4, wherein charging or discharging is performed with a second predetermined current from the third predetermined voltage.
回路はコンデンサを共有し、 前記オン時間設定回路は、前記ターンオフ信号をオンに
すると同時に前記コンデンサの電圧を第２の所定の電圧
に急速に充電あるいは放電する構成とし、 前記オフ時間設定回路は、前記最小オフ時間信号をオフ
にすると同時に前記コンデンサの電圧を第１の所定の電
圧に急速に充電あるいは放電する構成とした請求項３か
ら５のいずれかに記載のスイッチング電源装置。6. The on-time setting circuit and the off-time setting circuit share a capacitor, and the on-time setting circuit turns on the turn-off signal and simultaneously changes the voltage of the capacitor to a second predetermined voltage. 4. The configuration according to claim 3, wherein the off time setting circuit turns off the minimum off time signal and simultaneously rapidly charges or discharges the voltage of the capacitor to a first predetermined voltage. 5. The switching power supply device according to any one of 5.
特徴とする請求項１記載のスイッチング電源装置。7. The switching power supply device according to claim 1, wherein an upper limit value is provided for the minimum off time.
力直流電圧を高周波交流電圧に変換し、トランスあるい
はチョークコイルを介して再び整流平滑し、負荷に出力
直流電圧を供給するとともに、前記出力直流電圧を検知
する検知回路からの帰還信号に基づいて、制御回路によ
り前記スイッチング素子のオンオフ比を調整し、前記出
力直流電圧を安定化するスイッチング電源装置におい
て、 前記制御回路が、前記帰還信号が前記スイッチング素子
のオン時間を短くする方向であるほど、前記スイッチン
グ素子のオフ時間を長くする機能を有することを特徴と
するスイッチング電源装置。8. A switching element that turns on and off converts an input DC voltage into a high frequency AC voltage, rectifies and smoothes it again through a transformer or a choke coil, supplies an output DC voltage to a load, and detects the output DC voltage. Based on a feedback signal from the detection circuit to adjust the on-off ratio of the switching element by the control circuit, in the switching power supply device to stabilize the output DC voltage, the control circuit, the feedback signal of the switching element A switching power supply device having a function of increasing the OFF time of the switching element as the ON time is shortened.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7090687A JP3028044B2 (en) | 1995-04-17 | 1995-04-17 | Switching power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7090687A JP3028044B2 (en) | 1995-04-17 | 1995-04-17 | Switching power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08289542A true JPH08289542A (en) | 1996-11-01 |
| JP3028044B2 JP3028044B2 (en) | 2000-04-04 |
Family
ID=14005453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7090687A Expired - Fee Related JP3028044B2 (en) | 1995-04-17 | 1995-04-17 | Switching power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3028044B2 (en) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE1012008A4 (en) * | 1997-01-09 | 2000-04-04 | Funai Electric Co | Feed type switching rcc. |
| EP1020980A2 (en) * | 1999-01-18 | 2000-07-19 | Murata Manufacturing Co., Ltd. | Switching power supply unit |
| EP1265345A1 (en) * | 2001-06-08 | 2002-12-11 | Sanken Electric Co., Ltd. | Switching power supply device |
| US6960906B2 (en) | 2002-12-20 | 2005-11-01 | Matsushita Electric Industrial Co., Ltd. | Switching power supply |
| US7285991B2 (en) | 2004-11-02 | 2007-10-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device for controlling switching power supply and switching power supply unit using the same |
| WO2008001890A1 (en) * | 2006-06-30 | 2008-01-03 | Panasonic Electric Works Co., Ltd. | Switching power supply apparatus |
| JP2009100641A (en) * | 2007-09-25 | 2009-05-07 | Panasonic Electric Works Co Ltd | Switching power supply unit |
| JP2009201326A (en) * | 2008-02-25 | 2009-09-03 | Panasonic Electric Works Co Ltd | Switching power supply |
| US7872458B2 (en) | 2007-12-17 | 2011-01-18 | Panasonic Corporation | DC-to-DC converter |
| WO2013021857A1 (en) * | 2011-08-11 | 2013-02-14 | 株式会社村田製作所 | Switching power supply device |
| JP2015136082A (en) * | 2014-01-20 | 2015-07-27 | 三菱電機株式会社 | Analog input device |
| CN106972764A (en) * | 2016-01-13 | 2017-07-21 | 光宝电子(广州)有限公司 | Power supply device |
| CN107834857A (en) * | 2016-09-16 | 2018-03-23 | 罗姆股份有限公司 | Power control and insulated switch power supply apparatus |
| CN108123602A (en) * | 2016-11-29 | 2018-06-05 | 上海新进芯微电子有限公司 | A kind of adaptive valley conduction circuit, control chip and switch power supply system |
| CN114257088A (en) * | 2021-12-29 | 2022-03-29 | 北京奕斯伟计算技术有限公司 | Voltage conversion circuit and power converter |
-
1995
- 1995-04-17 JP JP7090687A patent/JP3028044B2/en not_active Expired - Fee Related
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE1012008A4 (en) * | 1997-01-09 | 2000-04-04 | Funai Electric Co | Feed type switching rcc. |
| EP1020980A2 (en) * | 1999-01-18 | 2000-07-19 | Murata Manufacturing Co., Ltd. | Switching power supply unit |
| EP1020980A3 (en) * | 1999-01-18 | 2001-11-14 | Murata Manufacturing Co., Ltd. | Switching power supply unit |
| EP1265345A1 (en) * | 2001-06-08 | 2002-12-11 | Sanken Electric Co., Ltd. | Switching power supply device |
| US6542387B2 (en) | 2001-06-08 | 2003-04-01 | Sanken Electric Co., Ltd. | Switching power supply device |
| US6960906B2 (en) | 2002-12-20 | 2005-11-01 | Matsushita Electric Industrial Co., Ltd. | Switching power supply |
| US7285991B2 (en) | 2004-11-02 | 2007-10-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device for controlling switching power supply and switching power supply unit using the same |
| US8035998B2 (en) | 2006-06-30 | 2011-10-11 | Panasonic Electric Works Co., Ltd. | Switching power supply |
| JP4775441B2 (en) * | 2006-06-30 | 2011-09-21 | パナソニック電工株式会社 | Switching power supply |
| WO2008001890A1 (en) * | 2006-06-30 | 2008-01-03 | Panasonic Electric Works Co., Ltd. | Switching power supply apparatus |
| JP2009100641A (en) * | 2007-09-25 | 2009-05-07 | Panasonic Electric Works Co Ltd | Switching power supply unit |
| US7872458B2 (en) | 2007-12-17 | 2011-01-18 | Panasonic Corporation | DC-to-DC converter |
| JP2009201326A (en) * | 2008-02-25 | 2009-09-03 | Panasonic Electric Works Co Ltd | Switching power supply |
| GB2507676B (en) * | 2011-08-11 | 2018-05-30 | Murata Manufacturing Co | Switching power supply device |
| GB2507676A (en) * | 2011-08-11 | 2014-05-07 | Murata Manufacturing Co | Switching power supply device |
| JPWO2013021857A1 (en) * | 2011-08-11 | 2015-03-05 | 株式会社村田製作所 | Switching power supply |
| US9397575B2 (en) | 2011-08-11 | 2016-07-19 | Murata Manufacturing Co., Ltd. | Switching power supply device |
| WO2013021857A1 (en) * | 2011-08-11 | 2013-02-14 | 株式会社村田製作所 | Switching power supply device |
| JP2015136082A (en) * | 2014-01-20 | 2015-07-27 | 三菱電機株式会社 | Analog input device |
| CN106972764A (en) * | 2016-01-13 | 2017-07-21 | 光宝电子(广州)有限公司 | Power supply device |
| CN106972764B (en) * | 2016-01-13 | 2019-01-08 | 光宝电子(广州)有限公司 | Power supply device |
| CN107834857A (en) * | 2016-09-16 | 2018-03-23 | 罗姆股份有限公司 | Power control and insulated switch power supply apparatus |
| CN107834857B (en) * | 2016-09-16 | 2020-02-28 | 罗姆股份有限公司 | Power supply control device and insulated switching power supply device |
| CN108123602A (en) * | 2016-11-29 | 2018-06-05 | 上海新进芯微电子有限公司 | A kind of adaptive valley conduction circuit, control chip and switch power supply system |
| CN114257088A (en) * | 2021-12-29 | 2022-03-29 | 北京奕斯伟计算技术有限公司 | Voltage conversion circuit and power converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3028044B2 (en) | 2000-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6788556B2 (en) | Switching power source device | |
| US6639811B2 (en) | Switching power supply unit | |
| US7208985B2 (en) | Semiconductor device for controlling switching power supply | |
| US7492615B2 (en) | Switching power supply | |
| US6690586B2 (en) | Switching power source device | |
| US6469913B2 (en) | Switching power supply device having series capacitance | |
| JP5641140B2 (en) | Switching power supply control circuit and switching power supply | |
| US20090201705A1 (en) | Energy converting apparatus, and semiconductor device and switching control method used therein | |
| US7295449B2 (en) | Simple switched-mode power supply with current and voltage limitation | |
| KR20010080701A (en) | Soft start scheme for resonant converters having variable frequency control | |
| US6388902B1 (en) | Switching power supply circuit | |
| JP3028044B2 (en) | Switching power supply | |
| JP2003018828A (en) | Dc-dc converter | |
| EP1120893B1 (en) | Switching power supply | |
| US7433210B2 (en) | Switched-mode power supply comprising an adjustable oscillator | |
| US6532159B2 (en) | Switching power supply unit | |
| JPH1155949A (en) | Power unit | |
| EP1463191A2 (en) | Self-oscillating flyback converter | |
| JP3206488B2 (en) | Switching power supply | |
| JP3022246B2 (en) | Switching power supply | |
| US8179172B2 (en) | Auto-restart circuit and auto-restart method | |
| US6101103A (en) | Self-oscillation type switching power supply | |
| JP2023070340A (en) | Integrated circuit and power supply circuit | |
| CA2214217C (en) | Switching power supply apparatus | |
| KR100426605B1 (en) | Switching Power Supply Device Having Series Capacitance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20100204 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20100204 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20120204 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20140204 |
|
| LAPS | Cancellation because of no payment of annual fees |