JPH08289174A - Reference signal detection circuit for ghost elimination - Google Patents

Abstract

PURPOSE: To obtain a GCR circuit which is resistant to noise by a simple constitution by defining H by counting from horizontal and vertial pulses to the eighteenth and 181H pulses and taking out the eighteenth and 181H CCR signals via a GCR detection pulse preparation circuit and a delay circuit. CONSTITUTION: Vertical and horizontal synchronizing pulses and the eighteenth H or the 281Hth period are counted in a pulse generation circuit 1, H is outputted for only the period and L is outputted for the period except it. An AND gate 2 inputs the output of the circuit 1 and a video signal and passes the video signal for only the period when the output of the circuit 1 is H. In a comparator 3, the input signal from a gate 2 and a threshold level (SH) are compared. Only when the input signal is larger than SH, H is outputted. Only when a GCR signal exists, the output of the comparator 3 becoms H. An integrator 4 integrates the input from the comparator 3. A reset pulse is generated in a pulse generation circuit 6, the integrator 4 is reset for every line and the output is reset to L, A comparator 5 outputs H only when the input from an integrator 5 is larger than SH. In a delay device 7, the output from the circuit 1 is adjusted to be conformed to the output from the comparator 5 in phase. In a delay device 9, the output from a preparation circuit 8 and the phase of the GCR signal are adjusted to be conformed. At an AND gate 10, the 18H or the 281th GCR signal is taken out from the output of the delay device 9 and the output of the circuit 8.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明はテレビジョン放送信号の
ＧＣＲ信号の検出に関するものであり、特に改良された
簡単な構成でノイズ混入時にも誤検出すること無くゴー
スト除去用基準信号（ＧＣＲ信号）をリアルタイムで検
出する回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to detection of a GCR signal of a television broadcast signal, and a ghost eliminating reference signal (GCR signal) having a particularly improved and simple structure without erroneous detection even when noise is mixed. It relates to a circuit for detecting in real time.

【０００２】[0002]

【従来の技術】近年、建築物の高層化に伴い電波状態の
悪化している地域が増えている。とりわけ建築物による
放送電波の反射により生じるゴーストは受信障害の主な
要因となっており、ゴースト除去チューナーの果たす役
割は年々重要になっている。またゴースト除去を行う上
で、基準信号であるＧＣＲ信号の検出は欠くべからざる
技術である。2. Description of the Related Art In recent years, the number of areas where the radio wave condition has deteriorated has increased with the increase in the number of buildings. In particular, the ghost caused by the reflection of the broadcast radio wave by the building is the main cause of the reception failure, and the role of the ghost elimination tuner is becoming more important year by year. Further, in removing the ghost, the detection of the GCR signal which is the reference signal is an indispensable technique.

【０００３】図２に従来のＧＣＲ信号検出回路のブロッ
ク構成図を示す。又、図３に８フィールドを１サイクル
としてＧＣＲ信号の挿入方法を示す波形図を示す。以下
この８フィールドを１サイクルとする方法を８フィール
ドシーケンスと云う。FIG. 2 shows a block diagram of a conventional GCR signal detection circuit. Further, FIG. 3 shows a waveform diagram showing a method of inserting a GCR signal with 8 fields as one cycle. Hereinafter, the method of using these 8 fields as one cycle is referred to as an 8 field sequence.

【０００４】図２において符号２０１は、図３における
ｆ１の波形を記憶するための第１の波形メモリであり、
２０２は図３のｆ２の波形を記憶するための第２の波形
メモリであり、２０３は図３のｆ３の波形を記憶するた
めの第３の波形メモリであり、２０４は図３のｆ４の波
形を記憶するための第４の波形メモリであり、２０５は
図３のｆ５の波形を記憶するための第５の波形メモリで
あり、２０６は図３のｆ６の波形を記憶するための第６
の波形メモリであり、２０７は図３のｆ７の波形を記憶
するための第７の波形メモリであり、２０８は図３のｆ
８の波形を記憶するための第８の波形メモリであり、２
０９は前記第１の波形メモリ２０１の出力信号から前記
第５の波形メモリ２０５の出力信号を減ずるための第１
の減算器であり、２１０は前記第６の波形メモリ２０６
の出力信号から前記第２の波形メモリ２０２の出力信号
を減ずるための第２の減算器であり、２１１は前記第３
の波形メモリ２０３の出力信号から前記第７の波形メモ
リ２０７の出力信号を減ずるための第３の減算器であ
り、２１２は前記第８の波形メモリ２０８の出力信号か
ら前記第４の波形メモリ２０４の出力信号を減ずるため
の第４の減算器であり、２１３は前記第１の減算器２０
９からの出力と、前記第２の減算器２１０からの出力
と、前記第３の減算器２１１からの出力と、前記第４の
減算器２１２からの出力とを全て加算し４分の１倍して
出力するための加算器である。In FIG. 2, reference numeral 201 is a first waveform memory for storing the waveform of f1 in FIG.
202 is a second waveform memory for storing the waveform of f2 in FIG. 3, 203 is a third waveform memory for storing the waveform of f3 in FIG. 3, and 204 is a waveform of f4 in FIG. 4 is a fourth waveform memory for storing the waveform, 205 is a fifth waveform memory for storing the waveform f5 in FIG. 3, and 206 is a sixth waveform memory for storing the waveform f6 in FIG.
3 is a waveform memory, 207 is a seventh waveform memory for storing the waveform of f7 in FIG. 3, and 208 is f in FIG.
8th waveform memory for storing 8 waveforms, 2
09 is a first for subtracting the output signal of the fifth waveform memory 205 from the output signal of the first waveform memory 201.
Of the sixth waveform memory 206.
Is a second subtractor for subtracting the output signal of the second waveform memory 202 from the output signal of
Is a third subtractor for subtracting the output signal of the seventh waveform memory 207 from the output signal of the waveform memory 203, and 212 is the output signal of the eighth waveform memory 208 from the fourth waveform memory 204. A second subtracter 213 for reducing the output signal of the first subtractor 20.
9 output, the output from the second subtractor 210, the output from the third subtractor 211, and the output from the fourth subtractor 212 are all added to obtain a quarter. It is an adder for outputting.

【０００５】以上のように構成された従来のゴースト除
去用基準信号検出回路においては、映像信号に８フィー
ルドシーケンスで多重されてくるＧＣＲ信号だけを検出
することができる。The conventional ghost removing reference signal detecting circuit configured as described above can detect only the GCR signal multiplexed in the 8-field sequence on the video signal.

【０００６】[0006]

【発明が解決しようとする課題】しかしながら前記従来
の構成では、８ライン分の波形メモリが必要になる。ま
た、８フィールドシーケンスのライン演算を行わなけれ
ばならないなど、システム構成が複雑でコストが高いと
いう問題があった。However, the above-mentioned conventional configuration requires a waveform memory for eight lines. In addition, there is a problem that the system configuration is complicated and the cost is high, such as line calculation of 8 field sequence must be performed.

【０００７】本発明はかかる点に鑑み、簡単な構成でノ
イズに強いゴースト除去用基準信号検出回路を構成する
ことを目的とする。In view of the above points, an object of the present invention is to construct a ghost removing reference signal detection circuit which is simple in structure and resistant to noise.

【０００８】[0008]

【課題を解決するための手段】上記問題を解決するため
に、本発明のゴースト除去用基準信号検出回路は垂直同
期パルス及び水平同期パルスから第１８Ｈ叉は第２８１
Ｈ期間のみハイレベルを,それ以外はローレベルを出力
するパルス発生回路と、前記パルス発生回路からの出力
と映像信号を入力としパルスがハイレベルの期間のみ映
像信号を通すＡＮＤゲートと、前記ＡＮＤゲートからの
出力を入力とし外部より任意に定めたスレッシュホール
ドレベルより入力信号が大きいときのみハイレベルをそ
れ以外はローレベルを出力する第１の比較器と、前記第
１の比較器からの出力を入力とし入力信号を積分する積
分器と、水平同期パルスを入力とし毎水平期間で前記積
分器をリセットするためのリセットパルスを発生させる
リセットパルス発生回路と、前記積分器からの出力を入
力とし外部より任意に定めたスレッシュホールドレベル
より入力信号が大きいときのみハイレベルをそれ以外は
ローレベルを出力する第２の比較器５、前記パルス発生
回路からの出力を適当な時間遅延する遅延器と、前記第
２の比較器からの出力と前記遅延器からの出力とを入力
としＧＣＲ信号を検出するためのＧＣＲ検出パルスを作
成するＧＣＲ検出パルス作成回路と、映像信号を適当な
時間遅延する遅延器と、前記遅延器からの出力と前記Ｇ
ＣＲ検出パルス作成回路からの出力とのＡＮＤをとるＡ
ＮＤゲートとを備えた構成としている。In order to solve the above-mentioned problems, the ghost eliminating reference signal detecting circuit of the present invention uses a vertical synchronizing pulse and a horizontal synchronizing pulse to detect 18th H or 281st.
A pulse generating circuit that outputs a high level only during the H period and a low level otherwise, an AND gate that receives the output from the pulse generating circuit and a video signal as an input, and passes the video signal only during a period when the pulse is at the high level, An output from the first comparator, which receives the output from the gate as an input, outputs a high level only when the input signal is larger than a threshold level arbitrarily determined from the outside, and outputs a low level otherwise As an input, an integrator that integrates an input signal, a reset pulse generation circuit that receives a horizontal synchronizing pulse as an input, and generates a reset pulse for resetting the integrator in each horizontal period, and an output from the integrator as an input Outputs a high level only when the input signal is larger than a threshold level set externally, and outputs a low level otherwise. A second comparator 5, a delay device for delaying the output from the pulse generating circuit by an appropriate time, and an output from the second comparator and an output from the delay device as inputs to detect a GCR signal. GCR detection pulse generation circuit for generating a GCR detection pulse, a delay device for delaying a video signal by an appropriate time, an output from the delay device and the G
A with the output from the CR detection pulse creation circuit
It is configured to include an ND gate.

【０００９】[0009]

【作用】本発明は前記した構成により、簡単な構成でノ
イズ混入時にも誤検出すること無くＧＣＲ信号を検出す
る回路により、簡単な構成でノイズに強いゴースト除去
用基準信号検出を行う。According to the present invention, the circuit for detecting a GCR signal with a simple structure without causing erroneous detection even when noise is mixed has a simple structure to detect a ghost-removing reference signal that is resistant to noise.

【００１０】[0010]

【実施例】図１は本発明の一実施例におけるゴースト除
去用基準信号検出回路のブロック構成図を示す。1 is a block diagram of a ghost eliminating reference signal detecting circuit according to an embodiment of the present invention.

【００１１】図１において、符号１は垂直同期パルス及
び水平同期パルスから第１８Ｈ叉は第２８１Ｈ期間のみ
ハイレベルを,それ以外はローレベルを出力するパルス
発生回路であり、２は前記パルス発生回路１からの出力
を入力としパルスがハイレベルの期間のみ映像信号を通
すＡＮＤゲートであり、３は前記第１のＡＮＤゲート２
からの出力を入力とし外部より任意に定めたスレッシュ
ホールドレベルより入力信号が大きいときのみハイレベ
ルを,それ以外はローレベルを出力する比較器であり、
４は前記第１の比較器３からの出力を入力とし入力信号
を積分する積分器であり、６は水平同期パルスを入力と
し毎水平期間で前記積分器４をリセットするためのリセ
ットパルスを発生させるリセットパルス発生回路であ
り、５は前記積分器４からの出力を入力とし外部より任
意に定めたスレッシュホールドレベルより入力信号が大
きいときのみハイレベルを,それ以外はローレベルを出
力する比較器であり、７は前記パルス発生回路１からの
出力を適当な時間遅延する遅延器であり、８は前記第２
の比較器５からの出力と前記第１の遅延器７からの出力
とを入力としＧＣＲ信号を検出するためのＧＣＲ検出パ
ルスを作成するＧＣＲ検出パルス作成回路であり、９は
映像信号を適当な時間遅延する遅延器であり、１０は前
記第２の遅延器９からの出力と前記ＧＣＲ検出パルス作
成回路８からの出力とのＡＮＤをとるＡＮＤゲートであ
る。In FIG. 1, reference numeral 1 is a pulse generating circuit for outputting a high level from the vertical synchronizing pulse and the horizontal synchronizing pulse only during the 18th or 281H period, and a low level otherwise, and 2 is the pulse generating circuit. An AND gate which receives the output from 1 and passes a video signal only while the pulse is at a high level, and 3 is the first AND gate 2
Is a comparator that outputs high level only when the input signal is larger than a threshold level arbitrarily set from the outside, and outputs low level otherwise.
Reference numeral 4 denotes an integrator which receives an output from the first comparator 3 as an input and integrates an input signal, and 6 receives a horizontal synchronizing pulse as an input and generates a reset pulse for resetting the integrator 4 in every horizontal period. A reset pulse generation circuit 5 for inputting the output from the integrator 4 to output a high level only when the input signal is larger than a threshold level arbitrarily determined from the outside, and outputs a low level otherwise. 7 is a delay device for delaying the output from the pulse generation circuit 1 by an appropriate time, and 8 is the second delay device.
Is a GCR detection pulse generation circuit for generating a GCR detection pulse for detecting a GCR signal by inputting the output from the comparator 5 and the output from the first delay device 7, and 9 is an appropriate video signal. A delay device that delays time, and 10 is an AND gate that ANDs the output from the second delay device 9 and the output from the GCR detection pulse generation circuit 8.

【００１２】以上のように構成された本発明のＧＣＲ検
出回路について以下その動作説明を行う。The operation of the GCR detection circuit of the present invention constructed as above will be described below.

【００１３】まず、図１におけるパルス発生回路１にお
いて、垂直同期パルス及び水平同期パルスから第１８Ｈ
叉は第２８１Ｈ期間をカウントし、第１８Ｈ叉は第２８
１Ｈ期間のみハイレベルをそれ以外はローレベルを出力
する。First, in the pulse generating circuit 1 in FIG. 1, the 18th H from the vertical synchronizing pulse and the horizontal synchronizing pulse.
Or the 281H period is counted, and the 18H or 28th period is counted.
The high level is output only during the 1H period, and the low level is output otherwise.

【００１４】次に、第１のＡＮＤゲート２において前記
パルス発生回路１からの出力と映像信号を入力とし前記
パルス発生回路１からの出力がハイレベルの期間のみ映
像信号を通す。Next, in the first AND gate 2, the output from the pulse generating circuit 1 and the video signal are input, and the video signal is passed only while the output from the pulse generating circuit 1 is at a high level.

【００１５】この構成により、１８Ｈ及び２８１Ｈに８
フィールドシーケンスで送られてくるＧＣＲ信号を次段
に出力する。With this configuration, 8H is provided for 18H and 281H.
The GCR signal sent in the field sequence is output to the next stage.

【００１６】次に、第１の比較器３において前記第１の
ＡＮＤゲート２からの出力を入力信号とし、外部から任
意に定めたスレッシュホールドレベルと入力信号を比較
し、スレッシュホールドレベルよりも入力信号が大きい
ときのみハイレベルをそれ以外はローレベルを出力す
る。この構成によりＧＣＲ信号があるときのみ第１の比
較器３の出力はハイレベルとなる。Next, in the first comparator 3, the output from the first AND gate 2 is used as an input signal, a threshold level arbitrarily determined from the outside is compared with the input signal, and the input is higher than the threshold level. High level is output only when the signal is large, and low level is output otherwise. With this configuration, the output of the first comparator 3 becomes high level only when there is a GCR signal.

【００１７】なお、このスレッシュホールドレベルはデ
ィジタルデータだけでなく、電流値または電圧値でも良
いことはいうまでもない。Needless to say, this threshold level may be not only digital data but also a current value or a voltage value.

【００１８】次に、積分器４において前記第１の比較器
３からの出力を入力とし、入力信号を積分し、その積分
結果を出力する。こうすることで仮に第１の比較器３の
出力信号にノイズによる偽信号が混入していても、積分
結果がスレッシュホールドレベルまで達していなければ
ハイレベルが出力されることはない。なお、この出力信
号はディジタルデータだけでなく、電流値または電圧値
でも良いことはいうまでもない。Next, the integrator 4 receives the output from the first comparator 3 as an input, integrates the input signal, and outputs the integration result. By doing so, even if a false signal due to noise is mixed in the output signal of the first comparator 3, a high level is not output unless the integration result has reached the threshold level. It goes without saying that this output signal may be not only digital data but also a current value or a voltage value.

【００１９】次に、リセットパルス発生回路６において
水平同期パルスを入力とし毎水平期間で前記積分器４を
リセットするためのリセットパルスを発生させ、そのリ
セットパルスにより前記積分器４を１ライン毎に出力が
ローレベルになるようにリセットする。Next, the reset pulse generating circuit 6 receives a horizontal synchronizing pulse as an input and generates a reset pulse for resetting the integrator 4 in each horizontal period, and the reset pulse causes the integrator 4 to be line by line. Reset the output to low level.

【００２０】次に、第２の比較器５において前記積分器
４からの出力を入力とし外部より任意に定めたスレッシ
ュホールドレベルより入力信号が大きいときのみハイレ
ベルをそれ以外はローレベルを出力する。Next, the second comparator 5 receives the output from the integrator 4 as an input and outputs a high level only when the input signal is larger than a threshold level arbitrarily determined from the outside, and outputs a low level otherwise. .

【００２１】なお、このスレッシュホールドレベルはデ
ィジタルデータだけでなく、電流値または電圧値でも良
いことはいうまでもない。Needless to say, this threshold level may be not only digital data but also a current value or a voltage value.

【００２２】次に、第１の遅延器７において前記パルス
発生回路１からの出力を適当な時間遅延させて、前記第
２の比較器５からの出力と位相が合うように調整する。Next, the output from the pulse generating circuit 1 is delayed by an appropriate time in the first delay device 7 and adjusted so as to be in phase with the output from the second comparator 5.

【００２３】次に、ＧＣＲ検出パルス作成回路８におい
て前記第２の比較器５からの出力と前記第１の遅延器７
からの出力とを入力としＧＣＲ信号を検出するためのＧ
ＣＲ検出パルスを作成し出力する。Next, in the GCR detection pulse generation circuit 8, the output from the second comparator 5 and the first delay device 7
G for detecting the GCR signal with the output from
Create and output CR detection pulse.

【００２４】次に、第２の遅延器９において映像信号を
適当な時間遅延させてＧＣＲ検出パルス作成回路８から
の出力と映像信号のＧＣＲ信号との位相が合うように調
整する。Next, the second delay device 9 delays the video signal by an appropriate time and adjusts so that the output from the GCR detection pulse generating circuit 8 and the GCR signal of the video signal are in phase with each other.

【００２５】次に、第２のＡＮＤゲート１０において前
記第２の遅延器９からの出力と前記ＧＣＲ検出パルス作
成回路８からの出力とのＡＮＤをとる。Next, the second AND gate 10 ANDs the output from the second delay device 9 and the output from the GCR detection pulse forming circuit 8.

【００２６】この構成により第２のＡＮＤゲート１０か
らは８フィールドシーケンスで送られてくる１８Ｈ目の
ＧＣＲ信号または２８１ＨのＧＣＲ信号だけを取り出す
ことができる。With this configuration, only the 18th-HH GCR signal or the 281H-GCR signal sent in the 8-field sequence can be taken out from the second AND gate 10.

【００２７】[0027]

【発明の効果】以上のように本発明のゴースト除去用基
準信号検出回路によれば、簡単な構成でノイズ混入時に
も誤検出すること無くＧＣＲ信号を検出することがで
き、その実用的効果は大きい。As described above, according to the ghost eliminating reference signal detecting circuit of the present invention, it is possible to detect the GCR signal without erroneous detection even when noise is mixed in with a simple structure. large.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の第一の実施例におけるゴースト除去用
基準信号検出回路のブロック構成図FIG. 1 is a block diagram of a ghost removing reference signal detection circuit according to a first embodiment of the present invention.

【図２】従来のＧＣＲ検出回路のブロック構成図FIG. 2 is a block configuration diagram of a conventional GCR detection circuit.

【図３】８フィールドを１サイクルとしてＧＣＲ信号の
挿入方法を示す波形図FIG. 3 is a waveform diagram showing a method of inserting a GCR signal with 8 fields as one cycle.

【符号の説明】[Explanation of symbols]

１ 第１８Ｈ叉は第２８１Ｈ期間のみパルス発生回路 ２ 第１のＡＮＤゲート ３ 第１の比較器 ４ 積分回路 ５ 第２の比較器 ６ リセットパルス発生回路 ７ 第１の遅延器 ８ ＧＣＲ検出パルス作成回路 ９ 第２の遅延器 １０ 第２のＡＮＤゲート 1 18th H or 281H period only pulse generation circuit 2 1st AND gate 3 1st comparator 4 integration circuit 5 2nd comparator 6 reset pulse generation circuit 7 1st delay device 8 GCR detection pulse generation circuit 9 Second delay device 10 Second AND gate

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】 垂直同期パルス及び水平同期パルスから
第１８水平同期期間（以後第１８Ｈと云う）叉は第２８
１水平同期期間（以後第２８１Ｈと云う）のみハイレベ
ルを,それ以外の期間はローレベルを出力するパルス発
生回路と、映像信号と前記パルス発生回路からの出力と
を入力としパルスが１の期間のみ映像信号を通す第１の
ＡＮＤゲートと、前記第１のＡＮＤゲートからの出力を
入力とし外部より任意に定めたスレッシュホールドレベ
ルより入力信号が大きいときのみハイレベルを,それ以
外はローレベルを出力する第１の比較器と、前記第１の
比較器からの出力を入力とし入力信号を積分する積分器
と、水平同期パルスを入力とし毎水平期間で前記積分器
をリセットするためのリセットパルスを発生させるリセ
ットパルス発生回路と、前記積分器からの出力を入力と
し外部より任意に定めたスレッシュホールドレベルより
入力信号が大きいときのみハイレベルを,それ以外はロ
ーレベルを出力する第２の比較器と、前記パルス発生回
路からの出力を適当な時間遅延する第１の遅延器と、前
記第２の比較器からの出力と前記第１の遅延器からの出
力とを入力としゴースト除去用基準信号（以下ＧＣＲ信
号と云う）を検出するためのＧＣＲ検出パルスを作成す
るＧＣＲ検出パルス作成回路と、映像信号を適当な時間
遅延する第２の遅延器と、前記第２の遅延器からの出力
と前記ＧＣＲ検出パルス作成回路からの出力とのＡＮＤ
をとる第２のＡＮＤゲートを具備することを特徴とする
ゴースト除去用基準信号検出回路。1. An eighteenth horizontal synchronization period (hereinafter referred to as eighteenth H) or a twenty-eighth horizontal synchronization pulse from the vertical synchronization pulse and the horizontal synchronization pulse.
A pulse generation circuit that outputs a high level only during one horizontal synchronization period (hereinafter referred to as 281H) and a low level during other periods, and a period in which a pulse is 1 by inputting a video signal and an output from the pulse generation circuit. A high level only when the input signal is greater than a first AND gate that allows only the video signal to pass and an output from the first AND gate as an input, and a low level otherwise. A first comparator for outputting, an integrator for inputting an output from the first comparator and integrating an input signal, and a reset pulse for inputting a horizontal synchronizing pulse and resetting the integrator in every horizontal period And a reset pulse generating circuit for generating a signal, and an input signal larger than a threshold level externally determined by using the output from the integrator as an input. A second comparator that outputs a high level only, and a low level otherwise, a first delay device that delays the output from the pulse generation circuit for an appropriate time, and an output from the second comparator A GCR detection pulse generation circuit for generating a GCR detection pulse for detecting a ghost elimination reference signal (hereinafter referred to as a GCR signal) by using the output from the first delay device as an input, and an appropriate time delay for the video signal. AND of the output from the second delay device and the output from the GCR detection pulse generation circuit
A reference signal detection circuit for ghost removal, comprising a second AND gate for