JPH0828832B2

JPH0828832B2 - 水平同期信号再生回路

Info

Publication number: JPH0828832B2
Application number: JP22054185A
Authority: JP
Inventors: 佳司木村
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1985-10-03
Filing date: 1985-10-03
Publication date: 1996-03-21
Anticipated expiration: 2011-03-21
Also published as: JPS6281175A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、液晶パルス等のドット構成からなる表示装
置を複合映像信号により駆動するのに適した水平同期信
号再生回路に関する。

（従来技術）ゲーム機やパーソナルコンピュータ等は、テレビジョ
ン受像機をデイスプレイ装置に使用する関係上、映像信
号、水平同期信号、及び垂直同期信号が複合した、いわ
ゆる複合映像信号をデイスプレイ駆動信号として出力す
るように構成されている。

すなわち、第５図に示したように、テレビジョン受像機
に定められている１水平走査期間を持つ第１のパルス信
号（Ｉ）と１フレーム走査期間を持つ第２のパルス信号
（II）とを同図（ロ）に示す排他的論理和ゲートＢに入
力して合成し、目的とする複合映像信号（III）を形成
している。

ところで、前述の複合映像信号を出力するコンピュー
タからの信号をマトリックス駆動される液晶パルス等の
ドット表示形式のディスプレイ装置に表示する場合に
は、水平走査信号の前縁を基準として画像メモリを駆動
する関係上、垂直同期信号の前後において短い周期で水
平走査信号の変化する不規則部分（同図符号Ａ）がメモ
リ駆動を混乱させ、表示画像に乱れを引起すという問題
がある。

（目的）本発明はこのような問題に鑑み、一貫した水平同期信
号を発生することができる水平同期信号再生回路を提供
することを目的とする。

（問題点を解決する為の手段）本発明の同期信号再生回路は、複合映像信号から分離され水平同期信号及び垂直同期
信号より成る複合同期信号に基づいて水平同期信号を再
生する回路であって、入力信号と出力信号の位相差に応じた周波数で発振す
る発振器を備え、該発振器の出力信号を分周すること
で、入力信号の位相の変動に追従してパルス信号を出力
するフェイズ・ロックド・ループ手段と、前記垂直同期信号が活性化されていない期間における
前記水平同期信号の開始に対応した前記複合同期信号の
変化により起動され、前記水平同期信号の１周期の終了
直前にカウントアップ信号を出力するマスク用カウンタ
と、前記垂直同期信号が活性化されていない期間におけ
る前記水平同期信号の開始に対応した前記複合同期信号
の変化に同期して出力信号を第１レベルとするものであ
って、前記マスク用カウンタの起動時点から前記カウン
トアップ信号が出力されるまでは前記出力信号を第１レ
ベルに保持し、前記マスク用カウンタから前記カウント
アップ信号が出力されると前記出力信号を前記第１レベ
ルの反転である第２レベルに変化させる第１保持回路と
を有し、前記第１保持回路の前記出力信号を内部同期信
号として出力する同期信号出力手段と、前記第１保持回路の前記出力信号が前記第１レベルか
ら前記第２レベルに変化する際に前記複合同期信号が所
定レベルであることにより起動され、前記垂直同期信号
の開始から終了までの期間に相当する期間の経過後カウ
ントアップ信号を出力する自走期間設定カウンタと、前
記第１保持回路の前記出力信号が前記第１レベルから前
記第２レベルに変化する際に前記複合同期信号のレベル
に対応したレベルの制御信号を出力するものであって、
前記自走期間設定カウンタの起動時点から前記カウント
アップ信号が出力されるまでは、前記制御信号を同一レ
ベルに保持し、前記自走期間設定カウンタから前記カウ
ントアップ信号が出力されることにより前記制御信号を
反転させる第２保持回路とを有し、前記第１保持回路の
前記出力信号が前記第１レベルから前記第２レベルに変
化する際の前記複合同期信号のレベルにより前記垂直同
期信号の開始近傍の時点を検出し、該検出時点から前記
垂直同期信号の終了近傍の時点までの期間を、自走期間
として検出する自走期間検出手段と、前記第２保持回路から出力される前記制御信号に基づき、前記検出された自走期間内においては、前記
内部同期信号を入力信号とすることなく、前記フェイズ
・ロックド・ループ手段の前記発振器を自走させ、前記
自走期間以外においては、前記内部同期信号を入力信号
として前記フェイズ・ロックド・ループ手段を動作させ
るPLL制御手段とを備えることを要旨とする。

（作用）本発明では、複合同期信号に、水平同期信号の周期内
で反転部分が存在するとき、反転部分を除いた信号を内
部同期信号として出力する。従って、内部同期信号に
は、垂直同期信号の変化に起因して複合同期信号に存在
する不規則な信号部分が存在しない。

しかも、垂直同期信号の開始近傍の時点から、垂直同
期信号の終了近傍の時点までを自走期間として検出し、
この自走期間内においては、内部同期信号を入力信号と
することなくフェイズ・ロックド・ループ手段の発振器
を自走させる。この結果、この期間では、複合同期信号の如何を問わず、発振
器の自走周波数で決まる周期の水平同期信号が得られ
る。得られる水平同期信号は、水平走査期間と連続性を
維持した信号となる。

一方、この自走期間以外においては、内部同期信号を
入力信号としてフェイズ・ロックド・ループ手段を動作
させる。内部同期信号には、垂直同期信号の切り替わり
に起因する不規則部が存在しないから、フェイズ・ロッ
クド・ループ手段の出力信号は、そのまま水平同期信号
として扱うことができる。このように本発明によれば、
垂直同期信号の切り替わりの前後において短い周期で水
平走査信号が変化する不規則部分でも、乱れのない水平
同期信号が得られる。

（実施例）そこで、以下に本発明の詳細を図示した実施例に基づ
いて説明する。

第１図は、本発明の一実施例を示すものであって、図
中符号１は、複合映像信号から同期信号を分離する同期
信号分離回路で、比較器1a、アナログスイッチ1b、電圧
保持器1c、及びレベル設定器1dからなり、入力された複
合映像信号をその平均電位を零電位にして交番成分を出
力する信号抽出回路２からの複合同期信号の負のピーク
レベルをアナログスイッチ1bを介して電圧保持器1cに入
力する一方、このピークレベルをレベル調整器1dにより
若干零電位側にシフトさせて基準値として比較器1aの入
力し、複合映像信号のレベル変動や温度変動に拘りなく
正確に同期信号を検出するように構成されている。３
は、第1J−Ｋフリップフロップで、クロック端子CK₁に
は同期信号分離回路１からの信号がインバータ４を介し
て入力し、リセット端子R₁には後述する第１カウンタ５
からのカウントアップ信号が入力している。５は、前述
の第１カウンタで、クロックパルス発振器６からのクロ
ックパルスが入力し、１水平走査期間より若干短目、例
えば0.95Hに相当する計数内容となった時点でカウント
アップ信号を出力して第1J−Ｋフリップフロップ３をリ
セットするものである。７は、第2J−Ｋフリップフロッ
プで、J₂端子には同期信号分離回路１からの複合同期信
号が、クロック端子CK₂には第1J−Ｋフリップフロップ
３のQ₁端子の出力が、リセット端子R₂には後述する第２
カウンタ８からの信号が入力している。８は、前述の第
２カウンタで、クロックパルス発振器６からのクロック
信号が入力し、垂直走査期間に相当する計数内容となっ
た時点でカウントアップ信号を出力して第2J−Ｋフリッ
プフロップ７をリセットするものである。９は、位相比
較器でＲ端子には第1J−Ｋフリップフロップ３からの
_１端子からの出力、つまり立下り時点が水平同期信号の
前縁に一致する信号が、Ｖ端子には後述する電圧制御発
振器12および分周器13からの信号が入力している。10
は、ゲートで、第２フリップフロップのQ₂からの信号の
立下り時にONになって、位相比較器９からの信号を出力
するものである。11は、電圧保持器をなすコンデンサ
で、水平走査期間における電圧レベルを保持するもので
ある。12は、前述の電圧制御発振器で、ゲート10がONの
とき水平同期信号の立下り時の位相に一致するパルス信
号を出力し、またゲート10がOFFのときに電圧保持器11
の電圧に基づいて自走、つまりフリーランするように構
成されている。なお、図中符号13は、電圧制御発振器12
からの信号を水平同期信号に一致する周波数に分周して
端子14から水平同期信号を出力する分周器を示す。

位相比較器9,ゲート10,コンデンサ11,電圧制御発振器
12,分周器13からなるフェーズ・ロックド・ループ回路
（以下、PLL回路とも呼ぶ）の概略について説明する。P
LL回路は、位相比較回路９の２つの入力端子R,Vに入力
する信号の位相差を検出し、位相差に比例したパルス幅
の信号を出力する。ここでは、端子Ｒに入力されている
信号に対して端子Ｖに入力される信号の位相が遅れるに
従って、位相比較回路９の出力信号のパルス幅が広くな
るよう構成されている。この信号は、ゲート10が開いて
いる時には、ゲート10から出力され、コンデンサ11を充
電してその両端の電位を、位相差が大きければ高くし、
位相差が小さければ低くする。

電圧制御発振器12は、このコンデンサ11の両端の電圧
に比例した周波数で発振するから、位相差が大きい場合
には発振周波数は高くなり、分周器13により分周されて
得られる信号の周期は短くなる。この結果、位相比較器
９の端子Ｖに入力される信号の位相は、端子Ｒに入力さ
れる信号に対して速められ、両者の位相差はしだいに解
消される。

一方、このPLL回路では、ゲート10の他の入力端子が
ハイレベル（Ｈレベル）、即ちゲート10が閉じられた状
態になっていれば、電圧保持器であるコンデンサ11に対
する新たな充放電は行なわれないから、電圧制御発振器
12の発振周波数は調整されることがなく、PLL回路は、
いわゆるフリーラン（自走状態）となる。

次に、このように構成した装置の動作を第２図に示し
た波形図に基づいて説明する。まず、垂直同期信号がア
クティブ（Ｌレベル）となるまでの期間について説明す
る。

入力端子15に複合映像信号が入力すると、同期信号分
離回路１から複合映像信号中の複合同期信号が出力す
る。この同期信号をインバータ４により反転した信号を
クロック端子CK₁に受けた第1J−Ｋフリップフロップ３
は、入力してきた信号の前縁に一致した立上りを持つ信
号をQ₁端子から、また立下りを持つ信号を_１端子から
出力する。第1J−Ｋフリップフロップ３の_１端子から
の立下り信号は、第１カウンタ５に入力してクロックパ
ルスの計数を開始させる。このとき、第2J−Ｋフリップ
フロップ７は、状態を変化させずそのQ₂端子をＬレベ
ル、_２端子をＨレベルに保持する。この結果、第２カ
ウンタ８はリセット状態に、ゲート10は開いた状態に、
保たれる。ゲート10が開けば、位相比較器９−電圧制御
発振器12−分周器13からなるフェイズ・ロックド・ルー
プが形成される。これにより、位相比較器９は、第1J−
Ｋフリップフロップ３の_１端子及び分周器13を介して
入力する電圧制御発振器12からの信号との位相差信号を
ゲート10を介して電圧制御発振器12に出力する一方、電
圧制御発振器12は、この位相差信号を受けて第1J−Ｋフ
リップフロップ３の_１端子出力、つまり水平同期信号
の前縁に一致して立下るタイミングを持つパルス信号を
出力し、これを液晶パネル駆動用の水平同期信号として
端子14に出力する。

このようにして、水平同期信号の前縁から0.95水平期
間が経過、つまり水平帰線期間内に入ると、第１カウン
タ５が設定値に達して第1J−Ｋフリップフロップ３をリ
セットする。これにより第1J−Ｋフリップフロップ３
は、反転してQ₁端子からの信号が立下り、同時に_１端
子からの信号が立上って第１カウンタ５をリセット状態
におく。このようにして、複合同期信号中の水平同期信
号の前縁が再び入力すると、第1J−Ｋフリップフロップ
３は、再び反転してセット状態となって上述の過程に入
る。以下、水平同期信号が入力するたびにこのような過
程を繰返しながら水平同期信号の前縁に一致するタイミ
ングを持ったパルス信号を外部機器に出力する。

このようにしてフレーム内の最後の水平同期信号（第
２図Ｄ）が入力したときも、第1J−Ｋフリップフロップ
３はセット状態となって、そのQ₁端子の信号が立上り、
第１カウンタ５がクロックパルスの計数を開始する。こ
の計数動作の期間中に垂直同期信号が出力されて複合同
期信号が一旦、立下った後、再びＨレベルに立上がると
いう不規則な変化を起す（図中符号Ｃ）。しかしながら
第１カウンタ５は、フレーム内最後の水平同期信号の前
縁からの計数動作を継続していて第1J−Ｋフリップフロ
ップ３をセット状態に保持しているため、第1J−Ｋフリ
ップフロップ３は引続いて入力する複合同期信号の立上
りによっては状態変化を起すことができず、Ｑ端子から
Ｈレベル信号を依然として出力する。

即ち、第1J−Ｋフリップフロップ３の_１端子は、垂
直同期信号の変化に起因して複合同期信号に含まれる不
規則な変化が除去された信号（内部同期信号と呼ぶも
の）となっているのである。これにより垂直同期信号出
力時の前後における複合同期信号が１水平同期期間より
短い時間内に立上り、立下りを繰返しても、端子14から
は信号が出力されない。このようにして、フレーム内に
おける最後の水平同期信号の立上がり時点から0.95H経
過すると、第１カウンタ５から信号が出力して第1J−Ｋ
フリップフロップ３が反転してリセットされる。

ところで、この垂直同期信号が出力されている期間に
おいて第1J−Ｋフリップフロップ３がリセットされる
と、第2J−Ｋフリップフロップ７のクロック端子CK2
が、Ｌレベルに落ちる。この時点では、第2J−Ｋフリッ
プフロップ７のJ2端子はそれまでと異なりＨレベルとな
っているから、第2J−Ｋフリップフロップ７は、その出
力を反転し、Q2端子からＨレベル信号を出力する。この
ため、ゲート10は、ONからOFFに切り替わって、第1J−
Ｋフリップフロップ３の_１端子から出力されている同
期信号に関連する信号と電圧制御発振器12および分周器
13の出力との比較信号が、電圧制御発振器12に入力する
のを阻止する。これにより、位相比較器９−電圧制御発
振器12−分周器13からなるフェイズ・ロックド・ループ
が解除されて、電圧制御発振器12は自走状態に切り換わ
る。

このとき、電圧制御発振器12の発振周波数は、コンデ
ンサ11の両端電圧に比例する。同時に第2J−Ｋフリップ
フロップ７が_２端子からＬレベル信号を出力して、第
２カウンタ８が計数を開始する。この電圧制御発振器12
の自走により電圧保持器11にチャージされている電位に
相当する周期、つまり水平同期信号にほぼ一致する周期
で発振が継続され、この垂直同期信号の期間中の水平同
期信号に関係なく、垂直同期信号が出力される以前の水
平同期信号の前縁の周期に一致する信号が端子14から出
力される。

このようにして垂直同期信号の終了間際になると、第
２カウンタ８がカウントアップし、第2J−Ｋフリップフ
ロップ７はリセットしてそのQ₂端子から立下り信号を出
力する。これにより、ゲート10は第1J−Ｋフリップフロ
ップ３の_１端子からの信号を基準とする位相比較信号
を電圧制御発振器12に入力してフェイズロクッドループ
を形成させ、前述した水平同期信号出力期間と同様の過
程に戻る。第２カウンタ８を用いたこの構成が、垂直同
期信号の開始近傍の時点から、垂直同期信号の終了近傍
の時点までの期間を、自走期間として検出する自走期間
検出手段に相当する。

第２図（ロ）は、垂直同期信号の直後に短時間で切換
わる時点（同図Ｅ）で水平同期信号が出力した場合の同
上回路の動作を示すものであって、この例の場合におい
てもフレーム走査内の最後の水平同期信号が出力した時
点から0.95Hが経過すると、第１カウンタ５からカウン
トアップ信号が出力して第1J−Ｋフリップフロップ３が
リセット状態となり、このため第2J−Ｋフリップフロッ
プ７がセット状態となってゲート10を閉じる。このた
め、電圧制御発振器12は自走状態に入り、水平同期信号
分離回路１からの信号に拘りなく、水平走査期間との連
続性を維持する信号を出力する。

第３図は、水平同期信号と垂直同期信号をNANDゲート
により合成された複合同期信号が入力した場合の動作を
示すものであって、垂直同期信号が出力される直前に短
時間で方向の反転する信号（図中符号Ｆ）が出力される
が、第２図（イ）に示したのと同じ動作により、水平走
査期間と連続性を維持した信号を出力する。

第４図は、本発明の第２の実施例を示すものであっ
て、位相比較器９の入力端子Ｒ、Ｖに第２フリップフロ
ップ７の_２端子からの信号により開閉するゲート16、
17を接続して、位相比較器９のＲ端子には立上りパルス
発生器18を介して第1J−Ｋフリップフロップ３からのQ₁
端子信号が、またＶ端子には電圧制御発振器12からの信
号を入力させるようにしたもので、この実施例によれ
ば、位相比較器９に記憶されているフリーラン時の履歴
を払拭させて誤動作を防止することができる。

（効果）以上、本発明では、マスク用カウンタと第１保持回路
とを有する同期信号出力手段により、複合同期信号か
ら、水平同期信号に対応し、不規則な変化の無い信号を
内部同期信号として出力する。

そして、この内部同期信号をフェイズ・ロックド・ルー
プを用いて水平同期信号を分離する手段に入力してい
る。

更に、自走期間設定カウンタと第２保持回路とを有す
る自走期間検出手段により、垂直同期信号の開始近傍の
時点から終了近傍の時点までを自走期間として検出す
る。そして、この期間内では、内部同期信号を入力信号
とすることなくフェイズ・ロックド・ループ手段の発振
器を自走させるので、複合同期信号中の垂直同期信号出
力前後に生じる不連続性に拘りなく、垂直同期期間内に
おいても一貫性を保持した水平同期信号を再生すること
ができる。

即ち、本発明によれば、一部に不規則な信号変化を有
する複合同期信号からでも正確に水平同期信号を再生す
ることができ、画面を乱すことなく複合映像信号をドッ
ト表示形式のディスプレイに表示させることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す装置のブロック図、第
２図（イ）（ロ）は、それぞれ同上装置の動作を示す波
形図、第３図（イ）（ロ）はそれぞれ他の複合同期信号
の生成回路の一例を示すブロック図と、これからの出力
に対する同上装置の動作を示す波形図、第４図は本発明
の他の実施例を示す装置のブロック図、及び第５図は複
合同期信号の発生回路の一例を示すブロック図とその動
作を示す波形図である。１……水平同期信号分離回路２……信号抽出回路３、７……Ｊ−Ｋフリップフロップ９……位相比較器、10……ゲート 11……電圧保持器

Claims

【特許請求の範囲】

【請求項１】複合映像信号から分離され水平同期信号及
び垂直同期信号より成る複合同期信号に基づいて水平同
期信号を再生する回路であって、入力信号と出力信号の位相差に応じた周波数で発振する
発振器を備え、該発振器の出力信号を分周することで、
入力信号の位相の変動に追従してパルス信号を出力する
フェイズ・ロックド・ループ手段と、前記垂直同期信号が活性化されていない期間における前
記水平同期信号の開始に対応した前記複合同期信号の変
化により起動され、前記水平同期信号の１周期の終了直
前にカウントアップ信号を出力するマスク用カウンタ
と、前記垂直同期信号が活性化されていない期間におけ
る前記水平同期信号の開始に対応した前記複合同期信号
の変化に同期して出力信号を第１レベルとするものであ
って、前記マスク用カウンタの起動時点から前記カウン
トアップ信号が出力されるまでは前記出力信号を第１レ
ベルに保持し、前記マスク用カウンタから前記カウント
アップ信号が出力されると前記出力信号を前記第１レベ
ルの反転である第２レベルに変化させる第１保持回路と
を有し、前記第１保持回路の前記出力信号を内部同期信
号として出力する同期信号出力手段と、前記第１保持回路の前記出力信号が前記第１レベルから
前記第２レベルに変化する際に前記複合同期信号が所定
レベルであることにより起動され、前記垂直同期信号の
開始から終了までの期間に相当する期間の経過後カウン
トアップ信号を出力する自走期間設定カウンタと、前記
第１保持回路の前記出力信号が前記第１レベルから前記
第２レベルに変化する際に前記複合同期信号のレベルに
対応したレベルの制御信号を出力するものであって、前
記自走期間設定カウンタの起動時点から前記カウントア
ップ信号が出力されるまでは、前記制御信号を同一レベ
ルに保持し、前記自走期間設定カウンタから前記カウン
トアップ信号が出力されることにより前記制御信号を反
転させる第２保持回路とを有し、前記第１保持回路の前
記出力信号が前記第１レベルから前記第２レベルに変化
する際の前記複合同期信号のレベルにより前記垂直同期
信号の開始近傍の時点を検出し、該検出時点から前記垂
直同期信号の終了近傍の時点までの期間を、自走期間と
して検出する自走期間検出手段と、前記第２保持回路から出力される前記制御信号に基づき、前記検出された自走期間内においては、前記
内部同期信号を入力信号とすることなく、前記フェイズ
・ロックド・ループ手段の前記発振器を自走させ、前記
自走期間以外においては、前記内部同期信号を入力信号
として前記フェイズ・ロックド・ループ手段を動作させ
るPLL制御手段とを備え、前記フェイズ・ロックド・ループ手段の出力信
号を水平同期信号として出力する水平同期信号再生回
路。