JPH0828578B2 - Method for forming via on multilayer ceramic substrate - Google Patents
Method for forming via on multilayer ceramic substrateInfo
- Publication number
- JPH0828578B2 JPH0828578B2 JP2090580A JP9058090A JPH0828578B2 JP H0828578 B2 JPH0828578 B2 JP H0828578B2 JP 2090580 A JP2090580 A JP 2090580A JP 9058090 A JP9058090 A JP 9058090A JP H0828578 B2 JPH0828578 B2 JP H0828578B2
- Authority
- JP
- Japan
- Prior art keywords
- mask film
- conductor
- ceramic substrate
- via hole
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の詳細な説明】 〔概要〕 各層間の電気的接続を行うバイヤの接続性向上を図り
うる多層セラミック基板のバイヤ形成方法に関し、 バイアの電気的接続の信頼性を向上させることを目的
とし、 マスクフィルムが配設されたグリーンシートに孔空け
加工を行いバイヤ孔を形成した後、該バイヤ孔に導体を
充填し、続いて該マスクフィルムを剥離させた上で該グ
リーンシートを複数枚積層して焼成することにより該導
体をも焼成し各層間における電気的導通を行うバイヤを
形成する多層セラミック基板のバイヤ形成方法におい
て、上記マスクフィルムを剥離させる工程の後に、該グ
リーンシートの該マスクフィルムが配設されていた面
に、該導体と導通させつつ該バイヤ孔を塞ぐランドを形
成する。DETAILED DESCRIPTION OF THE INVENTION [Outline] A method for forming a via of a multilayer ceramic substrate capable of improving the connectivity of a via that electrically connects between layers, and an object thereof is to improve the reliability of the electrical connection of the via. After forming a via hole by forming a via hole in the green sheet on which the mask film is provided, the conductor is filled in the via hole, and then the mask film is peeled off, and then a plurality of green sheets are laminated. In the method for forming a via for a multilayer ceramic substrate, wherein the conductor is also fired to form a via for electrically conducting between layers, in the method for forming a via of a multilayer ceramic substrate, after the step of peeling the mask film, the mask film of the green sheet A land that closes the via hole while being electrically connected to the conductor is formed on the surface on which the conductor was disposed.
本発明は多層セラミック基板のバイヤ形成方法に係
り、特に各層間の電気的接続を行うバイヤの接続性向上
を図りうる多層セラミック基板のバイヤ形成方法に関す
る。The present invention relates to a method for forming a via on a multilayer ceramic substrate, and more particularly to a method for forming a via on a multilayer ceramic substrate that can improve the connectivity of the via that electrically connects layers.
一般に、半導体素子を搭載する回路基板としてセラミ
ック基板が広く用いられている。セラミック基板は耐熱
性，放熱性，電気特性，機械的強度等の面で良好な特性
を有している。このセラミック基板はグリーンシートを
焼成することにより製造される。Generally, a ceramic substrate is widely used as a circuit substrate on which a semiconductor element is mounted. Ceramic substrates have good properties such as heat resistance, heat dissipation, electrical properties, and mechanical strength. This ceramic substrate is manufactured by firing a green sheet.
また昨今では、半導体素子の高集積化が急速に行われ
ており、これに対応するため導体パターンが形成された
薄いセラミック板を多層形成することにより導体パター
ンの高密度化を図った多層セラミック基板が提供されて
いる。この多層セラミック基板では多層された各セラミ
ック板間の電気的導通を図るためバイヤが形成されてい
る。このバイヤは、セラミック板に形成されたバイヤ孔
（セラミック板を上下に貫通する小径孔）に導体を充填
した構造を有し、各セラミック板間の電気的導通を図る
機能を奏する。よって、バイヤが適正に形成されない
と、各層間の電気的導通が図れなくなりセラミック基板
として機能しなくなってしまう。Further, in recent years, high integration of semiconductor elements has been rapidly performed, and in order to cope with this, a multilayer ceramic substrate in which the conductor patterns are densified by forming a multilayer of thin ceramic plates on which the conductor patterns are formed Is provided. In this multilayer ceramic substrate, vias are formed in order to establish electrical conduction between the multilayer ceramic plates. This via has a structure in which a conductor is filled in a via hole (a small-diameter hole that vertically penetrates the ceramic plate) formed in the ceramic plate, and has a function of achieving electrical conduction between the ceramic plates. Therefore, if the via is not properly formed, electrical conduction between the layers cannot be achieved and the ceramic substrate will not function.
そこで、高い信頼性を有するバイヤを形成しうるバイ
ヤ形成方法が望まれている。Therefore, there is a demand for a method for forming a via that can form a highly reliable via.
第２図に従来におけるバイヤ（VIA）の形成方法を示
す。FIG. 2 shows a conventional method for forming a via (VIA).
従来バイヤを形成するには、先ず同図（Ａ）に示すよ
うにグリーンシート１にマスクフィルム２を配設し、続
いてこの上部よりパンチングによりグリーンシート１及
びマスクフィルム２を共に穿孔し、同図（Ｂ）に示すよ
うにバイヤ孔３を形成する。To form a conventional via, first, a mask film 2 is provided on a green sheet 1 as shown in FIG. 1A, and then the green sheet 1 and the mask film 2 are punched together from the upper portion thereof, The via hole 3 is formed as shown in FIG.
バイヤ孔３が形成されると、同図（Ｃ）に示すように
バイヤ孔３に導体４（銅ペースト又は金属粉、図中梨地
で示す）を充填し、次に同図（Ｄ）に示すようにグリー
ンシート１のマスクフィルム２の配設面と異なる面にバ
イヤ孔３を塞ぐようにランド５が形成される。When the via hole 3 is formed, the via hole 3 is filled with the conductor 4 (copper paste or metal powder, which is indicated by satin in the figure) as shown in FIG. 7C, and then shown in FIG. As described above, the land 5 is formed on the surface of the green sheet 1 different from the surface on which the mask film 2 is provided so as to close the via hole 3.
次に、同図（Ｅ）に示すようにマスクフィルム２をグ
リーンシート１から剥離させる。このように形成された
グリーンシート１は同図（Ｆ）に示されるように積層さ
れた上で焼成処理され、多層セラミック基板が形成され
ていた。Next, the mask film 2 is peeled from the green sheet 1 as shown in FIG. The green sheets 1 thus formed were laminated as shown in FIG. 4F and then fired to form a multilayer ceramic substrate.
しかるに、上記従来のバイヤ形成方法では、第２図
（Ｅ）に示すマスクフィルム２の剥離工程において、バ
イヤ孔３に充填された導体４がマスクフィルム２の剥離
に伴いマスクフィルム２に持って行かれてしまい、バイ
ヤ孔３に対する導体４の充填量が減ってしまうという課
題があった。However, in the above-described conventional method for forming a via, in the step of removing the mask film 2 shown in FIG. 2 (E), the conductor 4 filled in the via hole 3 is brought to the mask film 2 as the mask film 2 is removed. There is a problem in that the amount of the conductor 4 filled in the via hole 3 is reduced because of being burned.
これについて第３図を用いて説明する。同図（Ａ）に
拡大して示すように、パンチング処理の際、マスクフィ
ルム２は樹脂製であるためその孔形成部分に伸びが生じ
て縁部が内側へ垂れ込んだ状態となる。この状態でバイ
ヤ孔３に導体４が充填された後、マスクフィルム２が剥
離されると、同図（Ｂ）に示されるように、マスクフィ
ルム２のバイヤ孔３の形成位置に充填されていた導体４
がマスクフィルム２の剥離と共に取り去られる際、グリ
ーンシート１に形成されたバイヤ孔３内の導体４の一部
が合わせて取り去られてしまう。このため、マスクフィ
ルム２を剥離した後バイヤ孔３の上部に導体４の存在し
ない間隙部７が形成されてしまう。This will be described with reference to FIG. As shown in the enlarged view of FIG. 7A, during the punching process, since the mask film 2 is made of resin, the mask film 2 is stretched at the hole forming portion and the edge portion hangs inward. When the mask film 2 is peeled off after the conductor 4 is filled in the via hole 3 in this state, it is filled in the formation position of the via hole 3 of the mask film 2 as shown in FIG. Conductor 4
When the mask film 2 is removed together with the peeling, the part of the conductor 4 in the via hole 3 formed in the green sheet 1 is also removed together. Therefore, after the mask film 2 is peeled off, a gap portion 7 where the conductor 4 does not exist is formed above the via hole 3.
具体例を述べれば、グリーンシート１の厚さ寸法を27
5μm,バイヤ孔３の径寸法を90μm,マスクフィルム２の
厚さ寸法を38μｍとすると、発生する間隙部７の高さ寸
法は最大で90μｍとなる。90μｍもの高さを有する間隙
部７が形成されたグリーンシート１を積層すると、第２
図（Ｆ）に示されるように、各バイヤ間に間隙が発生す
る。上記間隙部７にはグリーンシート１が積層されるこ
とによりランド５が圧入されるが、間隙部７の高さが90
μｍもあるとランド５も導体４に届かず、各バイヤ間に
間隙が発生する。このため各層間の電気的接続ができな
くなり、バイヤの接続信頼性が低下し、ひいてはセラミ
ック基板の信頼性が低下するという課題があった。To give a specific example, the thickness dimension of the green sheet 1 is 27
If the diameter of the via hole 3 is 5 μm, the thickness of the mask film 2 is 38 μm, and the height of the gap 7 generated is 90 μm at the maximum. When the green sheets 1 in which the gaps 7 having a height of 90 μm are formed are stacked, the second
As shown in FIG. (F), a gap is generated between the vias. The lands 5 are pressed into the gap 7 by stacking the green sheets 1, but the height of the gap 7 is 90%.
If there is μm, the land 5 does not reach the conductor 4 and a gap occurs between the vias. For this reason, there has been a problem that electrical connection between layers cannot be made, the connection reliability of the via is lowered, and eventually the reliability of the ceramic substrate is lowered.
本発明は上記の点に鑑みてなされたものであり、バイ
ヤの電気的接続の信頼性を向上し得る多層セラミック基
板のバイヤ形成方法を提供することを目的とする。The present invention has been made in view of the above points, and an object thereof is to provide a method for forming a via on a multilayer ceramic substrate that can improve the reliability of electrical connection of the via.
上記課題を解決するために本発明では、マスクフィル
ム（２）が配設されたグリーンシート（１）に孔空け加
工を行いバイヤ孔（３）を形成した後、このバイヤ孔
（３）に導体（４）を充填し、続いて上記マスクフィル
ム（２）を剥離させた上でグリーンシート（１）を複数
枚積層して焼成することにより上記導体（４）をも焼成
し各層間における電気的導通を行うバイヤを形成する多
層セラミック基板のバイヤ形成方法において、 上記マスクフィルム（２）を剥離させた後、該グリー
ンシート（１）の該マスクフィルム（２）が配設されて
いた面のバイヤ孔（３）を塞ぐために導体よりなる充填
材（８）を充填することを特徴とするものである。In order to solve the above problems, according to the present invention, a green sheet (1) on which a mask film (2) is arranged is perforated to form a via hole (3), and then a conductor is provided in the via hole (3). (4) is filled, and then the mask film (2) is peeled off, and then a plurality of green sheets (1) are laminated and fired, so that the conductor (4) is also fired to electrically connect the layers. In a method for forming a via of a multilayer ceramic substrate for forming a via that conducts electricity, a via on a surface of the green sheet (1) on which the mask film (2) is disposed after the mask film (2) is peeled off. It is characterized in that a filling material (8) made of a conductor is filled to close the hole (3).
本発明方法では、マスクフィルム（２）を剥離させる
工程の後に、グリーンシート（１）の上記マスクフィル
ム（２）が配設されていた面に、上記導体（４）と導通
させつつバイヤ孔（３）を塞ぐ充填材（８）を充填する
ため、マスクフィルム（２）の剥離により導体（４）の
上部の一部分が取り去られ間隙部が形成されたような場
合でも、充填材（８）がこの間隙部内に装填される。こ
のように、充填材（８）は間隙部を補填する機能を奏す
るため、バイヤの電気的接続の信頼性を向上させること
ができる。In the method of the present invention, after the step of peeling off the mask film (2), the surface of the green sheet (1) on which the mask film (2) was disposed is electrically connected to the conductor (4) while the via hole ( The filler (8) for filling the filler (8) is filled with the filler (8) even if the mask film (2) is peeled to remove a part of the upper portion of the conductor (4) to form a gap. Are loaded in this gap. In this way, the filler (8) has a function of filling the gap, so that the reliability of the electrical connection of the via can be improved.
次に本発明方法の一実施例について図面と共に説明す
る。第１図は本発明の一実施例である多層セラミック基
板のバイヤ形成方法の工程図である。尚、同図（Ａ）〜
（Ｅ）に示す工程は従来におけるバイヤの製造方法と全
く同一である。このため、各図に示される工程は簡単に
説明する。Next, one embodiment of the method of the present invention will be described with reference to the drawings. FIG. 1 is a process diagram of a method for forming a via on a multilayer ceramic substrate according to an embodiment of the present invention. Incidentally, FIG.
The step shown in (E) is exactly the same as the conventional method for manufacturing a via. Therefore, the steps shown in each figure will be briefly described.
バイヤを形成するには、先ずグリーンシート１にマス
クフィルム２を配設し（同図（Ａ）に示す）、続いてこ
の上部よりパンチングによりグリーンシート１及びマス
クフィルム２を共に穿孔してバイヤ孔３を形成する（同
図（Ｂ）に示す）。In order to form the via, firstly the mask film 2 is provided on the green sheet 1 (shown in FIG. 1 (A)), and then the green sheet 1 and the mask film 2 are punched together from above to form a via hole. 3 is formed (shown in FIG. 3B).
バイヤ孔３が形成されると、バイヤ孔３に銅粉にバイ
ンダーを含有させた導体４を充填し（同図（Ｃ）に示
す）、次にグリーンシート１のマスクフィルム２の配設
面と異なる面にバイヤ孔３を塞ぐようにランド５を形成
する（同図（Ｄ）に示す）。次に、マスクフィルム２を
グリーンシート１から剥離させる（同図（Ｅ）に示
す）。このマスクフィルム２を剥離させる際、バイヤ孔
３に充填された導体４の一部がマスクフィルム２と共に
取り去られてしまうことは前述した通りである。第１図
（Ｆ）は本発明方法の特徴となる工程である。同図に示
されるように、マスクフィルム２が剥離されると、グリ
ーンシート１のマスクフィルム２が剥離された面には充
填材８（以下、ランド８という）がバイヤ孔３をその上
部から塞ぐように充填される。このランド８は導体ペー
ストを例えばスクリーン印刷することによ形成される。
このように、まだ軟性を有する導体ペーストをバイヤ孔
３に配設することにより、ランド８は間隙部７が形成さ
れているバイヤ孔３の内部まで深く入り込む。よって、
ランド８と導体４は確実に電気的接続がされる。上記の
ように、本発明方法により形成されたバイヤ９は、バイ
ヤ孔３の上下端部にランド5,8が配設された構造とな
る。After the via hole 3 is formed, the via hole 3 is filled with a conductor 4 containing copper powder and a binder (shown in FIG. 1C), and then the surface of the green sheet 1 on which the mask film 2 is provided is filled. Lands 5 are formed on different surfaces so as to close the via holes 3 (shown in FIG. 3D). Next, the mask film 2 is peeled from the green sheet 1 (shown in FIG. As described above, when the mask film 2 is peeled off, part of the conductor 4 filled in the via hole 3 is removed together with the mask film 2. FIG. 1 (F) is a process which is a feature of the method of the present invention. As shown in the figure, when the mask film 2 is peeled off, the surface of the green sheet 1 from which the mask film 2 is peeled off is filled with a filler 8 (hereinafter, referred to as a land 8) to close the via hole 3 from its upper part. To be filled. The land 8 is formed by screen-printing a conductor paste, for example.
In this way, by disposing the conductor paste which is still soft in the via hole 3, the land 8 penetrates deeply into the via hole 3 in which the gap 7 is formed. Therefore,
The land 8 and the conductor 4 are surely electrically connected. As described above, the via 9 formed by the method of the present invention has a structure in which the lands 5 and 8 are arranged at the upper and lower ends of the via hole 3.
上記の如くバイヤ９が形成されたセラミック板10は同
図（Ｇ）に示されるように、複数枚積層された上で焼成
処理が行われ、多層セラミック基板11が形成される。こ
のセラミック板10が積層される際、セラミック板10に形
成されたバイヤ９の上下位置にはランド5,8が形成され
ているため、隣接する各セラミック板10同士の電気的接
続は各ランド5,8が圧接することにより、確実に行われ
る。よって各バイヤ９間の電気的接続性は向上し、多層
セラミック基板11の信頼性を向上させることができる。As shown in FIG. 1G, the ceramic plates 10 on which the vias 9 are formed as described above are laminated and fired to form a multilayer ceramic substrate 11. When the ceramic plates 10 are stacked, the lands 5, 8 are formed at the upper and lower positions of the vias 9 formed on the ceramic plates 10. Therefore, the adjacent ceramic plates 10 are electrically connected to each other by the lands 5. It is surely performed by pressing the 8 and 8 together. Therefore, the electrical connectivity between the vias 9 is improved, and the reliability of the multilayer ceramic substrate 11 can be improved.
上述のように、本発明によれば、バイヤの電気的接続
性を向上でき、ひいては多層セラミック基板の信頼性を
向上させることができる等の特長を有する。As described above, according to the present invention, it is possible to improve the electrical connectivity of the via and, in turn, improve the reliability of the multilayer ceramic substrate.
第１図は本発明の一実施例であるバイヤの形成方法をそ
の工程順に示す図、 第２図は従来におけるバイヤの形成方法の一例をその工
程順に示す図、 第３図は従来のバイヤ形成方法で生じていた不都合を説
明するための図である。 図において、 １はグリーンシート、２はマスクフィルム、３はバイヤ
孔、４は導体、5,8はランド、７は間隙部、９はバイ
ヤ、10はセラミック板、11は多層セラミック基板 を示す。FIG. 1 is a diagram showing a method of forming a viar according to an embodiment of the present invention in the order of steps, FIG. 2 is a diagram showing an example of a conventional method of forming a via in the order of steps, and FIG. It is a figure for demonstrating the inconvenience which has arisen in the method. In the figure, 1 is a green sheet, 2 is a mask film, 3 is a via hole, 4 is a conductor, 5 and 8 are lands, 7 is a gap, 9 is a via, 10 is a ceramic plate, and 11 is a multilayer ceramic substrate.
Claims (1)
ンシート（１）に孔空け加工を行いバイヤ孔（３）を形
成した後、該バイヤ孔（３）に導体（４）を充填し、続
いて該マスクフィルム（２）を剥離させた上で該グリー
ンシート（１）を複数枚積層して焼成することにより該
導体（４）をも焼成し各層間における電気的導通を行う
バイヤ（９）を形成する多層セラミック基板のバイヤ形
成方法において、 上記マスクフィルム（２）を剥離させた後、該グリーン
シート（１）の該マスクフィルム（２）が配設されてい
た面のバイヤ孔（３）を塞ぐために導体よりなる充填材
（８）を充填することを特徴とする多層セラミック基板
のバイヤ形成方法。1. A green sheet (1) provided with a mask film (2) is perforated to form a via hole (3), and then the via hole (3) is filled with a conductor (4). Then, after the mask film (2) is peeled off, a plurality of green sheets (1) are laminated and fired so that the conductor (4) is also fired to electrically connect between the layers ( In the method for forming a via of a multilayer ceramic substrate for forming 9), after the mask film (2) is peeled off, a via hole (on the surface of the green sheet (1) on which the mask film (2) is disposed ( A method for forming a via of a multi-layer ceramic substrate, which comprises filling a filler (8) made of a conductor so as to close 3).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2090580A JPH0828578B2 (en) | 1990-04-05 | 1990-04-05 | Method for forming via on multilayer ceramic substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2090580A JPH0828578B2 (en) | 1990-04-05 | 1990-04-05 | Method for forming via on multilayer ceramic substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03288494A JPH03288494A (en) | 1991-12-18 |
| JPH0828578B2 true JPH0828578B2 (en) | 1996-03-21 |
Family
ID=14002378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2090580A Expired - Fee Related JPH0828578B2 (en) | 1990-04-05 | 1990-04-05 | Method for forming via on multilayer ceramic substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828578B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100900687B1 (en) * | 2007-11-05 | 2009-06-01 | 삼성전기주식회사 | Green sheet, method of manufacturing the green sheet, and method of manufacturing the laminated dielectric device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62125692A (en) * | 1985-11-26 | 1987-06-06 | 富士通株式会社 | Via filling of green sheet |
-
1990
- 1990-04-05 JP JP2090580A patent/JPH0828578B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03288494A (en) | 1991-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0307878A2 (en) | Method for fabricating multilayer circuits | |
| US6808578B2 (en) | Method for producing ceramic substrate | |
| JP3646587B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
| JP3956703B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
| US6194053B1 (en) | Apparatus and method fabricating buried and flat metal features | |
| JPH0828578B2 (en) | Method for forming via on multilayer ceramic substrate | |
| US6846375B2 (en) | Method of manufacturing multilayer ceramic wiring board and conductive paste for use | |
| JPH0983141A (en) | Method of manufacturing ceramic multi-layered substrate | |
| JP2005268672A (en) | Substrate | |
| JPH06164143A (en) | Manufacture of multilayer hybrid circuit | |
| JP4329253B2 (en) | Manufacturing method of ceramic multilayer substrate for flip chip | |
| JP2019009243A (en) | Wiring board and manufacturing method thereof | |
| JPH06326470A (en) | Manufacture of multilayered ceramic board | |
| JP2545485B2 (en) | Method for forming via on multilayer ceramic substrate | |
| JPH0645758A (en) | Multilayer ceramic board and manufacture thereof | |
| JPH0380596A (en) | Manufacture of multilayer ceramic circuit substrate | |
| JPH03295295A (en) | Formation of multilayer ceramic board via | |
| JPS63288094A (en) | Ceramic multilayer substrate and manufacture thereof | |
| JPH0722752A (en) | Multilayer ceramic substrate and its manufacture | |
| JP2001160683A (en) | Multilayer ceramic wiring board and its manufacturing method | |
| JPH10294561A (en) | Highly de-bindered multilayered wiring board and its manufacture | |
| JPH07202372A (en) | Ceramic wiring board, its manufacture, and mounting structure | |
| JP2551064B2 (en) | Manufacturing method of ceramic multilayer substrate | |
| JPH0137880B2 (en) | ||
| JPH04246890A (en) | Manufacture of multilayer ceramic board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |