JPH08279436A - 電子素子用セラミック積層体 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】公知の誘電セラミック物質や、ピエゾセラミッ
ク物質にて製造される電子素子用の積層体の静電容量を
大きくするか、または、側面亀裂を最小限に抑制する。 【構成】外部電極が付着される積層体側面の一部６，
６′を除いた、積層体各層の断面全体に亘って、内部電
極４，４′が塗布されるように形成する。本発明の積層
体構造によれば、積層体がセラミックキャパシタである
場合には、内部電極が積層体の略全面に亘って形成され
るので、一側面に内部電極未塗布部分を有する積層体よ
り静電容量が大きくなる。更に、積層体がセラミックア
クチュエータである場合には、延伸率が高い内部電極が
積層体の側面全体を覆うように形成されるので、内部電
極によりセラミック層の亀裂が抑制されるようになる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は内部に多数の内部電極を
有する電子素子用セラミック積層体に係わり、特に、セ
ラミックキャパシタ、セラミックアクチュエータ、セラ
ミックレゾネータ、または、セラミック周波数フィルタ
のようなセラミック積層体に関するものである。

【０００２】

【従来の技術】このような形態のセラミック積層体は、
表面に内部電極が塗布された多数のセラミックシートを
積層させ、焼結して製造する。セラミックシートを形成
するセラミック物質は、電子素子の種類に従い異なって
製造される。

【０００３】例えば、セラミックキャパシタは、セラミ
ックシートが誘電セラミック物質で製造され、セラミッ
クアクチュエータは、セラミックシートがピエゾセラミ
ック物質で製造される。本発明に於て使用するセラミッ
ク物質は、公知のものである。

【０００４】セラミック積層体に於て、内部電極等は、
セラミック層によって分離される。

【０００５】各層にある内部電極等は、積層体の一側面
を覆い、隣接された層にある内部電極は、積層体の他側
面を覆う。更に、積層体の両側面には外部電極が付着さ
れ、内部電極と接続されるようになっている。従って、
積層体内にある内部電極等は、隣接された層にある内部
電極と、反対側に於て外部電極と接続される。

【０００６】

【発明が解決しようとする課題】従来のセラミック積層
体に於ては、内部電極が積層体の断面の一部分にのみ形
成された。米国特許第３，９２０，７８１号には、前述
した形態のセラミックキャパシタが記述されている。該
米国特許に記載されたセラミックキャパシタに於ては、
それぞれの層にある内部電極が、３つの側面を覆うよう
に形成されているが、一側面は内部電極に覆われないよ
うに形成されている。従って、積層体を構成するそれぞ
れのセラミック層は、内部電極が塗布されなかったセラ
ミック未塗布部分を有している。このようなセラミック
キャパシタは、内部電極が塗布されなかった分だけ、静
電容量が小さくなる。従って、なるべく高い静電容量を
得るためには、セラミック未塗布部分の面積を縮小させ
る必要がある。

【０００７】特に、セラミックアクチュエータは、使用
中積層体を構成するそれぞれのセラミック層が振動する
ので、積層体の側面に於て亀裂を生ずる場合がある。

【０００８】このような積層体側面の亀裂は、延伸率が
高い金属で形成された内部電極によって、覆われた側面
に於けるよりも、覆われなかった側面に於てより多く起
こるようになる。従って、セラミックアクチュエータ
は、使用中積層体側面の亀裂を防止するために、内部電
極が積層体の４側面全体を覆うように、各層の断面全体
に亘って形成されることが重要である。

【０００９】

【課題を解決するための手段】本発明の目的は、公知の
誘電セラミック物質やピエゾセラミック物質で製造され
る電子素子用積層体の静電容量を高めるため、または、
側面亀裂を最小限に制御するためのものである。

【００１０】本発明によれば、外部電極が付着される積
層体側面の一部を除いた、積層体各層の断面全体に亘っ
て、内部電極を塗布することにより、本発明の目的を達
成することができる。

【００１１】本発明による積層体に於ては、内部電極が
積層体の４周面を覆うように形成されるが、一側面の外
部電極が付着される部分は、内部電極に覆われないよう
に形成される。従って積層体両側面に付着された外部電
極は、一側面に於ては内部電極と接続され、他の側面に
於ては内部電極と接続されないようになる。

【００１２】このように本発明の積層体構造によれば、
積層体がセラミックキャパシタである場合には、内部電
極が積層体の略断面全体に亘って形成されるため、一側
面に内部電極未塗布部分を有する積層体より、静電容量
が大きくなる。更に、積層体がセラミックアクチュエー
タである場合には、延伸率が高い内部電極が積層体の側
面全体を覆うように形成されるので、内部電極によりセ
ラミック層の亀裂が抑制されるようになる。

【００１３】本発明の１つの形態では、外部電極が付着
される積層体の側面が、平面にて形成される。積層体内
の内部電極は、外部電極が付着される一部を除いて、該
当層の断面全体に亘って形成される。更に、隣接した層
にある内部電極は、他の電極が付着される反対側面の一
部分を除いて、断面全体に亘って形成される。

【００１４】従って、内部電極は積層体の側面を覆う
が、両側面に付着された外部電極との一層に於て接続さ
れ、隣接層に於ては接続されなくなる。

【００１５】本発明のまた他の形態に於ては、積層体が
外部電極が付着される側面に外部電極が挿入される程度
の凹溝を有している。このような形態の積層体に於て
は、内部電極未塗布部分が凹溝の周辺部に位置する。凹
溝は、電極未塗布部分を広くし、形成されるべき凹溝の
底面と両側面に、電極未塗布部分が残るように切削して
形成される。

【００１６】該積層体の特徴は、外部電極が凹溝内に挿
入されるので、外部電極が脱落される危険性が少なく、
積層体の外形上の大きさを減らすことができることであ
る。

【００１７】本発明は積層体の構造に係わり、積層体を
構成するセラミック物質や内部電極の材質に直接的な関
係を有するものでない。従って、セラミック物質は、電
子素子の種類に従って選択し使用する。更に、セラミッ
ク物質は該当業界に既に知られている公知の材料を使用
することができる。

【００１８】

【実施例】第１図乃至第３図によれば、セラミック積層
体１はセラミック層３と内部電極４を有する多数の層２
にて構成される。各層にある内部電極４は、外周縁部が
積層体の４側面を覆うように、積層体の横断面全体に亘
って形成される。しかしながら、点線にて表示した外部
電極５が付着される、積層体の一側面部位にあるセラミ
ック３には、内部電極４が塗布されていない部分６があ
る。

【００１９】該セラミックの電極が塗布されていない部
分６は、その幅が外部電極の幅よりやや大きく形成され
る。従って、部分６に於ては、内部電極４が外部電極５
と接続されない。

【００２０】更に、層２に隣接された層２′も、セラミ
ック層３′と内部電極４′が塗布されていない部分６′
を除いた断面全体に亘って形成された内部電極４′を有
している。該層２′に於ては、部分６′が層２の部分６
が位置する側面に対する反対側側面に位置する。

【００２１】従って、積層体１の両側にある内部電極４
が塗布されていない部分６、６′に、外部電極５、５′
を付着すれば、外部電極５、５′は一層置きで交替に内
部電極４、４′と接続されるようになる。

【００２２】このような構成によれば、部分６、６′を
除いた積層体１の断面全体に亘って、内部電極４、４′
が形成されるので、静電容量が大きくなる。更に、部分
６、６′を除いた積層体１の側面を内部電極４、４′が
覆うので、セラミックアクチュエータのような電子素子
の場合、内部電極の延伸力により積層体の側面に於て示
される、振動による亀裂が抑制されるようになる。

【００２３】第４図乃至第６図によれば、積層体１１は
第１図及び第３図に於けるように、内部電極１４、１
４′とセラミック層１３、１３′を有する層１２、１
２′が積層され、内部電極１４、１４′は、その４つの
周縁部が積層体の４側面を覆うように形成される。

【００２４】更に、各層１２、１２′の一側面には、内
部電極１４、１４′が塗布されていない部分１６、１
６′が位置する。

【００２５】該形態に於ては、外部電極１５、１５′が
付着された両側面に、凹溝１７、１７′、１８、１８′
が形成される。層１３と１３′は内部電極が塗布されて
いない部分１６、１６′が相互に反対側に位置する。更
に、各層１２、１２′にある凹溝１７、１８′に於て
は、内部電極１４、１４′が凹溝側壁を覆わず、凹溝１
７′、１８に於ては、内部電極１４、１４′が凹溝側壁
を覆う。従って、凹溝内に外部電極１５、１５′を付着
すれば、電極１５、１５′はそれぞれ凹溝１７′、１８
に於て内部電極１４、１４′と接続される。

【００２６】凹溝１７、１７′、１８、１８′の深さ
は、挿入される外部電極１５、１５′の厚さより深く形
成するのが良い。このように形成すれば、取扱い中に外
部電極１５、１５′がそれぞれ凹溝１７、１７′、１
８、１８′の側壁に取囲まれるので、外部電極が損傷さ
れるとか、落ちるようなことがない。

【００２７】

【発明の効果】本発明による積層体の構成は、セラミッ
クキャパシタとか、セラミックアクチュエータに利用す
ることができる。セラミックキャパシタの場合には、セ
ラミック物質として誘電セラミック物質を使用する。更
に、セラミックアクチュエータの場合には、ピエゾセラ
ミック物質を使用する。このようなセラミック物質に
は、該当業界に於て公知の物質を使用することができ
る。

【図面の簡単な説明】

【図１】第１図は、本発明による積層体の一部を取り除
いた斜視図である。

【図２】第２図は、第１図の積層体の各層を分離させ、
内部電極塗布部分と、内部電極未塗布部分の位置を示す
分解斜視図である。

【図３】第３図は、第１図によるセラミック積層体の第
１図III−III線断面図である。

【図４】第４図は、本発明による積層体の他の形態を示
す斜視図である。

【図５】第５図は、第４図の積層体の各層を分離させ
て、内部電極塗布部分と内部電極未塗布部分を示す分解
斜視図である。

【図６】第６図は、第４図のＶＩ−ＶＩ線断面図であ
る。

【符号の説明】

１ セラミック積層体 ２ 層 ３′ 隣接された層 ３、３′ セラミック層 ４、４′ 内部電極 ５ 外部電極 ６、６′ 内部電極未塗布部分 １１ セラミック層積層体 １３、１３′ セラミック層 １４、１４′ 内部電極 １５ 外部電極 １６、１６′ 内部電極未塗布部分 １７、１７′、１８、１８′凹溝

Claims (7)

【特許請求の範囲】
1. 【請求項１】 セラミック層の表面全体に亘って形成
   された内部電極が、前記セラミック層の側面の略全体を
   も覆うように形成され、外部電極が付着されるべき積層
   体の部位に、前記内部電極が塗布されない部分が設けら
   れ、相互隣接する前記セラミック層の前記内部電極を塗
   布されない部分が、互いに相反する側面に位置するよう
   に、前記セラミック層を複数積層してなる電子素子用セ
   ラミック積層体。
2. 【請求項２】 前記内部電極が、前記外部電極と接続
   されない前記積層体側面をも覆うように形成されること
   を特徴とする請求項１に記載のセラミック積層体。
3. 【請求項３】 前記内部電極を塗布されなかった部分
   が、前記外部電極幅よりやや広く形成されることを特徴
   とする請求項１に記載のセラミック積層体。
4. 【請求項４】 前記外部電極が付着される両側面に、
   前記外部電極を挿入できる深さ及び広さの凹溝を有する
   ことを特徴とする請求項１に記載のセラミック積層体。
5. 【請求項５】 前記内部電極を塗布されなかった部分
   が、前記凹溝周壁の周囲に形成されることを特徴とする
   請求項４に記載のセラミック積層体。
6. 【請求項６】 セラミック層が誘電セラミック物質で
   形成され、セラミックキャパシタとして使用されること
   を特徴とする請求項１乃至５のいずれかに記載のセラミ
   ック積層体。
7. 【請求項７】 セラミックアクチュエータとして使用
   されることを特徴とする請求項１乃至５のいずれかに記
   載のセラミック積層体。