JPH08275541A - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JPH08275541A JPH08275541A JP7073116A JP7311695A JPH08275541A JP H08275541 A JPH08275541 A JP H08275541A JP 7073116 A JP7073116 A JP 7073116A JP 7311695 A JP7311695 A JP 7311695A JP H08275541 A JPH08275541 A JP H08275541A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- snubber
- regenerative
- capacitor
- rectifying element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 スナバ回路に吸収したエネルギーを回生させ
るときの放電による振動電流の発生を防止すると共に、
回生エネルギー損失を抑制したスナバ回路及び回生回路
を備えたインバータ装置を提供する。 【構成】 インバータ装置の逆変換回路1に設けられた
スナバ回路A,Bを構成するスナバコンデンサ6,7に
サージ電圧を充電させるスナバ回路整流素子8,9と,
スナバコンデンサ6,7に充電されたエネルギーを回生
回路Cに放電させる回生回路整流素子10,11とが,
パワーデバイス2,3のスイッチング動作に同期したス
イッチング動作を行うスイッチング素子により形成され
ている。各整流素子をパワーデバイスのスイッチング動
作に対して所定のタイミングでスイッチング制御するこ
とにより,放電による振動電流の回路を絶ち,抵抗を配
することなく回路が構成されるので回生エネルギーの損
失がない。
るときの放電による振動電流の発生を防止すると共に、
回生エネルギー損失を抑制したスナバ回路及び回生回路
を備えたインバータ装置を提供する。 【構成】 インバータ装置の逆変換回路1に設けられた
スナバ回路A,Bを構成するスナバコンデンサ6,7に
サージ電圧を充電させるスナバ回路整流素子8,9と,
スナバコンデンサ6,7に充電されたエネルギーを回生
回路Cに放電させる回生回路整流素子10,11とが,
パワーデバイス2,3のスイッチング動作に同期したス
イッチング動作を行うスイッチング素子により形成され
ている。各整流素子をパワーデバイスのスイッチング動
作に対して所定のタイミングでスイッチング制御するこ
とにより,放電による振動電流の回路を絶ち,抵抗を配
することなく回路が構成されるので回生エネルギーの損
失がない。
Description
【0001】
【産業上の利用分野】本発明は,インバータ装置の逆変
換回路に設けられたスナバ回路が吸収したエネルギーを
直流電源側に回生させる回生回路を備え,スナバ回路及
び回生回路における損失を少なくすると共に,エネルギ
ー回生に伴う異常振動の発生を抑えたインバータ装置に
関する。
換回路に設けられたスナバ回路が吸収したエネルギーを
直流電源側に回生させる回生回路を備え,スナバ回路及
び回生回路における損失を少なくすると共に,エネルギ
ー回生に伴う異常振動の発生を抑えたインバータ装置に
関する。
【0002】
【従来の技術】インバータ装置が具備する逆変換回路に
おいては,電力変換のためのスイッチング動作を行うパ
ワーデバイスの該スイッチング動作に伴って発生する急
峻な上昇電圧からパワーデバイスを保護するために,該
パワーデバイスにスナバ回路を設けてサージ電圧を吸収
させることがなされる。上記パワーデバイスにゲートタ
ーンオフサイリスタ(以下GTOと記載する)を用いた
場合,該GTOは急峻な電圧上昇であるdv/dtに対
する耐性が小さいため,変位電流による誤動作が生じや
すく,この対策のためにも上記スナバ回路の作用が重要
視される。スナバ回路は,一般的にはコンデンサと抵抗
とにより構成して,パワーデバイスのターンオフ時に発
生するサージ電流をコンデンサに充電させることにより
吸収し,ターンオン時に抵抗を介して放電させる。この
ようなスナバ回路を備えてインバータ装置を構成した場
合には,必然的にスナバ回路損失が生じる。このスナバ
回路損失を減少させるべく,スナバ回路から抵抗を排除
し,コンデンサに充電されたエネルギーを直流電源側に
放電させることによりエネルギー回生を行うインバータ
装置の構成が提案されている。(特開昭59−4497
8号等) スナバ回路で吸収したエネルギーを直流電源側に回生す
る構成を備えたインバータ装置の従来技術の一例を図3
に示す。同図はインバータ装置の逆変換回路の1相分を
抽出して示されており,パワーデバイスであるGTO2
1,GTO22それぞれにスナバダイオード25,2
6,スナバコンデンサ27,28からなるスナバ回路が
設けられている。GTO21又は22のターンオフ時に
スナバダイオード25又は26を通してスナバコンデン
サ27又は28に充電されたサージ電圧は,GTO21
又は22のターンオン時に回生ダイオード29,30か
ら回生用コンデンサ31に充電される。この回生用コン
デンサ31に充電されたエネルギーは回生装置32によ
り直流電源33に回生される。
おいては,電力変換のためのスイッチング動作を行うパ
ワーデバイスの該スイッチング動作に伴って発生する急
峻な上昇電圧からパワーデバイスを保護するために,該
パワーデバイスにスナバ回路を設けてサージ電圧を吸収
させることがなされる。上記パワーデバイスにゲートタ
ーンオフサイリスタ(以下GTOと記載する)を用いた
場合,該GTOは急峻な電圧上昇であるdv/dtに対
する耐性が小さいため,変位電流による誤動作が生じや
すく,この対策のためにも上記スナバ回路の作用が重要
視される。スナバ回路は,一般的にはコンデンサと抵抗
とにより構成して,パワーデバイスのターンオフ時に発
生するサージ電流をコンデンサに充電させることにより
吸収し,ターンオン時に抵抗を介して放電させる。この
ようなスナバ回路を備えてインバータ装置を構成した場
合には,必然的にスナバ回路損失が生じる。このスナバ
回路損失を減少させるべく,スナバ回路から抵抗を排除
し,コンデンサに充電されたエネルギーを直流電源側に
放電させることによりエネルギー回生を行うインバータ
装置の構成が提案されている。(特開昭59−4497
8号等) スナバ回路で吸収したエネルギーを直流電源側に回生す
る構成を備えたインバータ装置の従来技術の一例を図3
に示す。同図はインバータ装置の逆変換回路の1相分を
抽出して示されており,パワーデバイスであるGTO2
1,GTO22それぞれにスナバダイオード25,2
6,スナバコンデンサ27,28からなるスナバ回路が
設けられている。GTO21又は22のターンオフ時に
スナバダイオード25又は26を通してスナバコンデン
サ27又は28に充電されたサージ電圧は,GTO21
又は22のターンオン時に回生ダイオード29,30か
ら回生用コンデンサ31に充電される。この回生用コン
デンサ31に充電されたエネルギーは回生装置32によ
り直流電源33に回生される。
【0003】
【発明が解決しようとする課題】しかしながら,上記ス
ナバコンデンサ27に充電されたエネルギーが回生ダイ
オード29を通じて回生用コンデンサ31に放電すると
き,スナバコンデンサ27と回生用コンデンサ31との
間には回生ダイオード29しか存在せず,抵抗成分が少
ないため大きな電流が流れる。スナバコンデンサ28の
場合も同様である。上記スナバコンデンサ27の放電は
急激であるため電流変化が著しく,その影響でGTO2
1,スナバダイオード25,スナバコンデンサ27の間
で形成される閉回路内に振動電流が発生する。この電流
はGTO21内を流れるため,GTO21のゲート回路
にも振動電流が流れてゲート回路に悪影響を与える。こ
の現象を抑制するため,上記スナバコンデンサ27と回
生用コンデンサ31との間に抵抗を配して放電電流の急
激な変化を抑制することが考えられるが,抵抗による損
失が発生するため,エネルギー回生の効果がなくなって
しまうことになる。本発明が目的とするところは,スナ
バコンデンサの放電回路に抵抗成分を配することなく上
記振動電流の発生を抑制したスナバ回路及び回生回路を
備えたインバータ装置を提供することにある。
ナバコンデンサ27に充電されたエネルギーが回生ダイ
オード29を通じて回生用コンデンサ31に放電すると
き,スナバコンデンサ27と回生用コンデンサ31との
間には回生ダイオード29しか存在せず,抵抗成分が少
ないため大きな電流が流れる。スナバコンデンサ28の
場合も同様である。上記スナバコンデンサ27の放電は
急激であるため電流変化が著しく,その影響でGTO2
1,スナバダイオード25,スナバコンデンサ27の間
で形成される閉回路内に振動電流が発生する。この電流
はGTO21内を流れるため,GTO21のゲート回路
にも振動電流が流れてゲート回路に悪影響を与える。こ
の現象を抑制するため,上記スナバコンデンサ27と回
生用コンデンサ31との間に抵抗を配して放電電流の急
激な変化を抑制することが考えられるが,抵抗による損
失が発生するため,エネルギー回生の効果がなくなって
しまうことになる。本発明が目的とするところは,スナ
バコンデンサの放電回路に抵抗成分を配することなく上
記振動電流の発生を抑制したスナバ回路及び回生回路を
備えたインバータ装置を提供することにある。
【0004】
【課題を解決するための手段】上記目的を達成するため
に本発明が採用する手段は,インバータの逆変換回路を
構成するパワーデバイスに接続されたスナバ回路と,該
スナバ回路に吸収したエネルギーを直流電源側に回生す
る回生回路とを具備してなるインバータ装置において,
上記スナバ回路を構成するスナバコンデンサにサージ電
圧を充電させるスナバ回路整流素子と,上記スナバコン
デンサに充電されたエネルギーを上記回生回路に放電さ
せる回生回路整流素子とを,上記パワーデバイスのスイ
ッチング動作に対して所定のタイミングでスイッチング
制御することを特徴とするインバータ装置として構成さ
れている。上記構成において,上記スナバ回路整流素子
がスイッチング制御される所定のタイミングは,オン動
作が上記パワーデバイスのオフ動作時,オフ動作がパワ
ーデバイスのオン動作時となるように構成することがで
きる。又,上記回生回路整流素子がスイッチング制御さ
れる所定のタイミングは,オン動作が上記パワーデバイ
スのオフ動作時,オフ動作が上記スナバコンデンサの放
電終了時となるように構成することができる。
に本発明が採用する手段は,インバータの逆変換回路を
構成するパワーデバイスに接続されたスナバ回路と,該
スナバ回路に吸収したエネルギーを直流電源側に回生す
る回生回路とを具備してなるインバータ装置において,
上記スナバ回路を構成するスナバコンデンサにサージ電
圧を充電させるスナバ回路整流素子と,上記スナバコン
デンサに充電されたエネルギーを上記回生回路に放電さ
せる回生回路整流素子とを,上記パワーデバイスのスイ
ッチング動作に対して所定のタイミングでスイッチング
制御することを特徴とするインバータ装置として構成さ
れている。上記構成において,上記スナバ回路整流素子
がスイッチング制御される所定のタイミングは,オン動
作が上記パワーデバイスのオフ動作時,オフ動作がパワ
ーデバイスのオン動作時となるように構成することがで
きる。又,上記回生回路整流素子がスイッチング制御さ
れる所定のタイミングは,オン動作が上記パワーデバイ
スのオフ動作時,オフ動作が上記スナバコンデンサの放
電終了時となるように構成することができる。
【0005】
【作用】本発明によれば,インバータ装置の逆変換回路
に設けられたスナバ回路を構成するスナバコンデンサに
急峻な上昇電圧を充電させるスナバ回路整流素子と,上
記スナバコンデンサに充電されたエネルギーを回生回路
に放電させる回生回路整流素子とが,パワーデバイスの
スイッチング動作に対して所定のタイミングでスイッチ
ング制御される。各整流素子はスイッチング制御を可能
にすべく,例えばサイリスタのように整流素子の通電を
オン/オフ制御するゲートを備えたスイッチング素子で
構成する。上記パワーデバイスのスイッチング動作に対
する所定のタイミングでなされるスイッチング動作は,
パワーデバイスがターンオフしたとき,上記スナバ回路
整流素子及び回生回路整流素子はオンとし,パワーデバ
イスのターンオフ時の急峻な上昇電圧をスナバコンデン
サに導き,充電させて吸収する。パワーデバイスがター
ンオンしたときには,スナバ回路整流素子はオフ,回生
回路整流素子はオンとして,スナバコンデンサの充電エ
ネルギーを回生回路に放電してエネルギー回生を実行す
る。放電終了と共に回生回路整流素子はオフとし,次の
スイッチング動作に備える。このように各整流素子をス
イッチング素子で形成し,パワーデバイスのスイッチン
グ動作に対して所定のタイミングでスイッチング動作を
行わせることにより,サージ電圧等の急峻な電圧上昇を
吸収し,回生回路に放電する動作がタイミングよくなさ
れる。又,放電時の急激な電流変化による振動電流がパ
ワーデバイス回路に発生しても,放電に合わせたタイミ
ングでスイッチング制御がなされるので,振動電流が流
れようとする電流回路が絶たれるので振動電流は生じな
い。又,スナバ放電回路,回生回路に抵抗を配すること
なくスナバ及び回生の作用がなされるので,誤動作がな
くエネルギー損失の少ないインバータ装置を提供するこ
とができる。
に設けられたスナバ回路を構成するスナバコンデンサに
急峻な上昇電圧を充電させるスナバ回路整流素子と,上
記スナバコンデンサに充電されたエネルギーを回生回路
に放電させる回生回路整流素子とが,パワーデバイスの
スイッチング動作に対して所定のタイミングでスイッチ
ング制御される。各整流素子はスイッチング制御を可能
にすべく,例えばサイリスタのように整流素子の通電を
オン/オフ制御するゲートを備えたスイッチング素子で
構成する。上記パワーデバイスのスイッチング動作に対
する所定のタイミングでなされるスイッチング動作は,
パワーデバイスがターンオフしたとき,上記スナバ回路
整流素子及び回生回路整流素子はオンとし,パワーデバ
イスのターンオフ時の急峻な上昇電圧をスナバコンデン
サに導き,充電させて吸収する。パワーデバイスがター
ンオンしたときには,スナバ回路整流素子はオフ,回生
回路整流素子はオンとして,スナバコンデンサの充電エ
ネルギーを回生回路に放電してエネルギー回生を実行す
る。放電終了と共に回生回路整流素子はオフとし,次の
スイッチング動作に備える。このように各整流素子をス
イッチング素子で形成し,パワーデバイスのスイッチン
グ動作に対して所定のタイミングでスイッチング動作を
行わせることにより,サージ電圧等の急峻な電圧上昇を
吸収し,回生回路に放電する動作がタイミングよくなさ
れる。又,放電時の急激な電流変化による振動電流がパ
ワーデバイス回路に発生しても,放電に合わせたタイミ
ングでスイッチング制御がなされるので,振動電流が流
れようとする電流回路が絶たれるので振動電流は生じな
い。又,スナバ放電回路,回生回路に抵抗を配すること
なくスナバ及び回生の作用がなされるので,誤動作がな
くエネルギー損失の少ないインバータ装置を提供するこ
とができる。
【0006】
【実施例】以下,添付図面を参照して,本発明を具体化
した実施例につき説明し,本発明の理解に供する。尚,
以下の実施例は本発明を具体化した一例であって,本発
明の技術的範囲を限定するものではない。ここに,図1
は本発明の実施例に係るインバータ装置の要部回路構成
を示す回路図,図2は実施例回路によるスイッチング動
作を説明するタイミング図である。図1において,実施
例に係るインバータ装置の逆変換回路1は逆変換回路の
1相分のみを示し,電力変換のためのスイッチング動作
を行うパワーデバイスとしてGTO2,3が用いられて
いる。上記GTO2及び3には,それぞれ還流ダイオー
ド4,5が逆並列に接続されると共に,スナバサイリス
タ(スナバ回路整流素子)8とスナバコンデンサ6とか
らなるスナバ回路Aと,スナバサイリスタ(スナバ回路
整流素子)9とスナバコンデンサ7とからなるスナバ回
路Bとがそれぞれ接続されている。上記スナバ回路A,
Bには,それぞれ回生サイリスタ(回生回路整流素子)
10,11が接続され,該回生サイリスタ10,11は
回生用コンデンサ16に接続されている。この回生用コ
ンデンサ16は回生装置14に接続され,スナバ回路
A,Bが吸収したスナバエネルギーが直流電源15に回
生されるよう構成されている。上記逆変換回路1に供給
される直流電流回路には,リアクトル12,13が配さ
れてGTO2,3に対するdv/dtの抑制が図られて
いる。
した実施例につき説明し,本発明の理解に供する。尚,
以下の実施例は本発明を具体化した一例であって,本発
明の技術的範囲を限定するものではない。ここに,図1
は本発明の実施例に係るインバータ装置の要部回路構成
を示す回路図,図2は実施例回路によるスイッチング動
作を説明するタイミング図である。図1において,実施
例に係るインバータ装置の逆変換回路1は逆変換回路の
1相分のみを示し,電力変換のためのスイッチング動作
を行うパワーデバイスとしてGTO2,3が用いられて
いる。上記GTO2及び3には,それぞれ還流ダイオー
ド4,5が逆並列に接続されると共に,スナバサイリス
タ(スナバ回路整流素子)8とスナバコンデンサ6とか
らなるスナバ回路Aと,スナバサイリスタ(スナバ回路
整流素子)9とスナバコンデンサ7とからなるスナバ回
路Bとがそれぞれ接続されている。上記スナバ回路A,
Bには,それぞれ回生サイリスタ(回生回路整流素子)
10,11が接続され,該回生サイリスタ10,11は
回生用コンデンサ16に接続されている。この回生用コ
ンデンサ16は回生装置14に接続され,スナバ回路
A,Bが吸収したスナバエネルギーが直流電源15に回
生されるよう構成されている。上記逆変換回路1に供給
される直流電流回路には,リアクトル12,13が配さ
れてGTO2,3に対するdv/dtの抑制が図られて
いる。
【0007】上記構成におけるスナバ回路A,B及び回
生回路の動作を以下に説明する。本実施例構成の特徴
は,上記スナバサイリスタ8,9及び回生サイリスタ1
0,11のスイッチング動作をGTO2,3のスイッチ
ング動作に対する所定のタイミングで制御することによ
り,ダイオード(整流素子)としての機能である一方向
通電を時間的に限定させて動作させることにある。この
通電を限定するスイッチングのタイミングは,図2に示
すようになされる。図2において,いま,GTO2がオ
ンからオフにターンオフするとき,スナバサイリスタ8
はオンに制御され,回路上のインダクタンスの影響によ
り流れ続けようとする負荷電流による急峻な上昇電圧を
スナバコンデンサ6に充電させる。又,回生サイリスタ
10も同時にオンに制御され,GTO2に加わるサージ
電圧をスナバコンデンサ6と回生用コンデンサ16に充
電させてサージ電圧がGTO2に印加されることを抑制
する。次に,GTO2がオフからオンにターンオンする
ときには,スナバサイリスタ8はオフに制御され,回生
サイリスタ10はオン状態継続に制御される。このスナ
バサイリスタ8のオフ,回生サイリスタ10のオン制御
により,スナバコンデンサ6に充電されていたエネルギ
ーは回生用コンデンサ16に放電される。この放電電流
は急激であるため,GTO2,スナバサイリスタ8,ス
ナバコンデンサ6がつくる閉回路に振動電流が流れよう
とするが,このときにはスナバサイリスタ8はいずれの
方向へもオフに制御されているため,振動電流が流れる
回路がなく,振動電流の発生は阻止される。上記回生サ
イリスタ10は,上記スナバコンデンサ6の放電が終了
するタイミングでオフに制御されるので,回生用コンデ
ンサ16の充電電圧によりスナバコンデンサ6が逆充電
されることは防止される。
生回路の動作を以下に説明する。本実施例構成の特徴
は,上記スナバサイリスタ8,9及び回生サイリスタ1
0,11のスイッチング動作をGTO2,3のスイッチ
ング動作に対する所定のタイミングで制御することによ
り,ダイオード(整流素子)としての機能である一方向
通電を時間的に限定させて動作させることにある。この
通電を限定するスイッチングのタイミングは,図2に示
すようになされる。図2において,いま,GTO2がオ
ンからオフにターンオフするとき,スナバサイリスタ8
はオンに制御され,回路上のインダクタンスの影響によ
り流れ続けようとする負荷電流による急峻な上昇電圧を
スナバコンデンサ6に充電させる。又,回生サイリスタ
10も同時にオンに制御され,GTO2に加わるサージ
電圧をスナバコンデンサ6と回生用コンデンサ16に充
電させてサージ電圧がGTO2に印加されることを抑制
する。次に,GTO2がオフからオンにターンオンする
ときには,スナバサイリスタ8はオフに制御され,回生
サイリスタ10はオン状態継続に制御される。このスナ
バサイリスタ8のオフ,回生サイリスタ10のオン制御
により,スナバコンデンサ6に充電されていたエネルギ
ーは回生用コンデンサ16に放電される。この放電電流
は急激であるため,GTO2,スナバサイリスタ8,ス
ナバコンデンサ6がつくる閉回路に振動電流が流れよう
とするが,このときにはスナバサイリスタ8はいずれの
方向へもオフに制御されているため,振動電流が流れる
回路がなく,振動電流の発生は阻止される。上記回生サ
イリスタ10は,上記スナバコンデンサ6の放電が終了
するタイミングでオフに制御されるので,回生用コンデ
ンサ16の充電電圧によりスナバコンデンサ6が逆充電
されることは防止される。
【0008】上記動作はGTO2側のみのスナバ回路及
び回生回路の動作であるが,GTO3側も同様の動作が
なされるので,回生用コンデンサ16にはスナバコンデ
ンサ6,7に充電されたエネルギーが充電され,この回
生エネルギーは回生装置14により直流電源15側に回
生される。上記スナバサイリスタ8及び回生サイリスタ
10のスイッチング制御は,図2に示すようにGTO2
が電力変換のために制御されるスイッチング動作に基づ
く所定のタイミングでなされるので,GTO2のスイッ
チング制御回路からの信号に基づいてスイッチング制御
を行うことができる。上記構成では回生回路に抵抗成分
が配置されないので,回生エネルギーの損失は少なく,
効果的なエネルギー回生がなされると共に,エネルギー
回生に伴う振動電流の発生が防止できる。尚,上記実施
例においてスナバ回路整流素子及び回生回路整流素子と
してサイリスタを用いているが,これ以外にGTO,ト
ランジスタ,IGBT等を用いることもできる。
び回生回路の動作であるが,GTO3側も同様の動作が
なされるので,回生用コンデンサ16にはスナバコンデ
ンサ6,7に充電されたエネルギーが充電され,この回
生エネルギーは回生装置14により直流電源15側に回
生される。上記スナバサイリスタ8及び回生サイリスタ
10のスイッチング制御は,図2に示すようにGTO2
が電力変換のために制御されるスイッチング動作に基づ
く所定のタイミングでなされるので,GTO2のスイッ
チング制御回路からの信号に基づいてスイッチング制御
を行うことができる。上記構成では回生回路に抵抗成分
が配置されないので,回生エネルギーの損失は少なく,
効果的なエネルギー回生がなされると共に,エネルギー
回生に伴う振動電流の発生が防止できる。尚,上記実施
例においてスナバ回路整流素子及び回生回路整流素子と
してサイリスタを用いているが,これ以外にGTO,ト
ランジスタ,IGBT等を用いることもできる。
【0009】
【発明の効果】以上の説明の通り本発明によれば,イン
バータ装置が具備する逆変換回路に接続されたスナバ回
路を構成するスナバ回路整流素子と,スナバ回路が吸収
したエネルギーを直流電源側に回生する回生回路整流素
子とをスイッチング制御できるよう各整流素子がスイッ
チング素子で形成される。各整流素子はパワーデバイス
のスイッチング動作に対して所定のタイミングでスイッ
チング制御され,サージ電圧等の急峻な上昇電圧による
影響を防止する。又,スナバ回路が吸収したエネルギー
が回生回路に放電されるときには,スナバ回路整流素子
のスイッチング動作により振動電流の回路が絶たれるの
で振動電流は生じない。又,スナバ回路,回生回路に抵
抗を配することなく構成されるので,エネルギー損失の
少ないインバータ装置を構成することができる。
バータ装置が具備する逆変換回路に接続されたスナバ回
路を構成するスナバ回路整流素子と,スナバ回路が吸収
したエネルギーを直流電源側に回生する回生回路整流素
子とをスイッチング制御できるよう各整流素子がスイッ
チング素子で形成される。各整流素子はパワーデバイス
のスイッチング動作に対して所定のタイミングでスイッ
チング制御され,サージ電圧等の急峻な上昇電圧による
影響を防止する。又,スナバ回路が吸収したエネルギー
が回生回路に放電されるときには,スナバ回路整流素子
のスイッチング動作により振動電流の回路が絶たれるの
で振動電流は生じない。又,スナバ回路,回生回路に抵
抗を配することなく構成されるので,エネルギー損失の
少ないインバータ装置を構成することができる。
【図1】 本発明の実施例に係るインバータ装置の要部
構成を示す回路図。
構成を示す回路図。
【図2】 実施例構成の動作を説明するスイッチングの
タイミング図。
タイミング図。
【図3】 従来例に係るインバータ装置の要部構成を示
す回路図。
す回路図。
1…逆変換回路 2,3…GTO(パワーデバイス) 6,7…スナバコンデンサ 8,9…スナバサイリスタ(スナバ回路整流素子) 10,11…回生サイリスタ(回生回路整流素子) A,B…スナバ回路 C…回生回路
Claims (3)
- 【請求項1】 インバータの逆変換回路を構成するパワ
ーデバイスに接続されたスナバ回路と,該スナバ回路に
吸収したエネルギーを直流電源側に回生する回生回路と
を具備してなるインバータ装置において,上記スナバ回
路を構成するスナバコンデンサにサージ電圧を充電させ
るスナバ回路整流素子と,上記スナバコンデンサに充電
されたエネルギーを上記回生回路に放電させる回生回路
整流素子とを,上記パワーデバイスのスイッチング動作
に対して所定のタイミングでスイッチング制御すること
を特徴とするインバータ装置。 - 【請求項2】 上記スナバ回路整流素子がスイッチング
制御される所定のタイミングが,オン動作が上記パワー
デバイスのオフ動作時,オフ動作がパワーデバイスのオ
ン動作時である請求項1記載のインバータ装置。 - 【請求項3】 上記回生回路整流素子がスイッチング制
御される所定のタイミングが,オン動作が上記パワーデ
バイスのオフ動作時,オフ動作が上記スナバコンデンサ
の放電終了時である請求項1記載のインバータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07311695A JP3235396B2 (ja) | 1995-03-30 | 1995-03-30 | インバータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07311695A JP3235396B2 (ja) | 1995-03-30 | 1995-03-30 | インバータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08275541A true JPH08275541A (ja) | 1996-10-18 |
JP3235396B2 JP3235396B2 (ja) | 2001-12-04 |
Family
ID=13508974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07311695A Expired - Fee Related JP3235396B2 (ja) | 1995-03-30 | 1995-03-30 | インバータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3235396B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100468601B1 (ko) * | 2002-08-31 | 2005-01-29 | 씨앤에이텍 주식회사 | 두줄권선모터를 위한 브레이크회로가 결합된 인버터의스너버와그 두줄권선 모터 내부에 장착되는 서지억제회로 |
EP3312980A1 (en) * | 2016-10-19 | 2018-04-25 | Fu-Tzu Hsu | Damper and an electrical energy converting device using the same |
CN107968584A (zh) * | 2016-10-19 | 2018-04-27 | 徐夫子 | 共振阻尼器 |
-
1995
- 1995-03-30 JP JP07311695A patent/JP3235396B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100468601B1 (ko) * | 2002-08-31 | 2005-01-29 | 씨앤에이텍 주식회사 | 두줄권선모터를 위한 브레이크회로가 결합된 인버터의스너버와그 두줄권선 모터 내부에 장착되는 서지억제회로 |
EP3312980A1 (en) * | 2016-10-19 | 2018-04-25 | Fu-Tzu Hsu | Damper and an electrical energy converting device using the same |
CN107968584A (zh) * | 2016-10-19 | 2018-04-27 | 徐夫子 | 共振阻尼器 |
RU2664234C1 (ru) * | 2016-10-19 | 2018-08-16 | Фу-Тцзу ХСУ | Демпфер и использующее его устройство преобразования электрической энергии |
KR101973277B1 (ko) * | 2016-10-19 | 2019-04-26 | 푸-추 흐슈 | 댐퍼 및 이를 이용한 전기 에너지 변환 장치 |
CN107968584B (zh) * | 2016-10-19 | 2020-01-10 | 徐夫子 | 共振阻尼器 |
Also Published As
Publication number | Publication date |
---|---|
JP3235396B2 (ja) | 2001-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2312456C (en) | Npc inverter control system | |
EP0419230B1 (en) | Snubber circuit of power converter | |
JP3634982B2 (ja) | スナバーエネルギーを回生する電流順逆両方向スイッチ | |
KR20080016538A (ko) | 스위칭 전력 컨버터에서의 전력 손실 감소 | |
JPH09275674A (ja) | 電力変換装置 | |
JPH0917294A (ja) | 両方向直流遮断器 | |
JP2521698B2 (ja) | スナバエネルギ回生回路 | |
JP3235396B2 (ja) | インバータ装置 | |
JPH05161253A (ja) | 半導体電力変換装置のスナバ回路 | |
Klaka et al. | A family of reverse conducting gate commutated thyristors for medium voltage drive applications | |
JP2003033044A (ja) | スナバ回路 | |
US4636932A (en) | dv/dt Protection circuit device for an AC-DC converter apparatus | |
US5995349A (en) | Protection device for solid state switched power electronics | |
JP7502016B2 (ja) | 電力変換装置および電力変換装置における電流制御方法 | |
JP2711534B2 (ja) | コンデンサースイッチ式誘導モーター駆動装置 | |
JPH08149831A (ja) | 電圧型インバータ | |
Kamath et al. | Non-dissipative Undeland snubber for electric vehicle drive inverters using GaAs anti-parallel diodes | |
JPH0256032B2 (ja) | ||
Al-Nasseir et al. | A dual-use snubber design for multi-level inverter systems | |
JP2000166248A (ja) | 電力変換装置 | |
JP2000333439A (ja) | スナバ回路及び電力変換装置 | |
Gallagher et al. | Design considerations for the power electronics of an electric vehicle propulsion inverter | |
JP2000312480A (ja) | 電流形インバータ | |
JP2635549B2 (ja) | 電気車制御装置 | |
KR200205089Y1 (ko) | 스너버 회로의 전압 오버슈팅 억제회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090928 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |