JPH08265214A - Spread spectrum receiver - Google Patents
Spread spectrum receiverInfo
- Publication number
- JPH08265214A JPH08265214A JP6826395A JP6826395A JPH08265214A JP H08265214 A JPH08265214 A JP H08265214A JP 6826395 A JP6826395 A JP 6826395A JP 6826395 A JP6826395 A JP 6826395A JP H08265214 A JPH08265214 A JP H08265214A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- spreading code
- output signal
- signal
- spread spectrum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、直接拡散方式のスペク
トル拡散受信装置に関し、同期捕捉及び保持に位相同期
ループを用いた場合の送信側PN符号と受信側PN符号
の位相誤差の発生を防止するスペクトル拡散受信装置に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a direct sequence spread spectrum receiver, and prevents generation of a phase error between a PN code on a transmission side and a PN code on a reception side when a phase locked loop is used for synchronization acquisition and holding. Spread spectrum receiver.
【0002】[0002]
【従来の技術】無線通信方式の一つとして、従来から、
スペクトル拡散通信方式が広く知られている。このスペ
クトル拡散方式では、送信側において、音声やデータな
どの情報信号で搬送波を変調し、この情報変調信号にM
系列等の拡散符号を乗算することによりスペクトル拡散
を行う。そして、スペクトル拡散された信号をアンテナ
より送信する。一方、受信側では、受信したスペクトル
拡散信号に送信側と同一の拡散符号を乗算して逆拡散を
行い、さらに情報復調して情報信号を得るようにしてい
る。2. Description of the Related Art Conventionally, as one of wireless communication systems,
Spread spectrum communication systems are widely known. In this spread spectrum system, a carrier side is modulated with an information signal such as voice or data on the transmitting side, and M is added to the information modulated signal.
Spread spectrum is performed by multiplying by a spreading code such as a sequence. Then, the spread spectrum signal is transmitted from the antenna. On the other hand, on the receiving side, the received spread spectrum signal is multiplied by the same spreading code as on the transmitting side to perform despreading, and further information demodulation is performed to obtain an information signal.
【0003】このような、スペクトル拡散通信方式で
は、受信側で逆拡散する際、受信側で作成した拡散符号
と受信信号中の拡散符号との同期をとって乗算しなけれ
ばならない。そこで、従来は、図2の如き、受信側で作
成する拡散符号と受信信号中の拡散符号の同期関係を保
つスペクトル拡散受信装置が提案されている。図2にお
いて、受信スペクトル拡散信号は周波数変換回路(1)
で後段の回路で処理され易いように低い周波数に周波数
変換された後、乗算器(2)で拡散符号発生回路(3)
から発生する拡散符号と乗算される。乗算器(2)の出
力信号は位相比較回路(4)においてVCXO(電圧制
御型水晶発振回路)(5)の出力信号と位相比較され
る。位相比較の結果に応じた位相比較回路(4)の出力
信号は、LPF(6)で平滑された後VCXO(5)に
制御信号として印加され、前記制御信号に応じてVCX
O(5)の発振周波数が可変される。VCXO(5)の
出力信号は、位相比較回路(4)に印加されるととも
に、分周回路(7)で分周された後に拡散符号発生回路
(3)に印加される。ここで、乗算器(2)、位相比較
回路(4)、VCXO(5)、LPF(6)、分周回路
(7)及び拡散符号発生回路(8)は、いわゆるPLL
(フェイズ ロックド ループ)を構成し、位相比較回路
(4)の2つの入力信号の位相差が0となるように前記
PLLが動作する。その為、VCXO(5)の発振周波
数の変化に応じて、拡散符号発生回路(3)からの拡散
符号の発生タイミングが変化し、前記PLLは位相比較
回路(4)の2つの入力信号の位相が同期するように動
作するので、乗算器(2)の出力信号とVCXO(5)
の出力信号との位相が同期する。In such a spread spectrum communication system, when despreading on the receiving side, the spreading code created on the receiving side and the spreading code in the received signal must be synchronized and multiplied. Therefore, conventionally, as shown in FIG. 2, a spread spectrum receiving apparatus has been proposed which maintains the synchronization relationship between the spreading code created on the receiving side and the spreading code in the received signal. In FIG. 2, the received spread spectrum signal is a frequency conversion circuit (1).
After the frequency is converted to a low frequency so that it can be easily processed by the circuit in the subsequent stage, the spread code generation circuit (3) is applied to the multiplier (2).
Is multiplied by the spreading code generated from The output signal of the multiplier (2) is phase-compared with the output signal of the VCXO (voltage controlled crystal oscillator circuit) (5) in the phase comparison circuit (4). The output signal of the phase comparison circuit (4) according to the result of the phase comparison is smoothed by the LPF (6) and then applied to the VCXO (5) as a control signal, and the VCXO (5) is supplied with the VCXO according to the control signal.
The oscillation frequency of O (5) is changed. The output signal of the VCXO (5) is applied to the phase comparison circuit (4), frequency-divided by the frequency dividing circuit (7) and then applied to the spread code generation circuit (3). Here, the multiplier (2), the phase comparison circuit (4), the VCXO (5), the LPF (6), the frequency dividing circuit (7) and the spreading code generating circuit (8) are so-called PLLs.
(Phase locked loop), and the PLL operates so that the phase difference between the two input signals of the phase comparison circuit (4) becomes zero. Therefore, the generation timing of the spread code from the spread code generation circuit (3) changes according to the change in the oscillation frequency of the VCXO (5), and the PLL causes the phases of the two input signals of the phase comparison circuit (4) to change. Operate in synchronization with each other, the output signal of the multiplier (2) and the VCXO (5)
The phase is synchronized with the output signal of.
【0004】前記PLLのロック後、前記スペクトル拡
散信号に同期した拡散符号が発生し、スペクトル拡散信
号と前記拡散符号とが乗算器(2)で乗算されることに
より、逆拡散が行われる。そして、逆拡散により発生す
る乗算器(2)の出力信号は、BPF(8)を介して、
復調回路(9)に印加され、復調により情報信号を得る
ことができる。After the PLL is locked, a spread code synchronized with the spread spectrum signal is generated, and the spread spectrum signal and the spread code are multiplied by the multiplier (2) to perform despreading. Then, the output signal of the multiplier (2) generated by despreading is passed through the BPF (8),
An information signal can be obtained by being applied to the demodulation circuit (9) and demodulated.
【0005】[0005]
【発明が解決しようとする課題】図2においては、前記
PLLが位相比較回路(4)の2つの入力信号の位相が
同期するように動作するので、乗算器(2)の出力信号
とVCXO(5)の出力信号との位相差が0となる。し
かしながら、実際には図2の回路を構成する素子の遅延
などにより、受信側で作成した拡散符号とスペクトル拡
散信号中の拡散符号との位相が正確に一致せず、正確な
逆拡散を行うことができなかった。In FIG. 2, since the PLL operates so that the phases of two input signals of the phase comparison circuit (4) are synchronized, the output signal of the multiplier (2) and the VCXO ( The phase difference with the output signal of 5) becomes zero. However, the phase of the spread code created on the receiving side does not exactly match the phase of the spread code in the spread spectrum signal due to the delay of the elements constituting the circuit of FIG. I couldn't.
【0006】[0006]
【課題を解決するための手段】本発明は、上述の点に鑑
み成されたものであり、スペクトル拡散信号を受信する
スペクトル拡散受信装置であって、前記スペクトル拡散
信号を逆拡散する第1逆拡散回路と、該第1逆拡散回路
の出力信号の位相に同期した出力信号を発生する位相同
期回路と、該位相同期回路の出力信号に応じて、拡散符
号の為のクロック信号を発生するクロック信号発生回路
と、該クロック信号発生回路の出力信号に応じて複数の
拡散符号を発生する拡散符号発生回路と、前記スペクト
ル拡散信号と前記複数の拡散符号との相関を検出する相
関検出回路と、該相関検出回路の出力信号に応じて、前
記クロック信号発生回路の出力位相を制御するための制
御信号を発生する制御回路と、を備えることを特徴とす
る。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and is a spread spectrum receiving apparatus for receiving a spread spectrum signal, wherein the spread spectrum signal is inversely spread. A spreading circuit, a phase-locked circuit that generates an output signal synchronized with the phase of the output signal of the first despreading circuit, and a clock that generates a clock signal for spreading code according to the output signal of the phase-locked circuit A signal generation circuit, a spread code generation circuit that generates a plurality of spread codes according to an output signal of the clock signal generation circuit, and a correlation detection circuit that detects a correlation between the spread spectrum signal and the plurality of spread codes. A control circuit for generating a control signal for controlling an output phase of the clock signal generation circuit according to an output signal of the correlation detection circuit.
【0007】また、前記拡散符号発生回路は、前記クロ
ック信号発生回路の出力信号に応じて、第1拡散符号、
前記第1拡散符号より所定の位相だけ進んだ第2拡散符
号及び第1拡散符号より所定の位相だけ遅れた第3拡散
符号を発生することを特徴とする。さらに、前記相関検
出回路は、前記スペクトル拡散信号を前記複数の拡散符
号によって逆拡散する第2逆拡散回路と、該第2逆拡散
回路の出力信号のレベルを検出するレベル検出回路と、
該レベル検出回路の出力信号を保持する保持回路と、を
備えることを特徴とする。Further, the spreading code generating circuit is responsive to the output signal of the clock signal generating circuit to generate a first spreading code,
It is characterized in that a second spreading code advanced by a predetermined phase from the first spreading code and a third spreading code delayed by a predetermined phase from the first spreading code are generated. Furthermore, the correlation detection circuit includes a second despreading circuit that despreads the spread spectrum signal with the plurality of spreading codes, and a level detection circuit that detects a level of an output signal of the second despreading circuit.
A holding circuit that holds the output signal of the level detection circuit.
【0008】またさらに、前記保持回路は、レベル検出
回路の出力信号を保持するためのコンデンサーからなる
ことを特徴とする。さらにまた、前記拡散符号発生回路
は、前記クロック信号発生回路の出力信号に応じて、第
1拡散符号、前記第1拡散符号より所定の位相だけ進ん
だ第2拡散符号及び第1拡散符号より所定の位相だけ遅
れた第3拡散符号を発生し、前記保持回路は、第1保持
回路と、第2保持回路とから成り、前記第1保持回路
は、前記第1拡散符号に応じた前記レベル検出回路の出
力信号を保持し、前記第2保持回路は、前記第2拡散符
号または第3拡散符号に応じた前記レベル検出回路の出
力信号を交互に保持することを特徴とする。Furthermore, the holding circuit comprises a capacitor for holding an output signal of the level detection circuit. Furthermore, the spreading code generating circuit is configured to output a first spreading code, a second spreading code advanced from the first spreading code by a predetermined phase, and a predetermined spreading code according to the output signal of the clock signal generating circuit. Generating a third spreading code delayed by the phase of, the holding circuit includes a first holding circuit and a second holding circuit, and the first holding circuit detects the level according to the first spreading code. The second holding circuit holds the output signal of the circuit, and the second holding circuit alternately holds the output signal of the level detection circuit according to the second spreading code or the third spreading code.
【0009】また、前記レベル検出回路は、前記第2逆
拡散回路の出力信号レベルの最小値を検出することを特
徴とする。さらに、前記保持回路は、前記レベル検出回
路の出力信号をデジタル変換するA/D変換回路と、該
A/D変換回路の出力データを記憶するメモリーと、か
ら成ることを特徴とする。Further, the level detection circuit detects the minimum value of the output signal level of the second despreading circuit. Further, the holding circuit is characterized by comprising an A / D conversion circuit for converting the output signal of the level detection circuit into a digital signal, and a memory for storing output data of the A / D conversion circuit.
【0010】またさらに、前記制御回路は、比較回路
と、制御信号発生回路とを備え、前記比較回路は、相関
検出回路の出力信号に応じて、相関出力の変化方向を検
出し、前記制御信号発生回路は、前記比較回路の出力信
号に応じて進み又は遅れ制御信号を発生することを特徴
とする。さらにまた、前記拡散符号発生回路は、前記ク
ロック信号発生回路の出力信号に応じて、第1拡散符
号、前記第1拡散符号より所定の位相だけ進んだ第2拡
散符号及び第1拡散符号より所定の位相だけ遅れた第3
拡散符号を発生し、前記保持回路は、前記第1拡散符号
に応じた前記レベル検出回路の出力信号を保持する第1
保持回路と、前記第2拡散符号または第3拡散符号に応
じた前記レベル検出回路の出力信号を交互に保持する第
2保持回路とから成り、前記比較回路は、前記第1及び
第2保持回路の出力信号を比較することを特徴とする。Furthermore, the control circuit includes a comparison circuit and a control signal generation circuit, and the comparison circuit detects the changing direction of the correlation output according to the output signal of the correlation detection circuit, and outputs the control signal. The generation circuit is characterized in that it generates a lead or lag control signal according to the output signal of the comparison circuit. Furthermore, the spreading code generating circuit is configured to output a first spreading code, a second spreading code advanced from the first spreading code by a predetermined phase, and a predetermined spreading code according to the output signal of the clock signal generating circuit. Third phase delayed by
A first spreading code is generated, and the holding circuit holds an output signal of the level detection circuit according to the first spreading code.
A holding circuit and a second holding circuit that alternately holds the output signal of the level detection circuit according to the second spreading code or the third spreading code, and the comparison circuit includes the first and second holding circuits. It is characterized in that the output signals of are compared.
【0011】そして、前記第2拡散符号に応じた前記レ
ベル検出回路の出力信号を保持する前記第2保持回路の
出力信号が前記第1保持回路の出力信号より大である
と、進み制御信号を発生し、また、前記第3拡散符号に
応じた前記レベル検出回路の出力信号を保持する前記第
2保持回路の出力信号が前記第1保持回路の出力信号よ
り大であると、遅れ制御信号を発生することを特徴とす
る。When the output signal of the second holding circuit which holds the output signal of the level detection circuit corresponding to the second spreading code is larger than the output signal of the first holding circuit, the advance control signal is output. If the output signal of the second holding circuit that is generated and holds the output signal of the level detection circuit according to the third spreading code is larger than the output signal of the first holding circuit, a delay control signal is generated. It is characterized by occurring.
【0012】[0012]
【作用】本発明によれば、第1逆拡散回路の出力信号に
同期して発生する位相同期回路の出力信号に応じて、ク
ロック信号発生回路からクロック信号が発生する。前記
クロック信号に応じて、拡散符号発生回路から第1、第
2及び第3拡散符号が発生する。第1乃至第3拡散符号
は、第2逆拡散回路でスペクトル拡散信号と逆拡散され
た後、レベル検出回路でそのレベルが検出され、スペク
トル拡散信号と拡散符号との相関が相関検出回路で検出
される。さらに、前記レベル検出回路の出力信号は保持
回路に保持される。According to the present invention, the clock signal is generated from the clock signal generating circuit in response to the output signal of the phase locked loop circuit generated in synchronization with the output signal of the first despreading circuit. In response to the clock signal, the spreading code generating circuit generates the first, second and third spreading codes. The first to third spreading codes are despread with the spread spectrum signal by the second despreading circuit, and then their levels are detected by the level detection circuit, and the correlation between the spread spectrum signal and the spreading code is detected by the correlation detection circuit. To be done. Further, the output signal of the level detection circuit is held in the holding circuit.
【0013】第2拡散符号はその位相が第1拡散符号よ
り所定の位相を進めた符号であり、第3拡散符号はその
位相が第1拡散符号より所定の位相を遅れせた符号であ
るので、保持回路の出力信号を比較することにより、ス
ペクトル拡散信号と拡散符号との位相ずれを判別でき、
そのずれに応じて制御信号発生回路から進み又は遅れ制
御信号が発生する。前記進み又は遅れ制御信号に応じ
て、クロック信号発生回路の出力位相が制御され、拡散
符号の位相を進み、または、遅れる。これにより、送信
側と受信側との拡散符号の同期関係をとることができる
ので、第1逆拡散回路で拡散符号により正確なスペクト
ル逆拡散が行うことができる。The second spreading code is a code whose phase is advanced from the first spreading code by a predetermined phase, and the third spreading code is a code whose phase is delayed by a predetermined phase from the first spreading code. , By comparing the output signals of the holding circuit, it is possible to determine the phase shift between the spread spectrum signal and the spread code,
Depending on the shift, the control signal generating circuit generates a lead or lag control signal. The output phase of the clock signal generation circuit is controlled according to the lead or lag control signal to lead or lag the phase of the spread code. As a result, since the spreading code can be synchronized between the transmitting side and the receiving side, accurate spectrum despreading can be performed by the first despreading circuit using the spreading code.
【0014】[0014]
【実施例】図1は本発明の一実施例を示す図であり、
(10)は発振周波数が可変可能なVCO、(11)は
直流電圧をVCO(10)に印加するための直流電圧
源、(12)はLPF(6)の出力信号または前記直流
電圧をいずれか一方を選択する第1選択回路、(13)
は第1乗算器(2)の出力信号に応じて同期捕捉を検出
する捕捉検出回路、(14)は拡散符号を発生するため
のクロック信号発生回路となる分周回路、(15)は第
1拡散符号発生回路(3)からの拡散符号P0に応じて
第1乃至第3拡散符号P1乃至P3を発生する第2拡散
符号発生回路、(16)は前記第1乃至第3拡散符号P
1乃至P3の中から1つの拡散符号を選択する第2選択
回路、(17)はスペクトル拡散信号と第2選択回路
(16)の出力信号とを乗算する第2逆拡散回路となる
第2乗算器、(18)はスペクトル拡散信号と拡散符号
との相関を検出する相関検出回路、(19)は第2選択
回路(16)を制御し、前記相関検出回路(18)の出
力信号に応じて分周回路(14)を制御する制御回路で
ある。尚、図2の従来例と同一の回路については、図2
の従来例と同一の符号を付し、説明を省略する。また、
VCO(10)は、その周波数の可変範囲が図2のVC
XO(5)のそれより広いので、VCXO(5)に代え
て用いられている。FIG. 1 is a diagram showing an embodiment of the present invention,
(10) is a VCO whose oscillation frequency is variable, (11) is a DC voltage source for applying a DC voltage to the VCO (10), and (12) is either the output signal of the LPF (6) or the DC voltage. A first selection circuit for selecting one, (13)
Is a capture detection circuit for detecting synchronous capture according to the output signal of the first multiplier (2), (14) is a frequency divider circuit which is a clock signal generation circuit for generating a spread code, and (15) is a first A second spreading code generating circuit for generating first to third spreading codes P1 to P3 according to the spreading code P0 from the spreading code generating circuit (3), and (16) the first to third spreading code P
A second selection circuit for selecting one spreading code from 1 to P3, and (17) a second despreading circuit for multiplying the spread spectrum signal by the output signal of the second selection circuit (16). And (18) is a correlation detection circuit for detecting the correlation between the spread spectrum signal and the spread code, and (19) controls the second selection circuit (16), according to the output signal of the correlation detection circuit (18). It is a control circuit for controlling the frequency dividing circuit (14). Note that the same circuit as the conventional example of FIG.
The same reference numerals as those of the conventional example of No. 1 are given, and the description is omitted. Also,
The VCO (10) has a variable frequency range of VC shown in FIG.
Since it is wider than that of XO (5), it is used instead of VCXO (5).
【0015】図1において、受信スペクトル拡散信号は
周波数変換回路(1)で低い周波数に周波数変換された
後、第1乗算器(2)(第1逆拡散回路)で後述される
第2拡散符号発生回路(15)から発生する拡散符号と
乗算される。そして、第1乗算器(2)の出力信号は位
相比較回路(4)においてVCO(10)の出力信号と
位相比較される。位相比較の結果に応じた位相比較回路
(4)の出力信号は、LPF(6)で平滑された後、第
1選択回路(12)を介して、VCO(10)にその制
御信号として印加される。ここで、第1乗算器(2)、
位相比較回路(4)、LPF(6)、VCO(10)、
分周回路(14)、第1及び第2拡散符号発生回路
(3)及び(15)は位相同期回路いわゆるPLLを構
成し、位相比較回路(4)の2つの入力信号の位相差が
0となるように前記PLLが動作する。In FIG. 1, the received spread spectrum signal is frequency-converted into a low frequency by the frequency conversion circuit (1), and then the second spread code described later by the first multiplier (2) (first despreading circuit). It is multiplied by the spread code generated from the generation circuit (15). Then, the output signal of the first multiplier (2) is phase-compared with the output signal of the VCO (10) in the phase comparison circuit (4). The output signal of the phase comparison circuit (4) corresponding to the result of the phase comparison is smoothed by the LPF (6) and then applied to the VCO (10) as its control signal via the first selection circuit (12). It Where the first multiplier (2),
Phase comparator circuit (4), LPF (6), VCO (10),
The frequency dividing circuit (14) and the first and second spreading code generating circuits (3) and (15) constitute a phase synchronization circuit, so-called PLL, and the phase difference between the two input signals of the phase comparison circuit (4) is 0. The PLL operates as described above.
【0016】また、VCO(10)の出力信号は、位相
比較回路(4)に印加されるとともに、分周回路(1
4)にも印加され、m分周される。そして、分周回路
(14)の分周出力信号に基づき第1拡散符号発生回路
(3)から拡散符号P0が発生する。さらに、前記拡散
符号に応じて、第2拡散符号発生回路(15)から、基
準となる第1拡散符号P1、前記第1拡散符号P1より
所定の位相だけ進んだ第2拡散符号P2及び前記第1符
号P1より所定の位相だけ遅れた第3拡散符号P3が発
生する。Further, the output signal of the VCO (10) is applied to the phase comparison circuit (4) and the frequency division circuit (1
It is also applied to 4) and divided by m. Then, the spreading code P0 is generated from the first spreading code generation circuit (3) based on the frequency division output signal of the frequency division circuit (14). Further, according to the spread code, the second spread code generator circuit (15) serves as a reference first spread code P1, a second spread code P2 advanced from the first spread code P1 by a predetermined phase, and the second spread code P2. A third spreading code P3 which is delayed from the one code P1 by a predetermined phase is generated.
【0017】ここで、第1拡散符号発生回路(3)は、
例えば、シフトレジスタ及びエクスクルーシブオアゲー
トから成り、クロック信号となるVCO(10)の出力
信号に応じてM系列符号を発生する従来よく知られた回
路である。また、第2拡散符号発生回路(15)は、例
えば、前記第1拡散符号発生回路(3)の拡散符号P0
をデータとし、VCO(10)の出力信号をクロック信
号とする3段のシリアルのシフトレジスタから成り、前
記拡散符号P0が1段目から3段目のシフトレジスタへ
順に伝送される。そして、2段目のシフトレジスタの出
力信号を前記第1拡散符号P1とし、前記VCO(1
0)の出力信号の1クロックだけ第1拡散符号より進ん
だ第2拡散符号P2を1段目のシフトレジスタから、ま
た、前記1クロック遅れた第3拡散符号P3を3段目の
シフトレジスタから発生させる構成となる。Here, the first spreading code generating circuit (3) is
For example, it is a well-known circuit that includes a shift register and an exclusive OR gate, and generates an M-sequence code according to an output signal of a VCO (10) that is a clock signal. Further, the second spreading code generating circuit (15), for example, uses the spreading code P0 of the first spreading code generating circuit (3).
Is used as data, and the output signal of the VCO (10) is used as a clock signal. The spread code P0 is sequentially transmitted to the shift registers of the first to third stages. The output signal of the second-stage shift register is set to the first spreading code P1, and the VCO (1
0) of the output signal, the second spreading code P2 advanced by one clock from the first spreading code from the first-stage shift register, and the third spreading code P3 delayed by one clock from the third-stage shift register. It will be generated.
【0018】さらに、第2拡散信号発生回路(15)か
らの拡散信号は第1乗算器(2)に印加される。よっ
て、VCO(5)の発振周波数の変化に応じて、第1拡
散符号発生回路(3)から発生する拡散符号の発生タイ
ミングが変化するので、前記PLLは第1乗算器(2)
の出力信号とVCO(10)の出力信号との位相が同期
するように動作する。よって、広く一般に知られたPL
Lの手法を用いることによって、第1乗算器(2)の出
力信号とVCO(10)の出力信号の同期を保持するこ
とができる。Further, the spread signal from the second spread signal generating circuit (15) is applied to the first multiplier (2). Therefore, the generation timing of the spread code generated from the first spread code generation circuit (3) changes in accordance with the change in the oscillation frequency of the VCO (5), and therefore the PLL includes the first multiplier (2).
Of the VCO (10) and the output signal of the VCO (10) are synchronized in phase. Therefore, the widely known PL
By using the method of L, it is possible to maintain the synchronization between the output signal of the first multiplier (2) and the output signal of the VCO (10).
【0019】ところで、同期保持する前には同期捕捉を
行わければならず、ここで同期捕捉時の動作を説明す
る。第1選択回路(12)は直流電圧源(11)を選択
するので、VCO(10)から所定の発振周波数信号が
発生し、前記PLLの同期捕捉が行われる。前記所定の
発振周波数は、所望のロック周波数となるように設定さ
れる。そして、同期捕捉回路(13)で第1乗算器
(2)の出力信号が所定レベル以上になることにより、
前記PLLの同期を捕捉したことを検出すると、捕捉検
出回路(13)の出力信号に応じて、第1選択回路(1
2)はLPF(6)の出力信号を選択する。その為、位
相比較回路(4)の2つの入力信号の位相差を0とする
ようにVCO(10)の発振周波数が可変され、VCO
(10)の出力発振周波数はPLLのロック周波数にな
る。By the way, the synchronization acquisition must be performed before the synchronization is held, and the operation during the synchronization acquisition will be described here. Since the first selection circuit (12) selects the DC voltage source (11), a predetermined oscillation frequency signal is generated from the VCO (10), and the PLL is synchronously captured. The predetermined oscillation frequency is set so as to have a desired lock frequency. Then, when the output signal of the first multiplier (2) becomes equal to or higher than a predetermined level in the synchronization acquisition circuit (13),
When it is detected that the synchronization of the PLL has been captured, the first selection circuit (1) is output according to the output signal of the capture detection circuit (13).
2) selects the output signal of the LPF (6). Therefore, the oscillation frequency of the VCO (10) is changed so that the phase difference between the two input signals of the phase comparison circuit (4) becomes 0,
The output oscillation frequency of (10) becomes the lock frequency of the PLL.
【0020】一方、制御回路(19)にVCO(10)
の出力信号が印加され、VCO(10)の出力信号に応
じて第1制御信号が制御回路(19)から第2選択回路
(16)に印加され、第2選択回路(16)が選択動作
する。また、受信されたスペクトル拡散信号と、拡散符
号との相関が相関検出回路(18)において検出され
る。制御回路(19)において、検出された相関出力に
応じて、拡散符号の位相がスペクトル拡散信号の位相よ
り遅れているか進んでいるかが判別され、判別結果に応
じて第2制御信号が制御回路(19)が発生する。そし
て、第2制御信号に応じて、分周回路(14)の出力発
生タイミングが可変される。即ち、前記比較結果に応じ
て、拡散符号の位相がスペクトル拡散信号の位相より遅
れていると判別されると、第2制御信号によって分周回
路(14)の出力発生タイミングが早まり、その結果、
拡散符号の位相が進む。逆に、拡散符号の位相がスペク
トル拡散信号の位相より進んでいると判別されると、分
周回路(14)の出力発生タイミングが遅れるので、拡
散符号の位相が遅れる。On the other hand, the control circuit (19) is connected to the VCO (10).
Output signal is applied, the first control signal is applied from the control circuit (19) to the second selection circuit (16) according to the output signal of the VCO (10), and the second selection circuit (16) performs a selection operation. . Further, the correlation between the received spread spectrum signal and the spread code is detected by the correlation detection circuit (18). The control circuit (19) determines whether the phase of the spread code is behind or ahead of the phase of the spread spectrum signal according to the detected correlation output, and the second control signal outputs the control circuit ( 19) occurs. Then, the output generation timing of the frequency dividing circuit (14) is varied according to the second control signal. That is, when it is determined that the phase of the spread code is behind the phase of the spread spectrum signal according to the comparison result, the output generation timing of the frequency dividing circuit (14) is advanced by the second control signal, and as a result,
The phase of the spreading code advances. Conversely, if it is determined that the phase of the spread code is ahead of the phase of the spread spectrum signal, the output generation timing of the frequency dividing circuit (14) is delayed, so that the phase of the spread code is delayed.
【0021】よって、以上の動作により、前記スペクト
ル拡散信号中の拡散符号に同期した拡散符号が発生し、
スペクトル拡散信号と前記拡散符号とが第1乗算器
(2)で乗算されることにより、正確な逆拡散が行われ
る。そして、第1乗算器(2)の出力信号は、BPF
(8)を介して、復調回路(9)に印加され、前記出力
信号を復調することによって、情報信号を得ることがで
きる。Therefore, by the above operation, the spread code synchronized with the spread code in the spread spectrum signal is generated,
Accurate despreading is performed by multiplying the spread spectrum signal and the spread code by the first multiplier (2). The output signal of the first multiplier (2) is the BPF.
An information signal can be obtained by applying to the demodulation circuit (9) via (8) and demodulating the output signal.
【0022】図3は、図1の要部の具体構成例であり、
第1乃至第3拡散符号P1乃至P3のうち一つを選択す
るためのトランスミッションゲートS1乃至S4と、V
CO(10)の出力信号をn分周する分周回路(20)
と、分周回路(20)の出力信号に応じてタイミング信
号を発生するタイミング回路(21)と、第2乗算器
(17)の出力信号を所定帯域に制限するBPF(2
2)と、レベル検出回路となる前記BPF(22)の出
力信号を包絡線検波する包絡線検波回路(23)と、前
記包絡線検波回路(23)の出力信号を平滑する平滑回
路(24)と、トランスミッションゲートS5乃至S8
と、保持回路となるコンデンサーC1及びC2と、コン
デンサーC1及びC2の保持レベルを比較する比較回路
(25)と、前記比較回路(25)の出力信号に応じて
第2制御信号を発生する第2制御信号発生回路(26)
とから成る。但し、分周数nは分周数mに比べ十分の大
きく、第2選択回路(16)の選択周期が少なくとも拡
散符号の1周期(1周期:拡散符号の1パターンに対応
する時間)以上となるように設定する。FIG. 3 shows an example of a concrete structure of the main part of FIG.
Transmission gates S1 to S4 for selecting one of the first to third spreading codes P1 to P3, and V
Frequency divider circuit (20) for dividing the output signal of CO (10) by n
A timing circuit (21) that generates a timing signal according to the output signal of the frequency dividing circuit (20); and a BPF (2) that limits the output signal of the second multiplier (17) to a predetermined band.
2), an envelope detection circuit (23) that performs envelope detection of the output signal of the BPF (22) that serves as a level detection circuit, and a smoothing circuit (24) that smoothes the output signal of the envelope detection circuit (23). And transmission gates S5 to S8
A capacitor C1 and C2 serving as a holding circuit, a comparison circuit (25) comparing the holding levels of the capacitors C1 and C2, and a second control signal generating a second control signal according to an output signal of the comparison circuit (25). Control signal generation circuit (26)
It consists of and. However, the frequency division number n is sufficiently larger than the frequency division number m, and the selection cycle of the second selection circuit (16) is at least one cycle of the spreading code (one cycle: time corresponding to one pattern of the spreading code) or more. To be set.
【0023】図3において、第1拡散符号P1は第1乗
算器(2)に印加され、スペクトル拡散信号と乗算され
る。その後、第1乗算器(2)の出力信号は復調回路
(9)及び位相比較回路(4)に印加される。また、分
周回路(20)はVCO(10)の出力信号をn分周
し、n分周したクロックを発生する。前記クロックはタ
イミング回路(21)に印加され、前記クロックに応じ
てタイミング信号a乃至jがタイミング回路(21)か
ら発生する。そして、前記タイミング信号a乃至hによ
り、トランスミッションゲートS1乃至S8とがそれぞ
れ制御され、トランスミッションゲートは「H」レベル
の信号が印加されるとオンする。In FIG. 3, the first spreading code P1 is applied to the first multiplier (2) and multiplied with the spread spectrum signal. After that, the output signal of the first multiplier (2) is applied to the demodulation circuit (9) and the phase comparison circuit (4). The frequency divider circuit (20) divides the output signal of the VCO (10) by n and generates a clock divided by n. The clock is applied to the timing circuit (21), and timing signals a to j are generated from the timing circuit (21) according to the clock. Then, the transmission signals S1 to S8 are controlled by the timing signals a to h, respectively, and the transmission gate is turned on when a signal of "H" level is applied.
【0024】一方、タイミング信号a乃至dに応じて選
択される拡散符号とスペクトル拡散信号とを乗算して得
られる第2乗算器(17)の出力信号は、BPF(2
2)で所定帯域に制限された後、包絡線検波回路(2
3)で包絡線検波される。包絡線検波出力信号は、スペ
クトル拡散信号と拡散符号との相関を示す信号であり、
図5の如き、同期が取れている時に高出力となり1チッ
プ以上ずれていると0レベルとなる三角波信号である。
その後、前記包絡線検波出力信号は、平滑回路(24)
で平滑される。平滑回路(24)の出力信号はコンデン
サーC1またはC2で保持された後、コンデンサーC1
及びC2の出力レベルは比較回路(25)で比較され
る。On the other hand, the output signal of the second multiplier (17) obtained by multiplying the spread code selected according to the timing signals a to d by the spread spectrum signal is BPF (2
After being limited to a predetermined band in 2), the envelope detection circuit (2
Envelope detection is performed in 3). The envelope detection output signal is a signal indicating the correlation between the spread spectrum signal and the spread code,
As shown in FIG. 5, the triangular wave signal has a high output when synchronized and is at 0 level when deviated by 1 chip or more.
Thereafter, the envelope detection output signal is smoothed by the smoothing circuit (24).
Is smoothed. The output signal of the smoothing circuit (24) is held by the condenser C1 or C2, and then the condenser C1.
The output levels of C2 and C2 are compared by a comparison circuit (25).
【0025】さらに、図3の動作を図4のタイミングチ
ャートを用いて説明する。図4のT1期間、タイミング
信号b、c及びeが「H」レベルとなるので、トランス
ミッションゲートS2、S3及びS5がオンする。その
為、第2拡散符号P2が選択され、第2乗算器(17)
に印加される。第2拡散符号P2とスペクトル信号との
逆拡散に応じた平滑回路(24)の出力信号はトランス
ミッションゲートS5を介してコンデンサーC2に保持
される。Further, the operation of FIG. 3 will be described with reference to the timing chart of FIG. Since the timing signals b, c and e are at the “H” level during the period T1 in FIG. 4, the transmission gates S2, S3 and S5 are turned on. Therefore, the second spreading code P2 is selected, and the second multiplier (17)
Is applied to The output signal of the smoothing circuit (24) corresponding to the despreading of the second spread code P2 and the spectrum signal is held in the capacitor C2 via the transmission gate S5.
【0026】そして、図4のT2期間、タイミング信号
b、d及びfが「H」レベルとなり、トランスミッショ
ンゲートS2、S4及びS6がオンとなる。その為、第
1拡散符号P1が選択され、第1拡散符号P1とスペク
トル拡散信号との逆拡散に応じた平滑回路(24)の出
力信号がトランスミッションS6を介してコンデンサー
C1に保持される。Then, during the period T2 shown in FIG. 4, the timing signals b, d and f become "H" level, and the transmission gates S2, S4 and S6 are turned on. Therefore, the first spreading code P1 is selected, and the output signal of the smoothing circuit (24) corresponding to the despreading of the first spreading code P1 and the spread spectrum signal is held in the capacitor C1 via the transmission S6.
【0027】さらに、図4のT3期間、タイミング信号
e及びfは「L」レベルであるので、トランスミッショ
ンゲートS5及びS6はオフし、コンデンサーC1及び
C2には何ら保持されない。また、タイミング信号gは
「H」レベルとなるので、トランスミッションゲートS
7及びS8はオンする。よって、比較回路(25)は、
前記コンデンサーC1、C2の保持レベルを比較し、前
記コンデンサーC2の値がコンデンサーC1より大きい
場合のみ「H」レベルの信号を発生し、タイミング信号
iの「H」レベルに応じて前記比較回路(25)の出力
信号は第2制御信号発生回路(26)に取り込まれる。Further, since the timing signals e and f are at "L" level during the period T3 in FIG. 4, the transmission gates S5 and S6 are turned off, and nothing is held in the capacitors C1 and C2. Further, since the timing signal g becomes the “H” level, the transmission gate S
7 and S8 are turned on. Therefore, the comparison circuit (25)
The holding levels of the capacitors C1 and C2 are compared, a signal of "H" level is generated only when the value of the capacitor C2 is larger than the capacitor C1, and the comparison circuit (25) is generated according to the "H" level of the timing signal i. ) Output signal is taken in by the second control signal generating circuit (26).
【0028】その後、図4のT4期間、タイミング信号
jが「H」レベルになるので、タイミング信号hと比較
回路(25)の出力信号とに応じて、分周回路(14)
の発生タイミングを進ませる進み第2制御信号が発生す
る。尚、T1乃至T2の期間中、タイミング信号hが
「H」レベルなので、第2制御信号発生回路(26)は
比較回路(25)から「H」の出力信号が発生すると、
進み第2制御信号を発生するように作用する またさらに、図4のT5期間、タイミング信号a、c及
びeが「H」レベルとなるので、トランスミッションゲ
ートS1、S3及びS5がオンする。その為、第3拡散
符号P3が選択され、第3拡散符号P3とスペクトル信
号との逆拡散に応じた平滑回路(24)の出力信号がト
ランスミッションゲートS5を介してコンデンサーC2
に保持される。After that, since the timing signal j becomes "H" level during the period T4 in FIG. 4, the frequency dividing circuit (14) is responsive to the timing signal h and the output signal of the comparing circuit (25).
The advance second control signal for advancing the generation timing of is generated. Since the timing signal h is at the “H” level during the period from T1 to T2, the second control signal generation circuit (26) generates the “H” output signal from the comparison circuit (25).
Further, it operates so as to generate the advanced second control signal. Further, since the timing signals a, c and e are at the “H” level during the period T5 in FIG. 4, the transmission gates S1, S3 and S5 are turned on. Therefore, the third spreading code P3 is selected, and the output signal of the smoothing circuit (24) corresponding to the despreading of the third spreading code P3 and the spectrum signal is transmitted via the transmission gate S5 to the capacitor C2.
Is held.
【0029】そして、図4のT6期間、タイミング信号
a、d及びfが「H」レベルとなり、トランスミッショ
ンゲートS1、S4及びS6がオンとなる。その為、第
1拡散符号P1が選択され、第1拡散符号P1とスペク
トル拡散信号との逆拡散に応じた平滑回路(24)の出
力信号がトランスミッションS6を介してコンデンサー
C1に保持される。Then, during the period T6 of FIG. 4, the timing signals a, d and f are at "H" level, and the transmission gates S1, S4 and S6 are turned on. Therefore, the first spreading code P1 is selected, and the output signal of the smoothing circuit (24) corresponding to the despreading of the first spreading code P1 and the spread spectrum signal is held in the capacitor C1 via the transmission S6.
【0030】さらに、図4のT7期間、タイミング信号
e及びfは「L」レベルであるので、トランスミッショ
ンゲートS5及びS6はオフし、コンデンサーC1及び
C2には何ら保持されない。また、タイミング信号gは
「H」レベルとなるので、トランスミッションゲートS
7及びS8はオンする。比較回路(25)は、前記コン
デンサーC1、C2の保持レベルを比較し、前記コンデ
ンサーC2の値がコンデンサーC1より大きい場合のみ
「H」レベルの信号を発生し、タイミング信号iの
「H」レベルに応じて前記比較回路(25)の出力信号
は第2制御信号発生回路(26)に取り込まれる。Further, since the timing signals e and f are at "L" level during the period T7 in FIG. 4, the transmission gates S5 and S6 are turned off, and nothing is held in the capacitors C1 and C2. Further, since the timing signal g becomes the “H” level, the transmission gate S
7 and S8 are turned on. The comparison circuit (25) compares the holding levels of the capacitors C1 and C2, generates an "H" level signal only when the value of the capacitor C2 is larger than the capacitor C1, and sets the "H" level of the timing signal i. In response, the output signal of the comparison circuit (25) is taken into the second control signal generation circuit (26).
【0031】図4のT8期間、タイミング信号jが
「H」レベルになるので、比較回路(25)の出力信号
が「H」レベルであると、分周回路(14)の発生タイ
ミングを遅らせる遅れ第2制御信号が発生する。尚、T
5乃至T8の期間、タイミング信号hが「L」レベルな
ので、第2制御信号発生回路(26)は比較回路(2
4)の「H」の出力信号に応じて遅れ第2制御信号を発
生するように作用する。Since the timing signal j is at the "H" level during the period T8 in FIG. 4, if the output signal of the comparison circuit (25) is at the "H" level, the delay of delaying the generation timing of the frequency dividing circuit (14) is delayed. A second control signal is generated. Incidentally, T
Since the timing signal h is at the “L” level during the period from 5 to T8, the second control signal generation circuit (26) causes the comparison circuit (2
It operates so as to generate the delayed second control signal in accordance with the output signal of "H" in 4).
【0032】ここで、図5において、第1乃至3拡散符
号とスペクトル拡散信号との相関出力が図5のイ、ウ及
びアであった場合、図4のT3期間で比較回路(25)
の出力信号は「H」レベルとなるので、進み第2制御信
号が発生し、分周回路(14)の発生タイミングが早く
なる。その為、第1乃至第3拡散信号とスペクトル拡散
信号との相関出力は、図5のウ、エ及びイとなる。ま
た、第1乃至第3拡散符号とスペクトル拡散信号との相
関出力が図5のカ、キ及びオであった場合、図4のT7
期間で比較回路(25)の出力信号は「H」レベルとな
るので、遅れ第2制御信号が発生し、分周回路(14)
の発生タイミングが遅くなる。その為、第1乃至第3拡
散信号とスペクトル拡散信号との相関出力は、図5の
オ、カ及びエとなる。Here, in FIG. 5, when the correlation outputs of the first to third spreading codes and the spread spectrum signal are A, C, and A in FIG. 5, the comparison circuit (25) in the period T3 in FIG.
Since the output signal of is at "H" level, the advance second control signal is generated and the generation timing of the frequency dividing circuit (14) is advanced. Therefore, the correlation outputs of the first to third spread signals and the spread spectrum signal are c, d and a in FIG. Further, when the correlation outputs of the first to third spreading codes and the spread spectrum signal are C, K and O in FIG. 5, T7 in FIG.
During the period, the output signal of the comparison circuit (25) becomes the “H” level, so the delayed second control signal is generated and the frequency division circuit (14)
Is delayed. Therefore, the correlation outputs of the first to third spread signals and the spread spectrum signals are O, K and D in FIG.
【0033】よって、以上述べた如き図3のT1乃至T
8の動作を繰り返すことによって、第1拡散符号とスペ
クトル拡散信号との相関出力が図5のエになる。第1乗
算器(2)の出力信号は第1拡散符号P1とスペクトル
拡散信号とを乗算して得ているので、第1乗算器(2)
で正確なスペクトル逆拡散が行われる。尚、図3におい
て、包絡線検波回路(23)の出力レベルは微小に変化
している。よって、包絡線検波信号を平滑回路(24)
で平滑することによって、正確な比較回路(25)で比
較を行うことができる。また、図3の平滑回路(24)
に代えて最小値検出回路を接続し、包絡線検波回路(2
3)の出力信号の最小値を検出し、最小値検出回路の出
力信号を保持してもよい。Therefore, as described above, T1 to T of FIG.
By repeating the operation of 8, the correlation output between the first spread code and the spread spectrum signal becomes as shown in FIG. Since the output signal of the first multiplier (2) is obtained by multiplying the first spread code P1 by the spread spectrum signal, the first multiplier (2)
Accurate spectrum despreading is performed at. Incidentally, in FIG. 3, the output level of the envelope detection circuit (23) slightly changes. Therefore, the envelope detection signal is smoothed by the smoothing circuit (24).
By smoothing with, the comparison can be performed in the accurate comparison circuit (25). In addition, the smoothing circuit (24) of FIG.
Instead of the minimum value detection circuit, the envelope detection circuit (2
The minimum value of the output signal of 3) may be detected and the output signal of the minimum value detection circuit may be held.
【0034】図6は、図3の回路のうち保持回路として
のコンデンサーに代えて、メモリーを用いた構成例であ
る。図6において、A/D変換回路(27)は平滑回路
(23)の出力信号をデジタル変換する。メモリー(2
8)はA/D変換回路(27)のデジタルデータを記
憶、保持する。メモリー(28)はメモリー1及び2の
領域を有し、タイミング回路(19)からのタイミング
信号に応じて、メモリー1に第1拡散符号に応じたデジ
タルデータが記憶、保持され、メモリー2には第2及び
第3拡散符号に応じたのデジタルデータが交互に記憶、
保持される。そして、判定回路(29)は、メモリー
(28)の出力データを比較し、メモリー2のデジタル
データがメモリー1のデジタルデータより大の時、
「H」レベルの出力信号を発生する。また、保持回路と
して、コンデンサーや、A/D変換回路及びメモリーを
用いた実施例を示したが、これに限定することなく、他
の手段を保持回路に用いてもよい。FIG. 6 shows an example of a structure in which a memory is used instead of the capacitor as the holding circuit in the circuit of FIG. In FIG. 6, an A / D conversion circuit (27) digitally converts the output signal of the smoothing circuit (23). Memory (2
8) stores and holds the digital data of the A / D conversion circuit (27). The memory (28) has areas of the memories 1 and 2, and digital data corresponding to the first spreading code is stored and held in the memory 1 in accordance with the timing signal from the timing circuit (19), and in the memory 2. Digital data corresponding to the second and third spreading codes are alternately stored,
Retained. Then, the judging circuit (29) compares the output data of the memory (28), and when the digital data of the memory 2 is larger than the digital data of the memory 1,
An "H" level output signal is generated. Further, although an example in which a capacitor, an A / D conversion circuit and a memory are used as the holding circuit has been shown, other means may be used for the holding circuit without being limited to this.
【0035】次に、図7のタイミングチャートに基づい
て、分周回路(14)の動作を説明する。分周回路(1
4)は、例えば、m段の立ち上がり検出のフリップフロ
ップによって構成され、初段のフリップフロップは制御
回路(18)の第2制御信号に応じてクリアまたはプリ
セットされる。クロックとなる図7(イ)の如きVCO
(10)の出力信号が分周回路(14)に印加される
と、VCO(10)の出力信号の2分周の信号は図7
(ロ)及び(ヘ)の実線の如くなり、また、その4分周
の信号は図7(ハ)及び(ト)の実線の如くなり、さら
に、そのm分周の分周回路(14)の出力信号は実線の
如くなる。Next, the operation of the frequency dividing circuit (14) will be described with reference to the timing chart of FIG. Frequency divider (1
4) is composed of, for example, m-stage rising detection flip-flops, and the first-stage flip-flops are cleared or preset according to the second control signal of the control circuit (18). A VCO as shown in Fig. 7 (a) that serves as a clock
When the output signal of (10) is applied to the frequency dividing circuit (14), the signal obtained by dividing the output signal of the VCO (10) by 2 is obtained as shown in FIG.
The solid lines of (b) and (f) are shown, and the signal of the frequency division by 4 is as shown by the solid lines of (c) and (g) of FIG. 7, and further, the frequency dividing circuit (14) for the frequency division of m. The output signal of is like the solid line.
【0036】ここで、第2制御信号のうち図7(ホ)の
如き進み第2制御信号が分周回路(14)に印加される
と、初段のフリップフロップがクリアされ、図7(ロ)
の如く2分周の信号は「H」レベルから「L」レベルに
なる。その為、その後の2分周の信号は図7(ロ)の点
線の如くなり、さらに、4分周の信号は図7(ハ)の点
線の如くなる。その結果、分周回路(14)の出力信号
は図7(ニ)の点線の如くなり、図7(ニ)の実線に比
べ分周回路(14)の出力発生タイミングが早まる。Here, of the second control signals, when the advancing second control signal as shown in FIG. 7 (e) is applied to the frequency dividing circuit (14), the first-stage flip-flop is cleared, and FIG.
As described above, the frequency-divided signal changes from "H" level to "L" level. Therefore, the signal of the second frequency division becomes the dotted line of FIG. 7B, and the signal of the fourth frequency division becomes the dotted line of FIG. 7C. As a result, the output signal of the frequency dividing circuit (14) becomes as shown by the dotted line in FIG. 7 (d), and the output generation timing of the frequency dividing circuit (14) is earlier than in the solid line in FIG. 7 (d).
【0037】また、図7(リ)の如き遅れ第2制御信号
が分周回路(14)に印加されると、初段のフリップフ
ロップがプリセットされ、図7(ヘ)の如くクロックの
立ち上がりに応答せず、2分周の信号は「L」レベルを
維持する。その為、その後の2分周の信号は図7(ヘ)
の点線の如くなり、さらに、4分周の信号は図7(ト)
の点線の如くなる。その結果、分周回路(14)の出力
信号は図7(チ)の点線の如くなり、図7(チ)の実線
に比べ分周回路(14)の出力発生タイミングが遅くな
る。When the delayed second control signal as shown in FIG. 7 (i) is applied to the frequency divider circuit (14), the first stage flip-flop is preset and responds to the rising of the clock as shown in FIG. 7 (f). No, the signal divided by 2 maintains the “L” level. Therefore, the signal of the subsequent frequency division by 2 is shown in Fig. 7 (f).
It becomes like the dotted line of, and the signal of frequency division by 4 is shown in Fig. 7 (g).
It becomes like the dotted line. As a result, the output signal of the frequency dividing circuit (14) becomes as shown by the dotted line in FIG. 7C, and the output generation timing of the frequency dividing circuit (14) is delayed compared to the solid line in FIG. 7C.
【0038】[0038]
【発明の効果】以上に述べた如く、本発明によれば、拡
散符号とスペクトル拡散信号との相関出力を検出し、そ
の検出結果に応じて拡散符号のとスペクトル拡散信号と
の同期を取っているので、送信側と受信側との拡散符号
が同期し、正確なスペクトル逆拡散を行うことができ
る。As described above, according to the present invention, the correlation output between the spread code and the spread spectrum signal is detected, and the spread code and the spread spectrum signal are synchronized according to the detection result. Therefore, the spreading codes on the transmitting side and the receiving side are synchronized, and accurate spectrum despreading can be performed.
【0039】また、拡散符号発生回路の入力信号を発生
する過程で、前記入力信号の発生タイミングを調節し
て、拡散符号の位相を調節するので、温度変化、電源電
圧変化、経時変化、VCOの自走周波数のバラツキなど
に関係なくするとともに調節範囲を限定されることが無
く、常に正確なスペクトル逆拡散を行うことができる。
また、拡散符号のチップ周期に比べ十分小さい単位で拡
散符号の位相を調節すると、高精度に同期を取ることが
できる。Further, in the process of generating the input signal of the spread code generating circuit, the generation timing of the input signal is adjusted to adjust the phase of the spread code, so that temperature change, power supply voltage change, change over time, and VCO change. It is possible to always carry out accurate spectrum despreading regardless of variations in the free-running frequency and without limiting the adjustment range.
Also, if the phase of the spreading code is adjusted in a unit that is sufficiently smaller than the chip period of the spreading code, synchronization can be achieved with high accuracy.
【0040】さらに、時分割によって、拡散符号とスペ
クトル拡散信号との相関を検出し、保持するので、回路
を簡単化することができる。Furthermore, since the correlation between the spread code and the spread spectrum signal is detected and held by time division, the circuit can be simplified.
【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
【図2】従来例を示すブロック図である。FIG. 2 is a block diagram showing a conventional example.
【図3】本発明の要部を示すブロック図である。FIG. 3 is a block diagram showing a main part of the present invention.
【図4】本発明を説明するためのタイミングチャートで
ある。FIG. 4 is a timing chart for explaining the present invention.
【図5】本発明を説明するための波形図である。FIG. 5 is a waveform diagram for explaining the present invention.
【図6】本発明の他の実施例を示すブロック図である。FIG. 6 is a block diagram showing another embodiment of the present invention.
【図7】本発明の要部を説明するためのタイミングチャ
ートである。FIG. 7 is a timing chart for explaining an essential part of the present invention.
10 VCO 14 分周回路 15 第2拡散符号発生回路 16 第2選択回路 17 第2乗算器 18 相関検出回路 19 制御回路 20 分周回路 21 タイミング回路 22 BPF 23 包絡線検波回路 24 平滑回路 25 比較回路 26 第2制御信号発生回路 27 A/D変換回路 28 メモリー 29 判定回路 10 VCO 14 frequency divider circuit 15 second spreading code generation circuit 16 second selection circuit 17 second multiplier 18 correlation detection circuit 19 control circuit 20 frequency divider circuit 21 timing circuit 22 BPF 23 envelope detection circuit 24 smoothing circuit 25 comparison circuit 26 second control signal generation circuit 27 A / D conversion circuit 28 memory 29 determination circuit
Claims (10)
拡散受信装置であって、 前記スペクトル拡散信号を逆拡散する第1逆拡散回路
と、 該第1逆拡散回路の出力信号の位相に同期した出力信号
を発生する位相同期回路と、 該位相同期回路の出力信号に応じて、拡散符号の為のク
ロック信号を発生するクロック信号発生回路と、 該クロック信号発生回路の出力信号に応じて複数の拡散
符号を発生する拡散符号発生回路と、 前記スペクトル拡散信号と前記複数の拡散符号との相関
を検出する相関検出回路と、 該相関検出回路の出力信号に応じて、前記クロック信号
発生回路の出力位相を制御するための制御信号を発生す
る制御回路と、 を備えることを特徴とするスペクトル拡散受信装置。1. A spread spectrum receiving apparatus for receiving a spread spectrum signal, comprising: a first despreading circuit for despreading the spread spectrum signal; and an output signal synchronized with the phase of the output signal of the first despreading circuit. , A clock signal generating circuit for generating a clock signal for spreading code according to the output signal of the phase synchronizing circuit, and a plurality of spreading codes according to the output signal of the clock signal generating circuit. And a correlation detection circuit for detecting the correlation between the spread spectrum signal and the plurality of spread codes, and an output phase of the clock signal generation circuit according to an output signal of the correlation detection circuit. A spread spectrum receiving apparatus, comprising: a control circuit that generates a control signal for controlling.
散符号、前記第1拡散符号より所定の位相だけ進んだ第
2拡散符号及び第1拡散符号より所定の位相だけ遅れた
第3拡散符号を発生することを特徴とする請求項1記載
のスペクトル拡散受信装置。2. The spreading code generation circuit, according to an output signal of the clock signal generation circuit, a first spreading code, a second spreading code advanced from the first spreading code by a predetermined phase, and a first spreading code. The spread spectrum receiver according to claim 1, wherein the third spread code delayed by a predetermined phase is generated.
逆拡散する第2逆拡散回路と、 該第2逆拡散回路の出力信号のレベルを検出するレベル
検出回路と、 該レベル検出回路の出力信号を保持する保持回路と、 を備えることを特徴とする請求項1記載のスペクトル拡
散受信装置。3. The correlation detection circuit includes a second despreading circuit for despreading the spread spectrum signal with the plurality of spreading codes, and a level detection circuit for detecting a level of an output signal of the second despreading circuit. The spread spectrum receiver according to claim 1, further comprising: a holding circuit that holds an output signal of the level detection circuit.
ーからなることを特徴とする請求項3記載のスペクトル
拡散受信装置。4. The spread spectrum receiving apparatus according to claim 3, wherein the holding circuit comprises a capacitor for holding the output signal of the level detection circuit.
号発生回路の出力信号に応じて、第1拡散符号、前記第
1拡散符号より所定の位相だけ進んだ第2拡散符号及び
第1拡散符号より所定の位相だけ遅れた第3拡散符号を
発生し、 前記保持回路は、第1保持回路と、第2保持回路とから
成り、 前記第1保持回路は、前記第1拡散符号に応じた前記レ
ベル検出回路の出力信号を保持し、前記第2保持回路
は、前記第2拡散符号または第3拡散符号に応じた前記
レベル検出回路の出力信号を交互に保持することを特徴
とする請求項3記載のスペクトル拡散受信装置。5. The spreading code generation circuit, according to an output signal of the clock signal generation circuit, a first spreading code, a second spreading code advanced from the first spreading code by a predetermined phase, and a first spreading code. A third spreading code delayed by a predetermined phase is generated, the holding circuit includes a first holding circuit and a second holding circuit, and the first holding circuit is configured to correspond to the first spreading code. 4. The output signal of the level detection circuit is held, and the second holding circuit alternately holds the output signal of the level detection circuit according to the second spreading code or the third spreading code. The spread spectrum receiver described.
ることを特徴とする請求項3のスペクトル拡散信号受信
装置。6. The spread spectrum signal receiving apparatus according to claim 3, wherein the level detection circuit detects the minimum value of the output signal level of the second despreading circuit.
D変換回路と、 該A/D変換回路の出力データを記憶するメモリーと、 から成ることを特徴とする請求項3記載のスペクトル拡
散受信装置。7. The holding circuit is an A / D for digitally converting an output signal of the level detection circuit.
The spread spectrum receiver according to claim 3, comprising a D conversion circuit and a memory for storing output data of the A / D conversion circuit.
生回路とを備え、 前記比較回路は、相関検出回路の出力信号に応じて、相
関出力の変化方向を検出し、 前記制御信号発生回路は、前記比較回路の出力信号に応
じて進み又は遅れ制御信号を発生することを特徴とする
請求項1記載のスペクトル拡散受信装置。8. The control circuit includes a comparison circuit and a control signal generation circuit, wherein the comparison circuit detects a changing direction of a correlation output according to an output signal of the correlation detection circuit, and generates the control signal. The spread spectrum receiving apparatus according to claim 1, wherein the circuit generates a lead or lag control signal according to an output signal of the comparison circuit.
号発生回路の出力信号に応じて、第1拡散符号、前記第
1拡散符号より所定の位相だけ進んだ第2拡散符号及び
第1拡散符号より所定の位相だけ遅れた第3拡散符号を
発生し、 前記保持回路は、前記第1拡散符号に応じた前記レベル
検出回路の出力信号を保持する第1保持回路と、前記第
2拡散符号または第3拡散符号に応じた前記レベル検出
回路の出力信号を交互に保持する第2保持回路とから成
り、 前記比較回路は、前記第1及び第2保持回路の出力信号
を比較することを特徴とする請求項8記載のスペクトル
拡散受信装置。9. The spreading code generating circuit is configured to respond to an output signal of the clock signal generating circuit, a first spreading code, a second spreading code advanced from the first spreading code by a predetermined phase, and a first spreading code. A third spreading code delayed by a predetermined phase is generated, and the holding circuit holds the output signal of the level detecting circuit according to the first spreading code, and the second spreading code. A second holding circuit for alternately holding the output signal of the level detection circuit according to a third spreading code, wherein the comparison circuit compares the output signals of the first and second holding circuits. The spread spectrum receiver according to claim 8.
出回路の出力信号を保持する前記第2保持回路の出力信
号が前記第1保持回路の出力信号より大であると、進み
制御信号を発生し、 また、前記第3拡散符号に応じた前記レベル検出回路の
出力信号を保持する前記第2保持回路の出力信号が前記
第1保持回路の出力信号より大であると、遅れ制御信号
を発生することを特徴とする請求項9記載のスペクトル
拡散受信装置。10. If the output signal of the second holding circuit for holding the output signal of the level detection circuit corresponding to the second spreading code is larger than the output signal of the first holding circuit, a lead control signal is output. If the output signal of the second holding circuit that holds the output signal of the level detection circuit corresponding to the third spreading code is larger than the output signal of the first holding circuit, the delay control signal is generated. 10. The spread spectrum receiver according to claim 9, wherein the spread spectrum receiver is generated.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6826395A JP3183492B2 (en) | 1995-03-27 | 1995-03-27 | Spread spectrum receiver |
TW085100137A TW347626B (en) | 1995-03-27 | 1996-01-06 | Spectrum diffusion signal receiver |
US08/621,822 US5940428A (en) | 1995-03-27 | 1996-03-22 | Spread spectrum signal receiving apparatus |
CN96103719A CN1143868A (en) | 1995-03-27 | 1996-03-25 | Frequency band spreading receiver |
EP96302070A EP0739101A3 (en) | 1995-03-27 | 1996-03-26 | Spread spectrum signal receiving apparatus |
KR1019960008267A KR960036401A (en) | 1995-03-27 | 1996-03-26 | The spread spectrum receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6826395A JP3183492B2 (en) | 1995-03-27 | 1995-03-27 | Spread spectrum receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08265214A true JPH08265214A (en) | 1996-10-11 |
JP3183492B2 JP3183492B2 (en) | 2001-07-09 |
Family
ID=13368701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6826395A Expired - Fee Related JP3183492B2 (en) | 1995-03-27 | 1995-03-27 | Spread spectrum receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3183492B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6636550B1 (en) | 1997-12-26 | 2003-10-21 | Sanyo Electric Co., Ltd. | Bi-directional transmitter/receiver system and bi-directional transmitter/receiver |
-
1995
- 1995-03-27 JP JP6826395A patent/JP3183492B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6636550B1 (en) | 1997-12-26 | 2003-10-21 | Sanyo Electric Co., Ltd. | Bi-directional transmitter/receiver system and bi-directional transmitter/receiver |
Also Published As
Publication number | Publication date |
---|---|
JP3183492B2 (en) | 2001-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5365543A (en) | Transmitting circuit and receiving circuit | |
US5940428A (en) | Spread spectrum signal receiving apparatus | |
JPH09238093A (en) | Spread spectrum receiver | |
US5077754A (en) | Tau-dither circuit | |
JP3183492B2 (en) | Spread spectrum receiver | |
JP3183493B2 (en) | Spread spectrum receiver | |
JP4352557B2 (en) | Synchronous circuit | |
JPH08274685A (en) | Spread spectrum reception equipment | |
JPH08274686A (en) | Spread spectrum reception equipment | |
JP3234446B2 (en) | Spread spectrum signal demodulator | |
JPH08340316A (en) | Spread spectrum receiver | |
JP2770995B2 (en) | Receiver for spread spectrum communication | |
JPH10313289A (en) | Spread spectrum code timing synchronization device | |
JPH07297757A (en) | Spread spectrum receiver | |
JPH09261123A (en) | Spread spectrum receiving device | |
JP2562774B2 (en) | Transmission / reception timing synchronization control circuit | |
JP2650557B2 (en) | Synchronous spread spectrum modulated wave demodulator | |
JPH02132935A (en) | Receiving device for spread spectrum communication | |
JP3118938B2 (en) | Demodulator for spread spectrum communication | |
JP2001044889A (en) | Spread spectrum receiver | |
JPH07240700A (en) | Inverse spread spectrum circuit | |
JPH04172728A (en) | Spread spectrum signal receiver | |
JPH07240701A (en) | Spread spectrum circuit and inverse spread spectrum circuit | |
JPH10257018A (en) | Synchronization circuit | |
JPS595758A (en) | Synchronizing method of fh (frequency hopping) communication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |