JPH08260148A - Formation of thin film, semiconductor device and its production - Google Patents
Formation of thin film, semiconductor device and its productionInfo
- Publication number
- JPH08260148A JPH08260148A JP7067816A JP6781695A JPH08260148A JP H08260148 A JPH08260148 A JP H08260148A JP 7067816 A JP7067816 A JP 7067816A JP 6781695 A JP6781695 A JP 6781695A JP H08260148 A JPH08260148 A JP H08260148A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- iridium
- film
- semiconductor device
- iridium oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Inorganic Compounds Of Heavy Metals (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、薄膜の形成に係り、特
にイリジウム薄膜、酸化イリジウム薄膜を形成する薄膜
形成方法、半導体装置及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to thin film formation, and more particularly to a thin film forming method for forming an iridium thin film and an iridium oxide thin film, a semiconductor device and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】イリジウム薄膜は、ＳｒＴｉＯ3、（Ｂ
ａ，Ｓｒ）ＴｉＯ3等の高誘電性材料の電極として用い
られている。従来より、半導体装置の製造工程等では、
イリジウム薄膜を成膜するにはスパッタリング法が主と
して用いられていた。2. Description of the Related Art Iridium thin films are made of SrTiO 3 , (B
a, Sr) Used as an electrode of a high dielectric material such as TiO 3 . Conventionally, in the manufacturing process of semiconductor devices, etc.,
The sputtering method has been mainly used for forming an iridium thin film.
【０００３】図１１にスパッタリング装置の一例を示
す。イリジウム薄膜の成膜を行う成膜室８４には、イリ
ジウムのバルクからなるターゲット８６と、イリジウム
薄膜を堆積する基板８８とが対向して配置されている。
ターゲット８６と基板８８との間には直流電源９０が接
続されており、カソードとなるターゲット８６に大きな
負の電圧が印加できるようになっている。成膜室８４に
は更にＡｒ（アルゴン）ガス供給配管９２が接続されて
おり、成膜室８４内にスパッタガスであるＡｒを導入で
きるようになっている。また、基板保持部９４には、成
膜の際に必要に応じて基板８８を加熱するヒータ９６が
設けられている。FIG. 11 shows an example of a sputtering apparatus. In the film forming chamber 84 for forming the iridium thin film, a target 86 made of iridium bulk and a substrate 88 on which the iridium thin film is deposited are arranged to face each other.
A DC power supply 90 is connected between the target 86 and the substrate 88, so that a large negative voltage can be applied to the target 86 serving as a cathode. An Ar (argon) gas supply pipe 92 is further connected to the film forming chamber 84 so that Ar, which is a sputtering gas, can be introduced into the film forming chamber 84. Further, the substrate holding portion 94 is provided with a heater 96 that heats the substrate 88 as needed during film formation.
【０００４】次に、スパッタ法によるイリジウム薄膜の
成膜方法を説明する。始めに、成膜室８４内を排気口９
８に接続された真空ポンプ（図示せず）により減圧した
後、Ａｒガス供給配管９２よりＡｒガスを成膜室８４に
導入し、成膜室８４内の圧力を調整する。例えば、Ａｒ
ガスの流量を１０〜１００ｓｃｃｍに設定することによ
り、１〜５×１０-3Ｔｏｒｒ程度の圧力に調整する。Next, a method of forming an iridium thin film by the sputtering method will be described. First, the inside of the film forming chamber 84 is exhausted 9
After the pressure is reduced by a vacuum pump (not shown) connected to No. 8, Ar gas is introduced into the film forming chamber 84 through the Ar gas supply pipe 92, and the pressure in the film forming chamber 84 is adjusted. For example, Ar
By setting the gas flow rate to 10 to 100 sccm, the pressure is adjusted to about 1 to 5 × 10 −3 Torr.
【０００５】次いで、基板８８とターゲット８６との間
に直流電圧を印加し、Ａｒプラズマを発生させる。これ
により、解離したＡｒイオンがカソードであるターゲッ
ト８６に衝突してイリジウム原子をスパッタする。スパ
ッタされたイリジウム原子が基板８８に到達することに
より、基板８８上にイリジウム薄膜が堆積される。この
ようにして、スパッタリング法によるイリジウム薄膜の
形成が行われていた。Then, a DC voltage is applied between the substrate 88 and the target 86 to generate Ar plasma. As a result, the dissociated Ar ions collide with the target 86, which is the cathode, to sputter iridium atoms. When the sputtered iridium atoms reach the substrate 88, an iridium thin film is deposited on the substrate 88. In this way, the iridium thin film was formed by the sputtering method.
【０００６】また、最近では、特開平６−２９０７８９
号公報に、イリジウムの有機化合物を用いたＣＶＤ（化
学気相成長：Chemical Vapor Deposition）法によりイ
リジウム薄膜を形成する方法が提案されている。In addition, recently, Japanese Patent Laid-Open No. 6-290789
In the publication, there is proposed a method for forming an iridium thin film by a CVD (Chemical Vapor Deposition) method using an organic compound of iridium.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、上記従
来のスパッタリング法を用いてイリジウム薄膜を形成す
る薄膜形成方法では、凹凸パターンが描画されている基
板上にイリジウム薄膜を堆積すると、段差の上面と側面
に同じ厚さで膜を堆積することができないといった問題
があった。However, in the thin film forming method for forming an iridium thin film using the above-mentioned conventional sputtering method, when the iridium thin film is deposited on the substrate on which the concavo-convex pattern is drawn, the upper surface and the side surface of the step are formed. However, there is a problem that a film cannot be deposited with the same thickness.
【０００８】このため、複雑なパターン上にイリジウム
薄膜を堆積することは困難であり、例えば、ＤＲＡＭ
（ダイナミックランダムアクセスメモリ）の溝型キャパ
シタセル及びスタックドキャパシタセル構造における高
誘電性材料の電極として使用できないといった問題があ
った。また、特開平６−２９０７８９号公報記載の方法
によりイリジウム薄膜を堆積した場合には、凹凸パター
ンを有する基板上での被覆性はスパッタリング法により
堆積した場合と比較して非常に優れているが、イリジウ
ムの原料として、例えばイリジウムアセチルアセトネー
ト（以下、Ｉｒ（ａｃａｃ）3と呼ぶ）を用いた場合に
は、原料ガスを安定して供給することが難しく、成膜さ
れるイリジウム薄膜の膜厚ばらつきが大きくなるといっ
た問題があった。加えて、ＣＶＤ法により成膜した際に
イリジウム薄膜の膜厚ばらつきを小さくできる原材料は
見いだされていなかった。For this reason, it is difficult to deposit an iridium thin film on a complicated pattern. For example, DRAM
There is a problem that it cannot be used as an electrode of a high dielectric material in a groove type capacitor cell and a stacked capacitor cell structure of (dynamic random access memory). Further, when an iridium thin film is deposited by the method described in JP-A-6-290789, the coverage on a substrate having an uneven pattern is very excellent as compared with when deposited by a sputtering method When, for example, iridium acetylacetonate (hereinafter referred to as Ir (acac) 3 ) is used as a raw material of iridium, it is difficult to stably supply the raw material gas, and variations in film thickness of the iridium thin film to be formed. There was a problem that became large. In addition, no raw material has been found that can reduce the film thickness variation of the iridium thin film when the film is formed by the CVD method.
【０００９】本発明の目的は、段差表面の被覆性に優れ
たＣＶＤ法により膜厚ばらつきが小さいイリジウム薄
膜、酸化イリジウム薄膜を堆積する薄膜形成方法、並び
にイリジウム薄膜、酸化イリジウム薄膜を用いる半導体
装置及びその製造方法を提供することにある。An object of the present invention is to provide a thin film forming method for depositing an iridium thin film and an iridium oxide thin film having a small film thickness variation by a CVD method which is excellent in coverage of a step surface, and a semiconductor device using the iridium thin film and the iridium oxide thin film. It is to provide the manufacturing method.
【００１０】[0010]
【課題を解決するための手段】上記目的は、Ｉｒ（ＤＰ
Ｍ）3を原料に用いた化学気相成長法により、イリジウ
ム薄膜又は酸化イリジウム薄膜を成膜することを特徴と
する薄膜形成方法によって達成される。また、上記の薄
膜形成方法において、前記イリジウム薄膜又は前記酸化
イリジウム薄膜を成膜する基板を、５００〜６００℃の
温度に加熱することが望ましい。[Means for Solving the Problems] The above-mentioned object is Ir (DP
This is achieved by a thin film forming method characterized by forming an iridium thin film or an iridium oxide thin film by a chemical vapor deposition method using M) 3 as a raw material. In the thin film forming method described above, it is desirable that the substrate on which the iridium thin film or the iridium oxide thin film is formed is heated to a temperature of 500 to 600 ° C.
【００１１】また、上記の薄膜形成方法において、前記
イリジウム薄膜又は前記酸化イリジウム薄膜を成膜する
成膜室の反応圧力を１〜２０Ｔｏｒｒに設定することが
望ましい。また、上記の薄膜形成方法において、前記イ
リジウム薄膜を成膜する際には、前記イリジウム薄膜を
成膜する成膜室に水素ガスを導入することが望ましい。In the above thin film forming method, it is desirable to set the reaction pressure of the film forming chamber for forming the iridium thin film or the iridium oxide thin film to 1 to 20 Torr. Further, in the above-mentioned thin film forming method, when forming the iridium thin film, it is desirable to introduce hydrogen gas into a film forming chamber for forming the iridium thin film.
【００１２】また、上記の薄膜形成方法において、前記
水素ガスの分圧が０．１〜１４Ｔｏｒｒであることが望
ましい。また、上記の薄膜形成方法において、前記酸化
イリジウム薄膜を成膜する際には、前記酸化イリジウム
薄膜を成膜する成膜室に、酸素ガスを０．５〜１６Ｔｏ
ｒｒの分圧で導入することが望ましい。In the above thin film forming method, it is desirable that the partial pressure of the hydrogen gas is 0.1 to 14 Torr. Further, in the above-described thin film forming method, when forming the iridium oxide thin film, 0.5 to 16 To of oxygen gas is supplied to a film forming chamber for forming the iridium oxide thin film.
It is desirable to introduce at a partial pressure of rr.
【００１３】また、上記の薄膜形成方法により形成され
たイリジウム薄膜又は酸化イリジウム薄膜を有すること
を特徴とする半導体装置によっても達成される。また、
上部電極と、誘電体膜と、下部電極とが順次積層して形
成されたキャパシタを有する半導体装置において、前記
上部電極又は前記下部電極は、上記の薄膜形成方法によ
り成膜されたイリジウム薄膜を有することを特徴とする
半導体装置によっても達成される。The present invention can also be achieved by a semiconductor device having an iridium thin film or an iridium oxide thin film formed by the above thin film forming method. Also,
In a semiconductor device having a capacitor formed by sequentially stacking an upper electrode, a dielectric film, and a lower electrode, the upper electrode or the lower electrode has an iridium thin film formed by the above thin film forming method. It is also achieved by a semiconductor device characterized by the above.
【００１４】また、上記の半導体装置において、前記上
部電極又は前記下部電極は、前記イリジウム薄膜と、酸
化イリジウム薄膜との積層膜であることが望ましい。ま
た、上記の半導体装置において、前記上部電極又は前記
下部電極は、前記イリジウム薄膜とプラチナ薄膜との積
層膜であることが望ましい。また、上記の半導体装置に
おいて、前記上部電極又は前記下部電極は、前記イリジ
ウム薄膜と、酸化イリジウム薄膜と、プラチナ薄膜との
積層膜であることが望ましい。Further, in the above semiconductor device, the upper electrode or the lower electrode is preferably a laminated film of the iridium thin film and the iridium oxide thin film. Further, in the above semiconductor device, the upper electrode or the lower electrode is preferably a laminated film of the iridium thin film and the platinum thin film. Further, in the above semiconductor device, the upper electrode or the lower electrode is preferably a laminated film of the iridium thin film, the iridium oxide thin film, and the platinum thin film.
【００１５】また、上記の半導体装置において、前記酸
化イリジウム薄膜は、上記の薄膜形成方法により形成さ
れた酸化イリジウム薄膜であることが望ましい。また、
上記の薄膜形成方法によりイリジウム薄膜又は酸化イリ
ジウム薄膜を形成する工程を有することを特徴とする半
導体装置の製造方法によっても達成される。In the above semiconductor device, the iridium oxide thin film is preferably an iridium oxide thin film formed by the above thin film forming method. Also,
It is also achieved by a method for manufacturing a semiconductor device, which includes a step of forming an iridium thin film or an iridium oxide thin film by the above thin film forming method.
【００１６】[0016]
【作用】本発明によれば、Ｉｒ（ＤＰＭ）3を原料に用
いたＣＶＤ法によりイリジウム薄膜、酸化イリジウムを
成膜するので、表面凹凸がある下地基板上にも、被覆性
に優れたイリジウム薄膜及び酸化イリジウム薄膜を形成
することができる。また、従来のＩｒ（ａｃａｃ）3を
原料に用いた成膜方法と比較して、膜厚のばらつきを小
さく抑えることができる。According to the present invention, since the iridium thin film and the iridium oxide are formed by the CVD method using Ir (DPM) 3 as a raw material, the iridium thin film excellent in the covering property even on the base substrate having the uneven surface. And an iridium oxide thin film can be formed. Further, it is possible to suppress the variation in film thickness to be small as compared with the conventional film forming method using Ir (acac) 3 as a raw material.
【００１７】また、成膜する基板温度を５００〜６００
℃の温度に設定すれば、良質のイリジウム薄膜又は酸化
イリジウム薄膜を形成することができる。また、成膜室
の反応圧力を１〜２０Ｔｏｒｒに設定すれば、良質のイ
リジウム薄膜及び酸化イリジウム薄膜を形成することが
できる。また、イリジウム薄膜成膜の際に、成膜室内に
水素ガスを導入すれば、膜中への炭素の混入が少ないイ
リジウム薄膜を形成できるので、イリジウム薄膜の抵抗
率を大幅に減少することができる。また表面の平坦性を
改善することができる。The substrate temperature for film formation is set to 500 to 600.
If the temperature is set to ° C, a good quality iridium thin film or iridium oxide thin film can be formed. Further, if the reaction pressure in the film forming chamber is set to 1 to 20 Torr, a good quality iridium thin film and iridium oxide thin film can be formed. In addition, when hydrogen gas is introduced into the film forming chamber during the iridium thin film formation, the iridium thin film can be formed with less carbon mixed into the film, so that the resistivity of the iridium thin film can be significantly reduced. . In addition, the flatness of the surface can be improved.
【００１８】また、水素ガスの分圧を０．１〜１４Ｔｏ
ｒｒに設定すれば、上記の効果を得ることができる。ま
た、酸化イリジウム薄膜を成膜する際に成膜室に導入す
る酸素ガスの分圧を０．５〜１６Ｔｏｒｒに設定すれ
ば、良質の酸化イリジウム薄膜を形成することができ
る。Further, the partial pressure of hydrogen gas is 0.1 to 14 To.
When set to rr, the above effect can be obtained. When the partial pressure of the oxygen gas introduced into the film forming chamber when forming the iridium oxide thin film is set to 0.5 to 16 Torr, a good quality iridium oxide thin film can be formed.
【００１９】また、上記の薄膜形成方法により膜厚ばら
つきが小さく良質なイリジウム薄膜又は酸化イリジウム
薄膜を形成するので、半導体装置の信頼性等を向上する
ことができる。また、上記のイリジウム薄膜は、上部電
極と、誘電体膜と、下部電極とが順次積層して形成され
たキャパシタを有する半導体装置に適用することができ
る。Further, since the iridium thin film or the iridium oxide thin film of which quality is small and whose variation is small is formed by the above-mentioned thin film forming method, the reliability of the semiconductor device can be improved. Further, the above iridium thin film can be applied to a semiconductor device having a capacitor in which an upper electrode, a dielectric film, and a lower electrode are sequentially laminated.
【００２０】また、上記の半導体装置において、上部電
極又は下部電極には、イリジウム薄膜と酸化イリジウム
薄膜との積層膜を適用することができる。また、上記の
半導体装置において、上部電極又は下部電極には、イリ
ジウム薄膜とプラチナ薄膜との積層膜を適用することが
できる。また、上記の半導体装置において、上部電極又
は下部電極には、イリジウム薄膜と、酸化イリジウム薄
膜と、プラチナ薄膜との積層膜を適用することができ
る。In the above semiconductor device, a laminated film of an iridium thin film and an iridium oxide thin film can be applied to the upper electrode or the lower electrode. Further, in the above semiconductor device, a laminated film of an iridium thin film and a platinum thin film can be applied to the upper electrode or the lower electrode. Further, in the above semiconductor device, a laminated film of an iridium thin film, an iridium oxide thin film, and a platinum thin film can be applied to the upper electrode or the lower electrode.
【００２１】また、上記の半導体装置において、酸化イ
リジウム薄膜を上記の薄膜形成方法により形成すれば、
良質な酸化イリジウム薄膜を形成できるので、半導体装
置の信頼性等を向上することができる。また、上記の薄
膜形成方法によりイリジウム薄膜又は酸化イリジウム薄
膜を形成すれば、良質な半導体装置を製造することがで
きる。Further, in the above semiconductor device, if the iridium oxide thin film is formed by the above thin film forming method,
Since a good quality iridium oxide thin film can be formed, the reliability of the semiconductor device can be improved. Further, if an iridium thin film or an iridium oxide thin film is formed by the above thin film forming method, a good quality semiconductor device can be manufactured.
【００２２】[0022]
【実施例】本発明の第１の実施例による薄膜形成方法に
ついて図１乃至図５を用いて説明する。図１は本実施例
による薄膜形成方法に用いたＣＶＤ装置の概略図、図２
は本実施例による薄膜形成方法により形成したイリジウ
ム薄膜及び酸化イリジウム薄膜におけるＸ線回折スペク
トル、図３は成膜時間に対するイリジウム薄膜の膜厚変
化を示すグラフ、図４は水素分圧とイリジウム薄膜の抵
抗率との関係を示すグラフ、図５は水素分圧とイリジウ
ム薄膜の表面凹凸性との関係を示すグラフである。EXAMPLE A thin film forming method according to a first example of the present invention will be described with reference to FIGS. FIG. 1 is a schematic view of a CVD apparatus used in the thin film forming method according to this embodiment, and FIG.
Is an X-ray diffraction spectrum of an iridium thin film and an iridium oxide thin film formed by the thin film forming method according to the present embodiment, FIG. 3 is a graph showing a change in film thickness of the iridium thin film with respect to film forming time, and FIG. 4 is a partial pressure of hydrogen and iridium thin film. FIG. 5 is a graph showing the relationship with the resistivity, and FIG. 5 is a graph showing the relationship between the hydrogen partial pressure and the surface irregularity of the iridium thin film.
【００２３】本実施例による薄膜形成方法に用いたＣＶ
Ｄ装置を図１を用いて説明する。薄膜の成長を行う成膜
室１０には、真空ポンプ１２が接続されており、成膜室
１０内部を減圧できるようになっている。成膜室１０内
部には、成膜を行う基板１４を載置するためのサセプタ
１６が設けられている。サセプタ１６には、成膜の際に
基板１４を加熱するヒータ（図示せず）が設けられてい
る。CV used in the thin film forming method according to the present embodiment
The D device will be described with reference to FIG. A vacuum pump 12 is connected to the film forming chamber 10 for growing a thin film so that the inside of the film forming chamber 10 can be depressurized. Inside the film forming chamber 10, a susceptor 16 for mounting a substrate 14 on which a film is to be formed is provided. The susceptor 16 is provided with a heater (not shown) that heats the substrate 14 during film formation.
【００２４】成膜室１０には更に、Ｈ2（水素）又はＯ2
（酸素）ガスを導入するガス供給配管１８と、有機金属
原料を含むガスを導入するガス供給配管２０が接続され
ている。また、このようにして成膜室１０内に導入され
たガスが成膜室１０内に均一に供給されるように、成膜
室１０内にはシャワーヘッド２２が形成されている。ガ
ス供給配管２０の他方は、金属化合物を加熱昇華させて
キャリアガスとともに成膜室１０に導入するガス制御装
置２４に接続されている。The film forming chamber 10 is further provided with H 2 (hydrogen) or O 2
A gas supply pipe 18 for introducing an (oxygen) gas and a gas supply pipe 20 for introducing a gas containing an organometallic raw material are connected. A shower head 22 is formed in the film forming chamber 10 so that the gas introduced into the film forming chamber 10 in this manner is uniformly supplied into the film forming chamber 10. The other side of the gas supply pipe 20 is connected to a gas control device 24 that heats and sublimates the metal compound and introduces it into the film forming chamber 10 together with the carrier gas.
【００２５】ガス制御装置２４には、一般式、The gas control device 24 includes a general formula,
【００２６】[0026]
【化１】 で示される金属原料であるイリジウムジピバロイルメタ
ン（以下Ｉｒ（ＤＰＭ） 3と呼ぶ）が充填された原料容
器２６が設けられている。Ｉｒ（ＤＰＭ）3は室温にお
いてオレンジ色の粉末であり、成膜にあたってはこれを
昇華して用いる。このため、原料容器２６は、原料容器
２６を１５０〜２００℃程度の温度に加熱するための恒
温槽２８の内部に載置されている。[Chemical 1]Iridium dipivaloyl meta which is a metal raw material shown by
(Hereinafter Ir (DPM) 3Called))
A container 26 is provided. Ir (DPM)3At room temperature
It is an orange powder.
Use after sublimation. Therefore, the raw material container 26 is
For heating 26 to a temperature of about 150 to 200 ° C.
It is placed inside the warm bath 28.
【００２７】原料容器２６には更に、キャリアガスであ
るＡｒガスを導入するガス供給配管３０が接続されてお
り、ガス供給配管３０からＡｒガスを原料容器２６に導
入することにより、Ａｒガスとともに昇華されたＩｒ
（ＤＰＭ）3を成膜室１０に導入できるようになってい
る。また、成膜室１０、ガス供給配管１８、２０、成膜
室１０と原料容器２６間の配管には、配管内でのガスの
凝縮を抑えるためにヒータ３２が設けられており、成膜
にあたっては、Ｉｒ（ＤＰＭ）3の昇華温度より例えば
５℃程度高い１５０〜２１０℃で保温される。A gas supply pipe 30 for introducing an Ar gas as a carrier gas is further connected to the raw material container 26. By introducing the Ar gas into the raw material container 26 from the gas supply pipe 30, the gas is sublimated together with the Ar gas. Ir done
(DPM) 3 can be introduced into the film forming chamber 10. Further, a heater 32 is provided in the film forming chamber 10, the gas supply pipes 18 and 20, and the pipe between the film forming chamber 10 and the raw material container 26 in order to suppress condensation of gas in the pipe. Is kept at 150 to 210 ° C., which is about 5 ° C. higher than the sublimation temperature of Ir (DPM) 3 .
【００２８】次に、本実施例による薄膜形成方法を図１
を用いて説明する。成膜室１０内を真空ポンプ１２によ
り減圧した後、イリジウム薄膜を堆積する基板１４をサ
セプタ１６のヒータにより加熱する。次いで、キャリア
ガスであるＡｒガスを所定の流量だけ流し、昇華された
Ｉｒ（ＤＰＭ）3とともに成膜室に導入する。これと同
時にガス供給配管１８よりＨ2ガスを導入することによ
り、Ｉｒ（ＤＰＭ）3とＨ2ガスとが基板１４上で反応
し、基板１４上にはイリジウム薄膜が堆積される。Next, a thin film forming method according to this embodiment will be described with reference to FIG.
Will be explained. After depressurizing the inside of the film forming chamber 10 by the vacuum pump 12, the substrate 14 on which the iridium thin film is deposited is heated by the heater of the susceptor 16. Next, Ar gas, which is a carrier gas, is caused to flow at a predetermined flow rate and introduced into the film forming chamber together with sublimated Ir (DPM) 3 . At the same time, by introducing H 2 gas from the gas supply pipe 18, Ir (DPM) 3 and H 2 gas react on the substrate 14, and an iridium thin film is deposited on the substrate 14.
【００２９】基板１４上に酸化イリジウム薄膜を堆積す
る際には、Ｈ2ガスの代わりにＯ2ガスを成膜室１０内に
導入し、Ｉｒ（ＤＰＭ）3とＯ2ガスとを基板１４上で反
応させればよい。図２は、成膜室１０内の圧力を１０Ｔ
ｏｒｒ、キャリアガス流量を３００ｓｃｃｍ、Ｈ2ガス
又はＯ2ガスの分圧を０．５Ｔｏｒｒとして成膜したイ
リジウム薄膜及び酸化イリジウム薄膜をＸ線回折により
測定した結果である。図中（ａ）が酸化イリジウム薄膜
を成長したシリコン基板からの回折スペクトルを、
（ｂ）がイリジウム薄膜を成長したシリコン基板からの
回折スペクトルを示している。When depositing an iridium oxide thin film on the substrate 14, O 2 gas is introduced into the film forming chamber 10 instead of H 2 gas, and Ir (DPM) 3 and O 2 gas are deposited on the substrate 14. You can react with. In FIG. 2, the pressure in the film forming chamber 10 is set to 10T.
Orr, the carrier gas flow rate is 300 sccm, the partial pressure of H 2 gas or O 2 gas is 0.5 Torr, and the iridium thin film and the iridium oxide thin film are the results of measurement by X-ray diffraction. In the figure, (a) shows a diffraction spectrum from a silicon substrate on which an iridium oxide thin film is grown,
(B) shows a diffraction spectrum from a silicon substrate on which an iridium thin film is grown.
【００３０】なお、イリジウム薄膜は（１００）シリコ
ン基板上に成長し、酸化イリジウム薄膜は、（１００）
シリコン基板上に堆積した２０ｎｍのイリジウム薄膜上
に成長した。成膜速度はともに１００ｎｍ／ｍｉｎとし
た。図示するように、いずれの場合にも代表的な回折ピ
ークが観察されており、イリジウム薄膜、酸化イリジウ
ム薄膜が成長されていることが判る。The iridium thin film grows on a (100) silicon substrate, and the iridium oxide thin film grows on a (100) silicon substrate.
It was grown on a 20 nm iridium thin film deposited on a silicon substrate. Both film forming rates were 100 nm / min. As shown in the figure, typical diffraction peaks were observed in all cases, and it was found that the iridium thin film and the iridium oxide thin film were grown.
【００３１】本願発明者は、このようにして成長したイ
リジウム薄膜が、従来用いられているＩｒ（ａｃａｃ）
3によりイリジウム薄膜を成長する場合と比較して、製
造プロセス上の安定性に優れていることを新たに見いだ
した。以下に詳細に説明する。図３は、同一膜厚による
成膜を繰り返し行った場合の膜厚の変化を示したもので
ある。成膜条件は表１に示す通りである。The inventor of the present invention has proposed that the iridium thin film grown in this manner is Ir (acac)
It was newly found that compared with the case of growing an iridium thin film by 3 , the stability in the manufacturing process is superior. The details will be described below. FIG. 3 shows the change in film thickness when film formation with the same film thickness is repeated. The film forming conditions are as shown in Table 1.
【００３２】[0032]
【表１】 図示するように、金属原料としてＩｒ（ＤＰＭ）3を用
いた場合には、堆積されるイリジウム薄膜の膜厚はほと
んど変化しない。これに対し、Ｉｒ（ａｃａｃ）3を用
いた場合には膜厚のばらつきは非常に大きく、また、２
０時間以上の稼働では膜厚の減少がみられるようにな
る。[Table 1] As shown in the figure, when Ir (DPM) 3 is used as the metal raw material, the thickness of the deposited iridium thin film hardly changes. On the other hand, when Ir (acac) 3 is used, the variation in film thickness is very large, and 2
The film thickness decreases when the operation is performed for 0 hours or more.
【００３３】このようにＩｒ（ａｃａｃ）3を用いた場
合に膜厚ばらつきが大きいのは、Ｉｒ（ａｃａｃ）3が
安定した昇華特性を得られないからである。即ち、昇華
特性が安定していなければ成膜室１０に導入される原料
ガスの供給量が変動し、原料ガスの供給量に依存する成
膜速度は変化するので、膜厚がばらついてしまう。ま
た、Ｉｒ（ａｃａｃ）3を用いた場合には、２０時間以
上の稼働により膜厚が減少するが、これはＩｒ（ａｃａ
ｃ）3の劣化によるものである。時間の経過とともに有
機金属原料であるＩｒ（ＤＰＭ）や3Ｉｒ（ａｃａｃ）3
は劣化するが、その劣化の速度は主に温度に起因する。
このため、昇華温度の高いＩｒ（ａｃａｃ）3ではＩｒ
（ＤＰＭ）3と比較して劣化が早く、膜厚の減少をもた
らすのである。The reason why the variation in film thickness is large when Ir (acac) 3 is used is that Ir (acac) 3 cannot obtain a stable sublimation characteristic. That is, if the sublimation characteristics are not stable, the supply amount of the raw material gas introduced into the film forming chamber 10 changes, and the film forming rate that depends on the supply amount of the raw material gas changes, so that the film thickness varies. Further, when Ir (acac) 3 is used, the film thickness is reduced by operating for 20 hours or more.
c) Due to the deterioration of 3 . Over time, organometallic raw materials such as Ir (DPM) and 3 Ir (acac) 3
Deteriorates, but the rate of deterioration is mainly due to temperature.
Therefore, Ir (acac) 3 having a high sublimation temperature is Ir
As compared with (DPM) 3 , the deterioration is faster and the film thickness is reduced.
【００３４】これらのことから、ＣＶＤ法によりイリジ
ウム薄膜を形成するための原材料としては、Ｉｒ（ａｃ
ａｃ）3よりもＩｒ（ＤＰＭ）3が適しているものと考え
られる。次に、イリジウム薄膜を成膜する際に導入する
Ｈ2ガスの効果について説明する。From the above, as a raw material for forming the iridium thin film by the CVD method, Ir (ac
Ir (DPM) 3 is considered to be more suitable than ac) 3 . Next, the effect of the H 2 gas introduced when forming the iridium thin film will be described.
【００３５】図４は水素分圧に対する抵抗率の変化を示
すグラフ、図５は水素分圧に対する表面凹凸の変化を示
すグラフである。図示するように、成膜時にＨ2ガスを
導入しない場合には、イリジウム薄膜の抵抗率は１７９
２［Ω・ｃｍ］である。しかし、成膜時にＨ2ガスを導
入すると、その値は急激に減少する。例えば水素分圧が
約０．３［Ｔｏｒｒ］では、その値は１４８［Ω・ｃ
ｍ］となる。さらに水素分圧を減少すると、水素分圧が
約０．６２５［Ｔｏｒｒ］では抵抗率は４２．８［Ω・
ｃｍ］、水素分圧が約０．７［Ｔｏｒｒ］では抵抗率は
３３．８［Ω・ｃｍ］となり、水素分圧の増加とともに
比抵抗を減少することができる。このように抵抗率が水
素分圧に依存するのは膜中に含まれる炭素濃度の影響で
ある。FIG. 4 is a graph showing changes in resistivity with respect to hydrogen partial pressure, and FIG. 5 is a graph showing changes in surface irregularities with respect to hydrogen partial pressure. As shown, the resistivity of the iridium thin film is 179 when H 2 gas is not introduced during film formation.
It is 2 [Ω · cm]. However, when H 2 gas is introduced during film formation, the value thereof sharply decreases. For example, when the hydrogen partial pressure is about 0.3 [Torr], the value is 148 [Ω · c
m]. When the hydrogen partial pressure is further reduced, the resistivity is 42.8 [Ω · when the hydrogen partial pressure is about 0.625 [Torr].
cm], and the hydrogen partial pressure is about 0.7 [Torr], the resistivity is 33.8 [Ω · cm], and the specific resistance can be reduced as the hydrogen partial pressure increases. Thus, the resistivity depends on the hydrogen partial pressure because of the concentration of carbon contained in the film.
【００３６】イリジウム薄膜を成膜する材料としてＩｒ
（ＤＰＭ）3を用いた場合には、原料には多量に炭素が
含まれるために成膜したイリジウム薄膜中にも炭素が含
まれている。このような炭素の導入が抵抗率の増大をも
たらすが、添加したＨ2ガスが膜中の炭素と反応すれ
ば、気相中又は基板表面において水素と酸素が反応する
ことにより炭化水素を生成して気化するので、膜中に導
入される炭素濃度を減少することができる。Ir as a material for forming an iridium thin film
When (DPM) 3 is used, since the raw material contains a large amount of carbon, the iridium thin film thus formed also contains carbon. Such introduction of carbon causes an increase in resistivity. However, if the added H 2 gas reacts with carbon in the film, hydrogen reacts with oxygen in the gas phase or on the substrate surface to generate hydrocarbons. And vaporize, the concentration of carbon introduced into the film can be reduced.
【００３７】また、図５に示すように、成膜時にＨ2ガ
スを導入することには、形成されたイリジウム薄膜の表
面凹凸を小さくする効果もある。このように、本実施例
によれば、Ｉｒ（ＤＰＭ）3を用いてＣＶＤ法によりイ
リジウム薄膜、酸化イリジウム薄膜を成長したので、凹
凸パターンが描画された基板上であっても被覆性良く成
膜することができる。Further, as shown in FIG. 5, the introduction of H 2 gas during film formation also has the effect of reducing the surface irregularities of the formed iridium thin film. As described above, according to the present embodiment, since the iridium thin film and the iridium oxide thin film are grown by the CVD method using Ir (DPM) 3 , the film can be formed with good coverage even on the substrate on which the concavo-convex pattern is drawn. can do.
【００３８】また、反応室に水素を導入してイリジウム
薄膜を成長したので、抵抗率が低く、膜中に炭素の混入
が少ないイリジウム薄膜を形成することができる。な
お、本願発明者によれば、良質なイリジウム薄膜を形成
するためには、成膜の際に基板を５００〜６００℃程度
の温度に昇温し、成膜時の成膜室内圧力は１〜２０Ｔｏ
ｒｒ程度に設定し、水素分圧を０．１〜１４Ｔｏｒｒ程
度に設定することが望ましい。Further, since hydrogen is introduced into the reaction chamber to grow the iridium thin film, it is possible to form an iridium thin film having a low resistivity and little carbon mixed in the film. According to the inventor of the present application, in order to form a good quality iridium thin film, the substrate is heated to a temperature of about 500 to 600 ° C. during film formation, and the pressure in the film formation chamber during film formation is 1 to 20To
It is desirable to set the hydrogen partial pressure to about rr and the hydrogen partial pressure to about 0.1 to 14 Torr.
【００３９】また、良質な酸化イリジウム薄膜を形成す
るためには、成膜の際に基板を５００〜６００℃程度の
温度に昇温し、成膜時の成膜室内圧力は１〜２０Ｔｏｒ
ｒ程度に設定し、酸素分圧を０．５〜１６Ｔｏｒｒ程度
に設定することが望ましい。次に本発明の第２の実施例
による半導体装置及びその製造方法について図６乃至図
１０を用いて説明する。In order to form a good quality iridium oxide thin film, the temperature of the substrate is raised to a temperature of about 500 to 600 ° C. during film formation, and the pressure in the film formation chamber during film formation is 1 to 20 Torr.
It is desirable that the oxygen partial pressure is set to about r and the oxygen partial pressure is set to about 0.5 to 16 Torr. Next, a semiconductor device and a method of manufacturing the same according to a second embodiment of the present invention will be described with reference to FIGS.
【００４０】図６は本実施例による半導体装置の構造を
示す図、図７は本実施例による半導体装置の製造方法を
示す工程断面図、図８乃至図１０は本実施例の変形例に
よる半導体装置の構造を示す図である。本実施例では、
第１の実施例による薄膜製造方法により形成したイリジ
ウム薄膜を半導体装置に応用する例として、イリジウム
薄膜を下部電極とする薄膜キャパシタの構造及び製造方
法について示す。FIG. 6 is a diagram showing the structure of the semiconductor device according to the present embodiment, FIG. 7 is a process sectional view showing the method for manufacturing the semiconductor device according to the present embodiment, and FIGS. 8 to 10 are semiconductors according to a modification of the present embodiment. It is a figure which shows the structure of an apparatus. In this embodiment,
As an example of applying the iridium thin film formed by the thin film manufacturing method according to the first embodiment to a semiconductor device, a structure and a manufacturing method of a thin film capacitor having an iridium thin film as a lower electrode will be described.
【００４１】始めに、本実施例による半導体装置の構造
を図６を用いて説明する。シリコン基板４０上に形成さ
れた絶縁膜４２上には、イリジウム薄膜４４と酸化イリ
ジウム薄膜４６が順次積層して形成された下部電極４８
が形成されている。下部電極４８上には、ＳｒＴｉＯ3
により形成されたキャパシタ誘電体膜５０が形成されて
いる。キャパシタ誘電体膜５０上には、ＴｉＮにより形
成された上部電極５２が形成されている。このようにし
て形成されたキャパシタ上には、絶縁膜５４が形成され
ており、絶縁層５４に形成されたスルーホール５６に
は、上部電極５２、下部電極４８に接続する配線層５８
が形成されている。First, the structure of the semiconductor device according to the present embodiment will be described with reference to FIG. A lower electrode 48 formed by sequentially stacking an iridium thin film 44 and an iridium oxide thin film 46 on an insulating film 42 formed on a silicon substrate 40.
Are formed. SrTiO 3 is deposited on the lower electrode 48.
A capacitor dielectric film 50 formed by is formed. An upper electrode 52 made of TiN is formed on the capacitor dielectric film 50. An insulating film 54 is formed on the capacitor thus formed, and a wiring layer 58 connected to the upper electrode 52 and the lower electrode 48 is formed in a through hole 56 formed in the insulating layer 54.
Are formed.
【００４２】次に、本実施例による半導体装置の製造方
法を図７を用いて説明する。まず、絶縁膜４２が形成さ
れたシリコン基板４０上に、下部電極４８となるイリジ
ウム薄膜４４を、Ｉｒ（ＤＰＭ）3を原料に用いたＣＶ
Ｄ法により堆積する。イリジウム薄膜４４の成膜条件
は、例えば、昇華温度を１５０℃、キャリアガスである
Ａｒガスの流量を３００ｓｃｃｍ、Ｈ2ガスの流量を１
００〜３００ｓｃｃｍ、基板温度５００〜６００℃、成
膜圧力１〜１０Ｔｏｒｒ、成膜速度１０ｎｍ／ｍｉｎ、
膜厚１００ｎｍとする。Next, the method of manufacturing the semiconductor device according to the present embodiment will be explained with reference to FIGS. First, an iridium thin film 44 to be a lower electrode 48 is formed on a silicon substrate 40 on which an insulating film 42 is formed, and a CV using Ir (DPM) 3 as a raw material.
Deposit by the D method. The conditions for forming the iridium thin film 44 are, for example, a sublimation temperature of 150 ° C., a flow rate of Ar gas as a carrier gas of 300 sccm, and a flow rate of H 2 gas of 1.
00-300 sccm, substrate temperature 500-600 ° C., film formation pressure 1-10 Torr, film formation rate 10 nm / min,
The film thickness is 100 nm.
【００４３】次いで、このようにして成膜したイリジウ
ム薄膜４４の表面を、例えばＲＴＡ（短時間アニール：
Rapid Thermal Annealing）法を用いて酸化し、膜厚３
０〜５０ｎｍ程度の酸化イリジウム薄膜４６を形成す
る。ＲＴＡ条件は、例えば、処理温度６００℃、処理時
間１０〜２０秒とする。続いて、通常のリソグラフィー
技術とイオンミリング技術により、イリジウム薄膜４４
と酸化イリジウム薄膜４６とからなる積層膜をパターニ
ングし、下部電極４８を形成する。Next, the surface of the iridium thin film 44 thus formed is subjected to, for example, RTA (short-time annealing:
Rapid Thermal Annealing method is used to oxidize the film to a thickness of 3
An iridium oxide thin film 46 of about 0 to 50 nm is formed. The RTA conditions are, for example, a processing temperature of 600 ° C. and a processing time of 10 to 20 seconds. Then, the iridium thin film 44 is formed by the usual lithography technique and ion milling technique.
The lower electrode 48 is formed by patterning the laminated film composed of and the iridium oxide thin film 46.
【００４４】その後、スパッタ法により、キャパシタ誘
電体膜５０となるＳｒＴｉＯ3膜を堆積する。スパッタ
条件は、例えば、ターゲットにＳｒＴｉＯ3を、スパッ
タガスに１０％のＯ2を含むＡｒガスを用い、成長真空
度１０ｍＴｏｒｒ、基板温度４５０℃、膜厚１００ｎｍ
とする。次いで、スパッタ法により、上部電極５２とな
るＴｉＮ膜を堆積する。スパッタ条件は、例えば、ター
ゲットにＴｉを、スパッタガスに２０％のＮ2を含むＡ
ｒガスを用い、成長真空度１０ｍＴｏｒｒ、基板温度２
００℃、膜厚１００ｎｍとする。After that, an SrTiO 3 film to be the capacitor dielectric film 50 is deposited by the sputtering method. The sputtering conditions are, for example, SrTiO 3 as a target, Ar gas containing 10% O 2 as a sputtering gas, a growth vacuum degree of 10 mTorr, a substrate temperature of 450 ° C., and a film thickness of 100 nm.
And Then, a TiN film to be the upper electrode 52 is deposited by the sputtering method. The sputtering conditions are, for example, A in which Ti is used as a target and 20% N 2 is used as a sputtering gas.
Growth rate 10 mTorr, substrate temperature 2 using r gas
The temperature is 00 ° C. and the film thickness is 100 nm.
【００４５】続いて、反応性イオンエッチング法によ
り、ＴｉＮ膜を加工して上部電極５２をパターニングす
る（図７（ａ））。エッチング条件は、例えば、エッチ
ングガスにＣｌ2を用い、圧力２００ｍＴｏｒｒ、基板
温度６０℃、投入電力２００Ｗとする。その後、通常の
リソグラフィー技術によりレジスト６０のパターニング
を行った後、ウェットエッチングによりＳｒＴｉＯ3膜
をパターニングしてキャパシタ誘電体膜５０とする（図
７（ｂ））。Then, the TiN film is processed by the reactive ion etching method to pattern the upper electrode 52 (FIG. 7A). As the etching conditions, for example, Cl 2 is used as an etching gas, the pressure is 200 mTorr, the substrate temperature is 60 ° C., and the input power is 200 W. After that, the resist 60 is patterned by a normal lithography technique, and then the SrTiO 3 film is patterned by wet etching to form a capacitor dielectric film 50 (FIG. 7B).
【００４６】次いで、このように形成されたキャパシタ
上にＣＶＤ法により絶縁膜５４を堆積する。成膜条件
は、例えば、反応ガスにＳｉＨ4とＮ2ＯとＮ2との混合
ガスを用い、圧力１Ｔｏｒｒ、成膜速度１３０ｎｍ／ｍ
ｉｎ、基板温度３２０℃、投入電力２０Ｗ、膜厚２５０
ｎｍとする。続いて、下部電極４８と上部電極５２から
配線を引き出すためのスルーホール５６を絶縁膜５４に
開口する（図７（ｃ））。スルーホール形成には反応性
イオンエッチングを用いる。エッチング条件は、例え
ば、反応ガスとしてＣＦ4とＣＨＦ3との混合ガスを用
い、圧力２００ｍＴｏｒｒ、エッチングレート７０ｎｍ
／ｍｉｎ、基板温度４０℃、投入電力２００Ｗとする。Next, an insulating film 54 is deposited on the thus formed capacitor by the CVD method. The film forming conditions are, for example, a mixed gas of SiH 4 , N 2 O and N 2 as a reaction gas, a pressure of 1 Torr and a film forming rate of 130 nm / m.
in, substrate temperature 320 ° C., input power 20 W, film thickness 250
nm. Then, a through hole 56 for drawing a wiring from the lower electrode 48 and the upper electrode 52 is opened in the insulating film 54 (FIG. 7C). Reactive ion etching is used for forming the through holes. The etching conditions are, for example, a mixed gas of CF 4 and CHF 3 as a reaction gas, a pressure of 200 mTorr, and an etching rate of 70 nm.
/ Min, substrate temperature 40 ° C., and input power 200 W.
【００４７】その後、配線層５８となるＡｌをスパッタ
法により成膜し、パターニングすることにより配線層５
８を形成する（図７（ｄ））。スパッタ条件は、例え
ば、スパッタガスにＡｒを用い、圧力１ｍＴｏｒｒ、成
膜速度６００ｎｍ／ｍｉｎ、基板温度を室温、投入電力
７ｋＷ、膜厚６００ｎｍとする。エッチング条件は、例
えば、エッチングガスにＣｌ2を用い、圧力２００ｍＴ
ｏｒｒ、エッチングレート５００ｎｍ／ｍｉｎ、基板温
度４０℃、投入電力２００Ｗとする。After that, an Al film to be the wiring layer 58 is formed by a sputtering method and patterned to form the wiring layer 5.
8 is formed (FIG. 7D). As the sputtering conditions, for example, Ar is used as the sputtering gas, the pressure is 1 mTorr, the film formation rate is 600 nm / min, the substrate temperature is room temperature, the input power is 7 kW, and the film thickness is 600 nm. The etching conditions are, for example, Cl 2 used as an etching gas and a pressure of 200 mT.
orr, etching rate 500 nm / min, substrate temperature 40 ° C., and input power 200 W.
【００４８】このようにして形成した薄膜キャパシタの
リーク特性の評価を行った結果、面積１００×１００μ
ｍ2のキャパシタの上部電極５２と下部電極４８との間
に１０Ｖのバイアスを印加した際のリーク電流は１×１
０-6ｃｍ-2であった。また、キャパシタ誘電体膜５０の
有する比誘電率は２００であり、比誘電率が高くリーク
特性に優れたキャパシタを形成することができた。The leakage characteristics of the thin film capacitor thus formed were evaluated, and as a result, the area was 100 × 100 μm.
The leak current when a bias of 10 V is applied between the upper electrode 52 and the lower electrode 48 of the m 2 capacitor is 1 × 1.
It was 0 -6 cm -2 . Further, the dielectric constant of the capacitor dielectric film 50 was 200, and a capacitor having a high relative dielectric constant and excellent leak characteristics could be formed.
【００４９】このように、本実施例によれば、Ｉｒ（Ｄ
ＰＭ）3を原料に用いたＣＶＤ法により成膜したイリジ
ウム薄膜によりキャパシタ電極を形成したので、ＳｒＴ
ｉＯ 3等の高誘電性材料を誘電体膜として用いたキャパ
シタを形成することができる。なお、上記実施例では薄
膜キャパシタを単体で形成したが、他のデバイスに上記
キャパシタを適用してもよい。As described above, according to this embodiment, Ir (D
PM)3Formed by the CVD method using
Since the capacitor electrode was formed by the thin film of Sm, the SrT
iO 3Capacitors using high dielectric materials such as
Sita can be formed. In the above example, the thin
The film capacitor was formed as a single unit.
A capacitor may be applied.
【００５０】例えば、図８に示すようにＤＲＡＭのキャ
パシタに適用することができる。即ち、素子分離膜６２
により画定されたシリコン基板４０上の素子領域には、
ソース拡散層６４と、ドレイン拡散層６６と、ゲート電
極６８とにより構成された転送トランジスタＴｒが形成
されている。ドレイン拡散層６６上には、ビット線を構
成する配線層７０が形成されている。転送トランジスタ
Ｔｒが形成されたシリコン基板４０上には、ソース拡散
層６４上にスルーホール７２が形成された層間絶縁膜５
４が形成されている。For example, it can be applied to a capacitor of DRAM as shown in FIG. That is, the element isolation film 62
The device area on the silicon substrate 40 defined by
A transfer transistor Tr including a source diffusion layer 64, a drain diffusion layer 66, and a gate electrode 68 is formed. A wiring layer 70 forming a bit line is formed on the drain diffusion layer 66. On the silicon substrate 40 on which the transfer transistor Tr is formed, the interlayer insulating film 5 in which the through hole 72 is formed on the source diffusion layer 64 is formed.
4 are formed.
【００５１】層間絶縁膜７４上には、バリア層７６を介
して、イリジウムにより形成された下部電極４８と、Ｓ
ｒＴｉＯ3により形成されたキャパシタ誘電体膜５０
と、ＴｉＮにより形成された上部電極５２とを有するキ
ャパシタＣが形成されている。下部電極４８は、バリア
層７６と、スルーホール７２に埋め込まれた導電性のプ
ラグ７８とを介してソース拡散層６４に接続されてい
る。また、キャパシタＣ上には層間絶縁膜８０が形成さ
れており、その上部には配線層８２が形成されている。On the interlayer insulating film 74, the lower electrode 48 made of iridium and the S via the barrier layer 76 are provided.
Capacitor dielectric film 50 formed of rTiO 3
And an upper electrode 52 made of TiN, are formed. The lower electrode 48 is connected to the source diffusion layer 64 via the barrier layer 76 and the conductive plug 78 embedded in the through hole 72. An interlayer insulating film 80 is formed on the capacitor C, and a wiring layer 82 is formed on the interlayer insulating film 80.
【００５２】このようにして、１トランジスタ、１キャ
パシタにより構成されるＤＲＡＭを形成することができ
る。また、イリジウム薄膜はＣＶＤ法により堆積するの
で、段差部における被覆性にも優れている。従って、図
８に示すプレーナー型のキャパシタでなくてもよい。例
えば、図９に示すように単純スタック構造のキャパシタ
を構成することができる。In this way, a DRAM composed of one transistor and one capacitor can be formed. Further, since the iridium thin film is deposited by the CVD method, it is excellent in the coverage on the step portion. Therefore, it may not be the planar type capacitor shown in FIG. For example, a capacitor having a simple stack structure can be formed as shown in FIG.
【００５３】また、上記の実施例では、下部電極４８と
してイリジウム薄膜４４と酸化イリジウム薄膜４６との
積層膜を用い、キャパシタ誘電体膜５０としてＳｒＴｉ
Ｏ3膜を用い、上部電極５２としてＴｉＮ膜を用いた
が、これらに限定されるものではない。例えば、キャパ
シタ誘電体膜５０としてはＳｒＴｉＯ3の代わりに、
（Ｂａ，Ｓｒ）ＴｉＯ3を用いてもよいし、Ｐｂ（Ｚ
ｒ，Ｔｉ）Ｏ3等を用いてもよい。In the above embodiment, a laminated film of the iridium thin film 44 and the iridium oxide thin film 46 is used as the lower electrode 48, and SrTi is used as the capacitor dielectric film 50.
Although the O 3 film is used and the TiN film is used as the upper electrode 52, the present invention is not limited to these. For example, as the capacitor dielectric film 50, instead of SrTiO 3 ,
(Ba, Sr) TiO 3 may be used, or Pb (Z
r, Ti) O 3 or the like may be used.
【００５４】また、下部電極４８は、図１０（ａ）に示
すようにイリジウム薄膜４４のみで形成してもよい。ま
た、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3等、酸化イリジウム薄膜４
６と反応する材料をキャパシタ誘電体膜５０として用い
る場合には、下部電極４８は、図１０（ｂ）に示すよう
にイリジウム薄膜４４とＰｔ（プラチナ）膜４７との積
層膜により形成してもよいし、図１０（ｃ）に示すよう
にイリジウム薄膜４４と酸化イリジウム薄膜４６とＰｔ
（プラチナ）膜４７との積層膜により形成してもよい。The lower electrode 48 may be formed of only the iridium thin film 44 as shown in FIG. 10 (a). In addition, iridium oxide thin film 4 such as Pb (Zr, Ti) O 3
When a material that reacts with 6 is used as the capacitor dielectric film 50, the lower electrode 48 may be formed of a laminated film of an iridium thin film 44 and a Pt (platinum) film 47 as shown in FIG. As shown in FIG. 10C, the iridium thin film 44, the iridium oxide thin film 46, and Pt
It may be formed of a laminated film with the (platinum) film 47.
【００５５】また、上部電極５２を下部電極４８と同一
の構造にしてもよい。なお、積層膜により上部電極５２
を形成する場合には、各層の積層順を下部電極４８と逆
にすることにより構成すればよい。また、上記実施例で
は、イリジウム薄膜４４の表面を酸化することにより酸
化イリジウム薄膜４６を形成したが、第１の実施例で示
したように、Ｉｒ（ＤＰＭ）3を用いたＣＶＤ法により
成膜してもよい。The upper electrode 52 may have the same structure as the lower electrode 48. In addition, the upper electrode 52
In the case of forming, the layer may be formed by reversing the stacking order of each layer to that of the lower electrode 48. Further, in the above-mentioned embodiment, the iridium oxide thin film 46 is formed by oxidizing the surface of the iridium thin film 44. However, as shown in the first embodiment, the film is formed by the CVD method using Ir (DPM) 3. You may.
【００５６】[0056]
【発明の効果】以上の通り、本発明によれば、Ｉｒ（Ｄ
ＰＭ）3を原料に用いたＣＶＤ法によりイリジウム薄
膜、酸化イリジウムを成膜するので、表面凹凸がある下
地基板上にも、被覆性に優れたイリジウム薄膜及び酸化
イリジウム薄膜を形成することができる。As described above, according to the present invention, Ir (D
Since the iridium thin film and the iridium oxide are formed by the CVD method using PM) 3 as a raw material, the iridium thin film and the iridium oxide thin film having excellent coverage can be formed even on the underlying substrate having the uneven surface.
【００５７】また、従来のＩｒ（ａｃａｃ）3を原料に
用いた成膜方法と比較して、膜厚のばらつきを小さく抑
えることができる。また、成膜する基板温度を５００〜
６００℃の温度に設定すれば、良質のイリジウム薄膜又
は酸化イリジウム薄膜を形成することができる。また、
成膜室の反応圧力を１〜２０Ｔｏｒｒに設定すれば、良
質のイリジウム薄膜及び酸化イリジウム薄膜を形成する
ことができる。Further, as compared with the conventional film forming method using Ir (acac) 3 as a raw material, the variation in film thickness can be suppressed to be small. In addition, the substrate temperature for film formation is 500 to
If the temperature is set to 600 ° C., a good quality iridium thin film or iridium oxide thin film can be formed. Also,
If the reaction pressure in the film forming chamber is set to 1 to 20 Torr, good quality iridium thin films and iridium oxide thin films can be formed.
【００５８】また、イリジウム薄膜成膜の際に、成膜室
内に水素ガスを導入すれば、膜中への炭素の混入が少な
いイリジウム薄膜を形成できるので、イリジウム薄膜の
抵抗率を大幅に減少することができる。また表面の平坦
性を改善することができる。また、水素ガスの分圧を
０．１〜１４Ｔｏｒｒに設定すれば、上記の効果を得る
ことができる。Further, when hydrogen gas is introduced into the film forming chamber during the formation of the iridium thin film, the iridium thin film can be formed with less carbon mixed into the film, so that the resistivity of the iridium thin film is greatly reduced. be able to. In addition, the flatness of the surface can be improved. Further, the above effect can be obtained by setting the partial pressure of hydrogen gas to 0.1 to 14 Torr.
【００５９】また、酸化イリジウム薄膜を成膜する際に
成膜室に導入する酸素ガスの分圧を０．５〜１６Ｔｏｒ
ｒに設定すれば、良質の酸化イリジウム薄膜を形成する
ことができる。また、上記の薄膜形成方法により膜厚ば
らつきが小さく良質なイリジウム薄膜又は酸化イリジウ
ム薄膜を形成するので、半導体装置の信頼性等を向上す
ることができる。When the iridium oxide thin film is formed, the partial pressure of oxygen gas introduced into the film forming chamber is 0.5 to 16 Tor.
When set to r, a good quality iridium oxide thin film can be formed. Further, since the iridium thin film or the iridium oxide thin film having a small variation in film thickness and high quality is formed by the above-described thin film forming method, the reliability and the like of the semiconductor device can be improved.
【００６０】また、上記のイリジウム薄膜は、上部電極
と、誘電体膜と、下部電極とが順次積層して形成された
キャパシタを有する半導体装置に適用することができ
る。また、上記の半導体装置において、上部電極又は下
部電極には、イリジウム薄膜と酸化イリジウム薄膜との
積層膜を適用することができる。また、上記の半導体装
置において、上部電極又は下部電極には、イリジウム薄
膜とプラチナ薄膜との積層膜を適用することができる。The above iridium thin film can be applied to a semiconductor device having a capacitor in which an upper electrode, a dielectric film, and a lower electrode are sequentially laminated. Further, in the above semiconductor device, a laminated film of an iridium thin film and an iridium oxide thin film can be applied to the upper electrode or the lower electrode. Further, in the above semiconductor device, a laminated film of an iridium thin film and a platinum thin film can be applied to the upper electrode or the lower electrode.
【００６１】また、上記の半導体装置において、上部電
極又は下部電極には、イリジウム薄膜と、酸化イリジウ
ム薄膜と、プラチナ薄膜との積層膜を適用することがで
きる。。また、上記の半導体装置において、酸化イリジ
ウム薄膜を上記の薄膜形成方法により形成すれば、良質
な酸化イリジウム薄膜を形成できるので、半導体装置の
信頼性等を向上することができる。In the above semiconductor device, a laminated film of an iridium thin film, an iridium oxide thin film, and a platinum thin film can be applied to the upper electrode or the lower electrode. . Further, in the above semiconductor device, if the iridium oxide thin film is formed by the above thin film forming method, a good quality iridium oxide thin film can be formed, so that the reliability of the semiconductor device can be improved.
【００６２】また、上記の薄膜形成方法によりイリジウ
ム薄膜又は酸化イリジウム薄膜を形成すれば、良質な半
導体装置を製造することができる。If an iridium thin film or an iridium oxide thin film is formed by the above thin film forming method, a good quality semiconductor device can be manufactured.
【図１】本発明の第１の実施例による薄膜形成方法に用
いたＣＶＤ装置の概略図である。FIG. 1 is a schematic view of a CVD apparatus used in a thin film forming method according to a first embodiment of the present invention.
【図２】本発明の第１の実施例による薄膜形成方法によ
り形成したイリジウム薄膜及び酸化イリジウム薄膜にお
けるＸ線回折スペクトルである。FIG. 2 is an X-ray diffraction spectrum of an iridium thin film and an iridium oxide thin film formed by the thin film forming method according to the first embodiment of the present invention.
【図３】成膜時間に対するイリジウム薄膜の膜厚変化を
示すグラフである。FIG. 3 is a graph showing a change in film thickness of an iridium thin film with respect to film formation time.
【図４】水素分圧とイリジウム薄膜の抵抗率との関係を
示すグラフである。FIG. 4 is a graph showing the relationship between the hydrogen partial pressure and the resistivity of the iridium thin film.
【図５】水素分圧とイリジウム薄膜の表面凹凸性との関
係を示すグラフである。FIG. 5 is a graph showing the relationship between hydrogen partial pressure and surface irregularity of an iridium thin film.
【図６】本発明の第２の実施例による半導体装置の構造
を示す図である。FIG. 6 is a diagram showing a structure of a semiconductor device according to a second embodiment of the present invention.
【図７】本発明の第２の実施例による半導体装置の製造
方法を示す工程断面図である。FIG. 7 is a process cross-sectional view showing the method of manufacturing a semiconductor device according to the second embodiment of the present invention.
【図８】本発明の第２の実施例の変形例による半導体装
置の構造を示す図（その１）である。FIG. 8 is a view (No. 1) showing the structure of a semiconductor device according to a modification of the second embodiment of the present invention.
【図９】本発明の第２の実施例の変形例による半導体装
置の構造を示す図（その２）である。FIG. 9 is a view (No. 2) showing the structure of the semiconductor device according to the modification of the second embodiment of the present invention.
【図１０】本発明の第２の実施例の変形例による半導体
装置の構造を示す図（その３）である。FIG. 10 is a view (No. 3) showing the structure of the semiconductor device according to the modification of the second embodiment of the present invention.
【図１１】従来の薄膜形成方法を説明する図である。FIG. 11 is a diagram illustrating a conventional thin film forming method.
１０…成膜室 １２…真空ポンプ １４…基板 １６…サセプタ １８…ガス供給配管 ２０…ガス供給配管 ２２…シャワーヘッド ２４…ガス制御装置 ２６…原料容器 ２８…恒温槽 ３０…ガス供給配管 ３２…ヒータ ４０…シリコン基板 ４２…絶縁膜 ４４…イリジウム薄膜 ４６…酸化イリジウム薄膜 ４７…プラチナ膜 ４８…下部電極 ５０…キャパシタ誘電体膜 ５２…上部電極 ５４…絶縁膜 ５６…スルーホール ５８…配線層 ６０…レジスト ６２…素子分離膜 ６４…ソース拡散層 ６６…ドレイン拡散層 ６８…ゲート電極 ７０…配線層 ７２…スルーホール ７４…層間絶縁膜 ７６…バリア層 ７８…プラグ ８０…層間絶縁膜 ８２…配線層 ８４…成膜室 ８６…ターゲット ８８…基板 ９０…直流電源 ９２…Ａｒガス供給配管 ９４…基板保持部 ９６…ヒータ ９８…排気口 10 ... Film forming chamber 12 ... Vacuum pump 14 ... Substrate 16 ... Susceptor 18 ... Gas supply pipe 20 ... Gas supply pipe 22 ... Shower head 24 ... Gas control device 26 ... Raw material container 28 ... Constant temperature bath 30 ... Gas supply pipe 32 ... Heater 40 ... Silicon substrate 42 ... Insulating film 44 ... Iridium thin film 46 ... Iridium oxide thin film 47 ... Platinum film 48 ... Lower electrode 50 ... Capacitor dielectric film 52 ... Upper electrode 54 ... Insulating film 56 ... Through hole 58 ... Wiring layer 60 ... Resist 62 ... Element isolation film 64 ... Source diffusion layer 66 ... Drain diffusion layer 68 ... Gate electrode 70 ... Wiring layer 72 ... Through hole 74 ... Interlayer insulating film 76 ... Barrier layer 78 ... Plug 80 ... Interlayer insulating film 82 ... Wiring layer 84 ... Deposition chamber 86 ... Target 88 ... Substrate 90 ... DC power source 92 ... Ar gas supply pipe 94 ... Substrate holding unit 96 ... Heater 98 ... Exhaust port
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/285 Ｈ０１Ｌ 21/285 Ｃ ３０１ ３０１Ｚ 21/314 21/314 Ａ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location H01L 21/285 H01L 21/285 C 301 301Z 21/314 21/314 A
Claims (13)
相成長法により、イリジウム薄膜又は酸化イリジウム薄
膜を成膜することを特徴とする薄膜形成方法。1. A method for forming a thin film, which comprises depositing an iridium thin film or an iridium oxide thin film by a chemical vapor deposition method using Ir (DPM) 3 as a raw material.
する基板を、５００〜６００℃の温度に加熱することを
特徴とする薄膜形成方法。2. The thin film forming method according to claim 1, wherein the substrate on which the iridium thin film or the iridium oxide thin film is formed is heated to a temperature of 500 to 600 ° C.
いて、 前記イリジウム薄膜又は前記酸化イリジウム薄膜を成膜
する成膜室の反応圧力を１〜２０Ｔｏｒｒに設定するこ
とを特徴とする薄膜形成方法。3. The thin film forming method according to claim 1, wherein a reaction pressure of a film forming chamber for forming the iridium thin film or the iridium oxide thin film is set to 1 to 20 Torr. .
形成方法において、前記イリジウム薄膜を成膜する際に
は、前記イリジウム薄膜を成膜する成膜室に水素ガスを
導入することを特徴とする薄膜形成方法。4. The thin film forming method according to claim 1, wherein when forming the iridium thin film, hydrogen gas is introduced into a film forming chamber for forming the iridium thin film. A characteristic thin film forming method.
を特徴とする薄膜形成方法。5. The thin film forming method according to claim 4, wherein the partial pressure of the hydrogen gas is 0.1 to 14 Torr.
形成方法において、 前記酸化イリジウム薄膜を成膜する際には、前記酸化イ
リジウム薄膜を成膜する成膜室に、酸素ガスを０．５〜
１６Ｔｏｒｒの分圧で導入することを特徴とする薄膜形
成方法。6. The thin film forming method according to claim 1, wherein when forming the iridium oxide thin film, oxygen gas is supplied to a film forming chamber for forming the iridium oxide thin film. .5-
A method for forming a thin film, characterized in that the introduction is carried out at a partial pressure of 16 Torr.
形成方法により形成されたイリジウム薄膜又は酸化イリ
ジウム薄膜を有することを特徴とする半導体装置。7. A semiconductor device comprising an iridium thin film or an iridium oxide thin film formed by the thin film forming method according to any one of claims 1 to 6.
順次積層して形成されたキャパシタを有する半導体装置
において、 前記上部電極又は前記下部電極は、請求項１乃至５のい
ずれかに記載の薄膜形成方法により成膜されたイリジウ
ム薄膜を有することを特徴とする半導体装置。8. A semiconductor device having a capacitor formed by sequentially stacking an upper electrode, a dielectric film, and a lower electrode, wherein the upper electrode or the lower electrode is according to any one of claims 1 to 5. A semiconductor device comprising an iridium thin film formed by the thin film forming method described above.
と、酸化イリジウム薄膜との積層膜であることを特徴と
する半導体装置。9. The semiconductor device according to claim 8, wherein the upper electrode or the lower electrode is a laminated film of the iridium thin film and the iridium oxide thin film.
とプラチナ薄膜との積層膜であることを特徴とする半導
体装置。10. The semiconductor device according to claim 8, wherein the upper electrode or the lower electrode is a laminated film of the iridium thin film and the platinum thin film.
と、酸化イリジウム薄膜と、プラチナ薄膜との積層膜で
あることを特徴とする半導体装置。11. The semiconductor device according to claim 8, wherein the upper electrode or the lower electrode is a laminated film of the iridium thin film, the iridium oxide thin film, and the platinum thin film.
おいて、 前記酸化イリジウム薄膜は、請求項１、２、３又は６記
載の薄膜形成方法により形成された酸化イリジウム薄膜
であることを特徴とする半導体装置。12. The semiconductor device according to claim 9, wherein the iridium oxide thin film is an iridium oxide thin film formed by the thin film forming method according to claim 1, 2, 3 or 6. Semiconductor device.
膜形成方法によりイリジウム薄膜又は酸化イリジウム薄
膜を形成する工程を有することを特徴とする半導体装置
の製造方法。13. A method for manufacturing a semiconductor device, comprising a step of forming an iridium thin film or an iridium oxide thin film by the thin film forming method according to claim 1.
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07067816A JP3130757B2 (en) | 1995-03-27 | 1995-03-27 | Method for forming thin film for capacitor electrode, semiconductor device and method for manufacturing the same |
| US08/621,597 US5874364A (en) | 1995-03-27 | 1996-03-26 | Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same |
| KR1019960008522A KR100235545B1 (en) | 1995-03-27 | 1996-03-27 | Thin film fabricating method |
| US09/166,141 US6515843B2 (en) | 1995-03-27 | 1998-10-02 | Semiconductor capacitive device |
| KR1019990021702A KR100307463B1 (en) | 1995-03-27 | 1999-06-11 | Method for Forming Thin Film and Method for Fabricating the Semiconductor Device |
| US09/434,168 US6271077B1 (en) | 1995-03-27 | 1999-11-04 | Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same |
| KR1020000001132A KR100300289B1 (en) | 1995-03-27 | 2000-01-11 | Method for forming thin film |
| KR1020000044140A KR100310558B1 (en) | 1995-03-27 | 2000-07-31 | Capacity Device and Semiconductor Device |
| KR1020000083543A KR100304797B1 (en) | 1995-03-27 | 2000-12-28 | Capacity Device and Method for Fabricating the Capacity Device, and Semiconductor Device |
| KR1020000083544A KR100334206B1 (en) | 1995-03-27 | 2000-12-28 | Method for Fabricating the Semiconductor Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07067816A JP3130757B2 (en) | 1995-03-27 | 1995-03-27 | Method for forming thin film for capacitor electrode, semiconductor device and method for manufacturing the same |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000307909A Division JP2001158964A (en) | 2000-10-06 | 2000-10-06 | Semiconductor system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08260148A true JPH08260148A (en) | 1996-10-08 |
| JP3130757B2 JP3130757B2 (en) | 2001-01-31 |
Family
ID=13355857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07067816A Expired - Lifetime JP3130757B2 (en) | 1995-03-27 | 1995-03-27 | Method for forming thin film for capacitor electrode, semiconductor device and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3130757B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10242078A (en) * | 1997-02-25 | 1998-09-11 | Sharp Corp | Multilayer electrode using oxide conductor |
| WO1999024635A1 (en) * | 1997-11-10 | 1999-05-20 | Advanced Technology Materials, Inc. | Method of fabricating iridium-based materials and structures on substrates, and iridium source reagents therefor |
| US6420190B1 (en) | 1999-06-04 | 2002-07-16 | Seiko Epson Corporation | Method of manufacturing ferroelectric memory device |
| WO2004077501A3 (en) * | 2003-02-27 | 2004-11-11 | Nat Inst Of Advanced Ind Scien | Field-effect transistor and method for manufacturing field-effect transistor |
| JP2017141158A (en) * | 2017-04-05 | 2017-08-17 | 国立大学法人信州大学 | Iridium oxide nanosheet, dispersion solution containing the iridium oxide nanosheet and manufacturing method of the dispersion solution |
| JPWO2019098295A1 (en) * | 2017-11-15 | 2020-12-17 | 株式会社Flosfia | p-type oxide semiconductor film and its forming method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4065670B2 (en) * | 2001-08-09 | 2008-03-26 | 株式会社ルネサステクノロジ | Manufacturing method of semiconductor integrated circuit device |
-
1995
- 1995-03-27 JP JP07067816A patent/JP3130757B2/en not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10242078A (en) * | 1997-02-25 | 1998-09-11 | Sharp Corp | Multilayer electrode using oxide conductor |
| WO1999024635A1 (en) * | 1997-11-10 | 1999-05-20 | Advanced Technology Materials, Inc. | Method of fabricating iridium-based materials and structures on substrates, and iridium source reagents therefor |
| KR100549680B1 (en) * | 1997-11-10 | 2006-02-08 | 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 | Method of fabricating iridium-based materials and structures on substrates, and iridium source reagents therefor |
| US7605093B2 (en) | 1997-11-10 | 2009-10-20 | Advanced Technology Materials, In.C | Method of fabricating iridium-based materials and structures on substrates, and iridium source reagents therefor |
| US6420190B1 (en) | 1999-06-04 | 2002-07-16 | Seiko Epson Corporation | Method of manufacturing ferroelectric memory device |
| US6885050B2 (en) | 1999-06-04 | 2005-04-26 | Seiko Epson Corporation | Ferroelectric memory device and method of manufacturing the same |
| WO2004077501A3 (en) * | 2003-02-27 | 2004-11-11 | Nat Inst Of Advanced Ind Scien | Field-effect transistor and method for manufacturing field-effect transistor |
| JPWO2004077501A1 (en) * | 2003-02-27 | 2006-06-08 | 独立行政法人産業技術総合研究所 | Field effect transistor |
| JP4538636B2 (en) * | 2003-02-27 | 2010-09-08 | 独立行政法人産業技術総合研究所 | Field effect transistor and manufacturing method thereof |
| JP2017141158A (en) * | 2017-04-05 | 2017-08-17 | 国立大学法人信州大学 | Iridium oxide nanosheet, dispersion solution containing the iridium oxide nanosheet and manufacturing method of the dispersion solution |
| JPWO2019098295A1 (en) * | 2017-11-15 | 2020-12-17 | 株式会社Flosfia | p-type oxide semiconductor film and its forming method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3130757B2 (en) | 2001-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100235545B1 (en) | Thin film fabricating method | |
| US5733816A (en) | Method for depositing a tungsten layer on silicon | |
| EP1042529B1 (en) | Method for selectively depositing bismuth based ferroelectric films | |
| US6365519B2 (en) | Batch processing for semiconductor wafers to form aluminum nitride and titanium aluminum nitride | |
| KR960005681B1 (en) | Method for manufacturing a capacitor of semiconductor memory device | |
| JP2002285333A (en) | Method for producing semiconductor device | |
| JP3109485B2 (en) | Vapor phase growth method of metal oxide dielectric film | |
| JP3130757B2 (en) | Method for forming thin film for capacitor electrode, semiconductor device and method for manufacturing the same | |
| JP3672115B2 (en) | Thin film forming method and semiconductor device manufacturing method | |
| JP3488007B2 (en) | Thin film forming method, semiconductor device and manufacturing method thereof | |
| JP3137004B2 (en) | Method for manufacturing capacitor structure of semiconductor device | |
| EP1115148A1 (en) | Vapor growth method for metal oxide dielectric film and vapor growth device for metal oxide dielectric material | |
| US6297122B1 (en) | Method of forming conductive film and capacitor | |
| JP3676004B2 (en) | Method for forming ruthenium oxide film and method for manufacturing semiconductor device | |
| JP2001345285A (en) | Method for manufacturing semiconductor device and apparatus for producing semiconductor | |
| US6734100B2 (en) | Method of forming ruthenium thin film using plasma enhanced process | |
| JPH09249972A (en) | Forming method of thin film, semiconductor device and its production | |
| JP2001158964A (en) | Semiconductor system | |
| KR100353809B1 (en) | Method for manufacturing ferroelectric capacitor | |
| JP4212013B2 (en) | Dielectric film fabrication method | |
| JP3171246B2 (en) | Vapor phase growth method of metal oxide dielectric film | |
| JP3353835B2 (en) | Vapor phase growth method of metal oxide dielectric film | |
| JP2558917B2 (en) | Method for manufacturing semiconductor device | |
| JPH021124A (en) | Manufacture of dielectric film | |
| JP2735094B2 (en) | Thin film capacitor and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |