JPH08256030A - Automatic control circuit - Google Patents

Abstract

PURPOSE: To provide a circuit capable of preventing the leak of the automatic control circuit of an IC constituted of a capacity incorporated with a loop filter, suppressing the influence of noise and reducing temperature dependency. CONSTITUTION: A rectifier amplifier 142 detects the amplitude of an output signal from a gain control amplifier 141 for performing the gain control of a chrominance signal to be inputted corresponding to a control voltage VGCA. A current output type level comparator circuit 143 compares the output voltage with a reference voltage VDET and outputs a current output IDET. Resistors R1, R2 and an operational amplifier 11 are inserted to this output, a charging/ discharging current is supplied through the resistor R1 to a smoothing capacitor C, and the output of the operational amplifier 11 is supplied to the gain control amplifier 141 as the control voltage. The current output IDET is branched into pathes of resistors R1 and R2, and only the current of the (R2/(R1+R 2)).IDET flowing through the resistor R1 is related to the charging/discharging of the capacitor C. The detected current is reduced into R2/(R1+R2) and becomes a charging/discharging current and the same effect as the addition of capacitor of the multiple of (R1+R2)/R2 is obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】この発明は、半導体アナログ集積
回路の自動調整全般に係り、ループフィルタを内蔵コン
デンサで実現する自動調整回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates generally to automatic adjustment of semiconductor analog integrated circuits, and more particularly to an automatic adjustment circuit for realizing a loop filter with a built-in capacitor.

【０００２】[0002]

【従来の技術】近年、アナログ集積回路においても外付
け素子のＩＣ内への取り込みが進み、従来は難しいとさ
れていたコンデンサ類のＩＣへの内蔵が試みられるよう
になってきた。特にＰＬＬのループフィルタ、ＡＧＣ回
路やＡＣＣ回路のループフィルタ、さらに集積化フィル
タの自動調整用の平滑フィルタなど、集積回路内で自動
制御ループを構成する回路のループフィルタとして使用
されるケミコンクラスの大容量コンデンサまでもが内蔵
化の対象になってきている。アナログ集積回路の場合、
チップ上に形成できる現実的なコンデンサの容量は、１
００ｐＦ以下である。それ以上は、チップ上での占有面
積が増大し著しく不経済だからである。従って、ケミコ
ンクラスの大容量コンデンサを内蔵化する場合には、何
らかの工夫が必要になってくる。2. Description of the Related Art In recent years, even in analog integrated circuits, external devices have been incorporated into ICs, and it has been attempted to incorporate capacitors, which have been considered difficult in the past, into ICs. In particular, it is a large class of Chemi-Con class that is used as a loop filter of a circuit that constitutes an automatic control loop in an integrated circuit, such as a loop filter of a PLL, a loop filter of an AGC circuit or an ACC circuit, and a smoothing filter for automatic adjustment of an integrated filter. Even capacitance capacitors are becoming a target for internalization. For analog integrated circuits,
The capacity of a realistic capacitor that can be formed on a chip is 1
It is not more than 00 pF. This is because the area occupied on the chip increases, which is extremely uneconomical. Therefore, when incorporating a large capacity capacitor of Chemi-Con class, some kind of ingenuity is required.

【０００３】この場合、容易に考えられる方法は検波回
路のバイアス電流を極端に絞ってコンデンサへの充放電
電流を減らし、等価的に大時定数を実現するものであ
る。この具体例として、図１４のＡＣＣ回路を例に取っ
て説明する。図１４の回路は、入力される色信号を制御
電圧ＶＧＣＡでゲイン制御するゲイン制御アンプ１４１
と、出力信号を振幅検出するための整流アンプ１４２と
電流出力型のレベル比較回路１４３からなる振幅検波回
路と、その出力電流を平滑するコンデンサ（Ｃ０）と、
その端子電圧をゲイン制御アンプ１４１に供給するバッ
ファ回路１４４からなるフィードバック制御回路であ
る。出力信号は整流アンプ１４２で検出感度をアップさ
せるため増幅し整流して、図中に示したような整流波形
をレベル比較回路１４３の一方へ入力する。この波形は
信号振幅に応じて平均レベルが変化する。たとえば整流
アンプ１４２のゲインをＡＤＥＴとし、整流が全波整流
であるとすると、出力信号が振幅ＶＯＵＴの正弦波の場
合、整流アンプ１４２の基準電位に対する検出ＤＣレベ
ルは、ＡＤＥＴ・ＶＯＵＴ／２となる。レベル比較回路
１４３のもう一方の入力には、目標振幅に対応した基準
電圧ＶＤＥＴを与えておく。この回路は出力振幅が目標
振幅に比べて小さい場合コンデンサＣｏ端に充電電流を
流して端子電圧を上昇させる。出力振幅が目標振幅に比
べて大きい場合コンデンサ端から放電電流を引き抜き端
子電圧を下降させる。コンデンサＣｏの端子電圧は、バ
ッファ１４４を介してゲイン制御アンプ１４１に供給し
てこれをゲイン制御する。In this case, an easily conceivable method is to realize a large time constant equivalently by reducing the charge / discharge current to the capacitor by extremely narrowing the bias current of the detection circuit. As a concrete example of this, the ACC circuit of FIG. 14 will be described as an example. The circuit of FIG. 14 is a gain control amplifier 141 that controls the gain of an input color signal with a control voltage VGCA.
An amplitude detection circuit including a rectification amplifier 142 for detecting the amplitude of the output signal and a current output type level comparison circuit 143; and a capacitor (C0) for smoothing the output current.
The feedback control circuit includes a buffer circuit 144 that supplies the terminal voltage to the gain control amplifier 141. The output signal is amplified and rectified by the rectification amplifier 142 to increase the detection sensitivity, and the rectified waveform as shown in the figure is input to one of the level comparison circuits 143. The average level of this waveform changes according to the signal amplitude. For example, assuming that the gain of the rectification amplifier 142 is ADET and the rectification is full-wave rectification, when the output signal is a sine wave with an amplitude VOUT, the detected DC level with respect to the reference potential of the rectification amplifier 142 is ADET · VOUT / 2. . The reference voltage VDET corresponding to the target amplitude is given to the other input of the level comparison circuit 143. When the output amplitude is smaller than the target amplitude, this circuit causes a charging current to flow through the capacitor Co terminal to raise the terminal voltage. When the output amplitude is larger than the target amplitude, the discharge current is extracted from the capacitor end and the terminal voltage is lowered. The terminal voltage of the capacitor Co is supplied to the gain control amplifier 141 via the buffer 144 to control the gain.

【０００４】従って、ゲイン制御アンプ１４１のゲイン
が制御電圧ＶＧＣＡに対して正の制御特性を持つとする
と、出力振幅が目標に比べて小さい場合はゲインを上げ
て出力振幅を増大させ、出力振幅が目標に比べて大きい
場合はゲインを下げて出力振幅を減少させる。このよう
なフィードバック制御により入力信号がＡＧＣの制御範
囲にある限り、ループとしては出力振幅が、次式を満た
す振幅になるように動作する。Therefore, assuming that the gain of the gain control amplifier 141 has a positive control characteristic with respect to the control voltage VGCA, when the output amplitude is smaller than the target, the gain is increased to increase the output amplitude, and the output amplitude is If it is larger than the target, the gain is lowered to reduce the output amplitude. By such feedback control, as long as the input signal is within the control range of the AGC, the loop operates so that the output amplitude becomes the amplitude that satisfies the following expression.

【０００５】ＡＤＥＴ・ＶＯＵＴ／２＝ＶＤＥＴ すなわち、出力振幅は理想的には入力振幅に依存せず２
・ＶＤＥＴ／ＡＤＥＴで一定になる。実際の色信号では
基準となる振幅はバースト信号として同期信号の直後に
正弦波として挿入してあり、この振幅制御ループはバー
スト期間だけ動作させる。すなわちバースト期間だけコ
ンデンサＣｏをレベル比較回路１４３で充放電し、それ
以外はレベル比較回路１４３の動作を止めてコンデンサ
Ｃｏの保持電圧でゲイン制御アンプ１４１のゲインを一
定に保っておく。これを実現するために、レベル比較回
路１４３のバイアス電流ＩｏをＢＧ（バーストゲート）
パルスにてバーストゲート期間だけＯＮし、それ以外は
ＯＦＦして動作を止めている。ADET · VOUT / 2 = VDET That is, the output amplitude ideally does not depend on the input amplitude.
・ VDET / ADET will be constant. In the actual color signal, the reference amplitude is inserted as a burst signal as a sine wave immediately after the synchronizing signal, and this amplitude control loop is operated only during the burst period. That is, the capacitor Co is charged / discharged by the level comparison circuit 143 only during the burst period, and otherwise the operation of the level comparison circuit 143 is stopped and the gain of the gain control amplifier 141 is kept constant by the holding voltage of the capacitor Co. In order to realize this, the bias current Io of the level comparison circuit 143 is set to BG (burst gate).
The pulse turns on only for the burst gate period, and turns off for all other periods to stop the operation.

【０００６】以上のＡＣＣ回路において、内蔵コンデン
サＣｏの充放電を行うレベル比較回路１４３の具体的回
路例を図１５に示す。この回路は入力電圧を比較するト
ランジスタＱ１とＱ２の差動回路と、その差動出力電流
をそれぞれ折り返すトランジスタＱ３，Ｑ５と抵抗Ｒ
３，Ｒ５から成るカレントミラーＣＭ１およびトランジ
スタＱ４，Ｑ６と抵抗Ｒ４，Ｒ６から成るカレントミラ
ーＣＭ２と、そのうちカレントミラーＣＭ２をさらに折
り返してシングル変換するトランジスタＱ７，Ｑ８と抵
抗Ｒ７，Ｒ８から成るカレントミラーＣＭ３と、トラン
ジスタＱ１１と抵抗Ｒ９のバイアス電流とで構成してい
る。FIG. 15 shows a concrete circuit example of the level comparison circuit 143 for charging and discharging the built-in capacitor Co in the above ACC circuit. This circuit comprises a differential circuit of transistors Q1 and Q2 for comparing input voltages, transistors Q3 and Q5 for folding back the differential output current, and a resistor R.
3, a current mirror CM1 composed of R5 and transistors Q4 and Q6, and a current mirror CM2 composed of resistors R4 and R6, and a current mirror CM3 composed of transistors Q7 and Q8 and resistors R7 and R8 which further folds the current mirror CM2 back to single conversion. And the bias current of the transistor Q11 and the resistor R9.

【０００７】トランジスタＱ１側の入力ｇｍ＋がトラン
ジスタＱ２側の入力ｇｍ−より大きい時、入力の差動は
トランジスタＱ１がＯＮ、トランジスタＱ２がＯＦＦと
なり、バイアス電流はトランジスタＱ１→Ｑ３→Ｑ５と
いう経路で流れて出力端のコンデンサＣｏを充電する。
トランジスタＱ２側の入力ｇｍ−がトランジスタＱ１側
の入力ｇｍ＋より大きい時、入力の差動はトランジスタ
Ｑ２がＯＮ、トランジスタＱ１がＯＦＦとなり、バイア
ス電流はＱ２→Ｑ４→Ｑ６→Ｑ８→Ｑ７という経路で流
れて、出力端のコンデンサＣｏを放電する。When the input gm + on the transistor Q1 side is larger than the input gm- on the transistor Q2 side, the input differential turns on the transistor Q1 and turns off the transistor Q2, and the bias current flows through the path of the transistors Q1 → Q3 → Q5. To charge the capacitor Co at the output end.
When the input gm- on the transistor Q2 side is larger than the input gm + on the transistor Q1 side, the input differential turns on the transistor Q2, turns off the transistor Q1, and the bias current flows in the route of Q2 → Q4 → Q6 → Q8 → Q7. The capacitor Co at the output end is discharged.

【０００８】トランジスタＱ１２は、バーストゲート期
間以外はベース電圧がＨになりトランジスタＱ１１を強
制ＯＦＦさせて回路動作を止めている。この時はコンデ
ンサＣｏへの充放電は全く行われず、コンデンサＣｏは
電圧を保持したままトランジスタＱ９とＱ１０と抵抗Ｒ
１０のエミッタホロワを介してゲイン制御アンプ１４１
に制御電圧ＶＧＣＡを供給し続ける。In the transistor Q12, the base voltage becomes H except during the burst gate period, and the transistor Q11 is forcibly turned off to stop the circuit operation. At this time, the capacitor Co is not charged or discharged at all, and the capacitor Co holds the voltage and the transistors Q9 and Q10 and the resistor R are held.
Gain control amplifier 141 via 10 emitter followers
To the control voltage VGCA.

【０００９】このような動作において、コンデンサＣｏ
として内蔵コンデンサを使う場合、充放電リップルを小
さくしなければならないため、充放電電流を極端に小さ
くしする必要がある。このためにバイアス電流を数百ｎ
Ａ程度まで絞り込む。たとえば、バイアス電流を２６０
ｎＡまで絞り、コンデンサＣｏを１００ｐＦ、熱電圧を
２６ｍＶ（２７℃）とするとコンデンサＣｏ端の充放電
時定数は、 １００ｐＦ×２６ｍＶ／２６０ｎＡ＝１０μｓ となり、色副搬送波の周期２８０ｎｓの３６倍となっ
て、充放電リップルは問題ない程度に小さくなる。この
ように、２６０μＡのバイアス電流で動作させ、０．１
μＦの外付けコンデンサで平滑していたのと同じ動作
を、１／１０００のバイアス電流にすることにより１／
１０００の内蔵コンデンサで実現することができる。In such an operation, the capacitor Co
When the built-in capacitor is used as, the charge / discharge ripple must be made small, so the charge / discharge current must be made extremely small. For this reason, bias current of several hundreds n
Narrow to about A. For example, a bias current of 260
If the condenser Co is reduced to nA, the condenser Co is 100 pF, and the thermal voltage is 26 mV (27 ° C.), the charge / discharge time constant at the condenser Co end is 100 pF × 26 mV / 260 nA = 10 μs, which is 36 times the period 280 ns of the color subcarrier. , The charge / discharge ripple is small enough to cause no problem. In this way, operating with a bias current of 260 μA,
The same operation as smoothing with an external capacitor of μF is performed by changing the bias current to 1/1000.
It can be realized with 1000 built-in capacitors.

【００１０】しかし、この方法は現実には困難な信頼性
問題を含んでいる。最も大きな問題はこの回路がリーク
に極端に弱いことである。図１５の回路の場合、トラン
ジスタＱ５あるいはＱ７のトランジスタのコレクタ端子
にわずかでもリーク電流が存在すると、この電流でコン
デンサＣｏにて予定外の充電あるいは放電が起こりＡＣ
Ｃループが正常に機能しなくなってしまう。この例の回
路では１水平周期（６３．５μｓ）あたり３μｓのバー
スト期間で検波動作しているとすると、１水平周期あた
りの充電能力の最大値は、 ２６０ｎＡ×３μｓ／６３．５μｓ＝１２．３ｎＡ であり、リーク電流が１２．３ｎＡを越えると、振幅の
自動制御そのものが全く機能しない。そこまでいかない
までも、リーク電流がこの値より十分小さくなければ、
この回路が大きなオフセットを持つことになり、調整振
幅値が目標値に対し大きな誤差を持ってしまうことにな
る。元来原理的に発生する集積トランジスタのリークは
極めて小さい。ｎＡオーダーのリーク電流を持つ素子に
ついては、素材に含まれる欠陥や製造過程での何らかの
不純要因により引き起こされるもので、厳密には不良素
子に該当する。However, this method actually involves a difficult reliability problem. The biggest problem is that this circuit is extremely sensitive to leaks. In the case of the circuit of FIG. 15, if even a small leak current exists in the collector terminal of the transistor of the transistor Q5 or Q7, this current causes an unexpected charge or discharge in the capacitor Co, which causes AC.
The C loop will not work properly. In the circuit of this example, assuming that the detection operation is performed in a burst period of 3 μs per horizontal period (63.5 μs), the maximum value of the charging capacity per horizontal period is 260 nA × 3 μs / 63.5 μs = 12.3 nA When the leak current exceeds 12.3 nA, the automatic amplitude control itself does not function at all. Even if it does not go so far, if the leakage current is not sufficiently smaller than this value,
This circuit has a large offset, and the adjusted amplitude value has a large error with respect to the target value. The leakage of the integrated transistor, which originally occurs in principle, is extremely small. An element having a leakage current on the order of nA is caused by defects contained in the material or some impure factor in the manufacturing process, and strictly corresponds to a defective element.

【００１１】しかし、このような不良素子を含むＩＣを
全て選別で除去するのは極めて困難である。それはリー
ク電流が２５℃で約１０倍という極めて大きな正の温度
依存性を持つからである。通常の選別テストは常温で行
うので高温リークは除去できない。However, it is extremely difficult to selectively remove all the ICs including such defective elements. This is because the leak current has an extremely large positive temperature dependency of about 10 times at 25 ° C. Normal screening tests are performed at room temperature, so high temperature leaks cannot be removed.

【００１２】従って、選別テストで漏れて、市場に出て
高温時の誤動作となるケースが多発する恐れがある。集
積トランジスタにおいてリークが発生するのは、素子同
士のコレクタ間、コレクタとサブストレート間、コレク
タとエミッタ間などコレクタ端子からのものが多い。こ
のような観点からも、図１５の従来回路でトランジスタ
Ｑ１１のバイアス電流を絞りこむ方法は、コンデンサＣ
ｏ端に２つのコレクタ端子がつながっているのでリーク
が原因で信頼性問題を起こし易いといえる。また、不良
素子の発生は確率的なものなので、図１５の回路はリー
ク電流が回路動作に影響を与える素子が多いという点も
不利な要素である。[0012] Therefore, there is a possibility that there are many cases in which a leakage occurs in the selection test, and the product comes into the market and malfunctions at high temperature. Many leaks occur in integrated transistors from collector terminals such as between collectors of elements, between collectors and substrates, between collectors and emitters. From this point of view, the method of narrowing the bias current of the transistor Q11 in the conventional circuit of FIG.
Since the two collector terminals are connected to the o terminal, it can be said that reliability problems are likely to occur due to leakage. Further, since the defective elements are probabilistic, the circuit in FIG. 15 is disadvantageous in that many leak currents affect the circuit operation.

【００１３】他の問題点としては、図１５のレベル比較
回路１４３回路全体を微小電流源で動作させるので、全
体が極めてハイインピーダンスになり、素子自身が発生
するノイズ、外部からのノイズや誘導に対し極めて敏感
なため、このノイズがコンデンサＣｏを経由して制御端
子から信号に乗り、信号の品位を劣化させやすいことが
あげられる。さらに、バイアス電流を極めて小さくする
ため、図１５のように他の回路と共通のバイアスライン
を用いて作ると、抵抗Ｒ９として極めて大きな抵抗が必
要で電流が大きな温度依存性を持ってしまうこと、専用
の温度依存性の小さい微小電流源を作るには、新たに多
くの素子を必要とすることなどの問題もある。Another problem is that the entire level comparison circuit 143 of FIG. 15 is operated by a minute current source, so that the entire circuit becomes extremely high impedance, and noise generated by the element itself, noise from outside and induction are generated. Since it is extremely sensitive to this, this noise is likely to travel on the signal from the control terminal via the capacitor Co and deteriorate the signal quality. Further, when the bias line is made to be extremely small as shown in FIG. 15 in order to make the bias current extremely small, an extremely large resistor is required as the resistor R9, and the current has a large temperature dependency. There are also problems such as the need for many new devices in order to create a dedicated minute current source with small temperature dependence.

【００１４】[0014]

【発明が解決しようとする課題】以上述べてきたよう
に、従来の自動制御回路のループフィルタを内蔵コンデ
ンサで実現するため、検波回路のバイアス電流を極端に
絞った場合の問題点としては、 １．リークに極端に弱く、しかも高温リークは選別で除
去することが困難なので市場問題となり易い。 ２．内部ノイズにも外来ノイズにも極めて弱く、信号に
混入してその品位を劣化させ易い。 ３．微小電流を作るのが難しく、大きな温度依存性を持
つかまたは多くの素子を必要とする。 などがあり改善の必要があった。As described above, since the loop filter of the conventional automatic control circuit is realized by the built-in capacitor, the problem when the bias current of the detection circuit is extremely narrowed is as follows. ． It is extremely vulnerable to leaks, and high-temperature leaks are difficult to remove by screening, which is likely to cause a market problem. 2. It is extremely weak against both internal noise and external noise, and easily mixes with the signal to deteriorate its quality. 3. It is difficult to make a minute electric current, and it has a large temperature dependency or requires many elements. There was a need for improvement.

【００１５】この発明は、ループフィルタを内蔵のコン
デンサで構成するＩＣの自動制御回路の構成素子のリー
クを防ぐとともに、ノイズの影響を受けにくくし、特別
な温度補償することなく温度依存性の小さい回路を提供
する。According to the present invention, leakage of a component of an automatic control circuit of an IC having a loop filter with a built-in capacitor is prevented, noise is less affected, and temperature dependency is small without special temperature compensation. Provide the circuit.

【００１６】[0016]

【課題を解決するための手段】この発明は上記目的を達
成するため、制御端子に加える電圧で入力信号を制御し
て出力する制御回路と、前記制御回路の出力信号を基準
信号と比較してその結果を電流出力する検波回路と、前
記検波回路の出力電流を一定の比率で縮小する電流縮小
手段と、前記縮小電流を平滑する集積化コンデンサと、
前記集積化コンデンサの端子電圧を前記制御回路の制御
端子に供給する手段とからなることを特徴とする。ま
た、制御端子に加える電圧で入力信号を制御して出力す
る制御回路と、前記入力信号を基準信号と比較してその
結果を電流出力する検波回路と、前記検波回路の出力電
流を一定の比率で縮小する電流縮小手段と、前記縮小電
流を平滑する集積化コンデンサと、前記集積化コンデン
サの端子電圧を前記制御回路の制御端子に供給する手段
からなることを特徴とする。具体的な電流縮小手段の一
つは、電流の入力端子に接続した第１および第２の抵抗
と出力電圧を反転入力端子へ帰還する手段を有するオペ
アンプとから成り、前記第２の抵抗のもう一方の端子を
前記オペアンプの反転入力端子に接続し、前記第１の抵
抗のもう一方の端子を前記オペアンプの非反転入力端子
に接続するとともに平滑コンデンサを接続し、オペアン
プの出力を制御回路の制御端子に接続した回路を用いる
かまたは、電流の入力端子に接続した第１および第２の
抵抗と出力端子と反転入力端子間に平滑コンデンサを接
続したオペアンプとから成り、前記第１の抵抗のもう一
方の端子を前記オペアンプの反転入力端子に接続し、前
記第２の抵抗のもう一方の端子を前記オペアンプの非反
転入力端子に接続するとともにこの接続点を基準電位に
接続し、前記オペアンプの出力を制御回路の制御端子に
接続した回路を用いる。別の具体的な電流縮小手段とし
ては、１個のトランジスタを用い、コレクタ端子を基準
電位に接続し、エミッタ端子を電流の入力端子とし、ベ
ース端子を電流の出力端子としたものを用いるか、１対
のＮＰＮトランジスタとＰＮＰトランジスタを用い、そ
れぞれのコレクタ端子は異なる基準電位に接続し、両方
のエミッタ端子を互いに接続して電流入力端子とし、両
方のベース端子を互いに接続して電流の出力端子とした
ものを用いるか、または検波回路が１対の差動電流出力
端子を持つ場合において、前記検波回路の１対の出力端
子にエミッタ端子を接続し基準電位にコレクタ端子を接
続した第１および第２の第１導伝型トランジスタと、前
記第２の第１導伝型トランジスタのベース端子にベース
端子を接続しエミッタ端子を基準電位に接続した第２の
第２導伝型トランジスタと、前記第２の第２導伝型トラ
ンジスタのコレクタ端子にエミッタ端子を接続しコレク
タ端子を前記基準電位とは異なる基準電位に接続した第
１の第２導伝型トランジスタとから成り、前記第１の第
１導伝型トランジスタと第１の第２導伝型トランジスタ
の両方のベース端子をともに平滑コンデンサに接続した
回路またはその変形回路を用いる方法がある。このよう
な電流縮小手段を用いた自動制御ループの応用例として
は、制御回路として電圧制御発振回路を用い、検波回路
として位相検波回路またはパルス幅検出回路を用いるＰ
ＬＬ（フェーズロックループ）やＡＦＣ（自動周波数制
御）などの自動位相制御回路、あるいは制御回路として
振幅制御回路を用い、検波回路として振幅検出回路を用
いるＡＧＣ（自動ゲイン制御）などの自動振幅制御回
路、あるいは制御回路としてレベルシフト回路を用い、
検波回路として直流レベル検出回路を用いたことを特徴
とするクランプ回路やＤＣフィードバック回路などの自
動レベル制御回路、あるいは制御回路として調整可能な
フィルタ回路を用い、入力信号として周波数一定の基準
信号を供給する手段を備え、検波回路として振幅または
位相検出動作を行う機能を有し、平滑コンデンサから得
る制御電圧で前記フィルタ回路とともに他の調整機能付
きフィルタ回路を制御するオフループでのフィルタの自
動調整回路がある。さらには検波回路として水平同期期
間などの指定した一部あるの区間だけ検出動作を行う場
合にも応用でき、自動振幅制御の例で言えばＡＣＣ（自
動クロマ振幅制御）、自動レベル制御の例で言えばキー
ドクランプ回路などがこれにあたる。また特定期間の検
波動作でフィルタ調整を行う場合は、制御回路として調
整可能なフィルタ回路を用い、入力信号を指定した区間
だけ周波数一定の基準信号に切り替える手段を備え、検
波回路として前記指定区間だけ振幅または位相検出動作
を行う機能を有し、平滑コンデンサから得る制御電圧で
前記フィルタ回路を制御するようなオンループでのフィ
ルタの自動調整回路がある。In order to achieve the above object, the present invention compares a control circuit that controls an input signal with a voltage applied to a control terminal and outputs the control signal, and an output signal of the control circuit with a reference signal. A detection circuit that outputs the result as a current, a current reduction unit that reduces the output current of the detection circuit at a constant ratio, and an integrated capacitor that smoothes the reduced current.
Means for supplying the terminal voltage of the integrated capacitor to the control terminal of the control circuit. Also, a control circuit that controls and outputs an input signal with a voltage applied to a control terminal, a detection circuit that compares the input signal with a reference signal and outputs the result as a current, and a constant ratio of the output current of the detection circuit. It is characterized by comprising a current reducing means for reducing the reduced current, an integrated capacitor for smoothing the reduced current, and a means for supplying the terminal voltage of the integrated capacitor to the control terminal of the control circuit. One of the concrete current reduction means is composed of first and second resistors connected to the current input terminal and an operational amplifier having means for returning the output voltage to the inverting input terminal. One terminal is connected to the inverting input terminal of the operational amplifier, the other terminal of the first resistor is connected to the non-inverting input terminal of the operational amplifier and a smoothing capacitor is connected, and the output of the operational amplifier is controlled by the control circuit. A circuit connected to a terminal is used, or is composed of first and second resistors connected to a current input terminal and an operational amplifier having a smoothing capacitor connected between an output terminal and an inverting input terminal. One terminal is connected to the inverting input terminal of the operational amplifier, the other terminal of the second resistor is connected to the non-inverting input terminal of the operational amplifier, and Connected to a potential, using the circuit which connects the output of the operational amplifier to the control terminal of the control circuit. As another specific current reduction means, one transistor is used, the collector terminal is connected to the reference potential, the emitter terminal is used as a current input terminal, and the base terminal is used as a current output terminal. A pair of NPN transistor and PNP transistor are used, each collector terminal is connected to different reference potentials, both emitter terminals are connected to each other as a current input terminal, both base terminals are connected to each other to output a current. Or when the detection circuit has a pair of differential current output terminals, a first and a second circuit in which the emitter terminal is connected to the pair of output terminals of the detection circuit and the collector terminal is connected to the reference potential. The base terminal is connected to the second first conductive type transistor and the base terminal of the second first conductive type transistor, and the emitter terminal is connected to the reference potential. A second second conductive type transistor, and a first second conductive type transistor, wherein an emitter terminal is connected to a collector terminal of the second second conductive type transistor and a collector terminal is connected to a reference potential different from the reference potential. There is a method of using a circuit which is composed of a conductive type transistor and in which both base terminals of the first first conductive type transistor and the first second conductive type transistor are both connected to a smoothing capacitor or a modified circuit thereof. . As an application example of the automatic control loop using such a current reduction means, a voltage control oscillator circuit is used as the control circuit, and a phase detection circuit or a pulse width detection circuit is used as the detection circuit.
Automatic phase control circuits such as LL (Phase Lock Loop) and AFC (Automatic Frequency Control), or automatic amplitude control circuits such as AGC (Automatic Gain Control) that uses an amplitude control circuit as a control circuit and an amplitude detection circuit as a detection circuit. , Or using a level shift circuit as a control circuit,
A DC level detection circuit is used as a detection circuit, an automatic level control circuit such as a clamp circuit or a DC feedback circuit, or an adjustable filter circuit is used as a control circuit, and a constant frequency reference signal is supplied as an input signal. And a function for performing an amplitude or phase detection operation as a detection circuit, and an off-loop filter automatic adjustment circuit that controls the filter circuit with another adjustment function together with the filter circuit with a control voltage obtained from a smoothing capacitor. is there. Further, it can be applied to the case where the detection operation is performed only in a partly specified section such as a horizontal synchronization period as a detection circuit. In the example of automatic amplitude control, it is ACC (Automatic Chroma Amplitude Control) or automatic level control. Speaking of which, the keyed clamp circuit etc. correspond to this. When the filter is adjusted by the detection operation in a specific period, an adjustable filter circuit is used as the control circuit, and a means for switching the input signal to a reference signal with a constant frequency only in a specified section is provided. There is an on-loop automatic filter adjustment circuit that has a function of performing an amplitude or phase detection operation and controls the filter circuit with a control voltage obtained from a smoothing capacitor.

【００１７】[0017]

【作用】上記した手段を用いることにより、ＩＣに内蔵
できる範囲の小さなコンデンサでも制御ループの帰還回
路が必要とする大きな時定数を実現できるのはもとよ
り、仮に検波回路や電流縮小回路自身を構成するトラン
ジスタにリーク電流が発生したとしてもコンデンサへは
その縮小比率で低減されて影響するだけなので、縮小比
率を十分小さくとっていれば影響は極めて小さくでき
る。電流縮小手段の具体的構成では、コンデンサに直接
つながる端子を抵抗かトランジスタのベースで実現して
おり、リークが起こりやすいコレクタ端子は使用してい
ないので、コンデンサに直接つながる端子でのリークも
起こりにくくなっている。また、素子自身が発生する電
流ノイズも電流縮小回路で低減されるほか、回路上での
ハイインピーダンスの箇所がコンデンサ端の１点だけに
なり、外部からのノイズや誘導に対し敏感な箇所が減っ
て対策も取りやすくなる。このように全体的にノイズに
強くなり、ノイズがコンデンサを経由して制御端子から
信号に乗って信号の品位を劣化させることが少なくな
る。さらに電流縮小回路での縮小比率は温度依存性をも
たないか、または温度依存性をもたないように容易に対
策できる回路構成にしている。By using the above means, it is possible to realize a large time constant required by the feedback circuit of the control loop even with a capacitor having a small range that can be built in the IC, and temporarily configure the detection circuit and the current reduction circuit itself. Even if a leak current occurs in the transistor, it only affects the capacitor by the reduction ratio, so if the reduction ratio is sufficiently small, the influence can be extremely small. In the concrete configuration of the current reduction means, the terminal directly connected to the capacitor is realized by the base of the resistor or the transistor, and the collector terminal, which is apt to leak, is not used. Has become. In addition, the current noise generated by the device itself is also reduced by the current reduction circuit, and the point of high impedance on the circuit is only one point at the capacitor end, reducing the points sensitive to external noise and induction. It becomes easy to take measures. In this way, the noise becomes stronger as a whole, and the noise is less likely to travel on the signal from the control terminal via the capacitor and deteriorate the quality of the signal. Further, the reduction ratio in the current reduction circuit does not have temperature dependence, or has a circuit configuration that can be easily taken so as not to have temperature dependence.

【００１８】[0018]

【実施例】以下、この発明の実施例について図面を参照
して詳細に説明する。図１はこの発明の一実施例を説明
するための回路構成図である。この実施例は、図１４に
示した従来のＡＣＣ回路の検波回路の出力に、２本の抵
抗とオペアンプで構成する電流縮小回路を適用したもの
である。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a circuit configuration diagram for explaining one embodiment of the present invention. In this embodiment, a current reduction circuit composed of two resistors and an operational amplifier is applied to the output of the detection circuit of the conventional ACC circuit shown in FIG.

【００１９】すなわち、入力ＩＮに入力された色信号
を、制御電圧ＶＧＣＡでゲイン制御するゲイン制御アン
プ１４１と、出力信号を振幅検出するための整流アンプ
１４２と電流出力型のレベル比較回路１４３からなる振
幅検波回路と、検波電流を平滑するコンデンサＣからな
るフィードバック制御回路である点は同じであるが、レ
ベル比較回路１４３の出力に、抵抗Ｒ１、Ｒ２とオペア
ンプ１１を挿入し、抵抗Ｒ１を介して平滑コンデンサＣ
に充放電電流を供給している点と、オペアンプ１１の出
力を制御電圧としてゲイン制御アンプ１４１に供給して
いる点に特徴がある。That is, it comprises a gain control amplifier 141 for controlling the gain of the color signal input to the input IN with a control voltage VGCA, a rectification amplifier 142 for detecting the amplitude of the output signal, and a current output type level comparison circuit 143. The amplitude detection circuit is the same as the feedback control circuit including the capacitor C for smoothing the detection current, but the resistors R1 and R2 and the operational amplifier 11 are inserted into the output of the level comparison circuit 143 and the resistor R1 is used. Smoothing capacitor C
Is characterized in that a charging / discharging current is supplied to the gain control amplifier 141 and that the output of the operational amplifier 11 is supplied to the gain control amplifier 141 as a control voltage.

【００２０】オペアンプ１１は、出力をそのまま反転入
力端へ戻す１００％帰還のボルベージホロワの構成にな
っているので、「仮想接地（イマジナリショート）の原
理」によりオペアンプ１１は反転入力端と非反転入力端
が同じ電位になるように動作する。抵抗Ｒ１、Ｒ２の両
端には同じ電圧がかかることになり、抵抗Ｒ１を流れる
電流に対する抵抗Ｒ２を流れる電流の比は、抵抗Ｒ２の
抵抗値に対する抵抗Ｒ１の抵抗値に等しくなる。Since the operational amplifier 11 has a structure of a 100% feedback bollow follower for returning the output to the inverting input terminal as it is, the operational amplifier 11 has the inverting input terminal and the non-inverting input terminal according to "the principle of virtual ground (imaginary short)". Operate so that they have the same potential. The same voltage is applied to both ends of the resistors R1 and R2, and the ratio of the current flowing through the resistor R2 to the current flowing through the resistor R1 becomes equal to the resistance value of the resistor R1 with respect to the resistance value of the resistor R2.

【００２１】従って、レベル比較回路１４３の電流出力
ＩＤＥＴは、抵抗Ｒ１とＲ２の経路に分流され、このう
ち抵抗Ｒ１を流れる｛Ｒ２／（Ｒ１＋Ｒ２）｝・ＩＤＥ
ＴだけがコンデンサＣの充放電に関与することになる。
つまり、検波電流はＲ２／（Ｒ１＋Ｒ２）に縮小されて
充放電電流となり、（Ｒ１＋Ｒ２）／Ｒ２倍のコンデン
サを付けたのと同じ効果を得ることになる。これは図１
４の従来回路においてレベル比較回路１４３のバイアス
電流をＲ２／（Ｒ１＋Ｒ２）倍に絞った場合と時定数的
には同じ効果である。Therefore, the current output IDET of the level comparison circuit 143 is shunted to the path of the resistors R1 and R2, of which {R2 / (R1 + R2)}. IDE flows through the resistor R1.
Only T will be involved in charging and discharging the capacitor C.
That is, the detection current is reduced to R2 / (R1 + R2) to become the charging / discharging current, and the same effect as when the capacitor of (R1 + R2) / R2 times is attached is obtained. This is Figure 1
In the conventional circuit of No. 4, the time constant has the same effect as when the bias current of the level comparison circuit 143 is narrowed to R2 / (R1 + R2) times.

【００２２】この実施例では、オペアンプ１１はコンデ
ンサＣｏの電圧をボルテージホロワで出力していること
になるので、この出力をそのままゲイン制御アンプ１４
１の制御端子に供給することにより、オペアンプ１１に
バッファの役目も兼ねさせている。もちろんコンデンサ
Ｃｏの端子電圧を他のバッファで受けてゲイン制御アン
プの制御端子に供給することもでき動作上は全く変わり
ない。この回路で抵抗Ｒ１を抵抗Ｒ２に対して大きく取
ればとるほど大きな時定数が得られ、見掛け上その倍率
だけ大きな容量値のコンデンサを付けたのと等価な効果
になる。In this embodiment, since the operational amplifier 11 outputs the voltage of the capacitor Co with the voltage follower, this output is used as it is for the gain control amplifier 14.
By supplying it to the control terminal 1, the operational amplifier 11 also serves as a buffer. Of course, the terminal voltage of the capacitor Co can be received by another buffer and supplied to the control terminal of the gain control amplifier, and there is no change in operation. In this circuit, the larger the resistance R1 is set relative to the resistance R2, the larger the time constant is obtained, and the effect is equivalent to adding a capacitor having a capacitance value apparently larger by that magnification.

【００２３】この電流縮小回路を含むレベル比較回路
を、図１５に示した従来のレベル比較回路と対比させて
示した具体的回路を図２に示す。この図の右側は図１５
のレベル比較回路と全く同じ回路であり、ｇｍ−に加え
る出力信号を整流増幅した被検出信号とｇｍ＋に加える
目標振幅に対応した基準電圧とを比較して、その大小関
係に応じた方向に電流ｉｏを出力する。トランジスタＱ
１３とＱ１４の差動回路から成る回路が、オペアンプで
トランジスタＱ１５とＱ１６のアクティブロードとトラ
ンジスタＱ９のエミッタホロワで、トランジスタＱ１４
のベースに帰還をかけてボルテージホロワの構成にして
いる。オペアンプの反転入力端子（＝出力端子）である
トランジスタＱ１４のベースに抵抗Ｒ２を、オペアンプ
の非反転入力端子であるトランジスタＱ１３のベースに
抵抗Ｒ１をつないでレベル比較回路の出力電流ｉｏを分
流して、抵抗Ｒ１側の分流電流だけを対ＧＮＤに接続し
たコンデンサＣに流す構成にしている。ゲイン制御アン
プの制御電圧ＶＧＣＡはオペアンプの出力より取り出
す。FIG. 2 shows a concrete circuit showing the level comparison circuit including the current reduction circuit in comparison with the conventional level comparison circuit shown in FIG. The right side of this figure is shown in FIG.
The circuit is exactly the same as the level comparison circuit of No. 2, and compares the detected signal obtained by rectifying and amplifying the output signal added to gm- with the reference voltage corresponding to the target amplitude added to gm +, and the current in the direction corresponding to the magnitude relationship is compared. Output io. Transistor Q
A circuit composed of a differential circuit of 13 and Q14 is an operational amplifier, which is an active load of transistors Q15 and Q16 and an emitter follower of transistor Q9.
It returns to the base of and has the structure of the voltage follower. The resistor R2 is connected to the base of the transistor Q14 which is the inverting input terminal (= output terminal) of the operational amplifier, and the resistor R1 is connected to the base of the transistor Q13 which is the non-inverting input terminal of the operational amplifier to divide the output current io of the level comparison circuit. , Only the shunt current on the side of the resistor R1 is made to flow to the capacitor C connected to the GND. The control voltage VGCA of the gain control amplifier is taken out from the output of the operational amplifier.

【００２４】このような回路構成で図１の電流縮小回路
を構成している。この回路でコンデンサＣの充放電端子
に接続されているのは、抵抗Ｒ１とトランジスタＱ１３
のベースだけであり、直接接続されているトランジスタ
のコレクタはないので、コンデンサＣが直接リーク電流
の影響を受けることはほとんどない。仮に、トランジス
タＱ５あるいはＱ７のコレクタにリークがあっても、電
流縮小回路の動作でリーク電流も縮小されるため、抵抗
Ｒ１を抵抗Ｒ２に対して十分大きくとっていれば、コン
デンサ電圧への影響は小さくなる。これは他のどのトラ
ンジスタのリークに対しても同様である。The circuit configuration as described above constitutes the current reduction circuit of FIG. In this circuit, what is connected to the charging / discharging terminal of the capacitor C is the resistor R1 and the transistor Q13.
Since there is no collector of the transistor connected directly to the capacitor C, the capacitor C is hardly directly affected by the leakage current. Even if there is a leak in the collector of the transistor Q5 or Q7, the leak current is also reduced by the operation of the current reduction circuit. Therefore, if the resistor R1 is set sufficiently larger than the resistor R2, the influence on the capacitor voltage will not be affected. Get smaller. This is also true for any other transistor leak.

【００２５】従って、図２の構成の回路は素子リークの
影響を受けにくい回路であるといえる。レベル比較回路
１４３のバイアス電流であるトランジスタＱ１１の電流
は、それほど小さくする必要はなく、回路全体のインピ
ーダンスとしてもそれほど高くしなくてすむのでノイズ
の影響を受けにくい。さらに素子の発生する電流ノイズ
についても電流縮小の効果でコンデンサ端では低減され
る。Therefore, it can be said that the circuit having the configuration shown in FIG. 2 is a circuit which is not easily affected by element leakage. The current of the transistor Q11, which is the bias current of the level comparison circuit 143, does not need to be so small, and the impedance of the entire circuit does not have to be so high. Further, the current noise generated by the element is also reduced at the capacitor end due to the effect of current reduction.

【００２６】また、電流縮小率は抵抗Ｒ１とＲ２の抵抗
比だけで決まるので、どんなに縮小率をとっても、原理
上は温度依存性が全くないという点でも従来回路より優
れている。実際には電流縮小回路はオペアンプ分を中心
として２０〜３０素子程度余分に必要なので、この分の
占有面積をコンデンサに割り振って容量値を大きくする
以上の経済性がないと電流縮小回路を使う意味がない。
現実的には、この選択基準は抵抗比で１０程度であり、
特に自動制御回路のループフィルタのように容量値をな
るべく大きくしたい用途においては、電流縮小率を１０
分の１以下に設定する。Further, since the current reduction rate is determined only by the resistance ratio of the resistors R1 and R2, it is superior to the conventional circuit in that there is no temperature dependency in principle even if the reduction rate is taken. Actually, the current reduction circuit requires about 20 to 30 extra elements around the operational amplifier, so if there is no economy more than allocating the occupied area to the capacitor and increasing the capacitance value, it means that the current reduction circuit is used. There is no.
In reality, this selection criterion is a resistance ratio of about 10,
In particular, in applications where the capacitance value is desired to be as large as possible, such as a loop filter of an automatic control circuit, the current reduction rate is 10
Set it to less than or equal to one-half.

【００２７】図３はこの発明の他の実施例を説明するた
めの回路構成図であり、この実施例も図１４に示した従
来のＡＣＣ回路の検波回路の出力に２本の抵抗とオペア
ンプで構成する電流縮小回路を適用したものであるが、
電流縮小回路の構成が図１の実施例とは異なる。FIG. 3 is a circuit configuration diagram for explaining another embodiment of the present invention. In this embodiment also, two resistors and an operational amplifier are provided at the output of the detection circuit of the conventional ACC circuit shown in FIG. The current reduction circuit to be configured is applied,
The configuration of the current reduction circuit is different from that of the embodiment shown in FIG.

【００２８】レベル比較回路１４３の出力に抵抗Ｒ１、
Ｒ２とオペアンプ１１を挿入し、抵抗Ｒ１を介して平滑
コンデンサＣに充放電電流を供給している点とオペアン
プ１１の出力を制御電圧としてゲイン制御アンプ１４１
に供給している点は図１の実施例と同じであるが、オペ
アンプ１１は出力と反転入力間に平滑コンデンサＣを接
続した積分器の構成になっており、抵抗Ｒ１はオペアン
プの反転入力端に、抵抗Ｒ２はオペアンプの非反転入力
端とともに基準電位に接続してある点が異なっている。At the output of the level comparison circuit 143, a resistor R1,
R2 and operational amplifier 11 are inserted, and charging / discharging current is supplied to smoothing capacitor C via resistor R1 and gain control amplifier 141 using the output of operational amplifier 11 as a control voltage.
1 is the same as the embodiment of FIG. 1, but the operational amplifier 11 has an integrator configuration in which a smoothing capacitor C is connected between the output and the inverting input, and the resistor R1 is an inverting input terminal of the operational amplifier. The difference is that the resistor R2 is connected to the reference potential together with the non-inverting input terminal of the operational amplifier.

【００２９】ＡＣＣループの帰還動作によりオペアンプ
の入力端子間は「仮想接地（イマジナリショート）」に
なっており、反転入力端と非反転入力端が同じ電位にな
るように動作する。抵抗Ｒ１と抵抗Ｒ２の両端には同じ
電圧がかかることになり、抵抗Ｒ１を流れる電流に対す
る抵抗Ｒ２を流れる電流の比は、抵抗Ｒ２の抵抗値に対
する抵抗Ｒ１の抵抗値に等しくなる。The feedback operation of the ACC loop causes a "virtual ground (imaginary short)" between the input terminals of the operational amplifier, and operates so that the inverting input terminal and the non-inverting input terminal have the same potential. The same voltage is applied across the resistors R1 and R2, and the ratio of the current flowing through the resistor R2 to the current flowing through the resistor R1 becomes equal to the resistance value of the resistor R1 with respect to the resistance value of the resistor R2.

【００３０】従って、レベル比較回路１４３の電流出力
ＩＤＥＴは抵抗Ｒ１とＲ２の経路に分流され、このうち
抵抗Ｒ１を流れる｛Ｒ２／（Ｒ１＋Ｒ２）｝・ＩＤＥＴ
だけがコンデンサＣの充放電に関与することになる。つ
まり、検波電流はＲ２／（Ｒ１＋Ｒ２）に縮小されて充
放電電流となり、（Ｒ１＋Ｒ２）／Ｒ２倍のコンデンサ
を付けたのと同じ効果を得ることになる。これは図１に
おける時定数増倍効果と全く同じである。リークに強い
点、ノイズに強い点、温度依存性が小さい点などは図１
の第１の実施例と全く同様である。Therefore, the current output IDET of the level comparison circuit 143 is shunted to the path of the resistors R1 and R2, of which {R2 / (R1 + R2)}. IDET flows through the resistor R1.
Only will contribute to the charging and discharging of the capacitor C. That is, the detection current is reduced to R2 / (R1 + R2) to become the charging / discharging current, and the same effect as when the capacitor of (R1 + R2) / R2 times is attached is obtained. This is exactly the same as the time constant multiplication effect in FIG. Fig. 1 shows points that are strong against leaks, noise, and have little temperature dependence.
Is exactly the same as the first embodiment.

【００３１】図４はこの発明の第２の他の実施例を説明
するための回路構成図であり、電流縮小手段としてトラ
ンジスタのエミッタ電流からベース電流への変換を利用
したものの最も簡単な例である。この実施例では自動制
御回路の用途は限定せず一般化して説明する。従って、
図４の検波回路４１としては、振幅検波や位相検波やパ
ルス幅検波などなんであってもよい。図２のＡＣＣ回路
の振幅検波であればトランジスタＱ１１のバイアス電流
が図４のＩｏに相当し、図２のトランジスタＱ５とＱ６
が図４のトランジスタＱ５とＱ６にそれぞれ対応する。
検波回路４１の出力はかならずしも、図２のような差動
出力による電流プッシュプルである必要はなく、充電あ
るいは放電のどちらか一方による制御であることも多
い。FIG. 4 is a circuit configuration diagram for explaining a second other embodiment of the present invention, which is the simplest example in which the conversion from the emitter current of the transistor to the base current is used as the current reduction means. is there. In this embodiment, the use of the automatic control circuit is generalized without limitation. Therefore,
The detection circuit 41 of FIG. 4 may be any of amplitude detection, phase detection, pulse width detection and the like. In the case of the amplitude detection of the ACC circuit of FIG. 2, the bias current of the transistor Q11 corresponds to Io of FIG. 4, and the transistors Q5 and Q6 of FIG.
Correspond to the transistors Q5 and Q6 of FIG. 4, respectively.
The output of the detection circuit 41 does not necessarily have to be the current push-pull by the differential output as shown in FIG. 2, but is often controlled by either charging or discharging.

【００３２】この実施例は、充電による制御を行う例で
あり、差動出力のもう一方のトランジスタＱ５の電流は
ＧＮＤへ捨てている。トランジスタＱ６のコレクタでの
検波電流は、変換トランジスタＱ２１でベース電流に縮
小してコンデンサＣを充電する。放電はバッファ回路Ｂ
１の入力電流による微小な定電流放電を利用している。
トランジスタのエミッタ電流とベース電流の比は、電流
増幅率βで関係付けられ、 エミッタ電流＝（β＋１）×ベース電流 という関係がある。従って、エミッタ電流からベース電
流への変換は１／（β＋１）の縮小となる。βの値は温
度依存性はあるものの電流に対してほぼ一定で５０〜２
００程度の値をとる。つまり、図４の回路では検波電流
の１／５０〜１／２００程度がコンデンサの充電に関与
するだけとなり、５０〜２００倍のコンデンサを付けた
のと同じ効果を得ることになる。This embodiment is an example of performing control by charging, and the current of the other transistor Q5 of the differential output is discarded to GND. The detection current at the collector of the transistor Q6 is reduced to the base current by the conversion transistor Q21 to charge the capacitor C. Discharge is buffer circuit B
A small constant current discharge due to an input current of 1 is used.
The ratio of the emitter current to the base current of a transistor is related by the current amplification factor β, and there is a relationship of emitter current = (β + 1) × base current. Therefore, the conversion from the emitter current to the base current is reduced by 1 / (β + 1). The value of β is almost constant with respect to the current although it depends on temperature
It takes a value of around 00. That is, in the circuit of FIG. 4, about 1/50 to 1/200 of the detected current is only involved in charging the capacitor, and the same effect as when the capacitor of 50 to 200 times is attached is obtained.

【００３３】これは図１および図３の各実施例における
時定数増倍効果と全く同じである。この回路もコンデン
サＣ端への接続は、トランジスタＱ２１のベース端子だ
けで、コレクタは接続していないのでリークに対し強
い。また検波回路４１のインピーダンスをそれほど高く
する必要がないので、ノイズに強い点などは上記２つの
実施例と全く同様である。This is exactly the same as the time constant multiplication effect in each of the embodiments shown in FIGS. Also in this circuit, the connection to the capacitor C terminal is only the base terminal of the transistor Q21, and the collector is not connected, so that it is resistant to leakage. Further, since it is not necessary to increase the impedance of the detection circuit 41 so much, the point that it is resistant to noise is exactly the same as in the above two embodiments.

【００３４】図５はこの発明の第３の他の実施例を説明
するための回路構成図である。図４の実施例での検波回
路４１は、その出力が一方向であったが、この実施例で
は差動出力による電流プッシュプルの場合の例である。
図４の場合と違いトランジスタＱ６の検波電流は捨てな
いでトランジスタＱ８とＱ７で構成するカレントミラー
で折り返してトランジスタＱ６の電流に加算し電流プッ
シュプル出力（双方向出力）としている。FIG. 5 is a circuit diagram for explaining a third embodiment of the present invention. Although the output of the detection circuit 41 in the embodiment of FIG. 4 is unidirectional, this embodiment is an example in the case of current push-pull by differential output.
Unlike the case of FIG. 4, the detection current of the transistor Q6 is not discarded, is folded back by the current mirror composed of the transistors Q8 and Q7, and is added to the current of the transistor Q6 to make a current push-pull output (bidirectional output).

【００３５】従って、今度は充電のＰＮＰトランジスタ
に加えて並列に放電のためのＮＰＮトランジスタを配置
している。コレクタ電圧はエミッタ電圧に対しＰＮＰで
は低く、ＮＰＮでは高くしておく必要があるため、ＰＮ
ＰではＧＮＤに接続するのに対しＮＰＮではＶｃｃに接
続している。この回路がリークに対して強く、ノイズに
対して強い点も前の図４の実施例と同じである。Therefore, this time, in addition to the PNP transistor for charging, the NPN transistor for discharging is arranged in parallel. The collector voltage is lower for PNP and higher for NPN than the emitter voltage.
P is connected to GND, whereas NPN is connected to Vcc. The fact that this circuit is strong against leaks and strong against noise is the same as in the previous embodiment of FIG.

【００３６】図５の回路は、ＮＰＮとＰＮＰという種類
の異なるトランジスタで電流縮小しているため、それら
の電流増幅率の差によって検波特性が正負（充電−放
電）でアンバランスになる。これを補正したのが図６に
示すこの発明の第４の他の実施例である。In the circuit of FIG. 5, since the currents are reduced by different types of transistors, NPN and PNP, the detection characteristics become unbalanced between positive and negative (charging-discharging) due to the difference in their current amplification factors. This is corrected in the fourth other embodiment of the present invention shown in FIG.

【００３７】図５におけるトランジスタＱ８とＱ７のＮ
ＰＮトランジスタによる単純カレントミラーを、図６で
はＰＮＰトランジスタＱ８とＮＰＮトランジスタＱ７で
構成している。この回路はＮＰＮとＰＮＰではβの値に
相関はないが、特に同一チップ上の集積回路の場合、同
種のトランジスタ間ではβの値はほぼ等しい、という特
徴を用いている。ＰＮＰトランジスタのβをβＰＮＰ、
ＮＰＮトランジスタのβをβＮＰＮとし、トランジスタ
Ｑ６のコレクタ電流をＩＤＥＴ＋、トランジスタＱ５の
コレクタ電流をＩＤＥＴ−とすると、ＩＤＥＴ−はトラ
ンジスタＱ８でエミッタ電流からベース電流に変換して
１／（βＰＮＰ）倍になり、トランジスタＱ７でベース
電流からコレクタ電流に変換してβＮＰＮ倍になり、さ
らにトランジスタＱ２２でエミッタ電流からベース電流
に変換して１／（βＮＰＮ＋１）になってコンデンサＣ
を放電する。トータルで｛βＮＰＮ／（βＮＰＮ＋
１）｝／βＰＮＰ倍となり、βＮＰＮは１より十分大き
いのでほぼ１／（βＰＮＰ）倍に等しくなる。The N of transistors Q8 and Q7 in FIG.
In FIG. 6, a simple current mirror including a PN transistor is composed of a PNP transistor Q8 and an NPN transistor Q7. Although this circuit has no correlation between β values in NPN and PNP, in particular, in the case of integrated circuits on the same chip, β values are almost the same between transistors of the same type. Β of the PNP transistor is βPNP,
If β of the NPN transistor is βNPN, the collector current of the transistor Q6 is IDET +, and the collector current of the transistor Q5 is IDET-, IDET- is converted from the emitter current to the base current by the transistor Q8 and becomes 1 / (βPNP) times. , The transistor Q7 converts the base current into the collector current to be βNPN times, and the transistor Q22 converts the emitter current into the base current to be 1 / (βNPN + 1) to obtain the capacitor C.
To discharge. Total {βNPN / (βNPN +
1)} / βPNP times, and βNPN is sufficiently larger than 1, so that it is almost equal to 1 / (βPNP) times.

【００３８】一方、ＩＤＥＴ＋はトランジスタＱ２１で
エミッタ電流からベース電流に変換して１／（βＰＮＰ
＋１）倍になってコンデンサＣを充電する。βＰＮＰは
１より十分大きいので、ＩＤＥＴ＋（充電）とＩＤＥＴ
−（放電）の縮小率は両者ともほぼ等しくなる。このよ
うにして、ＮＰＮとＰＮＰでの電流増幅率の差によって
生ずる検波特性の正負（充電−放電）間でのアンバラン
スを補正し、充電放電とも約１／βＰＮＰの電流縮小率
を得る。On the other hand, in the IDET +, the transistor Q21 converts the emitter current into the base current to obtain 1 / (βPNP
+1) times to charge the capacitor C. βPNP is much larger than 1, so IDET + (charge) and IDET
The reduction rate of − (discharge) is almost the same in both cases. In this way, the imbalance between the positive and negative (charging-discharging) of the detection characteristic caused by the difference in current amplification factor between NPN and PNP is corrected, and the current reduction ratio of about 1 / βPNP is obtained for both charging and discharging.

【００３９】この実施例も、コンデンサＣ端にはトラン
ジスタＱ２２のベース端子しかつながらないためリーク
に対して強く、さらにノイズに対しても強い点も、上記
した各実施例と同様である。This embodiment is also similar to each of the above-mentioned embodiments in that it is strong against leaks because it has the base terminal of the transistor Q22 at the end of the capacitor C and is strong against noise.

【００４０】しかし、βの値は一般に温度依存性を持つ
ため、これだけでは平滑の時定数が温度により変化する
ことになる。これを補正するのがトランジスタＱ１１と
基準電流Ｉｏから成るバイアス電流源である。トランジ
スタＱ１１のコレクタで得られるバイアス電流は、基準
電流ＩｏのβＰＮＰ倍となる。つまり、検波回路４１の
出力電流であるＩＤＥＴ＋とＩＤＥＴ−は、βＰＮＰ・
Ｉｏに比例して得られ、電流縮小回路で１／βＰＮＰに
なってコンデンサＣに供給されるので、結局βＰＮＰは
打ち消されて、コンデンサＣの充放電時定数は、容量値
Ｃと基準電流Ｉｏだけで決まることになる。基準電流に
は微小電流源が必要だがバンドギャップ回路などで温度
依存性のない電流をつくることは可能で、時定数変動の
ない回路が実現できる。However, since the value of β generally has temperature dependence, the smoothing time constant will change depending on the temperature. The bias current source composed of the transistor Q11 and the reference current Io corrects this. The bias current obtained at the collector of the transistor Q11 is βPNP times the reference current Io. That is, the output currents of the detection circuit 41, IDET + and IDET−, are βPNP ·
It is obtained in proportion to Io, becomes 1 / βPNP in the current reduction circuit, and is supplied to the capacitor C. Therefore, βPNP is canceled out, and the charging / discharging time constant of the capacitor C is only the capacitance value C and the reference current Io. Will be decided by. A small current source is required for the reference current, but it is possible to create a current that does not depend on temperature with a bandgap circuit, etc., and a circuit with no time constant fluctuation can be realized.

【００４１】図６に示した実施例を、位相検波回路に適
用した回路例を図７に示す。図中の点線で囲んだ部分が
位相検波を行う位相検波部７１で、トランジスタＱ１と
Ｑ２およびトランジスタＱ３１〜Ｑ３４のトランジスタ
で一般的なダブルバランスを構成して検波信号と基準信
号を位相比較し、９０度の位相差に対し進み位相か遅れ
位相かを判定する。この電流出力をトランジスタＱ３〜
Ｑ６のトランジスタで構成する２組のカレントミラーで
折り返してトランジスタＱ５とＱ６のコレクタから差動
の検波電流を出力する。トランジスタＱ６側の電流はト
ランジスタＱ２１で縮小してベース端より充電電流をコ
ンデンサに与え、トランジスタＱ５側の電流をトランジ
スタＱ８とＱ７のカレントミラーで折り返してトランジ
スタＱ２２で縮小してベース端より放電電流をコンデン
サより取り込む動作は図６の実施例と全く同じである。
バイアスについても図６の実施例と同様に、トランジス
タＱ１１のベースを基準微小電流Ｉｏで駆動してコレク
タ電流をトランジスタＱ３６とＱ３５のカレントミラー
で折り返してバイアス電流として前述のダブルバランス
回路に供給している。FIG. 7 shows a circuit example in which the embodiment shown in FIG. 6 is applied to a phase detection circuit. A portion surrounded by a dotted line in the figure is a phase detection unit 71 for performing phase detection, and transistors Q1 and Q2 and transistors Q31 to Q34 form a general double balance to compare the detected signal and the reference signal in phase. It is determined whether the phase difference is 90 degrees with respect to the phase difference. This current output is output from transistor Q3
The differential detection current is output from the collectors of the transistors Q5 and Q6 by folding back with two sets of current mirrors composed of Q6 transistors. The current on the side of the transistor Q6 is reduced by the transistor Q21 to give the charging current from the base end to the capacitor, the current on the side of the transistor Q5 is folded back by the current mirror of the transistors Q8 and Q7 and reduced by the transistor Q22 to reduce the discharge current from the base end. The operation of taking in from the capacitor is exactly the same as that of the embodiment shown in FIG.
Regarding the bias, similarly to the embodiment of FIG. 6, the base of the transistor Q11 is driven by the reference minute current Io, the collector current is folded back by the current mirror of the transistors Q36 and Q35, and is supplied to the above-mentioned double balance circuit as the bias current. There is.

【００４２】図６に示した実施例ではＱ８のＰＮＰトラ
ンジスタとＱ７のＮＰＮトランジスタを組み合わせた電
流折り返し回路を使って、Ｑ２１のＰＮＰトランジスタ
とＱ２２のＮＰＮトランジスタという種類の異なるトラ
ンジスタでの電流縮小に起因する検波特性のアンバラン
スを補正したが、このアンバランスを許容するならトラ
ンジスタＱ８とＱ７の電流折り返し回路を、単なるカレ
ントミラーで置き換えてもよい。In the embodiment shown in FIG. 6, a current folding circuit in which a PNP transistor of Q8 and an NPN transistor of Q7 are combined is used to cause a current reduction in different kinds of transistors such as a PNP transistor of Q21 and an NPN transistor of Q22. Although the unbalance of the detection characteristics is corrected, if the unbalance is allowed, the current folding circuit of the transistors Q8 and Q7 may be replaced with a simple current mirror.

【００４３】これを、この発明の第５の他の実施例とし
て図８に示す。この実施例では制御回路への制御電圧を
放電電流の縮小トランジスタであるトランジスタＱ２２
のエミッタ端より供給している。検波回路４１としては
充電か放電かで完全にスイッチングして出力するタイプ
と、充放電電流をバイアス電流に乗せてその増減で出力
するタイプとがある。後者の場合、トランジスタＱ５の
ＩＤＥＴ−とトランジスタＱ６のＩＤＥＴ−は時間的に
増減はあるもののゼロになることはないので、トランジ
スタＱ２２にも電流は流れ続ける。従って、トランジス
タＱ５のコレクタ電流をカレントミラーＣＭで折り返
し、トランジスタＱ２２をエミッタホロワとしてそのエ
ミッタ端からコンデンサＣで平滑された電圧を取り出し
制御電圧として供給することができる。This is shown in FIG. 8 as another fifth embodiment of the present invention. In this embodiment, the control voltage to the control circuit is the transistor Q22 which is a transistor for reducing the discharge current.
It is supplied from the emitter end of. As the detection circuit 41, there are a type that completely switches and outputs by charging or discharging, and a type that puts a charging / discharging current on a bias current and outputs it by increasing or decreasing the bias current. In the latter case, the IDET- of the transistor Q5 and the IDET- of the transistor Q6 may not increase or decrease with time but never become zero, so that the current continues to flow in the transistor Q22. Therefore, the collector current of the transistor Q5 is turned back by the current mirror CM, and the voltage smoothed by the capacitor C can be taken out from the emitter end of the transistor Q22 as an emitter follower and supplied as a control voltage.

【００４４】図６の実施例において、コンデンサＣの充
放電端につながっているのはトランジスタのベース端子
だけであるが、Ｑ２１のＰＮＰトランジスタがラテラル
タイプのものであった場合、ベースとサブストレート間
にリーク電流が発生するという不良が起こるケースがあ
る。普通バイポーラ型の半導体集積回路ではＰ型半導体
基板の上にＮ型のエピタキシャル層を形成し、その中に
Ｐ型の領域を形成してできたＮの島に素子を作りこむ。
このＮがＮＰＮトランジスタのコレクタになるが、ラテ
ラルＰＮＰではこのＮの島をベースとして使う。Ｎの島
とＰの基板間は接合分離の大部分を占めるためリークが
起こりやすい部分である。In the embodiment of FIG. 6, only the base terminal of the transistor is connected to the charging / discharging end of the capacitor C. However, when the PNP transistor of Q21 is of the lateral type, it is connected between the base and the substrate. There is a case where a defect such as a leak current occurs in the device. Generally, in a bipolar type semiconductor integrated circuit, an N type epitaxial layer is formed on a P type semiconductor substrate, and an element is formed on an N island formed by forming a P type region therein.
This N becomes the collector of the NPN transistor, but in the lateral PNP, this N island is used as the base. Since the majority of the junction separation is between the N island and the P substrate, leakage is likely to occur.

【００４５】そこで電流縮小回路の充電トランジスタに
ラテラルＰＮＰを使った場合でもリークの影響を受けに
くい対策を施したものが、図９に示すこの発明の第６の
他の実施例である。この実施例は図６の実施例に対し、
Ｑ２１の充電トランジスタの出力であるベース端子とコ
ンデンサＣの間にダイオード接続のＮＰＮトランジスタ
Ｑ２３を、コンデンサＣへの流入が順方向になるような
向きに挿入したものである。Therefore, a sixth embodiment of the present invention shown in FIG. 9 is one in which measures are taken to prevent the influence of leakage even when a lateral PNP is used as the charging transistor of the current reduction circuit. This embodiment is different from the embodiment of FIG.
A diode-connected NPN transistor Q23 is inserted between the base terminal, which is the output of the charging transistor of Q21, and the capacitor C in such a direction that the flow into the capacitor C is in the forward direction.

【００４６】ラテラルＰＮＰのベース・サブストレート
間でのリークは抵抗性のものなのでトランジスタＱ２３
のベース端子からＧＮＤへ向かって電流が流出する。従
って、図のようにトランジスタＱ２３が入っていれば、
このリーク電流が発生したとしてもその電流はトランジ
スタＱ２３のダイオードにとっては逆方向になるためコ
ンデンサＣを放電させることはない。トランジスタＱ２
３のコレクタ・エミッタ間にリークがあれば効果はない
が、違う種類のトランジスタが同時にリークを起こすよ
うな確率は極めて低いので完全に対策できると考えて良
い。Since the leakage between the base and substrate of the lateral PNP is resistive, the transistor Q23
An electric current flows from the base terminal of to the GND. Therefore, if the transistor Q23 is included as shown in the figure,
Even if this leak current occurs, the current is in the opposite direction for the diode of the transistor Q23, and therefore the capacitor C is not discharged. Transistor Q2
Although there is no effect if there is a leak between the collector and the emitter of No. 3, the probability that different types of transistors will leak at the same time is extremely low, so it can be considered that a complete countermeasure can be taken.

【００４７】このようにしてラテラルＰＮＰトランジス
タを使って充電する場合でもリークの影響を受けにくい
回路にすることができる。In this way, it is possible to form a circuit that is not easily affected by leakage even when charging is performed using the lateral PNP transistor.

【００４８】以上説明したような電流縮小手段を用いた
自動制御ループは、図１と図３に示したＡＣＣ回路など
の自動振幅制御回路のほかに、図１０〜図１３に示すよ
うな応用例がある。The automatic control loop using the current reduction means as described above is not limited to the automatic amplitude control circuit such as the ACC circuit shown in FIGS. 1 and 3, and the application examples shown in FIGS. There is.

【００４９】図１０は制御回路として電圧制御発振回路
１０１を用い、検波回路として位相検波回路１０２（ま
たはパルス幅検出回路）を用いるＰＬＬ（フェーズロッ
クループ）やＡＦＣ（自動周波数制御）などの自動位相
制御回路である。In FIG. 10, a voltage control oscillator circuit 101 is used as a control circuit, and a phase detection circuit 102 (or a pulse width detection circuit) is used as a detection circuit. An automatic phase such as PLL (phase lock loop) or AFC (automatic frequency control) is used. It is a control circuit.

【００５０】図１１は制御回路としてレベルシフト回路
１１１を用い、検波回路として直流レベル検出回路１１
２を用いたことを特徴とするクランプ回路やＤＣフィー
ドバック回路などの自動レベル制御回路の例である。In FIG. 11, a level shift circuit 111 is used as a control circuit, and a DC level detection circuit 11 is used as a detection circuit.
2 is an example of an automatic level control circuit such as a clamp circuit or a DC feedback circuit characterized by using 2;

【００５１】図１２は制御回路として調整可能なフィル
タ回路１２１ａ〜１２１ｃを用い、入力信号として周波
数一定の基準信号を供給する基準フィルタ回路１２２を
備え、振幅または位相検出動作を行う機能を有する検波
回路１２３、平滑コンデンサＣから得る制御電圧で基準
フィルタ回路１２２とともに他の調整機能付きフィルタ
回路１２１ａ〜１２１ｃを制御するオフループでのフィ
ルタの自動調整回路である。FIG. 12 shows a detection circuit having adjustable filter circuits 121a to 121c as control circuits, a reference filter circuit 122 for supplying a reference signal of a constant frequency as an input signal, and a function of performing an amplitude or phase detection operation. 123 is an off-loop automatic filter adjustment circuit that controls the reference filter circuit 122 and the other filter circuits with adjustment functions 121a to 121c with the control voltage obtained from the smoothing capacitor C.

【００５２】図１３は特定期間の検波動作でフィルタ調
整を行う場合の例であり、制御回路として調整可能なフ
ィルタ回路１３１を用い、入力信号を指定した区間だけ
周波数一定の基準信号に切り替えるスイッチ１３２を備
え、指定区間だけ振幅または位相検出動作を行う検波回
路１３３を有し、平滑コンデンサＣから得る制御電圧で
フィルタ回路１３１を制御するようなオンループでのフ
ィルタの自動調整回路である。FIG. 13 shows an example of the case where the filter adjustment is performed by the detection operation in the specific period. An adjustable filter circuit 131 is used as a control circuit, and a switch 132 for switching the input signal to a reference signal whose frequency is constant only in a designated section. Is an on-loop automatic filter adjustment circuit that includes a detection circuit 133 that performs an amplitude or phase detection operation only in a specified section and controls the filter circuit 131 with a control voltage obtained from the smoothing capacitor C.

【００５３】この発明の自動制御回路の用途は、ＡＧ
Ｃ、ＡＣＣなどの自動振幅制御回路、ＰＬＬ（フェーズ
ロックループ）やＡＦＣ（自動周波数制御）、クランプ
回路やＤＣフィードバック回路、フィルタの自動調整回
路、など多岐にわたっており自動制御ループを持つアナ
ログＩＣ全般に広く利用できるので、極めて利用価値が
高い。The application of the automatic control circuit of the present invention is AG
C, ACC and other automatic amplitude control circuits, PLL (phase lock loop) and AFC (automatic frequency control), clamp circuits, DC feedback circuits, filter automatic adjustment circuits, etc. Since it can be widely used, it is extremely useful.

【００５４】[0054]

【発明の効果】以上説明したように、この発明の自動制
御回路によれば、自動制御回路のループフィルタをＩＣ
に内蔵できる程度の小さな容量で等価的に大きな容量の
効果を持たせて実現できる。しかも、リークやノイズに
極端に弱いという問題や、大きな温度依存性を持つとい
う問題も克服できる。As described above, according to the automatic control circuit of the present invention, the loop filter of the automatic control circuit is integrated into the IC.
It can be realized by giving the effect of a large capacity equivalently with a small capacity that can be built in. Moreover, it is possible to overcome the problem of being extremely weak against leaks and noise and the problem of having large temperature dependence.

【図面の簡単な説明】[Brief description of drawings]

【図１】この発明の自動制御回路の一実施例を説明する
ための回路構成図。FIG. 1 is a circuit configuration diagram for explaining an embodiment of an automatic control circuit of the present invention.

【図２】図１の自動制御回路の検波電流出力と電流縮小
の具体例を説明するための回路図。FIG. 2 is a circuit diagram for explaining a specific example of detection current output and current reduction of the automatic control circuit of FIG.

【図３】この発明の他の実施例を説明するための回路構
成図。FIG. 3 is a circuit configuration diagram for explaining another embodiment of the present invention.

【図４】この発明の第２の他の実施例を説明するための
回路構成図。FIG. 4 is a circuit configuration diagram for explaining a second embodiment of the present invention.

【図５】この発明の第３の他の実施例を説明するための
回路構成図。FIG. 5 is a circuit configuration diagram for explaining a third other embodiment of the present invention.

【図６】この発明の第４の他の実施例を説明するための
回路構成図。FIG. 6 is a circuit configuration diagram for explaining a fourth other embodiment of the present invention.

【図７】図６の実施例を位相検波回路に適用した例を説
明するための回路図。7 is a circuit diagram for explaining an example in which the embodiment of FIG. 6 is applied to a phase detection circuit.

【図８】この発明の第５の他の実施例を説明するための
回路構成図。FIG. 8 is a circuit configuration diagram for explaining a fifth other embodiment of the present invention.

【図９】この発明の第６の他の実施例を説明するための
回路構成図。FIG. 9 is a circuit configuration diagram for explaining a sixth embodiment of the present invention.

【図１０】この発明を自動位相制御回路へ適用した例を
説明するための説明図。FIG. 10 is an explanatory diagram for explaining an example in which the present invention is applied to an automatic phase control circuit.

【図１１】この発明を自動レベル制御回路へ適用した例
を説明するための説明図。FIG. 11 is an explanatory diagram for explaining an example in which the present invention is applied to an automatic level control circuit.

【図１２】この発明をオンループでのフィルタの自動調
整回路へ適用した例を説明するための説明図。FIG. 12 is an explanatory diagram for explaining an example in which the present invention is applied to an on-loop filter automatic adjustment circuit.

【図１３】この発明をオフループでのフィルタの自動調
整回路へ適用した例を説明するための説明図。FIG. 13 is an explanatory diagram for explaining an example in which the present invention is applied to an automatic loop adjustment circuit for a filter.

【図１４】従来の自動制御回路を説明するための回路構
成図。FIG. 14 is a circuit configuration diagram for explaining a conventional automatic control circuit.

【図１５】従来の自動制御回路のループフィルタを内蔵
コンデンサで実現する具体的な回路図。FIG. 15 is a specific circuit diagram for realizing a loop filter of a conventional automatic control circuit with a built-in capacitor.

【符号の説明】[Explanation of symbols]

１１…オペアンプ、１４１…ゲイン制御アンプ、１４２
…整流アンプ、１４３…レベル比較回路、１４４…バッ
ファ回路、ＶＤＥＴ…基準電圧、ＢＧ…バーストゲート
パルス、Ｃ…コンデンサ、Ｒ１，Ｒ２…抵抗。11 ... Operational amplifier, 141 ... Gain control amplifier, 142
... rectifier amplifier, 143 ... level comparison circuit, 144 ... buffer circuit, VDET ... reference voltage, BG ... burst gate pulse, C ... capacitors, R1, R2 ... resistors.

Claims (20)

【特許請求の範囲】[Claims] 【請求項１】 制御端子に加える電圧に基づき、入力信
号を制御して出力する制御回路と、 前記制御回路の出力信号を基準信号と比較し、その結果
を電流出力する検波回路と、 前記検波回路の出力電流を一定の比率で縮小する電流縮
小手段と、 前記縮小電流を平滑する集積化コンデンサと、 前記集積化コンデンサの端子電圧を、前記制御回路の制
御端子に供給する手段とからなることを特徴とする自動
制御回路。1. A control circuit for controlling and outputting an input signal based on a voltage applied to a control terminal; a detection circuit for comparing an output signal of the control circuit with a reference signal and outputting the result as a current; It comprises current reducing means for reducing the output current of the circuit at a constant rate, an integrated capacitor for smoothing the reduced current, and means for supplying the terminal voltage of the integrated capacitor to the control terminal of the control circuit. Automatic control circuit characterized by. 【請求項２】 制御端子に加える電圧に基づき、入力信
号を制御して出力する制御回路と、 前記入力信号を基準信号と比較し、その結果を電流出力
する検波回路と、 前記検波回路の出力電流を一定の比率で縮小する電流縮
小手段と、 前記縮小電流を平滑する集積化コンデンサと、 前記集積化コンデンサの端子電圧を、前記制御回路の制
御端子に供給する手段とからなることを特徴とする自動
制御回路。2. A control circuit that controls and outputs an input signal based on a voltage applied to a control terminal, a detection circuit that compares the input signal with a reference signal, and outputs the result as a current, and an output of the detection circuit. Current reducing means for reducing the current at a constant ratio, an integrated capacitor for smoothing the reduced current, and means for supplying the terminal voltage of the integrated capacitor to the control terminal of the control circuit. Automatic control circuit. 【請求項３】 電流縮小手段は、電流の出力端子に接続
した第１および第２の抵抗と出力電圧を反転入力端子へ
帰還する手段を有するオペアンプとからなり、前記第２
の抵抗のもう一方の端子を前記オペアンプの反転入力端
子に接続し、前記第１の抵抗のもう一方の端子を前記オ
ペアンプの非反転入力端子に接続するとともに平滑コン
デンサを接続し、オペアンプの出力を制御回路の制御端
子に接続してなることを特徴とする請求項１または２記
載の自動制御回路。3. The current reduction means comprises first and second resistors connected to the current output terminal and an operational amplifier having means for feeding back the output voltage to the inverting input terminal.
The other terminal of the resistor of is connected to the inverting input terminal of the operational amplifier, the other terminal of the first resistor is connected to the non-inverting input terminal of the operational amplifier, the smoothing capacitor is connected, and the output of the operational amplifier is The automatic control circuit according to claim 1, wherein the automatic control circuit is connected to a control terminal of the control circuit. 【請求項４】 電流縮小手段は、電流の出力端子に接続
した第１および第２の抵抗と出力電圧を反転入力端子へ
帰還する手段を有するオペアンプとからなり、前記第２
の抵抗のもう一方の端子を前記オペアンプの反転入力端
子に接続し、前記第１の抵抗のもう一方の端子を前記オ
ペアンプの非反転入力端子に接続するとともに平滑コン
デンサを接続し、前記平滑コンデンサの端子電圧を直接
あるいはバッファ回路を介して制御回路の制御端子に接
続してなることを特徴とする請求項１または２記載の自
動制御回路。4. The current reduction means comprises first and second resistors connected to the current output terminal and an operational amplifier having means for feeding back the output voltage to the inverting input terminal.
The other terminal of the resistor is connected to the inverting input terminal of the operational amplifier, the other terminal of the first resistor is connected to the non-inverting input terminal of the operational amplifier, and a smoothing capacitor is connected to the smoothing capacitor. 3. The automatic control circuit according to claim 1, wherein the terminal voltage is connected to the control terminal of the control circuit directly or via a buffer circuit. 【請求項５】 電流縮小手段は、電流の出力端子に接続
した第１および第２の抵抗と出力端子と反転入力端子間
に平滑コンデンサを接続したオペアンプとからなり、前
記第１の抵抗のもう一方の端子を前記オペアンプの反転
入力端子に接続し、前記第２の抵抗のもう一方の端子を
前記オペアンプの非反転入力端子に接続するとともに、
この接続点を基準電位に接続し、前記オペアンプの出力
を制御回路の制御端子に接続したことを特徴とする請求
項１または２記載の自動制御回路。5. The current reduction means comprises first and second resistors connected to the current output terminal, and an operational amplifier having a smoothing capacitor connected between the output terminal and the inverting input terminal. One terminal is connected to the inverting input terminal of the operational amplifier, the other terminal of the second resistor is connected to the non-inverting input terminal of the operational amplifier, and
3. The automatic control circuit according to claim 1, wherein the connection point is connected to a reference potential, and the output of the operational amplifier is connected to the control terminal of the control circuit. 【請求項６】 第１の抵抗は、第２の抵抗に対して１０
倍以上の抵抗値に設定したことを特徴とする請求項３乃
至５のいずれかに記載の自動制御回路。6. The first resistance is 10 relative to the second resistance.
The automatic control circuit according to any one of claims 3 to 5, wherein the resistance value is set to double or more. 【請求項７】 電流縮小手段は、１個のトランジスタを
用い、コレクタ端子を基準電位に接続し、エミッタ端子
を電流の入力端子とし、ベース端子を電流の出力端子と
したことを特徴とする請求項１または２記載の自動制御
回路。7. The current reduction means uses one transistor, the collector terminal is connected to a reference potential, the emitter terminal is a current input terminal, and the base terminal is a current output terminal. Item 1. The automatic control circuit according to item 1 or 2. 【請求項８】 電流縮小手段は、１対のＮＰＮトランジ
スタとＰＮＰトランジスタを用い、それぞれのコレクタ
端子は異なる基準電位に接続し、両方のエミッタ端子を
互いに接続して電流入力端子とし、両方のベース端子を
互いに接続して電流の出力端子としたことを特徴とする
請求項１または２記載の自動制御回路。8. The current reducing means uses a pair of NPN transistor and PNP transistor, each collector terminal is connected to a different reference potential, and both emitter terminals are connected to each other to serve as a current input terminal. 3. The automatic control circuit according to claim 1, wherein the terminals are connected to each other to form a current output terminal. 【請求項９】 検波回路が１対の差動電流出力端子を持
ち、電流縮小手段は、前記検波回路の１対の出力端子に
エミッタ端子を接続し基準電位にコレクタ端子を接続し
た第１および第２の第１導伝型トランジスタと、前記第
２の第１導伝型トランジスタのベース端子にベース端子
を接続しエミッタ端子を基準電位に接続した第２の第２
導伝型トランジスタと、前記第２の第２導伝型トランジ
スタのコレクタ端子にエミッタ端子を接続しコレクタ端
子を前記基準電位とは異なる基準電位に接続した第１の
第２導伝型トランジスタとから成り、前記第１の第１導
伝型トランジスタと第１の第２導伝型トランジスタの両
方のベース端子をともに平滑コンデンサに接続したこと
を特徴とする請求項１または２記載の自動制御回路。9. The detection circuit has a pair of differential current output terminals, and the current reduction means has a pair of output terminals of the detection circuit connected to an emitter terminal and a reference potential to a collector terminal. A second first conductive type transistor, and a second second conductive type transistor in which a base terminal is connected to a base terminal of the second first conductive type transistor and an emitter terminal is connected to a reference potential.
A conductive transistor and a first second conductive transistor having an emitter terminal connected to a collector terminal of the second second conductive transistor and a collector terminal connected to a reference potential different from the reference potential. 3. The automatic control circuit according to claim 1, wherein the base terminals of both the first first conduction type transistor and the first second conduction type transistor are connected to a smoothing capacitor. 【請求項１０】 検波回路のバイアス電流として、ベー
ス端子を基準微小電流で駆動する第１導伝型トランジス
タのコレクタ電流を用いたこと特徴とする請求項９記載
の自動制御回路。10. The automatic control circuit according to claim 9, wherein the collector current of the first conduction type transistor for driving the base terminal with a reference minute current is used as the bias current of the detection circuit. 【請求項１１】 検波回路が１対の差動電流出力端子を
持ち、電流縮小手段として、前記検波回路の１対の出力
端子のうちの一方にエミッタ端子を接続し基準電位にコ
レクタ端子を接続した第１の第１導伝型トランジスタ
と、前記検波回路の１対の出力のうちのもう一方の出力
電流を折り返すカレントミラー回路と、前記カレントミ
ラー回路の出力端子にエミッタ端子を接続しコレクタ端
子を前記基準電位とは異なる基準電位に接続した第１の
第２導伝型トランジスタとから成り、前記第１の第１導
伝型トランジスタと第１の第２導伝型トランジスタの両
方のベース端子をともに平滑コンデンサに接続したこと
を特徴とする請求項１または２記載の自動制御回路。11. The detection circuit has a pair of differential current output terminals, and as current reduction means, an emitter terminal is connected to one of the pair of output terminals of the detection circuit and a collector terminal is connected to a reference potential. A first first conductive type transistor, a current mirror circuit that folds back the other output current of the pair of outputs of the detection circuit, and an emitter terminal is connected to an output terminal of the current mirror circuit and a collector terminal Is connected to a reference potential different from the reference potential, and base terminals of both the first first conduction type transistor and the first second conduction type transistor. 3. The automatic control circuit according to claim 1, wherein both are connected to a smoothing capacitor. 【請求項１２】 電流縮小手段において、ベース端子を
平滑コンデンサにつないでいるトランジスタのうちのど
れか一つのトランジスタのエミッタ端子電圧を制御回路
の制御端子に供給することを特徴とする請求項７，９，
１１のいずれかに記載の自動制御回路。12. The current reducing means, wherein the emitter terminal voltage of any one of the transistors whose base terminal is connected to the smoothing capacitor is supplied to the control terminal of the control circuit. 9,
11. The automatic control circuit according to any one of 11. 【請求項１３】 電流縮小手段において、平滑コンデン
サとトランジスタのベース端子との接続のうち、その少
なくとも一つの接続においてダイオードまたはダイオー
ド接続のトランジスタをベース電流の順方向で導通する
向きに挿入したことを特徴とする請求項７，８，９，１
１のいずれかに記載の自動制御回路。13. The current reduction means, wherein at least one of the connection between the smoothing capacitor and the base terminal of the transistor, a diode or a diode-connected transistor is inserted in a direction in which the forward direction of the base current is conducted. Claims 7, 8, 9, 1 characterized
1. The automatic control circuit according to any one of 1. 【請求項１４】 制御回路として電圧制御発振回路を用
い、検波回路として位相検波回路を用いたことを特徴と
する請求項１または２記載の自動制御回路。14. The automatic control circuit according to claim 1, wherein a voltage controlled oscillator circuit is used as the control circuit, and a phase detection circuit is used as the detection circuit. 【請求項１５】 制御回路として電圧制御発振回路を用
い、検波回路としてパルス幅検出回路を用いたことを特
徴とする請求項１まはたは２記載の自動制御回路。15. The automatic control circuit according to claim 1, wherein a voltage controlled oscillator circuit is used as the control circuit and a pulse width detection circuit is used as the detection circuit. 【請求項１６】 制御回路として振幅制御回路を用い、
検波回路として振幅検出回路を用いたことを特徴とする
請求項１または２記載の自動制御回路。16. An amplitude control circuit is used as the control circuit,
3. The automatic control circuit according to claim 1, wherein an amplitude detection circuit is used as the detection circuit. 【請求項１７】 制御回路としてレベルシフト回路を用
い、検波回路として直流レベル検出回路を用いたことを
特徴とする請求項１または２記載の自動制御回路。17. The automatic control circuit according to claim 1, wherein a level shift circuit is used as the control circuit, and a DC level detection circuit is used as the detection circuit. 【請求項１８】 検波回路として水平同期期間などの指
定した一部あるの区間だけ検出動作を行うことを特徴と
する請求項１４乃至１７のいずれかに記載の自動制御回
路。18. The automatic control circuit according to claim 14, wherein the detection circuit performs the detection operation only in a specified partial section such as a horizontal synchronization period. 【請求項１９】 制御回路として調整可能なフィルタ回
路を用い、入力信号として周波数一定の基準信号を供給
する手段を備え、検波回路として振幅または位相検出動
作を行う機能を有し、平滑コンデンサから得る制御電圧
で前記フィルタ回路とともに他の調整機能付きフィルタ
回路を制御することを特徴とする請求項第１または２記
載の自動制御回路。19. An adjustable filter circuit is used as a control circuit, means for supplying a constant frequency reference signal as an input signal is provided, and a detection circuit has a function of performing amplitude or phase detection operation and is obtained from a smoothing capacitor. 3. The automatic control circuit according to claim 1, wherein the control circuit controls the filter circuit and another filter circuit having an adjusting function together with the control voltage. 【請求項２０】 制御回路として調整可能なフィルタ回
路を用い、入力信号を指定した区間だけ周波数一定の基
準信号に切り替える手段を備え、検波回路として前記指
定区間だけ振幅または位相検出動作を行う機能を有し、
平滑コンデンサから得る制御電圧に基づいて、前記フィ
ルタ回路を制御することを特徴とする請求項１または２
記載の自動制御回路。20. An adjustable filter circuit is used as a control circuit, means for switching an input signal to a reference signal having a constant frequency only in a designated section is provided, and a function of performing an amplitude or phase detection operation only in the designated section as a detection circuit. Have,
3. The filter circuit is controlled based on a control voltage obtained from a smoothing capacitor.
The described automatic control circuit.