JPH08250896A - 実装装置 - Google Patents
実装装置Info
- Publication number
- JPH08250896A JPH08250896A JP7047058A JP4705895A JPH08250896A JP H08250896 A JPH08250896 A JP H08250896A JP 7047058 A JP7047058 A JP 7047058A JP 4705895 A JP4705895 A JP 4705895A JP H08250896 A JPH08250896 A JP H08250896A
- Authority
- JP
- Japan
- Prior art keywords
- tape
- mounting
- tcp
- bump electrode
- conductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Connecting Device With Holders (AREA)
- Multi-Conductor Connections (AREA)
Abstract
(57)【要約】
【目的】TCP用実装装置において、TCPのICの電
極増加に容易に対応しうる実装装置を提供する。 【構成】実装装置がTCP型のIC2とプリント基板2
0等の実装基板との間にテープ7を有し、当該テープ7
には、その一主面上にTCP型のIC2のテープ3に形
成されたプリント配線9eに当接するバンプ電極6aが
設けられ、その他方の主面にプリント基板20の配線に
当接するバンプ電極6bが設けられており、これらのバ
ンプ電極6a,6bはテープ7内部に形成されたビアホ
ール配線8により接続されている。
極増加に容易に対応しうる実装装置を提供する。 【構成】実装装置がTCP型のIC2とプリント基板2
0等の実装基板との間にテープ7を有し、当該テープ7
には、その一主面上にTCP型のIC2のテープ3に形
成されたプリント配線9eに当接するバンプ電極6aが
設けられ、その他方の主面にプリント基板20の配線に
当接するバンプ電極6bが設けられており、これらのバ
ンプ電極6a,6bはテープ7内部に形成されたビアホ
ール配線8により接続されている。
Description
【0001】
【産業上の利用分野】本発明は、例えば集積回路(以
下、ICという)の試験のためにICをプリント基板上
に実装するためのIC実装装置に関し、特にテープキャ
リアパッケージ(以下、TCPという)型のIC実装装
置に関する。
下、ICという)の試験のためにICをプリント基板上
に実装するためのIC実装装置に関し、特にテープキャ
リアパッケージ(以下、TCPという)型のIC実装装
置に関する。
【0002】
【従来の技術】TPCは図11に示すように、チップ2
の電極に接続されたリード4をテープ3上のプリント配
線9eで延長し、テストパッド18に接続した構造を有
している。このTPCを例えばプリント基板等の実装基
板に固定するために、従来は図12に示すように実装装
置としてのICソケットを用いていた。
の電極に接続されたリード4をテープ3上のプリント配
線9eで延長し、テストパッド18に接続した構造を有
している。このTPCを例えばプリント基板等の実装基
板に固定するために、従来は図12に示すように実装装
置としてのICソケットを用いていた。
【0003】このICソケットは、図示しない実装基板
の配線と接続されているコンタクトリード19を有して
おり、このコンタクトリード19とTPCのテストパッ
ド18とを接触させることで、実装基板とTPCを電気
的に接続する。
の配線と接続されているコンタクトリード19を有して
おり、このコンタクトリード19とTPCのテストパッ
ド18とを接触させることで、実装基板とTPCを電気
的に接続する。
【0004】具体的には、TPCをICソケット内部に
挿入した後、かかる接触部の上部に凸部を有する蓋14
を閉じて加圧し、テストパッド18とコンタクトリード
19との接触を強化する。さらに、ラッチ16で蓋14
を固定して、ICソケットに実装されたTPCの位置が
ずれることを防止する。
挿入した後、かかる接触部の上部に凸部を有する蓋14
を閉じて加圧し、テストパッド18とコンタクトリード
19との接触を強化する。さらに、ラッチ16で蓋14
を固定して、ICソケットに実装されたTPCの位置が
ずれることを防止する。
【0005】このようなICソケットを実装基板に実装
し、例えばTPCのチップ2の性能テストを行ってい
た。
し、例えばTPCのチップ2の性能テストを行ってい
た。
【0006】
【発明が解決しようとする課題】上述のように、従来の
ICソケットでは、TCPのテストパッド18と実装基
板とを電気的に接続するためにコンタクトリード方式を
採用していた。
ICソケットでは、TCPのテストパッド18と実装基
板とを電気的に接続するためにコンタクトリード方式を
採用していた。
【0007】しかし、このコンタクトリード方式では、
メカニカルな要因により、コンタクトリード19の間隔
は0.3〜0.5mmのピッチまでしか対応できない。
従って、コンタクトリード19と接触するTPCのテス
トパッド18の間隔の最小値もおのずと決定されること
になる。従って、近年、開発が進み、端子数の増加が見
込まれるICにおいて、端子数の増加に対応してテスト
パッド18を増加させるためにはTCPのテープ3を拡
大せざるを得ない結果となり、このテープ3の拡大によ
りICソケットの外形寸法等をTPCの種類に応じて設
計し直す必要性が生じる。
メカニカルな要因により、コンタクトリード19の間隔
は0.3〜0.5mmのピッチまでしか対応できない。
従って、コンタクトリード19と接触するTPCのテス
トパッド18の間隔の最小値もおのずと決定されること
になる。従って、近年、開発が進み、端子数の増加が見
込まれるICにおいて、端子数の増加に対応してテスト
パッド18を増加させるためにはTCPのテープ3を拡
大せざるを得ない結果となり、このテープ3の拡大によ
りICソケットの外形寸法等をTPCの種類に応じて設
計し直す必要性が生じる。
【0008】従って、本発明の主目的は、TCP型のI
C用として、その電極(リード)数の増大にも容易に対
処できる実装装置を提供することにある。
C用として、その電極(リード)数の増大にも容易に対
処できる実装装置を提供することにある。
【0009】
【課題を解決するための手段】かかる目的のために、本
発明によるIC実装装置は、TCP型のICとプリント
基板等の実装基板との間にテープを介在するものであ
り、当該テープには、その一主面上にTCP型のICの
テープに形成された導電体膜に当接する第1のバンプ電
極が設けられ、その他方の主面に実装基板の導電体膜に
当接する第2のバンプ電極が設けられており、これら第
1および第2のバンプ電極はテープ内部に形成されたビ
アホール配線により接続されている。
発明によるIC実装装置は、TCP型のICとプリント
基板等の実装基板との間にテープを介在するものであ
り、当該テープには、その一主面上にTCP型のICの
テープに形成された導電体膜に当接する第1のバンプ電
極が設けられ、その他方の主面に実装基板の導電体膜に
当接する第2のバンプ電極が設けられており、これら第
1および第2のバンプ電極はテープ内部に形成されたビ
アホール配線により接続されている。
【0010】
【作用】このように、本発明の実装装置は、バンプ電極
を有するテープを用いているので、第1のバンプ電極は
TCPのテープ上の導電体膜と同ピッチに形成でき、従
ってTCPのテープを拡大する必要はない。これによ
り、ICの電極数の増加に対しても、IC実装装置の外
形寸法を変更する必要はなく、上述のバンプ電極を有す
るテープを新たに設計することで容易に対処できる。
を有するテープを用いているので、第1のバンプ電極は
TCPのテープ上の導電体膜と同ピッチに形成でき、従
ってTCPのテープを拡大する必要はない。これによ
り、ICの電極数の増加に対しても、IC実装装置の外
形寸法を変更する必要はなく、上述のバンプ電極を有す
るテープを新たに設計することで容易に対処できる。
【0011】
【実施例】本発明の上記および他の目的、特徴および効
果を明瞭にすべく、以下図面を参照して本発明の実施例
につき説明する。
果を明瞭にすべく、以下図面を参照して本発明の実施例
につき説明する。
【0012】図1は、本発明の第1実施例に係る実装装
置を用いてTCPを実装した状態を示す断面図である。
実装装置としては、図2にその拡大図で示される部分を
有するテープ7と、図3の部材を備えている。テープ7
は、図4にその下面の上面よりの透視図および図5の上
面図で示される構造を有する。テープ7はTCP1のテ
ープ3と同様、ポリイミドが主に用いられるが、耐熱
性、比誘電率等求められる仕様に応じて他の材料を用い
ても良い。
置を用いてTCPを実装した状態を示す断面図である。
実装装置としては、図2にその拡大図で示される部分を
有するテープ7と、図3の部材を備えている。テープ7
は、図4にその下面の上面よりの透視図および図5の上
面図で示される構造を有する。テープ7はTCP1のテ
ープ3と同様、ポリイミドが主に用いられるが、耐熱
性、比誘電率等求められる仕様に応じて他の材料を用い
ても良い。
【0013】ICの実装に際しては、絶縁基体12aの
接着孔13にTCP1と実装基板、例えばプリント基板
20の配線間を電気的に接続するためのテープ7をその
プリント基板20の配線と適合するように装着し、次に
TCP1のプリント配線9eをテープ7のバンプ電極6
aと適合するようにテープ7の上から載置する。その
後、凸部を有する蓋14を閉じてテープ7とTCP1を
加圧し、これによりプリント基板20、テープ7、TC
P1の電気的接触をより確かなものとしている。なお、
この蓋14はラッチ16で固定される。
接着孔13にTCP1と実装基板、例えばプリント基板
20の配線間を電気的に接続するためのテープ7をその
プリント基板20の配線と適合するように装着し、次に
TCP1のプリント配線9eをテープ7のバンプ電極6
aと適合するようにテープ7の上から載置する。その
後、凸部を有する蓋14を閉じてテープ7とTCP1を
加圧し、これによりプリント基板20、テープ7、TC
P1の電気的接触をより確かなものとしている。なお、
この蓋14はラッチ16で固定される。
【0014】また、この時、絶縁基体12aはプリント
基板20にネジ止め穴11を用いてネジ止めされてお
り、さらにプリント基板20にはテープ7のガイド穴1
7に対応した位置に図示しないガイドピンが取り付けら
れている。このガイドピンとガイド穴17によってバン
プ電極6b、6cはプリント基板20の対応する配線と
精度よく位置決めされ、また、このガイドピンはTCP
1のスプロケットホール5にも対応しているため、TC
P1のテープ3に設けられたリード4とそれに1対1に
対応するテープ7上面のバンプ電極6aとも精度よく位
置決めされる。
基板20にネジ止め穴11を用いてネジ止めされてお
り、さらにプリント基板20にはテープ7のガイド穴1
7に対応した位置に図示しないガイドピンが取り付けら
れている。このガイドピンとガイド穴17によってバン
プ電極6b、6cはプリント基板20の対応する配線と
精度よく位置決めされ、また、このガイドピンはTCP
1のスプロケットホール5にも対応しているため、TC
P1のテープ3に設けられたリード4とそれに1対1に
対応するテープ7上面のバンプ電極6aとも精度よく位
置決めされる。
【0015】従って、本発明によれば、TCP1のプリ
ント配線9eはチップ2の電極のピッチ(0.1〜0.
2mm)と同様のピッチでもよく、従ってそもそもTP
C1にテストパッド18を設ける必要性がなくなる。よ
って、TPC1のチップ2の電極数が増加した場合にお
いてもTPC1のテープ3を拡大する必要がないので、
ICソケット等の実装装置を新たに設計、改造等するこ
となく、テープ7をTPC1の種類に応じて作成すれば
良い。
ント配線9eはチップ2の電極のピッチ(0.1〜0.
2mm)と同様のピッチでもよく、従ってそもそもTP
C1にテストパッド18を設ける必要性がなくなる。よ
って、TPC1のチップ2の電極数が増加した場合にお
いてもTPC1のテープ3を拡大する必要がないので、
ICソケット等の実装装置を新たに設計、改造等するこ
となく、テープ7をTPC1の種類に応じて作成すれば
良い。
【0016】また、テープ7を図5のように構成し、バ
ンプ電極6aの直下にバンプ電極6bを設けることによ
り、従来のコンタクトリード方式に比べ、チップ2から
プリント基板20のプリント配線までの配線長を格段に
縮めることができる。これにより、抵抗、リアクタンス
を低減させることができるので、例えばプリント基板2
0を用いてチップ2の性能テストを行う場合に、より精
密な測定が可能である。
ンプ電極6aの直下にバンプ電極6bを設けることによ
り、従来のコンタクトリード方式に比べ、チップ2から
プリント基板20のプリント配線までの配線長を格段に
縮めることができる。これにより、抵抗、リアクタンス
を低減させることができるので、例えばプリント基板2
0を用いてチップ2の性能テストを行う場合に、より精
密な測定が可能である。
【0017】なお、テープ7のバンプ電極6a等やプリ
ント配線9a等は、TCP1のプリント配線9eと同様
に、フォトリソグラフ技術、メッキ技術で容易に、しか
も安価に作成できる。
ント配線9a等は、TCP1のプリント配線9eと同様
に、フォトリソグラフ技術、メッキ技術で容易に、しか
も安価に作成できる。
【0018】さらに、本実施例では、高周波用ICの実
装も可能とするために、テープ7に対し高周波対策が施
されている。すなわち、バンプ電極6aとバンプ電極6
bは、ビアホール配線8、プリント配線9aを介して1
対1に接続され、また、バンプ電極6cはビアホール電
極8を通してテープ7上面の面パターンプリント配線9
bに接続されている。ここで、プリント基板20のグラ
ンド用配線とバンプ電極6cが接触することで、面パタ
ーンプリント配線9bはグランドとして機能する。この
構成は、テープ7を誘電体、面パターンプリント配線9
bを平面導体板、プリント配線9aをストリップ導体と
する周知のマイクロストリップ線路を形成している。
装も可能とするために、テープ7に対し高周波対策が施
されている。すなわち、バンプ電極6aとバンプ電極6
bは、ビアホール配線8、プリント配線9aを介して1
対1に接続され、また、バンプ電極6cはビアホール電
極8を通してテープ7上面の面パターンプリント配線9
bに接続されている。ここで、プリント基板20のグラ
ンド用配線とバンプ電極6cが接触することで、面パタ
ーンプリント配線9bはグランドとして機能する。この
構成は、テープ7を誘電体、面パターンプリント配線9
bを平面導体板、プリント配線9aをストリップ導体と
する周知のマイクロストリップ線路を形成している。
【0019】高周波用ICにおいては、実装基板と実装
装置とのインピーダンスのミスマッチ部位において信号
が反射しノイズが発生する可能性があるが、実装装置の
テープ7において上述のマイクロストリップ線路を構成
すれば、実装基板のインピーダンスに合わせて特性イン
ピーダンスの設定が可能であるので、ノイズの発生を低
減できる。従って、例えばプリント基板20を用いてチ
ップ2の性能テストを行う場合に、より精密な測定が可
能である。
装置とのインピーダンスのミスマッチ部位において信号
が反射しノイズが発生する可能性があるが、実装装置の
テープ7において上述のマイクロストリップ線路を構成
すれば、実装基板のインピーダンスに合わせて特性イン
ピーダンスの設定が可能であるので、ノイズの発生を低
減できる。従って、例えばプリント基板20を用いてチ
ップ2の性能テストを行う場合に、より精密な測定が可
能である。
【0020】なお、図2では、上述のマイクロストリッ
プ線路を構成したテープ7を示しているが、高周波用I
Cでない場合にはその構成にする必要はなく、つまりバ
ンプ電極6c、面パターンプリント配線9b等を設ける
必要はなく、またバンプ電極6aの直下にバンプ電極6
bを設けてもよい。
プ線路を構成したテープ7を示しているが、高周波用I
Cでない場合にはその構成にする必要はなく、つまりバ
ンプ電極6c、面パターンプリント配線9b等を設ける
必要はなく、またバンプ電極6aの直下にバンプ電極6
bを設けてもよい。
【0021】次に、本発明の第2実施例について述べ
る。本実施例に係る実装装置としては、図6にその拡大
図で示される部分を有するテープ7と、図3の部材を備
えている。テープ7は多層構造であり、図7の上面図、
図8の第1内層の上面図、図9の第2内層の上面図、図
10のその下面の上面よりの透視図で示される構造を有
する。
る。本実施例に係る実装装置としては、図6にその拡大
図で示される部分を有するテープ7と、図3の部材を備
えている。テープ7は多層構造であり、図7の上面図、
図8の第1内層の上面図、図9の第2内層の上面図、図
10のその下面の上面よりの透視図で示される構造を有
する。
【0022】本実施例では、面パターンプリント配線を
2層に分けて有しており、ここでは面パターンプリント
配線9cを電源用、面パターンプリント配線9dをグラ
ンド用としている。これらはビアホール配線8を介して
各々バンプ電極6d、6cに接続されている。これらの
バンプ電極6d、6cに実装基板の電源、グランド配線
を各々接続する。図6では、バンプ電極6aバンプ電極
6bと接続されているが、電源またはグランドに接続す
る必要性があるバンプ電極6aについてはバンプ電極6
bに接続せず、テープ7の内層に設けた面パターンプリ
ント配線9cまたは面パターンプリント配線9dに接続
する。
2層に分けて有しており、ここでは面パターンプリント
配線9cを電源用、面パターンプリント配線9dをグラ
ンド用としている。これらはビアホール配線8を介して
各々バンプ電極6d、6cに接続されている。これらの
バンプ電極6d、6cに実装基板の電源、グランド配線
を各々接続する。図6では、バンプ電極6aバンプ電極
6bと接続されているが、電源またはグランドに接続す
る必要性があるバンプ電極6aについてはバンプ電極6
bに接続せず、テープ7の内層に設けた面パターンプリ
ント配線9cまたは面パターンプリント配線9dに接続
する。
【0023】この構成は、第1実施例と同様マイクロス
トリップ線路を構成しているため、TCPが高周波用I
Cを備えている場合、例えばそのチップ2の性能テスト
を精度よく行うことができる。
トリップ線路を構成しているため、TCPが高周波用I
Cを備えている場合、例えばそのチップ2の性能テスト
を精度よく行うことができる。
【0024】さらに、電源またはグランドに接続する必
要性があるバンプ電極6aについてはバンプ電極6bに
接続せず、テープ7の内層に設けた面パターンプリント
配線9cまたは面パターンプリント配線9dに接続して
いるため、その面パターンプリント配線部においては配
線の断面積が大きくなることで抵抗の低減ができ、従っ
て、例えばそのチップ2の性能テストをより精度よく行
うことができる。
要性があるバンプ電極6aについてはバンプ電極6bに
接続せず、テープ7の内層に設けた面パターンプリント
配線9cまたは面パターンプリント配線9dに接続して
いるため、その面パターンプリント配線部においては配
線の断面積が大きくなることで抵抗の低減ができ、従っ
て、例えばそのチップ2の性能テストをより精度よく行
うことができる。
【0025】なお、第1実施例、第2実施例において、
プリント基板の配線に当接するバンプ電極の配置は、図
4、図10に限定されるものではなく、プリント基板の
配線の状態等に合わせて適宜設計すればよい。
プリント基板の配線に当接するバンプ電極の配置は、図
4、図10に限定されるものではなく、プリント基板の
配線の状態等に合わせて適宜設計すればよい。
【0026】
【発明の効果】以上のとおり、本発明によれば、TCP
のチップの電極増加に対し、容易に対処でき、しかも実
装装置、実装基板間の抵抗、リアクタンスを低減するこ
とができる。
のチップの電極増加に対し、容易に対処でき、しかも実
装装置、実装基板間の抵抗、リアクタンスを低減するこ
とができる。
【図1】本発明の第1実施例に係る実装装置を用いてT
CPを実装した状態を示す断面図である。
CPを実装した状態を示す断面図である。
【図2】図1に示したテープの拡大図である。
【図3】図1に示した実装装置の上面図である。
【図4】図2に示したテープの下面の上面よりの透視図
である。
である。
【図5】図2に示したテープの上面図である。
【図6】本発明の第2実施例に係る実装装置のテープを
示す断面図である。
示す断面図である。
【図7】図6に示したテープの上面図である。
【図8】図6に示したテープの第1内層の上面図であ
る。
る。
【図9】図6に示したテープの第2内層の上面図であ
る。
る。
【図10】図6に示したテープの下面の上面よりの透視
図である。
図である。
【図11】TCPの下面図である。
【図12】従来の実装装置を用いてTCPを実装した状
態を示す断面図である。
態を示す断面図である。
1 TCP 2 チップ 3 TCP用テープ 4 リード 5 スプロケットホール 6a,6b,6c,6d バンプ電極 7 実装装置用テープ 8 ビアホール電極 9a,9b,9c,9d,9e プリント配線 10 絶縁膜 11 ネジ止め穴 12a,12b 絶縁基体 13 装着孔 14 蓋 15 凸部 16 ラッチ 17 ガイド穴 18 テストパッド 19 コンタクトリード 20 プリント基板
Claims (3)
- 【請求項1】 TCP型ICを実装し実装基板に装着さ
れる実装装置において、前記TCP型ICと前記実装基
板との間に介在する実装装置用テープを有し、前記実装
装置用テープには、その一主面上に前記TCP型ICの
テープに形成された導電体膜に当接する第1のバンプ電
極が設けられ、その他方の主面上に前記実装基板の導電
体膜に当接する第2のバンプ電極が設けられており、前
記第1および第2のバンプ電極は前記実装装置用テープ
内部に形成されたビアホール配線により接続されている
ことを特徴とする実装装置。 - 【請求項2】 前記実装装置用テープは、前記第1のバ
ンプ電極が形成された主面上に形成された面パターンの
導電体膜と、その他方の主面上に電源に接続された前記
実装基板の導電体膜に当接する第3のバンプ電極とをさ
らに有し、前記面パターンの導電体膜と前記第3のバン
プ電極は前記ビアホール配線により接続されていること
を特徴とする請求項1記載の実装装置。 - 【請求項3】 前記実装装置用テープは、その内部に面
パターンの第1および第2の導電体膜と、前記第2のバ
ンプ電極が形成された主面上に第1および第2の電源に
接続された前記実装基板の導電体膜に当接する第3およ
び第4のバンプ電極とをさらに有し、前記第1の導電体
膜と前記第3のバンプ電極は前記ビアホール配線により
接続され、前記第2の導電体膜と前記第4のバンプ電極
は前記ビアホール配線により接続されていることを特徴
とする請求項1記載の実装装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7047058A JPH08250896A (ja) | 1995-03-07 | 1995-03-07 | 実装装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7047058A JPH08250896A (ja) | 1995-03-07 | 1995-03-07 | 実装装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08250896A true JPH08250896A (ja) | 1996-09-27 |
Family
ID=12764563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7047058A Pending JPH08250896A (ja) | 1995-03-07 | 1995-03-07 | 実装装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08250896A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62111457A (ja) * | 1985-11-11 | 1987-05-22 | Nec Corp | マルチチツプパツケ−ジ |
JPH04154136A (ja) * | 1990-10-18 | 1992-05-27 | Fujitsu Ltd | ベアチップの実装方法 |
JPH05129460A (ja) * | 1991-11-07 | 1993-05-25 | Fujitsu Ltd | 電子回路実装基板 |
JPH06260530A (ja) * | 1993-03-09 | 1994-09-16 | Hitachi Ltd | 半導体集積回路装置 |
-
1995
- 1995-03-07 JP JP7047058A patent/JPH08250896A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62111457A (ja) * | 1985-11-11 | 1987-05-22 | Nec Corp | マルチチツプパツケ−ジ |
JPH04154136A (ja) * | 1990-10-18 | 1992-05-27 | Fujitsu Ltd | ベアチップの実装方法 |
JPH05129460A (ja) * | 1991-11-07 | 1993-05-25 | Fujitsu Ltd | 電子回路実装基板 |
JPH06260530A (ja) * | 1993-03-09 | 1994-09-16 | Hitachi Ltd | 半導体集積回路装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5065280A (en) | Flex interconnect module | |
KR100223727B1 (ko) | 반도체 장치 | |
US6853058B2 (en) | Process for providing electrical connection between a semiconductor die and a semiconductor die receiving member | |
KR100252731B1 (ko) | 반도체 디바이스 및 반도체 디바이스용 패키지 | |
US5530288A (en) | Passive interposer including at least one passive electronic component | |
KR100197314B1 (ko) | 매립된 테스트 회로 및 그 제조방법 | |
US6005403A (en) | Flexible electrical test fixture for integrated circuits on prototype and production printed circuit boards | |
JP2001251061A (ja) | 多層型プリント配線基板 | |
TW201415037A (zh) | 微節距探針卡介面裝置以及微節距探針卡 | |
EP1751557B1 (en) | Flexible microcircuit space transformer assembly | |
JP2000236032A (ja) | マイクロ波およびミリメートル波周波数のワイヤレスmmicチップ・パッケージング | |
US20060097370A1 (en) | Stepped integrated circuit packaging and mounting | |
US5806178A (en) | Circuit board with enhanced rework configuration | |
US6948242B2 (en) | Process for producing a contact-making device | |
JPH01256161A (ja) | 印刷配線板装置 | |
JP3166490B2 (ja) | Bga型半導体装置 | |
JPH08250896A (ja) | 実装装置 | |
JP2765363B2 (ja) | Icソケット | |
JPH11112152A (ja) | フリップチップ実装の多層プリント基板 | |
JP2003272789A (ja) | 表面実装型パッケージ用ソケット | |
JPH10215048A (ja) | プリント配線板及びプリント配線板の実装構造 | |
JPH05327155A (ja) | 回路モジュール用コネクタ | |
US20040046243A1 (en) | Methods of split cavity wall plating for an integrated circuit package | |
JPS63263738A (ja) | プロ−ブカ−ド | |
JP3527086B2 (ja) | Elモジュ−ル |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970916 |