JPH08236700A - 高周波用集積回路 - Google Patents

Abstract

(57)【要約】 【目的】 能動素子を備えた高周波用集積回路に関し、
広帯域にわたる特性を改善する。 【構成】 ＦＥＴ，ＨＥＭＴ等の能動素子１に接続され
て終端が第１の薄膜キャパシタ４，１４を介してヴァイ
アホール７，１７により短絡された線路と、パッド２，
１２との間に直流供給線路５，１５を接続し、直流供給
線路５，１５とパッド２，１２との接続点に第２の薄膜
キャパシタ３，１３を介してヴァイアホール７，１７を
接続し、この第２の薄膜キャパシタ３，１３を介したヴ
ァイアホール７，１７の実効短絡点から線路と直流供給
線路５，１５との接続点までの実効電気長を、信号波長
の１／４に選定し、直流供給線路５，１５中に薄膜抵抗
６，１６を設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＦＥＴ，ＨＥＭＴ等の
能動素子を備えたマイクロ波，ミリ波等の高周波用集積
回路に関する。高周波集積回路は、ＭＭＩＣ（Ｍicrowa
ve Ｍonolithic Ｉntegrated Ｃircuit）構成が一般的
になりつつあり、ＦＥＴ（電界効果トランジスタ）やＨ
ＥＭＴ（高電子移動度トランジスタ）等の能動素子に直
流バイアスを供給する為のバイアス回路が構成されてお
り、このバイアス回路を介して信号成分が漏れないよう
にすることが必要である。

【０００２】

【従来の技術】図４は従来例の説明図であり、ＦＥＴ
（電界効果トランジスタ）を能動素子３１とした場合を
示し、Ｇはゲート端子、Ｓはソース端子、Ｄはドレイン
端子、３２，４２はバイアス供給用のパッド、３３，３
４，４３は薄膜キャパシタ、３５，３６，４５，４６は
線路、３７，４７はヴァイアホール、３８は入力端子、
３９は出力端子を示す。

【０００３】能動素子３１のソースＳは平衡型でヴァイ
アホール３７，４７によってアースに接続され、バイア
ス供給用のパッド４２から線路４５，４６を介して能動
素子３１のゲートＧに直流バイアスが供給され、又パッ
ド３２から線路３５を介して能動素子３１のドレインＤ
に直流バイアスが供給されて、ソース接地増幅器として
動作し、入力端子３８からの入力信号が能動素子３１に
よって増幅されて、出力端子３９から出力される。

【０００４】薄膜キャパシタ３３，３４，４３は、それ
ぞれ上部電極と下部電極との間に誘電体薄膜を介在させ
たもので、ヴァイアホール３７，４７によって下部電極
はアースされる。それにより、入力端子３８とゲート端
子Ｇとの間に接続された線路４６と、薄膜キャパシタ４
３と、ヴァイアホール４７とにより、整合用終端短絡ス
タブが形成され、又パッド４２からの線路４５も薄膜キ
ャパシタ４３に接続され、そのパッド４２に、図示を省
略した直流バイアス電源と金ワイヤ等によって接続され
て、ゲートＧに直流バイアスが供給される。

【０００５】又出力端子３９とドレイン端子Ｄとの間に
接続された線路３６と、薄膜キャパシタ３３と、ヴァイ
アホール３７とにより、整合用終端短絡スタブが形成さ
れ、又パッド３２に、薄膜キャパシタ３３，３４が接続
され、そのパッド３２に、図示を省略した直流電源と金
ワイヤ等によって接続されて、ドレイン端子Ｄに直流バ
イアスが供給される。

【０００６】又パッド４２から直流バイアスを供給する
経路に於いても、パッド３２側と同様に、薄膜キャパシ
タ４３と共に、線路４５に他の薄膜キャパシタを接続し
た構成とすることができる。

【０００７】図５は従来例の特性曲線図であり、図４に
於ける信号周波数を３０ＧＨｚとした場合に於けるパッ
ド４２から直流バイアスを供給する経路の周波数０〜５
０ＧＨｚの特性を示し、Ｓ３１は線路４６からパッド４
２へ伝送される信号の減衰量、Ｓ２１は線路４６からヴ
ァイアホール４７へ伝送される信号の減衰量、Ｓ１１は
薄膜キャパシタ４３に於ける信号の反射損失を示す。

【０００８】図６は従来例の特性曲線図であり、図４に
於ける信号周波数を３０ＧＨｚとし、線路３５と薄膜キ
ャパシタ３３との接続点から薄膜キャパシタ３４を介し
てヴァイアホール３７の有効短絡点に至る有効長を信号
波長の１／４に設定し、パッド３２から直流電圧をドレ
イン端子Ｄに印加する経路の周波数０〜５０ＧＨｚの特
性を示し、Ｓ３１は線路３６からパッド３２へ伝送され
る信号の減衰量、Ｓ２１は線路３６からヴァイアホール
３７へ伝送される信号の減衰量、Ｓ１１は薄膜キャパシ
タ３３に於ける信号の反射損失を示す。

【０００９】

【発明が解決しようとする課題】外部バイアス回路と接
続する為のパッド３２，４２から信号が漏洩することに
よる寄生発振等の問題がある。例えば、図４に於けるパ
ッド４２から直流バイアスを供給する経路に於いて、パ
ッド４２方向へ漏れる信号については、図５のＳ３１に
示すように、広帯域にわたって大きいものである。従っ
て、パッド４２に金ワイヤ等により接続した直流バイア
ス電源回路との間の作用によって低周波寄生発振が生じ
易くなる問題がある。

【００１０】このような信号の漏れを少なくするには、
薄膜キャパシタ４３の容量を充分に大きくすれば良いも
のであるが、容量を大きくするには電極面積を大きくし
なければならず、高密度の集積回路化が困難となる。

【００１１】又パッド３２から直流電圧を供給する経路
に於いては、薄膜キャパシタ３４を余分に設けると共
に、線路３５と薄膜キャパシタ３３の接点から薄膜キャ
パシタ３４を経由してヴァイアホール３７の有効短絡点
迄の有効長を、周波数３０ＧＨｚの信号波長の１／４に
設定することにより、周波数３０ＧＨｚに於ける反射
（Ｓ１１）は、図５に示す特性に比較して充分に小さく
なり、又パッド３２方向への信号の減衰量（Ｓ３１）
も、図５に示す特性に比較して約１０ｄＢ程度大きくす
ることができる（図６参照）。

【００１２】しかし、周波数３０ＧＨｚ付近に於ける特
性が改善されているが、それより高周波帯域及び５ＧＨ
ｚ以下の低周波帯域では充分な減衰量を得ることができ
ないので、寄生発振の可能性が大きい問題がある。又反
射損失（Ｓ１１）についても低周波帯域で大きくなる問
題がある。本発明は、比較的簡単な構成により、広帯域
にわたり特性を改善することを目的とする。

【００１３】

【課題を解決するための手段】本発明の高周波用集積回
路は、図１を参照して説明すると、バイアス供給用のパ
ッドからＦＥＴ等の能動素子の動作用の直流バイアスを
供給する構成を含む高周波用集積回路に於いて、能動素
子１に接続されて終端が第１の薄膜キャパシタ４，１４
を介したヴァイアホール７，１７により短絡された線路
と、パッド２，１２との間を直流供給線路５，１５によ
り接続し、この直流供給線路５，１５とパッド２，１２
との接続点に第２の薄膜キャパシタ３，１３を介してヴ
ァイアホール７，１７に接続し、この第２の薄膜キャパ
シタ３，１３を介したヴァイアホール７，１７の実効短
絡点から線路８，２２と直流供給線路５，１５との接続
点までの実効電気長を、信号波長の１／４に選定し、且
つ直流供給線路５，１５中に薄膜抵抗６，１６を設け
た。

【００１４】

【作用】直流供給線路５，１５の実効電気長を信号波長
の１／４に選定したことにより、能動素子１に接続した
線路８，２２と直流供給線路５，１５との接続点からパ
ッド２，１２側をみたインピーダンスは、動作中心周波
数近傍に於いて無限大となり、パッド２，１２側への信
号の漏れを低減できる。又直流供給線路５，１５中に薄
膜抵抗６，１６を設けたことにより、動作中心周波数帯
域以外の周波数の信号に対して減衰を与えることにな
り、従って、パッド２，１２側への信号の漏れを広帯域
にわたって低減できる。

【００１５】

【実施例】図１は本発明の実施例の説明図であり、ＦＥ
Ｔ（電界効果トランジスタ）を能動素子１とした場合を
示し、Ｇはゲート端子、Ｓはソース端子、Ｄはドレイン
端子である。又２，１２はパッド、３，１３は第２の薄
膜キャパシタ、４，１４は第１の薄膜キャパシタ、５，
１５は直流供給線路、６，１６は薄膜抵抗、７，１０，
１１，１７はヴァイアホール、９は出力端子、８，１
８，１９，２２，２３は線路、３ａ，３ｂ，４ａ，４
ｂ，１３ａ，１３ｂ，１４ａ，１４ｂは電極、３ｃ，４
ｃ，１３ｃ，１４ｃは誘電体薄膜である。

【００１６】薄膜キャパシタ３，４，１３，１４は、そ
れぞれ電極３ａ，３ｂ，４ａ，４ｂ，１３ａ，１３ｂ，
１４ａ，１４ｂ間に誘電体薄膜３ｃ，４ｃ，１３ｃ，１
４ｃを介在させた構成を示し、下側の電極３ｂ，４ｂ，
１３ｂ，１４ｂをヴァイアホール７，１７を介して基板
下部のアース電極に接続する。なお、上部の電極３ａ，
４ａ，１３ａ，１４ａと、下部の電極３ｂ，４ｂ，１３
ｂ，１４ｂとは同一の面積とする場合が一般的である
が、電極の配置構成を示す為に下部の電極の面積を大き
く示している。

【００１７】又パッド端子２からドレインＤに直流バイ
アスを供給する経路に於いては、直線状の直流供給線路
５を設けた場合を示し、パッド１２からゲート端子Ｇに
直流バイアスを供給する経路に於いては、ミアンダ状の
直流供給線路１５を設けた場合を示すが、何れも同一の
構成の直流供給線路とすることができる。又能動素子１
の平衡型のソース端子Ｓを線路１８，１９を介してヴァ
イアホール１０，１１に接続し、能動素子１のドレイン
端子Ｄに接続した線路２３を、線路８と第１の薄膜キャ
パシタ４とを介してヴァイアホール７に接続し、この線
路８に前述の直流供給線路５を接続する。又パッド２と
直流供給線路５との接続点を第２の薄膜キャパシタ３を
介してヴァイアホール７に接続する。

【００１８】又能動素子１のゲート端子Ｇに接続した線
路２２を第１の薄膜キャパシタ１４を介してヴァイアホ
ール１７に接続し、この線路に前述の直流供給線路１５
を接続する。又この直流供給線路１５とパッド１２との
接続点を第２の薄膜キャパシタ１３を介してヴァイアホ
ール１７に接続する。そして、パッド２から能動素子１
のドレイン端子Ｄに直流供給線路５と線路８とを介して
直流バイアスを供給し、パッド１２から能動素子１のゲ
ート端子Ｇに直流供給線路１５と線路２２とを介して直
流バイアスを供給することにより、発振器として動作す
ることができる。この場合、例えば、３０ＧＨｚで発振
させて、その発振出力を図示を省略した後段の逓倍器に
加えて逓倍することができる。

【００１９】図２は本発明の実施例の要部説明図であ
り、（Ａ）はパッド２からドレイン端子Ｄに直流バイア
スを供給する経路の要部を示し、（Ｂ）は薄膜キャパシ
タ３とヴァイアホール７との要部の断面を示し、（Ｃ）
は等価回路を示す。

【００２０】パッド２からの直流バイアスは、直流供給
線路５と線路８とを介して能動素子１のドレイン端子Ｄ
に供給されるもので、その直流供給線路５とパッド２と
の接続点と、直流供給線路５と線路８との接続点とにそ
れぞれ薄膜キャパシタ３，４を接続し、直流供給線路５
中に薄膜抵抗６を設ける。

【００２１】薄膜キャパシタ３は、（Ｂ）に示すよう
に、基板２０上の下部電極３ｂと誘電体薄膜３ｃと上部
電極３ａとにより構成され、電極３ａをパッド２と直流
供給線路５とに接続する。又下部の電極３ｂをヴァイア
ホール７を介して基板２０の下部のアース電極２１と接
続する。

【００２２】従って、等価回路は（Ｃ）に示すように、
直流供給線路５の両端側は第１，第２の薄膜キャパシタ
４，３を介してアースに接続された回路構成となり、実
効短絡点Ａと、線路８と直流供給線路５との接続点Ｂと
の間の実効電気長Ｌを、動作中心周波数の信号波長の１
／４に選定する。それによって、線路８と直流供給線路
５との接続点Ｂからパッド２側をみたインピーダンス
は、動作中心周波数近傍に於いて無限大となる。従っ
て、信号の漏れを少なくすることができる。

【００２３】又動作中心周波数帯域外に於いては、直流
供給線路５中に薄膜抵抗６が設けられているから、この
薄膜抵抗６により信号が減衰される。この薄膜抵抗６の
接続位置は、直流供給線路５の任意の位置とすることが
できる。又薄膜抵抗６の値を大きくすると、パッド２側
へ漏れる信号を大きく減衰させることができるが、供給
する直流バイアス電圧を高くする必要が生じる。従っ
て、直流バイアス電圧を高くすることなく、動作中心周
波数帯域以外の周波数帯域の信号を減衰する値に設定す
ることになる。

【００２４】又図１に於いて、パッド１２から能動素子
１のゲート端子Ｇに直流バイアスを供給する経路に於い
ても、直流供給線路１５をミアンダ状として狭いスペー
ス内に所望の長さの線路を形成した構成以外は、前述の
パッド２から能動素子１のドレイン端子Ｄに直流バイア
スを供給する構成と同様の特性が得られる。

【００２５】図３は本発明の実施例の特性曲線図であ
り、図１に示す構成に於いて動作中心周波数を３０ＧＨ
ｚとした場合を示し、Ｓ１１，Ｓ２１，Ｓ３１について
は、図５及び図６と同様に、線路と薄膜キャパシタとの
接続点から線路への反射損失、線路からヴァイアホール
への信号の減衰量及びパッド側への信号の減衰量をそれ
ぞれ表す。

【００２６】図３の特性と、図６の特性と比較すれば明
らかなように、本発明の実施例によれば動作中心周波数
の３０ＧＨｚに於ける反射（Ｓ１１）はほぼ同一の減衰
量ではあるが、動作中心周波数より低い周波数帯域の２
０ＧＨｚに於いては約５ｄＢ改善され、１０ＧＨｚに於
いては約１２ｄＢ改善されている。又動作中心周波数よ
り高い周波数帯域の４０ＧＨｚに於いては約４ｄＢ改善
され、５０ＧＨｚに於いては約１０ｄＢ改善されてい
る。

【００２７】又パッド２，１２方向への信号の減衰量
（Ｓ３１）については、動作中心周波数の３０ＧＨｚに
於いて約１ｄＢ改善され、この動作中心周波数より低い
周波数帯域の２０ＧＨｚに於いては約５ｄＢ改善され、
１０ＧＨｚに於いては約８ｄＢ改善されている。又動作
中心周波数より高い周波数帯域の４０ＧＨｚに於いては
約８ｄＢ改善され、５０ＧＨｚに於いては約１２ｄＢ改
善されている。

【００２８】前述のように、広帯域にわたり特性を改善
することができ、従って、パッド２，１２に直流バイア
ス供給回路を接続したことによる寄生発振の発生の可能
性を大きく低減することができる。又前述の実施例は３
０ＧＨｚの発振器について示すが、これ以外の周波数の
発振器或いは増幅器等の各種の能動素子を備えた高周波
用集積回路に適用できる。又能動素子１は、前述のよう
にＦＥＴ（電界効果トランジスタ）のみでなく、ＨＥＭ
Ｔ，ＨＢＴ等の高周波用の能動素子を適用することがで
きる。

【００２９】

【発明の効果】以上説明したように、本発明は、ＦＥＴ
やＨＥＭＴ等の能動素子１に接続されて、終端が第１の
薄膜キャパシタ４，１４を介してヴァイアホール７，１
７により短絡された線路と、パッド２，１２との間を直
流供給線路５，１５により接続し、この直流供給線路
５，１５とパッド２，１２との接続点に第２の薄膜キャ
パシタ３，１３を介してヴァイアホール７，１７を接続
し、このヴァイアホール７，１７の実効短絡点から、線
路と直流供給線路５，１５との接続点までの実効電気長
を信号波長の１／４に設定し、この直流供給線路５，１
５中に薄膜抵抗６，１６を設けたもので、能動素子１に
接続された線路からパッド２，１２側をみたインピーダ
ンスが、動作中心周波数近傍に於いて無限大となり、パ
ッド２，１２方向への信号の漏れを低減することができ
る。又動作中心周波数以外の周波数帯域に於いては、薄
膜抵抗６，１６によって信号を減衰できるから、広帯域
にわたり特性を改善することが可能となり、寄生発振の
可能性を大きく低減できる利点がある。

【図面の簡単な説明】

【図１】本発明の実施例の説明図である。

【図２】本発明の実施例の要部説明図である。

【図３】本発明の実施例の特性曲線図である。

【図４】従来例の説明図である。

【図５】従来例の特性曲線図である。

【図６】従来例の特性曲線図である。

【符号の説明】

１ 能動素子 ２，１２ パッド ３，１３ 第２の薄膜キャパシタ ４，１４ 第１の薄膜キャパシタ ５，１５ 直流供給線路 ６，１６ 薄膜抵抗 ７，１７ ヴァイアホール

───────────────────────────────────────────────────── フロントページの続き (72)発明者 齊藤 民雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 白川 和雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 志村 利宏 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (1)

【特許請求の範囲】
1. 【請求項１】 バイアス供給用のパッドから能動素子の
   動作用の直流バイアスを供給する構成を含む高周波用集
   積回路に於いて、 前記能動素子に接続されて終端が第１の薄膜キャパシタ
   を介してヴァイアホールにより短絡された線路と、前記
   パッドとの間を直流供給線路により接続し、該直流供給
   線路と前記パッドとの接続点に第２の薄膜キャパシタを
   介してヴァイアホールに接続し、該第２の薄膜キャパシ
   タを介した前記ヴァイアホールの実効短絡点から前記線
   路と前記直流供給線路との接続点までの実効電気長を、
   信号波長の１／４に選定し、且つ前記直流供給線路中に
   薄膜抵抗を設けたことを特徴とする高周波用集積回路。