JPH08234690A - Electron generating device and picture display device, their driving method and driving circuit - Google Patents
Electron generating device and picture display device, their driving method and driving circuitInfo
- Publication number
- JPH08234690A JPH08234690A JP14609095A JP14609095A JPH08234690A JP H08234690 A JPH08234690 A JP H08234690A JP 14609095 A JP14609095 A JP 14609095A JP 14609095 A JP14609095 A JP 14609095A JP H08234690 A JPH08234690 A JP H08234690A
- Authority
- JP
- Japan
- Prior art keywords
- current
- electron
- leak
- wiring
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は複数の電子放出素子をマ
トリックス配線した電子発生部の駆動回路あるいはそれ
を用いた電子発生装置、画像表示装置、さらにその駆動
方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving circuit for an electron generating section in which a plurality of electron-emitting devices are wired in a matrix, an electron generating apparatus using the same, an image display apparatus, and a driving method thereof.
【０００２】[0002]
【従来の技術】今日、マルチメディアがもてはやされる
など社会の情報化が急速に進んでいる。このなかで、CR
T(Cathode Ray Tube)に代わるコンピューターから人間
へのインターフェイスとして薄型のフラットディスプレ
イが、マルチメディア市場を広げるための重要なデバイ
スとなっている。フラットディスプレイとして、液晶デ
ィスプレイ(Liquid Crystal Display)、プラズマディス
プレイ(PDP;Plasma Display)、電子線フラットディスプ
レイが有力である。このなかで電子線フラットディスプ
レイは、大画面のフラットディスプレイとして有力であ
る。電子線フラットディスプレイは、電子発生部を有す
るリアパネルから蛍光体を有するフラットパネルに、電
子線を照射して蛍光体を励起発光させて画像表示するタ
イプが主である。このタイプは、複数の電子放出素子を
マトリックス配置した電子発生部をよく使う。2. Description of the Related Art Today, the informationization of society is rapidly advancing, such as by the entertainment of multimedia. Among these, CR
A thin flat display has become an important device for expanding the multimedia market as a computer-to-human interface that replaces the T (Cathode Ray Tube). Liquid crystal displays (Liquid Crystal Displays), plasma displays (PDPs), and electron beam flat displays are promising flat displays. Among them, the electron beam flat display is effective as a large-screen flat display. The electron beam flat display is mainly of a type in which an electron beam is irradiated from a rear panel having an electron generating portion to a flat panel having a phosphor to excite the phosphor to emit light, thereby displaying an image. This type often uses an electron generation unit in which a plurality of electron-emitting devices are arranged in a matrix.
【０００３】電子発生部を構成する電子放出素子は、大
きく分けると熱陰極素子と冷陰極素子の２つがある。熱
陰極素子はヒーターを加熱し、熱電子を放出させる電子
放出素子で、CRT(Cathod Ray Tube)の電子発生部として
よく使われる。冷陰極素子は、一対の電極に電圧を印加
して、電子を放出させる電子放出素子である。このなか
には、電界放出型素子（FE;Field Emitter)、金属・絶
縁層・金属型放出素子（MIM;Metal/Insulator/Meta
l）、表面電導型放出素子などがある。冷陰極素子は、
熱陰極素子に比べて構造が簡単であり、微細な素子を作
製できるので、基板上に多数の素子を高い密度で配置す
ることができる。また、冷陰極素子は、ヒーターが必要
ないので、熱溶融の問題が発生しにくく、応答速度が速
い。The electron-emitting device that constitutes the electron-generating portion is roughly classified into a hot cathode device and a cold cathode device. The hot cathode element is an electron emitting element that heats a heater to emit thermoelectrons, and is often used as an electron generating portion of a CRT (Cathod Ray Tube). The cold cathode device is an electron emitting device that emits electrons by applying a voltage to a pair of electrodes. Among these are field emission devices (FEs), metal / insulating layers, and metal emission devices (MIMs / Metal / Insulator / Meta).
l), surface conduction electron-emitting devices, etc. The cold cathode device is
Since the structure is simpler than that of the hot cathode device and a fine device can be manufactured, a large number of devices can be arranged on the substrate at a high density. Further, since the cold cathode element does not require a heater, the problem of heat melting hardly occurs and the response speed is fast.
【０００４】このように、冷陰極素子は熱陰極素子に比
べて、いろいろな利点をもっているので、近年、冷陰極
素子の研究開発がさかんである。とくに、画像表示装置
に応用する冷陰極素子に対する研究開発はさかんであ
る。これは、冷陰極素子は微細なので高い密度で配置で
き、１画素にひとつ冷陰極素子を対応させる電子発生部
を作製しやすく、電子線で励起発光する蛍光板と組み合
わせて薄型の画像表示装置（ディスプレイ）を作製でき
るからである。As described above, since the cold cathode device has various advantages as compared with the hot cathode device, research and development of the cold cathode device has been intensive in recent years. In particular, research and development on cold cathode devices applied to image display devices are vigorous. This is because the cold-cathode elements are minute and can be arranged at a high density, so that it is easy to fabricate an electron-generating part in which one cold-cathode element corresponds to one pixel, and a thin image display device (display ) Can be produced.
【０００５】マトリックス配線は、マトリックス状に交
差する行配線と列配線の各交点に、それぞれ素子を接続
する配線方法である。図32は、単純マトリックス配線の
一例を表す。図中、74は冷陰極素子、72は行配線、73は
列配線、75は行配線72の配線抵抗、76は列配線73の配線
抵抗である。この例は、縦にｍ個、横にｎ個で合計ｎ×
ｍ個の冷陰極素子を２次元的にマトリックス状に配置さ
せている。Dx1,Dx2...Dxmは、行配線72の１行目の配線
の端子、２行目配線の端子、...、ｍ行目配線の端子を
表す。また、Dy1,Dy2...Dynは、列配線73の１列目の配
線の端子、２列目配線の端子、...、ｎ列目配線の端子
を表す。なお、以後、Ｍ行目の行方向配線を行配線Ｍ、
Ｎ列目の列方向配線を列配線Ｎと呼ぶことにする。Matrix wiring is a wiring method in which elements are respectively connected to intersections of row wirings and column wirings that intersect in a matrix. FIG. 32 shows an example of simple matrix wiring. In the figure, 74 is a cold cathode element, 72 is a row wiring, 73 is a column wiring, 75 is a wiring resistance of the row wiring 72, and 76 is a wiring resistance of the column wiring 73. In this example, there are m in the vertical direction and n in the horizontal direction for a total of n ×
The m cold cathode devices are two-dimensionally arranged in a matrix. Dx1, Dx2 ... Dxm represent terminals of the first row of the row wiring 72, terminals of the second row, ..., Terminals of the m-th row. Further, Dy1, Dy2 ... Dyn represent terminals of the first column wiring of the column wiring 73, terminals of the second column wiring, ..., Terminals of the nth column wiring. In the following description, the M-th row wiring in the row direction will be referred to as row wiring M,
The column-direction wiring in the Nth column will be called a column wiring N.
【０００６】図３３Ａは、単純マトリックス配線でパル
ス高駆動するのに理想的な冷陰極素子の素子電圧(印加
する電圧;Vf）-放出電流（素子が放出する電流；Ie）特
性を表すグラフである。パルス高駆動は、各素子の輝度
を素子に与える電圧値で表現する駆動方法である。理想
的な素子は、クロストークを防ぐために、Vfが明確なし
きい値電圧（Vth）をもつ。つまり、Vfがしきい値電圧
（Vth）に到るまでは、Ieは流れないが、Vfがしきい値
電圧（Vth）を越えるとIeが流れるようになる。さらにV
fが大きくなると、Vfに対するIeの傾き(dIe/dVf）を一
定に保ちながらIeを流す。例えば、図32の１行目のすべ
て素子から電子線を発生させるとき、行配線１の端子Dx
1に選択電圧Vs(−7(V))を印加し、全列配線１〜ｎの端
子Dy1,Dy2,...,Dynに、選択電圧であるVd(7(V))を印加
すればよい。FIG. 33A is a graph showing the device voltage (applied voltage; Vf) -emission current (current emitted by the device; Ie) characteristic of a cold cathode device ideal for high pulse driving with simple matrix wiring. is there. Pulse high drive is a drive method in which the brightness of each element is expressed by a voltage value applied to the element. An ideal device has a well-defined threshold voltage (Vth) with Vf to prevent crosstalk. That is, Ie does not flow until Vf reaches the threshold voltage (Vth), but Ie starts to flow when Vf exceeds the threshold voltage (Vth). Furthermore V
When f becomes large, Ie flows while keeping the gradient of Ie with respect to Vf (dIe / dVf) constant. For example, when an electron beam is generated from all the elements in the first row of FIG. 32, the terminal Dx of the row wiring 1
If the selection voltage Vs (-7 (V)) is applied to 1, and the selection voltage Vd (7 (V)) is applied to the terminals Dy1, Dy2, ..., Dyn of all column wirings 1-n Good.
【０００７】図34は、単純マトリックス配線の冷陰極素
子を画像表示装置の電子発生部に画像信号を入力する駆
動回路のブロック図である。図34で、101は表示パネ
ル、102は走査回路、103はデコーダ、104はタイミング
発生回路、105はサンプリングホールド(S/H)回路、106
はマルチプレクサ、110はシリアルパラレル(S/P)変換回
路、111はパルス幅変調回路である。この駆動回路は、
輝度を定電圧パルスを印加する時間で表すパルス幅駆動
をする回路である。表示パネル101の下部には電子発生
部があり、電子発生部で発生した電子を加速するように
電子発生部の上に、高圧電源Vaに接続したフェースプレ
ートを設置する。Dx1〜Dxnは表示パネル101の行配線１
〜ｎの端子、Dy1〜Dymは列配線１〜ｍの端子である。走
査回路102は、内部にｍ個のスイッチング素子を備える
回路である。このｍ個のスイッチング素子を、Dx1〜Dxm
に接続する。走査回路102は、タイミング信号発生回路1
04が出力する制御信号Tscanに基づいて、Dx1〜Dxmを順
次選択電圧Vsにする。FIG. 34 is a block diagram of a drive circuit for inputting an image signal to the electron generating portion of the image display device, which is a cold cathode device having a simple matrix wiring. In FIG. 34, 101 is a display panel, 102 is a scanning circuit, 103 is a decoder, 104 is a timing generation circuit, 105 is a sampling hold (S / H) circuit, and 106 is
Is a multiplexer, 110 is a serial / parallel (S / P) conversion circuit, and 111 is a pulse width modulation circuit. This drive circuit
It is a circuit that performs pulse width drive, which represents brightness by the time of applying a constant voltage pulse. An electron generator is provided below the display panel 101, and a face plate connected to a high voltage power supply Va is installed on the electron generator so as to accelerate electrons generated in the electron generator. Dx1 to Dxn are row wirings 1 of the display panel 101
~ N terminals, Dy1 to Dym are column wiring terminals 1 to m. The scanning circuit 102 is a circuit including m switching elements inside. These m switching elements are Dx1 to Dxm
Connect to. The scanning circuit 102 is a timing signal generation circuit 1
Based on the control signal Tscan output from 04, Dx1 to Dxm are sequentially set to the selection voltage Vs.
【０００８】デコーダ103は、入力したコンポジット画
像信号を３原色（RGB）の輝度信号および水平、垂直同
期信号（HSYNC,VSYNC）に分離する。タイミング発生回
路104は、HSYNC,VSYNC信号に同期して各種タイミング信
号を発生させる。S/H回路105はRGB輝度信号を適当なタ
イミングでサンプリングし、これを保持する。マルチプ
レクサ106は表示パネル101の各RGBの蛍光体の並びに対
応した順番に保持した信号をシリアル映像信号に変換す
る。ここで、マルチプレクサ106を、パラレルシリアル
(P/S)変換回路におきかえることもできる。デコーダ103
からS/H回路105への矢印とS/H回路105からマルチプレク
サ106への矢印とに｛/｝印が入っているのは、RGBごと
の信号線など、複数のラインがあることを表している。
つぎに、S/P変換回路110がシリアル画像信号を１水平走
査時間のパルス幅をもつパラレル画像信号に変換する。
パルス幅変調回路111は、輝度をパルス幅で表すドライ
ブパルスを生成する。そして、最後に、このドライブパ
ルスを表示パネル101の列端子Dy1〜Dynに印加する。こ
のとき、このドライブパルスを供給した列配線のうち、
走査回路102が選択電圧Vsを送った行の冷陰極素子のみ
が電子線を放出し、対応する蛍光体が励起発光する。そ
して、走査回路102が選択電圧を与える行を、順次走査
することで２次元画像を表示できる。なお、パルス幅変
調回路111をパルス高変調回路にすれば、この駆動回路
はパルス高駆動をすることになる。The decoder 103 separates the input composite image signal into three primary color (RGB) luminance signals and horizontal and vertical synchronization signals (HSYNC, VSYNC). The timing generation circuit 104 generates various timing signals in synchronization with the HSYNC and VSYNC signals. The S / H circuit 105 samples the RGB luminance signal at an appropriate timing and holds it. The multiplexer 106 converts the signals of the RGB phosphors of the display panel 101 held in the corresponding order into serial video signals. Here, the multiplexer 106 is set to parallel serial
It can be replaced with a (P / S) conversion circuit. Decoder 103
From the S / H circuit 105 to the S / H circuit 105 and the arrow from the S / H circuit 105 to the multiplexer 106 has a {/} mark, which means that there are multiple lines such as signal lines for each RGB. There is.
Next, the S / P conversion circuit 110 converts the serial image signal into a parallel image signal having a pulse width of one horizontal scanning time.
The pulse width modulation circuit 111 generates a drive pulse that represents the brightness with a pulse width. Then, finally, the drive pulse is applied to the column terminals Dy1 to Dyn of the display panel 101. At this time, of the column wiring that supplied this drive pulse,
Only the cold cathode device in the row to which the scanning circuit 102 has sent the selection voltage Vs emits an electron beam, and the corresponding phosphor is excited to emit light. Then, the scanning circuit 102 sequentially scans the rows to which the selection voltage is applied to display a two-dimensional image. If the pulse width modulation circuit 111 is a pulse height modulation circuit, this driving circuit will perform pulse height driving.
【０００９】図35は表示パネル101の列配線１の端子Dy1
に関する各信号のタイムチャートを表す。(a)は水平同
期信号(HSYNC)、(b)は選択する素子(M,1)の番号、(c)は
選択した素子(M,1)に送る画像信号の大きさ、(d)は選択
した素子(M,1)に流れる電流、(e)は選択した素子(M,1)
が放出する電子放出電流を表す。(c)の画像信号の大き
さは、(e)の放出電流波形のパルス幅に表されることが
よく分かる。この駆動回路は、S/P変換回路110により線
順次駆動ができ、１画素の発光時間を最大１水平走査時
間だけ稼ぐことができ、ひいては明るい画像表示装置が
得られる。FIG. 35 shows the terminal Dy1 of the column wiring 1 of the display panel 101.
3 shows a time chart of each signal regarding. (a) is the horizontal synchronization signal (HSYNC), (b) is the number of the selected element (M, 1), (c) is the size of the image signal sent to the selected element (M, 1), and (d) is Current flowing in the selected element (M, 1), (e) is the selected element (M, 1)
Represents the electron emission current emitted by. It is well understood that the magnitude of the image signal in (c) is represented by the pulse width of the emission current waveform in (e). This drive circuit can be line-sequentially driven by the S / P conversion circuit 110, and the light emission time of one pixel can be gained for a maximum of one horizontal scanning time, and thus a bright image display device can be obtained.
【００１０】[0010]
【発明が解決しようとする課題】上述した画像表示装置
を高品位・高精細にするため、非常に多くの冷陰極素子
を単純マトリックス配置することになる。例えば、行お
よび列が数百から数千の画素配列になったとき、冷陰極
素子の数は、数万から数千万にもおよぶ。この多数の冷
陰極素子は、均一に電子放出することが望まれる。In order to make the above-mentioned image display device of high quality and high definition, a large number of cold cathode elements are arranged in a simple matrix. For example, when there are hundreds to thousands of pixel arrays in rows and columns, the number of cold cathode devices reaches tens of thousands to tens of millions. It is desired that the large number of cold cathode devices emit electrons uniformly.
【００１１】しかし、冷陰極素子を単純マトリックス配
線した電子発生部は、実際、以下のような問題点から均
一に電子を放出することが希である。この問題点を４つ
列挙する。 (1)行方向あるいは列方向の配線抵抗で生じる電圧降下
のために行方向の素子電極ごとに印加する電圧が不均一
になる。However, in practice, the electron generating portion in which the cold cathode device is wired in a simple matrix rarely uniformly emits electrons due to the following problems. Four problems are listed below. (1) The voltage applied to each device electrode in the row direction becomes non-uniform due to the voltage drop caused by the wiring resistance in the row direction or the column direction.
【００１２】例えば、図32の第１行の全ての素子から電
子線を発生させるとする。このために、列配線の全ての
端子（Dy1,Dy2,....,Dyn）に選択電圧Vdとして7(V)の電
圧を与え、行配線１の端子（Dx1）には、選択電圧Vsと
して−7(V)の電圧を与える。すると、１行目の全ての素
子が、電子線を発生する。しかし、実際には、列配線73
から配線抵抗を持つ行配線72に電流が流れるために行配
線72は、右に行くほど電圧が大きくなる。その結果、各
素子にかかる実効印加電圧は右の素子になるほど低くな
る。この様子を示したグラフが図36である。図36で横軸
は、行配線72上の列配線Ｎと交わる素子の番号を示し、
縦軸は、各素子に印加される電圧（素子印加電圧Vin）
を示す。各素子に印加される電圧は電圧印加端に近い素
子（左）から電圧印加端に遠い素子（右）にかけて小さ
くなる。そのため、放出電子線の量も電圧印加端に近い
素子（左）から電圧印加端に遠い素子（右）にかけて小
さくなる。 (2)同じ素子電圧を印加しても、素子によって放出電子
線量が違う。For example, assume that electron beams are generated from all the elements in the first row in FIG. Therefore, a voltage of 7 (V) is applied as a selection voltage Vd to all the terminals (Dy1, Dy2, ..., Dyn) of the column wiring, and the selection voltage Vs is applied to the terminal (Dx1) of the row wiring 1. As a result, a voltage of -7 (V) is applied. Then, all the elements in the first row generate electron beams. But in reality, the column wiring 73
Since a current flows from the row wiring 72 having the wiring resistance to the row wiring 72, the voltage of the row wiring 72 increases toward the right. As a result, the effective applied voltage applied to each element becomes lower toward the right element. FIG. 36 is a graph showing this state. In FIG. 36, the horizontal axis represents the number of the element intersecting the column wiring N on the row wiring 72,
The vertical axis shows the voltage applied to each element (element applied voltage Vin)
Indicates. The voltage applied to each element decreases from the element near the voltage application end (left) to the element far from the voltage application end (right). Therefore, the amount of emitted electron beams also decreases from the element near the voltage application end (left) to the element far from the voltage application end (right). (2) Even if the same device voltage is applied, the emitted electron dose varies depending on the device.
【００１３】冷陰極素子を複数構成する場合、電子発生
部を含む素子抵抗値や電子放出特性を全く同じになるよ
うに作製することは大変難しい。よって、それぞれの素
子に同じ電圧を印加できたとしても、放出電子線量がば
らついてしまう。その結果、画像表示装置の発光輝度に
ばらつきがでることになる。 (3)半選択状態の素子に無効素子電流が流れ、選択素子
に映像輝度信号どおりの電流が流れない。When a plurality of cold cathode devices are formed, it is very difficult to manufacture them so that the device resistance including the electron generating portion and the electron emission characteristics are exactly the same. Therefore, even if the same voltage can be applied to each element, the emitted electron dose varies. As a result, the light emission brightness of the image display device varies. (3) The reactive element current flows through the element in the semi-selected state, and the current according to the video luminance signal does not flow through the selected element.
【００１４】図32のようなm×n個の単純マトリックス配
線の電子発生部の1行目の全素子から電子線を放出させ
るとする。この場合、行配線1に選択電圧Vsを与える。
このとき、電子発生部のm×n個の素子は、 A:選択状態の素子 1行目の素子(1,N)（n個） B:半選択状態の素子 1行目以外の素子（m×n−n個） に分かれる。It is assumed that the electron beam is emitted from all the elements in the first row of the electron generating portion of the m × n simple matrix wiring as shown in FIG. In this case, the selection voltage Vs is applied to the row wiring 1.
At this time, the m × n elements in the electron generation part are: A: selected element 1st row element (1, N) (n) B: half-selected element other than 1st row element (m × n−n pieces).
【００１５】本来、半選択状態の素子:Bにしきい値以下
の電圧しか印加していないので、素子Bは電子線を放出
しないはずである。しかし、実際には、半選択状態の素
子:Bに、ある程度漏れ電流が流れてしまう。とくにマト
リックス配線の規模が大きくなり素子の数が数万個(例
えばm=100,n=100)以上になると、配線を流れる半選択状
態の素子:B分の電流が大きくなり、画像信号を表す電流
の一部がこの半選択状態の素子:Bの素子電流となってし
まう。このため、本来の選択状態の素子:Aの電流値が小
さくなり、電子線放出量が減少する。なお、以後この選
択状態の素子A以外に流れる電流を無効素子電流と呼
ぶ。また、無効素子電流は、配線ごとに違っている可能
性があるので、列配線に同じ大きさの駆動信号を送って
も電子線放出量が均一にならないことがある。 (4)表示する画像のパターンによって、冷陰極素子から
放出される電子線の強さが変わってしまう。Originally, since the element B in the semi-selected state is applied with a voltage below the threshold value, the element B should not emit an electron beam. However, in reality, a leakage current flows to some extent in the semi-selected element: B. In particular, when the size of the matrix wiring becomes large and the number of elements exceeds tens of thousands (for example, m = 100, n = 100), the element in the semi-selected state flowing in the wiring: the current for B becomes large, and the image signal is displayed. Part of the current becomes the device current of the device: B in this semi-selected state. Therefore, the current value of the element A in the original selected state becomes small, and the electron beam emission amount decreases. Note that, hereinafter, the current that flows in the elements other than the element A in the selected state is referred to as the reactive element current. In addition, since the reactive element current may be different for each wiring, the amount of electron beam emission may not be uniform even if a drive signal of the same magnitude is sent to the column wiring. (4) The intensity of the electron beam emitted from the cold cathode device changes depending on the pattern of the displayed image.
【００１６】冷陰極素子をマトリックス状に配線した電
子発生部を備える画像表示装置で１行同時の表示を行う
場合、表示する画像のパターンによって同時に駆動する
冷陰極素子の個数が変わる。例えば、選択した行の点灯
素子数が多くなれば、行配線に流れる電流が大きくな
る。そして、行配線に流れる電流が大きいほど、(1)で
説明した配線抵抗で生じる電圧降下もおおきい。よっ
て、１行同時の表示では画像パターンによって電圧降下
が大きく変化することになり、おのおのの冷陰極素子が
放出する電子線の強度が変化する。When an image display device having an electron generating section in which cold cathode elements are wired in a matrix is used to display one row at a time, the number of cold cathode elements simultaneously driven changes depending on the pattern of the image to be displayed. For example, as the number of lighting elements in the selected row increases, the current flowing through the row wiring increases. The larger the current flowing in the row wiring, the larger the voltage drop caused by the wiring resistance described in (1). Therefore, when displaying one row at a time, the voltage drop greatly changes depending on the image pattern, and the intensity of the electron beam emitted from each cold cathode element changes.
【００１７】そこで、本発明は、(1)配線の電圧降下、
(2)素子ばらつき、(3)無効素子電流による輝度低下、
(4)行配線上の素子の点灯パターンによる輝度ばらつき
を克服し、画像信号に忠実な表示をする駆動回路、電子
発生装置、画像表示装置、およびそれらの駆動方法を提
供することを目的とする。Therefore, the present invention provides (1) wiring voltage drop,
(2) Element variation, (3) Brightness reduction due to reactive element current,
(4) An object of the present invention is to provide a driving circuit, an electron generating device, an image display device, and a driving method for overcoming the luminance variation due to the lighting pattern of the elements on the row wiring and performing display faithful to the image signal. .
【００１８】[0018]
【課題を解決するための手段】本発明者らは、以上の目
的を達成するため鋭意努力した結果、以下の発明を得
た。すなわち、本発明の駆動回路は、複数の電子放出素
子を複数の行配線と列配線でマトリックス配線した電子
発生部に、駆動信号を出力する駆動回路において、外部
から入力した画像信号と、メモリに記憶させた補正値と
に基づいて、前記電子発生部に出力する駆動電流を決定
する駆動電流決定部と、前記駆動電流決定部が出力する
決定信号に基づいて、前記駆動信号として駆動電流を出
力する電流出力部を備えることを特徴とする。この駆動
回路は、前述した問題点のうち(1)配線の電圧降下を解
決する。また、駆動電流決定部の出力電流の決定方法に
よって残りの(2)素子ばらつき、(3)無効素子電流による
輝度低下、(4)行配線上の素子の点灯パターンによる輝
度ばらつきを解決する。Means for Solving the Problems The present inventors have obtained the following inventions as a result of earnest efforts to achieve the above objects. That is, the drive circuit of the present invention is a drive circuit that outputs a drive signal to an electron generation unit in which a plurality of electron-emitting devices are matrix-wired with a plurality of row wirings and column wirings. A drive current is output as the drive signal based on a drive current determination unit that determines a drive current output to the electron generation unit based on the stored correction value and a determination signal output from the drive current determination unit. It is characterized in that it is provided with a current output section. This driving circuit solves (1) wiring voltage drop among the above-mentioned problems. Further, the remaining (2) element variation, (3) luminance decrease due to ineffective element current, and (4) luminance variation due to the lighting pattern of elements on the row wiring are solved by the output current determination method of the drive current determination unit.
【００１９】図1は、本発明の駆動回路の概念図であ
る。図1で、11は電子発生部、12は走査回路、13は駆動
電流決定部、14は電流出力部である。Dy1,Dy2,...,Dyn
とDx1,Dx2,...,Dxmは、それぞれ電子発生部11の列配
線、行配線の端子である。電子発生部11は、マルチに電
子を放出させる部分である。走査回路12は、行配線に順
次選択信号を出力し、線順次駆動や点順次駆動を行わせ
る回路である。駆動電流決定部13は、外部から入力した
画像信号と、予めメモリに記憶させた補正値とに基づい
て、電子発生部に出力する駆動電流を決定する部分であ
る。電流出力部14は、駆動電流決定部13が決定した駆動
電流の決定信号を、駆動電流に変換し出力する部分であ
る。駆動電流決定部13の決定信号は、画像信号をパルス
幅で表し補正値をパルス高で表すパルスや、画像信号と
補正値をパルス高で表すパルスなどがある。FIG. 1 is a conceptual diagram of the drive circuit of the present invention. In FIG. 1, 11 is an electron generation unit, 12 is a scanning circuit, 13 is a drive current determination unit, and 14 is a current output unit. Dy1, Dy2, ..., Dyn
, Dx1, Dx2, ..., Dxm are terminals of the column wiring and the row wiring of the electron generating unit 11, respectively. The electron generation part 11 is a part for emitting electrons to the multi. The scanning circuit 12 is a circuit that sequentially outputs selection signals to the row wirings to perform line-sequential driving or dot-sequential driving. The drive current determination unit 13 is a unit that determines the drive current to be output to the electron generation unit, based on the image signal input from the outside and the correction value stored in the memory in advance. The current output unit 14 is a unit that converts the drive current determination signal determined by the drive current determination unit 13 into a drive current and outputs the drive current. The determination signal of the drive current determination unit 13 includes a pulse in which an image signal is represented by a pulse width and a correction value is represented by a pulse height, and a pulse in which an image signal and a correction value are represented by a pulse height.
【００２０】走査回路12は、１行ずつ行選択信号を出力
し1行ずつ線順次駆動をおこなうのはもちろん、複数行
に同時に選択信号を出力し、２行ずつ線順次駆動や３行
ずつ線順次駆動などをおこなってもいい。また、駆動回
路を簡素化するために1H時間中、１素子ずつ順次選択し
ていく点順次駆動をおこなってもいい。駆動電流決定部
13は、無効素子電流と選択した行の素子に必要な電流を
合計して、これを駆動電流を決定してもいい。このよう
な補正をすると、(3)の無効素子電流による輝度低下の
問題を解決できる。また、駆動電流決定部13は、列配線
の電圧を測定して、これと無効素子電流分の等価抵抗か
ら無効素子電流を決定して、選択した行の素子に必要な
電流を合計してもいい。また、駆動電流決定部13は、画
像表示のまえに測定した各電子放出素子の電子発生効率
と画像信号を合わせて駆動電流を決めてもいい。このよ
うな補正をすると、(3)の無効素子電流による輝度低下
と(4)の画像パターンによる輝度ばらつきの問題を解決
できる。さらに、駆動電流決定部13は、各素子の電子放
出効率を補正値として駆動電流を決定してもいい。この
ような補正をすると、(2)の素子ばらつきの問題を解決
できる。画像表示装置の場合は、各電子放出素子の電子
放出効率を、各電子放出素子に対応する蛍光体の発光効
率におきかえてもいい。画素駆動電流決定部13のメモリ
は、選択した行以外の電子放出素子に流れる無効素子電
流、その等価抵抗、素子の電子放出特性などを記憶する
ことができる。駆動電流を決定する演算は、画像信号を
シリアル信号に直してからおこなってもいいが、パラレ
ル信号に変換してからパラレルに駆動電流を決定する演
算をしてもいい。図1は、走査回路12を行配線に接続し
て、電流出力部14を列配線に接続して、行配線を走査配
線、列配線をデータ配線にする。しかし、列配線を走査
回路12に接続して走査配線に、行配線を電流出力部14に
接続してデータ配線にしてもいい。The scanning circuit 12 not only outputs a row selection signal row by row to perform line sequential driving row by row, but also simultaneously outputs selection signals to a plurality of rows and drives line by row 2 rows by line or 3 rows by line. It is also possible to drive sequentially. Further, in order to simplify the driving circuit, point-sequential driving may be performed in which one element is sequentially selected for 1 hour. Drive current determination unit
The drive current may be determined by summing up the reactive element current and the current required for the elements of the selected row. Such a correction can solve the problem (3) of the decrease in brightness due to the reactive element current. Further, the drive current determination unit 13 measures the voltage of the column wiring, determines the reactive element current from this and the equivalent resistance of the reactive element current, and sums the currents required for the elements of the selected row. Good. Further, the drive current determination unit 13 may determine the drive current by combining the electron generation efficiency of each electron-emitting device measured before the image display and the image signal. Such correction can solve the problems of (3) the brightness decrease due to the reactive element current and (4) the brightness variation due to the image pattern. Furthermore, the drive current determination unit 13 may determine the drive current using the electron emission efficiency of each element as a correction value. By making such a correction, the problem of element variation in (2) can be solved. In the case of an image display device, the electron emission efficiency of each electron emitting element may be replaced with the light emission efficiency of the phosphor corresponding to each electron emitting element. The memory of the pixel drive current determination unit 13 can store the reactive element current flowing in the electron-emitting device other than the selected row, its equivalent resistance, the electron-emitting characteristic of the device, and the like. The operation for determining the drive current may be performed after converting the image signal into a serial signal, or may be performed after converting the image signal into a parallel signal and determining the drive current in parallel. In FIG. 1, the scanning circuit 12 is connected to a row wiring, the current output unit 14 is connected to a column wiring, and the row wiring is a scanning wiring and the column wiring is a data wiring. However, the column wiring may be connected to the scanning circuit 12 to form the scanning wiring, and the row wiring may be connected to the current output unit 14 to form the data wiring.
【００２１】回路として、駆動電流決定部13は、無効素
子電流やその等価抵抗や電子放出素子の素子ばらつきを
記憶するLUT(look-Up table)メモリ、演算回路、無効素
子電流を測定する電流モニタ回路、LUT(look-Up table)
メモリを作成する補正データ作成回路、列配線あるいは
行配線の電圧モニタ回路を含むことができる。駆動電流
決定部13が出力する決定信号が電圧パルスである場合、
電流出力部14はV/I変換回路を有し、決定信号を、配線
抵抗に関わらない定電流に変換することができる。V/I
変換回路は、カレントミラー回路、ダーリントン接続回
路、定電流ダイオードなどがある。無効素子電流の補償
をするために、V/I変換回路の抵抗器の抵抗値を変え
て、V/I変換回路の出力電流を変化させることも考えら
れる。As a circuit, the drive current determination unit 13 is a LUT (look-up table) memory for storing the reactive element current, its equivalent resistance and element variation of the electron-emitting device, an arithmetic circuit, and a current monitor for measuring the reactive element current. Circuit, LUT (look-up table)
A correction data creation circuit for creating a memory and a voltage monitor circuit for column wiring or row wiring can be included. When the determination signal output by the drive current determination unit 13 is a voltage pulse,
The current output unit 14 has a V / I conversion circuit and can convert the determination signal into a constant current that does not relate to the wiring resistance. V / I
The conversion circuit includes a current mirror circuit, a Darlington connection circuit, a constant current diode and the like. In order to compensate the reactive element current, it is possible to change the resistance value of the resistor of the V / I conversion circuit to change the output current of the V / I conversion circuit.
【００２２】電子発生部に用いる電子放出素子は、冷陰
極素子が望ましく、冷陰極素子のなかでも、比較的無効
素子電流が大きいと考えられる表面伝導型放出素子が、
本発明を適用する利点が大きい。電子発生部11が放出す
る電子線を蛍光板に照射して、蛍光板を励起発光させる
ことによって、ドットマトリックス型の画像表示装置を
作製することができる。このため、本発明の駆動回路を
使う電子発生装置、画像表示装置も本発明の対象にな
る。画像表示装置は、カラーでもモノクロでもいい。カ
ラー画像表示装置の場合、蛍光板に赤(R)の画素、青(G)
の画素、緑(B)の画素があり、電子発生部も、それぞれ
に対応する赤の画素用の電子放出素子、青の画素用の電
子放出素子、緑の画素用の電子放出素子を有する。ま
た、本発明の電子発生部を、レジストの露光用の電子源
や光プリンタの画像形成用の光の励起源とすることがで
きる。本発明の駆動回路は、技術思想の同じものなら、
プラズマ発光素子、エレクトロルミネッセンス素子、発
光ダイオード素子などを使う画像表示装置にも適用する
ことができる。The electron-emitting device used for the electron-generating portion is preferably a cold cathode device, and among the cold-cathode devices, the surface conduction electron-emitting device, which is considered to have a relatively large reactive device current, is
The advantages of applying the present invention are great. A dot matrix type image display device can be manufactured by irradiating the fluorescent plate with an electron beam emitted from the electron generating section 11 to excite the fluorescent plate to emit light. Therefore, the electron generating device and the image display device using the driving circuit of the present invention are also the subject of the present invention. The image display device may be color or monochrome. In the case of a color image display device, red (R) pixels and blue (G) are placed on the fluorescent screen.
And a green (B) pixel, and the electron generating portion also has an electron emitting element for red pixel, an electron emitting element for blue pixel, and an electron emitting element for green pixel, respectively. Further, the electron generator of the present invention can be used as an electron source for exposing a resist or an excitation source of light for forming an image in an optical printer. If the drive circuit of the present invention has the same technical idea,
It can also be applied to an image display device using a plasma light emitting element, an electroluminescence element, a light emitting diode element, or the like.
【００２３】本発明は電子発生装置の駆動方法をも包含
する。すなわち、本発明の電子発生装置の駆動方法は、
複数の電子放出素子を、複数の行配線と列配線でマトリ
ックス配線した電子発生部と、外部から入力した画像信
号を定電流にして前記発生部に出力する駆動回路を有す
る電子発生装置の駆動方法において、前記定電流を、前
記画像信号と無効素子電流に基づいて決定することを特
徴とする。電子発生装置が放出する電子線を蛍光板に照
射することで発光させる画像表示装置を作製し、この電
子発生装置の駆動方法を画像表示装置の駆動方法とする
こともできる。The present invention also includes a method of driving the electron generator. That is, the driving method of the electron generator of the present invention is
A method of driving an electron generating device having an electron generating section in which a plurality of electron-emitting devices are wired in a matrix by a plurality of row wirings and column wirings, and a driving circuit for outputting an image signal input from the outside to the generating section as a constant current In the above, the constant current is determined based on the image signal and the reactive element current. It is also possible to manufacture an image display device that emits light by irradiating the fluorescent plate with an electron beam emitted from the electron generation device, and use the driving method of the electron generation device as the driving method of the image display device.
【００２４】[0024]
【作用】本発明の電流出力部14により、課題の欄で挙げ
た(1)の配線抵抗による電圧降下を防ぐことができる。
駆動電流決定部13が、電子発生効率や発光効率を加味し
て駆動電流を決定すれば、(2)の素子による放出電子量
のばらつきを補正することができる。また、駆動電流決
定部13が、無効素子電流を加味して駆動電流を決定すれ
ば、(3)の配線ごとの無効素子電流の違いを補正しなが
ら、半選択素子への無効素子電流を補償して、画像信号
どおりの電子放出をすることができる。さらに、駆動電
流決定部13が、無効素子電流分の等価抵抗と電圧モニタ
回路が測定する電位を使って補正電流を決定すれば、
(4)の表示する画像のパターンによる電子放出素子の放
出電子線量の変化を防止することができる。With the current output section 14 of the present invention, the voltage drop due to the wiring resistance of (1) mentioned in the section of the problem can be prevented.
If the drive current determination unit 13 determines the drive current in consideration of the electron generation efficiency and the light emission efficiency, it is possible to correct the variation in the amount of emitted electrons due to the element of (2). Further, if the drive current determination unit 13 determines the drive current in consideration of the reactive element current, the reactive element current to the half-selected element is compensated while correcting the difference in the reactive element current for each wiring in (3). Then, electrons can be emitted according to the image signal. Further, if the drive current determination unit 13 determines the correction current using the equivalent resistance of the reactive element current and the potential measured by the voltage monitor circuit,
It is possible to prevent changes in the emitted electron dose of the electron-emitting device due to the pattern of the image displayed in (4).
【００２５】[0025]
【実施例】[実施例1]〜[実施例6]は、画像表示装置の例
である。画像表示装置の電子発生部の電子放出素子に表
面伝導型放出素子を使用する。このなかで、[実施例1]
〜[実施例3]は、列配線の無効素子電流を記憶させるLUT
1と、電子放出効率のばらつきあるいは画素の輝度ばら
つきを記憶させるLUT2の双方を使って、無効素子電流の
補償と電子放出効率のばらつき補正を同時に行う例であ
る。[実施例4]は、LUTを使わずに簡単に無効素子電流を
補償する例である。[実施例5]と[実施例6]は、同行の素
子に選択数による行配線の電圧変化を補償するために、
列配線の電位を画像表示しているときに測定して、その
電位から列配線に出力する電流を決める例である。[実
施例7]は、大型の画像表示装置に、テレビ、カメラ、コ
ンピュータなどの画像をマルチに表示する応用例であ
る。 [実施例1] {1-1.実施例1の概要}実施例1は、画像信号をパルス幅で
表し、各列配線の無効素子電流と電子放出効率の補正を
列配線に出力する定電流のパルス高で表す。図2は、入
力した画像信号のフローを表すブロック図である。図2
で、107は演算回路、108はLUT1、109はLUT2、112はV/I
変換回路、113は切り替え回路、115は電流モニタ回路、
114は補正データ作成回路である。ここでは、図34と同
じ部品についての説明を省略する。演算回路107は、無
効素子電流を予め測定し記憶しているLUT1;108が出力す
る補正値と各素子の電子放出効率を記憶しているLUT2;1
09が出力する補正値からアナログ補正信号を作成する。
そして、各画素に対応したシリアル画像信号と一緒に、
アナログ補正信号をS/P変換回路110に出力する。S/P変
換回路110は、シリアル画像信号とアナログ補正信号
を、1行の画素数のパラレルの画像信号とアナログ補正
信号に変換する。パルス幅変調回路111は、パラレル画
像信号をパルス幅信号(パルスを印加する時間で信号の
大きさを表す)に変換する。また、パルス幅変調回路111
は、アナログ補正信号をパルス高信号(パルスの電圧値
で信号の大きさを表す)に変換する。つまり、パルス幅
変調回路111が出力するパルスは、画像信号の大きさを
その幅であらわし、無効素子電流の補償と電子放出効率
のばらつきをその高さで表している。V/I変換回路112
は、パルス幅変調回路111が出力したパルス信号を定電
流パルスに変換する。画像表示のとき、切り替え回路11
3は、定電流パルスをそのまま表示パネル101に出力す
る。[Examples] [Example 1] to [Example 6] are examples of image display devices. A surface conduction electron-emitting device is used as the electron-emitting device in the electron generating unit of the image display device. Among these, [Example 1]
~ [Example 3] is a LUT for storing the reactive element current of the column wiring.
In this example, both 1 and LUT2, which stores the variation in electron emission efficiency or the variation in pixel brightness, are used to simultaneously perform the compensation of the reactive current and the variation of the electron emission efficiency. [Embodiment 4] is an example in which reactive element current is easily compensated without using a LUT. In [Example 5] and [Example 6], in order to compensate the voltage change of the row wiring due to the selected number, the elements in the same row are
This is an example of measuring the electric potential of the column wiring while displaying an image and determining the current to be output to the column wiring from the measured electric potential. [Example 7] is an application example in which a large-sized image display device displays multiple images of a television, a camera, a computer, and the like. [Example 1] {1-1. Outline of Example 1} In Example 1, a constant current that represents the image signal by a pulse width and outputs the reactive element current of each column wiring and the correction of electron emission efficiency to the column wiring. Pulse height. FIG. 2 is a block diagram showing the flow of the input image signal. Figure 2
, 107 is an arithmetic circuit, 108 is LUT1, 109 is LUT2, and 112 is V / I.
Conversion circuit, 113 switching circuit, 115 current monitor circuit,
Reference numeral 114 is a correction data creation circuit. Here, description of the same parts as those in FIG. 34 is omitted. The arithmetic circuit 107 has a LUT1; 108 that measures and stores the reactive element current in advance and stores the correction value output by the LUT1 108 and the electron emission efficiency of each element.
Create an analog correction signal from the correction value output by 09.
And together with the serial image signal corresponding to each pixel,
The analog correction signal is output to the S / P conversion circuit 110. The S / P conversion circuit 110 converts the serial image signal and the analog correction signal into a parallel image signal and an analog correction signal having the number of pixels in one row. The pulse width modulation circuit 111 converts the parallel image signal into a pulse width signal (which represents the magnitude of the signal at the time when the pulse is applied). In addition, the pulse width modulation circuit 111
Converts the analog correction signal into a pulse height signal (the voltage value of the pulse represents the magnitude of the signal). In other words, the pulse output from the pulse width modulation circuit 111 represents the size of the image signal by its width, and the compensation of the reactive element current and the variation in electron emission efficiency are represented by the height. V / I conversion circuit 112
Converts the pulse signal output from the pulse width modulation circuit 111 into a constant current pulse. Switching circuit 11 during image display
3 outputs the constant current pulse as it is to the display panel 101.
【００２６】以上説明した1-1では、実施例1の概要を説
明したが、以後1-2では、各列配線の無効素子電流を記
憶させるLUT1と、各素子の電子放出効率を記憶させるLU
T2の作成方法を説明する。1-3では、実際の駆動回路を
詳しく説明する。1-4では、実施例1に用いる表示パネル
の構造と製造方法を説明する。1-5では、電子発生部の
製造方法を説明する。1-6では、電子発生部の構成要素
である表面伝導型放出素子とその作製方法を説明する。
そして、最後に、1-7で、実施例1を実施することによる
効果を説明する。 {1-2.LUTの作成}LUTを作成するのは、各素子によって補
償値が違うので、各素子を選択するとき、その選択した
素子に対応する各補償値を適宜読み出せるようにするた
めである。LUTは、画像表示に合わせて高速で内容を読
み出すことのできるRAMやROM などの半導体メモリを使
う。LUT1は、各素子を選択したときの、列配線の無効素
子電流を記憶しているメモリである。LUT2は、各素子の
電子放出効率を記憶しているメモリである。In 1-1 described above, the outline of the first embodiment has been described. In 1-2, the LUT1 for storing the reactive element current of each column wiring and the LU for storing the electron emission efficiency of each element are described below.
Explain how to create T2. In 1-3, the actual drive circuit will be described in detail. In 1-4, the structure and manufacturing method of the display panel used in Example 1 will be described. In 1-5, a method for manufacturing the electron generating portion will be described. In 1-6, a surface conduction electron-emitting device which is a constituent element of the electron generating portion and a method for manufacturing the same will be described.
Finally, in 1-7, the effect of implementing the first embodiment will be described. {1-2. Creating LUT} The LUT is created because the compensation value differs depending on each element, so that when each element is selected, each compensation value corresponding to the selected element can be read appropriately. Is. The LUT uses semiconductor memory such as RAM or ROM that can read the contents at high speed according to the image display. The LUT1 is a memory that stores the invalid element current of the column wiring when each element is selected. The LUT2 is a memory that stores the electron emission efficiency of each element.
【００２７】まず、画像表示装置の完成後に行うLUT1を
作成する手順を説明する。図3(a)は、列配線の無効素子
電流を記憶させるLUT1の作成の手順を模式的に表す。LU
T1の作成のとき、走査回路102の出力である行配線1〜ｍ
の端子Dx1,Dx2,...,Dxmをすべて0(V)にする。この状態
で、パルス幅変調回路111は選択電圧である電圧値Vd:tr
y(例えばしきい値以下の電圧である7.5(V))の電圧パル
スを発生させ、端子Dy1からDynに、順次この電圧パルス
を印加する。この印加電圧Vd:tryでは、どの素子も半選
択状態にあるため点灯することは無い。タイミング発生
回路104は、LUT作成時データに合わせたタイミング制御
を行う。このとき補正データ作成回路114は、パルス幅
変調回路111の出力を電流モニタ回路115を介して表示パ
ネル101の端子Dy1,Dy2,...Dynに印加するように制御信
号を発生させる。電流モニタ回路115は各列配線に流れ
る素子電流Ifを電流モニタ回路115内のモニタ抵抗を用
いて検出する。First, the procedure for creating the LUT1 performed after the image display device is completed will be described. FIG. 3 (a) schematically shows a procedure of creating the LUT1 for storing the reactive element current of the column wiring. LU
At the time of creating T1, the row wiring 1 to m which is the output of the scanning circuit 102
Set all terminals Dx1, Dx2, ..., Dxm of 0 (V). In this state, the pulse width modulation circuit 111 selects the voltage value Vd: tr which is the selection voltage.
A voltage pulse of y (for example, 7.5 (V) that is a voltage equal to or lower than the threshold value) is generated, and this voltage pulse is sequentially applied to the terminals Dy1 to Dyn. With this applied voltage Vd: try, since no element is in the half-selected state, there is no lighting. The timing generation circuit 104 performs timing control according to the LUT creation data. At this time, the correction data creation circuit 114 generates a control signal so that the output of the pulse width modulation circuit 111 is applied to the terminals Dy1, Dy2, ... Dyn of the display panel 101 via the current monitor circuit 115. The current monitor circuit 115 detects the element current If flowing in each column wiring by using the monitor resistance in the current monitor circuit 115.
【００２８】この電流モニタ回路115で測定する列配線N
(Nは、1からnまでの任意の値)に流れる電流は、列配線N
上に存在するm個の表面伝導型放出素子にVd:tryの電圧
を印加する際に流れる素子電流の総和と、列配線からの
リーク電流など素子以外に流れる電流との和になる。つ
まり、列配線N上の全素子が半選択状態になっていると
きの列配線Nに流れる電流をIf:try:leak(N)とすると、 ここで、Iout:leakは、列配線からの素子以外のリーク
電流 If{Vd:try(k,N)}は、端子DyNにVd:tryの電圧を印加した
ときの素子(k,N)の素子電流となる。Column wiring N measured by the current monitor circuit 115
(N is an arbitrary value from 1 to n)
It is the sum of the total element current that flows when a voltage of Vd: try is applied to the m surface conduction electron-emitting elements that are present above, and the current that flows in other elements, such as the leak current from the column wiring. That is, if the current flowing in the column wiring N when all the elements on the column wiring N are in the half-selected state is If: try: leak (N), Here, Iout: leak is the leakage current If {Vd: try (k, N)} other than the element from the column wiring, and is the element (k, N) when the voltage Vd: try is applied to the terminal DyN. It becomes the element current.
【００２９】ここで、実際の画像表示のとき、どのよう
に列配線あるいは行配線に選択電圧を印加しているかを
考える。実際の画像表示のとき、1行ずつ垂直方向に選
択素子を走査していく。このため、画像表示のときの、
列配線Nでの選択素子は1つしかない。よって、いま、画
像表示で走査回路102が行配線Mのみに選択電圧Vs(＜0)
を印加し、行配線Mを走査しているとする。このとき、
列配線Nに出力する電流は、選択素子に出力する電流If
{(Vd−Vs)(M,N)}と、選択素子以外の素子に流れてしま
う電流If{Vd(k,N)}(k≠M)のすべてとの和である。よっ
て画像表示で行配線Mを走査しているときの列配線Nに出
力する電流をIf:tot(M,N)とすると、 である。ここで、選択素子以外の素子に流れてしまう電
流の和ΣIf{Vd(k,N)}(k≠M)は、無効素子電流に相当す
る。よって、画像表示で行配線Mを走査しているときの
列配線Nの無効素子電流をIf:leak(N)とすると、 である。Here, how to apply the selection voltage to the column wiring or the row wiring at the time of actual image display will be considered. At the time of actual image display, the selection elements are scanned vertically row by row. Therefore, when displaying an image,
The column wiring N has only one selection element. Therefore, in the image display, the scanning circuit 102 only applies the selection voltage Vs (<0) to the row wiring M only.
Is applied to scan the row wiring M. At this time,
The current output to the column wiring N is the current If output to the selected element If
It is the sum of {(Vd−Vs) (M, N)} and all the currents If {Vd (k, N)} (k ≠ M) that flow into the elements other than the selected element. Therefore, if the current output to the column wiring N when scanning the row wiring M in the image display is If: tot (M, N), Is. Here, the sum ΣIf {Vd (k, N)} (k ≠ M) of the currents flowing in the elements other than the selection element corresponds to the reactive element current. Therefore, if the reactive element current of the column wiring N when scanning the row wiring M in the image display is If: leak (N), Is.
【００３０】図33Ｂは表面伝導型放出素子のVf-If特性
を表す。このVf-If特性から明らかなように、Vd＜Vth
(しきい値電圧)＜Vd−Vsのときには、If{Vd(K,N)}がIf
{(Vd−Vs)(M,N)}に比べると無視できるほど小さい値で
あることに気をつける。また、実際に使う画像表示装置
では、ｍが100以上あることにも気をつける。すると、
(1-1)のIf:try:leak(N)と(1-3)のIf:leak(N)は、実質的
に等しいと言ってもよい。無効素子電流をIf:try:leak
(N)としても差し支えない。よって、以後は、If:try:le
ak(N)を無効素子電流If:leak(N)とする。図33Ｂの表面
伝導型放出素子のVf-If特性によると、Vf≦7.5Vのとき
は、Ifはほとんど流れない。このため、無効素子電流I
f:leak(N)もほとんど0に近い電流であるべきである。し
かし、実際には、各素子に半選択電圧Vd(行配線の電圧
が０なので、Vd≒Vthとなる)しか印加していなくても、
微量の電流が流れる。そのため、単純マトリックスの規
模が大きくなり、mやnの値が100を越えるようになる
と、If:leak(N)は、無視できないほど大きな電流にな
る。この電流のために、選択素子(Vfを印加する)に出力
するべき電流が他の半選択状態の素子に流れてしまい、
選択素子から画像信号どおりの電子線を放出させること
ができない。FIG. 33B shows the Vf-If characteristic of the surface conduction electron-emitting device. As is clear from this Vf-If characteristic, Vd <Vth
If (threshold voltage) <Vd−Vs, If {Vd (K, N)} is
Note that the value is negligibly small compared to {(Vd−Vs) (M, N)}. Also, be careful that m is 100 or more in the image display device actually used. Then
It can be said that If: try: leak (N) in (1-1) and If: leak (N) in (1-3) are substantially equal. If: try: leak the reactive element current
(N) does not matter. Therefore, after that, If: try: le
Let ak (N) be the reactive element current If: leak (N). According to the Vf-If characteristics of the surface conduction electron-emitting device of FIG. 33B, if Vf ≦ 7.5V, If hardly flows. Therefore, the reactive element current I
The f: leak (N) should also be close to zero. However, in reality, even if only the half-select voltage Vd (because the voltage of the row wiring is 0, Vd≈Vth) is applied to each element,
A small amount of current flows. Therefore, if the scale of the simple matrix becomes large and the values of m and n exceed 100, If: leak (N) becomes a current that cannot be ignored and is large. Due to this current, the current to be output to the selection element (applying Vf) flows to the other element in the semi-selected state,
The electron beam according to the image signal cannot be emitted from the selection element.
【００３１】そこで、本例では、列配線Nに、選択素子
に出力する電流If:eff(M,N)に加え、If:leak(M,N)を出
力してIf:eff(M,N)を補償する。このため、LUT1にIf:le
ak(M,N)を記憶させておくのが好都合である。よって、L
UT1にm×nのアドレス空間を用意して、m×n個のIf:leak
(M,N)をそれぞれのアドレスに記憶させる。画像表示で
選択素子(M,N)に選択電流If:eff(M,N)を出力するとき、
LUT1に記憶させたIf:leak(M,N)を使って、列配線Nに、 If:tot(M,N)=If:eff(M,N)＋If:leak(M,N).......(1-4) を出力する。Therefore, in this example, if: leak (M, N) is output to the column wiring N in addition to the current If: eff (M, N) output to the selection element, If: eff (M, N) is output. ) To compensate. For this reason, If: le
It is convenient to remember ak (M, N). Therefore, L
Prepare m × n address space in UT1 and set m × n If: leak
Store (M, N) at each address. When outputting the selection current If: eff (M, N) to the selection element (M, N) in the image display,
If: leak (M, N) stored in LUT1 is used for column wiring N: If: tot (M, N) = If: eff (M, N) + If: leak (M, N) ... .... (1-4) is output.
【００３２】以上のような補正をすると、正確な補正が
できるが、実際にはMによってIf:leak(M,N)はあまり変
わらないので、If:leak(M,N)=If:leak(N)として、アド
レス空間を1×nにして、メモリアドレス空間とアクセス
回数を節約するのが有効である。これまでは、LUT1に記
憶させる量として、各列配線Nの無効素子電流If:leak
(N)を記憶させて、画像表示のときに、選択素子電流If:
eff(N)に無効素子電流If:leak(N)をオフセット(補償)と
して加えることを前提としていた。しかし、無効素子電
流If:leak(N)は、配線の印加電圧によって微少である
が、変化する。また、この印加電圧の変化が十分小さい
ときは、印加電圧Vfと無効素子電流If:leak(N)と関係
は、オーミックであるといえる。よって、各列配線のア
ドミッタンスをLUT1に記憶させて、画像表示するとき、
このアドミッタンスから無効素子電流If:leak(N)を算出
し、算出した無効素子電流If:leak(N)を選択素子電流I
f:eff(N)に加えるのも有効である。If the above correction is performed, accurate correction can be performed, but since If: leak (M, N) does not change much depending on M, If: leak (M, N) = If: leak ( As N), it is effective to set the address space to 1 × n to save the memory address space and the number of accesses. Up to now, the reactive element current If: leak of each column wiring N has been set as the amount to be stored in LUT1.
(N) is memorized and the selection element current If:
It was assumed that the reactive element current If: leak (N) was added to eff (N) as an offset (compensation). However, the reactive element current If: leak (N) varies slightly, depending on the voltage applied to the wiring. Further, when the change in the applied voltage is sufficiently small, the relationship between the applied voltage Vf and the reactive element current If: leak (N) can be said to be ohmic. Therefore, when the admittance of each column wiring is stored in the LUT1 and an image is displayed,
The reactive element current If: leak (N) is calculated from this admittance, and the calculated reactive element current If: leak (N) is selected element current I
It is also effective to add to f: eff (N).
【００３３】つぎに、各素子の電子放出効率を記憶させ
るLUT2の作成方法について説明する。図3Ｂは、LUT2の
作成方法を示す図である。LUT2を作成するときは、走査
回路102の出力である行配線の端子(Dx1,Dx2,...,Dxm)に
は、画像を表示するときと同じように、０(V)(グランド
レベル)から選択電圧であるVs(＜0)を、順次行配線に印
加する。一方、列配線の端子(Dy1,Dy2,....,Dyn)にはパ
ルス幅変調回路によりは画像を表示するときとは違っ
て、V/I変換回路112を通さずに、順次、選択電圧である
電圧値Vdの定電圧パルスを印加する。このようにするこ
とによって、列配線Nの選択素子(M,N)には、電圧降下を
無視すれば、選択電圧Vfとして、Vd−Vsの電圧がかか
る。また、列配線Nの選択素子(M,N)以外には、ほぼ、半
選択電圧であるVdの電圧がかかる。よって、このとき列
配線Nに流れる全電流をIf:try:tot(N)とすれば、 となる。Next, a method of creating the LUT2 for storing the electron emission efficiency of each element will be described. FIG. 3B is a diagram showing a method of creating the LUT2. When creating the LUT2, 0 (V) (ground level) is applied to the row wiring terminals (Dx1, Dx2, ..., Dxm), which are the output of the scanning circuit 102, as in the case of displaying an image. Then, a selection voltage Vs (<0) is sequentially applied to the row wiring. On the other hand, depending on the pulse width modulation circuit, the column wiring terminals (Dy1, Dy2, ..., Dyn) are sequentially selected without passing through the V / I conversion circuit 112, unlike when displaying an image. A constant voltage pulse having a voltage value Vd, which is a voltage, is applied. By doing so, the voltage Vd−Vs is applied to the selection element (M, N) of the column wiring N as the selection voltage Vf, ignoring the voltage drop. In addition to the selection element (M, N) of the column wiring N, a voltage of Vd which is a half selection voltage is applied. Therefore, if the total current flowing through the column wiring N at this time is If: try: tot (N), Becomes
【００３４】補正データ作成回路114は各素子に対して
検出されたIfおよびIeのモニタから各素子の電子放出効
率を算出して補正データを作成する。この手順を以下に
説明する。列配線Nに流れる全電流If:try:tot(N)は、(1
-2)のIf:tot(N)と同様に、 If:try:tot(N)=If:leak(N)＋If{(Vd−Vs)(M,N)} ......(2-2) とも表せる。このIf:try:tot(N)は、電流モニタ回路115
を使って測定することができる。The correction data generation circuit 114 calculates the electron emission efficiency of each element from the monitor of If and Ie detected for each element and generates correction data. This procedure will be described below. The total current If: try: tot (N) flowing in the column wiring N is (1
-2) If: tot (N) = If: try: tot (N) = If: leak (N) + If {(Vd−Vs) (M, N)} ...... (2 -2) Can also be expressed as This If: try: tot (N) is the current monitor circuit 115.
Can be measured using.
【００３５】図3Ｂで選択した素子(M,N)に流れる電流を
選択電流If:try:eff(M,N)とすると If:try:eff(M,N) =If{(Vd−Vs)(M,N)} ........(2-3) である。この選択電流If:try:eff(M,N)あたりの電子放
出電流Ie(M,N)を、電子放出効率という。この電子放出
電流Ie(M,N)は、電子発生部の上方に設置した電子放出
電流用の電流モニタ回路によって測定する。よって、素
子(M,N)の電子放出効率をη(M,N)とすると、 η(M,N)=Ie(M,N)/If:try:eff(M,N)=Ie(M,N)/{If:try:tot(N)-If:leak(N)} (2-4 ) となる。If:leak(M,N)はLUT1から呼び出せるので、測定
した全電流If:try:tot(N)と電子放出電流Ie(M,N)を使っ
て、この電子放出効率η(M,N)を求める。そして、LUT2
のm×nのアドレス空間に、この電子放出効率η(M,N)を
記憶(ストア)させる。If the current flowing through the element (M, N) selected in FIG. 3B is the selected current If: try: eff (M, N), If: try: eff (M, N) = If {(Vd-Vs) (M, N)} ........ (2-3) The electron emission current Ie (M, N) per this selection current If: try: eff (M, N) is called electron emission efficiency. The electron emission current Ie (M, N) is measured by a current monitor circuit for electron emission current installed above the electron generating portion. Therefore, if the electron emission efficiency of the device (M, N) is η (M, N), then η (M, N) = Ie (M, N) / If: try: eff (M, N) = Ie (M , N) / {If: try: tot (N) -If: leak (N)} (2-4). Since If: leak (M, N) can be called from LUT1, the measured total current If: try: tot (N) and electron emission current Ie (M, N) can be used to calculate this electron emission efficiency η (M, N). Ask for. And LUT2
This electron emission efficiency η (M, N) is stored (stored) in the m × n address space.
【００３６】電子放出効率η(M,N)の代わりに、表示パ
ネル101の各画素(M,N)の輝度効率η'(M,N)を使って同様
の補正を行っても良い。表面伝導型放出素子(M,N)に対
応する各画素の輝度Ｗlum(M,N)は、画素ごとに輝度測定
できる装置を使って測定する。各画素の輝度効率η'(M,
N)は、表面伝導型放出素子(M,N)に実質的に流れる選択
電流If:eff(M,N)と、その素子(M,N)に対応する各画素の
輝度Ｗlum(M,N)を使って、表す。この輝度効率η'(M,N)
は、 η'(M,N)=Ｗlum(M,N)/If:eff(M,N) .....(2-5) と定義できる。Instead of the electron emission efficiency η (M, N), the luminance efficiency η ′ (M, N) of each pixel (M, N) of the display panel 101 may be used to perform the same correction. The brightness Wlum (M, N) of each pixel corresponding to the surface conduction electron-emitting device (M, N) is measured using a device capable of measuring the brightness for each pixel. Luminance efficiency of each pixel η '(M,
N) is the selection current If: eff (M, N) that substantially flows in the surface conduction electron-emitting device (M, N) and the brightness Wlum (M, N) of each pixel corresponding to that device (M, N). ). This luminance efficiency η '(M, N)
Can be defined as η '(M, N) = Wlum (M, N) / If: eff (M, N) .... (2-5).
【００３７】この輝度効率η'(M,N)を電子放出効率η
(M,N)の代わりに、LUT2に記憶させると各画素の蛍光体
の発光効率をも補正する良好な補正ができる。このとき
発光効率η'(M,N)を、(2-4)の電子放出効率η(M,N)と置
き換えるだけで、他は、電子放出効率η(M,N)をLUT2に
記憶させたときと同じである。LUT1あるいは、LUT2の作
成を、画像表示装置の出荷前だけではなく、消費者が電
源投入するときや、画像表示してから一定時間経過後の
垂直同期信号(VSYNC)の帰線期間にやり直してもよい。
図3Ｃはこの電源投入するときと画像表示してから一定
時間経過後、LUT1を再作成する場合の手順を説明するフ
ローチャートである。まず、切り替え回路113を切り替
える信号を発生させ、各列配線を図3(a)を用いて前述し
た方法で測定し、最初のLUT1を作成する。そして、この
LUT1をもとに画像表示をする。２回目のLUTの作成は、
垂直同期信号(VSYNC)の帰線期間中に、LUT1更新指示信
号を切り替え回路113に出し、各列配線の端子Dy1...Dyn
を電流モニタ回路115に接続し、各列配線の無効素子電
流を図3Ａで説明した方法で測定する。そして、その後
は、新しいLUT1をもとに画像表示する。この新しいLUT1
更新指示信号を出すのは、垂直同期信号(VSYNC)の帰線
期間ごとだけではなく、消費電力の節約のために、もっ
と長い間隔で行ってもいいのは言うまでもない。LUT2の
再作成も、電源投入したときなどにすればよい。このよ
うにある一定期間ごとにLUTを再作成することで、素子
の経時的な特性変化に対しての補償も可能となり、長期
間にわたって安定したむらのない画像表示が可能とな
る。 ｛1-3.駆動回路の詳細｝以上のように作成したLUT1、LU
T2の出力信号から、列配線に出力する電流を補償する駆
動回路について詳細に説明する。P/S変換回路106は、シ
リアル画像信号を演算回路107に出力する。このタイミ
ングで素子(M,N)を点灯する画像信号301が入ったとす
る。このときタイミング発生回路104は、LUT1のアドレ
ス(1,N)とLUT2のアドレス(M,N)にアクセスする命令を出
し、LUT1から補正電流量If:leak(N)を、LUT2から電子放
出効率η(M,N)を取り出す。取り出した電子放出効率η
(M,N)と電子放出電流の基準設定値Ieから、選択素子電
流If:eff(M,N)(=Ie(M,N)/η(M,N))を求める。求めたIf:
eff(M,N)と取り出したIf:leak(N)から、素子(M,N)を点
灯するときの、列配線Nに出力する駆動電流If:tot(M,N)
(=If:leak(N)＋If:eff(M,N))を算出する。そして、演算
回路107は、駆動電流If:tot(M,N)を表すアナログ補正信
号とシリアル画像信号を、S/P変換回路110に出力する。
S/P変換回路110は、HSYNC信号に同期して入力したシリ
アル画像信号と駆動電流If:tot(M,N)を表すアナログ画
像信号を１水平走査期間のパラレル信号に変換し、パル
ス幅変調回路111に出力する。さらにパルス幅変調回路1
11は、S/P変換回路110が出力したパラレル画像信号と、
パラレルアナログ補正信号を、画像信号を幅、補正信号
を高さで表すパルス信号に変換し、V/I変換回路112に出
力する。V/I変換回路112は、パルス幅変調回路111が出
力したパルス信号を、実際の駆動電流If:tot(M,N)に変
換して、表示パネル101に出力する。This luminance efficiency η ′ (M, N) is defined as the electron emission efficiency η
By storing in the LUT2 instead of (M, N), it is possible to perform favorable correction that also corrects the luminous efficiency of the phosphor of each pixel. At this time, the emission efficiency η '(M, N) is simply replaced with the electron emission efficiency η (M, N) in (2-4) .Otherwise, the electron emission efficiency η (M, N) is stored in the LUT2. Is the same as when Create LUT1 or LUT2 not only before shipping the image display device, but also when the consumer turns on the power or during the blanking period of the vertical synchronization signal (VSYNC) after a certain time has elapsed after displaying the image. Good.
FIG. 3C is a flowchart illustrating a procedure for recreating the LUT1 when the power is turned on and after a certain time has elapsed since the image was displayed. First, a signal for switching the switching circuit 113 is generated, each column wiring is measured by the method described above with reference to FIG. 3A, and the first LUT1 is created. And this
Display an image based on LUT1. The second LUT creation is
During the blanking period of the vertical synchronization signal (VSYNC), the LUT1 update instruction signal is output to the switching circuit 113, and the terminals Dy1 ... Dyn of each column wiring are output.
Is connected to the current monitor circuit 115, and the reactive element current of each column wiring is measured by the method described in FIG. 3A. After that, the image is displayed based on the new LUT1. This new LUT1
It goes without saying that the update instruction signal may be issued not only every blanking period of the vertical synchronizing signal (VSYNC) but also at a longer interval to save power consumption. The LUT2 may be recreated when the power is turned on. In this way, by recreating the LUT every certain period of time, it becomes possible to compensate for changes in the characteristics of the element over time, and stable and even image display can be achieved for a long period of time. {1-3. Details of drive circuit} LUT1 and LU created as above
The drive circuit that compensates the current output to the column wiring from the output signal of T2 will be described in detail. The P / S conversion circuit 106 outputs the serial image signal to the arithmetic circuit 107. It is assumed that the image signal 301 for turning on the element (M, N) is input at this timing. At this time, the timing generation circuit 104 issues an instruction to access the address (1, N) of LUT1 and the address (M, N) of LUT2, and outputs the correction current amount If: leak (N) from LUT1 and the electron emission efficiency from LUT2. Take out η (M, N). Extracted electron emission efficiency η
The selected element current If: eff (M, N) (= Ie (M, N) / η (M, N)) is calculated from (M, N) and the reference set value Ie of the electron emission current. If asked:
From If: leak (N) extracted from eff (M, N), drive current If: tot (M, N) output to the column wiring N when the element (M, N) is lit.
Calculate (= If: leak (N) + If: eff (M, N)). Then, the arithmetic circuit 107 outputs the analog correction signal representing the drive current If: tot (M, N) and the serial image signal to the S / P conversion circuit 110.
The S / P conversion circuit 110 converts the serial image signal input in synchronization with the HSYNC signal and the analog image signal representing the drive current If: tot (M, N) into a parallel signal for one horizontal scanning period, and performs pulse width modulation. Output to the circuit 111. Further pulse width modulation circuit 1
11 is a parallel image signal output by the S / P conversion circuit 110,
The parallel analog correction signal is converted into a pulse signal that represents the image signal in width and the correction signal in height, and outputs the pulse signal to the V / I conversion circuit 112. The V / I conversion circuit 112 converts the pulse signal output from the pulse width modulation circuit 111 into an actual drive current If: tot (M, N) and outputs the actual drive current If: tot (M, N) to the display panel 101.
【００３８】V/I変換回路112は、入力した電圧信号のパ
ルスに応じて、選択した素子に出力する電流を決定する
回路である。図5(a)は、その内部構造を表す。V/I変換
回路112は列配線の本数分(n本)だけV/I変換器510を備
え、その出力を列配線の端子(Dy1,Dy2,...,Dyn)に接続
する。図5(b)は、各V/I変換器510の内部回路を示す。図
5(b)で、501はオペアンプ、502はジャンクションFET、5
03は抵抗器である。図5(b)の回路では、入力する電圧信
号Vinに応じて出力する電流Ioutを、 Iout =Vin/R.........(3-1) と決定する。ここで、Rは図中の抵抗器503の抵抗値であ
る。このV/I変換回路510のRなどの設計パラメータを適
当な値にすることで入力する電圧信号Vinから列配線に
出力する定電流Ioutを決定できる。そして、この定電流
Ioutを、表示パネル101の各列配線の端子Dy1,Dy2,...,D
ynに出力して、選択素子から所望の電子線を発生させる
ことで画像表示ができる。そこで、本例では、(3-1)のI
out=If:leak(N)となるように、パルス幅変調回路111が
出力するパルスの高さをVinに設定するのである。The V / I conversion circuit 112 is a circuit that determines the current to be output to the selected element according to the pulse of the input voltage signal. FIG. 5 (a) shows the internal structure. The V / I conversion circuit 112 includes as many V / I converters 510 as the number of column wirings (n), and connects the outputs thereof to the column wiring terminals (Dy1, Dy2, ..., Dyn). FIG. 5B shows the internal circuit of each V / I converter 510. Figure
5 (b), 501 is operational amplifier, 502 is junction FET, 5
03 is a resistor. In the circuit of FIG. 5 (b), the current Iout output according to the input voltage signal Vin is determined as Iout = Vin / R ... (3-1). Here, R is the resistance value of the resistor 503 in the figure. By setting the design parameter such as R of the V / I conversion circuit 510 to an appropriate value, the constant current Iout output to the column wiring can be determined from the input voltage signal Vin. And this constant current
Iout to the terminals Dy1, Dy2, ..., D of each column wiring of the display panel 101.
An image can be displayed by outputting it to yn and generating a desired electron beam from the selection element. Therefore, in this example, I of (3-1)
The height of the pulse output from the pulse width modulation circuit 111 is set to Vin so that out = If: leak (N).
【００３９】例えば、電子放出電流の基準設定値Ieを1
(μＡ)と設定する。このときLUT2から読み出した電子放
出効率η(M,N)が0.1(％)、LUT1から読み出した列配線N
の無効素子電流If:leak(N)が0.5(mA)のとき、以下の式
によって列配線Nの駆動電流を求める。 If:tot(M,N) =If:leak(N)＋If:eff(M,N) =If:leak(N)＋Ie/η(M,N) =0.5(mA)＋1(μＡ)/0.1(％) =1.5(mA) ..........(3-2) 素子(M,N)を選択したとき、求めた電流量1.5(mA)を定電
流として列配線Nに出力すると素子(M,N)が、1(μＡ)だ
け電子放出することになる。図6はあるV/I変換回路112
が、列配線に出力する電流、その列配線に関するLUTの
データなどを表すタイムチャートである。ここでは表示
パネル101の列配線1に注目し、列配線1に関連する回路
や配線のもつデータの時間による変化を追う。(a)は同
期信号、(b)は点灯させる選択素子の番号(この番号は、
アクセスするLUT1とLUT2の番号も表す)、(c)は選択した
画素の画像信号、(d)はLUT1からの列配線1の無効素子電
流値、(e)はLUT2からの各アドレスの電子放出効率η(M,
N)である。(f)は、列配線1の配線に出力する電流If:tot
(M,1)の波形であり、(g)は選択した表面伝導型放出素子
(M,1)(M=1,2,3,4,5)の放出電流波形を表す。(3-2)のよ
うな計算をすることで、(f)のような各素子に対応した
電流値を算出できる。(f)のようにパルス幅で電流値の
補正を行うことで、(g)のような、均一な電子放出電流
が得られる。 {1-4.表示パネルの構造と製造方法}次に、本例に使用し
た表示パネルの構造と製造方法について詳述する。図7
は、本例に用いた表示パネル101の斜視図であり、内部
構造を表すためにパネルの一部を切り開いている。図
中、1005はリアプレート、1006は側壁、1007はフェース
プレートであり、これらで気密容器を構成し、表示パネ
ル101の内部を真空に維持する。1001は基板、1002は表
面伝導型放出素子、1003は行配線、1004は列配線であ
り、リアプレート1005は、これらを固定している。1008
は蛍光膜、1009はメタルバックであり、フェースプレー
ト1007は、これらを固定している。Dx1〜Dxm、Dy1〜Dy
n、Hvは、表示パネル101の気密構造を保ちながら、それ
ぞれ内部の行配線、列配線、メタルバックと、外部の駆
動回路とを接続する端子である。For example, the reference set value Ie of the electron emission current is set to 1
Set (μA). At this time, the electron emission efficiency η (M, N) read from LUT2 is 0.1 (%), and the column wiring N read from LUT1
When the reactive element current If: leak (N) of is 0.5 (mA), the drive current of the column wiring N is calculated by the following formula. If: tot (M, N) = If: leak (N) + If: eff (M, N) = If: leak (N) + Ie / η (M, N) = 0.5 (mA) + 1 (μA) /0.1 ( %) = 1.5 (mA) ........... (3-2) When the element (M, N) is selected, the calculated current amount 1.5 (mA) is output to the column wiring N as a constant current. Then, the device (M, N) emits only 1 (μA) of electrons. FIG. 6 shows a V / I conversion circuit 112.
Is a time chart showing the current output to the column wiring, the LUT data regarding the column wiring, and the like. Here, attention is paid to the column wiring 1 of the display panel 101, and changes in data of circuits and wirings related to the column wiring 1 with time are tracked. (a) is the synchronization signal, (b) is the number of the selection element to be lit (this number is
(The number of LUT1 and LUT2 to access is also shown.) Efficiency η (M,
N). (f) is the current output to the wiring of column wiring 1 If: tot
(M, 1) waveform, (g) selected surface conduction electron-emitting device
Shows the emission current waveform of (M, 1) (M = 1,2,3,4,5). By performing the calculation as in (3-2), the current value corresponding to each element as in (f) can be calculated. By correcting the current value with the pulse width as in (f), a uniform electron emission current as in (g) can be obtained. {1-4. Display Panel Structure and Manufacturing Method} Next, the structure and manufacturing method of the display panel used in this example will be described in detail. Figure 7
[FIG. 3] is a perspective view of the display panel 101 used in this example, in which a part of the panel is cut open to show the internal structure. In the figure, 1005 is a rear plate, 1006 is a side wall, and 1007 is a face plate, which constitute an airtight container and maintain the inside of the display panel 101 in a vacuum. 1001 is a substrate, 1002 is a surface conduction electron-emitting device, 1003 is a row wiring, 1004 is a column wiring, and a rear plate 1005 fixes these. 1008
Is a fluorescent film, 1009 is a metal back, and the face plate 1007 fixes them. Dx1 ~ Dxm, Dy1 ~ Dy
n and Hv are terminals for connecting the internal row wirings, column wirings, metal backs, and external drive circuits, respectively, while maintaining the airtight structure of the display panel 101.
【００４０】基板1001上には、表面伝導型放出素子1002
を、m×n個配置する。ここで、m,nは2以上の正の整数で
あり、表示画素数に応じて設定する。たとえば、高品位
テレビジョンの場合、m=3000以上,n=1000以上にするの
が望ましい。本例は、m=3072,n=1024の表面伝導型放出
素子をm本の行配線1003とn本の列配線1004で単純マトリ
ックス配線する。これらの基板1001、表面伝導型放出素
子1002、行配線1003、列配線1004が構成する部分を電子
発生部と呼んでいる。本例は、気密容器のリアプレート
1005に電子発生部1001を固定する構造にしたが、基板10
01に十分な強度があれば、これをリアプレートにしても
よい。図15は、電子発生部の平面図であり、表面伝導型
放出素子を行配線1003と列配線1004で接続しているのを
表す。行配線1003と列配線1004が交差する部分に、絶縁
層を配置して電気的な絶縁を保つ。図16は、図15のA-A'
での断面図で、表面伝導型放出素子の詳しい構造を表
す。1102,1103は素子電極、1104は導電性薄膜、1105は
電子放出部、1113は炭素あるいは炭素化合物薄膜であ
る。A surface conduction electron-emitting device 1002 is formed on the substrate 1001.
Are arranged m × n. Here, m and n are positive integers of 2 or more and are set according to the number of display pixels. For example, in the case of high definition television, it is desirable that m = 3000 or more and n = 1000 or more. In this example, a surface conduction electron-emitting device with m = 3072 and n = 1024 is simply matrix-wired with m row wirings 1003 and n column wirings 1004. A portion formed by the substrate 1001, the surface conduction electron-emitting device 1002, the row wiring 1003, and the column wiring 1004 is called an electron generating portion. This example shows the rear plate of an airtight container
Although the structure is such that the electron generation unit 1001 is fixed to 1005, the substrate 10
If 01 is strong enough, it may be used as a rear plate. FIG. 15 is a plan view of the electron generating portion, showing that the surface conduction electron-emitting device is connected by the row wiring 1003 and the column wiring 1004. An insulating layer is arranged at the intersection of the row wiring 1003 and the column wiring 1004 to maintain electrical insulation. FIG. 16 shows A-A 'of FIG.
The cross-sectional view of FIG. 3 shows the detailed structure of the surface conduction electron-emitting device. 1102 and 1103 are device electrodes, 1104 is a conductive thin film, 1105 is an electron emitting portion, and 1113 is a carbon or carbon compound thin film.
【００４１】図7で表した表示パネルはカラー用なの
で、蛍光膜1008に、CRTで用いる赤、緑、青の3原色の蛍
光体を塗っている。図8(a)と(b)は蛍光体の配置を表
し、(a)はストライプ配置、(b)はデルタ配置である。図
中、1010は黒色導電材料で、電子線の照射が多少ずれて
も表示色がずれないようにしたり、外光の反射表示によ
るコントラスト低下を防止したり、電子線によるチャー
ジアップを防止したりする。黒色導電体1010の材料に
は、主に黒鉛を使用する。モノクロームの表示パネル10
1を作製するときは、単色の蛍光体を蛍光膜1008に用い
ればよく、黒色導電材料も使用しなくてもよい。Since the display panel shown in FIG. 7 is for color, the phosphor film 1008 is coated with phosphors of three primary colors of red, green and blue used in CRT. 8 (a) and 8 (b) show the arrangement of the phosphors, (a) is the stripe arrangement, and (b) is the delta arrangement. In the figure, 1010 is a black conductive material, which prevents the display color from shifting even if the irradiation of the electron beam is slightly shifted, prevents the contrast from being reduced by the external light reflection display, and prevents the charge-up by the electron beam. To do. Graphite is mainly used as the material of the black conductor 1010. Monochrome display panel 10
When producing 1, the monochromatic phosphor may be used for the phosphor film 1008, and the black conductive material may not be used.
【００４２】図7のメタルバック1009は、蛍光膜1008が
発する光の一部を鏡面反射して光の利用率を向上させた
り、負イオンの衝突から蛍光膜1008を保護したりする役
割がある。また、メタルバックは、電子を加速する電
極、蛍光膜を励起した電子の導電路になる。さらに、メ
タルバックは、蛍光膜をフェースプレート基板1007に配
置したあと、蛍光膜の表面を平滑化処理し、そのうえに
Alを真空蒸着することによって作製できる。加速電圧の
印加効率や蛍光膜の導電性の向上するために、フェース
プレートと蛍光膜の間にITOなどの透明電極を設けても
よい。なお、蛍光膜に低電圧用の蛍光材料を用いたら、
メタルバックはなくともよい。The metal back 1009 shown in FIG. 7 plays a role of specularly reflecting a part of the light emitted by the fluorescent film 1008 to improve the light utilization rate and protect the fluorescent film 1008 from the collision of negative ions. . Further, the metal back serves as an electrode for accelerating electrons and a conduction path for electrons that excite the fluorescent film. In addition, after placing the fluorescent film on the face plate substrate 1007, the metal back smoothes the surface of the fluorescent film and then
It can be produced by vacuum deposition of Al. A transparent electrode such as ITO may be provided between the face plate and the fluorescent film in order to improve the efficiency of applying the acceleration voltage and the conductivity of the fluorescent film. If a low voltage fluorescent material is used for the fluorescent film,
Metal back is not necessary.
【００４３】図7の表示パネルのような気密容器を組み
立てるには、各部材の接合部に十分な強度と気密性を保
持させるための封着をする必要がある。このためたとえ
ばフリットガラスを接合部に塗布し、大気中あるいは窒
素雰囲気中で、400〜500℃で10分以上焼成する。気密容
器の内部を真空にするには、排気管を真空ポンプに接続
し、10-7Torr程度の真空度まで排気し、排気管を封止す
る。気密容器内の真空度を維持するために、封止の直前
あるいは封止後に気密容器内の所定の位置にゲッター膜
を形成する。ゲッター膜とは、たとえばBaを主成分とす
るゲッター材料をヒーターもしくは高周波加熱により加
熱し蒸着して形成した膜である。このゲッターの吸着作
用で気密容器内を1×10-5〜1×10-7(Torr)に維持でき
る。 {1-6.表面伝導型放出素子}本例の電子発生部は、表面伝
導型放出素子を電子源にしている。本発明者らは、表面
伝導型放出素子のなかでも、電子放出部あるいはその周
辺部を微粒子膜で形成すると電子放出特性に優れ、しか
も製造が容易であることを見いだしている。そこで、こ
の表面伝型放出素子の構造と製造方法を以下に説明す
る。電子放出部あるいはその周辺部を微粒子膜で形成す
る表面伝型放出素子は主に平面型と垂直型がある。そこ
で、以下の説明では、平面型と垂直型に分けて説明す
る。 (平面型の表面伝導型放出素子)図9は、平面型の表面伝
導型放出素子の構造を表す平面図(a)と断面図(b)であ
る。1101は基板であり、石英ガラスや青板ガラスなどの
各種ガラス基板や、アルミナなどの各種セラミックス基
板や、SiO2を材料とする絶縁層を積層した基板などであ
る。素子電極1102,1103の材料は、Ni,Cr,Au,Mo,W,Pt,Ti
Cu,Pd,Agなどの金属や、これらの合金や、In2O3-SnO2を
はじめとする金属酸化物や、ポリシリコンなどの半導体
などがある。素子電極を作製するには、真空蒸着などの
成膜技術とフォトリソグラフィー、エッチングなどのパ
ターニング技術を組み合わせると容易である。それ以外
にも印刷技術などを用いることができる。In order to assemble an airtight container such as the display panel of FIG. 7, it is necessary to seal the joints of the respective members so as to maintain sufficient strength and airtightness. For this reason, for example, frit glass is applied to the joint portion and fired at 400 to 500 ° C. for 10 minutes or more in the air or a nitrogen atmosphere. To evacuate the inside of the airtight container, connect the exhaust pipe to a vacuum pump, evacuate to a vacuum degree of about 10 -7 Torr, and seal the exhaust pipe. In order to maintain the degree of vacuum in the airtight container, a getter film is formed at a predetermined position in the airtight container immediately before or after the sealing. The getter film is, for example, a film formed by depositing a getter material containing Ba as a main component by heating with a heater or high-frequency heating. The getter's adsorption action can maintain the inside of the airtight container at 1 × 10 −5 to 1 × 10 −7 (Torr). {1-6. Surface-conduction type emission device} In the electron generating portion of this example, the surface-conduction type emission device is used as an electron source. Among the surface conduction electron-emitting devices, the present inventors have found that when the electron-emitting portion or its peripheral portion is formed of a fine particle film, it has excellent electron-emitting characteristics and is easy to manufacture. Therefore, the structure and manufacturing method of this surface-conduction type electron-emitting device will be described below. Surface-conduction type electron-emitting devices in which the electron-emitting portion or its peripheral portion is formed of a fine particle film are mainly of a flat type and a vertical type. Therefore, in the following description, the planar type and the vertical type will be separately described. (Plane-type surface conduction electron-emitting device) FIG. 9 is a plan view (a) and a cross-sectional view (b) showing the structure of a plane-type surface conduction electron-emitting device. Reference numeral 1101 denotes a substrate, such as various glass substrates such as quartz glass and soda lime glass, various ceramic substrates such as alumina, and substrates in which insulating layers made of SiO 2 are laminated. The material of the device electrodes 1102, 1103 is Ni, Cr, Au, Mo, W, Pt, Ti.
There are metals such as Cu, Pd, and Ag, alloys thereof, metal oxides such as In 2 O 3 —SnO 2 , and semiconductors such as polysilicon. It is easy to fabricate the device electrode by combining a film forming technique such as vacuum deposition and a patterning technique such as photolithography and etching. Other than that, a printing technique or the like can be used.
【００４４】通常、素子電極1102と1103の間隔Ｌは数10
0Å〜数100μmであるが、表示パネルに好ましい範囲は
数μm〜数10μmである。素子電極の厚さｄは、数100Å
〜数10μmがよい。導電性薄膜1104は、多数の微粒子を
含んだ膜(島状の集合体も含む)である微粒子膜を用い
る。微粒子膜を微視的に調べると、通常は、個々の微粒
子が離間した構造か、微粒子が互いに隣接した構造か、
あるいは微粒子が互いに重なり合った構造が観測でき
る。微粒子の粒径は、数Å〜数1000Åのものがあるが、
なかでも特性のよいのは10Å〜200Åである。微粒子膜
の材料は、Pd,Pt,Ru,Ag,Au,Ti,In,Cu,Cr,Fe,Zn,Sn,Ta,
W,Pbなどの金属、PdO,SnO2,In2O3,PbO,Sb2O3などの酸化
物、HfB2,ZrB2,LaB6,CeB6,YB4,GdB4などの硼化物、TiC,
ZrC,HfC,TaC,SiC,WCなどの炭化物、TiN,ZrN,HfNなどの
窒化物、Si,Geなどの半導体、カーボンがある。微粒子
膜で形成する導電性薄膜のシート抵抗値は103〜107(Ω/
□)がよい。なお、導電性薄膜と素子電極は、電気的に
良好に接続するため、互いに一部が重なり合う構造にす
る。その重なり方は、図9のように、下から基板、素子
電極、導電性薄膜の順序で積層してもいいし、下から基
板、導電性薄膜素子、素子電極の順序で積層してもい
い。電子放出部1105は、導電性薄膜1104の一部にできた
亀裂状の部分であり、電気的には周囲の導電性薄膜より
高抵抗である。亀裂は、導電性薄膜1104に通電フォーミ
ングをおこなうとできる。亀裂内に、数Å〜数100Åの
粒径の微粒子を配置することがある。1113は、活性化に
よってできる炭素あるいは炭素化合物からなる薄膜で、
電子放出部1105およびその近傍を被覆している。薄膜11
13の材料は、単結晶グラファイト、多結晶グラファイ
ト、非晶質カーボンのいずれかか、その混合物である。
膜厚は500Å以下が望ましいが、300Å以下だとさらに望
ましい。Normally, the distance L between the device electrodes 1102 and 1103 is several tens.
Although it is 0 Å to several 100 μm, the preferable range for the display panel is several μm to several 10 μm. The thickness d of the device electrode is several hundred Å
~ Several tens of μm is good. As the conductive thin film 1104, a fine particle film which is a film containing a large number of fine particles (including an island-shaped aggregate) is used. A microscopic examination of the particulate film usually reveals whether the individual particulates are spaced apart or are adjacent to each other.
Alternatively, a structure in which fine particles overlap each other can be observed. The particle size of fine particles is several Å to several thousand Å,
Among them, 10 Å ~ 200 Å have good characteristics. The material of the fine particle film is Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta,
W, metal such as Pb, PdO, SnO 2 , In 2 O 3 , PbO, oxide such as Sb 2 O 3 , HfB 2 , ZrB 2 , LaB 6 , CeB 6 , YB 4 , GdB 4 and other boride, TiC,
There are carbides such as ZrC, HfC, TaC, SiC and WC, nitrides such as TiN, ZrN and HfN, semiconductors such as Si and Ge, and carbon. The sheet resistance of the conductive thin film formed by the fine particle film is 10 3 to 10 7 (Ω /
□) is good. Note that the conductive thin film and the device electrode have a structure in which some of them overlap each other in order to electrically connect them well. As for the way of overlapping, as shown in FIG. 9, the substrate, the device electrode, and the conductive thin film may be stacked in this order from the bottom, or the substrate, the conductive thin film device, and the device electrode may be stacked in this order from the bottom. . The electron emitting portion 1105 is a crack-like portion formed in a part of the conductive thin film 1104, and has an electrical resistance higher than that of the surrounding conductive thin film. The cracks can be formed by conducting energization forming on the conductive thin film 1104. Particles with a particle size of several Å to several hundred Å may be placed in the crack. 1113 is a thin film made of carbon or a carbon compound formed by activation,
The electron emitting portion 1105 and its vicinity are covered. Thin film 11
The material of 13 is any one of single crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof.
The film thickness is preferably less than 500Å, more preferably less than 300Å.
【００４５】図10(a)〜(e)は、平面型の表面伝導型放出
素子の製造工程を表す図である。図10(a)は、基板1101
上に素子電極1102,1103を形成する工程を表す。あらか
じめ、基板1101を洗剤、純水、有機溶媒で十分に洗浄し
たあと、蒸着などで素子電極を堆積させる。その後、フ
ォトリソグラフィー・エッチングでパターニングすると
1102,1103のような素子電極ができる。10 (a) to 10 (e) are views showing a manufacturing process of a flat surface conduction electron-emitting device. FIG. 10A shows a substrate 1101.
The process of forming the device electrodes 1102 and 1103 on top is shown. The substrate 1101 is thoroughly washed with a detergent, pure water, and an organic solvent in advance, and then element electrodes are deposited by vapor deposition or the like. After that, patterning by photolithography etching
Device electrodes such as 1102 and 1103 are formed.
【００４６】図10(b)は、導電性薄膜1104を形成する工
程を表す。まず、(a)の基板に有機金属溶液を塗布して
乾燥し、加熱焼成処理して微粒子を成膜し、フォトリソ
グラフィー・エッチングでパターニングする。ここで、
有機金属溶液とは、導電性薄膜に用いる微粒子の材料を
主要元素とする有機金属化合物の溶液である。有機金属
溶液の塗布方法には、ディッピング法、スピンナー法、
スプレー法がある。また塗布以外に真空蒸着法やスパッ
タ法、化学的気相堆積法などがある。FIG. 10B shows a step of forming the conductive thin film 1104. First, an organometallic solution is applied to the substrate of (a), dried, heated and baked to form fine particles, and patterned by photolithography etching. here,
The organometallic solution is a solution of an organometallic compound whose main element is the material of the fine particles used for the conductive thin film. The method of applying the organometallic solution includes a dipping method, a spinner method,
There is a spray method. In addition to coating, there are a vacuum vapor deposition method, a sputtering method, a chemical vapor deposition method and the like.
【００４７】図10(c)は、通電フォーミング工程を表
す。1110はフォーミング用電源、1111は電流計である。
通電フォーミング工程は、微粒子膜で作った導電性薄膜
1104に通電をおこなって、その一部を破壊、変形、変質
させて電子放出部1105を形成する工程である。微粒子膜
を主成分にする導電性薄膜1104をフォーミングするに
は、真空雰囲気下で、導電性薄膜1104にパルス状の電圧
を印加するのが好ましい。図11は、フォーミング用電源
1110が出力する電圧波形の一例である。この例では、パ
ルス幅T1の三角波パルスをパルス間隔T2で連続的に印加
する。その際、三角波パルスの波高値Vpfを、順次昇圧
する。通電フォーミングで電子放出部ができると、素子
電極1102,1103間の電気抵抗が大幅に増加する。そこ
で、モニターパルスPmは、電流計1111を使って電子放出
部1105を流れる電流を測定し、電子放出部の抵抗値をモ
ニターする。モニターパルスPmは、三角波パルスの間に
挿入する。電子放出部の抵抗値が所定の値になったら、
通電フォーミングを終了する。FIG. 10C shows the energization forming process. 1110 is a power supply for forming and 1111 is an ammeter.
The energization forming process uses a conductive thin film made of a fine particle film.
In this step, the electron-emitting portion 1105 is formed by energizing 1104 and destroying, deforming, or altering a part thereof. In order to form the conductive thin film 1104 containing a fine particle film as a main component, it is preferable to apply a pulsed voltage to the conductive thin film 1104 in a vacuum atmosphere. Figure 11 shows the power supply for forming.
11 is an example of a voltage waveform output by 1110. In this example, triangular wave pulses having a pulse width T1 are continuously applied at a pulse interval T2. At that time, the peak value Vpf of the triangular wave pulse is sequentially boosted. When an electron emitting portion is formed by energization forming, the electric resistance between the device electrodes 1102 and 1103 increases significantly. Therefore, the monitor pulse Pm measures the current flowing through the electron emitting portion 1105 using the ammeter 1111 and monitors the resistance value of the electron emitting portion. The monitor pulse Pm is inserted between the triangular wave pulses. When the resistance value of the electron emission part reaches a predetermined value,
Energization forming is completed.
【００４８】図10(d)は、通電活性化の工程を表す。111
4は電子放出部1105が放出する放出電流Ieを補足するア
ノード電極、1115は直流高電圧電源、1116は電流計、11
12は活性化用電源である。通電活性化工程は、電子放出
部1105に通電をおこなって炭素もしくは炭素化合物を堆
積させる方法工程である。通電活性化で、電子放出効率
を100倍以上にすることができる。通電活性化のとき、
アノード電極1114で放出電流Ieを捕捉し、電流計1116で
モニタしながら、活性化用電源1112により電子放出部11
05に通電をおこなう。図12(a)は、活性化用電源1112が
出力する電圧波形の一例を表し、図12(b)は、電流計111
6が測定した放出電流Ieの例である。活性化用電源1112
が(a)のような矩形波を出力すると、(b)のように放出電
流Ieが時間の経過とともに増加するが、やがて飽和して
増加しなくなる。このように、放出電流Ieがほぼ飽和し
た時点で活性化用電源1112からの電圧印加を停止し、通
電活性化処理を終了する。FIG. 10 (d) shows the process of energization activation. 111
4 is an anode electrode that supplements the emission current Ie emitted by the electron emission unit 1105, 1115 is a DC high-voltage power supply, 1116 is an ammeter, and 11
12 is a power supply for activation. The energization activation step is a method step of energizing the electron emission portion 1105 to deposit carbon or a carbon compound. Electron emission efficiency can be increased 100 times or more by energization activation. When energization is activated,
The emission current Ie is captured by the anode electrode 1114 and monitored by the ammeter 1116, and the electron emission unit 11 is activated by the activation power supply 1112.
Energize 05. FIG. 12 (a) shows an example of a voltage waveform output from the activation power supply 1112, and FIG. 12 (b) shows an ammeter 111.
6 is an example of the measured emission current Ie. Power supply for activation 1112
When a rectangular wave is output as in (a), the emission current Ie increases with time as in (b), but it eventually saturates and does not increase. In this way, when the emission current Ie is almost saturated, the voltage application from the activation power supply 1112 is stopped, and the energization activation process ends.
【００４９】図10(e)は、平面型の表面伝導型放出素子
が完成したときの断面図である。以上の工程により、
(e)のような素子が完成する。以上説明したなかで、実
施例1の表示パネル101に用いるのは平面型の表面伝導型
放出素子であり、基板1101として青板ガラス、素子電極
1102,1103にNi薄膜、素子電極の厚さｄを1000Å、電極
間隔Ｌを2μmとしている。以下に、実施例1の表面伝導
型放出素子の具体的な作製方法を紹介する。FIG. 10 (e) is a cross-sectional view when the planar type surface conduction electron-emitting device is completed. By the above process,
The element as shown in (e) is completed. Among the above described, what is used for the display panel 101 of Example 1 is a flat surface conduction electron-emitting device, and the substrate 1101 is soda lime glass, device electrode.
Ni thin films 1102 and 1103 are used, the thickness d of the device electrodes is 1000Å, and the electrode interval L is 2 μm. Hereinafter, a specific method for manufacturing the surface conduction electron-emitting device of Example 1 will be introduced.
【００５０】図10(b)の導電性薄膜を形成する工程で、P
dを主要元素とする有機金属溶液をディッピング法で塗
布する。図10(c)の通電フォーミング工程は、10-5Torr
程度の真空雰囲気でおこなう。図11のような三角波パル
スを印加するときT1=1(ms),T2=10(ms),Vpm=0.1(V)にす
る。Vpfは１パルスごとに0.1(V)ずつ昇圧する。そし
て、素子電極1102と1103の間の電気抵抗が1×106(Ω)に
なった段階、つまり、モニタパルスPmを印加したとき、
電流計1111が1×10-7(A)を計測したら、通電フォーミン
グを終了する。図10(d)の通電活性化工程は、10-5〜10
-4(Torr)の雰囲気で行う。図12のパルスでは、Vac=14
(V)、T3=1(ms)、T4=10(ms)とする。そして、放出電流Ie
がほぼ飽和したところで、通電活性化を終了し実施例1
に用いる表面伝導型放出素子の完成となる。In the step of forming the conductive thin film of FIG. 10 (b), P
An organometallic solution containing d as a main element is applied by a dipping method. The energization forming process in Fig. 10 (c) is 10 -5 Torr.
Perform in a vacuum atmosphere. When applying the triangular wave pulse as shown in FIG. 11, T1 = 1 (ms), T2 = 10 (ms), and Vpm = 0.1 (V). Vpf boosts by 0.1 (V) for each pulse. Then, when the electric resistance between the element electrodes 1102 and 1103 becomes 1 × 10 6 (Ω), that is, when the monitor pulse Pm is applied,
When the ammeter 1111 measures 1 × 10 −7 (A), the energization forming is finished. The energization activation process of Fig. 10 (d) is 10 -5 to 10
-4 (Torr) atmosphere. For the pulse in Figure 12, Vac = 14
(V), T3 = 1 (ms), T4 = 10 (ms). And the emission current Ie
Was almost saturated, the energization activation was terminated, and Example 1
The surface conduction electron-emitting device used for is completed.
【００５１】図33Ｂ、実施例1に用いる表面伝導型放出
素子のVf-IfあるいはVf-Ie特性を表すグラフである。こ
こで、放出電流Ieは素子電流Ifに比べて著しく小さいの
で、右側を素子電流If、左側を放出電流Ieにしている。
このグラフなどからいえる表面伝導型放出素子の特徴を
以下に列挙する。 (1)あるしきい値電圧Vth以上の電圧を素子に印加すると
急激に放出電流が増加する。しきい値電圧Vth未満の電
圧では、放出電流Ieはほとんど検出できない。つまり、
放出電流Ieに関して、明確なしきい値電圧Vthを持った
非線形素子である。 (2)放出電流Ieは素子に印加する電圧Vfに依存して変化
するため、電圧Vfで放出電流Ieを制御できる。 (3)素子に印加する電圧Vfに対して、電子放出部が電子
を放出する応答速度が速い。このため、電圧Vfを印加す
る時間の長さによって素子が放出する電子量を制御でき
る。このため、パルス幅駆動が可能である。 (垂直型の表面伝導型放出素子)図13は、垂直型の表面伝
導型放出素子の断面図である。図中1201は基板、1202,1
203は素子電極、1206は段差形成材料、1204は導電性薄
膜、1205は電子放出部、1213は薄膜である。垂直型と平
面型の違いは、垂直型には、素子電極の一方1202を段差
形成部材1206に設け、導電性薄膜1204に段差形成部材12
06の側壁を被覆させる点である。基板1201、素子電極12
02,1203、導電性薄膜1204は、平面型の表面伝導型放出
素子と同様の材料を用いることができる。段差形成部材
1206には、たとえばSiO2のような電気的に絶縁性の材料
をもちいる。FIG. 33B is a graph showing Vf-If or Vf-Ie characteristics of the surface conduction electron-emitting device used in Example 1. Since the emission current Ie is significantly smaller than the device current If, the device current If is on the right side and the emission current Ie is on the left side.
The features of the surface conduction electron-emitting device which can be seen from this graph are listed below. (1) When a voltage higher than a certain threshold voltage Vth is applied to the device, the emission current sharply increases. At a voltage lower than the threshold voltage Vth, the emission current Ie can hardly be detected. That is,
It is a nonlinear element having a clear threshold voltage Vth with respect to the emission current Ie. (2) Since the emission current Ie changes depending on the voltage Vf applied to the device, the emission current Ie can be controlled by the voltage Vf. (3) The response speed at which the electron emitting portion emits electrons is fast with respect to the voltage Vf applied to the element. Therefore, the amount of electrons emitted from the device can be controlled by the length of time that the voltage Vf is applied. Therefore, pulse width drive is possible. (Vertical Surface-Conduction Emission Device) FIG. 13 is a sectional view of a vertical surface-conduction emission device. In the figure, 1201 is a substrate, and 1202,1
203 is a device electrode, 1206 is a step forming material, 1204 is a conductive thin film, 1205 is an electron emitting portion, and 1213 is a thin film. The difference between the vertical type and the planar type is that in the vertical type, one of the element electrodes 1202 is provided on the step forming member 1206 and the step forming member 12 is formed on the conductive thin film 1204.
This is the point to cover the side wall of 06. Substrate 1201, element electrode 12
02, 1203 and the conductive thin film 1204 can be made of the same material as that of the planar surface conduction electron-emitting device. Step forming member
For 1206, an electrically insulating material such as SiO 2 is used.
【００５２】図14(a)〜(f)は、平面型の表面伝導型放出
素子の製造工程を表す図である。(a)は一方の素子電極1
203を形成する工程を表す。素子電極の形成は、図10(a)
で説明した方法と同様である。(b)は、段差形成部材を
形成する工程を表す。(a)の基板にSiO2などの絶縁層を
スパッタ法、真空蒸着法、印刷法などで積層する。(c)
は、絶縁層上に他方の素子電極1202を形成する工程を表
す。この工程は、(a)と同様である。(d)は、絶縁層の一
部を除去する工程を表す。エッチング法を用いて、絶縁
層の一部を除去し、素子電極1203を露出させる。(e)
は、導電性薄膜1204を絶縁層の側壁に形成する工程を表
す。図10(b)で説明したのと同様の塗布などで微粒子膜
を成膜する。(f)は、通電フォーミングと活性化工程を
表す。図10(c)で説明したのと同様の通電フォーミング
をおこない、電子放出部を形成する。そして、図10(d)
で説明したのと同様の通電活性化をおこない、電子放出
部近傍に炭素あるいは炭素化合物を堆積させる。 {1−７.実施例1の効果}LUT1に記憶させた各列配線の無
効素子電流を選択電流に合わせて、各列配線に出力する
ことによって、選択していない素子に流れてしまう電流
分の補償をすることができる。また、LUT2に記憶させた
各素子の電子放出効率あるいは、各画素の発光効率を使
うことで、各素子の効率のばらつきを補正することがで
きる。さらに、各列配線には、定電流を出力しているの
で、列配線あるいは行配線の電圧降下が起こらない。 [実施例2]実施例2では、列配線に与えるパルス幅を常に
一定に保つ。このため、パルス幅変調回路の代わりにパ
ルス高変調回路を使う。図17は、入力した画像信号のフ
ローを表すブロック図である。本例の表面伝導型放出素
子、パネルの構造、LUT1の作成方法、LUT2の作成方法、
V/I変換回路などは実施例1と同じである。実施例２が実
施例1と違うのは演算回路107とパルス高変調回路211で
ある。パルス高変調回路211はS/P変換回路110の出力デ
ータに応じたパルス高で一定時間のパルスを出力する。FIGS. 14A to 14F are views showing a manufacturing process of a flat surface-conduction type electron-emitting device. (a) is one element electrode 1
Represents the step of forming 203. The device electrodes are formed as shown in Fig. 10 (a).
The method is the same as that described in. (b) represents a step of forming a step forming member. An insulating layer such as SiO2 is laminated on the substrate (a) by a sputtering method, a vacuum deposition method, a printing method, or the like. (c)
Represents a step of forming the other element electrode 1202 on the insulating layer. This step is similar to (a). (d) represents a step of removing a part of the insulating layer. A part of the insulating layer is removed by using an etching method to expose the device electrode 1203. (e)
Represents a step of forming the conductive thin film 1204 on the sidewall of the insulating layer. The fine particle film is formed by the same coating as described in FIG. 10 (b). (f) represents energization forming and activation steps. The same energization forming as described with reference to FIG. 10C is performed to form the electron emitting portion. And FIG. 10 (d)
The same energization activation as described above is performed to deposit carbon or a carbon compound in the vicinity of the electron emitting portion. {1-7. Effect of Embodiment 1} The reactive element current of each column wiring stored in the LUT1 is adjusted to the selected current and output to each column wiring, so that the amount of current flowing to the unselected element is reduced. Can be compensated. Further, by using the electron emission efficiency of each element stored in the LUT2 or the light emission efficiency of each pixel, it is possible to correct the variation in the efficiency of each element. Furthermore, since a constant current is output to each column wiring, no voltage drop occurs in the column wiring or the row wiring. Second Embodiment In the second embodiment, the pulse width given to the column wiring is always kept constant. Therefore, a pulse height modulation circuit is used instead of the pulse width modulation circuit. FIG. 17 is a block diagram showing the flow of the input image signal. The surface conduction electron-emitting device of this example, the structure of the panel, the method of creating LUT1, the method of creating LUT2,
The V / I conversion circuit and the like are the same as those in the first embodiment. The second embodiment differs from the first embodiment in the arithmetic circuit 107 and the pulse height modulation circuit 211. The pulse height modulation circuit 211 outputs a pulse having a pulse height corresponding to the output data of the S / P conversion circuit 110 and having a fixed time.
【００５３】図4は、演算回路107の各信号のフローを表
す。P/S変換回路106が、画像信号を演算回路107に出力
する。このタイミングで素子(M,N)に表示するとする
と、タイミング発生回路は、LUT1のアドレス(1,N)108と
LUT2のアドレス(M,N)109にアクセスする命令を出し、LU
T1から無効素子電流If:leak(N)を、LUT2から電子放出効
率η(M,N)を取り出す。まず、電子放出効率η(M,N)、電
子放出電流の基準設定値Ie、輝度分解能Ｒ、画像信号の
大きさLとから、選択素子に必要な電流信号If:eff(M,N)
(=(Ie・L)/{η(M,N)・(R−1)})を求める。そして、If:eff
とLUT1から取り出したIf:leak(N)から、素子(M,N)を点
灯するときの、列配線Nに出力する電流If:tot(M,N)(=I
f:leak(N)＋If:eff(M,N))を算出する。この演算は割り
算回路303と加算器304でおこなう。こうして、演算回路
107は、作成した駆動電流If:tot(M,N)に対応するシリア
ル補正画像信号をS/P変換回路110に出力する。S/P変換
回路110は、このシリアル補正画像信号をn本のパラレル
補正画像信号にして、パルス高変調回路211に出力す
る。パルス高変調回路211は、パラレル補正画像信号を
それぞれパルス高信号に変換して、V/I変換回路112に出
力する。V/I変換回路112は、n本の定電圧のパルス高信
号を、駆動電流If:tot(M,N)に変換して表示パネル101に
出力する。FIG. 4 shows the flow of each signal of the arithmetic circuit 107. The P / S conversion circuit 106 outputs the image signal to the arithmetic circuit 107. If it is displayed on the element (M, N) at this timing, the timing generation circuit changes the address (1, N) 108 of LUT1
Issue an instruction to access the address (M, N) 109 of LUT2
The reactive element current If: leak (N) is taken out from T1 and the electron emission efficiency η (M, N) is taken out from LUT2. First, from the electron emission efficiency η (M, N), the reference set value Ie of the electron emission current, the brightness resolution R, and the size L of the image signal, the current signal If: eff (M, N) required for the selection element is calculated.
Find (= (Ie · L) / {η (M, N) · (R−1)}). And If: eff
And If: leak (N) extracted from LUT1, the current If: tot (M, N) (= I
f: leak (N) + If: eff (M, N)) is calculated. This calculation is performed by the division circuit 303 and the adder 304. Thus, the arithmetic circuit
107 outputs the serial correction image signal corresponding to the created drive current If: tot (M, N) to the S / P conversion circuit 110. The S / P conversion circuit 110 converts this serial correction image signal into n parallel correction image signals, and outputs it to the pulse height modulation circuit 211. The pulse height modulation circuit 211 converts each of the parallel corrected image signals into a pulse height signal and outputs it to the V / I conversion circuit 112. The V / I conversion circuit 112 converts the n constant voltage pulse height signals into a drive current If: tot (M, N) and outputs the drive current If: tot (M, N) to the display panel 101.
【００５４】例えば、画像信号が256階調の分解能があ
るとして、最大信号入力時の各素子からの電子放出電流
Ie(つまり、基準設定値Ie)を1(μＡ)と設定する場合を
考える。このとき、画像信号は255が最大値で、０が最
小値である。アドレス(M,N)で、電子放出効率η(M,N)が
0.1(%)、列配線Nの無効素子電流If:leak(N)が0.5(mA)の
とき、255という画素を最大に光らさせる画像信号が来
たとする。このとき、演算回路107は、以下の式によっ
て駆動電流If:tot(M,N)を決定する。 If:tot(M,N) =If:leak(N)+If:eff(M,N)/L×(R−1) =If:leak(N)+Ie/η(M,N)/255×(Ｒ−1) =0.5(mA)+1(μＡ)/0.1(％)/255×255 =1.5(mA) ..................(4) 素子(M,N)を選択したとき、求めた電流量1.5(mA)を定電
流として列配線Nに出力すると、素子(M,N)は、1(μＡ)
だけ電子放出する。図19は実際のパルス高変調回路211
が出力する波形を、V/I変換回路112がどのような波形に
変換するのかを表すタイムチャートである。ここでは表
示パネル101の列配線1に注目し、列配線1に関連する回
路や配線のもつ信号の時間による変化を追う。(a)は同
期信号、(b)は点灯させる選択素子の番号(この番号はア
クセスするLUT1とLUT2も表す)、(c)は選択した画素に送
る画像信号、(d)はLUT1から読み出した列配線1の無効素
子電流値、(e)はLUT2から読み出した選択素子(M,N)の電
子放出効率η(M,N)である。(f)は、列配線1に出力する
電流If:tot(M,1)の波形であり、(g)は選択した素子(M,
1)(M=1,2,3,4,5)の放出電流波形を表す。(4)のような計
算をすることで、(f)のような各素子に対応した電流値
を算出できる。(f)のような電流値の補正を行うこと
で、(g)のような、各画像信号に、各素子のばらつきと
各素子への配線抵抗に依る電圧降下とを補正を加味した
電子放出電流が得られる。For example, assuming that the image signal has a resolution of 256 gradations, the electron emission current from each element at the time of maximum signal input
Consider a case where Ie (that is, the reference set value Ie) is set to 1 (μA). At this time, the image signal has a maximum value of 255 and a minimum value of 0. At the address (M, N), the electron emission efficiency η (M, N) is
It is assumed that an image signal of 255 causes the pixel to emit maximum light when 0.1 (%) and the reactive element current If: leak (N) of the column wiring N is 0.5 (mA). At this time, the arithmetic circuit 107 determines the drive current If: tot (M, N) by the following formula. If: tot (M, N) = If: leak (N) + If: eff (M, N) / L × (R−1) = If: leak (N) + Ie / η (M, N) / 255 × (R-1) = 0.5 (mA) +1 (μA) /0.1 (%) / 255 × 255 = 1.5 (mA) .................. (4 ) When the element (M, N) is selected, the obtained current amount 1.5 (mA) is output as a constant current to the column wiring N, and the element (M, N) becomes 1 (μA)
Only emits electrons. Figure 19 shows the actual pulse height modulation circuit 211
6 is a time chart showing what kind of waveform the V / I conversion circuit 112 converts the waveform output by. Here, attention is paid to the column wiring 1 of the display panel 101, and changes with time of the signals related to the circuits and wirings related to the column wiring 1 are tracked. (a) is a synchronization signal, (b) is the number of the selection element to be turned on (this number also represents the LUT1 and LUT2 to be accessed), (c) is the image signal sent to the selected pixel, (d) is read from LUT1 The reactive element current value of the column wiring 1, (e) is the electron emission efficiency η (M, N) of the selection element (M, N) read from the LUT 2. (f) is the waveform of the current If: tot (M, 1) output to the column wiring 1, (g) is the selected element (M,
1) Shows the emission current waveform of (M = 1,2,3,4,5). By performing the calculation as in (4), the current value corresponding to each element as in (f) can be calculated. By correcting the current value as in (f), electron emission is added to each image signal, such as in (g), by correcting the variation of each element and the voltage drop due to the wiring resistance to each element. Electric current is obtained.
【００５５】図18は、各画素の発光効率η'(M,N)をLUT
2;209に入力し、本例の電子発生効率のばらつき補正と
同じ原理で画素の輝度ばらつきを補正する画像表示のと
きの、演算回路107を表す。P/S変換回路106が、画像信
号を演算回路107に出力する。このタイミングで素子(M,
N)に表示するとすると、タイミング発生回路104は、LUT
1のアドレス(1,N)とLUT2のアドレス(M,N)にアクセスす
る命令を出し、LUT1から無効素子電流If:leak(N)を、LU
T2から発光効率η'(M,N)を取り出す。あとは、図4を用
いて説明したしたのと同様である。 [実施例3]実施例3では、LUT2が出力した電子放出効率η
(M,N)のばらつき補正をパルス幅でおこない、無効素子
電流の補償をパルス高でおこなう。画像信号のフローを
表すブロック図は、基本的に実施例1の図2と変わらない
が、パルス幅変調回路111で無効素子電流If:leak(N)の
補償をするので、LUT1は、補正信号を演算回路107を通
してパルス幅変調回路111に出力する。図20は、実施例
３の演算回路107を表す図である。割り算回路803は、素
子(M,N)の画像信号、LUT2が出力する素子(M,N)の電子放
出効率η(M,N)、m×n個のすべての素子の中の最低の電
子放出効率ηminから、選択素子電流If:eff(M,N)を表す
補正画像信号A(M,N)を出力する。表示パネル101がＲ階
調の輝度分解能をもち、素子(M,N)に画像信号Ｌを与え
たとする。このとき演算回路107は、補正画像信号A(M,
N)を、画像信号Lから A(M,N) =L・(ηmin/η(M,N)) ......(5-1) にする。FIG. 18 shows the luminous efficiency η '(M, N) of each pixel as a LUT.
2; 209, which represents the arithmetic circuit 107 at the time of image display for correcting the luminance variation of the pixel by the same principle as the variation correction of the electron generation efficiency of the present example. The P / S conversion circuit 106 outputs the image signal to the arithmetic circuit 107. At this timing, the element (M,
N), the timing generation circuit 104
Issue an instruction to access the address (1, N) of 1 and the address (M, N) of LUT2, and set the reactive element current If: leak (N) from LUT1 to LU
The emission efficiency η '(M, N) is taken out from T2. The rest is the same as that described using FIG. Example 3 In Example 3, the electron emission efficiency η output from the LUT2
The variation of (M, N) is corrected with the pulse width, and the reactive element current is compensated with the pulse height. The block diagram showing the flow of the image signal is basically the same as that of FIG. 2 of the first embodiment, but since the pulse width modulation circuit 111 compensates the reactive element current If: leak (N), the LUT1 is a correction signal. Is output to the pulse width modulation circuit 111 through the arithmetic circuit 107. FIG. 20 is a diagram illustrating the arithmetic circuit 107 according to the third embodiment. The division circuit 803 has an image signal of the element (M, N), an electron emission efficiency η (M, N) of the element (M, N) output by the LUT2, and the lowest electron among all m × n elements. A corrected image signal A (M, N) representing the selected element current If: eff (M, N) is output from the emission efficiency ηmin. It is assumed that the display panel 101 has a brightness resolution of R gradation and applies the image signal L to the element (M, N). At this time, the arithmetic circuit 107 causes the corrected image signal A (M,
N) from the image signal L to A (M, N) = L · (ηmin / η (M, N)) ...... (5-1).
【００５６】パルス幅変調回路111は、S/P変換回路110
を通して演算回路107が出力した補正画像信号A(M,N)を
パルス幅信号に変換する。演算回路107中の加算器804
は、LUT1が出力したIf:leak(N)と輝度調整信号とからI
f:leak(N)の大きさを調整して、パルス幅変調回路111に
出力する。パルス幅変調回路111は、補正画像信号A(M,
N)と無効素子電流If:leak(N)から列配線Nに出力する駆
動電流If:tot(M,N)を、 If:tot(M,N) =If:leak(N)＋If:eff(M,N)........(5-2) と決定する。そして、パルス幅変調回路111は、If:tot
(M,N)を決定した決定信号をV/I変換回路112に出力す
る。V/I変換回路112は、決定信号から表示パネル101に
実際の駆動電流If:tot(M,N)を出力する。The pulse width modulation circuit 111 is a S / P conversion circuit 110.
The corrected image signal A (M, N) output by the arithmetic circuit 107 is converted into a pulse width signal. Adder 804 in the arithmetic circuit 107
I: leak (N) output from LUT1 and the brightness adjustment signal
The magnitude of f: leak (N) is adjusted and output to the pulse width modulation circuit 111. The pulse width modulation circuit 111 uses the corrected image signal A (M,
N) and reactive element current If: leak (N) to output to the column wiring N drive current If: tot (M, N), If: tot (M, N) = If: leak (N) + If: eff ( M, N) ..... (5-2) is decided. Then, the pulse width modulation circuit 111 uses If: tot
The decision signal for determining (M, N) is output to the V / I conversion circuit 112. The V / I conversion circuit 112 outputs the actual drive current If: tot (M, N) to the display panel 101 from the determination signal.
【００５７】例えば、輝度分解能Ｒが256階調、素子(2,
1)への輝度信号Ｌが255、素子(2,1)の電子放出効率(2,
1)は0.2％、列配線1の無効素子電流If:leak(1)は0.5(m
A)、最低の電子放出効率ηminは0.1％、選択素子が必要
な電流はIf:effは1.0(mA)、だとする。このときの256階
調分の補正画像信号A(2,1)と列配線1に出力する電流If:
tot(1)は、 A(2,1)=L・(ηmin/η(2,1)) =255・0.1/0.2 =123 .....(5-3) If:tot(1)=If:leak(1)＋If:eff =0.5(mA)＋1.0(mA) =1.5(mA) ......(5-4) となる。For example, the brightness resolution R is 256 gradations, and the element (2,
The luminance signal L to 1) is 255, and the electron emission efficiency (2, 1) of the device (2, 1) is
1) is 0.2%, column device 1 reactive element current If: leak (1) is 0.5 (m
A), the minimum electron emission efficiency ηmin is 0.1%, and the current required by the selection element is If: eff is 1.0 (mA). At this time, the corrected image signal A (2,1) for 256 gradations and the current output to the column wiring 1 If:
tot (1) is A (2,1) = L ・ (ηmin / η (2,1)) = 255 ・ 0.1 / 0.2 = 123 ..... (5-3) If: tot (1) = If: leak (1) ＋ If: eff = 0.5 (mA) ＋1.0 (mA) = 1.5 (mA) ...... (5-4).
【００５８】図21は実際のパルス幅変調回路111が出力
する波形をV/I変換回路112が、どのような電流波形に変
換するのかを表すタイムチャートである。ここでは表示
パネル101の列配線1に注目し、列配線1に関連する回路
や配線のもつデータの時間による変化を追う。(a)は同
期信号、(b)は点灯させる選択素子の番号(番号はアクセ
スするLUT1とLUT2も表す)、(c)は選択素子に出力する画
像信号、(d)はLUT1から読み出した列配線1の無効素子電
流値、(e)はLUT2から読み出した選択素子(M,N)の電子放
出効率η(M,N)である。(f)は、列配線1に出力する電流I
f:tot(M,1)の波形であり、(g)は選択した素子(M,1)(M=
1,2,3,4,5)の放出電流波形を表す。FIG. 21 is a time chart showing what kind of current waveform the V / I conversion circuit 112 converts the actual waveform output from the pulse width modulation circuit 111. Here, attention is paid to the column wiring 1 of the display panel 101, and changes in data of circuits and wirings related to the column wiring 1 with time are tracked. (a) is a synchronization signal, (b) is the number of the selection element to be turned on (the number also represents the LUT1 and LUT2 to access), (c) is the image signal output to the selection element, (d) is the column read from LUT1 The reactive element current value of the wiring 1, (e) is the electron emission efficiency η (M, N) of the selection element (M, N) read from the LUT2. (f) is the current I output to the column wiring 1.
f: tot (M, 1) waveform, where (g) is the selected element (M, 1) (M =
Represents the emission current waveform of 1,2,3,4,5).
【００５９】実施例３では、(f)のような走査行に関わ
らず一定の電流値を各列配線に与える。つまり、列別の
駆動電流を一定に保てるので、LUT1が出力した信号をパ
ラレルのままで補正値にできる。各素子の電子放出効率
η(M,N)のばらつき補正は、(f)の定電流のパルスを与え
る時間で表している。このため、(g)のように、電子放
出電流(時間当たりの放出電子量)はばらついているが、
素子の1走査あたりの総放出電子量は、画像信号が同じ
ならば、一定に保たれている。In the third embodiment, a constant current value is applied to each column wiring regardless of the scanning row as shown in (f). That is, since the drive current for each column can be kept constant, the signal output from the LUT1 can be used as a correction value in parallel. The variation correction of the electron emission efficiency η (M, N) of each element is represented by the time of giving a constant current pulse of (f). Therefore, as shown in (g), the electron emission current (emission electron amount per time) varies,
The total amount of emitted electrons per scan of the device is kept constant if the image signals are the same.
【００６０】実施例３では、列ごとに一定である無効素
子電流の補償値をパルス高で表し、画像信号と電子放出
効率のばらつき補正をパルス幅で表す。よって、LUT1を
使わずに列ごとに無効素子電流に併せて図5(b)のRを変
えたり、定電流ダイオードのピンチオフ電流を変えると
いった簡単な補正ができる。このため、駆動回路の簡略
化ができる。 [実施例4]実施例4は、無効素子電流の補償にLUTを使わ
ない例である。本例は、画像信号をパルス幅で表し、列
配線に駆動電流としてIf:totを出力する。If:totは、予
め設定した無効素子電流If:leakと選択素子に必要な素
子電流If:effから If:tot =If:eff+If:leak と定める。本例でも、V/I変換回路が、表示パネルに駆
動電流If:totを出力するが、V/I変換回路に図5(b)の回
路を使えば、式(3-1)のRに適当な値を選ぶことによって
簡単に無効素子電流の補償ができる。例えば、式(3-1)
のVinに直接、画像信号を入力するとき、Iout=If:totと
なるようにRを設定しておくだけで、無効素子電流の補
償ができる。また、V/I変換回路に定電流ダイオードを
用いることもできる。定電流ダイオードでは、If:totを
ピンチオフ電流に設定すれば、無効素子電流の補償がで
きる。図22(a)は、定電流ダイオードを示す記号であ
る。定電流ダイオードは、図22(b)に示すようなV-I特性
をもっている。図22(b)で、ILは定電流ダイオードのピ
ンチオフ電流であり、耐圧以下のバイアス電圧(E)を印
加しても、定電流ILを出力する。よって、定電流ダイオ
ードのカソード側の抵抗ＲLがどのような抵抗値になっ
ても、図22(c)のように、抵抗ＲLを流れる電流ILは一定
である。In the third embodiment, the compensation value of the reactive element current, which is constant for each column, is represented by the pulse height, and the variation correction of the image signal and the electron emission efficiency is represented by the pulse width. Therefore, it is possible to perform a simple correction such as changing R in FIG. 5B according to the reactive element current for each column or changing the pinch-off current of the constant current diode without using the LUT1. Therefore, the drive circuit can be simplified. [Embodiment 4] Embodiment 4 is an example in which a LUT is not used for compensation of a reactive element current. In this example, the image signal is represented by a pulse width, and If: tot is output as a drive current to the column wiring. If: tot is defined as If: tot = If: eff + If: leak based on a preset reactive element current If: leak and a required element current If: eff for the selection element. In this example as well, the V / I conversion circuit outputs the drive current If: tot to the display panel, but if the circuit of FIG. 5 (b) is used for the V / I conversion circuit, then R in equation (3-1) The reactive element current can be easily compensated by selecting an appropriate value. For example, equation (3-1)
When an image signal is directly input to Vin, the reactive element current can be compensated simply by setting R so that Iout = If: tot. Also, a constant current diode can be used in the V / I conversion circuit. In the constant current diode, if: tot is set to the pinch-off current, the reactive element current can be compensated. FIG. 22 (a) is a symbol showing a constant current diode. The constant current diode has VI characteristics as shown in FIG. 22 (b). In FIG. 22 (b), IL is the pinch-off current of the constant current diode, and the constant current IL is output even when the bias voltage (E) below the breakdown voltage is applied. Therefore, regardless of the resistance value of the cathode-side resistance RL of the constant current diode, the current IL flowing through the resistance RL is constant as shown in FIG. 22 (c).
【００６１】そこで、列配線Nに必要な電流If:totとIL
が一致するように定電流ダイオードを選べば、V/I変換
回路を1素子で構成できる。定電流ダイオードに、高耐
圧が必要な場合は、図22(d)のようにツェナーダイオー
ドを使って定電流ダイオードを直列に接続してもよい。
また、大電流を列配線に流さなければならないときは、
図22(e)のように定電流ダイオードを並列接続すればよ
い。少し回路が複雑になるが、図23(a)(Iout=(R1+R2)Ip
/R1)や(b)(Iout=VZ/R)のような回路をV/I変換回路に用
いれば、さらに定電流特性が良くなる。本例は、LUTと
いうメモリを使わずに駆動回路を組めるので、回路の簡
略化ができる。 [実施例5] {5-1.実施例5の概要}実施例5では、n本の列配線の電位
を常に測定する電圧モニタ回路を接続する。そして、画
像表示の前に、電圧モニタ回路を使ってn本すべての列
配線について、無効素子電流分の等価抵抗を求めてこれ
をメモリに記憶させておく。画像表示のときは１水平走
査期間内に、まず、無効素子電流の初期値と選択素子電
流を加算した電流を、それぞれn本の列配線に出力す
る。つぎに、n本の列配線の電位を測定して、選択素子
電流が理想値とどれだけ離れているかを求めて、列配線
に出力する駆動電流を変化させる。この操作を繰り返す
ことによって、選択素子電流を理想値に近づける。な
お、実施例5では、画像信号をパルス幅で表す。Therefore, the currents If: tot and IL required for the column wiring N
If a constant current diode is selected so that the two match, the V / I conversion circuit can be configured with one element. When a high breakdown voltage is required for the constant current diode, a zener diode may be used to connect the constant current diodes in series as shown in FIG. 22 (d).
Also, when a large current must be applied to the column wiring,
A constant current diode may be connected in parallel as shown in FIG. The circuit becomes a little complicated, but Fig. 23 (a) (Iout = (R1 + R2) Ip
If a circuit such as / R1) or (b) (Iout = VZ / R) is used for the V / I conversion circuit, the constant current characteristic is further improved. In this example, a drive circuit can be assembled without using a memory called an LUT, so the circuit can be simplified. [Embodiment 5] {5-1. Outline of Embodiment 5} In Embodiment 5, a voltage monitor circuit that constantly measures the potentials of n column wirings is connected. Then, before displaying an image, the equivalent resistance for the reactive element current is calculated for all n column wirings by using the voltage monitor circuit and stored in the memory. When displaying an image, within one horizontal scanning period, first, a current obtained by adding the initial value of the reactive element current and the selection element current is output to each of n column wirings. Next, the potentials of the n column wirings are measured to find out how far the selection element current is from the ideal value, and the drive current output to the column wiring is changed. By repeating this operation, the selection element current approaches the ideal value. In the fifth embodiment, the image signal is represented by the pulse width.
【００６２】図24は、実施例5の画像信号のフローを表
すブロック図である。図24で、415は電圧モニタ回路
で、489は補正回路、408はLUTである。さきに図34で説
明した部品についての説明は省く。LUT408は、無効素子
電流分の等価抵抗を記憶している。電圧モニタ回路415
は、列配線の端子Dy1,Dy2,...,Dynの電位を常にモニタ
して、このモニタ量を補正回路に出力する。補正回路48
9は、電圧モニタ回路415が出力した電位から、１走査時
間に比べて非常に短い時間で、補正した定電圧パルスを
V/I変換回路112に出力する。V/I変換回路112は、補正し
た定電圧パルスを次々に定電流パルスに変換し列配線の
端子Dy1,Dy2,...,Dynに出力する。これらの動作によっ
て、１水平走査時間中の選択素子に流れる電流が所望の
画像信号を表す値に収束する。FIG. 24 is a block diagram showing the flow of image signals according to the fifth embodiment. In FIG. 24, 415 is a voltage monitor circuit, 489 is a correction circuit, and 408 is a LUT. The description of the parts described with reference to FIG. 34 will be omitted. The LUT 408 stores the equivalent resistance of the reactive element current. Voltage monitor circuit 415
Constantly monitors the potentials of the column wiring terminals Dy1, Dy2, ..., Dyn and outputs the monitored amount to the correction circuit. Correction circuit 48
Reference numeral 9 indicates the corrected constant voltage pulse from the potential output from the voltage monitor circuit 415 in a time extremely shorter than one scanning time.
Output to the V / I conversion circuit 112. The V / I conversion circuit 112 successively converts the corrected constant voltage pulse into a constant current pulse and outputs the constant current pulse to the terminals Dy1, Dy2, ..., Dyn of the column wiring. By these operations, the current flowing through the selection element during one horizontal scanning time converges to a value representing a desired image signal.
【００６３】以上、5-1で実施例４の概要を説明した
が、5-2で、各列配線の無効素子電流分の配線抵抗を記
憶させるLUTの作成方法を説明する。そして、5-3で、実
際の画像表示を詳しく説明し、5-4で、実施例5の原理を
説明し、5-5で、実施例5を実施することによって得られ
る効果を説明する。なお、表示パネルの構造と製造方
法、電子発生部の製造方法、表面伝導型放出素子の作製
方法は、実施例１と同様である。 {5-2.LUTの作成}実施例5は、予め、n本の列配線の電位
を測定する電圧モニタ回路415を使ってn本すべての列配
線について、無効素子電流分の等価抵抗を求めてこれを
LUTに記憶させる。この無効素子分の等価抵抗をリーク
抵抗If:leak(N)と呼ぶ。LUTには、このリーク抵抗R:lea
k(N)を記憶させる。The outline of the fourth embodiment has been described above in 5-1. In 5-2, a method of creating a LUT for storing the wiring resistance of the reactive element current of each column wiring will be described. Then, in 5-3, the actual image display will be described in detail, in 5-4, the principle of the fifth embodiment will be described, and in 5-5, the effect obtained by carrying out the fifth embodiment will be described. The structure and manufacturing method of the display panel, the manufacturing method of the electron generating portion, and the manufacturing method of the surface conduction electron-emitting device are the same as those in the first embodiment. {5-2. Creation of LUT} In the fifth embodiment, the equivalent resistance for the reactive element current is obtained in advance for all n column wires by using the voltage monitor circuit 415 that measures the potential of the n column wires. Take this
Store in LUT. The equivalent resistance of this invalid element is called leak resistance If: leak (N). LUT has this leak resistance R: lea
Remember k (N).
【００６４】LUTの作成について図25を使って説明す
る。図25は、ｎ本の列配線の端子Dy1,Dy2,...,Dynの電
位の測定手順を表す。まず、ｍ本の行配線の端子Dx1,Dx
2,...,Dxmを0(V)(GND)に接続して、ｍ本の行配線の電位
を0(V)にする。この状態で、行配線を0(V)に保ったま
ま、n本の列配線に無効素子電流If:leak(N)分の定電流
を、順次、出力する。そして、n本のすべての列配線の
電位V(DyN)を、電圧モニタ回路415で測定する。その
後、補正回路489で、V(DyN)/If:leak(N)を計算して、こ
れをリーク抵抗R:leak(N)とする。最後に、補正回路489
で求めたリーク抵抗R:leak(N)を補正データ作成回路114
に出力して、LUTの各アドレスに記憶させる。LUTには、
1×nのアドレスを用意して、n個のリーク抵抗R:leak(N)
を対応するアドレスに記憶させる。The creation of the LUT will be described with reference to FIG. FIG. 25 shows a procedure for measuring the potentials of the terminals Dy1, Dy2, ..., Dyn of the n column wirings. First, m row wiring terminals Dx1, Dx
Connect 2, ..., Dxm to 0 (V) (GND) and set the potential of m row wirings to 0 (V). In this state, while keeping the row wiring at 0 (V), a constant current corresponding to the reactive element current If: leak (N) is sequentially output to the n column wirings. Then, the potential V (DyN) of all the n column wirings is measured by the voltage monitor circuit 415. After that, the correction circuit 489 calculates V (DyN) / If: leak (N) and sets it as the leak resistance R: leak (N). Finally, the correction circuit 489
The leak resistance R: leak (N) obtained in
To be stored in each address of the LUT. LUT has
Prepare 1xn address and n leak resistance R: leak (N)
Are stored at the corresponding addresses.
【００６５】例えば、V/I変換回路112が無効素子電流I
f:leak(N)として0.5(mA)を出力したとき、電圧モニタ回
路415で測定した列配線の電位V(DyN)が、５(V)だったと
する。このとき、リーク抵抗R:leak(N)は、 V(DyN)/If:leak(N) =5(V)/0.5(mA)=10kΩ ...(6-1) である。そして、この10kΩのリーク抵抗R:leak(N)をLU
Tのアドレス(1,N)に記憶させる。このような動作を列配
線N以外の列配線についてもおこなう。もちろん、線順
次駆動の駆動回路を設計しているので、各列配線ごとに
電圧モニタ回路415がある。よって、同時にｎ本の列配
線Nのリーク抵抗R:leak(N)を測定することができる。 {5-3.駆動回路の詳細}図26(a)は実施例5のV/I変換回路1
12を表す。V/I変換回路112は、図26(a)のように列配線
の本数n本と同じ数のV/I変換器をもつ。図26(b)は、各
列配線に接続したV/I変換器の具体例であり、カレント
ミラー方式のV/I変換器である。図26(b)で、2601はオペ
アンプ、2602は抵抗値Ｒの抵抗器、2603はnpnトランジ
スタ、2604、2605はpnpトランジスタ、2613は、定電流
を出力する端子を表す。このV/I変換器は、配線2613の
先にどのようなインピーダンスの回路を接続しても、極
度にインピーダンスが大きくない限り、入力電圧Ｖinに
応じて、Ｉout=Ｖin/Ｒの定電流を配線2613に出力す
る。もちろん、V/I変換器に、定電流電源を構成するの
に良く知られている回路を接続してもよい。For example, if the V / I conversion circuit 112 detects the reactive element current I
It is assumed that the column wiring potential V (DyN) measured by the voltage monitor circuit 415 is 5 (V) when 0.5 (mA) is output as f: leak (N). At this time, the leak resistance R: leak (N) is V (DyN) / If: leak (N) = 5 (V) /0.5 (mA) = 10kΩ ... (6-1). Then, the leak resistance R: leak (N) of 10kΩ is LU
Store at address (1, N) of T. Such an operation is performed for column wirings other than the column wiring N. Of course, since a line-sequential drive circuit is designed, there is a voltage monitor circuit 415 for each column wiring. Therefore, the leak resistance R: leak (N) of the n column wirings N can be measured at the same time. {5-3. Details of drive circuit} FIG. 26 (a) shows the V / I conversion circuit 1 of the fifth embodiment.
Represents 12. The V / I conversion circuit 112 has the same number of V / I converters as the number n of column wirings as shown in FIG. FIG. 26 (b) is a specific example of a V / I converter connected to each column wiring, which is a current mirror type V / I converter. In FIG. 26B, 2601 is an operational amplifier, 2602 is a resistor having a resistance value R, 2603 is an npn transistor, 2604 and 2605 are pnp transistors, and 2613 is a terminal for outputting a constant current. In this V / I converter, no matter what impedance circuit is connected to the end of the wiring 2613, a constant current of Iout = Vin / R is wired according to the input voltage Vin unless the impedance is extremely large. Output to 2613. Of course, the V / I converter may be connected to a circuit well known for forming a constant current power supply.
【００６６】図24の補正回路489は、V/I変換回路112
が、選択素子に出力する定電流If:effに、無効素子電流
If:leak(N)を加えた定電流If:tot(N)(=If:leak(N)+If:e
ff)を、各列配線に出力するように、定電圧パルスを出
力する、この定電圧パルスは、パルス幅で画像信号の階
調を表し、無効素子電流の補正分をパルス高で表す。例
えば、全素子からの電子放出電流Ieを0.6(μA)に設定
し、各画素の画像信号をパルス幅で表すとする。このと
き、図33Ｂから必要な素子電流If:effは、0.8(mA)であ
る。よって、n本のすべての列配線には、If:tot(N)とし
て、If:leak(N)+0.8(mA)の電流を出力すればよい。この
とき、任意の列配線Nのリーク抵抗Ｒ:leak(N)が10kΩで
あれば、列配線Nに出力する電流If:tot(N)は、 If:tot(N) =If:leak(N)+If:eff(M,N) =V(DyN)/R:leak(N) ＋If:eff =５(V)/10(kΩ) ＋0.8(mA) =1.3(mA) ......(6-2) (ただし、V(DyN)は、電圧モニタ回路が測定する端子DyN
の電圧)となる。よって、列配線NにV/I変換回路出力か
ら1.3(mA)の電流を出力すると、選択素子には0.8(mA)の
電流が流れ、0.6(μA)の放出電流が得られる。The correction circuit 489 shown in FIG. 24 is the V / I conversion circuit 112.
However, if the constant current If: eff that is output to the selected element is
Constant current if: toak (N) (= If: leak (N) + If: e)
ff) is output to each column wiring, a constant voltage pulse is output. The constant voltage pulse represents the gradation of the image signal by the pulse width, and the correction amount of the reactive element current is expressed by the pulse height. For example, the electron emission current Ie from all elements is set to 0.6 (μA), and the image signal of each pixel is represented by a pulse width. At this time, the required device current If: eff from FIG. 33B is 0.8 (mA). Therefore, if: tot (N), a current of If: leak (N) +0.8 (mA) may be output to all n column wirings. At this time, if the leak resistance R: leak (N) of any column wiring N is 10 kΩ, the current If: tot (N) output to the column wiring N is If: tot (N) = If: leak (N ) + If: eff (M, N) = V (DyN) / R: leak (N) + If: eff = 5 (V) / 10 (kΩ) +0.8 (mA) = 1.3 (mA) .... .. (6-2) (However, V (DyN) is the terminal DyN measured by the voltage monitor circuit.
Voltage). Therefore, when a current of 1.3 (mA) is output from the output of the V / I conversion circuit to the column wiring N, a current of 0.8 (mA) flows in the selection element and an emission current of 0.6 (μA) is obtained.
【００６７】V/I変換回路の抵抗値Ｒが１kΩであれば、
補正回路489は、1.3(V)の補正信号をV/I変換回路112の
入力電圧Ｖinとして出力し、V/I変換回路112は1.3(mA)
の定電流のパルスを出力する。しかし、このとき、選択
素子と同行の素子の点灯のさせかたによっては、電圧モ
ニタ回路415の測定電位V(DyN)が異なる。これを説明す
るのが図27である。図27は、列配線1上にある素子(M,1)
(M=1,2,3,4,5)を順次点灯させたときの、列配線１に関
連する部分のタイムチャートである。図27において、
(a)は同期信号、(b)は点灯させる選択素子の番号(アク
セスするLUT番号も表す)、(c)は列配線１上の画素(M,1)
の画像信号、(d)はLUTからの各列配線１の無効素子電流
If:leak(N)分のリーク抵抗R:leak(N)、(e)は列配線２上
の画素(M,2)の画像信号、(f)は電流モニタ回路415が測
定した列配線１の電位V(Dy1)、(g)は列配線１に出力す
る電流量If:tot(M,1)、(h)は選択素子が放出する電子放
出電流Ie(M,1)を表す。実施例5では、(h)のように時間
当たりの電子放出電流Ie(M,1)は一定であり、画像信号
をパルス幅で表している。If the resistance value R of the V / I conversion circuit is 1 kΩ,
The correction circuit 489 outputs a 1.3 (V) correction signal as the input voltage Vin of the V / I conversion circuit 112, and the V / I conversion circuit 112 outputs 1.3 (mA).
The constant current pulse of is output. However, at this time, the measured potential V (DyN) of the voltage monitor circuit 415 differs depending on how the elements in the same row as the selection element are turned on. FIG. 27 illustrates this. Figure 27 shows the elements (M, 1) on the column wiring 1.
It is a time chart of a portion related to the column wiring 1 when (M = 1,2,3,4,5) is sequentially turned on. In FIG. 27,
(a) is a synchronization signal, (b) is the number of the selection element to be turned on (also represents the LUT number to be accessed), (c) is the pixel (M, 1) on the column wiring 1.
Image signal, (d) is the reactive element current of each column wiring 1 from the LUT
If: leak (N) leakage resistance R: leak (N), (e) is the image signal of the pixel (M, 2) on the column wiring 2, and (f) is the column wiring 1 measured by the current monitor circuit 415. Potentials V (Dy1), (g) of the current amount If: tot (M, 1) output to the column wiring 1, and (h) the electron emission current Ie (M, 1) emitted by the selection element. In Example 5, the electron emission current Ie (M, 1) per time is constant as in (h), and the image signal is represented by a pulse width.
【００６８】ここで、第1行を選択するタイミングAで、
(c)のように画素(1,1)のみに最大画像信号255が入り、
画素(1,1)以外の同行のすべての画素(1,p)には、画像信
号1が入ったとする。つまり、1H目のタイミングAでは、
第１行は画素(1,1)のみが最大輝度で点灯することにな
る。このとき、この画素(1,1)と同行の他画素の代表と
して、(e)の第2列の画素(1,2)にも注目しておく。これ
に対し、第2行を選択するタイミングBで、画素(2,1)に
最大画像信号255が入り、これ以外の画素にも最大画像
信号255が入る場合を考える。つまり、2H目のタイミン
グBでは、第２行のすべての画素が最大画像信号で光る
ことになる。このとき、(e)の第2列の画素(2,2)にも最
大画像信号255が入っている。Here, at the timing A for selecting the first row,
As shown in (c), the maximum image signal 255 enters only the pixel (1,1),
It is assumed that the image signal 1 is input to all the pixels (1, p) in the same row except the pixel (1,1). In other words, at timing A on the 1H,
In the first row, only the pixel (1,1) is turned on with the maximum brightness. At this time, as a representative of other pixels in the same row as this pixel (1,1), the pixel (1,2) in the second column of (e) is also noted. On the other hand, consider a case where the maximum image signal 255 enters the pixel (2,1) and the maximum image signal 255 enters the other pixels at the timing B when the second row is selected. That is, at the timing B of the 2H, all the pixels in the second row emit the maximum image signal. At this time, the maximum image signal 255 is also contained in the pixel (2, 2) in the second column in (e).
【００６９】このような場合、タイミングAでは、素子
(1,1)以外には、ほとんど選択素子電流が流れないの
で、行配線１上に流れる電流は、ほとんど素子(1,1)の
素子電流と、素子(1,1)以外の無効素子電流である。こ
のとき、行配線１の電位の変動はほとんどなく、電圧モ
ニタ回路415の測定電位V(Dy1)は、予定どおりの5(V)と
なる。このため、列配線１に出力した1.3(mA)の定電流
のうち、素子(1,1)に予定どおりの0.8(mA)の電流が流れ
る。In such a case, at timing A, the element
Since almost no selection element current flows except (1,1), the current flowing on the row wiring 1 is almost the element current of the element (1,1) and the reactive element current other than the element (1,1). Is. At this time, the potential of the row wiring 1 hardly changes, and the measured potential V (Dy1) of the voltage monitor circuit 415 becomes 5 (V) as planned. Therefore, of the constant current of 1.3 (mA) output to the column wiring 1, a current of 0.8 (mA) as expected flows through the element (1, 1).
【００７０】しかし、タイミングBでは、例えば素子電
流(2,2)のように素子(2,1)以外の素子にも大量の選択素
子電流が流れ、行配線抵抗の影響で行配線２の電位が、
タイミングAの行配線１に比べて上昇する。このため、
画素(1,1)と画素(2,1)は同じ画像信号が来ているのにも
関わらず、電圧モニタ回路415の測定電位V(Dy1)が違っ
てくる。とういことは、素子(1,1)と素子(2,1)とは、選
択時に同じ画像信号を持ちながらながら、素子電流If:e
ff(2,1)は素子電流If:eff(1,1)より、小さくなる。する
と、素子(1,1)は0.6(μA)の電子放出をするのに比べ
て、素子(2,1)は0.6(μA)未満の電子放出しかしない。However, at the timing B, a large amount of selected element current flows in elements other than the element (2,1) such as the element current (2,2), and the potential of the row wiring 2 is affected by the row wiring resistance. But,
It rises compared to the row wiring 1 at timing A. For this reason,
Although the pixel (1,1) and the pixel (2,1) receive the same image signal, the measured potential V (Dy1) of the voltage monitor circuit 415 differs. The reason is that the element (1,1) and the element (2,1) have the same image signal when they are selected, but the element current If: e
ff (2,1) becomes smaller than the device current If: eff (1,1). Then, the device (1,1) emits electrons of 0.6 (μA), whereas the device (2,1) emits electrons of less than 0.6 (μA).
【００７１】このままでは、同じ画像信号でも、それぞ
れの画素の明るさが違ってくるので、電圧モニタ回路41
5の測定電位V(Dy1)から、素子電流If:eff(2,1)が設定ど
おりの0.8(mA)流れるように、If:tot(N)を求め、列配線
１に出力する。後で原理の欄で説明するが、測定電位V
(Dy1)とIf:tot(N)は複雑な相関関係を持っているので、
If:tot(1)を出力すると測定電位V(Dy1)は変わってしま
う。そこで、新しく求めた測定電位V(Dy1)から、新しい
If:tot(1)を求め、列配線１に出力する。またさらに新
しい測定電位V(Dy1)から、さらに新しいIf:tot(1)を求
め、列配線１に出力する。このような、高速なフィード
バックをするうちに、一定のIf:tot(1)が流れるように
なり、素子(2,1)には、最適な0.8(mA)の素子電流が流れ
るようになる。 {5-4.原理}以下に、本実施例の補正の原理を説明する。
この原理は、本実施例で用いる表面伝導型放出素子の特
性に対して簡単なモデルを立てた原理であるが、このモ
デルから表面伝導型放出素子の特性が離れているとして
も、本実施例が同様の効果がある場合もある。In this state, the brightness of each pixel is different even for the same image signal, so the voltage monitor circuit 41
If: tot (N) is obtained from the measured potential V (Dy1) of 5 so that the device current If: eff (2,1) flows as set at 0.8 (mA), and is output to the column wiring 1. As will be explained later in the principle section, the measured potential V
Since (Dy1) and If: tot (N) have a complicated correlation,
If If: tot (1) is output, the measured potential V (Dy1) will change. Therefore, from the newly obtained measured potential V (Dy1),
If: tot (1) is calculated and output to the column wiring 1. Further, a newer If: tot (1) is obtained from the newer measured potential V (Dy1) and is output to the column wiring 1. While performing such high-speed feedback, a constant If: tot (1) starts to flow, and an optimum element current of 0.8 (mA) flows in the element (2,1). {5-4. Principle} The correction principle of this embodiment will be described below.
This principle is a principle that a simple model is established for the characteristics of the surface conduction electron-emitting device used in the present embodiment, but even if the characteristics of the surface conduction electron-emitting device are apart from this model, the present embodiment May have a similar effect.
【００７２】列配線Nの選択素子(M,N)に流れる素子電流
If:eff(M,N)と、選択素子(M,N)以外に流れる無効素子電
流If:leak(N)を使って、V/I変換回路112が列配線Nへ出
力する定電流If:tot(N)は、 If:tot(N)=If:leak(M,N)+If:eff(M,N) ......(7-1) と表される。Element current flowing in the selected element (M, N) of the column wiring N
If: eff (M, N) and the reactive element current If: leak (N) that flows in other than the selection element (M, N), the constant current If output to the column wiring N by the V / I conversion circuit 112: tot (N) is expressed as If: tot (N) = If: leak (M, N) + If: eff (M, N) ... (7-1).
【００７３】よって、式(7-1)中の無効素子電流If:leak
(N)は、半選択状態の素子に流れる素子電流If(k,N)(k≠
M)と、配線からの電流の漏れIout:leak(N)を使って、 となる。図33Ｂにもあるように、素子を表面伝導型放出
素子で構成する場合、素子への印加電圧Vfが、印加電圧
しきい値であるVth(8V)以下ならば、素子に流れる素子
電流Ifは非常に小さい。またこのとき、素子電流If{Vf
(K,N)}の印加電圧Vfに対する傾きｄIf/ｄVf(K,N)は、ほ
とんど一定で素子電流Ifは印加電圧Vfにほぼ比例してい
るいっても良い。また、電流の漏れIout:leak(N)は、半
選択状態の素子に流れる素子電流の和ΣIf(k,N)(k≠M)
に比べて、無視できるほど小さい。よって、リーク抵抗
R:leak(N)を、 R:leak(N) =V(DyN)/If:leak(N)............(7-3) のように定義できる。LUTを作成するとき、このリーク
抵抗R:leak(N)を1×Nのアドレスに記憶させておく。Therefore, the reactive element current If: leak in equation (7-1)
(N) is the device current If (k, N) (k ≠
M) and current leakage from the wiring Iout: leak (N), Becomes As shown in FIG. 33B, when the device is composed of a surface conduction electron-emitting device, if the applied voltage Vf to the device is equal to or lower than the applied voltage threshold Vth (8V), the device current If flowing in the device is Very small. At this time, the device current If {Vf
It may be said that the slope dIf / dVf (K, N) of (K, N)} with respect to the applied voltage Vf is almost constant and the device current If is almost proportional to the applied voltage Vf. Also, the current leakage Iout: leak (N) is the sum ΣIf (k, N) (k ≠ M) of the element currents flowing in the elements in the half-selected state.
It is so small that it can be ignored. Therefore, the leak resistance
R: leak (N) can be defined as R: leak (N) = V (DyN) / If: leak (N) ............ (7-3). When creating the LUT, this leak resistance R: leak (N) is stored at an address of 1 × N.
【００７４】画像表示のときに、列配線Nに出力する定
電流If:tot(N)は、(7-2)と(7-3)を使って、 If:tot(N) =V(DyN)/R:leak(N)+If:eff(M,N) =V(DyN)/R:leak(N)+If:eff .......(7-4) (但し、実施例5では、If:eff(M,N)はM,Nに依存しないと
する)となる。このように列配線Nに出力する定電流If:t
ot(N)を、選択素子に必要な素子電流If:effとLUTに記憶
させたリーク抵抗R:leak(N)と電圧モニタ回路415が測定
する端子DyNの電圧V(DyN)とを使って決めることができ
る。しかし、{3.駆動回路の詳細}の欄で説明したよう
に、同行の選択素子に流れる大量の素子電流の影響で、
選択した行配線Mの電位が走査回路102で与えた電位から
変化してしまう。このため、行配線Mの電位が変化して
いるのにも関わらず、If:tot(N)として一定の電流を流
していたのでは、選択素子に流れる素子電流If:effが変
化してしまうことになる。When displaying an image, the constant current If: tot (N) output to the column wiring N is: If: tot (N) = V (DyN) using (7-2) and (7-3). ) / R: leak (N) + If: eff (M, N) = V (DyN) / R: leak (N) + If: eff ....... (7-4) (However, in the example In 5, If: eff (M, N) does not depend on M, N). The constant current If: t output to the column wiring N in this way
ot (N) is calculated by using the device current If: eff required for the selected device, the leak resistance R: leak (N) stored in the LUT, and the voltage V (DyN) at the terminal DyN measured by the voltage monitor circuit 415. I can decide. However, as explained in the section of {3.Details of drive circuit}, due to the influence of a large amount of element current flowing in the selection elements in the same row,
The potential of the selected row wiring M changes from the potential given by the scanning circuit 102. Therefore, even if the potential of the row wiring M is changing, if a constant current is passed as If: tot (N), the element current If: eff flowing through the selected element changes. It will be.
【００７５】この行配線Mによる電位の変化により、選
択素子に流れる素子電流If:effが変化させられる理由を
図28(a)を使って説明する。図28(a)は列配線NにIf:tot
(N)の電流を流したとき、無効素子電流If:leak(N)と素
子電流If:effとがどのように分布するかを模式的に表し
た図である。2812は定電流電源、2813はリーク抵抗R:le
ak、2815は選択素子の選択素子抵抗Rsce、2816はVxを測
定する電圧モニタ回路である。また、2814は行配線Mを
選択するために半選択電圧を印加したときの行配線Mの
素子(M,N)との接続点のGNDに対する電位を可変電圧電源
Vbとして表したものである。ここで表面伝導型放出素子
は図33Ｂにもあるように、非線形なV-I特性を持つのだ
が、Vfの変化が微少なときには、V-I特性が線形である
と仮定して、2815を抵抗Rsceとして、 Rsce≡If/Vf ........(7-5) のように定義する。また電圧モニタ回路2816は、配線28
17の電位V(DyN)を測定する。図28(a)の回路において、
定電流電源2812がIf:totの電流を流したとき、If:leak
をリーク抵抗R:leak2813を流れる電流、If:effを選択素
子の抵抗Rsce2815を流れる電流とする。このときオーム
の法則により、 Vx=Rsce・If:eff+Vb=If:leak・R:leak.......(7-6) が得られる。The reason why the element current If: eff flowing in the selected element is changed by the change in the potential by the row wiring M will be described with reference to FIG. 28 (a). Figure 28 (a) shows If: tot
FIG. 7 is a diagram schematically showing how the reactive element current If: leak (N) and the element current If: eff are distributed when a current of (N) is applied. 2812 is a constant current power supply, 2813 is a leak resistance R: le
Reference symbols ak and 2815 are selection element resistances Rsce of the selection element, and 2816 is a voltage monitor circuit for measuring Vx. Further, 2814 is a variable voltage power supply for the potential at the connection point between the row wiring M and the element (M, N) when the half-select voltage is applied to select the row wiring M.
It is expressed as Vb. Here, the surface conduction electron-emitting device has a non-linear VI characteristic as shown in FIG. 33B, but when the change of Vf is small, it is assumed that the VI characteristic is linear and 2815 is set as the resistance Rsce. Rsce ≡ If / Vf ........ (7-5) The voltage monitor circuit 2816 is connected to the wiring 28
The potential V (DyN) of 17 is measured. In the circuit of FIG. 28 (a),
If the constant current power supply 2812 passes If: tot current, If: leak
Is the current flowing through the leak resistance R: leak2813, and If: eff is the current flowing through the resistance Rsce2815 of the selection element. At this time, according to Ohm's law, Vx = Rsce.If: eff + Vb = If: leak.R: leak ........ (7-6) is obtained.
【００７６】また電荷保存の法則より、 If:tot=If:eff+If:leak...........(7-7) が得られる。From the law of conservation of charge, If: tot = If: eff + If: leak ........... (7-7) is obtained.
【００７７】後の計算が楽になるように、簡単化してR:
leak=Rsce=１(kΩ)とし、選択素子には、If:eff=1.5mA
の電流が流れるとする。Vb=−1.0(V)となるのが理想値
だとすると、電圧モニタ回路は、 Vx=Rsce・If:eff+Vb=If:leak・R:leak=1×1.5−1.0=1・If:leak......(7-8) を測定する。これより、If:leakは、 If:leak=0.5(mA) .....(7-9) となる。よって、 If:tot=If:eff+If:leak=0.5+1.5=２(mA) .........(7-10) となる。To simplify the subsequent calculation, simplify R:
If leak = Rsce = 1 (kΩ) and the selection element is If: eff = 1.5mA
Current flows. Assuming that the ideal value is Vb = −1.0 (V), the voltage monitor circuit has Vx = Rsce ・ If: eff + Vb = If: leak ・ R: leak = 1 × 1.5−1.0 = 1 ・ If: leak. ..... (7-8) is measured. From this, If: leak becomes If: leak = 0.5 (mA) ..... (7-9). Therefore, If: tot = If: eff + If: leak = 0.5 + 1.5 = 2 (mA) ......... (7-10).
【００７８】以上のように、Vbで表される選択した行配
線による電位と、行配線に流れる電流による電位が、−
1.0(V)であれば、選択した行配線に出力する電流If:tot
は２(mA)となる。よって定電流電源2812が２(mA)の電流
を出力するように設定すればよい。しかし、実際には、
同じ行にある他の素子の点灯数によって大きく行配線に
流れる電流が変わる。よってVbもその影響を受けて変わ
る。As described above, the potential due to the selected row wiring represented by Vb and the potential due to the current flowing through the row wiring are −
If it is 1.0 (V), the current output to the selected line wiring If: tot
Is 2 (mA). Therefore, the constant current power supply 2812 may be set to output a current of 2 (mA). But actually,
The current flowing through the row wiring largely changes depending on the number of other elements in the same row that are turned on. Therefore, Vb also changes under the influence.
【００７９】選択素子と同じ行にある他の素子の点灯数
によって変わる原理を説明する。行Mを走査したとき、
行配線M上で点灯しているのは素子(M,N)のみで、行配線
M上の他の素子(M,k)(kはN以外のすべての整数)は点灯し
てなかったとする。このとき、行配線Mに流れる電流
は、選択した素子(M,N)をを含む列配線Nに流れる電流I
f:tot(N)とほぼ同じになる。このとき、選択した行配線
Mに与える電圧と、配線抵抗を持つ行配線Mに流れる電流
による電位の変化によって、Vbは−1.0(V)であったとす
る。行配線Mの走査回路102と接点の電位をVdとすると、
行配線Mに流れる電流が小さいために、このVdはVbにか
なり近い値になっている。よって、このVbの値(Vb=−1.
0(V))を理想値とする。つぎに、行Mの１行の水平走査が
終わって、行(M+1)の走査では、行(M+1)上の他の素子(M
+1,k)をｉ個だけ点灯させるとする。このとき、行配線
(M+1)には他のｉ個の素子への選択電流が流れ、行配線
(M+1)には、行配線Mを選択したときより大きな電流が流
れる。このため、行配線(M+1)の配線抵抗の影響で、Vb
は理想値から離れ、行Mを走査したときに比べて、電位
が上昇する。仮のこのときのVbの上昇分を0.2(V)とし、
Vb=−0.8(V)となったすると、行(M+1)を走査したときの
Vxは、(7-8)(7-9)式より、 Vx=1・If:eff−0.8=1・If:leak .....(7-11) が得られる。(7-7)式If:tot=If:leak+If:effをつかっ
て、これを解くと、Vx=0.6(V)、If:eff=1.4(mA)、If:le
ak=0.6(mA)となる。つまり、Vbが0.2(V)大きくなったこ
とによって、Vxが0.5(V)から0.1(V)だけ上昇し、Vx=0.6
(V)とになる。このため、If:totのIf:effとIf:leakへの
分配比が変わり、If:effの値が減少する。If:totの値が
Vb=2.0(mA)のままだと、If:eff=1.4(mA)、If:leak=0.6
(mA)となり、If:effの値が減少するため、その素子に対
応する画素が暗くなってしまう。よって、If:totを増や
さなければならない。The principle of change depending on the number of lighting of other elements in the same row as the selection element will be described. When we scan row M,
Only the elements (M, N) are lit on the row wiring M.
It is assumed that the other elements (M, k) on M (k is any integer other than N) are not lit. At this time, the current flowing through the row wiring M is the current I flowing through the column wiring N including the selected element (M, N).
It is almost the same as f: tot (N). At this time, the selected row wiring
It is assumed that Vb is −1.0 (V) due to the voltage applied to M and the change in the potential due to the current flowing in the row wiring M having the wiring resistance. When the potential of the scanning circuit 102 of the row wiring M and the contact is Vd,
Since the current flowing through the row wiring M is small, this Vd is quite close to Vb. Therefore, this value of Vb (Vb = −1.
0 (V)) is the ideal value. Next, after the horizontal scanning of one row of the row M is completed, in the scanning of the row (M + 1), another element (M
Suppose that i, + 1, k) are lit. At this time, line wiring
In (M + 1), the selection current to the other i elements flows and the row wiring
A larger current flows through (M + 1) than when the row wiring M is selected. Therefore, due to the wiring resistance of the row wiring (M + 1), Vb
Deviates from the ideal value and the potential rises as compared with the case of scanning the row M. Temporarily, the increase amount of Vb at this time is 0.2 (V),
When Vb = −0.8 (V), when scanning the row (M + 1)
As for Vx, from the equations (7-8) and (7-9), Vx = 1 · If: eff−0.8 = 1 · If: leak ..... (7-11) is obtained. (7-7) If: tot = If: leak + If: eff is used and solved, Vx = 0.6 (V), If: eff = 1.4 (mA), If: le
It becomes ak = 0.6 (mA). In other words, Vx increased by 0.2 (V), Vx increased from 0.5 (V) by 0.1 (V), and Vx = 0.6.
It becomes (V). Therefore, the distribution ratio of If: tot to If: eff and If: leak changes, and the value of If: eff decreases. If: tot value is
If Vb = 2.0 (mA), If: eff = 1.4 (mA), If: leak = 0.6
(mA), and the value of If: eff decreases, so the pixel corresponding to that element becomes dark. Therefore, If: tot must be increased.
【００８０】Vbが−0.8(V)だとわかっていれば、(7-11)
より、Vxは、 Vx=1.5×1−0.8=0.7(V) ......(7-12) と得られる。よってIf:leakは、 If:leak =Vx/R:leak=0.7/1=0.7(mA) ......(7-13) となる。よって、選択素子に1.5(mA)を出力するために
は、If:totとして、1.5+0.7=2.2(mA)を出力すればよ
い。If it is known that Vb is −0.8 (V), (7-11)
Therefore, Vx is obtained as Vx = 1.5 × 1−0.8 = 0.7 (V) (7-12). Therefore, If: leak becomes If: leak = Vx / R: leak = 0.7 / 1 = 0.7 (mA) ...... (7-13). Therefore, in order to output 1.5 (mA) to the selection element, it is sufficient to output 1.5 + 0.7 = 2.2 (mA) as If: tot.
【００８１】しかし、実際には、Vbを測定することは難
しく、Rsceはかなり非線形であるので、Rsceを観測する
ことは難しい。そこで、モニタ可能なVxと、観測して既
知のR:leakを用いて、列配線への電流If:totを変化させ
る。そして、新しいVxを求め、このVxと選択素子に出力
する素子電流の理想値If:eff(理想値)から、１回目のフ
ィードバックで定電流電源2842につぎのように求めるI
f:totを出力させる。However, in reality, it is difficult to measure Vb, and since Rsce is considerably nonlinear, it is difficult to observe Rsce. Therefore, the current If: tot to the column wiring is changed by using Vx that can be monitored and R: leak that is known by observation. Then, a new Vx is calculated, and from this Vx and the ideal value If: eff (ideal value) of the element current to be output to the selected element, the constant current power supply 2842 is calculated as follows by the first feedback I
Output f: tot.
【００８２】(7-10)より、 If:tot =If:eff(理想値)＋Vx/R:leak..............(7-14) なので、If:totとして最初に測定したVxと、If:eff(理
想値)=1.5(mA)から、計算した値を、Vxの測定後、列配
線に出力する。すなわち、１回目のフィードバックで列
配線に出力するIf:totは、 If:tot =If:eff(理想値)＋Vx/R:leak =1.5+0.6/1=2.1(mA)................(7-15) となる。この電流を流したとき、改めてVxを測定する
と、Vx=0.65(V)となる。このため、If:totは、If:eff=
1.45(mA)、If:leak=0.65(mA)となるように、電流が分か
れる。From (7-10), If: tot = If: eff (ideal value) + Vx / R: leak .............. (7-14), so If: tot The value calculated from Vx initially measured and If: eff (ideal value) = 1.5 (mA) is output to the column wiring after measuring Vx. That is, If: tot output to the column wiring by the first feedback is If: tot = If: eff (ideal value) + Vx / R: leak = 1.5 + 0.6 / 1 = 2.1 (mA) ...... .......... (7-15). When this current is applied and Vx is measured again, Vx = 0.65 (V). Therefore, If: tot becomes If: eff =
The current is divided so that 1.45 (mA) and If: leak = 0.65 (mA).
【００８３】このとき、If:effは1.4(mA)流した1回目の
フィードバック時よりも、If:effの理想値1.5(mA)に0.1
(mA)だけ近づいたが、まだ補正する必要がある。そこ
で、今度、If:totを出力するときは、１回目のフィード
バックのとき測定した、Vx=0.65(V)から、２回目のフィ
ードバックで定電流電源2842が出力する電流If:totは、 If:tot=If:eff(理想値)＋Vx/R:leak=1.5＋0.65=2.15(mA).......(7-15) となる。If:tot=2.15(mA)を列配線に出力すると、今度
は、Vxとして、Vx=0.675(V)を測定する。すると、If:to
t(2.15(mA))のうちわけは、If:eff=1.475(mA)、If:leak
=0.675(mA)となっている。2回目のフィードバックで、I
f:effは、理想値1.5(mA)にさらに近づく。At this time, If: eff is 0.1 (1.5) (mA), which is the ideal value of If: eff, as compared with the feedback at the first time when 1.4 (mA) was flown.
It approached only (mA), but it still needs to be corrected. Therefore, this time, when outputting If: tot, the current If: tot output from the constant current power supply 2842 in the second feedback from the Vx = 0.65 (V) measured in the first feedback is If: tot. tot = If: eff (ideal value) + Vx / R: leak = 1.5 + 0.65 = 2.15 (mA) .... (7-15) If: tot = 2.15 (mA) is output to the column wiring, Vx = 0.675 (V) is measured as Vx this time. Then If: to
Of t (2.15 (mA)), If: eff = 1.475 (mA), If: leak
= 0.675 (mA). With the second feedback, I
f: eff gets even closer to the ideal value of 1.5 (mA).
【００８４】このような補正のフィードバックを高速に
繰り返すことで、If:effは理想値である1.5(mA)に近づ
いていく。If:eff=1.5(mA)に収束したときには、Vx=0.
７(V)、If:leak=0.7(mA)となっている。図28(b)は、素
子電流(If:eff)が理想値に近づいていく様子を表す。な
お、この補正フィードバックを無限におこなうことがで
きるが、速いクロックで補正するので、テレビ信号(NTS
C)を入力するときの１行の点灯時間(１行の走査時間)で
ある{1/30(１画面形成時間)}/500(垂直解像度)=約6×10
-5秒(60μs)より十分短い時間で収束する。このような
フィードバックは高速クロックを用いるデジタル制御系
や高速アナログ制御系で実現できる。 {5-5.実施例5の効果}本実施例では、配線上で生じる電
圧分布に起因する電子放出分布を、画像表示しながらリ
アルタイムに補正できる。そのため、画像表示のパター
ンよって生じる配線の電圧分布の時間的な変化を、補正
することができる。また、電子放出電流が一定なので安
定した画像表示をおこなえる。よって、画像信号に忠実
な画像表示をすることができる。By repeating such correction feedback at high speed, If: eff approaches the ideal value of 1.5 (mA). If: eff = 1.5 (mA), Vx = 0.
7 (V), If: leak = 0.7 (mA). FIG. 28 (b) shows how the device current (If: eff) approaches an ideal value. Note that this correction feedback can be performed indefinitely, but since it is corrected with a fast clock, the
The lighting time for one line (scan time for one line) when inputting C) is {1/30 (1 screen forming time)} / 500 (vertical resolution) = approx. 6 x 10
-It converges in a time sufficiently shorter than 5 seconds (60 μs). Such feedback can be realized by a digital control system using a high speed clock or a high speed analog control system. {5-5. Effect of Embodiment 5} In this embodiment, the electron emission distribution due to the voltage distribution generated on the wiring can be corrected in real time while displaying an image. Therefore, it is possible to correct the temporal change in the voltage distribution of the wiring caused by the image display pattern. Further, since the electron emission current is constant, stable image display can be performed. Therefore, it is possible to display an image faithful to the image signal.
【００８５】また、実施例5でも、実施例1〜3のような
素子による電子放出効率のばらつきを補正を加味するこ
とができる。たとえば、m×nのアドレス空間をもつLUT2
に各素子に電子放出効率η(M,N)を記憶させる。LUT2
は、実施例1で説明した方法で作成できる。そして、画
像表示のとき、タイミング発生回路104はLUT2に、画像
信号に対応するアドレスのη(M,N)を出力させる信号を
出力する。すると、LUT2は、補正回路489に、η(M,N)を
出力する。そして、補正回路489は、実施例1と同じ方法
で、放出電流の基準値Ieと、LUT408が出力したR:leak
(N)と、電圧モニタ回路415の出力Vxから、列配線Nに出
力する駆動電流If:tot(N)を If:tot(N) =V(DyN)/R:leak(N)+Ie(M,N)/η(M,N) と決定する。V/I変換回路112は、補正回路489からの信
号に基づいてIf:tot(N)を列配線Nに出力する。さらに、
先に説明した補正フィードバックをおこない、If:tot
(N)を集束させることができる。この電子放出効率の補
正により、素子による電子放出効率も解消する。 [実施例6]実施例6は、各素子に与える画像信号を定電流
パルスのパルス高で表す。それ以外の構成は、実施例5
と同様である。図29は実施例6の画像信号のフローを表
すブロック図である。図24を用いて説明した実施例5と
の違いは、パルス幅変調回路111が、パルス高変調回路2
11に置き換わっていることである。図24などで説明した
ので部品の説明は省く。パルス高変調回路211は、画像
信号に対応したパルス高をもつドライブパルスを発生さ
せる。補正の原理は、実施例5と同じである。Also, in the fifth embodiment, it is possible to add a correction to the variation in the electron emission efficiency due to the elements as in the first to third embodiments. For example, LUT2 with m × n address space
The electron emission efficiency η (M, N) is stored in each device. LUT2
Can be created by the method described in the first embodiment. Then, at the time of image display, the timing generation circuit 104 outputs to the LUT2 a signal for outputting η (M, N) of the address corresponding to the image signal. Then, the LUT2 outputs η (M, N) to the correction circuit 489. Then, the correction circuit 489 uses the same method as that of the first embodiment to determine the reference value Ie of the emission current and the R: leak output by the LUT 408.
(N) and the output Vx of the voltage monitor circuit 415, the drive current If: tot (N) to be output to the column wiring N is If: tot (N) = V (DyN) / R: leak (N) + Ie ( M, N) / η (M, N). The V / I conversion circuit 112 outputs If: tot (N) to the column wiring N based on the signal from the correction circuit 489. further,
If the correction feedback described above is performed, If: tot
(N) can be focused. This correction of the electron emission efficiency also eliminates the electron emission efficiency of the device. Example 6 In Example 6, the image signal given to each element is represented by the pulse height of the constant current pulse. Other configurations are as in Example 5.
Is the same as FIG. 29 is a block diagram showing the flow of image signals according to the sixth embodiment. The difference from the fifth embodiment described with reference to FIG. 24 is that the pulse width modulation circuit 111 is the pulse height modulation circuit 2
It is replaced by 11. Since it has been described with reference to FIG. The pulse height modulation circuit 211 generates a drive pulse having a pulse height corresponding to the image signal. The principle of correction is the same as in Example 5.
【００８６】実施例6では、画像表示するとき、輝度を
列配線の出力する電流の大きさで表す。このため、パル
ス高変調回路211は、S/P変換回路110が出力した画像信
号を、分解能R階調の画像表示に適したパルス高を持つ
定電圧パルスに変える。その後、V/I変換回路112は、パ
ルス高で画像信号と無効素子電流補正値の階調を表す定
電圧パルスを、定電流パルスに変換し表示パネル101に
出力する。In the sixth embodiment, when displaying an image, the brightness is represented by the magnitude of the current output from the column wiring. Therefore, the pulse height modulation circuit 211 converts the image signal output by the S / P conversion circuit 110 into a constant voltage pulse having a pulse height suitable for image display with resolution R gradation. After that, the V / I conversion circuit 112 converts the constant voltage pulse representing the gradation of the image signal and the reactive element current correction value with the pulse height into a constant current pulse and outputs it to the display panel 101.
【００８７】実施例6で、V/I変換回路112が列配線Nに出
力する定電流パルスIf:tot(N)は、パルス高変調回路408
に入力する画像信号がＬのとき、 If:tot(N)=If:leak(N)+If:eff =If:leak(N)+If:eff×L/(R−1) =V(DyN)/R:leak(N)＋If:eff×L/(R−1).............(10-1) (ただし、V(DyN)は、電圧モニタ回路が測定するDyN端子
の電圧)となる。In the sixth embodiment, the constant current pulse If: tot (N) output from the V / I conversion circuit 112 to the column wiring N is the pulse height modulation circuit 408.
When the image signal input to L is L, If: tot (N) = If: leak (N) + If: eff = If: leak (N) + If: eff × L / (R−1) = V (DyN ) / R: leak (N) ＋ If: eff × L / (R−1) .......... (10-1) (However, V (DyN) is It becomes the voltage of the DyN terminal to measure).
【００８８】例えば、素子(M,N)を分解能R=256中で最大
画像信号(L=255)の画像信号で点灯させ、このとき、素
子(M,N)からの電子放出電流Ieを0.6(μA)に設定する必
要があるとする。このとき、図33Ｂから必要な素子電流
If:effは、0.8(mA)である。よって、n本のすべての列配
線には、If:tot(N)として、If:leak(N)+0.8(mA)の電流
を流せばよい。またこのとき、列配線Nのリーク抵抗R:l
eak(N)が10kΩであれば、列配線Nに出力する電流If:tot
(N)は、 If:tot(N)=If:leak(N)+If:eff =V(DyN)/R:leak(N) +If:eff =５(V)/10(kΩ)+0.8(mA) =1.3(mA) ....(10-2) (ただし、V(DyN)は、電圧モニタ回路が測定する端子DyN
の電圧)となる。よって、列配線NにV/I変換回路出力か
ら1.3(mA)の電流を出力すると、選択素子には0.8(mA)の
電流が流れ、0.6(μA)の放出電流が得られる。ここで、
図26(b)のV/I変換回路中の抵抗値Ｒが１kΩであれば、
補正回路489は、1.3(V)の補正信号をV/I変換回路112の
入力電圧Ｖinとして出力しする。そして、V/I変換回路1
12は1.3(mA)の定電流のパルスを表示パネル101に出力す
る。For example, the device (M, N) is turned on by the image signal of the maximum image signal (L = 255) in the resolution R = 256, and at this time, the electron emission current Ie from the device (M, N) is 0.6. Suppose it needs to be set to (μA). At this time, the required element current from FIG. 33B
If: eff is 0.8 (mA). Therefore, if: tot (N), a current of If: leak (N) +0.8 (mA) may be applied to all the n column wirings. At this time, the leak resistance R: l of the column wiring N
If eak (N) is 10 kΩ, the current output to the column wiring N If: tot
(N) is If: tot (N) = If: leak (N) + If: eff = V (DyN) / R: leak (N) + If: eff = 5 (V) / 10 (kΩ) +0.8 (mA) = 1.3 (mA) .... (10-2) (However, V (DyN) is the terminal DyN measured by the voltage monitor circuit.
Voltage). Therefore, when a current of 1.3 (mA) is output from the output of the V / I conversion circuit to the column wiring N, a current of 0.8 (mA) flows in the selection element and an emission current of 0.6 (μA) is obtained. here,
If the resistance value R in the V / I conversion circuit of FIG. 26 (b) is 1 kΩ,
The correction circuit 489 outputs a 1.3 (V) correction signal as the input voltage Vin of the V / I conversion circuit 112. And V / I conversion circuit 1
12 outputs a constant current pulse of 1.3 (mA) to the display panel 101.
【００８９】そして、実施例6では、実施例5と同様に、
電圧モニタ回路415で何度も列配線の電位を測定して、1
H期間内に何度も補正フィードバックをおこない、列配
線Nに出力する電流If:tot(N)を収束させる。この動作に
より、選択した素子の電流が理想値になる。図30は、素
子(M,1)(M=1,2,3,4,5)を順次点灯させたときの、列配線
１に関連する部分のタイムチャートである。図30で、
(a)は同期信号、(b)は点灯させる選択素子の番号(番号
はアクセスするLUTも表す)、(c)は列配線１上の画素(M,
1)の画像信号、(d)はLUTからの各列配線１の無効素子電
流If:leak(N)分のリーク抵抗R:leak(N)、(e)は列配線２
上の画素(M,2)の画像信号、(f)は電流モニタ回路415が
測定した列配線１の電位V(Dy1)、(g)は列配線１に出力
する電流量If:tot(M,1)、(h)は選択素子が放出する電子
放出電流Ie(M,1)を表す。実施例6では、(h)のように素
子(M,1)の電子放出時間は一定であり、画像信号と無効
素子電流の補正をパルス高で表している。Then, in Example 6, as in Example 5,
Measure the potential of the column wiring many times with the voltage monitor circuit 415, and
Correction feedback is repeatedly performed within the H period to converge the current If: tot (N) output to the column wiring N. By this operation, the current of the selected element becomes the ideal value. FIG. 30 is a time chart of a portion related to the column wiring 1 when the elements (M, 1) (M = 1,2,3,4,5) are sequentially turned on. In Figure 30,
(a) is a synchronization signal, (b) is the number of the selection element to be turned on (the number also represents the LUT to be accessed), (c) is the pixel (M,
The image signal of 1), (d) is the leak resistance R: leak (N) of the reactive element current If: leak (N) of each column wiring 1 from the LUT, (e) is the column wiring 2
The image signal of the upper pixel (M, 2), (f) is the potential V (Dy1) of the column wiring 1 measured by the current monitor circuit 415, and (g) is the amount of current If: tot (M , 1) and (h) represent the electron emission current Ie (M, 1) emitted by the selection element. In Example 6, as in (h), the electron emission time of the device (M, 1) is constant, and the correction of the image signal and the reactive device current is represented by the pulse height.
【００９０】ここで、第1行を選択するタイミングAで、
(c)のように画素(1,1)に最大画像信号255が入り、画素
(1,1)以外の同行のすべての画素(1,p)には、画像信号1
が入ったとする。つまり、1H目のタイミングAでは、第
１行は画素(1,1)のみが最大輝度で点灯し、残りの画素
は輝度1で点灯する。このとき、この画素(1,1)と同行の
他画素の代表として、(e)の第２列の画素(1,2)にも注目
しておく。これに対し、第2行を選択するタイミングB
で、画素(2,1)に最大画像信号255が入り、これ以外の画
素にも最大画像信号255が入る場合を考える。つまり、2
H目のタイミングBでは、第2行のすべての画素が最大画
像信号で光ることになる。このとき、(e)の第２列の画
素(2,2)にも最大画像信号255が入っている。Here, at the timing A for selecting the first row,
As shown in (c), the maximum image signal 255 enters pixel (1,1)
For all pixels (1, p) in the same row except (1,1), the image signal 1
Is entered. That is, at the timing A of the 1H, in the first row, only the pixel (1, 1) is lit with the maximum brightness, and the remaining pixels are lit with the brightness 1. At this time, as a representative of other pixels in the same row as this pixel (1,1), the pixel (1,2) in the second column of (e) is also noted. On the other hand, timing B for selecting the second row
Then, consider a case where the maximum image signal 255 enters the pixel (2, 1) and the maximum image signal 255 enters the other pixels. That is, 2
At the Bth timing B, all the pixels in the second row illuminate with the maximum image signal. At this time, the maximum image signal 255 is also contained in the pixel (2, 2) in the second column in (e).
【００９１】このような場合、タイミングAで、素子(1,
1)以外には、選択素子電流が流れないので、行配線１に
流れる電流は、ほとんど素子(1,1)の素子電流と、素子
(1,1)以外の素子の無効素子電流である。このとき、行
配線１の電位の変動はほとんどなく、電圧モニタ回路41
5の測定電位V(Dy1)は、予定どおりの５(V)となる。この
ため、列配線１に出力した1.3(mA)の定電流から素子(1,
1)には、予定どおりの0.8(mA)の電流が流れる。しか
し、タイミングBでは、例えば素子電流(2,2)のような素
子(2,1)以外の素子にも大量の選択素子電流が流れ、行
配線２の電位が、タイミングAの行配線１に比べて上昇
する。このため、素子(1,1)と素子(2,1)とは、同じ画像
信号なのに、異なった輝度で光ることになる。つまり、
素子(1,1)は0.6(μA)の電子放出するのに比べて、素子
(2,1)は0.6(μA)未満の電子放出しかしない。そこで、
実施例5と同じ補正フィードバックでIf:tot(N)を求め、
列配線１に出力する。この結果、(g)のように一定のIf:
tot(1)として、1.35(mA)が流れるようになり(g)、素子
(2,1)には、最適な0.8(mA)の素子電流が流れるようにな
る。よって、素子(2,1)は所望の0.6(μA)の電子放出す
る。素子(1,1)、素子(2,1)の255とは違う画像信号を出
力する素子(3,1)、素子(4,1)、素子(5,1)を点灯すると
きも、素子(2,1)を点灯させるときと同様のフィードバ
ックをする。In such a case, at timing A, the element (1,
Since the selected element current does not flow except 1), the current flowing in the row wiring 1 is almost the same as the element current of the element (1, 1) and the element current.
It is the reactive element current of elements other than (1, 1). At this time, the potential of the row wiring 1 hardly changes, and the voltage monitor circuit 41
The measured potential V (Dy1) of 5 becomes 5 (V) as planned. Therefore, from the constant current of 1.3 (mA) output to the column wiring 1, the element (1,
In 1), the current of 0.8 (mA) flows as planned. However, at timing B, a large amount of selection element current flows through elements other than the element (2,1) such as the element current (2,2), and the potential of the row wiring 2 is changed to the row wiring 1 at the timing A. Compared to rise. Therefore, although the element (1,1) and the element (2,1) have the same image signal, they emit different brightness. That is,
Compared with the device (1,1) that emits 0.6 (μA) electrons,
(2,1) only emits less than 0.6 (μA). Therefore,
If: tot (N) is obtained with the same correction feedback as in Example 5,
Output to the column wiring 1. As a result, if:
1.35 (mA) starts to flow as tot (1) (g)
An optimum device current of 0.8 (mA) flows in (2,1). Therefore, the device (2, 1) emits a desired electron of 0.6 (μA). The element (1,1), the element (2,1) that outputs an image signal different from 255, the element (3,1), the element (4,1), and the element (5,1) are turned on. Give the same feedback as when lighting (2,1).
【００９２】また、実施例6でも、実施例1〜3のような
素子による電子放出効率のばらつきを補正を加味するこ
とができる。たとえば、m×nのアドレス空間をもつLUT2
に各素子に電子放出効率η(M,N)を記憶させる。LUT2
は、実施例1で説明した方法で作成できる。そして、画
像表示のとき、タイミング発生回路104はLUT2に、画像
信号に対応するアドレスのη(M,N)を出力させる信号を
出力する。すると、LUT2は、補正回路489に、η(M,N)を
出力する。そして、補正回路489は、実施例1と同じ方法
で、放出電流の基準値Ieと、LUT408が出力したR:leak
(N)と、電圧モニタ回路415の出力Vxから、列配線Nに出
力する駆動電流If:tot(N)を If:tot(N)=V(DyN)/R:leak(N)+{Ie(M,N)・L}/{(R−1)・η(M,N)}.....(10-3) (ここで、Rは装置の分解能、Lは画像信号のおおきさで
ある)と決定する。V/I変換回路112は、補正回路489から
の信号に基づいてIf:tot(N)を列配線Nに出力する。さら
に、先に説明した補正フィードバックをおこない、If:t
ot(N)を集束させることができる。Also, in the sixth embodiment, it is possible to add a correction to the variation in the electron emission efficiency due to the elements as in the first to third embodiments. For example, LUT2 with m × n address space
The electron emission efficiency η (M, N) is stored in each device. LUT2
Can be created by the method described in the first embodiment. Then, at the time of image display, the timing generation circuit 104 outputs to the LUT2 a signal for outputting η (M, N) of the address corresponding to the image signal. Then, the LUT2 outputs η (M, N) to the correction circuit 489. Then, the correction circuit 489 uses the same method as that of the first embodiment to determine the reference value Ie of the emission current and the R: leak output by the LUT 408.
(N) and the output Vx of the voltage monitor circuit 415, the drive current If: tot (N) output to the column wiring N is If: tot (N) = V (DyN) / R: leak (N) + (Ie (M, N) ・ L} / {(R−1) ・ η (M, N)} ..... (10-3) (where R is the resolution of the device and L is the magnitude of the image signal. It is determined). The V / I conversion circuit 112 outputs If: tot (N) to the column wiring N based on the signal from the correction circuit 489. Furthermore, if the correction feedback described above is performed, If: t
Can focus ot (N).
【００９３】本実施例では、配線上で生じる電圧分布に
起因する電子放出分布を、画像表示しながらリアルタイ
ムに補正できる。そのため、画像表示のパターンよって
生じる配線の電圧分布の時間的な変化を、補正すること
ができる。よって、所望の映像に忠実な画像表示をする
ことができる。また定電流If:totが収束する時間が、１
画素にパルスを与える時間(1H時間)に比べて格段に短
い。よって、所望の画像信号に忠実な画像表示をするこ
とができる。 [実施例7]実施例7は、画像表示装置の応用例である。本
例は、実施例1〜6で説明した表示パネル101を、テレビ
ジョン放送をはじめとする種々の画像情報源が提供する
画像情報を表示でできる多機能画像表示装置を紹介す
る。図31は、この多機能画像表示装置を表す。図31で、
2100はディスプレイパネル、2101はディスプレイパネル
の駆動回路、2102はディスプレイパネルコントローラ、
2103はマルチプレクサ、2104はデコーダ、2105は入出力
インターフェイス回路、2106はCPU、2107は画像生成回
路、2108、2109および2110は画像メモリインタフェイス
回路、2112および2113はTV信号受信回路、2114は入力部
である。以下、画像信号の流れに沿って各部の機能を説
明していく。まず、TV信号受信回路2113は、たとえば電
波や空間光通信など無線電送系が伝送するTV画像信号を
受信する回路である。受信するTV信号の方式は、NTSC方
式、PAL方式、SECAM方式などがある。とりわけ、多数の
走査線よりなる高品位TV信号(たとえばMUSE方式をはじ
めとするいわゆる高品位TV)は大面積化や大画素数化に
適した画像表示総理の利点を生かすのに好適な信号源で
ある。そして、TV信号受信回路2113は受信したTV信号
を、デコーダ2104に出力する。In the present embodiment, the electron emission distribution due to the voltage distribution generated on the wiring can be corrected in real time while displaying an image. Therefore, it is possible to correct the temporal change in the voltage distribution of the wiring caused by the image display pattern. Therefore, it is possible to display an image faithful to a desired image. Also, the time it takes for the constant current If: tot to converge is 1
It is much shorter than the time (1H time) to give a pulse to a pixel. Therefore, it is possible to display an image faithful to a desired image signal. Example 7 Example 7 is an application example of the image display device. This example introduces a multifunctional image display device capable of displaying the image information provided by various image information sources such as television broadcasting on the display panel 101 described in the first to sixth embodiments. FIG. 31 shows this multifunctional image display device. In Figure 31,
2100 is a display panel, 2101 is a display panel drive circuit, 2102 is a display panel controller,
2103 is a multiplexer, 2104 is a decoder, 2105 is an input / output interface circuit, 2106 is a CPU, 2107 is an image generation circuit, 2108, 2109 and 2110 are image memory interface circuits, 2112 and 2113 are TV signal reception circuits, and 2114 is an input unit. Is. The functions of the respective units will be described below along the flow of image signals. First, the TV signal receiving circuit 2113 is a circuit that receives a TV image signal transmitted by a wireless transmission system such as radio waves or spatial optical communication. The TV signal system to be received includes NTSC system, PAL system, SECAM system and the like. In particular, a high-definition TV signal (for example, a so-called high-definition TV such as the MUSE method) including a large number of scanning lines is a signal source suitable for taking advantage of the image display prime suitable for a large area and a large number of pixels. Is. Then, the TV signal receiving circuit 2113 outputs the received TV signal to the decoder 2104.
【００９４】TV信号受信回路2112は、たとえば同軸ケー
ブルや光ファイバーなどのような有線伝送系が伝送する
TV画像信号を受信する回路である。TV受信回路2113と同
様に、受信するTV信号の方式はいろいろある。また、本
回路が受信したTV信号もデコーダ2104に出力する。画像
入力インタフェイス回路2111は、たとえばTVカメラや画
像読み取りスキャナなどの画像入力装置が出力する画像
信号を取り込む回路で、取り込んだ画像信号を、デコー
ダ2104に出力する。画像メモリインタフェイス回路2110
は、ビデオテープレコーダ(以下VTRと略す)に記憶させ
た画像信号を取り込む回路で、取り込んだ画像信号をデ
コーダ2104に出力する。画像メモリインタフェイス回路
2109は、ビデオディスクに記憶させた画像信号を取り込
む回路で、取り込んだ画像信号をデコーダ2104に出力す
る。画像メモリインタフェイス回路2108は、いわゆる静
止画ディスクのように静止画像を記憶している装置から
画像信号を取り込む回路、取り込んだ静止画像をデコー
ダ2104に出力する。The TV signal receiving circuit 2112 is transmitted by a wired transmission system such as a coaxial cable or an optical fiber.
It is a circuit that receives a TV image signal. Similar to the TV receiving circuit 2113, there are various types of TV signals to be received. The TV signal received by this circuit is also output to the decoder 2104. The image input interface circuit 2111 is a circuit that captures an image signal output from an image input device such as a TV camera or an image reading scanner, and outputs the captured image signal to the decoder 2104. Image memory interface circuit 2110
Is a circuit for capturing the image signal stored in a video tape recorder (hereinafter abbreviated as VTR), and outputs the captured image signal to the decoder 2104. Image memory interface circuit
Reference numeral 2109 is a circuit for fetching the image signal stored in the video disc, and outputs the fetched image signal to the decoder 2104. The image memory interface circuit 2108 outputs to the decoder 2104 the circuit that captures an image signal from a device that stores a still image, such as a so-called still image disc, and the captured still image.
【００９５】また、入出力インタフェイス回路2105は、
本表示装置と、外周のコンピュータ、コンピュータネッ
トワークまたはプリンタなどの出力装置とを接続する回
路である。画像信号や文字・図形情報の入出力をおこな
うのはもちろん、場合によっては本表示装置のCPU2106
と外部との間で制御信号や数値データの入出力をおこな
うこともできる。また、画像生成回路2107は、入出力イ
ンタフェイス回路2105を介して外部から入力する画像信
号や文字・図形情報に基づき表示用画像信号を生成する
回路である。本回路は、たとえば画像信号や文字・図形
情報を蓄積する書き換えメモリや、文字コードに対応す
る画像パターンを記憶している読み出しメモリや、画像
処理をおこなうプロセッサなどをはじめとして画像生成
に必要な回路を組み込んでいる。本回路が生成した表示
画像信号は、デコーダ2104に出力し、場合によっては、
入出力インタフェイス回路を介して外部のコンピュータ
ネットワークやプリンタに出力することもできる。Further, the input / output interface circuit 2105 is
It is a circuit that connects the display device and an output device such as a computer, a computer network, or a printer on the periphery. In addition to inputting / outputting image signals and character / graphic information, in some cases the CPU2106 of this display device
It is also possible to input and output control signals and numerical data between and outside. The image generation circuit 2107 is a circuit that generates a display image signal based on an image signal or character / graphic information input from the outside via the input / output interface circuit 2105. This circuit is, for example, a rewrite memory that stores image signals and character / graphic information, a read memory that stores image patterns corresponding to character codes, a processor that performs image processing, and other circuits necessary for image generation. Is incorporated. The display image signal generated by this circuit is output to the decoder 2104, and in some cases,
It can also be output to an external computer network or printer via the input / output interface circuit.
【００９６】CPU2106は、主として本装置の動作制御
や、表示画像の生成、選択や編集に関わる作業をおこな
う。たとえばマルチプレクサ2103が制御信号を出力し、
ディスプレイパネルに表示する画像信号を適宜選択した
り組み合わせたりする。また、その際に、表示する画像
信号に応じてディスプレイパネルコントローラ2102に対
して制御信号を発生し、画面表示周波数や走査方法(た
とえばインタレースかノンインタレースか)や一画面の
走査線の数など表示装置の動作を適宜制御する。また、
CPU2106は、画像生成回路2107に対して画像信号や文字
・図形情報を直接出力したり、入出力インタフェイス回
路2105を介して外部のコンピュータやメモリをアクセス
して画像信号やメモリ文字・図形情報を入力する。な
お、CPU2106は、むろんこれ以外の目的や作業に関わる
ものであってもよい。たとえば、パーソナルコンピュー
タやワードプロセッサなどのように、情報を生成した
り、処理する機能に直接関わってもよい。あるいは、前
述したように入出力インタフェイス回路2105を介して外
部のコンピュータネットワークと接続し、たとえば数値
計算などの作業を外部機器と協同でおこなってもよい。
また、入力部2114は、CPU2106に使用者が命令やプログ
ラム、あるいはデータなどを入力するものであり、たと
えばキーボード、マウス、バーコードリーダー、音声認
識装置など多様な入力機器を用いることができる。The CPU 2106 mainly performs operations related to the operation control of this apparatus, generation of display images, selection and editing. For example, the multiplexer 2103 outputs the control signal,
The image signals displayed on the display panel are appropriately selected and combined. At that time, a control signal is generated to the display panel controller 2102 according to the image signal to be displayed, the screen display frequency, the scanning method (for example, interlaced or non-interlaced), and the number of scanning lines in one screen. The operation of the display device is appropriately controlled. Also,
The CPU 2106 directly outputs an image signal or character / graphic information to the image generation circuit 2107, or accesses an external computer or memory via the input / output interface circuit 2105 to display the image signal or memory character / graphic information. input. It should be noted that the CPU 2106 may of course be related to other purposes or tasks. For example, it may be directly related to a function of generating and processing information, such as a personal computer or a word processor. Alternatively, as described above, the computer may be connected to an external computer network via the input / output interface circuit 2105, and work such as numerical calculation may be performed in cooperation with an external device.
The input unit 2114 is used by the user to input commands, programs, data, or the like to the CPU 2106, and various input devices such as a keyboard, a mouse, a bar code reader, and a voice recognition device can be used.
【００９７】デコーダ2104は、画像生成装置2107やTV信
号受信回路2113が入力した種々の画像信号を3原色信号
または輝度信号とI信号、Q信号に逆変換する回路であ
る。なお、図中で点線で表すように、デコーダ2104は内
部に画像メモリを備えるとよい。これは、たとえばMUSE
方式をはじめとして、逆変換するに際して画像メモリを
必要とするテレビ信号を扱うからである。また、画像メ
モリを備えることで、静止画の表示が容易になる。ある
いは画像生成回路2107およびCPU2106と協同して画像の
間引き、補間、拡大、縮小、合成をはじめとする画像処
理や編集が容易におこなえるからである。The decoder 2104 is a circuit for inversely converting various image signals input by the image generating device 2107 and the TV signal receiving circuit 2113 into three primary color signals or luminance signals and I signals and Q signals. Note that the decoder 2104 may include an image memory therein, as indicated by a dotted line in the drawing. This is for example MUSE
This is because the system handles television signals that require an image memory for reverse conversion, including the system. Further, by providing the image memory, it becomes easy to display a still image. Alternatively, the image processing circuit 2107 and the CPU 2106 can cooperate with each other to easily perform image processing and editing such as image thinning, interpolation, enlargement, reduction, and composition.
【００９８】マルチプレクサ2103は、CPU2106が出力す
る制御信号に基づき表示画像適宜選択する。つまり、マ
ルチプレクサ2103はデコーダ2104が出力する逆変換ずみ
の画像信号のうちから所望の画像信号を選択して駆動回
路2101に出力する。その場合、一画面表示時間内で画像
信号を切り換えて選択することで、いわゆる多画面テレ
ビのように、一画面を複数の領域に分けて領域によって
異なる画像表示することも可能となる。ディスプレイパ
ネルコントローラ2102は、CPU2106が出力する制御信号
に基づき駆動回路2101の動作を制御する回路である。The multiplexer 2103 appropriately selects a display image based on the control signal output by the CPU 2106. That is, the multiplexer 2103 selects a desired image signal from the inversely transformed image signals output by the decoder 2104 and outputs it to the drive circuit 2101. In that case, by switching and selecting image signals within one screen display time, it is possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen television. The display panel controller 2102 is a circuit that controls the operation of the drive circuit 2101 based on a control signal output by the CPU 2106.
【００９９】ディスプレイパネルの基本的な動作に関わ
るものとして、たとえばディスプレイパネルの駆動用電
源(図示せず)は、動作シーケンスを制御する信号を駆動
回路2101に出力する。また、外部から画面表示周波数や
走査方法(たとえばインタレースかノンインタレースか)
を制御する信号を駆動回路2101に出力する。また場合に
よっては、表示画像の輝度やコントラストや色調やシャ
ープネスをいう画質の調整に関わる盛業信号を駆動回路
2101に出力する。駆動回路2101は、ディスプレイパネル
2100に印加する駆動信号を発生するための回路であり、
マルチプレクサ2103が出力する画像信号と、ディスプレ
イパネルコントローラ2102が出力する制御信号とに基づ
いて動作する。As for the basic operation of the display panel, for example, a display panel driving power source (not shown) outputs a signal for controlling the operation sequence to the drive circuit 2101. Also, the screen display frequency and scanning method (for example, interlaced or non-interlaced) from the outside
A signal for controlling the signal is output to the drive circuit 2101. Also, in some cases, the drive circuit outputs the activity signal related to the adjustment of the image quality such as the brightness, contrast, color tone and sharpness of the displayed image.
Output to 2101. The drive circuit 2101 is a display panel
It is a circuit for generating a drive signal to be applied to the 2100,
It operates based on the image signal output by the multiplexer 2103 and the control signal output by the display panel controller 2102.
【０１００】以上、各部の機能を説明したが、図31の画
像表示装置では、多様な画像情報源が出力する画像情報
をディスプレイパネル2100に表示することができる。す
なわち、デコーダ2104は、テレビジョン放送をはじめと
する各種の画像信号を逆変換して、マルチプレクサで適
宜選択して駆動回路に入力することができる。一方、デ
ィスプレイコントローラ2102は、表示する画像信号に応
じて駆動回路2101の動作を制御する制御信号を発生す
る。駆動回路2101は、画像信号と制御信号に基づいてデ
ィスプレイパネル2100に駆動信号を印加する。これによ
りディスプレイパネル2100が画像を表示する。これらの
一連の動作を、CPU2106が統括的に制御する。Although the functions of the respective units have been described above, the image display device of FIG. 31 can display image information output from various image information sources on the display panel 2100. That is, the decoder 2104 can inversely convert various image signals such as television broadcasts, appropriately select them with a multiplexer, and input them to the drive circuit. On the other hand, the display controller 2102 generates a control signal for controlling the operation of the drive circuit 2101 according to the image signal to be displayed. The drive circuit 2101 applies a drive signal to the display panel 2100 based on the image signal and the control signal. This causes the display panel 2100 to display an image. The CPU 2106 integrally controls a series of these operations.
【０１０１】また本例の表示装置では、デコーダ2104が
内蔵している画像メモリ、画像生成回路2107およびCPU2
106が関与することで、単に複数の画像情報の中から選
択したものを表示するだけでなく、表示する画像情報に
対して、拡大、縮小、回転、移動、エッジ強調、間引
き、補間、色変換、画像の縦横比変換などをはじめとす
る画像処理や、合成、消去、接続、入れ換え、はめ込み
などをはじめとする画像編集をおこなうことができる。
また、本例の説明では、とくに触れなかったが、画像処
理や画像編集と同様に、音声情報に関しても受信、分
離、再生、処理、記憶、編集をおこなう専用回路やスピ
ーカを設けてもよい。Further, in the display device of this example, the image memory built in the decoder 2104, the image generation circuit 2107 and the CPU 2
The involvement of 106 not only displays a selection of a plurality of image information, but also enlarges, reduces, rotates, moves, edge emphasizes, thins out, interpolates, and converts colors of the displayed image information. It is possible to perform image processing such as image aspect ratio conversion, and image editing such as composition, deletion, connection, replacement, and fitting.
Although not particularly mentioned in the description of the present example, a dedicated circuit or speaker for receiving, separating, reproducing, processing, storing, and editing audio information may be provided as in the image processing and image editing.
【０１０２】したがって、本表示装置は、デレビジョン
放送の表示機器、テレビ回路の端末機器、ワードプロセ
ッサをはじめとする事務用端末、ゲーム機などの機能を
一台で兼ね備えることが可能で、産業用あるいは民生用
として極めて応用範囲が広い。なお、図31は、多機能表
示装置の一例にすぎず、これに限定されるものではな
い。たとえば、図31の構成要素のうち、使用目的によっ
てはさらに構成要素を追加してもよい。たとえば、本表
示装置をテレビ電話機として応用する場合は、テレビカ
メラ、音声マイク、照明機、モデムを含む送受信回路な
どを構成要素に追加するのが好適である。Therefore, the present display device can combine the functions of a display device for revision broadcasting, a terminal device for a television circuit, an office terminal such as a word processor, a game machine, etc., for industrial or It has an extremely wide range of applications for consumer use. Note that FIG. 31 is merely an example of a multi-function display device, and the present invention is not limited to this. For example, among the components shown in FIG. 31, further components may be added depending on the purpose of use. For example, when the present display device is applied as a videophone, it is preferable to add a television camera, a voice microphone, an illuminator, a transmission / reception circuit including a modem, and the like to the constituent elements.
【０１０３】[0103]
【発明の効果】本発明の駆動回路を作製することによっ
て、(1)配線上で生じる電圧分布に起因する電子放出量
の不均一な分布を補正でき、(2)素子に依る電子放出効
率のばらつきを補正し、(3)選択していない素子に電流
が流れる分の補償し、(4)表示パターンによるひとつの
電子放出素子に注目したときの電子放出量のばらつきを
補正することができる。このため、多くの電子放出素子
をマトリックス配線したとしても、各電子放出素子から
所望な量の電子線放出量を得ることができる。EFFECTS OF THE INVENTION By manufacturing the driving circuit of the present invention, (1) it is possible to correct the non-uniform distribution of electron emission amount due to the voltage distribution generated on the wiring, and (2) the electron emission efficiency depending on the device. It is possible to correct the variation, (3) compensate for the amount of current flowing through the non-selected element, and (4) correct the variation in the electron emission amount when focusing on one electron-emitting element due to the display pattern. Therefore, even if many electron-emitting devices are arranged in matrix, a desired amount of electron beam emission can be obtained from each electron-emitting device.
【０１０４】また、この駆動回路を使って画像表示装置
を作製しても、表示画面全体にわたって原画像信号に極
めて忠実な輝度で画像を表示できる。そのため、本発明
の画像表示装置を、テレビジョン装置や、計算機、画像
メモリ、通信ネットワークなどのディスプレイとして広
く用いることができる。とりわけ、高精細、大画面の表
示に最適である。Further, even if an image display device is manufactured using this drive circuit, an image can be displayed over the entire display screen with a luminance extremely faithful to the original image signal. Therefore, the image display device of the present invention can be widely used as a display of a television device, a computer, an image memory, a communication network, or the like. Especially, it is most suitable for high definition and large screen display.
【図１】本発明の一実施例の概念図である。FIG. 1 is a conceptual diagram of an embodiment of the present invention.
【図２】実施例１と３の画像信号のフローを表すブロッ
ク図である。FIG. 2 is a block diagram showing a flow of image signals according to the first and third embodiments.
【図３Ａ】実施例１〜３のLUTの作成方法を表す図であ
る。FIG. 3A is a diagram illustrating a method of creating a LUT according to the first to third embodiments.
【図３Ｂ】実施例１〜３のLUTの作成方法を表す図であ
る。FIG. 3B is a diagram illustrating a method of creating an LUT according to the first to third embodiments.
【図３Ｃ】実施例１〜３のLUTの作成方法を表す図であ
る。FIG. 3C is a diagram illustrating a method of creating a LUT according to the first to third embodiments.
【図４】実施例2の演算回路を表す図である。FIG. 4 is a diagram illustrating an arithmetic circuit according to a second embodiment.
【図５】V/I変換回路を表す図である。FIG. 5 is a diagram showing a V / I conversion circuit.
【図６】実施例１の列配線１に関する部分の波形図であ
る。FIG. 6 is a waveform diagram of a portion related to the column wiring 1 of the first embodiment.
【図７】画像表示装置の表示パネルを一部を切り開いた
斜視図である。FIG. 7 is a perspective view in which a display panel of the image display device is partially cut open.
【図８】表示パネルのフェースプレートの蛍光体配列を
示す平面図である。FIG. 8 is a plan view showing a phosphor array on a face plate of a display panel.
【図９】平面型の表面伝導型放出素子の平面図(a)と断
面図(b)である。FIG. 9 is a plan view (a) and a sectional view (b) of a planar surface conduction electron-emitting device.
【図１０】平面型の表面伝導型放出素子の製造工程を表
す図である。FIG. 10 is a diagram showing a manufacturing process of a planar surface conduction electron-emitting device.
【図１１】通電フォーミング処理の印加電圧波形であ
る。FIG. 11 is an applied voltage waveform of energization forming processing.
【図１２】通電活性化処理の印加電圧波形(a)と放出電
流(b)である。FIG. 12 shows an applied voltage waveform (a) and an emission current (b) in the energization activation process.
【図１３】垂直型の表面伝導型放出素子の断面図であ
る。FIG. 13 is a cross-sectional view of a vertical surface conduction electron-emitting device.
【図１４】垂直型の表面伝導型放出素子の製造工程を表
す図である。FIG. 14 is a diagram showing a manufacturing process of a vertical surface conduction electron-emitting device.
【図１５】電子放出部の基板の平面図である。FIG. 15 is a plan view of a substrate of an electron emitting portion.
【図１６】電子放出部の基板の断面図である。FIG. 16 is a cross-sectional view of a substrate of an electron emitting portion.
【図１７】実施例２の画像信号のフローを表すブロック
図である。FIG. 17 is a block diagram illustrating a flow of an image signal according to the second exemplary embodiment.
【図１８】実施例２の演算回路を表す図である。FIG. 18 is a diagram illustrating an arithmetic circuit according to a second embodiment.
【図１９】実施例２の列配線１に関する部分の波形図で
ある。FIG. 19 is a waveform chart of a portion related to the column wiring 1 of the second embodiment.
【図２０】実施例３の演算回路を表す図である。FIG. 20 is a diagram illustrating an arithmetic circuit according to a third embodiment.
【図２１】実施例３の列配線１に関する部分の波形図で
ある。FIG. 21 is a waveform chart of a portion related to the column wiring 1 of the third embodiment.
【図２２】定電流ダイオードを表す図である。FIG. 22 is a diagram showing a constant current diode.
【図２３】定電流ダイオードを使ったV/I変換回路を表
す図である。FIG. 23 is a diagram showing a V / I conversion circuit using a constant current diode.
【図２４】実施例5の画像信号のフローを表すブロック
図である。FIG. 24 is a block diagram illustrating a flow of image signals according to a fifth exemplary embodiment.
【図２５】実施例5と実施例6のLUTの作成方法を表す図
である。FIG. 25 is a diagram illustrating a method of creating a LUT according to the fifth and sixth embodiments.
【図２６】V/I変換回路を表す図である。FIG. 26 is a diagram showing a V / I conversion circuit.
【図２７】実施例5の列配線１に関する部分の波形図で
ある。FIG. 27 is a waveform chart of a portion related to the column wiring 1 of Example 5.
【図２８】実施例5のフィードバック補正の原理を示す
図である。FIG. 28 is a diagram illustrating the principle of feedback correction according to the fifth embodiment.
【図２９】実施例6の画像信号のフローを表すブロック
図である。FIG. 29 is a block diagram showing the flow of image signals according to the sixth embodiment.
【図３０】実施例6の列配線１に関する部分の波形図で
ある。FIG. 30 is a waveform chart of a portion related to the column wiring 1 of Example 6.
【図３１】実施例7の画像表示装置を用いた多機能画像
表示装置のブロック図である。FIG. 31 is a block diagram of a multifunctional image display device using the image display device of the seventh embodiment.
【図３２】電子放出部の単純マトリックス配線を示す図
である。FIG. 32 is a diagram showing a simple matrix wiring of an electron emitting portion.
【図３３Ａ】冷陰極素子のV-I特性を示す図である。FIG. 33A is a diagram showing VI characteristics of a cold cathode device.
【図３３Ｂ】冷陰極素子のV-I特性を示す図である。FIG. 33B is a diagram showing VI characteristics of a cold cathode device.
【図３４】従来の画像表示装置の画像信号のフローを表
すブロック図である。FIG. 34 is a block diagram showing a flow of an image signal of a conventional image display device.
【図３５】従来の列配線１に関する部分の波形図であ
る。FIG. 35 is a waveform chart of a portion related to the conventional column wiring 1.
【図３６】行配線の電圧降下を表す図である。FIG. 36 is a diagram showing a voltage drop of a row wiring.
11 電子発生部 12,102 走査回路 13 駆動電流部 14 電流出力部 101 表示パネル 103 デコーダ 104 タイミング補正回路 105 S/H回路 106,2103 マルチプレクサ (S/H変換回路) 107 演算回路 108 LUT1 109 LUT2 110 S/P変換回路 111 パルス幅変調回路 112 V/I変換回路 113 切り替え回路 114 補正データ作成回路 115 電流モニタ回路 211 パルス高変換回路 303 割り算回路 304 加算回路 408 LUT 415 電圧モニタ回路 489 補正回路 501 オペアンプ 502 トランジスタ 503 抵抗器 510 V/I変換器 1001,1101,1201 基板 1002 表面伝導型放出素子 1003 行配線 1004 列配線 1005 リアプレート 1006 側壁 1007 フェースプレート 1008 蛍光膜 1009 メタルバック 1102,1103,1202,1203素子電極 1104,1204 導電性薄膜 1105,1205 電子放出部 1110, フォーミング用電源 1111,1116 電流計 1112 活性化用電源 1113,1213 薄膜 1115, 直流高電圧電源 1206 段差形成部材 11 Electronic generator 12,102 Scanning circuit 13 Drive current section 14 Current output section 101 Display panel 103 Decoder 104 Timing correction circuit 105 S / H circuit 106,2103 Multiplexer (S / H conversion circuit) 107 Arithmetic circuit 108 LUT1 109 LUT2 110 S / P conversion circuit 111 Pulse width modulation circuit 112 V / I conversion circuit 113 Switching circuit 114 Correction data creation circuit 115 Current monitor circuit 211 Pulse height conversion circuit 303 Division circuit 304 Adder circuit 408 LUT 415 Voltage monitor circuit 489 Correction circuit 501 Operational amplifier 502 Transistor 503 Resistor 510 V / I converter 1001,1101,1201 Substrate 1002 Surface conduction electron-emitting device 1003 Row wiring 1004 Column wiring 1005 Rear plate 1006 Side wall 1007 Face plate 1008 Fluorescent film 1009 Metal back 1102,1103,1202,1203 Element electrode 1104,1204 Conductive thin film 1105,1205 Electron emission part 1110, Forming power supply 1111,1116 Ammeter 1112 Activation power supply 1113,1213 Thin film 1115, DC high voltage power supply 1206 Step formation Wood
Claims (38)
列配線でマトリックス配線した電子発生部に、駆動信号
を出力する駆動回路において、 外部から入力した画像信号と、メモリに記憶させた補正
値とに基づいて、前記電子発生部に出力する駆動電流を
決定する駆動電流決定部と、 前記駆動電流決定部が出力する決定信号に基づいて、前
記駆動信号として駆動電流を出力する電流出力部を備え
ることを特徴とする駆動回路。1. A driving circuit for outputting a driving signal to an electron generating section in which a plurality of electron-emitting devices are matrix-wired by a plurality of row wirings and column wirings, and image signals inputted from the outside are stored in a memory. A drive current determination unit that determines a drive current to be output to the electron generation unit based on a correction value, and a current output that outputs a drive current as the drive signal based on a determination signal output from the drive current determination unit A drive circuit comprising a section.
を特徴とする請求項１に記載の駆動回路。2. The drive circuit according to claim 1, wherein the determination signal is a voltage pulse.
ことを特徴とする請求項２に記載の駆動回路。3. The drive circuit according to claim 2, wherein the current output unit includes a V / I conversion circuit.
と、 行配線に順次選択信号を与え、線順次駆動をおこなう走
査回路を有することを特徴とする請求項２に記載の駆動
回路。4. The drive according to claim 2, further comprising a V / I conversion circuit that outputs a drive current to the column wiring and a scanning circuit that sequentially applies a selection signal to the row wiring to perform line-sequential driving. circuit.
電圧を与え、１行ずつ線順次駆動をおこなうことを特徴
とする請求項４に記載の駆動回路。5. The driving circuit according to claim 4, wherein the scanning circuit applies a selection voltage to the row wirings row by row to perform line sequential driving row by row.
換回路を有することを特徴とする請求項２に記載の駆動
回路。6. The drive circuit according to claim 2, wherein the current output section has the same number of V / I conversion circuits as column wirings.
列配線と同数の配線を通して前記電流出力部に出力する
ことを特徴とする請求項１〜６のいづれか１つに記載の
駆動回路。7. The drive circuit according to claim 1, wherein the drive current determination unit outputs the determination signal to the current output unit through the same number of wirings as column wirings.
号を表し、パルス高で前記補正値に基づく信号を表すこ
とを特徴とする請求項２に記載の駆動回路。8. The drive circuit according to claim 2, wherein the determination signal represents the image signal with a pulse width and a signal based on the correction value with a pulse height.
号と前記補正値に基づく信号を表すことを特徴とする請
求項２に記載の駆動回路。9. The drive circuit according to claim 2, wherein the determination signal represents a signal based on the image signal and the correction value with a pulse height.
行配線上の電子放出素子に流れる無効素子電流に基づく
値であることを特徴とする請求項１〜９のいづれか１つ
に記載の駆動回路。10. The correction value is a value based on a reactive element current flowing in an electron-emitting device on a row wiring other than the selected row wiring, according to any one of claims 1 to 9. Drive circuit.
電流と選択した行配線上の電子放出素子に必要な電流を
合計して前記駆動電流とすることを特徴とする請求項１
０に記載に駆動回路。11. The driving current determining unit sums the reactive element current and a current required for an electron-emitting device on a selected row wiring to obtain the driving current.
The drive circuit described in 0.
電流を前記メモリで記憶し、画像表示駆動時に前記無効
素子電流を読み出すことができることを特徴とする請求
項１０または１１のいづれか１つに記載の駆動回路。12. The driving current determining unit is capable of storing the invalid element current in the memory and reading the invalid element current when driving an image display. The drive circuit described.
電流をIf:leak、選択した電子放出素子に必要な素子電
流をIf:effとすると、駆動電流If:totを If:tot =If:eff+If:leak とすることを特徴とする請求項１０〜１２のいづれか１
つに記載の駆動回路。13. The drive current determining unit sets the drive current If: tot to If: leak, where If: leak is the reactive element current and If: eff is the element current required for the selected electron-emitting device. eff + If: leak, any one of claims 10 to 12 characterized in that
Drive circuit according to item 1.
電流の変動に応じて前記駆動電流を調整することができ
ることを特徴とする請求項１０〜１３のいづれか１つに
記載の駆動回路。14. The drive circuit according to claim 10, wherein the drive current determination unit can adjust the drive current according to a change in the reactive element current.
電流を測定する電流モニタ回路を有することを特徴とす
る請求項１０〜１４のいづれか１つに記載の駆動回路。15. The drive circuit according to claim 10, wherein the drive current determination unit includes a current monitor circuit that measures the reactive element current.
るいは列配線に一定の電圧を印加して、列配線の無効素
子電流を測定する電流モニタ回路を有することを特徴と
する請求項１０〜１５のいづれか１つに記載の駆動回
路。16. The drive current determining unit includes a current monitor circuit for measuring a reactive element current of a column wiring by applying a constant voltage to the row wiring or the column wiring. 15. The drive circuit according to any one of 15.
前記無効素子電流分の抵抗値を記憶し、前記列配線の電
位を測定して、前記抵抗値と前記電位から駆動電流を決
定することを特徴とする請求項１０に記載の駆動回路。17. The drive current determination unit stores a resistance value of the invalid element current in the memory, measures a potential of the column wiring, and determines a drive current from the resistance value and the potential. The drive circuit according to claim 10, wherein:
列配線ごとに測定できることを特徴とする請求項１７に
記載の駆動回路。18. The drive circuit according to claim 17, wherein the drive current determination unit can measure the resistance value for each column wiring.
R:leak、前記電位をVx、選択した電子放出素子に必要な
素子電流をIf:effとすると、駆動電流If:totを If:tot =Vx/R:leak+If:leak とすることを特徴とする請求項１７または１８のいづれ
か１つに記載の駆動回路。19. The drive current determining unit sets the resistance value to
R: leak, the potential is Vx, and the device current required for the selected electron-emitting device is If: eff, the drive current If: tot is If: tot = Vx / R: leak + If: leak. The drive circuit according to claim 17, wherein the drive circuit is a drive circuit.
間内に、前記電位Vxを複数回測定して、前記駆動電流I
f:totを複数回かえることができることを特徴とする請
求項１９に記載の駆動回路。20. The drive current determiner measures the potential Vx a plurality of times within one horizontal scanning time to obtain the drive current Ix.
20. The drive circuit according to claim 19, wherein f: tot can be changed a plurality of times.
らの電子放出効率に基づく値であることを特徴とする請
求項１〜２０のいづれか１つに記載の駆動回路。21. The drive circuit according to claim 1, wherein the correction value is a value based on electron emission efficiency from a plurality of electron emission elements.
出素子からの電子放出効率を測定できることを特徴とす
る請求項２１に記載の駆動回路。22. The drive circuit according to claim 21, wherein the drive current determination unit can measure electron emission efficiency from a plurality of electron emission devices.
放出素子の電子放出効率をη(M,N)、列配線Nの無効素子
電流をIf:leak(N)、M行N列の電子放出素子が出力すべき
電子放出電流の基準値をIe(M,N)とすると、M行を選択し
たときの列配線Nに出力する駆動電流If:tot(M,N)を If:tot(M,N) =If:leak(N)+Ie(M,N)/η(M,N) に決定することを特徴とする請求項１３に記載の駆動回
路。23. The drive current determination unit sets the electron emission efficiency of an electron-emitting device of M rows and N columns to η (M, N), the reactive element current of a column wiring N to If: leak (N), and M rows to N. If Ie (M, N) is the reference value of the electron emission current that should be output by the electron-emitting devices in the column, the drive current If: tot (M, N) output to the column wiring N when the Mth row is selected is If 14. The drive circuit according to claim 13, wherein: tot (M, N) = If: leak (N) + Ie (M, N) /. eta. (M, N).
放出素子の電子放出効率をη(M,N)、列配線Nの無効素子
電流分の抵抗値をR:leak(N)、列配線Nの電位をVx(N)、M
行N列の電子放出素子が出力すべき電子放出電流の基準
値をIe(M,N)とすると、M行を選択したときの列配線Nに
出力する駆動電流If:tot(M,N)を If:tot(M,N) =Vx(N)/R:leak(N)+Ie(M,N)/η(M,N) に決定することを特徴とする請求項１９に記載の駆動回
路。24. The drive current determining unit sets the electron emission efficiency of an electron-emitting device of M rows and N columns to η (M, N) and the resistance value of the column wiring N corresponding to the reactive element current to R: leak (N). , The potential of the column wiring N is Vx (N), M
If Ie (M, N) is the reference value of the electron emission current to be output by the electron-emitting device in the row N column, the drive current If: tot (M, N) output to the column wiring N when the M row is selected 20. The drive according to claim 19, wherein If: tot (M, N) = Vx (N) / R: leak (N) + Ie (M, N) / η (M, N) is determined. circuit.
と列配線でマトリックス配線した電子発生部と、請求項
１〜２4のいづれか１つに記載の駆動回路を有すること
を特徴とする電子発生装置。25. An electron generating section having a plurality of electron-emitting devices arranged in a matrix with a plurality of row wirings and column wirings, and the drive circuit according to claim 1. Generator.
素子であることを特徴とする請求項２5に記載の電子発
生装置。26. The electron generating device of claim 25, wherein the electron-emitting device is a surface conduction electron-emitting device.
体と、請求項２６に記載の電子発生装置を有することを
特徴とする画像表示装置。27. An image display device comprising a phosphor that is excited and emits light when irradiated with an electron beam, and the electron generator according to claim 26.
と列配線でマトリックス配線した電子発生部と、外部か
ら入力した画像信号を定電流にして前記発生部に出力す
る駆動回路を有する電子発生装置の駆動方法において、 前記定電流を、前記画像信号と無効素子電流に基づいて
決定することを特徴とする電子発生装置の駆動方法。28. An electron having an electron generating unit in which a plurality of electron-emitting devices are wired in a matrix with a plurality of row wirings and column wirings, and a drive circuit for outputting an image signal input from the outside to the generating unit as a constant current. The driving method of an electron generating device, wherein the constant current is determined based on the image signal and the reactive element current.
に順次選択信号を与え、線順次駆動をおこなうことを特
徴とする請求項２８に記載の電子発生装置の駆動方法。29. The method of driving an electron generator according to claim 28, wherein the constant current is input to a column wiring, a row wiring is sequentially provided with a selection signal, and line sequential driving is performed.
行ずつ線順次駆動をおこなうことを特徴とする請求項２
９に記載の電子発生装置の駆動方法。30. A selection voltage is applied to the row wirings row by row, 1
3. A line-sequential drive for each row is performed.
9. The method for driving the electron generating device according to item 9.
時に定電流を入力することを特徴とする請求項２８〜３
０のいづれか１つに記載の電子発生装置の駆動方法。31. A constant current is simultaneously input to all column wirings within one horizontal period.
0. A method of driving an electron generating device according to any one of 0.
電子放出素子に必要な素子電流をIf:effとすると、前記
定電流If:totを If:tot =If:eff+If:leak とすることを特徴とする請求項２８に記載の電子発生装
置の駆動方法。32. If If: leak is the reactive element current and If: eff is the element current required for the selected electron-emitting device, then the constant current If: tot is If: tot = If: eff + If: leak. 29. The method for driving an electron generator according to claim 28, wherein:
憶させることを特徴とする請求項３２に記載の電子発生
装置の駆動方法。33. The method of driving an electron generator according to claim 32, wherein the reactive element current If: leak is stored in a memory.
分の抵抗値がR:leak、選択した電子放出素子に必要な必
要な素子電流がIf:effで、前記列配線の電位をVxと測定
したとき、前記定電流If:totを If:tot =Vx/R:leak+If:leak とすることを特徴とする請求項２８〜３１のいづれか１
つに記載の電子発生装置の駆動方法。34. The resistance value of the reactive element current stored in the memory is R: leak, the necessary element current required for the selected electron-emitting device is If: eff, and the potential of the column wiring is measured as Vx. 32. At this time, the constant current If: tot is set to If: tot = Vx / R: leak + If: leak.
And a method for driving the electron generating device.
複数回かえることができることを特徴とする請求項３４
に記載の電子発生装置の駆動方法。35. The constant current If: tot can be changed a plurality of times during one horizontal scanning period.
A method for driving an electron generating device according to.
率を記憶し、前記効率に基づき電子放出素子に必要な必
要な素子電流If:effを決めることができることを特徴と
する請求項３５に記載に電子発生装置の駆動方法。36. The electron emission efficiency from a plurality of electron-emitting devices can be stored, and a necessary device current If: eff required for the electron-emitting device can be determined based on the efficiency. The method of driving the electron generator.
子であることを特徴とする請求項２８〜３６のいづれか
１つに記載の電子発生装置の駆動方法。37. The method of driving an electron generating device according to claim 28, wherein the electron-emitting device is a surface conduction electron-emitting device.
励起発光する蛍光体とを有する画像表示装置の駆動方法
において、 請求項２８〜３７のいづれか１つに記載の電子発生装置
の駆動方法を行うことを特徴とする画像表示装置の駆動
方法。38. A method of driving an image display device having an electron generating device and a phosphor that is excited to emit light by irradiation of an electron beam, wherein the method of driving the electron generating device according to any one of claims 28 to 37 is used. A method for driving an image display device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14609095A JPH08234690A (en) | 1994-12-28 | 1995-06-13 | Electron generating device and picture display device, their driving method and driving circuit |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32801694 | 1994-12-28 | ||
| JP6-328016 | 1994-12-28 | ||
| JP14609095A JPH08234690A (en) | 1994-12-28 | 1995-06-13 | Electron generating device and picture display device, their driving method and driving circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08234690A true JPH08234690A (en) | 1996-09-13 |
Family
ID=26477019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14609095A Withdrawn JPH08234690A (en) | 1994-12-28 | 1995-06-13 | Electron generating device and picture display device, their driving method and driving circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08234690A (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10319908A (en) * | 1997-04-14 | 1998-12-04 | Sarnoff Corp | Display pixel structure for active matrix organic light emitting diode (amoled), and data load/light emitting circuit therefor |
| JP2001134234A (en) * | 2000-09-12 | 2001-05-18 | Nichia Chem Ind Ltd | Display device and lighting method for led display unit |
| JP2002304156A (en) * | 2001-01-29 | 2002-10-18 | Semiconductor Energy Lab Co Ltd | Light-emitting device |
| JP2003202837A (en) * | 2001-12-28 | 2003-07-18 | Pioneer Electronic Corp | Device and method for driving display panel |
| JP2003202836A (en) * | 2001-12-28 | 2003-07-18 | Pioneer Electronic Corp | Device and method for driving display panel |
| JP2004038209A (en) * | 1997-03-12 | 2004-02-05 | Seiko Epson Corp | Display device and electronic equipment |
| JP2004038210A (en) * | 1997-03-12 | 2004-02-05 | Seiko Epson Corp | Display device and electronic equipment |
| US6947018B1 (en) | 1997-12-27 | 2005-09-20 | Canon Kabushiki Kaisha | Image display apparatus, driving circuit for image display apparatus, and image display method |
| JP3887826B2 (en) * | 1997-03-12 | 2007-02-28 | セイコーエプソン株式会社 | Display device and electronic device |
| US7375733B2 (en) | 2004-01-28 | 2008-05-20 | Canon Kabushiki Kaisha | Method for driving image display apparatus |
| JP2009069370A (en) * | 2007-09-12 | 2009-04-02 | Futaba Corp | Driving circuit for display panel, and display device |
-
1995
- 1995-06-13 JP JP14609095A patent/JPH08234690A/en not_active Withdrawn
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004038210A (en) * | 1997-03-12 | 2004-02-05 | Seiko Epson Corp | Display device and electronic equipment |
| US7362322B2 (en) | 1997-03-12 | 2008-04-22 | Seiko Epson Corporation | Pixel circuit, display apparatus and electronic apparatus equipped with current driving type light-emitting device |
| JP3887826B2 (en) * | 1997-03-12 | 2007-02-28 | セイコーエプソン株式会社 | Display device and electronic device |
| JP2004038209A (en) * | 1997-03-12 | 2004-02-05 | Seiko Epson Corp | Display device and electronic equipment |
| JP2010092067A (en) * | 1997-04-14 | 2010-04-22 | Transpacific Infinity Llc | Display pixel structure for active matrix organic light emitting diode (amoled) and data load/light emitting circuit therefor |
| JPH10319908A (en) * | 1997-04-14 | 1998-12-04 | Sarnoff Corp | Display pixel structure for active matrix organic light emitting diode (amoled), and data load/light emitting circuit therefor |
| US7242379B2 (en) | 1997-12-27 | 2007-07-10 | Canon Kabushiki Kaisha | Image display apparatus, driving circuit for image display apparatus, and image display method |
| US6947018B1 (en) | 1997-12-27 | 2005-09-20 | Canon Kabushiki Kaisha | Image display apparatus, driving circuit for image display apparatus, and image display method |
| JP2001134234A (en) * | 2000-09-12 | 2001-05-18 | Nichia Chem Ind Ltd | Display device and lighting method for led display unit |
| JP2002304156A (en) * | 2001-01-29 | 2002-10-18 | Semiconductor Energy Lab Co Ltd | Light-emitting device |
| JP2003202836A (en) * | 2001-12-28 | 2003-07-18 | Pioneer Electronic Corp | Device and method for driving display panel |
| JP2003202837A (en) * | 2001-12-28 | 2003-07-18 | Pioneer Electronic Corp | Device and method for driving display panel |
| US7375733B2 (en) | 2004-01-28 | 2008-05-20 | Canon Kabushiki Kaisha | Method for driving image display apparatus |
| JP2009069370A (en) * | 2007-09-12 | 2009-04-02 | Futaba Corp | Driving circuit for display panel, and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3251466B2 (en) | Electron beam generator having a plurality of cold cathode elements, driving method thereof, and image forming apparatus using the same | |
| AU715254B2 (en) | Electron generating device, image display apparatus, driving circuit therefor, and driving method | |
| KR0170470B1 (en) | Electron beam generating apparatus including a device having a plurality of cold cathode elements, image forming apparatus | |
| JP3840027B2 (en) | Image display apparatus and display control method | |
| JP2000056730A (en) | Device and method to form image | |
| JP3376220B2 (en) | Image forming apparatus and manufacturing method thereof | |
| JPH08234690A (en) | Electron generating device and picture display device, their driving method and driving circuit | |
| JPH09134666A (en) | Manufacture of electron source and image forming device, and activation method of electron source | |
| JP3581581B2 (en) | Image display device | |
| JPH1039825A (en) | Electron generation device, picture display device, and their driving circuit and driving method | |
| JP2000322022A (en) | Image forming device and image forming method | |
| JP2000066633A (en) | Electron generating device, its driving method, and image forming device | |
| JP2000250478A (en) | Electron source driving device and method and image forming device | |
| JPH11288246A (en) | Picture display device and display control method for the device | |
| JPH09251276A (en) | Image forming device and method for correcting its electron emission characteristic | |
| JP3472016B2 (en) | Drive circuit for multi-electron beam source and image forming apparatus using the same | |
| JPH09258687A (en) | Image forming device and method for preventing change of light emitting characteristic | |
| JPH11338413A (en) | Electron generating device and its driving method | |
| JPH11109913A (en) | Method and device for image forming | |
| JP3382450B2 (en) | Driving device for electron source and image display device using the electron source | |
| JP2000137464A (en) | Method and device for picture formation | |
| JP2000066634A (en) | Electric source driver, image forming device, and electrosource driving method | |
| JPH0950256A (en) | Electron source and image forming device using the same | |
| JPH0973278A (en) | Driving method and device for multielectron source and picture forming device using the above | |
| JP2000098967A (en) | Image display panel driving circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020903 |