JPH08228481A - Converter controller - Google Patents

Abstract

PURPOSE: To provide a converter controller which is low-cost and also allows of high-speed operation by the multiple control method by the unification of a conventional AC-DC converter and an active power filter being a higher harmonics compensating means. CONSTITUTION: This converter controller is composed mainly of an AC power source 1 and a main bridge means 2 and an auxiliary bridge mess 6 which use one arm in common out of three arms 4a-4c connecting a plurality of switch devices 3a-3d in series, and both ends of the arms 4a-4c are connected to a load circuit, and also the input voltage and output voltage and the instantaneous values or or estimates of the current flowing through the main bridge means 2 and the synthetic input current including the auxiliary bridge means 6 are detected, and the continuity is controlled in the device on-period operated by operation signal processing from the detection value.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、交流−直流間の電力変
換用の高力率を実現するコンバータ制御装置に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a converter control device which realizes a high power factor for AC-DC power conversion.

【０００２】[0002]

【従来の技術】従来、家電機器を中心に広く使用されて
きている単相コンデンサ入力形整流器は、力率が低く、
交流側電流に高調波も多く含まれるため、送電設備等の
利用率の低下や電源電圧波形歪等の原因となっていた。2. Description of the Related Art Conventionally, single-phase capacitor input type rectifiers, which have been widely used mainly for home electric appliances, have a low power factor,
Since the AC side current contains a lot of harmonics, it has been a cause of a reduction in the utilization rate of power transmission equipment and distortion of the power supply voltage waveform.

【０００３】そのため、対策の一つとして、近年、力率
の改善と交流側高調波電流の低減を図ったアクティブパ
ワーフィルタが注目されており盛んに研究されている。Therefore, as one of the countermeasures, an active power filter aiming at improvement of the power factor and reduction of the AC side harmonic current has been attracting attention in recent years and is being actively researched.

【０００４】以下、アクティブパワーフィルタの動作原
理を図１０および図１１を参照しながら説明する。The operating principle of the active power filter will be described below with reference to FIGS. 10 and 11.

【０００５】図１０（ａ）に示す方形波（実線）を高調
波発生源の電源電流とすると、その基本波成分（同図波
線）を除いた図１０（ｃ）に示す成分が高調波成分であ
り、これと逆相である図１０（ｄ）に示す電流を外部よ
り供給すれば高調波成分は相殺され図１０（ｂ）に示す
基本波成分となる。このような電流を発生する装置を図
１１に示すように設置して、高調波を発生する負荷回路
１０１に流れる電流を補償する電流を流すアクティブパ
ワーフィルタ１０２を設置し、その設置点より電源１０
３側の電流を基本波成分のみの正弦波とする。Assuming that the square wave (solid line) shown in FIG. 10 (a) is the power source current of the harmonic generation source, the component shown in FIG. 10 (c) excluding the fundamental wave component (broken line in FIG. 10) is the harmonic component. If the current shown in FIG. 10 (d), which is in the opposite phase to this, is supplied from the outside, the harmonic components are canceled out to become the fundamental wave component shown in FIG. 10 (b). A device for generating such a current is installed as shown in FIG. 11, and an active power filter 102 for supplying a current for compensating the current flowing through a load circuit 101 for generating a harmonic is installed.
The current on the 3rd side is a sine wave having only the fundamental wave component.

【０００６】次に、従来のアクティブフィルタの制御方
法を図１２を参照しながら説明する。図に示すような構
成により電流検出手段１０４の出力に共振周波数となる
商用周波数５０／６０Ｈｚの並列共振回路１０５を用い
て基本波電流を除去し、抵抗１０６により電圧に変換
し、この検出された高調波電流（検出電圧）を増幅器１
０７で増幅して、Ａ／Ｄ変換器１０８でＡ／Ｄ変換さ
れ、マイクロプロセッサ１０９に入力する。そして、マ
イクロプロセッサ１０９で電流補償するパターンでスイ
ッチデバイス１１０を駆動して、アクティブ動作をして
いた。Next, a conventional active filter control method will be described with reference to FIG. With the configuration as shown in the figure, the parallel resonance circuit 105 having a commercial frequency of 50/60 Hz, which is the resonance frequency, is used as the output of the current detection means 104 to remove the fundamental wave current, and the resistor 106 converts the fundamental wave current into a voltage. Amplifier 1 for harmonic current (detection voltage)
The signal is amplified by 07, A / D converted by the A / D converter 108, and input to the microprocessor 109. Then, the switch device 110 is driven in a pattern for current compensation by the microprocessor 109 to perform active operation.

【０００７】[0007]

【発明が解決しようとする課題】このような従来の高力
率を実現するためのアクティブパワーフィルタは、高調
波電流の補償を目的とするために、別系統の回路の追加
と、そのためのスイッチデバイスと制御回路が別途必要
なため制御回路利用率が悪く、そのため高価なものとな
っていた。また、急激な変化に対する応答性、高次高調
波に対する効果減になるという問題があった。In the conventional active power filter for realizing such a high power factor, a circuit of another system is added and a switch therefor for the purpose of compensating for harmonic current. Since the device and the control circuit are required separately, the control circuit utilization rate is low, which is expensive. In addition, there are problems that the response to abrupt changes and the effect on high-order harmonics are reduced.

【０００８】また、従来これらの応答性を解決するため
に用いられてきた電流の瞬時値予測制御による方法で
は、主にデジタル制御を適用した方法が提案されてい
た。この方法によると、デジタルシグナルプロセッサや
アナログデジタルコンバータなどの装置が必要となるた
め、アナログ制御に比べて、非常に高価であり、小型の
システムには不向きであった。また、高速動作にも限界
があり、スイッチング周波数を高めようとすると、それ
に伴い、より高価なデジタルシグナルプロセッサやアナ
ログデジタルコンバータなどが必要であった。また、電
源歪や周波数変動に対応できない等の問題があった。In addition, as a method based on the instantaneous value predictive control of current which has been conventionally used to solve these responsiveness, a method mainly applying digital control has been proposed. According to this method, since a device such as a digital signal processor and an analog-digital converter is required, it is very expensive as compared with analog control and is not suitable for a small system. In addition, there is a limit to high-speed operation, and when trying to increase the switching frequency, more expensive digital signal processors and analog-digital converters are required. In addition, there is a problem that power distortion and frequency fluctuation cannot be dealt with.

【０００９】本発明は上記課題を解決するもので、簡単
な構成により低コストでかつ、高速動作が可能な高力率
コンバータ制御装置を提供することを第１の目的として
いる。SUMMARY OF THE INVENTION The first object of the present invention is to provide a high power factor converter control device capable of operating at high speed at low cost with a simple structure.

【００１０】第２の目的は、アナログ四則演算処理を用
いた簡単な構成により低コスト、高速動作が可能な装置
で、かつ入力電圧に主ブリッジ手段を介して流れる電流
を追従制御させることにより高い入力力率を実現するこ
とにある。The second object is a device which can operate at low cost and high speed with a simple structure using the four arithmetic operations of analog, and which is high by controlling the input voltage to follow the current flowing through the main bridge means. It is to realize the input power factor.

【００１１】第３の目的は、アナログ四則演算処理を用
いた簡単な構成により低コスト、高速動作が可能な装置
で、かつ入力電圧に入力電流を追従制御させることによ
り高い入力力率を実現することにある。A third object is to realize a high input power factor by controlling the input current to follow the input voltage with a device which can operate at low cost and high speed by a simple structure using the analog four arithmetic operations. Especially.

【００１２】第４の目的は、論理ゲート回路による簡易
構成で、各ブリッジから共通アームへのスイッチデバイ
ス制御信号指令を第２パルス信号発生手段からの信号を
優先制御させることにより電源電圧のゼロクロス付近で
発生する入力電流歪を低減することにより、さらに高い
力率を実現することにある。A fourth object is to simplify the structure by a logic gate circuit, and to preferentially control the signal from the second pulse signal generating means to the switch device control signal command from each bridge to the common arm, thereby near the power source voltage zero crossing. It is intended to realize a higher power factor by reducing the input current distortion generated at.

【００１３】[0013]

【課題を解決するための手段】本発明のコンバータ制御
装置は、上記第１の目的を達成するために第１の手段
は、複数のスイッチデバイスに直列接続したアーム３つ
のうちの２つの中間接続点が交流電源に接続された主ブ
リッジ手段と、前記主ブリッジ手段のアームの１つを共
通として他の中間接続点が交流電源に接続された構成か
らなる補助ブリッジ手段と、前記アームのうち共通でな
いそれぞれのアームの中間接続点と電源間にリアクトル
および静電容量と負荷回路に接続し、交流電源の電圧ま
たは前記主ブリッジ手段を介して流れる電流または前記
負荷回路に印加される直流出力電圧の各瞬時値のうちい
ずれか１つ以上を検出する第１瞬時値検出手段、もしく
は、交流電源の電圧または前記主ブリッジ手段を介して
流れる電流または前記負荷回路に印加される直流出力電
圧の各推定値のうちいずれか１つ以上を検出する第１推
定値検出手段のうち少なくとも上記の１つ以上の手段か
ら構成される第１検出手段と、交流電源の電圧または入
力電流の瞬時値または前記負荷回路に印加される直流出
力電圧の各瞬時値のうちいずれか１つ以上を検出する第
２瞬時値検出手段、もしくは、交流電源の電圧または入
力電流または前記負荷回路に印加される直流出力電圧の
各推定値のうちいずれか１つ以上を検出する第２推定値
検出手段のうち少なくとも上記１つ以上の手段から構成
される第２検出手段と、適宜な第１の周波数の第１基準
信号を発生する第１信号発生手段と、前記第１検出手段
の出力を入力とし前記主ブリッジ手段の前記スイッチデ
バイスの導通期間を演算する第１演算手段と、適宜な第
１の一定時間を設定する第１設定手段と、前記第１信号
発生手段の出力の前記第１基準信号の適宜なタイミング
時点からの第１の経過時間を計測する第１計測手段と、
前記第１計測手段で計測された前記第１経過時間が前記
第１設定手段により設定された前記第１の一定時間に到
達したことを判断する第１判断手段と、前記第１演算手
段で演算された導通期間で前記第１判断手段で判断され
る一定時間後に前記主ブリッジ手段の前記スイッチデバ
イスを導通制御する第１ゲート制御手段と、上記第１の
各手段と等価な第２信号発生手段と、第２演算手段と、
第２設定手段と、第２計測手段と、第２判断手段と、第
２ゲート制御手段と、前記第１ゲート制御手段出力と前
記第２ゲート制御手段出力を入力として、前記共通アー
ムの前記スイッチデバイスを導通制御するゲートロジッ
ク制御手段とを有した構成とする。In the converter control device of the present invention, in order to achieve the above-mentioned first object, the first means is to connect two of the three arms connected in series to a plurality of switch devices. A main bridge means whose point is connected to an AC power source, an auxiliary bridge means having a configuration in which one of the arms of the main bridge means is common and the other intermediate connection point is connected to an AC power source, and a common one of the arms Not connected to the reactor and the capacitance and the load circuit between the intermediate connection point of each arm and the power supply, the voltage of the AC power supply or the current flowing through the main bridge means or the DC output voltage applied to the load circuit. A first instantaneous value detecting means for detecting any one or more of the respective instantaneous values, or a voltage of an AC power source or a current flowing through the main bridge means or A first detection means configured to include at least one or more of the first estimation value detection means for detecting any one or more of the respective estimated values of the DC output voltage applied to the load circuit; Second instantaneous value detecting means for detecting any one or more of the instantaneous value of the voltage or the input current of the power source or the instantaneous value of the DC output voltage applied to the load circuit, or the voltage or the input current of the AC power source Or a second detection means including at least one or more of the second estimated value detection means for detecting any one or more of the estimated values of the DC output voltage applied to the load circuit; First signal generating means for generating a first reference signal of an appropriate first frequency, and a first calculation for calculating the conduction period of the switch device of the main bridge means with the output of the first detecting means as an input. A step, first setting means for setting an appropriate first fixed time, and first for measuring a first elapsed time from an appropriate timing point of the first reference signal output from the first signal generating means. Measuring means,
A first judging means for judging that the first elapsed time measured by the first measuring means has reached the first constant time set by the first setting means; and calculation by the first calculating means. First gate control means for controlling the conduction of the switch device of the main bridge means after a fixed time determined by the first determination means in the established conduction period, and second signal generation means equivalent to the first means. And a second calculation means,
The second setting means, the second measuring means, the second determining means, the second gate control means, the output of the first gate control means, and the output of the second gate control means as inputs, and the switch of the common arm. And a gate logic control means for controlling conduction of the device.

【００１４】また、第２の目的を達成するために第２の
手段は、上記第１の手段に加え、第１演算手段は、入力
電圧検出手段出力または入力電圧推定値検出手段出力を
第１演算増幅手段と第１可変利得手段の入力とし、電流
検出手段出力または電流推定値検出手段出力および前記
第１可変利得手段出力は第１減算手段に入力し、前記第
１減算手段の出力は第２演算増幅手段の入力とし、前記
第１演算増幅手段出力と前記第２演算増幅手段出力を第
１加算手段の入力として、第１ゲート制御手段にスイッ
チデバイスの導通制御信号を出力する構成とする。Further, in order to achieve the second object, the second means is, in addition to the first means, the first calculation means outputs the input voltage detection means output or the input voltage estimated value detection means output as the first output. The operational amplifier means and the first variable gain means are input, the current detection means output or the current estimated value detection means output and the first variable gain means output are input to the first subtraction means, and the output of the first subtraction means is the first Two operational amplifier means are input, the first operational amplifier means output and the second operational amplifier means output are input to the first adding means, and the conduction control signal of the switch device is output to the first gate control means. .

【００１５】また、第３の目的を達成するために第３の
手段は、上記第１の手段に加え、第２演算手段は、入力
電圧検出手段出力または入力電圧推定値検出手段出力を
第３演算増幅手段と第２可変利得手段の入力とし、入力
電流検出手段出力または入力電流推定値検出手段出力か
つ前記第２可変利得手段出力は第２減算手段に入力し、
前記第２減算手段の出力は第４演算増幅手段の入力と
し、前記第３演算増幅手段出力と前記第４演算増幅手段
出力を第２加算手段の入力として、第２ゲート制御手段
にスイッチデバイスの導通制御信号を出力する構成とす
る。Further, in order to achieve the third object, in addition to the above-mentioned first means, a third calculating means outputs the input voltage detecting means output or the input voltage estimated value detecting means output to the third means. The input of the operational amplification means and the second variable gain means, the output of the input current detection means or the output of the estimated input current value and the output of the second variable gain means are input to the second subtraction means,
The output of the second subtraction means is input to the fourth operational amplification means, the output of the third operational amplification means and the output of the fourth operational amplification means are input to the second addition means, and the second gate control means is connected to the switch device. It is configured to output a conduction control signal.

【００１６】また、第４の目的を達成するために第４の
手段は、上記第１の手段に加え、ゲートロジック制御手
段は第１ゲート制御手段出力と第２ゲート制御手段出力
をＥＸ−ＮＯＲゲートの入力として、前記ＥＸ−ＮＯＲ
ゲート出力と第１ゲート制御手段出力をＡＮＤゲート入
力として、前記ＡＮＤゲート出力で前記共通アームの前
記スイッチデバイスを導通制御した構成とする。Further, in order to achieve the fourth object, the fourth means is that in addition to the above-mentioned first means, the gate logic control means outputs the first gate control means output and the second gate control means output to the EX-NOR. The EX-NOR is used as a gate input.
The gate output and the output of the first gate control means are used as AND gate inputs, and the switch device of the common arm is conduction controlled by the AND gate output.

【００１７】[0017]

【作用】本発明は上記した第１の手段の構成により、主
ブリッジ手段で電力の大部分をＡＣ−ＤＣ変換し、補助
ブリッジ手段で主ブリッジ手段のスイッチングに起因す
る電源電流の波形改善を行うアクティブフィルタ動作を
それぞれのハーフブリッジを構成するアームの１つを共
通にする多重化制御を実現するとともに、各検出手段に
より検出された交流電源電圧、負荷印加電圧、入力電
流、主ブリッジ電流の瞬時値と推定値をアナログ演算を
用いることでスイッチデバイスの導通期間をアナログ回
路で高速かつ簡単に実現することで、応答性の向上を図
ることができる。According to the present invention, by the structure of the first means described above, most of the electric power is AC-DC converted by the main bridge means, and the waveform of the power supply current caused by the switching of the main bridge means is improved by the auxiliary bridge means. The active filter operation realizes the multiplexing control in which one of the arms forming each half bridge is made common, and the AC power supply voltage, the load applied voltage, the input current, and the instant of the main bridge current detected by the respective detecting means are instantaneous. By using the analog calculation of the value and the estimated value, the conduction period of the switch device can be realized at high speed and easily by the analog circuit, and the responsiveness can be improved.

【００１８】また、第２の手段の構成により、可変利得
増幅器などによって、入力電圧波形の定数倍の波形に主
ブリッジ手段を介して流れる電流を追従制御させること
で、入力電圧、主ブリッジ手段を介して流れる電流を相
似形に制御することができる。Further, according to the configuration of the second means, the input voltage and the main bridge means are controlled by controlling the current flowing through the main bridge means to follow the waveform of a constant multiple of the input voltage waveform by a variable gain amplifier or the like. The current flowing through can be controlled in a similar manner.

【００１９】また、第３の手段の構成により、可変利得
増幅器などによって、入力電圧波形の定数倍の波形に入
力電流を追従制御させることで、入力電圧、入力電流を
制御することができる。With the configuration of the third means, the input voltage and the input current can be controlled by controlling the input current to follow the waveform of the input voltage waveform multiplied by a constant by the variable gain amplifier or the like.

【００２０】また、第４の手段の構成により、ＥＸ−Ｎ
ＯＲゲートとＡＮＤゲートによる論路ゲート回路によ
り、電源電圧の零クロス付近で発生する第１パルス信号
発生手段と第２パルス信号発生手段の各ブリッジから共
通アームへのスイッチデバイス制御信号指令の矛盾によ
り生ずる入力電流波形歪を第２パルス信号発生手段から
の信号を優先させるようにゲートロジック制御手段で制
御させることにより、さらに高力率制御することができ
る。Further, by the constitution of the fourth means, the EX-N
Due to the contradiction of the switch device control signal command from each bridge of the first pulse signal generating means and the second pulse signal generating means generated in the vicinity of the zero cross of the power supply voltage to the common arm by the logic gate circuit formed by the OR gate and the AND gate. By controlling the generated input current waveform distortion by the gate logic control means so that the signal from the second pulse signal generation means is prioritized, a higher power factor control can be performed.

【００２１】[0021]

【実施例】【Example】

(実施例１）以下、本発明の第１実施例について図１を
参照しながら説明する。(First Embodiment) A first embodiment of the present invention will be described below with reference to FIG.

【００２２】図に示すように、回路には交流電源１が供
給されるとともに、複数のスイッチデバイス３ａ〜３ｆ
を直列接続した３つのアーム４ａ〜４ｃと、主ブリッジ
手段２はこのアーム４ａ〜４ｃのうち２つのアーム４ａ
と４ｂの中間接続点５ａと５ｂが交流電源１に接続され
ており、補助ブリッジ手段６は主ブリッジ手段２のアー
ム４ａと４ｂのうち４ｂを共通として２つの中間接続点
５ｂと５ｃが交流電源１に接続されており、アーム４ａ
〜４ｃのうち共通でない４ａと４ｃそれぞれのアームの
中間接続点５ａまたは５ｃと交流電源１間にリアクトル
７、８、およびアーム４ａ〜４ｃの両端９ａ、９ｂを静
電容量１０と負荷回路１１に接続している。As shown in the figure, the circuit is supplied with an AC power source 1 and a plurality of switch devices 3a to 3f.
Of the three arms 4a to 4c connected in series, and the main bridge means 2 includes two arms 4a to 4c among the arms 4a to 4c.
And 4b are connected to the AC power supply 1 at the intermediate connection points 5a and 4b, and the auxiliary bridge means 6 shares the arm 4a and 4b of the main bridge means 2 with 4b in common and the two intermediate connection points 5b and 5c are connected to the AC power supply. 1 is connected to the arm 4a
4a and 4c which are not common between the intermediate connection point 5a or 5c of each arm and the AC power supply 1 and the reactors 7 and 8 and both ends 9a and 9b of the arms 4a to 4c to the capacitance 10 and the load circuit 11, respectively. Connected.

【００２３】また、第１検出手段１２は、交流電源１の
電圧の瞬時値を検出する入力電圧検出手段１３または主
ブリッジ手段２を介して流れる電流の瞬時値を検出する
電流検出手段１４または負荷回路１１に印加される直流
出力電圧の瞬時値を検出する直流出力電圧検出手段１５
のうち少なくとも１つ以上を要素とする第１瞬時値検出
手段１６と、交流電源の電圧の推定値を検出する入力電
圧推定値検出手段１７または主ブリッジ手段２を介して
流れる電流の推定値を検出する電流推定値検出手段１８
または負荷回路１１に印加される直流出力電圧の推定値
を検出する直流出力電圧推定値検出手段１９のうち少な
くとも１つ以上を要素とする第１推定値検出手段２０と
のうち少なくとも１つ以上から構成されている。The first detecting means 12 is an input voltage detecting means 13 for detecting an instantaneous value of the voltage of the AC power source 1, or a current detecting means 14 for detecting an instantaneous value of a current flowing through the main bridge means 2 or a load. DC output voltage detecting means 15 for detecting the instantaneous value of the DC output voltage applied to the circuit 11.
An estimated value of the current flowing through the first instantaneous value detection means 16 having at least one of these as an element, the input voltage estimated value detection means 17 for detecting the estimated value of the voltage of the AC power source, or the main bridge means 2. Current estimated value detection means 18 for detection
Alternatively, from at least one or more of the first estimated value detecting means 20 having at least one or more of the DC output voltage estimated value detecting means 19 for detecting the estimated value of the DC output voltage applied to the load circuit 11. It is configured.

【００２４】そして、第２検出手段２１は、交流電源１
の電圧の瞬時値を検出する入力電圧検出手段１３または
入力電流の瞬時値を検出する入力電流検出手段２２また
は前記負荷回路１１に印加される直流出力電圧の瞬時値
を検出する直流出力電圧検出手段１５のうち少なくとも
１つ以上を要素とする第２瞬時値検出手段２３と、交流
電源の電圧の推定値を検出する入力電圧推定値検出手段
１７または入力電流の推定値を検出する入力電流推定値
検出手段２４または前記負荷回路１１に印加される直流
出力電圧の推定値を検出する直流出力電圧推定値検出手
段１９のうち少なくとも１つ以上を要素とする第２推定
値検出手段２５とのうち少なくとも１つ以上から構成し
ている。The second detecting means 21 is the AC power source 1
Input voltage detecting means 13 for detecting the instantaneous value of the voltage, input current detecting means 22 for detecting the instantaneous value of the input current, or DC output voltage detecting means for detecting the instantaneous value of the DC output voltage applied to the load circuit 11. Second instantaneous value detecting means 23 having at least one of 15 as elements, input voltage estimated value detecting means 17 for detecting an estimated value of the voltage of the AC power supply, or input current estimated value for detecting an estimated value of the input current. At least one of the detection means 24 and the second estimated value detection means 25 including at least one of the DC output voltage estimated value detection means 19 for detecting the estimated value of the DC output voltage applied to the load circuit 11. It consists of one or more.

【００２５】以上の構成に加えて適宜な第１の周波数の
第１基準信号を発生する第１信号発生手段２６と、第１
検出手段１２の出力を入力とし主ブリッジ手段２のスイ
ッチデバイス３ａ〜３ｄの導通期間をアナログ演算する
第１演算手段２７と、適宜の第１の一定時間を設定する
第１設定手段２８と、上記の第１信号発生手段２６の出
力において第１基準信号の適宜なタイミング時点からの
第１の経過時間を計測する第１計測手段２９を備えてお
り、この第１計測手段２９で計測された上記の第１経過
時間が上記の第１設定手段２８により設定された第１の
一定時間に到達したことを判断する第１判断手段３０
と、第１演算手段２７により演算された導通期間でこの
第１判断手段３０で判断される一定時間後に主ブリッジ
手段２のスイッチデバイス３ａ〜３ｄを導通制御する第
１ゲート制御手段３１を備えている。さらに以上の第１
の各手段と同様に、適宜な第２の周波数の第２基準信号
を発生する第２信号発生手段３２と、上記の第２検出手
段２１の出力を入力とし補助ブリッジ手段６のスイッチ
デバイス３ｃ〜３ｆの導通期間を演算する第２演算手段
３３と、適宜な第２の一定時間を設定する第２設定手段
３４と、第２信号発生手段３２の出力において第２基準
信号の適宜なタイミング時点からの第２の経過時間を計
測する第２計測手段３５を備えており、この第２計測手
段３５で計測された第２経過時間が上記の第２設定手段
３４により設定された第２の一定時間に到達したことを
判断する第２判断手段３６と、第２演算手段３３により
演算された導通期間でこの第２判断手段３６で判断され
る一定時間後に補助ブリッジ手段６のスイッチデバイス
３ｃ〜３ｆを導通制御する第２ゲート制御手段３７を備
えている。そして第１ゲート制御手段３１の出力と上記
の第２ゲート制御手段３７の出力を入力として、共通ア
ーム４ｂの前記スイッチデバイス３ｃ、３ｄを導通制御
するゲートロジック制御手段３８とを設けた構成として
いる。In addition to the above construction, a first signal generating means 26 for generating a first reference signal of an appropriate first frequency, and a first
A first calculation means 27 for analog-calculating the conduction period of the switch devices 3a to 3d of the main bridge means 2 using the output of the detection means 12 as input; a first setting means 28 for setting an appropriate first constant time; The first measuring means 29 for measuring the first elapsed time from the proper timing point of the first reference signal at the output of the first signal generating means 26 is provided. Determination means 30 for determining that the first elapsed time has reached the first constant time set by the first setting means 28.
And a first gate control means 31 for controlling the conduction of the switch devices 3a to 3d of the main bridge means 2 after a certain period of time determined by the first determination means 30 in the conduction period calculated by the first calculation means 27. There is. More than the first
The second signal generating means 32 for generating a second reference signal having an appropriate second frequency and the switch devices 3c to 3c of the auxiliary bridge means 6 to which the output of the second detecting means 21 is input as in the respective means of The second calculation means 33 for calculating the conduction period of 3f, the second setting means 34 for setting an appropriate second constant time, and the output of the second signal generating means 32 from an appropriate timing point of the second reference signal. Second measuring means 35 for measuring the second elapsed time of the second constant time, and the second elapsed time measured by the second measuring means 35 is the second constant time set by the second setting means 34. 2nd judging means 36 for judging that the second reaching means has been reached, and the switch devices 3c to 3f of the auxiliary bridge means 6 after the fixed time judged by the second judging means 36 in the conduction period calculated by the second calculating means 33. Continuity And a second gate control means 37 Gosuru. A gate logic control means 38 for controlling conduction of the switch devices 3c and 3d of the common arm 4b is provided with the output of the first gate control means 31 and the output of the second gate control means 37 as inputs. .

【００２６】次に、本発明のコンバータ制御装置の第１
演算手段２７で用いられる演算式について説明する。Next, the first converter control device of the present invention will be described.
An arithmetic expression used by the arithmetic means 27 will be described.

【００２７】図１のコンバータにおいて、補助ブリッジ
手段６が接続されておらず主ブリッジ手段２が独立に制
御するものとして主ブリッジ手段２の制御則を導出す
る。この場合の等価回路を図２に、回路各部の電圧・電
流波形を図３に示す。主ブリッジ手段２の交流側の電圧
方程式は、（数１）と表される。In the converter of FIG. 1, the control law of the main bridge means 2 is derived assuming that the auxiliary bridge means 6 is not connected and the main bridge means 2 controls independently. FIG. 2 shows an equivalent circuit in this case, and FIG. 3 shows voltage / current waveforms at various parts of the circuit. The voltage equation on the AC side of the main bridge means 2 is expressed by (Equation 1).

【００２８】[0028]

【数１】 [Equation 1]

【００２９】ただし、ＬMは主ブリッジ手段のリアクト
ルのインダクタンス、ｉMは入力電流、ｖsは電源電圧、
ｖRMは主ブリッジ手段の入力電圧である。（数１）を主
ブリッジ手段のスイッチング周期ＴM（ｔj≦ｔ≦ｔj+
1）の間で積分すると（数２）となる。However, LM is the inductance of the reactor of the main bridge means, iM is the input current, vs is the power supply voltage,
vRM is the input voltage of the main bridge means. (Equation 1) is defined as the switching period of the main bridge means TM (tj≤t≤tj +
Integrating between 1) gives (Equation 2).

【００３０】[0030]

【数２】 [Equation 2]

【００３１】ここで、このスイッチング周期間で、電源
電圧および直流出力電圧が一定であると仮定すれば、
（数２）の右辺第１項は、（数３）となり、Assuming that the power supply voltage and the DC output voltage are constant during this switching period,
The first term on the right side of (Equation 2) becomes (Equation 3),

【００３２】[0032]

【数３】 (Equation 3)

【００３３】また、第２項は、スイッチング素子Ｓ１〜
Ｓ４の状態に応じてモード１（ｖBM＝ｖo）、モード２
（ｖBM＝０）、モード３（ｖBM＝ｖo）に分けられ、
（数４）となる。The second term is the switching elements S1 to S1.
Mode 1 (vBM = vo), mode 2 depending on the state of S4
(VBM = 0), mode 3 (vBM = vo),
(Equation 4)

【００３４】[0034]

【数４】 [Equation 4]

【００３５】ここで図３に示すように、ｔp，ｔqはそれ
ぞれモード１（またはモード３）の開始時点、終了時点
である。この区間の時間幅を（数５）と表し、パルス幅
とよぶことにする。Here, as shown in FIG. 3, tp and tq are the start time point and the end time point of mode 1 (or mode 3), respectively. The time width of this section is expressed as (Equation 5), and will be referred to as the pulse width.

【００３６】[0036]

【数５】 (Equation 5)

【００３７】ここで正負の値をとりうる変数λMjを導入
すれば、（数４）のモードに対応する表記は統合され
る。If a variable λMj that can take positive and negative values is introduced, the notations corresponding to the modes of (Equation 4) are integrated.

【００３８】（数２）〜（数５）より、（数６）が得ら
れる。From (Equation 2) to (Equation 5), (Equation 6) is obtained.

【００３９】[0039]

【数６】 (Equation 6)

【００４０】λMjの絶対値がパルス幅、その符号が発生
するモード（モード１またはモード３）を表す。電源側
力率を１００％に保つためには（数６）において、ｉM
(tj+1)をt=tj+1時点の電源電圧ｖs(tj+1)に比例させる
必要がある。しかし、電源電圧が既知の周期波形（例え
ば正弦波）でない限り未知である。そのため、電源周期
に対して、スイッチング周期が充分短いとし、ｉM(tj+
1)をξ・ｖs(tj)で置き換えると、（数７）となる。The absolute value of λMj represents the pulse width, and the mode (mode 1 or mode 3) in which the code is generated. In order to keep the power factor on the power supply side at 100%, iM
It is necessary to make (tj + 1) proportional to the power supply voltage vs (tj + 1) at time t = tj + 1. However, it is unknown unless the power supply voltage has a known periodic waveform (for example, a sine wave). Therefore, assuming that the switching cycle is sufficiently shorter than the power supply cycle, iM (tj +
Replacing 1) with ξ · vs (tj) gives (Equation 7).

【００４１】[0041]

【数７】 (Equation 7)

【００４２】ここで、ξは指令電流の大きさを可変する
ための係数である。（数７）によれば、λMjは電源電
圧、入力電流、出力直流電圧から決定されることがわか
る。Here, ξ is a coefficient for varying the magnitude of the command current. According to (Equation 7), it can be seen that λMj is determined from the power supply voltage, the input current, and the output DC voltage.

【００４３】次に、本発明の高力率コンバータ制御装置
の第２演算手段３３で用いられる演算式について説明す
る。Next, an arithmetic expression used in the second arithmetic means 33 of the high power factor converter control device of the present invention will be described.

【００４４】補助ブリッジ手段６の制御則は、主ブリッ
ジ手段２と同様に導出できる。等価回路は図４であり、
主ブリッジ手段２が独立であるとすると、制御パルス幅
λAkは（数８）となる。The control law of the auxiliary bridge means 6 can be derived similarly to the main bridge means 2. The equivalent circuit is shown in Figure 4,
Assuming that the main bridge means 2 is independent, the control pulse width λAk becomes (Equation 8).

【００４５】[0045]

【数８】 (Equation 8)

【００４６】ここで、ｉsは電源電流である。（数８）
によれば、λAjは電源電圧、電源電流、出力直流電圧か
ら決定されることがわかる。（数７）との対応を考える
と、（数８）の中のｉsはｉAとすべきであるが、補助ブ
リッジ手段６にＡＰＦ機能を持たせるためには、（数
８）のように電源電流を監視すると同時に、スイッチン
グ周期ＴAは主ブリッジ手段２のそれより充分に短くす
る必要がある。Here, is is a power supply current. (Equation 8)
According to the figure, λAj is determined from the power supply voltage, the power supply current, and the output DC voltage. Considering the correspondence with (Equation 7), is in (Equation 8) should be iA, but in order to provide the auxiliary bridge means 6 with the APF function, the power supply as in (Equation 8) is used. At the same time the current is monitored, the switching period TA must be sufficiently shorter than that of the main bridge means 2.

【００４７】図１の多重化制御コンバータの主および補
助ブリッジ手段６の両ブリッジ手段のパルス幅λMj、λ
Akの符号が相異なる場合がわずかながら生じる。つま
り、Ｓ3，Ｓ4に対する両制御則の要求に矛盾が生じ、同
時に満足することができない。Pulse widths λMj, λ of both the main and auxiliary bridge means 6 of the multiplex control converter of FIG.
There are some cases where the signs of Ak are different. In other words, the requirements of both control laws for S3 and S4 are inconsistent and cannot be satisfied at the same time.

【００４８】そこでこのような場合、一例として図４の
ようにパルス幅λMj，λAkはゲートロジックにより、補
助ブリッジ手段６の制御則を優先させる。これは、通常
の高力率運転時には制御則の矛盾は、電源電圧の零クロ
ス付近でのみ発生するため、その時の電力変換量は少な
く補助ブリッジ手段６でも十分担える。また、高調波低
減に対しても、スイッチング周波数の高い補助ブリッジ
手段６での運転が有利である。Therefore, in such a case, as an example, as shown in FIG. 4, the pulse widths λMj and λAk are prioritized by the control logic of the auxiliary bridge means 6 by the gate logic. This is because the contradiction of the control law occurs only in the vicinity of the zero cross of the power supply voltage during the normal high power factor operation, so that the amount of power conversion at that time is small and the auxiliary bridge means 6 can sufficiently bear. Further, also for the reduction of harmonics, the operation by the auxiliary bridge means 6 having a high switching frequency is advantageous.

【００４９】上記構成において、図５（ａ）に示すよう
に主ブリッジ手段２の各スイッチデバイス３ａ〜３ｄを
周期ＴMでＳ１〜Ｓ４のタイミングでスイッチング動作
をさせた時、電流検出手段１４で検出される主ブリッジ
手段２を介して負荷回路１１に流れる電流の瞬時値はｉ
Mに示すような鋸波状の波形となる。In the above structure, when the switch devices 3a to 3d of the main bridge means 2 are switched at the timings S1 to S4 at the cycle TM as shown in FIG. The instantaneous value of the current flowing through the load circuit 11 via the main bridge means 2 is i
It has a sawtooth waveform as shown in M.

【００５０】次に、電源電圧ｖsの任意の時点ｔjにおけ
る周期ＴM内の動作を図３を参照しながら説明する。そ
の時点ｔjにおいて、第１検出手段１２が入力電圧検出
手段１３と主ブリッジを介して流れる負荷電流検出手段
１４と直流出力電圧検出手段１５で構成される第１瞬時
値検出手段１６で構成された時、検出された交流電圧ｖ
s、主ブリッジ手段２を介して流れる電流ｉM、直流電圧
ｖoの３つの瞬時値が検出される。それを次に第１演算
手段２７の入力とすると、第１演算手段２７では演算式
の（数７）で示される加減乗除の四則演算よりスイッチ
デバイス３ａ〜３ｄに加える制御パルス幅λMjが決定さ
れる。その（数１０）で示される加減乗除の四則演算に
は、一般的に広く用いられているクワッドオペアンプに
よるアナログの加減乗除の演算器を用いて簡単な構成と
なっている。そして、第１信号発生手段２６の第１基準
信号の発生周期ＴM毎に、第１設定手段２８においてあ
らかじめ設定しておいたｔp−tj時間経過を第１判断手
段３０で判断した後の時点において、第１演算手段２７
にて演算された導通時間λMjでスイッチデバイス３ａ〜
３ｄを第１ゲート制御手段３１より導通制御する。Next, the operation within the period TM at the arbitrary time tj of the power supply voltage vs will be described with reference to FIG. At that time tj, the first detection means 12 is composed of the input voltage detection means 13, the load current detection means 14 flowing through the main bridge, and the first instantaneous value detection means 16 composed of the DC output voltage detection means 15. When the detected AC voltage v
Three instantaneous values of s, the current iM flowing through the main bridge means 2 and the DC voltage vo are detected. If this is input to the first computing means 27 next, the first computing means 27 determines the control pulse width λMj to be added to the switch devices 3a to 3d by the four arithmetic operations of addition, subtraction, multiplication and division represented by the equation (7). It The four arithmetic operations of addition, subtraction, multiplication and division shown in (Equation 10) have a simple configuration by using an analog adder, subtraction, multiplication and division arithmetic unit using a generally widely used quad operational amplifier. Then, at each time after the first judging means 30 judges the elapse of tp-tj time preset by the first setting means 28 for each generation cycle TM of the first reference signal of the first signal generating means 26. , First computing means 27
Switch device 3a ~ with conduction time λMj calculated in
3d is controlled to be conductive by the first gate control means 31.

【００５１】続けて、補助ブリッジ手段６の動作を説明
する、図５（ｂ）に示すように補助ブリッジ手段６の各
スイッチデバイス３ｃ〜３ｆを周期ＴAでＳ３〜Ｓ６の
タイミングでスイッチング動作をさせた時、入力電流検
出手段２２で検出される入力電流の瞬時値はｉsに示す
ような鋸波状の波形となる。次に、電源電圧ｖsの任意
の時点ｔkにおける周期ＴA内の動作を図３を参照しなが
ら説明する。その時点ｔkにおいて、第２検出手段２１
が入力電圧検出手段１３と入力電流を検出する入力電流
検出手段２２と直流出力電圧検出手段１５で構成される
第２瞬時値検出手段２３で構成された時、検出された交
流電圧ｖs、入力電流ｉs、直流電圧ｖoの３つの瞬時値
が検出される。それを次に第２演算手段３３の入力とす
ると、第２演算手段３３では演算式の（数８）で示され
る加減乗除の四則演算よりスイッチデバイス３ｃ〜３ｆ
に加える制御パルス幅λAjが決定される。その（数８）
で示される加減乗除の四則演算には、一般的に広く用い
られているクワッドオペアンプによるアナログの加減乗
除の演算器を用いて簡単な構成となっている。そして、
第１信号発生手段２６の第１基準信号の約１０倍の周波
数の第２信号発生手段３２の第２基準信号の発生周期Ｔ
A毎に、第２設定手段３４においてあらかじめ設定して
おいたｔr−tk時間経過を第２判断手段３６で判断した
後の時点において、第２演算手段３３にて演算された導
通時間λAjでスイッチデバイス３ｃ〜３ｆを第２ゲート
制御手段３７より導通制御する。Next, the operation of the auxiliary bridge means 6 will be described. As shown in FIG. 5B, the switch devices 3c to 3f of the auxiliary bridge means 6 are switched at the cycle TA at the timing of S3 to S6. At this time, the instantaneous value of the input current detected by the input current detecting means 22 has a sawtooth waveform as shown by is. Next, the operation within the cycle TA at the arbitrary time tk of the power supply voltage vs will be described with reference to FIG. At that time tk, the second detection means 21
Is composed of the input voltage detecting means 13, the input current detecting means 22 for detecting the input current, and the second instantaneous value detecting means 23 composed of the DC output voltage detecting means 15, the detected AC voltage vs. input current Three instantaneous values of is and DC voltage vo are detected. Next, when it is input to the second calculating means 33, the second calculating means 33 uses the four arithmetic operations of addition, subtraction, multiplication and division represented by the mathematical expression (Equation 8) to perform switching devices 3c to 3f.
The control pulse width λAj to be added to is determined. That (Equation 8)
For the four arithmetic operations of addition, subtraction, multiplication and division shown by (3), a simple configuration is used by using an analog arithmetic unit for addition, subtraction, multiplication and division by a widely used quad operational amplifier. And
The generation period T of the second reference signal of the second signal generation means 32 having a frequency about 10 times the frequency of the first reference signal of the first signal generation means 26.
For each A, at the time after the tr-tk time preset by the second setting means 34 is judged by the second judging means 36, the switch is performed at the conduction time λAj calculated by the second calculating means 33. The conduction of the devices 3c to 3f is controlled by the second gate control means 37.

【００５２】ゲートロジック制御手段３８で、ロジック
回路によりスイッチデバイス３ｃと３ｄの制御について
は第１ゲート制御手段３１と第２ゲート制御手段３７の
両信号が矛盾する時、第２ゲート制御手段３７からの出
力信号を優先させた導通時間λAjでスイッチデバイス３
ｃと３ｄを導通制御する。In controlling the switch devices 3c and 3d by the logic circuit in the gate logic control means 38, when both signals of the first gate control means 31 and the second gate control means 37 are inconsistent, the second gate control means 37 outputs Switch device 3 with conduction time λAj that prioritizes the output signal of
Conduction control of c and 3d.

【００５３】このように本発明の第１実施例のコンバー
タ制御装置によれば、主ブリッジ手段が低スイッチング
周波数で電力の大部分を変換し、補助ブリッジ手段は、
主ブリッジ手段のスイッチングに起因する電源電流の高
調波電流を高速に補償し、全体的に電源電流の波形改善
と力率改善を図ることができる。さらに制御部分はアナ
ログ演算器による加減乗除の四則演算のみの簡単な構成
で、かつ高速動作のアクティブパワーフィルタの動作を
する高力率コンバータを実現することができる。As described above, according to the converter control device of the first embodiment of the present invention, the main bridge means converts most of the electric power at the low switching frequency, and the auxiliary bridge means:
The harmonic current of the power supply current due to the switching of the main bridge means can be quickly compensated, and the waveform of the power supply current and the power factor can be improved as a whole. Further, the control part can realize a high power factor converter that operates as an active power filter that operates at high speed with a simple configuration that uses only four arithmetic operations of addition, subtraction, multiplication and division by an analog calculator.

【００５４】なお、本実施例では、瞬時値検出手段１６
のみを第１演算手段２７、瞬時値検出手段２３のみを第
２演算手段３３の入力とした構成例であったが、演算式
の各パラメータを与えるため、入力交流電圧、負荷電
流、直流出力電圧を進み位相を持った第１推定値検出手
段２０で構成される第１検出手段１２で検出し、入力交
流電圧、入力電流、直流出力電圧を進み位相を持った第
２推定値検出手段２５で構成される第２検出手段２１で
検出し、これらの値それぞれを第１演算手段２７と第２
演算手段３３に入力として導通時間λMjとλAjを演算し
て上記動作を実施しても同じ性能が得られる。さらに
は、この検出手段１２構成の組み合わせとしては、例え
ば入力電圧検出手段１３と電流検出手段１４の２個を第
１瞬時値検出手段１６とし、直流出力電圧推定値検出手
段１９の１個を推定値検出手段２０とした構成、あるい
は電流検出手段１４のみを瞬時値検出手段１６とし、入
力電圧推定値検出手段１７と直流出力電圧推定値検出手
段１９を推定値検出手段２０で結果３個の第１検出手段
１２の構成なども考えられるが、上記（数７）の演算式
パラメータを与えるものであれば同じ結果になることは
当然である。第２検出手段２１についても同様のことが
言えることは言うまでもない。さらに、本実施例では、
複数のスイッチデバイスに直列接続したアームを３つと
し、そのうち２つの中間接続点を交流電源に接続した
が、これは上記数量に限定したものではなく、より多く
のスイッチデバイスであっても、その効果、思想に差異
は生じない。また、以下の実施例でも同様のことが言え
ることは言うまでもない。In this embodiment, the instantaneous value detecting means 16
Although only the first calculation means 27 and only the instantaneous value detection means 23 are input to the second calculation means 33, only the input AC voltage, the load current, and the DC output voltage are given because each parameter of the calculation formula is given. Is detected by the first detecting means 12 composed of the first estimated value detecting means 20 having a lead phase, and the input AC voltage, the input current, and the DC output voltage are detected by the second estimated value detecting means 25 having a lead phase. Detected by the configured second detecting means 21, each of these values is detected by the first calculating means 27 and the second calculating means 27.
The same performance can be obtained by carrying out the above operation by calculating the conduction times λMj and λAj as inputs to the calculation means 33. Further, as a combination of the configurations of the detecting means 12, for example, two of the input voltage detecting means 13 and the current detecting means 14 are used as the first instantaneous value detecting means 16, and one of the DC output voltage estimated value detecting means 19 is estimated. The value detecting means 20 is used, or only the current detecting means 14 is used as the instantaneous value detecting means 16, and the input voltage estimated value detecting means 17 and the DC output voltage estimated value detecting means 19 are the estimated value detecting means 20. Although the configuration of the 1 detection means 12 and the like are also conceivable, it is natural that the same result can be obtained as long as the arithmetic expression parameter of the above (Equation 7) is given. It goes without saying that the same applies to the second detection means 21. Furthermore, in this embodiment,
The number of arms connected in series to a plurality of switch devices was three, and two intermediate connection points of them were connected to an AC power supply, but this is not limited to the above number, and even if more switch devices are used, There is no difference in effect and thought. Needless to say, the same applies to the following embodiments.

【００５５】（実施例２）以下、本発明の第２実施例に
ついて図６を参照しながら説明する。なお、第１実施例
と同一部分については、同一符号を付して詳細な説明は
省略する。(Second Embodiment) A second embodiment of the present invention will be described below with reference to FIG. The same parts as those in the first embodiment are designated by the same reference numerals and detailed description thereof will be omitted.

【００５６】すなわち、第１演算手段２７は、入力電圧
検出手段１３の出力または入力電圧推定値検出手段１７
の出力を第１演算増幅手段３９と第１可変利得手段４０
の入力とし、電流検出手段１４の出力または電流推定値
検出手段１８の出力および前記第１可変利得手段４０の
出力は第１減算手段４１に入力し、前記第１減算手段４
１の出力は第２演算増幅手段４２の入力とし、第１演算
増幅手段３９の出力と第２演算増幅手段４２の出力を第
１加算手段４３の入力として、第１ゲート制御手段３１
にスイッチデバイス３ａ〜３ｄの導通制御信号を出力す
る構成としたものである。That is, the first calculating means 27 is the output of the input voltage detecting means 13 or the input voltage estimated value detecting means 17
Of the output of the first operational amplifier means 39 and the first variable gain means 40.
The output of the current detection means 14, the output of the estimated current value detection means 18, and the output of the first variable gain means 40 are input to the first subtraction means 41, and the first subtraction means 4
The output of 1 is used as the input of the second operational amplification means 42, the output of the first operational amplification means 39 and the output of the second operational amplification means 42 are used as the inputs of the first addition means 43, and the first gate control means 31 is used.
The switch devices 3a to 3d are configured to output a conduction control signal.

【００５７】上記構成による動作原理、作用は基本的に
は実施例１の構成によるものと類似しているものの、本
実施例では、（数７）に示すアナログ四則演算式の各項
について、第１項ＴM×ｖsの演算は第１演算増幅手段３
９で実施される。第２項−ξ×ＬM×ｖsおよび第３項Ｌ
M×ｉMの演算式は共通項ＬMを括弧でくくりだすとＬM×
（ｉM−ξ×ｖs）と表されるので、この括弧の第２項ξ
×ｖsは第１可変利得手段４０で実施され、ｉM−ξ×ｖ
sの減算は第１減算手段４１で実施され、ＬM×（ｉM−
ξ×ｖs）は第２演算増幅手段４２で実施される。Although the operation principle and operation of the above configuration are basically similar to those of the configuration of the first embodiment, in the present embodiment, each term of the analog four arithmetic expressions shown in (Equation 7) is The operation of the first term TM × vs is performed by the first operational amplifier 3
It is carried out at 9. Second term −ξ × LM × vs and third term L
The formula for M × iM is LM × when the common term LM is bracketed.
(IM−ξ × vs), the second term ξ
Xvs is implemented by the first variable gain means 40, iM-ξxv
The subtraction of s is performed by the first subtraction means 41, and LM × (iM−
ξ × vs) is implemented by the second operational amplification means 42.

【００５８】つまり第１可変利得手段４０の利得を決定
する入力は、ここでは、入力信号ξであり、これによ
り、主ブリッジ手段を流れる負荷電流の大きさを指定す
ることができる。In other words, the input that determines the gain of the first variable gain means 40 is the input signal ξ here, and by this, the magnitude of the load current flowing through the main bridge means can be specified.

【００５９】このように本発明の第２実施例のコンバー
タ制御装置によれば、演算増幅手段の組み合わせによる
簡単なアナログ回路構成で、高速に、交流電圧に交流電
流を追従させ、高い入力力率を実現することができる。As described above, according to the converter control apparatus of the second embodiment of the present invention, the AC voltage is made to follow the AC current at a high speed and the high input power factor is achieved by the simple analog circuit configuration by the combination of the operational amplifier means. Can be realized.

【００６０】（実施例３）以下、本発明の第３実施例に
ついて図７を参照しながら説明する。なお、第１実施例
と同一部分については、同一符号を付して詳細な説明は
省略する。(Third Embodiment) A third embodiment of the present invention will be described below with reference to FIG. The same parts as those in the first embodiment are designated by the same reference numerals and detailed description thereof will be omitted.

【００６１】すなわち、第２演算手段３３は、入力電圧
検出手段１３の出力または入力電圧推定値検出手段１７
の出力を第３演算増幅手段４４と第２可変利得手段４５
の入力とし、入力電流検出手段２２の出力または入力電
流推定値検出手段２４の出力かつ第２可変利得手段４５
の出力は第２減算手段４６に入力し、第２減算手段４６
の出力は第４演算増幅手段４７の入力とし、第３演算増
幅手段４４の出力と第４演算増幅手段４７の出力を第２
加算手段４８の入力として、第２ゲート制御手段３７に
スイッチデバイス３ｃ〜３ｆの導通制御信号を出力する
構成としたものである。That is, the second calculating means 33 is the output of the input voltage detecting means 13 or the input voltage estimated value detecting means 17
Is output to the third operational amplification means 44 and the second variable gain means 45.
Of the input current detecting means 22 or the input current estimated value detecting means 24 and the second variable gain means 45.
Is output to the second subtraction means 46, and the second subtraction means 46
Is used as the input of the fourth operational amplification means 47, and the output of the third operational amplification means 44 and the output of the fourth operational amplification means 47 are used as the second output.
As the input of the adding means 48, the conduction control signals of the switch devices 3c to 3f are output to the second gate control means 37.

【００６２】上記構成による動作原理、作用は基本的に
は実施例１の構成によるものと類似しているものの、本
実施例では、（数８）に示すアナログ四則演算式の各項
について、第１項ＴA×ｖsの演算は第３演算増幅手段４
４で実施される。第２項−ξ×ＬA×ｖsおよび第３項Ｌ
A×ｉsの演算式は共通項ＬAを括弧でくくりだすとＬA×
（ｉs−ξ×ｖs）と表されるので、この括弧の第２項ξ
×ｖsは第２可変利得手段４５で実施され、ｉs−ξ×ｖ
sの減算は第２減算手段４６で実施され、ＬA×（ｉs−
ξ×ｖs）は第４演算増幅手段４７で実施される。第２
可変利得手段４５の利得を決定する入力は、ここでは、
入力信号ξであり、これにより、入力電流の大きさを指
定することができる。Although the principle of operation and the operation of the above configuration are basically similar to those of the configuration of the first embodiment, in the present embodiment, each term of the analog four arithmetic expressions shown in (Equation 8) is The operation of the first term TA × vs is performed by the third operational amplifier 4
It is carried out in 4. Second term −ξ × LA × vs and third term L
The arithmetic expression of A × is is LA × when the common term LA is bracketed.
Since it is expressed as (is-ξ × vs), the second term ξ
× vs is performed by the second variable gain means 45, and is−ξ × v
The subtraction of s is performed by the second subtraction means 46, and LA * (is-
ξ × vs) is implemented by the fourth operational amplification means 47. Second
The input that determines the gain of the variable gain means 45 is here
The input signal ξ, which allows the magnitude of the input current to be specified.

【００６３】このように、本発明の第３実施例のコンバ
ータ制御装置によれば、演算増幅手段の組み合わせによ
る簡単なアナログ回路構成で、高速に、交流電圧に交流
電流を追従させ、高い入力力率を実現することができ
る。As described above, according to the converter control apparatus of the third embodiment of the present invention, the AC voltage is made to follow the AC current at high speed and the high input power is obtained with the simple analog circuit configuration by the combination of the operational amplifier means. The rate can be realized.

【００６４】（実施例４）以下、本発明の第４実施例に
ついて図８を参照しながら説明する。なお、第１実施例
と同一部分については、同一符号を付して詳細な説明は
省略する。(Fourth Embodiment) A fourth embodiment of the present invention will be described below with reference to FIG. The same parts as those in the first embodiment are designated by the same reference numerals and detailed description thereof will be omitted.

【００６５】すなわち、ゲートロジック制御手段３８は
第１ゲート制御手段３１の出力と第２ゲート制御手段３
７の出力をＥＸ−ＮＯＲゲート４９の入力として、この
ＥＸ−ＮＯＲゲート４９の出力と第１ゲート制御手段３
１の出力をＡＮＤゲート５０の入力として、このＡＮＤ
ゲート５０の出力で共通アーム４ｂのスイッチデバイス
３ｃと３ｄを導通制御する構成としたものである。That is, the gate logic control means 38 outputs the output of the first gate control means 31 and the second gate control means 3.
The output of the EX-NOR gate 49 and the first gate control means 3 are used as the input of the EX-NOR gate 49.
The output of 1 is used as the input of the AND gate 50, and this AND
The output of the gate 50 controls conduction of the switch devices 3c and 3d of the common arm 4b.

【００６６】上記構成による動作原理、作用は基本的に
は実施例１の構成によるものと類似しているものの、主
ブリッジ手段２と補助ブリッジ手段６の共通アーム４ｂ
のスイッチデバイス３ｃと３ｄの指令が第１ゲート制御
手段３１の出力と第２ゲート制御手段３７の出力とで論
理が異なる時、すなわち矛盾状態となる時にＥＸ−ＮＯ
Ｒゲート４９の出力に負論理信号、逆に論理が一致する
場合に正論理信号が出力される。この信号と主ブリッジ
手段２のスイッチデバイス３ａへの制御信号とをＡＮＤ
ゲート５０へ入力して論理和を取ることにより、論理が
異なる矛盾が発生するとき主ブリッジ手段２への信号を
殺すことで矛盾を防止して、第２パルス信号発生手段か
らの信号を優先制御させることができる。Although the operation principle and operation of the above-mentioned structure are basically similar to those of the structure of the first embodiment, the common arm 4b of the main bridge means 2 and the auxiliary bridge means 6 is provided.
EX-NO when the logics of the switch devices 3c and 3d are different between the output of the first gate control means 31 and the output of the second gate control means 37, that is, when the contradiction state occurs.
A negative logic signal is output to the output of the R gate 49, and conversely, a positive logic signal is output when the logics match. AND this signal with the control signal to the switch device 3a of the main bridge means 2.
By inputting to the gate 50 and taking a logical sum, when a contradiction with different logic occurs, the signal to the main bridge means 2 is killed to prevent the contradiction, and the signal from the second pulse signal generating means is preferentially controlled. Can be made.

【００６７】このように本発明の第４実施例のコンバー
タ制御装置によれば、電源電圧のゼロクロス付近で発生
する入力電流歪を低減し、さらに高い力率を実現でき
る。As described above, according to the converter control device of the fourth embodiment of the present invention, the input current distortion generated near the zero cross of the power supply voltage can be reduced and a higher power factor can be realized.

【００６８】参考として、本発明の第２，第３，第４の
実施例の高力率コンバータ制御装置による実験結果によ
る電源電圧、入力電流波形、主ブリッジ手段を介して流
れる負荷電流波形、補助ブリッジ手段を介して流れる補
償電流波形、直流出力電圧波形を図９に示す。電源電流
がほぼ電源電圧と相似形の電流に制御されていることが
わかる。この時の総合歪率は８．８％、総合力率０．９
９である。電源電流がほぼ電源電圧とほぼ相似形の電流
に制御されていることがわかる。For reference, the power supply voltage, the input current waveform, the load current waveform flowing through the main bridge means, and the auxiliary according to the experimental results by the high power factor converter control devices of the second, third and fourth embodiments of the present invention. FIG. 9 shows a compensation current waveform and a DC output voltage waveform flowing through the bridge means. It can be seen that the power supply current is controlled to a current similar to the power supply voltage. At this time, the total distortion factor is 8.8% and the total power factor is 0.9.
9 It can be seen that the power supply current is controlled to a current that is similar to the power supply voltage.

【００６９】なお、本発明は、上述の実施例に限らず、
単相および多相の整流器に適用できることは言うまでも
ない。The present invention is not limited to the above embodiment,
It goes without saying that it can be applied to single-phase and multi-phase rectifiers.

【００７０】[0070]

【発明の効果】以上の実施例から明らかなように、本発
明によれば、主ブリッジ手段と高調波電流を補償する補
助ブリッジ手段を複合化した多重化による演算制御手段
を実現したことにより、簡単な構成により低コストでか
つ、高速動作が可能な高力率コンバータ制御装置を提供
することができる。As is apparent from the above embodiments, according to the present invention, the arithmetic control means by multiplexing the main bridge means and the auxiliary bridge means for compensating the harmonic current is realized. It is possible to provide a high power factor converter control device capable of high-speed operation at low cost with a simple configuration.

【００７１】また、演算増幅器の組み合わせによるアナ
ログ回路による簡単な構成で、かつ高速に入力電圧に入
力電流を追従させることにより高い入力力率を実現する
ことができる。Further, it is possible to realize a high input power factor with a simple structure of an analog circuit which is a combination of operational amplifiers and by making the input current follow the input voltage at high speed.

【００７２】また、演算増幅器の組み合わせによるアナ
ログ回路による簡単な構成で、かつ高速に入力電圧に主
ブリッジ手段を介して流れる電流を追従させることによ
り高い入力力率を実現することができる。Further, it is possible to realize a high input power factor with a simple structure of an analog circuit which is a combination of operational amplifiers and by allowing the current flowing through the main bridge means to follow the input voltage at high speed.

【００７３】また、各ブリッジから共通アームへのスイ
ッチデバイス制御信号指令を第２パルス信号発生手段か
らの信号を優先制御させることにより電源電圧の零クロ
ス付近で発生する入力電流歪を低減し、さらに高い力率
を実現できる。Further, the switch device control signal command from each bridge to the common arm is preferentially controlled by the signal from the second pulse signal generating means to reduce the input current distortion generated near the zero cross of the power supply voltage. A high power factor can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の第１実施例のコンバータ制御装置の構
成を示すブロック図FIG. 1 is a block diagram showing a configuration of a converter control device according to a first embodiment of the present invention.

【図２】同コンバータ制御装置の動作説明の等価回路図FIG. 2 is an equivalent circuit diagram for explaining the operation of the converter control device.

【図３】同コンバータ制御装置の動作説明のｔj時点に
おける動作図FIG. 3 is an operation diagram at time tj in the operation explanation of the converter control device.

【図４】同コンバータ制御装置の動作説明の等価回路図FIG. 4 is an equivalent circuit diagram for explaining the operation of the converter control device.

【図５】同コンバータ制御装置のタイミングチャートFIG. 5 is a timing chart of the converter control device.

【図６】同第２実施例のコンバータ制御装置の構成を示
すブロック図FIG. 6 is a block diagram showing a configuration of a converter control device of the second embodiment.

【図７】同第３実施例のコンバータ制御装置の構成を示
すブロック図FIG. 7 is a block diagram showing a configuration of a converter control device of the third embodiment.

【図８】同第４実施例のコンバータ制御装置の構成を示
すブロック図FIG. 8 is a block diagram showing a configuration of a converter control device of the fourth embodiment.

【図９】同第２、第３実施例のコンバータ制御装置の入
力電源電圧波形、入力電源電流波形、主ブリッジ手段電
流波形、補償ブリッジ手段電流波形、出力電圧波形を示
す波形図FIG. 9 is a waveform diagram showing an input power supply voltage waveform, an input power supply current waveform, a main bridge means current waveform, a compensation bridge means current waveform, and an output voltage waveform of the converter control devices of the second and third embodiments.

【図１０】（ａ）従来のアクティブフィルタによる高調
波低減の原理図 （ｂ）従来のアクティブフィルタによる高調波低減の原
理図 （ｃ）従来のアクティブフィルタによる高調波低減の原
理図 （ｄ）従来のアクティブフィルタによる高調波低減の原
理図(A) Principle diagram of harmonic reduction by a conventional active filter (b) Principle diagram of harmonic reduction by a conventional active filter (c) Principle diagram of harmonic reduction by a conventional active filter (d) Conventional Principle diagram of harmonic reduction by the active filter

【図１１】同アクティブフィルタの接続図FIG. 11 is a connection diagram of the active filter.

【図１２】同アクティブフィルタの構成を示すブロック
図FIG. 12 is a block diagram showing a configuration of the active filter.

【符号の説明】[Explanation of symbols]

１ 交流電源 ２ 主ブリッジ手段 ３ａ スイッチデバイス ３ｂ スイッチデバイス ３ｃ スイッチデバイス ３ｄ スイッチデバイス ４ａ アーム ４ｂ アーム ４ｃ アーム ５ａ 中間接続点 ５ｂ 中間接続点 ５ｃ 中間接続点 ６ 補助ブリッジ手段 ７ リアクトル ８ リアクトル １０ 静電容量 １１ 負荷回路 １２ 第１検出手段 １３ 入力電圧検出手段 １４ 電流検出手段 １５ 直流出力電圧検出手段 １６ 第１瞬時値検出手段 １７ 入力電圧推定値検出手段 １８ 電流推定値検出手段 １９ 直流出力電圧推定値検出手段 ２０ 第１推定値検出手段 ２１ 第２検出手段 ２２ 入力電流検出手段 ２３ 第２瞬時値検出手段 ２４ 入力電流推定値検出手段 ２５ 第２推定値検出手段 ２６ 第１信号発生手段 ２７ 第１演算手段 ２８ 第１設定手段 ２９ 第１計測手段 ３０ 第１判断手段 ３１ 第１ゲート制御手段 ３２ 第２信号発生手段 ３３ 第２演算手段 ３４ 第２設定手段 ３５ 第２計測手段 ３６ 第２判断手段 ３７ 第２ゲート制御手段 ３８ ゲートロジック制御手段 ３９ 第１演算増幅手段 ４０ 第１可変利得手段 ４１ 第１減算手段 ４２ 第２演算増幅手段 ４３ 第１加算手段 ４４ 第３演算増幅手段 ４５ 第２可変利得手段 ４６ 第２減算手段 ４７ 第４演算増幅手段 ４８ 第２加算手段 ４９ ＥＸ−ＮＯＲゲート ５０ ＡＮＤゲート 1 AC power supply 2 Main bridge means 3a Switch device 3b Switch device 3c Switch device 3d Switch device 4a Arm 4b Arm 4c Arm 5a Intermediate connection point 5b Intermediate connection point 5c Intermediate connection point 6 Auxiliary bridge means 7 Reactor 8 Reactor 10 Capacitance 11 Load circuit 12 First detecting means 13 Input voltage detecting means 14 Current detecting means 15 DC output voltage detecting means 16 First instantaneous value detecting means 17 Input voltage estimated value detecting means 18 Current estimated value detecting means 19 DC output voltage estimated value detecting means 20 1st estimated value detection means 21 2nd detection means 22 Input current detection means 23 2nd instantaneous value detection means 24 Input current estimated value detection means 25 2nd estimated value detection means 26 1st signal generation means 27 1st calculation means 28 First setting means 29 First measuring means 30 1st judgment means 31 1st gate control means 32 2nd signal generation means 33 2nd calculation means 34 2nd setting means 35 2nd measurement means 36 2nd judgment means 37 2nd gate control means 38 Gate logic control means 39 1st Operational amplification means 40 First variable gain means 41 First subtraction means 42 Second operation amplification means 43 First addition means 44 Third operation amplification means 45 Second variable gain means 46 Second subtraction means 47 Fourth operation amplification means 48 48th 2 addition means 49 EX-NOR gate 50 AND gate

───────────────────────────────────────────────────── フロントページの続き (72)発明者 羽根吉 壽正 埼玉県比企郡鳩山町楓ケ丘１丁目６番７号 (72)発明者 進藤 学 埼玉県大宮市土屋436−22 (72)発明者 持田 則仁 大阪府大阪市城東区今福西６丁目２番61号 松下精工株式会社内 ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Toshinasa Haneyoshi 1-6-7 Kaedeoka, Hatoyama-cho, Hiki-gun, Saitama (72) Inventor Manabu Shindo 436-22 Tsuchiya, Omiya-shi, Saitama (72) Invention Norihito Mochida 6-61 Imafukunishi, Joto-ku, Osaka City, Osaka Prefecture Matsushita Seiko Co., Ltd.

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】複数のスイッチデバイスに直列接続したア
ーム３つのうちの２つの中間接続点が交流電源に接続さ
れた主ブリッジ手段と、前記主ブリッジ手段のアームの
１つを共通として他の中間接続点が交流電源に接続され
た構成からなる補助ブリッジ手段と、前記アームのうち
共通でないそれぞれのアームの中間接続点と電源間にリ
アクトルおよび静電容量と負荷回路に接続し、交流電源
の電圧または前記主ブリッジ手段を介して流れる電流ま
たは前記負荷回路に印加される直流出力電圧の各瞬時値
のうちいずれか１つ以上を検出する第１瞬時値検出手
段、もしくは、交流電源の電圧または前記主ブリッジ手
段を介して流れる電流または前記負荷回路に印加される
直流出力電圧の各推定値のうちいずれか１つ以上を検出
する第１推定値検出手段のうち少なくとも上記の１つ以
上の手段から構成される第１検出手段と、交流電源の電
圧または入力電流の瞬時値または前記負荷回路に印加さ
れる直流出力電圧の各瞬時値のうちいずれか１つ以上を
検出する第２瞬時値検出手段、もしくは、交流電源の電
圧または入力電流または前記負荷回路に印加される直流
出力電圧の各推定値のうちいずれか１つ以上を検出する
第２推定値検出手段のうち少なくとも上記１つ以上の手
段から構成される第２検出手段と、適宜な第１の周波数
の第１基準信号を発生する第１信号発生手段と、前記第
１検出手段の出力を入力とし前記主ブリッジ手段の前記
スイッチデバイスの導通期間を演算する第１演算手段
と、適宜な第１の一定時間を設定する第１設定手段と、
前記第１信号発生手段の出力の前記第１基準信号の適宜
なタイミング時点からの第１の経過時間を計測する第１
計測手段と、前記第１計測手段で計測された前記第１経
過時間が前記第１設定手段により設定された前記第１の
一定時間に到達したことを判断する第１判断手段と、前
記第１演算手段で演算された導通期間で前記第１判断手
段で判断される一定時間後に前記主ブリッジ手段の前記
スイッチデバイスを導通制御する第１ゲート制御手段
と、上記第１の各手段と等価な第２信号発生手段と、第
２演算手段と、第２設定手段と、第２計測手段と、第２
判断手段と、第２ゲート制御手段と、前記第１ゲート制
御手段出力と前記第２ゲート制御手段出力を入力とし
て、前記共通アームの前記スイッチデバイスを導通制御
するゲートロジック制御手段とを有したコンバータ制御
装置。1. A main bridge means in which two intermediate connection points of three arms connected in series to a plurality of switch devices are connected to an AC power source, and one of the arms of the main bridge means is common and the other intermediate. Auxiliary bridge means having a configuration in which a connection point is connected to an AC power supply, and a reactor, a capacitance, and a load circuit between the intermediate connection point of each of the uncommon arms and the power supply, and the voltage of the AC power supply. Alternatively, first instantaneous value detecting means for detecting one or more of instantaneous values of the current flowing through the main bridge means or the DC output voltage applied to the load circuit, or the voltage of the AC power supply or the First estimated value detection for detecting one or more of estimated values of a current flowing through the main bridge means or a DC output voltage applied to the load circuit Any one of a first detection means composed of at least one of the above-mentioned means among the stages, and an instantaneous value of a voltage or an input current of an AC power supply or an instantaneous value of a DC output voltage applied to the load circuit. Second instantaneous value detection means for detecting one or more, or second estimation for detecting any one or more of respective estimated values of the voltage or input current of the AC power supply or the DC output voltage applied to the load circuit. Second detection means composed of at least one or more of the value detection means, first signal generation means for generating a first reference signal of an appropriate first frequency, and output of the first detection means Input means for calculating the conduction period of the switch device of the main bridge means, and first setting means for setting an appropriate first constant time,
A first measurement of a first elapsed time from an appropriate timing point of the first reference signal output from the first signal generating means.
Measuring means; first judging means for judging that the first elapsed time measured by the first measuring means has reached the first constant time set by the first setting means; A first gate control means for controlling the conduction of the switch device of the main bridge means after a certain period of time determined by the first determination means in the conduction period calculated by the calculation means, and a first equivalent to each of the first means. 2 signal generating means, 2nd calculating means, 2nd setting means, 2nd measuring means, 2nd
A converter having a determination means, a second gate control means, and a gate logic control means for controlling conduction of the switch device of the common arm by using the output of the first gate control means and the output of the second gate control means as inputs. Control device. 【請求項２】第１演算手段は、入力電圧検出手段出力ま
たは入力電圧推定値検出手段出力を第１演算増幅手段と
第１可変利得手段の入力とし、電流検出手段出力または
電流推定値検出手段出力および前記第１可変利得手段出
力は第１減算手段に入力し、前記第１減算手段の出力は
第２演算増幅手段の入力とし、前記第１演算増幅手段出
力と前記第２演算増幅手段出力を第１加算手段の入力と
して、第１ゲート制御手段にスイッチデバイスの導通制
御信号を出力する構成とした請求項１記載のコンバータ
制御装置。2. The first calculation means uses the input voltage detection means output or the input voltage estimated value detection means output as the input of the first operation amplification means and the first variable gain means, and the current detection means output or the current estimated value detection means. The output and the output of the first variable gain means are input to the first subtraction means, the output of the first subtraction means is the input of the second operational amplification means, and the output of the first operational amplification means and the output of the second operational amplification means. 2. The converter control device according to claim 1, wherein the first addition means is used as an input to output a conduction control signal for the switch device to the first gate control means. 【請求項３】第２演算手段は、入力電圧検出手段出力ま
たは入力電圧推定値検出手段出力を第３演算増幅手段と
第２可変利得手段の入力とし、入力電流検出手段出力ま
たは入力電流推定値検出手段出力かつ前記第２可変利得
手段出力は第２減算手段に入力し、前記第２減算手段の
出力は第４演算増幅手段の入力とし、前記第３演算増幅
手段出力と前記第４演算増幅手段出力を第２加算手段の
入力として、第２ゲート制御手段にスイッチデバイスの
導通制御信号を出力する構成とした請求項１記載のコン
バータ制御装置。3. The second calculation means uses the input voltage detection means output or the input voltage estimated value detection means output as the input of the third calculation amplification means and the second variable gain means, and the input current detection means output or the input current estimated value. The output of the detection means and the output of the second variable gain means are input to the second subtraction means, the output of the second subtraction means is input to the fourth operational amplification means, and the output of the third operational amplification means and the fourth operational amplification are provided. 2. The converter control device according to claim 1, wherein the means output is used as the input of the second adding means and the conduction control signal of the switch device is output to the second gate control means. 【請求項４】ゲートロジック制御手段は第１ゲート制御
手段出力と第２ゲート制御手段出力をＥＸ−ＮＯＲゲー
トの入力として、前記ＥＸ−ＮＯＲゲート出力と第１ゲ
ート制御手段出力をＡＮＤゲート入力として、前記ＡＮ
Ｄゲート出力で前記共通アームの前記スイッチデバイス
を導通制御する構成とした請求項１記載のコンバータ制
御装置。4. The gate logic control means uses the first gate control means output and the second gate control means output as inputs to the EX-NOR gate, and the EX-NOR gate output and the first gate control means output as AND gate inputs. , Said AN
The converter control device according to claim 1, wherein the switch device of the common arm is controlled to be conductive by a D gate output.