JPH08228196A - Circuit element for communication processing - Google Patents

Abstract

PURPOSE: To provide a highly versatile terminal processor by providing a pair of input/output terminals for transmitting and receiving data and plural terminals connected in parallel to a shift register and switching the input/output directions of the plural terminals. CONSTITUTION: This element is provided with a pair of the input/output terminals 64 and 66 for transmitting and receiving the data and the plural terminals 71-84 connected in parallel to the shift register 104. Terminal pins 85 and 86 are added for the input of mode selection signals and an abnormality detection circuit 305 monitors reception signals RXD inputted through the pin 64. For selection by mode selection input, when mode selection is set to 1, 1 at an address 0 for instance, the CIM is operated in an AD mode, both input number and output number become 5 for an I/O buffer 105 and an automatic transmission function is not imparted. Thus, just by adding only two pins 85 and 86, the selection of many functions is made possible and the CIM provided with the multiple functions is easily made into an LSI.

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、データ多重伝送シ
ステムに使用する通信端末装置に係り、特に動作モード
が任意に選択でき、一種類の端末装置でデータ伝送シス
テムの構成が可能な端末処理装置における回路素子に関
する。 【０００２】 【従来の技術】例えば、自動車などには、各種のランプ
やモータなどの電装品、それに自動車制御用の各種のセ
ンサやアクチュエータなどの電気装置が多数配置され、
その数は自動車のエレクトロニクス化に伴なって増加の
一途をたどっている。 【０００３】このため、従来のように、これら多数の電
気装置に対してそれぞれ独立に配線を行なっていたので
は、配線が極めて複雑で且つ大規模なものとなってしま
い、コストアップや重量、スペースの増加、或いは相互
干渉の発生など大きな問題を生じる。 【０００４】そこで、このような問題点を解決する方法
の一つとして、少ない配線で多数の信号の伝送が可能
な、多重伝送方式による配線の簡略化が提案されてお
り、その例として、本出願人による特願昭５７−１７５
３５号の出願(特開昭５８−７０６５７号公報参照)を挙
げることができる。 【０００５】図１に、このような多重伝送方式による自
動車内集約配線システムの一例を示す。この図１のシス
テムは信号伝送路として光ファイバケーブルＯＦを用
い、中央制御装置ＣＣＵ（以下、単にＣＣＵという。な
お、これは Central Control Unitの略）と、複数の端
末処理装置ＬＣＵ（以下、単にＬＣＵという。なお、こ
れは Local Control Unitの略）との間を光信号チャン
ネルで共通に結合したもので、光ファイバケーブルＯＦ
の分岐点には光分岐コネクタＯＣが設けてある。 【０００６】ＣＣＵは自動車のダッシュボードの近傍な
ど適当な場所に設置され、システム全体の制御を行なう
ようになっている。ＬＣＵは各種の操作スイッチＳＷ、
メータＭなどの表示器、ランプＬ、センサＳなど自動車
内に多数設置してある電気装置の近傍に、所定の数だけ
分散して配置されている。ＣＣＵ及び各ＬＣＵが光ファ
イバケーブルＯＦと結合する部分には光信号と電気信号
を双方向に変換する光電変換モジュールＯ／Ｅが設けら
れている。ＣＣＵはマイクロコンピュータを備え、シリ
アルデータによるデータ通信機能を持ち、これ対応して
各ＬＣＵには通信処理回路ＣＩＭ（以下、単にＣＩＭと
いう。なお、これはCimmunication Interface Adaptor
の略）が設けられ、ＣＣＵはＬＣＵの一つを順次選択
し、そのＬＣＵとの間でのデータの授受を行ない、これ
を繰り返すことにより１チャンネル光ファイバケーブル
ＯＦを介して多重伝送が可能になり、複雑で大規模な自
動車内配線を簡略化することができる。 【０００７】このような自動車内集約配線システムに用
いられるデータ伝送方式の一例を図２に示す。 【０００８】この図２はデータ伝送方式のシステム全体
を示すブロック図で、図において、１０は中央処理装置
（図１のＣＣＵに相当）、２０は信号伝送路（図１の光
ファイバケーブルＯＦに相当)、３０〜３２は末端処理
装置(図１のＬＣＵに相当)、４０はアナログ・ディジタ
ル変換器（以下、Ａ／Ｄという）、５１〜５８は外部負
荷である。なお、この例では、信号伝送路２０として電
気信号伝送路を用いた場合について示してあり、従っ
て、中央処理装置１０及び端末処理装置３０〜３２には
光電変換モジュールが不要で、このため、端末処理装置
３０〜３２の内容は実質的にＣＩＭだけとなっている。 【０００９】コンピュータ（マイクロコンピュータ）を
含む中央処理装置１０は、伝送路２０で各端末処理装置
３０〜３２と結合され、各種のセンサやランプ、アクチ
ュエータ、モータなどの電気装置からなる外部負荷５１
〜５８に対するデータの送出と、これらからのデータの
取込みを多重伝送方式によって行なう。このとき、アナ
ログデータを出力するセンサなどの外部負荷５７，５８
はＡ／Ｄ４０を介して端末処理装置３２に結合され、デ
ィジタルデータによる伝送動作が行なえるようになって
いる。 【００１０】信号伝送路２０は双方向性のものなら何で
もよく、電気信号伝送系に限らず光ファイバによる光信
号伝送系など任意のものが用いられ、これによる通信方
式はいわゆる半二重方式（Half Duplex）で、中央処理
装置１０から複数の端末処理装置３０〜３２のうちの一
つに対する呼び掛けに応じ、該端末処理装置の一つと中
央処理装置１０との間でのデータの授受が伝送路２０を
介して交互に行なわれるようになっている。 【００１１】このような半二重方式による多重伝送のた
め、中央処理装置１０から送出されるデータには、その
行先を表わすアドレスが付され、伝送路２０から受け取
ったデータに付されているアドレスが自らのアドレスで
あると認識した、各端末処理装置のうちの一つだけが応
答するようになっている。 【００１２】このように、中央処理装置１０からアドレ
スが付されて送出されたデータに応じて、そのアドレス
を理解し、それが自らのものであると判断した端末処理
装置の一つだけがそれに応答して自らのデータを中央処
理装置１０に送出することにより、上記した半二重方式
によるデータの伝送動作が得られることになる。 【００１３】また、この例では、各端末処理装置３０〜
３２の機能を特定のものに集約し、これら端末処理装置
３０〜３２のＬＳＩ化（大規模集積回路化）を容易にし
ている。そして、このときの特定の機能としては、上記
したデータ伝送機能、つまり半二重方式による多重伝送
に必要な機能と、各端末処理装置に付随しているＡ／Ｄ
４０などの外部機器を制御する機能の２種となってい
る。 【００１４】そして、この結果、データ伝送機能の専用
化が可能になり、例えば、自動車内での集約配線システ
ムに適用する場合には、上記した半二重方式とし、必要
な伝送速度やアドレスのビット数などをそれに合わせて
決めるなどのことができる。 【００１５】さらに、この多重伝送方式では、上記した
ようにＬＳＩ化した端末処理装置の機能をそのまま活か
し、中央処理装置１０にも手杞憂可能にしたものであ
り、この結果、中央処理装置１０としてデータ伝送機能
をもたない汎用のコンピュータ（マイクロコンピュータ
など）を用い、これに上記したＬＳＩ化端末処理装置３
３を組合わせるだけで中央処理装置１０を構成すること
ができ、中央処理装置１０のコンピュータに必要なソフ
トウエア面での負荷を軽減させることができると共に、
端末処理装置の汎用性を増加させることができる。 【００１６】そして、この結果、上記したＬＳＩ化や専
用化をさらに有利に進めることができるようになってい
る。 【００１７】このような共用化のため、これらの端末処
理装置３０〜３２（以下、これらもすべてＣＩＭとい
う）とＣＩＭ３３は全て同じ構成に作られ、外部からの
モード設定によりＤＩＯＩモード、ＡＤモード、ＭＰＵ
モードの３種のモードのいずれでも任意に選択して動作
し得るようになっている。 【００１８】なお、このＤＩＯモードとは、このＣＩＭ
が図２の３０〜３１として用いられたときに必要な動作
モードであり、以下、同様にＡＤモードとは図２のＣＩ
Ｍ３２に必要な動作モードで、ＭＰＵモードとは図２の
ＣＩＭ３３に必要な動作モードである。 【００１９】このようなＬＳＩ化されたＣＩＭの一例を
図３に示す。この図３において、６１〜８４はＬＳＩパ
ッケージの端子ピンで、６０はパッケージを表わす。端
子ピン６１と６２は電源用であり、端子ピン６３はリセ
ット信号入力用である。端子ピン６４は伝送路２０(図
２)に結合され、受信信号ＲＸＤが入力される。端子ピ
ン６５はクロック入力用であり、例えば、４ＭＨｚのク
ロックが供給される。端子ピン６６は伝送路２０に結合
され、送信信号ＴＸＤを出力する働きをするものであ
る。端子ピン６７〜７０はアドレスデータＡＤＤＲの入
力用で、４ビット分用意されている。 【００２０】なお、このアドレスデータＡＤＤＲは、デ
ータ伝送時におけるデータの宛先を示すデータである
が、さらに、このＣＩＭでは、このアドレスデータＡＤ
ＤＲによって上記したモード設定を行なうようにしてあ
る。端子ピン７１〜８４は外部機器との接続用であり、
上記した動作モードに応じてデータの入出力に使用され
てたり、制御信号の伝送用となったりする。 【００２１】１０１制御回路を表わし、この制御回路１
０１はシーケンスカウンタ３０３とシーケンスデコーダ
３０４を含み、このＣＩＭ内で必要とする種々の制御信
号をシーケンスカウンタ３０３の歩進に伴なって発生
し、このＣＩＭの動作をシーケンシャルに進める働きを
する。 【００２２】１０２は同期回路で、受信信号ＲＸＤのス
タートビットに調歩同期したクロックφ_Mとφ_Sを作る働
きをする。１０４は２４ビットのシフトレジスタで、シ
リアルデータの送信や受信、或いはシリアルデータとパ
ラレルデータの間での相互変換などに使用する。１０５
は１４ビットの入出力バッファで、外部負荷とシフトレ
ジスタ１０４との間でのパラレルデータのやり取りを行
なう働きをする。 【００２３】１０６はＡ／Ｄ制御回路で、外付けのＡ／
Ｄコンバータ４０（図２）を制御する働きをする。３０
６はアドレスデータで、端子ピン６７〜７０を介して外
部から設定入力されるアドレスデータＡＤＤＲに応じて
所定の信号を発生し、Ｉ／Ｏバッファ１０５の各ビット
の入出力方向を決定すると共に、後述する動作モード切
換のための信号を出力する働きをする。 【００２４】３０７はアドレス比較回路で、端子ピン６
７〜７０で設定してあるアドレスとシフトレジスタ１０
４の所定のビットに格納されたデータとを所定のタイミ
ングで比較し、受信したデータのアドレス判別を行な
う。３０８はエラー検出回路で、受信したデータに伝送
エラーがあったか否かを調べ、エラーがあったときとア
ドレスが一致しなかったときには、このＣＩＭの動作を
リセットする働きをする。 【００２５】次に、端子ピン６７〜７０によるアドレス
の設定について説明する。既に説明したように、図２の
システムでは、ＬＣＵ側のＣＩＭにはそれぞれ異なった
アドレスが割当ててあり、このアドレスをもとにして半
二重方式によるデータの多重伝送が行なわれるようにな
っている。 【００２６】そして、このアドレスをそれぞれのＣＩＭ
に割当てる働きをする入力がコンパレータ３０７に接続
されている４本の端子ピン６７〜７０であり、これらの
入力に与えるべきデータＡＤＤＲ₀〜ＡＤＤＲ₃により当
該ＣＩＭのアドレスが指定される。例えば、そのＣＩＭ
のアドレスを“１０”に指定するためには、アドレスデ
ータＡＤＤＲ₀＝０，ＡＤＤＲ₁＝１，ＡＤＤＲ₂＝０，
ＡＤＤＲ₃＝１とし、端子ピン６７〜７０に（１０１
０）が入力されるようにすればよい。 【００２７】なお、このＣＩＭでは、データ“０”は接
地電位、データ“１”は電源電圧Ｖ_ccによって表わされ
ているから、アドレス“１０”に対しては端子ピン６７
と６９を接地し、端子ピン６８と７０を電源に接続する
ことになる。 【００２８】ところで、このＣＩＭでは、アドレスデー
タＡＤＤＲがアドレスデコーダ３０６にも入力され、そ
の出力によりＩ／Ｏバッファ１０５の方向性が制御され
るようになっている。この結果、アドレスを指定する
と、Ｉ／Ｏバッファ１０５の１４本の端子ピン７１〜８
４のうちのいずれがデータ出力ポートとなるのかが決定
される。 【００２９】そして、このＣＩＭでは、アドレスがその
まま出力ポート数に対応するようになっている。従っ
て、いま、アドレスを“１０”と定めれば、Ｉ／Ｏバッ
ファの１４本の端子のうち１０本が出力ポートとなり、
残りの４本が入力ポートとなるように制御される。 【００３０】また、図３では省略してあるが、このアド
レスデコーダ３０６の出力は制御回路１０１のシーケン
スデコーダ３０４及びその他の回路にも与えられ、これ
により、図４に示すように、そのＣＩＭの動作モードが
切換えられるようになっている。すなわち、この例で
は、アドレスを“０”に設定したＣＩＭはＭＰＵモード
で、アドレスを“１”から“Ｄ”までの間に設定したＣ
ＩＭはＤＩＯモードで、そしてアドレスを“Ｅ”，
“Ｆ”のいずれかに設定したＣＩＭはＡＤモードでそれ
ぞれ動作するようにされる。 【００３１】次に、これらの動作モードのそれぞれにお
ける動作について説明する。まず、アドレスを“１”か
ら“Ｄ”までのいずれかに設定し、ＤＩＯモードに設定
すると、そのＣＩＭは図５の機能ブロック状態となる。 【００３２】そこで、伝送路２０から入力された受信信
号ＲＸＤは同期回路１０２に供給され、制御回路１０１
には受信信号ＲＸＤのクロック成分に調歩同期したクロ
ックφ_M，φ_Sが与えられ、これにより、制御回路１０１
が制御信号を発生し、シフトレジスタ１０４に受信信号
のデータ部分をシリアルに読込む。 【００３３】一方、アドレス比較回路３０７には、アド
レス“１”から“Ｄ”までのうちから予めその端末処理
装置に割り当てられたアドレスの一つが与えられてお
り、このアドレスとシフトレジスタ１０４の所定のビッ
ト位置に読込まれたデータとがアドレス比較回路３０７
によって比較され、両者が一致したときだけシフトレジ
スタ１０４内のデータがＩ／Ｏバッファ１０５に転送さ
れ、外部機器に与えられる。 【００３４】また、制御回路１０１はクロックで歩進す
るカウンタを含み、シーケンシャルな制御信号を発生
し、受信信号ＲＸＤによるデータをＩ／Ｏバッファ１０
５に与えたあと、それにひき続いて今度はＩ／Ｏバッフ
ァ１０５からシフトレジスタ１０４にデータをパラレル
に取り込み、外部機器から中央処理装置１０に伝送すべ
きデータをシフトレジスタ１０４の中にシリアルデータ
として用意する。 【００３５】そして、このデータをシフトレジスタ１０
４からシリアルに読み出し、送信信号ＴＸＤとして伝送
路２０に送出する。このときには、受信信号ＲＸＤに付
されていたアドレスがそのまま送信信号ＴＸＤに付され
て送出されるから、伝送路２０に接続されている他の端
末処理装置に受信されることはなく、一方、中央処理装
置１０は自らが送出したアドレスと一致していることに
よりこの送信信号ＴＸＤの取り込みを行ない、これによ
り半二重方式による１サイクル分のデータの授受が完了
する。 【００３６】こうして中央処理装置１０は、次の端末処
理装置に対するデータの送出を行ない、これを繰り返す
ことにより複数の各端末処理装置３０〜３２との間での
データの授受が周期的に行なわれ、多重伝送が可能にな
る。このときのシフトレジスタ１０４のデータ内容は図
６のＤＩＯモードに示すようになり、No.０からNo.５ま
での６ビット分は使用せず、No.６からNo.１９までの１
４ビットがＩ／Ｏバッファ１０５のデータＤＩＯに割当
てられる。 【００３７】そして、No.２０からNo.２３までの４ビッ
トのアドレスデータＡＤＤＲに割当てられ、No.２４は
スタートビットに割当てられている。なお、ＤＩＯデー
タに割当てられているビット数が１４となっているの
は、Ｉ／Ｏバッファ１０５が１４ビットのものとなって
いるからである。また、このため、このＣＩＭでは、Ｉ
／Ｏバッファ１０５に接続可能な外部負荷の最大数が端
子ピン７１〜８４（図３）までの１４となっている。 【００３８】このシステムによるデータ伝送の方式は、
調歩同期、双方向、反転二連送方式と呼ばれるもので、
ディジタルデータをＮＲＺ（nonreturn to zero）法に
より伝送するようになっており、その伝送波形は図７に
示すようになっている。すなわち、ＣＣＵ側のＣＩＭか
らＬＣＵ側のＣＩＭにデータを伝送するフレームを受信
フレームを送信フレームとすれば、受信フレームと送信
フレームが共に７４ビットで、従って１フレームが１４
８ビットとなっている。 【００３９】そして、受信フレームと送信フレームと
は、共に同じフレーム構成となっており、最初に２５ビ
ットの“０”があり、そのあとに調歩同期のための１ビ
ットの“１”からなるスタートビットが設けられ、それ
に続いて２４ビットの受信データＲＸＤは送信データＴ
ＸＤがＮＲＺ信号形式で伝送され、さらにこれらのデー
タの反転データＲＸＤ(バー上付き)又はＲＸＤ(バー上
付き)が伝送されるようになっている。なお、この反転
データＲＸＤ(バー上付き)又はＲＸＤ(バー上付き)を伝
送しているのは、伝送エラーチェックのためである。 【００４０】既に説明したように、このシステムでは、
半二重方式により多重伝送が行なわれるから、受信フレ
ームのデータＲＸＤの先頭の４ビットには、ＣＣＵがそ
のとき呼び掛けを行なう相手となるＬＣＵのアドレスデ
ータＡＤＤＲが図６に示すように付され、これに応答し
てそのＬＣＵから送出される送信フレームのデータＴＸ
Ｄの先頭４ビットには同じアドレスデータＡＤＤＲが付
されて伝送される。 【００４１】なお、ＬＣＵ側から送信フレームが伝送さ
れるのは、ＣＣＵ側で呼び掛けたＬＣＵに限られるか
ら、送信データＴＸＤにアドレスが付加されていなくて
もＣＣＵ側ではそのデータがいずれのＬＣＵからのもの
であるかは直ちに判断できる。従って、送信フレームの
データＴＸＤには、必ずしもアドレスを付す必要はな
く、データＴＸＤの先頭４ビットを（００００）などＬ
ＣＵのいずれのアドレスとも一致しないデータとしても
よい。 【００４２】次に、アドレスを“Ｅ”又は“Ｆ”のいず
れか一方に設定すると、そのＣＩＭはＡＤモードとな
り、その機能ブロックは図８に示す状態に切換えられ
る。Ａ／Ｄ制御回路１０６は図２における端末処理装置
３２として使用した場合に必要なＡ／Ｄ４０の制御機能
を与えるためのもので、アナログ信号発生するセンサな
どの外部負荷５７，５８からのデータをＡ／Ｄ４０によ
ってディジタル化してシフトレジスタ１０４に取り込む
ために必要な制御機能を与える働きをする。なお、その
他は図５の場合と同じである。 【００４３】このＣＩＭがＡＤモードによる動作を行な
うように設定された場合のシフトレジスタ１０４に格納
されるデータの内容は図６のＡＤモードに示すようにな
り、No.０からNo.７までの８ビットがＡ／Ｄ４０を介し
て外部負荷５７，５８などから取込んだＡＤデータ格納
用で、No.８，No.９の２ビットがＡＤチャンネルデータ
格納用であり、これによりＤＩＯデータ用としてはNo.
１０からNo.１９の１０ビットとなっている。なお、そ
の他はＤＩＯモードのときと同じである。 【００４４】また、このときのＡＤチャンネルデータと
は、マルチチャンネルのＡ／Ｄを使用した場合のチャン
ネル指定用のデータであり、この実施例ではＡ／Ｄ４０
として４チャンネルのものを用いているので、２ビット
を割当てているのである。 【００４５】Ａ／Ｄ制御回路１０６は、それ事態に専用
のシーケンスカウンタとシーケンスデコーダをもち、制
御回路１０１による制御動作とは独立に動作し、クロッ
クによって歩進し、シーケンシャルに制御を進める。そ
して、これにより外付けのＡ／Ｄ４０を制御し、最大で
４種類までの外部機器によるアナログデータを順次、周
期的にディジタル変換し、シリアルデータとして取り込
み、Ａ／Ｄ制御回路１０６内に設けられている４チャン
ネルのレジスタに順次書込むように動作する。 【００４６】一方、受信フレームの入力が終った時点
（図７の時点ｔ₀）でシフトレジスタ１０４に書込まれ
るデータのフォーマットは図６のＡＤモードとなるた
め、このシフトレジスタ１０４のＱ₈とＱ₉のビットには
２ビットからなるＡＤちデータが格納されている。そこ
で、Ａ／Ｄ制御回路１０６は、このＡＤチャンネルデー
タに基づいて、上記４チャンネルのレジスタに書込んで
ある、ＡＤデータを読出してそれをシフトレジスタ１０
４のＱ₀からＱ₇ビットに書込む。そして、このあとに続
く送信フレームの送出により、このＡＤデータが送信信
号ＴＸＤに含まれＣＣＵに伝送されることになり、ＡＤ
モードでの動作が得られることになる。 【００４７】ところで、このＣＩＭでは、上記したよう
に受信信号ＲＸＤの受信処理とそれに続く送信信号ＴＸ
Ｄの送信処理とは無関係に、常にＡ／Ｄ制御回路１０６
の中のレジスタにはＡＤデータが用意されている。従っ
て、このＣＩＭでは、どのようなタイミングで自分宛の
受信信号ＲＸＤが現われても、直ちにＡＤデータによる
送信信号ＴＸＤの伝送を行うことができ、Ａ／Ｄ４０の
動作により伝送処理が影響を受けることがなく、Ａ／Ｄ
変換動作に必要な時間のために伝送速度が低下するなど
の虞れがない。 【００４８】なお、このシステムでは、ＣＩＭをＬＳＩ
化するに際してＡ／Ｄ４０を外付けとし、ＣＩＭの汎用
化に際してのコストダウンを図るようになっている。つ
まり、図２で説明したように、このシステムではモード
の設定により一種類のＣＩＭをＬＣＵ３０〜３１として
も、ＬＣＵ３２としても、或いはＣＣＵ１０のＣＩＭ３
３としても使用できるようにしている。 【００４９】しかして、このとき、Ａ／Ｄを内蔵させて
しまうと、ＣＩＭ３０，３１，３３として使用したとき
に無駄なものとなり、しかも、一般に自動車の集約配線
システムに適用した場合には、ＣＩＭ３２として使用さ
れる個数の方が他のＣＩＭ３０，３１，３３として使用
される個数より少ないため、ＣＩＭの全部にＡ／Ｄを内
蔵させることによるメリットがあまりない。そのため、
Ａ／Ｄを外付けとしているのである。 【００５０】しかして、このＡ／Ｄの外付けのため、図
８から明らかなように、外付けのＡ／Ｄ４０に対して４
本の接続端子が必要になり、ＬＳＩ化した際に端子ピン
数の増加をもたらす虞れがある。そこで、この例では、
図３に示すような接続構成とし、ＣＩＭがＡＤモードに
設定されたときには、Ｉ／Ｏバッファ１０５の１４のポ
ートのうちの４本がＡ／Ｄ４０に対する接続端子として
使用されるようにしてある。 【００５１】すなわち、このＣＩＭでは、Ｉ／Ｏバッフ
ァ１０５が１４ポートとなっておりこれらは図６から明
らかなように、ＣＩＭがＤＩＯモードに設定されたとき
には全部が入出力ポートとして使用される可能性がある
が、ＡＤモードのときには最大でも１０ポートしか使用
されず、４ポートはＤＩＯデータの入出力には使用され
ないで余っている。 【００５２】そこで、この余った４ポートをＡＤモード
で切換え、Ａ／Ｄ４０に対する端子ピンとして使用すれ
ば、Ａ／Ｄを外付けにしても端子ピン数の増加はなく、
ＬＳＩ化に際して汎用性が増し、コストダウンが可能に
なる。 【００５３】次に、このＣＩＭのアドレスを“０”に設
定し、ＭＰＵモードに設定した場合について説明する。
このＭＰＵモードとは、図２のＣＩＭ３３として使用さ
れたときに必要な機能を与えるためのモードで、ＤＩＯ
モード及びＡＤモードで使用された場合と異なり、ＣＣ
Ｕ１０のマイクロコンピュータ（以下、単にマイコンと
いう）からデータが与えられると、それをシリアルデー
タとして伝送路２０に送信し、それに応答して返送され
てくるデータを受信したら、それをパラレルデータとし
てマイコンに転送させるという伝送インターフェース動
作を行なうモードである。 【００５４】ところで、これまでの説明では図７に関連
して説明したように、ＬＣＵ側のＣＩＭからみた説明を
主としていたため、ＣＣＵ側のＣＩＭからＬＣＵ側のＣ
ＩＭにデータを伝送するフレームを受信フレーム、反対
にＬＣＵ側からＣＣＵ側に伝送するフレームを送信フレ
ームとしてきたが、以後は図９に示すように、それぞれ
のＣＩＭからみてデータを送出するフレームを送信フレ
ーム、自らがデータを受け入れるときのフレームを受信
フレームとして説明する。 【００５５】従って、以後は、或るＣＩＭ、例えばＣＩ
Ｍ３３での送信フレームは他のＣＩＭ、例えばＣＩＭ３
０では受信フレームとなり、他方、ＣＩＭ３０での送信
フレームはＣＩＭ３３では受信フレームとなる。 【００５６】さて、図１０はこのＣＩＭにアドレス
“０”が設定され、ＣＰＵモードで動作するように制御
されたときの大まかな機能ブロック図で、この図１０か
ら明らかなように、ＣＯＵモードではＩ／Ｏバッファ１
０５（図３）、Ａ／Ｄ４０は機能を止められ、マイコン
とのは１４ビットのデータバスで結ばれる。なお、この
ときの端子ピンはＩ／Ｏバッファ１０５の入出力ポート
と共通に用いられ、端子ピンの増減は全く生じないよう
になっているのはいうまでもない。そして、この１４ビ
ット(１４本)の入出力のうち８ビットがデータ用であ
り、残り６ビットが制御信号用となっている。 【００５７】さて、このＣＰＵモードにおいては、シフ
トレジスタ１０４のデータ内容が図６のＭＰＵモードに
示すようにＱ₀からＱ₂₃までの２４ビットが全てＭＰＵ
データとなっており、マイコンは８ビットのデータバス
によってこのシフトレジスタ１０４にアクセスするよう
になっている。従って、マイコンとシフトレジスタ１０
４との間でのデータの授受には、その１サイクル当り３
回のアクセスとなる。 【００５８】一方、制御回路１０１はマイコンからの制
御信号を受け、シフトレジスタ１０４のＱ₀〜Ｑ₂₃の全
てのビットにマイコンからのデータが格納されると同時
に送信動作に入り、このデータが格納され終った時刻ｔ
_xから図９に示すように送信フレームの伝送を開始す
る。 【００５９】こうして送信フレームがＣＩＭ３３から伝
送されると、それに応じてＬＣＵ側のＣＩＭ３０〜３２
の一つが応答し、ひき続いてそのＣＩＭが送信を行うか
ら、時刻ｔ_xから１フレーム（１４８ビット）の伝送時
間が経過した時刻ｔ_yになると、シフトレジスタ１０４
の中にはＣＩＭ３３から呼掛けを行なったＣＩＭ（ＣＩ
Ｍ３０〜３２のうちの一つ）から伝送されたデータが可
搬性機能され終ることになる。 【００６０】そこで、ＣＩＭ３３の制御回路１０１は、
この時点ｔ_yにおいて割込要求ＩＲＱを発生し、これに
応じてマイコンがシフトレジスタ１０４のデータを読取
り、１サイクル分のデータ伝送を終了する。なお、この
ときのＣＩＭ相互間でのデータの授受動作は図５に関連
して説明したＤＩＯモードにおける場合と同じであるの
はいうまでもない。 【００６１】なお、以上に説明したＣＩＭは、特願昭５
８−４０５８１号、特願昭５８−１０４８８０号、特願
昭５８−１０６６６６号、それに特願昭５８−１０６６
６７号として本出願人によって出願された発明によるも
のであり、これらの出願にかかる明細書中にさらに詳し
く説明されているものである。 【００６２】 【発明が解決しようとする課題】ところで、このよあな
データ伝送システムにおいては、そこに使用されている
ＣＩＭにさらに多くの機能を要求されることが多い。そ
して、この場合にも、それらの機能を任意に選択し、組
合わせて使用し得るようにするのが望ましい。 【００６３】しかして、このような機能の選択、組合わ
せを任意に行なわせるためには、そのための設定入力を
ＣＩＭ内のデコーダなどに供給する必要があり、ＬＳＩ
パッケージの端子ピンを増設する必要を生じる。そし
て、このときに必要な端子ピンの増加数は、機能の選
択、組合わせの内容が増加するにつれて多くなり、ＬＳ
Ｉ化に対して大きな障害となってくる。 【００６４】本発明は、このような常時に鑑みてなされ
たもので、その目的は、ＬＳＩパッケージの端子ピン数
の増加を最小限に抑え、しかも多くの機能の選択と組合
わせが行なえるようにしたＣＩＭを提供するにある。 【００６５】 【課題を解決するための手段】この目的を達成するた
め、本発明は、ＬＳＩパッケージの端子ピンのうち、上
記した機能の選択と組合わせ設定のためのピンを複数の
ピンからなる複数のグループに分け、これら端子ピンの
グループ別組合わせ入力によるマトリクス選択により上
記した機能の選択と組合わせが行なわれるようにした点
を特徴とする。 【００６６】 【発明の実施の形態】以下、本発明によるＣＩＭ（端末
処理装置）について、図示の実施例によって説明する。
図１１は本発明の一実施例で、図において、８５，８６
は端子ピン、３０５は異常検出回路、３３０は自動送信
回路、３３１はモードデコーダであり、その他は第３図
の従来例と同じである。 【００６７】端子ピン８５，８６は、モードセレクト信
号ＭＳの入力用に増設したものである。異常検出回路３
０５は端子ピン６４を介して入力される受信信号ＲＸＤ
を監視し、この受信信号ＲＸＤの入力が予め定めてある
所定の期間以上にわたって跡切れた場合、これを異常の
発生と判断し、フェイルセーフ制御信号を発生する働き
をする。そして、このフェイルセーフ制御信号はＩ／Ｏ
バッファ１０５に供給され、その出力ポートの状態を所
定の状態に固定する働きをする。 【００６８】自動送信回路３３０はシーケンスカウンタ
３０３のカウント数を調べ、それが所定数値となったら
このカウンタ３０３のカウント出力に所定数をロード
し、シーケンスデコーダ３０４による制御状態が図９の
時点ｔ_xにおいて必要とする制御状態となるようにする
働きをする。 【００６９】図１２はアドレスデータＡＤＤＲ入力用の
４本の端子ピン（図１１の６７〜７０）と、モードセレ
クト信号ＭＳ入力用の２本の端子ピン（図１１の８５，
８６）だけを示したもので、この実施例においては、ア
ドレス入力モードセレクト入力とのマトリクスにより所
定の動作モードに対する設定が行なわれるようになって
いる。 【００７０】図１３はアドレスデータとモードセレクト
信号との組合わせによる動作モード設定の一実施例を示
すマトリクス図表で、４ビットのアドレスデータにより
設定されるアドレス“０”〜“Ｆ”と、２ビットのモー
ドセレクト信号ＭＳ₀，ＭＳ₁の設定とによりどのような
動作モードの設定が行なわれるかが示されている。 【００７１】ここで、それぞれの機能について説明す
る。接続形態とは、このＣＩＭ全体での動作モードをい
い、ＭＰＵ，ＤＩＯ，ＡＤの各動作モードについては既
に説明したとおりである。 【００７２】アドレスを“０”に設定し、モードセレク
ト入力を（０，０）以外に設定したときに得られる接続
形態である（ＴＥＳＴ０），（ＴＥＳＴ１）とは、ＬＳ
Ｉ化ＣＩＭの製品テストを容易に行なうことができるよ
うにした動作モードで、（ＴＥＳＴ０）に設定するとシ
ーケンスカウンタ３０３が通常時の４倍の速度でカウン
トを進めるようにされ、これによりＤＩＯモードとＡＤ
モードにおけるデータの受信と送信に必要な機能が正常
か否かのテストを短時間で終了させることができる。 【００７３】また、（ＴＥＳＴ１）に設定すると異常検
出回路３０５を短い待ち時間で動作させることができ、
その機能が正常か否かを効率良くテストすることができ
る。入出力方向とは、Ｉ／Ｏバッファ１０５の各端子の
入出力方向の設定のことでアドレスを“１”〜“Ｄ”の
中のいずれかに設定したＤＩＯモードにおいては既に説
明したとおり、このアドレスにより決定されるが、アド
レス“０”でモードセレクトが（０，０）のＭＰＵモー
ドではＩ／Ｏバッファ１０５はスルーにされその方向性
は無くなって双方向性となり、データの入力と出力はこ
のＣＩＭが接続されたマイコンによって制御されるよう
になる。 【００７４】一方、アドレスが“０”でモードセレクト
が（０，０）以外のとき、つまりテストモードのとき
と、アドレス“Ｅ”及び“Ｆ”のＡＤモードでは、モー
ドセレクト信号ＭＳ₀，ＭＳ₁によってＩ／Ｏバッファ１
０５の入出力方向が決定されるようになっている。 【００７５】フェイルセーフ機能とは、異常検出回路３
０５を能動化させ、その結果得られるＩ／Ｏバッファ１
０５の出力状態の固定機能のことで、その詳しい説明に
ついては後述するが、この実施例では、Ｉ／Ｏバッファ
１０５の入出力端子のうち、出力方向に設定されている
端子の出力データの状態を、異常が発生したら、その直
前の状態のままに固定する方法（これを現状維持といっ
ている）と、一律にオフしてしまう方法（これをＯＦＦ
といっている）とが選択できるようになっている。 【００７６】自動送信機能とは、このＣＩＭを小規模デ
ータ伝送システムに用い、ＣＩＭだけによる１対１伝送
システムを構成する場合に必要な機能で、その詳細につ
いては、これも後述するが、自動送信回路３３０を能動
化させるか否かによって、その付与の有無が選択される
ようになっている。 【００７７】なお、モードセレクト入力による選択は、
それぞれの機能で同じように作用する。従って、例えば
アドレス“０”でモードセレクトを（１，１）に設定す
れば、そのＣＩＭは、ＡＤ（ＴＥＳＴ０）モードで動作
し、Ｉ／Ｏバッファ１０５は入力数、出力数が共に５と
なり、フェイルセーフ機能はＯＦＦ方式、そして自動送
信機能は付与されない状態となる。 【００７８】従って、この実施例によれば、僅か２本の
端子ピン８５，８６の増設だけで多くの機能の選択が可
能になり、多機能を備えたＣＩＭのＬＳＩ化を容易に行
なうことができる。 【００７９】次に、異常検出回路３０５の詳細と、これ
により得られるフェイルセーフ機能について説明する。
このＣＩＭが用いられる伝送システムにおいては、ただ
１本の光ファイバケーブルなどの信号伝送路によって多
くの信号が伝送されているため、伝送路の断線などによ
る伝送障害が発生すると多数の電気機器の制御状態に影
響が及び、自動車などの安全面で問題を生じる虞れがあ
る。 【００８０】そこで、このようなシステムにおいては、
伝送系に障害など異常が発生したときには、それを確実
に検出し、その結果、電気機器など負荷の動作を、制御
が停止した場合にも自動車などの安全性に問題を生じる
虞れがより少ない方向に保持するようにするのが望まし
い。そこで、このために設けられているのが異常検出回
路３０５と、これによるフェイルセーフ機能である。 【００８１】図１４は異常検出回路３０５の一実施例
で、図において、５０１はタイマー用のカウンタ、５０
２は１ビットのレジスタとして働くフリップフロップ、
５０３〜５０６はアンドゲート、５０７はインバータで
ある。なお、３３１はアドレスデータＡＤＤＲとモード
セレクト信号ＭＳとのマトリクスにより動作するモード
デコーダを表わしており、その他は図１１の実施例と同
じである。 【００８２】カウンタ５０１は適当なクロックをカウン
トし、所定数をカウントするごとにキャリーアウト出力
ＣＯを発生する。そして、そのリセット入力Ｒにはアド
レス比較回路３０７（図１１）の出力であるアドレス一
致信号ＭＹＡＤＤＲが入力されるようになっている。 【００８３】モードデコーダ３３１は図１３に示した組
合わせで切換信号を発生し、所定の部分に供給している
が、このとき、フェイルセーフ機能に関しては図１３に
示すように、Ｉ／Ｏバッファ１０５の出力ポートの状態
を、それまでの状態とは無関係に全てＯＦＦにしてしま
うＯＦＦモードと、それまでの出力状態をそのまま保存
する現状維持モードの２種をもち、ＯＦＦモード信号は
アンドゲート５０３にそして現状維持モード信号はアン
ドゲート５０４にそれぞれ出力するようになっている。 【００８４】また、Ｉ／Ｏバッファ１０５は、その中に
データを書き込むときには書込用のクロックを入力ＣＫ
に供給するようになっている。つまり、シフトレジスタ
１０４（図１１）から所定のビットにデータＤを与えた
だけではＩ／Ｏバッファ１０５には何も書き込まれず、
データＤを印加した上でクロックを入力ＣＫに供給した
ときだけその中のデータが書き替えられるようになって
いるのである。 【００８５】そして、その入力ＣＬＲにクロックを入力
してやれば、そのときに書き込まれていたデータＤは全
てクリアされ、出力ポートのデータは全て０になり、こ
れらの出力ポートに接続されている電気機などの出力ポ
ートに接続されている電気器機などの負荷は全てＯＦＦ
されてしまうことになる。 【００８６】次に、この実施例の動作について説明す
る。カウンタ５０１はクロックにより常時カウント動作
し、信号ＭＹＡＤＤＲが入力されたときだけリッセトさ
れる。従って、信号ＭＹＡＤＤＲが入力されないと、ク
ロックの周波数及びカウンタ５０１のビット数で決まる
所定の周期ごとに、キャリーアウト出力ＣＯを発生す
る。 【００８７】一方、信号ＭＹＡＤＤＲはアドレス比較回
路３０７の出力であり、従って、このＣＩＭがＤＩＯモ
ード、ＡＤモード、それに後述する自動送信モードで使
用されたとき、自分宛のデータを受信するごとに発生す
る。そして、このＣＩＭを用いたデータ伝送システムに
おいては、それが正常な状態にある可搬性ぎり、所定の
期間内に必ず自分宛のデータ伝送が行なわれるものであ
ることは既に説明したとおりである。 【００８８】そこで、いま、カウンタ５０１のビット数
とそれに入力されるクロックの周波数を適当に選び、こ
のカウンタ５０１のキャリーアウト出力ＣＯが発生する
周期（これをＰＣＯとする）が、上記した自分宛データ
の最大伝送周期（これをＰＤとする）より所定値だけ大
となるように定めたとする。すなわち、ＰＣＯ＞ＰＤと
なるように定めたとする。 【００８９】そうすると、このＣＩＭがＬＣＵ３０〜３
２として組込まれたデータ伝送システム(図２)における
ＣＣＵ１０や伝送路２０の機能が正常に保たれている間
は、上記した所定の周期ＰＤ以内の期間で必ず、このＣ
ＩＭに対するデータの伝送が行なわれ、アドレス比較回
路３０７から信号ＭＹＡＤＤＲが発生されることにな
り、この結果、カウンタ５０１は上記したＰＣＯ＞ＰＤ
の条件のため、そのカウント値がカウントアウトに達す
る前に必ずリセットされてしまい、キャリーアウト出力
ＣＯが出力されることはなく、従って、フリップフロッ
プ５０２はリセットされたままにとどまっている。 【００９０】次に、何らかの異常、例えば、このＣＩＭ
に対する伝送路２０が断線するなどの異常が発生したと
する。そうすると、この異常が発生した時点以降、この
ＣＩＭに対するデータの受信は行なえなくなり、今度は
いつまで経っても信号ＭＹＡＤＤＲは現われなくなって
しまう。 【００９１】この結果、カウンタ５０１は、この異常が
発生した時点の直前に、このＣＩＭに対するデータが受
信された時点でリセットされたあと、リセットが掛けら
れないままでカウント動作だけが進められることにな
る。そこで、カウンタ５０１は、異常が発生した時点か
ら最大限、上記した周期ＰＣＯに対応した期間が経過し
た時点でキャリーアウト出力ＣＯを発生し、これにより
フリップフロップ５０２がセットされる。 【００９２】従って、このカウンタ５０１は、伝送シス
テムに異常がなく、データの受信が正常に行なわれてい
る間は出力ＣＯを発生せず、フリップフロップ５０２を
リセット状態に保つが、伝送システムに何らかの異常が
発生し、このＣＩＭによるデータの受信が不可能になる
と出力ＣＯを発生してフリップフロップ５０２をセット
するように動作することになり、このため、フリップフ
ロップ５０２の状態により異常の発生を知ることがで
き、異常検出機能が得られることになる。 【００９３】つぎに、このフリップフロップ５０２のＱ
出力はアンドゲート５０３，５０４のそれぞれの一方の
入力に結合されている。従って、上記のようにして異常
が検出され、フリップフロップ５０２がセットされる
と、これらのアンドゲート５０３，５０４が能動化され
る。 【００９４】一方、これらのアンドゲート５０３，５０
４のそれぞれの他方の入力にはモードデコーダ３３１か
らの現状維持モード信号とＯＦＦモード信号とがそれぞ
れ供給されるようになっている。なお、これら２種のモ
ード信号は図１３から明らかなように、両方同時に供給
されることはない。つまり、これらの信号間には、 現状維持モード信号（＋）ＯＦＦ信号＝１ の関係が与えられている。 【００９５】そこで、いま、モードデコーダ３３１によ
るフェイルセーフ機能の選択が現状維持モードになって
いたとすれば、異常が検出されたフリップフロップ５０
２のＱ出力が“１”になったとき、アンドゲート５０
３，５０４のうちのアンドゲート５０４の出力だけが
“１”になる。そこで、この結果、アンドゲート５０５
の出力は“０”に固定され、クロックＷＣＬＯＣＫ(バ
ー上付き)によるＩ／Ｏバッファ１０５のＣＫ入力に対
する書込みクロックの供給が禁止されてしまう。 【００９６】従って、このときは、異常が検出されると
その時点以降、Ｉ／Ｏバッファ１０５に対するデータの
書込み（書替え）が禁止されてしまうことになり、Ｉ／
Ｏバッファ１０５の出力データの状態は異常検出時点の
直前における状態のままに保持され、現状維持モードに
よるフェイルセーフ機能が得られることになる。 【００９７】一方、モードデコーダ３３１によるフェイ
ルセーフ機能の選択がＯＦＦモードになっていたとすれ
ば、このときには異常が検出されたとき、アンドゲート
５０３，５０４のうちのアンドゲート５０３の出力だけ
が“１”になり、この結果、インバータ５０７を介して
アンドゲート５０６が能動化され、クロックＷＣＬＯＣ
Ｋ(バー上付き)によるＩ／Ｏバッファ１０５のクリア入
力ＣＬＲに供給されるようになる。 【００９８】従って、このときには、異常が検出される
と、その直後にＩ／Ｏバッファ１０５のデータは全てク
リアされ、出力データは全て“０”、つまりＯＦＦされ
てしまうことになり、ＯＦＦモードによるフェイルセー
フ機能が与えられることになる。 【００９９】次に、異常検出回路３０５の他の一実施例
を図１５に示す。この実施例は、カウンタ５０１の最終
ビットの出力Ｑ_nを利用して異常発生の点減表示を行な
わせるようにしたもので、図１４の実施例と異なる点
は、アンドゲート５０８とオアゲート５０９が追加さ
れ、ＯＦＦモードでのフェイルセーフ機能が働いたと
き、カウンタ５０１の最終ビットの出力Ｑ_nを端子ピン
７１〜８４の一つに取り出すようにした点だけであり、
その他は図１４の場合と同じである。 【０１００】カウンタ５０１にはクロックが常時入力さ
れているから、ＭＹＡＤＤＲ信号が供給されなくなって
キャリーアウト出力ＣＯを発生し、フリップフロップ５
０２をセットした後もこのカウンタ５０１はカウント動
作を継続しており、従って、その最終ビットの出力Ｑ_n
には前記の周期ＰＣＯを１サイクルとしたディーティ比
が５０％のパルス（矩形波）が連続して得られている。 【０１０１】そこで、端子ピン７１に接続すべき外部負
荷を例えば自動車のルームランプなどの電気機器として
おけば、異常が検出されるとそれまでのルームランプの
点灯消灯と無関係に、ルームランプが点滅を開始するこ
とになり、異常発生の表示を行なわせることができる。 【０１０２】なお、この図１５の実施例でオアゲート５
０９を用いているのは、端子ピン７１の共用化のため
で、この結果、この実施例では端子ピン７１に接続すべ
き外部負荷が上記のルームランプのように機器に限ら
れ、こうしなければ表示機器が活かせなくなっている。 【０１０３】そこで、異常検出表示出力用の端子ピンを
専用に設け、その端子ピンからアンドゲート５０８の出
力を直接取り出すようにしてやれば、端子ピンの節約は
得られないものの、使用する上での自由度は高くするこ
とができる。 【０１０４】ところで、カウンタ５０１がカウントアッ
プしてキャリーアウト出力ＣＯを発生するまでの時間
は、一つのＣＩＭに対するデータ伝送の周期ＰＤに比し
て充分大きくしておく必要があり、このため、上記の周
期ＰＣＯとしては例えば１００ｍＳ以上に選ぶ必要があ
る。 【０１０５】そこで、例えばクロックの周波数を４ＭＨ
ｚとすれば、カウンタ５０１のビットは２０ビット以上
のものを要することになってしまい、コストアップが著
しくなってしまう。 【０１０６】一方、図１１に示した実施例では、同期回
路１０２に４ビットのカウンタが含まれており、これに
より４ＭＨｚのクロックが分周されて信号φ_M，φ_Sとな
り、さらにこの信号φ_M，φ_Sが８ビットのシーケンスカ
ウンタ３０３でカウントされている。 【０１０７】そこで、この実施例では、シーケンスカウ
ンタ３０３のキャリーアウト出力をカウンタ５０１のク
ロックとして供給するようにし、これによりカウンタ５
０１に必要なビット数が８ビットと少なくて済むように
している。 【０１０８】次に、自動送信機能の詳細について説明す
る。これまでの説明は、このＣＩＭを図２に示すような
データ伝送システムに適用した場合についてのものであ
った。そして、この図２のシステムでは、多数のＬＣＵ
相互間でのデータ伝送制御のためにＣＣＵが設けられ、
このＣＣＵに含まれているマイコンなどによりシステム
全体の制御が適切に行なわれるようになっている。 【０１０９】このため、ＣＣＵや各ＬＣＵに使用されて
いるＣＩＭは、ＣＣＵ側でＭＰＵモードに設定された場
合にはマイコンからの制御により１フレーム分ごとのデ
ータＴＸＤの送信を開始し、一方、ＬＣＵ側でＤＩＯモ
ードに設定された場合にはＣＣＵ側から送信されたデー
タＴＸＤが受信データＲＸＤとして入力され、それが確
実に受信完了されたことにより自らの送信データＴＸＤ
の伝送を開始するようになっている。 【０１１０】従って、このＣＩＭを用いた伝送システム
においては、そこで必要とするデータ伝送機能を得るた
め、マイコンなどを備えたＣＣＵが不可欠であり、ＣＩ
Ｍだけで伝送システムを構成することはできない。即
ち、図１６のように、マイコンを用いないで２個のＣＩ
Ｍとだけを１本のＯＦなどで結合し、ＣＩＭをＭ
ＰＵモードにし、ＣＩＭをＤＩＯモードにしたとして
も、このままではいずれのＣＩＭからのデータの送信は
開始しないから、データ伝送機能は発揮されない。この
ことは両方のＣＩＭをＭＰＵモード、或いはＤＩＯモー
ドにしても同じである。 【０１１１】もっとも、この図１６のように構成した場
合でも、何らかの手段を用いていずれかのＣＩＭからデ
ータの送信を行なわせてやれば、それ以後、データ伝送
動作が開始され、交互にデータ伝送が継続されるように
することができる。 【０１１２】しかしながら、このようにして伝送を開始
させたとしても、このようなデータ伝送系にはノイズな
どによるデータ伝送誤りの発生が不可避であり、この結
果、ひとたび伝送エラーが発生すれば、その時点でデー
タ伝送動作はストップしてしまうことになり、従って安
定したデータ伝送動作は望めない。 【０１１３】一方、自動車内の配線システムとしては、
多数のＬＣＵを含む比較的大規模なデータ伝送システム
に限らず、２個のＬＣＵ相互間での多重伝送が行なえる
だけで充分であるという、比較的小規模なデータ伝送シ
ステムも必要になる場合がある。例えば、操舵輪コラム
の側面に設けたスイッチパネルと、ヘッドランプやホー
ンなどの被制御機器との間の配線システムなどがそれで
ある。従って、このようなシステムに対しては、もしも
可能なら図１６に示した小規模なデータ伝送システムの
使用が望ましい。 【０１１４】しかしながら、この程度の小規模データ伝
送システムに対しても、それを上記したＣＩＭを用いて
構成した場合には、一方のＣＩＭにマイコンなどによる
制御装置を設け、このＣＩＭにＣＣＵとしての機能を付
与したり、或いは２個のＬＣＵに対してさらにＣＣＵを
別に設けたりする必要があり、全体的な規模に比して割
高なシステムとなってしまうという欠点があった。 【０１１５】自動送信機能はこのような場合に対処する
ためのもので、２個のＣＩＭを伝送路を介して相互に結
合し、ＬＣＵの１対１伝送システムとするだけで直ちに
多重データ伝送を安定に行なわせることができ、小規模
データ伝送システムのローコスト化が可能で、自動車内
の集約配線化に有用な改良されたＣＩＭとするためのも
のであり、具体的には図１１に示すように自動送信回路
３３０を設け、この回路を必要に応じて能動化させるよ
うにしたものである。 【０１１６】さて、この自動送信回路３３０は、ＣＩＭ
データ送信動作の開始条件を、他のＣＩＭから送信され
たデータの受信動作終了によるものだけではなく、それ
に加え、電源投入後、所定時間経過したことによるも
の、及び、自らがデータ送信動作を終了したあと所定時
間以内に他のＣＩＭから送信されたデータが受信されな
かったことによるものとを追加する機能をはたすもの
で、図１６に示すような１対１伝送システムをこのＣＩ
Ｍによって構成するためには、一方のＣＩＭ、例えばＣ
ＩＭを自動送信モード（以下、これをアクチブモード
という）に、そして他方のＣＩＭ（この場合はＣＩＭ
）を自動送信無しモード（以下これをパッシブモード
という）に設定する。 【０１１７】なお、図１３に示すように、この実施例で
は、ＣＩＭをアクチブモードに設定するためには、アド
レスを“１”から“Ｄ”までのいずれか一つに設定し
（このときには、図１３から明らかなようにＤＩＯモー
ドとなる）、さらにモードセレクト入力ＭＳ₁＝１，Ｍ
Ｓ₀＝０にそれぞれ設定するようになっており、パッシ
ブモードに設定するためには、同じくアドレスを“１”
から“Ｄ”までのいずれか一つに設定し、モードセレク
ト入力ＭＳ₁＝０にしてやるようになっている。 【０１１８】ところで、このアクチブモード及びパッシ
ブモードにおいても、そのデータ伝送動作におけるアド
レスの機能に変りはない。一方、図１６に示すような１
対１伝送システムにおいては、ＣＩＭとＣＩＭの間
で相互にデータがやり取りされる。従って、このときに
データ伝送を可能にするためには、ＣＩＭとＣＩＭ
の両方を同じアドレス（アドレス１〜Ｄの間に限る）に
設定してシステムを構成しなければならない。 【０１１９】なお、このため、アクチブモードでは同じ
アドレスに対してＩ／Ｏバッファの入力ポートと出力ポ
ートを反転させる必要があり、そのように構成してある
が、この点については後述する。 【０１２０】この実施例による自動送信回路３３０はゲ
ート回路とインバータ、それにフリップフロップで構成
され、それによりＣＩＭがアクチブモードに設定された
ときには、シーケンスカウンタ３０３のカウント出力が
Ｓ２５４になったとき、所定のタイミングで信号ＬＯＡ
Ｄ４９を発生し、シーケンスカウンタ３０３にＳ４９を
ロードする働きをするもので、これにより自分宛のデー
タを受信しなくても、一定の時間が経過したときにはデ
ータ送信動作が自動的に開始されるようにしたものであ
る。 【０１２１】こうして、ＤＩＯモードの中で、さらにア
クチブモードとパッシブモードに設定可能にしたＣＩＭ
を用い、図１６に示すようなＬＣＵの１対１伝送システ
ムを構成すると図１７のようになる。ここで、ＣＩＭ３
４はＤＩＯモードでかつアクチブモードに設定されたＣ
ＩＭを、そしてＣＩＭ３５はＤＩＯモードでかつパッシ
ブモードに設定されたＣＩＭをそれぞれ表わす。 【０１２２】従って、ＣＩＭ３４は図１１で示した自動
送信回路３３０が能動化されている以外は既に説明した
ＤＩＯモードにおけるＣＩＭとして動作し、他方、ＣＩ
Ｍ３５は自動送信回路３３０が能動化されないから、既
に説明したＤＩＯモードにあるＣＩＭと全く同じ動作を
するようになっている。 【０１２３】次に、図１１に示したＣＩＭを用いて構成
した図１７を示すような１対１伝送システムの動作につ
いて説明する。なお、上述のように、図１７におけるＣ
ＩＭ３４，３５は、いずれのもその基本的動作はＤＩＯ
モードにおけるものとなっている（特にＣＩＭ３５はＤ
ＩＯモードと全く同じである）から、以下の説明ではＤ
ＩＯモードの場合と異なる点についてだけ重点的に行な
う。 【０１２４】まず、自動車のエンジンキーが操作される
などして伝送システムの電源が投入されると、イニシャ
ライズが行なわれ、シーケンスカウンタ３０３の出力は
Ｓ０（なお、このＳはステージの略）にセットされる。
そして、それにひき続いてクロックφ_Mのカウントによ
り、このカウンタ３０３が歩進してゆく。 【０１２５】こうしてカウンタ３０３が歩進を開始して
ゆき、そのカウント出力がＳ２５になると、ＣＩＭ３
４，３５はいずれもアイドル状態になり、その後は受信
信号が入力されてくるのをただ待っているだけの状態に
なってしまう。 【０１２６】ところで、このシステムでは、図１７から
明らかなように、信号伝送路２０に結合されているのは
２個のＣＩＭ３４，３５だけであり、従って、これらが
いずれもアイドル状態に入ってしまえば、図１６で説明
したように、データ伝送動作はいつまで経っても開始さ
れない。 【０１２７】しかしながら、この図１７では、ＣＩＭ３
４，３５が図１１に示す本発明の実施例によるものであ
り、これによりＣＩＭ３５はアクチブモードに設定され
ている。一方、既に説明したとおり、本発明によるＣＩ
Ｍでもその基本的な動作は図３のＣＩＭと同じであり、
従って、アイドル状態にあってもＣＩＭ３４，３５のシ
ーケンスカウンタ３０３はクロックφ_Mのカウントをそ
のまま続けている。 【０１２８】そこで、図１７のシステムにおいて、イニ
シャライズ後にＣＩＭ３４，３５がアイドル状態に入る
と、それ以後、パッシブモードにあるＣＩＭ３５はその
ままアイドル状態にとどまっているが、ＣＩＭ３４はア
クチブモードに設定されているため、自動送信回路３３
０が能動化されており、この結果、シーケンシャルカウ
ンタ３０３のカウント出力がＳ２５４に達した後の所定
のタイミングで信号ＬＯＤＯ４９が発生し、シーケンシ
ャルカウンタ３０３の出力にＳ４９がロードされる。 【０１２９】既に説明したように、このＣＩＭ３４，３
５においても、図３ないし図８で説明したように、シー
ケンシャルカウンタ３０３のカウントデータによって伝
送動作が制御されている。従って、ＣＩＭ３４のシーケ
ンスカウンタ３０３の出力データがＳ４９にされると、
このＣＩＭ３４の動作はそれまでのアイドル状態からＤ
ＵＭＭＹ状態にジャンプし、その後、このシーケンシャ
ルカウンタ３０３の歩進によって２５ビットの“０”送
信と、それに続くＳ７４からのデータＴＸＤの送信動作
に入ることになる。 【０１３０】こうして、ひとたびＣＩＭ３４からデータ
の送信が開始すれば、このデータがアイドル状態にある
ＣＩＭ３５によって受信され、この結果、ＣＩＭ３４と
３５との間でのデータ伝送はＤＩＯモードで交互に１フ
レーム分ずつ行なわれ、２個のＣＩＭ３４と３５とによ
る１対１伝送システムによるデータ伝送が開始すること
になる。従って、このときのＣＩＭ３４とＣＩＭ３５の
状態遷移図を示すと図１８に示すようになる。 【０１３１】一方、このようにしてＣＩＭ３４と３５の
間でのデータ伝送動作が開始し、定常的な半二重方式に
よるデータ伝送が行なわれているときに伝送エラーが発
生したとすれば、ＣＩＭ３４と３５の両方がアイドル状
態になり、再びデータ伝送動作は停止されてしまう。 【０１３２】しかしながら、このときにも、ＣＩＭ３４
がアクチブモードにあるため、シーケンスカウンタ３０
３のカウント出力がＳ２５４になった時点で再びシーケ
ンスカウンタ３０３にＳ４９がロードされ、自動的にデ
ータ送信が開始される。 【０１３３】従って、この実施例によるＣＩＭによれ
ば、動作モードをアクチブモードとパッシブモードに選
択した上で図１７に示すように１対１伝送システムを構
成するだけで常に安定にデータ伝送を行なうことがで
き、小規模なデータ伝送システムをローコストで構成す
ることができる。 【０１３４】ここで、本発明の一実施例におけるモード
選択とＩ／Ｏバッファ１０５の入出力ポートの切換えに
ついて説明する。既に説明したように、図１１に示した
本発明の一実施例では、ＤＩＯモードのときにアクチブ
モードとパッシブモードとに選択設定が可能で、アクチ
ブモードでは自動送信回路３３０が能動化されるように
なっているが、その他、ＤＩＯモードによるデータ伝送
動作やその他の構成は図３のＣＩＭと同じであり、その
ため、ＤＩＩＯモードではＩ／Ｏバッファ１０５のポー
トの方向性がアドレスによって決められ、アドレスがそ
のまま出力ポート数となるようにしてある。 【０１３５】例えば、ＤＩＯモードには４ビットのアド
レスの“１”から“Ｄ”が対応しているが、アドレスを
“１”にすれば、Ｉ／Ｏバッファ１０５の１４ビットの
ポートのうち、１ビットが出力ポートで１３ビットが入
力ポートとなり、アドレス“Ｄ”では１３ビットが出力
ポートで１ビットが入力ポートになる。 【０１３６】一方、これも既に説明したとおり、図１７
のような１対１伝送システムでは、両方のＣＩＭ３４と
３５のアドレスを一致させておかなければ、データの伝
送は行なえない。 【０１３７】しかして、この図１７のシステムでは、一
方のＣＩＭ、例えばＣＩＭ３４から送信されたデータは
必ずＣＩＭ３５によってだけ受信され、他方、ＣＩＭ３
５が送信したデータはＣＩＭ３４でしか受信されないか
ら、これら両方のＣＩＭ３４と３５でＩ／Ｏバッファ１
０５の入力ポート数と出力ポート数とを同じにしたので
は、データ伝送に無駄が生じ、伝送可能なビット数を有
効に利用できなくなってしまう。 【０１３８】つまり、データ伝送の本質から、このよう
な１対１伝送システムにおける一方のＣＩＭにおける入
力ポートのデータは他方のＣＩＭにおける出力ポートに
よって受信されれなければデータ伝送が行なわれたこと
にならないから、一方のＣＩＭにおける入力ポートの数
は他方のＣＩＭにおける出力ポートの数に等しくし、反
対に一方のＣＩＭの出力ポート数は他方のＣＩＭの入力
ポート数に等しくするのが最も望ましい。 【０１３９】そこで、この実施例では、アドレスによる
Ｉ／Ｏバッファ１０５の入出力ポートの切換を、パッシ
ブモードでは図３のＣＩＭと同様に行ない、他方、アク
チブモードに設定されたときには、パッシブモード時と
反対に、アドレス数が入力ポート数に対応して行なわれ
るようにしてある。 【０１４０】例えば、いま、図１７のＣＩＭ３４と３５
がアドレス“１”に設定されていたとすれば、ＣＩＭ３
５ではＩ／Ｏバッファ１０５の１４本のポートのうち、
１本が出力ポート、１３本が入力ポートとなるのに対し
て、アクチブモードにあるＣＩＭ３４では出力ポートが
１３本、入力ポートが１本となり、１対１伝送における
データ転送機能を充分に活用することができる。 【０１４１】なお、既に説明したとおり、本発明のＣＩ
Ｍがアクチブモードに設定されたときには、電源投入
後、或いはデータの伝送が途切れたあと、シーケンスカ
ウンタ３０３がＳ２５４に歩進してから自動送信動作に
入る。 【０１４２】そこで、いま、クロックφ_Mによるデータ
の伝送速度を２５０Ｋｂｉｒ／Ｓｅｃとすれば、約１ｍ
Ｓｅｃの待ち時間で自動送信動作に入るようなるが、こ
の時間はシーケンスカウンタ３０３の最大ビット数とク
ロックの周波数で任意に設定可能なことはいうまでもな
い。 【０１４３】また、図１１の実施例では、シーケンスカ
ウンタ３０３を利用して自動送信に入るまでの時間を設
定しているため、アクチブモードでの動作に必要な構成
の付加が少なくローコストで済む。 【０１４４】なお、このアクチブモードとパッシブモー
ドに設定して動作が可能なＣＩＭについては、前掲の特
願昭５８−１０４８８０号の明細書中にさらに詳しく説
明されているものである。 【０１４５】 【発明の効果】以上説明したように、本発明によれば、
ＣＩＭの機能選択をグループ別入力の組合わせによるマ
トリクスで行なうようにしたから、多数の機能別選択を
最小限の入力数で行なうことができ、端子ピンの必要数
を充分に少なく抑えてＬＳＩ化が有効に行なうことがで
き、しかも多数の機能に切換えて使用することができる
汎用性の高いＣＩＭを容易に提供することができる。Detailed Description of the Invention [0001] The present invention relates to a data multiplex transmission system.
Related to the communication terminal device used for the system, especially the operation mode
Can be selected as desired, and data transmission system can be
Circuit elements in terminal processing equipment
I do. [0002] 2. Description of the Related Art For example, various lamps are used in automobiles and the like.
And electrical components such as motors, and various automobile control
There are many electric devices such as sensors and actuators,
The number will increase with the shift to electronics in automobiles.
It's going all the way. Therefore, as in the past, many of these electric
Because the wiring was done independently for each device
Makes wiring extremely complex and large.
Cost, weight, space, or mutual
It causes big problems such as interference. Therefore, a method for solving such a problem
As one of these, it is possible to transmit a large number of signals with few wires
However, simplification of wiring by multiplex transmission system has been proposed.
As an example, Japanese Patent Application No. 57-175 by the present applicant
No. 35 application (see JP-A-58-70657) is filed.
I can do it. FIG. 1 shows an automatic transmission system using such a multiplex transmission system.
An example of the integrated wiring system in a vehicle is shown. This system in Figure 1
The system uses an optical fiber cable OF as a signal transmission line.
Central control unit CCU (hereinafter, simply referred to as CCU.
Oh, this is an abbreviation for Central Control Unit) and multiple ends
Powder processing unit LCU (hereinafter referred to simply as LCU.
This is an abbreviation for Local Control Unit)
Optical fiber cable OF
An optical branch connector OC is provided at the branch point. The CCU is located near the dashboard of a car.
Installed at an appropriate place to control the entire system
It has become. LCU is various operation switches SW,
Indicators such as meter M, lamp L, sensor S, etc.
In the vicinity of a large number of electric devices installed in the
It is distributed and arranged. CCU and each LCU are optical fiber
The optical signal and the electrical signal are connected to the part connected to the IVA cable OF.
A photoelectric conversion module O / E for converting light into two directions is provided.
Have been. The CCU has a microcomputer and
It has a data communication function by ALDATA and supports it.
Each LCU has a communication processing circuit CIM (hereinafter simply referred to as CIM
Say. In addition, this is the Communication Interface Adapter
Is abbreviated) and the CCU selects one of the LCUs in sequence.
, And exchanges data with that LCU.
1-channel optical fiber cable by repeating
Multiplex transmission becomes possible via OF, and complex and large-scale
Wiring inside the vehicle can be simplified. For such an integrated wiring system in an automobile
An example of the data transmission method that can be used is shown in FIG. FIG. 2 shows the entire data transmission system.
In the figure, 10 is a central processing unit.
(Corresponding to CCU in FIG. 1), 20 is a signal transmission line (optical in FIG. 1)
(Corresponding to fiber cable OF), 30 to 32 are end treatment
Device (corresponding to LCU in Fig. 1), 40 is an analog digitizer
Converters (hereinafter referred to as A / D) 51 to 58 are external negative
It is a load. It should be noted that in this example, the signal transmission line 20 is an electric signal.
It shows the case where the air signal transmission line is used.
In the central processing unit 10 and the terminal processing units 30 to 32,
No photoelectric conversion module is required, and therefore the terminal processing device
The contents of 30 to 32 are substantially only CIM. A computer (microcomputer)
The central processing unit 10 includes the transmission line 20 for each terminal processing unit.
Combined with 30-32, various sensors, lamps, activators
External load 51 consisting of electric devices such as a user and a motor
To send data to and receive data from
The acquisition is performed by the multiplex transmission method. At this time, Ana
External loads 57, 58 such as sensors that output log data
Is connected to the terminal processing device 32 via the A / D 40,
Being able to perform transmission operations using digital data
There is. If the signal transmission line 20 is bidirectional,
Not only the electrical signal transmission system,
Any communication system such as a signal transmission system is used.
The formula is the so-called Half Duplex method, with central processing
One of the plurality of terminal processing devices 30 to 32 from the device 10
One of the terminal processing device and the middle
Data transfer between the central processing unit 10 and the transmission line 20
It is supposed to be performed alternately through. [0011] Multiplex transmission by such a half-duplex system is possible.
Therefore, the data sent from the central processing unit 10
An address indicating the destination is attached and received from the transmission path 20.
The address attached to the collected data is your own address
Only one of the terminal processing devices that
I'm supposed to answer. Thus, the address from the central processing unit 10 is
Address depending on the data sent with the address
Terminal processing that understands and determines that it is their own
Only one of the devices responds to the central processing of its data.
By sending to the processing device 10, the half-duplex method described above
Thus, the data transmission operation according to is obtained. Further, in this example, each terminal processing device 30-
These terminal processing devices are provided by consolidating 32 functions into specific ones.
30-32 LSI (Large-scale integrated circuit) made easy
ing. And as a specific function at this time, the above
Data transmission function, that is, multiplex transmission by half-duplex method
Required functions and A / D attached to each terminal processor
It has two types of functions to control external devices such as 40
It As a result, the data transmission function is exclusively used.
Is becoming possible. For example, an integrated wiring system in a car
If you want to apply the
According to the appropriate transmission speed and the number of bits of the address
You can decide. Furthermore, in this multiplex transmission system,
To utilize the functions of the terminal processing device that has been implemented as an LSI
However, the central processing unit 10 is also capable of being uneasy.
As a result, the central processing unit 10 has a data transmission function.
General-purpose computer (microcomputer without
Etc.), and the above-described LSI terminal processing device 3
To configure the central processing unit 10 only by combining 3
Software required for the computer of the central processing unit 10.
While reducing the load on the software,
The versatility of the terminal processing device can be increased. As a result, as a result of the above-mentioned LSI and specialization.
It has become possible to further promote commercialization
It For such sharing, these terminal units
Processing devices 30 to 32 (hereinafter, these are all referred to as CIM
U) and CIM33 are all made in the same structure,
DIOI mode, AD mode, MPU depending on mode setting
Operates by selecting any of the three modes
Is ready to go. The DIO mode is the CIM
Operations required when is used as 30 to 31 in FIG.
Mode, and hereinafter AD mode is also referred to as CI in FIG.
MPU mode is an operation mode required for M32.
This is an operation mode required for the CIM 33. An example of such an LSI CIM
As shown in FIG. In FIG. 3, 61 to 84 are LSI patterns.
The package terminal pins 60 represent the package. end
The child pins 61 and 62 are for power supply, and the terminal pin 63 is a reset.
Input signal. The terminal pin 64 is used for the transmission line 20 (Fig.
2), and the reception signal RXD is input. Terminal pin
The clock 65 is for clock input, for example, a clock of 4MHz.
Lock is supplied. The terminal pin 66 is coupled to the transmission line 20.
And functions to output the transmission signal TXD.
It The terminal pins 67 to 70 receive the address data ADDR.
For power, 4 bits are prepared. The address data ADDR is
Data indicating the destination of data during data transmission
However, in this CIM, the address data AD
The above-mentioned mode setting is performed by DR.
It The terminal pins 71 to 84 are for connection with an external device,
It is used for data input / output according to the operation mode described above.
Or for transmission of control signals. 101 represents a control circuit, and this control circuit 1
01 is a sequence counter 303 and a sequence decoder
Various control signals required in this CIM, including 304
Signal is generated as the sequence counter 303 advances.
The function of promoting the operation of this CIM sequentially
I do. Reference numeral 102 denotes a synchronizing circuit, which is a switch of the received signal RXD.
Clock φ that is start / stop synchronized with the start bit_MAnd φ_SMaking work
To 104 is a 24-bit shift register,
Send and receive real data, or serial data and
It is used for mutual conversion between larel data. 105
Is a 14-bit input / output buffer, which can
Exchanges parallel data with the register 104
It works. Reference numeral 106 denotes an A / D control circuit, which is an external A / D
It serves to control the D converter 40 (FIG. 2). 30
6 is address data, which is output via terminal pins 67-70.
According to the address data ADDR set and input from the
Generates a predetermined signal and outputs each bit of I / O buffer 105
The input / output direction of the
It functions to output a signal for conversion. Reference numeral 307 denotes an address comparison circuit, which is a terminal pin 6
Address set by 7 to 70 and shift register 10
The data stored in the predetermined bits of 4 and the predetermined timing
And the address of the received data is determined.
U An error detection circuit 308 transmits the received data.
Check whether there was an error, and
If the dresses don't match
It works to reset. Next, the address by the terminal pins 67 to 70
The setting of will be described. As already mentioned,
In the system, each CIM on the LCU side is different
An address is assigned, and based on this address, half
Multiplex transmission of data by the duplex system
ing. Then, this address is assigned to each CIM.
Input that functions to assign to
These are the four terminal pins 67-70 that are
Data ADDR to be given to input₀~ ADDR₃Due to
The address of the CIM is designated. For example, its CIM
To specify the address of "10",
Data ADDR₀= 0, ADDR₁= 1, ADDR₂= 0,
ADDR₃= 1 and terminal pins 67-70 (101
0) may be input. In this CIM, data "0" is not connected.
Ground potential, data "1" is power supply voltage V_ccRepresented by
Therefore, the terminal pin 67 for the address "10"
Ground 69 and 69 and connect terminal pins 68 and 70 to the power supply
Will be. By the way, in this CIM, the address data is
The data ADDR is also input to the address decoder 306,
Output controls the directionality of the I / O buffer 105.
It has become so. As a result, specify the address
And 14 terminal pins 71 to 8 of the I / O buffer 105
Determine which of 4 will be the data output port
Is done. In this CIM, the address is
It corresponds to the number of output ports as it is. Follow
Now, if the address is set to "10", I / O buffer
10 of the 14 terminals of the fa are output ports,
The remaining four ports are controlled to be input ports. Although not shown in FIG. 3, this ad
The output of the response decoder 306 is the sequence of the control circuit 101.
Also provided to the decoder 304 and other circuits, which
As shown in FIG. 4, the operation mode of the CIM becomes
It can be switched. Ie in this example
CMU with address set to "0" is in MPU mode
Then, set the address between "1" and "D" C
IM is in DIO mode and the address is "E",
CIM set to either “F”
Each is made to work. Next, in each of these operation modes,
The kicking operation will be described. First, the address is "1"
To “D” and set to DIO mode
Then, the CIM enters the functional block state of FIG. Therefore, the received signal input from the transmission line 20
No. RXD is supplied to the synchronization circuit 102, and the control circuit 101
Is a clock that is start-stop synchronized with the clock component of the received signal RXD.
Φ_M, Φ_SIs given, which gives the control circuit 101
Generates a control signal, and the shift register 104 receives the received signal.
The data part of is read serially. On the other hand, the address comparison circuit 307 has an add
Respond to the terminal processing in advance from "1" to "D"
One of the addresses assigned to the device is given
This address and the specified bit of the shift register 104
Data read in the address position is compared with the address comparison circuit 307.
The shift register is compared only when the two match.
Data in the I / O buffer 105 is transferred to the I / O buffer 105.
Provided to external devices. Further, the control circuit 101 advances by a clock.
Generates sequential control signals, including a counter
Then, the data by the received signal RXD is transferred to the I / O buffer 10
After giving it to 5, then this time I / O buffer
Data from the user 105 to the shift register 104 in parallel
Data from the external device to the central processing unit 10.
Serial data in the shift register 104
Prepare as. Then, this data is transferred to the shift register 10
Serially read from 4 and transmitted as transmission signal TXD
Send to path 20. At this time, the received signal RXD
The existing address is added to the transmission signal TXD as it is.
Other end connected to the transmission line 20
However, the central processing unit
The device 10 matches the address sent by itself.
This transmission signal TXD is further captured, and
Transfer of data for one cycle by the half-duplex method is completed
I do. In this way, the central processing unit 10 operates the next terminal processing.
Send data to the processing device and repeat this
As a result, a plurality of terminal processing devices 30 to 32
Data is exchanged periodically, enabling multiplex transmission.
It The data contents of the shift register 104 at this time are shown in the figure.
As shown in DIO mode No. 6, from No. 0 to No. 5
No. 6 to No. 19 is not used, 1 from No. 6 to No. 19
4 bits allocated to data DIO of I / O buffer 105
Be taken. 4 bits from No. 20 to No. 23
No. 24 is assigned to the address data ADDR of
It is assigned to the start bit. In addition, DIO day
The number of bits allocated to the data is 14
I / O buffer 105 has 14 bits
Because there is. Also, for this reason, in this CIM, I
The maximum number of external loads that can be connected to the I / O buffer 105
There are 14 child pins 71 to 84 (FIG. 3). The method of data transmission by this system is as follows.
It is called start-stop synchronization, bidirectional, reverse two-way transmission system,
NRZ (nonreturn to zero) method for digital data
The transmission waveform is shown in Fig. 7.
As shown. That is, is it the CIM on the CCU side?
Receives a frame that transmits data to the CIM on the LCU side
If a frame is a transmission frame,
Both frames are 74 bits, so one frame is 14
It has 8 bits. Then, the received frame and the transmitted frame
Both have the same frame structure.
There is a “0” in the set, and then 1 bit for start / stop synchronization.
A start bit consisting of a "1"
Following this, 24-bit received data RXD is transmitted data T
XD is transmitted in the NRZ signal format, and
Inverted data RXD (with bar top) or RXD (with bar top)
) Is transmitted. Note that this inversion
Transmit data RXD (bar top) or RXD (bar top)
It is sent to check the transmission error. As already explained, in this system,
Since multiplex transmission is performed by the half-duplex method, the reception frame
The CCU is located in the first 4 bits of the system data RXD.
, The address data of the LCU to be called
Data ADDR is attached as shown in FIG.
Data TX of the transmission frame transmitted from the LCU
The same address data ADDR is added to the first 4 bits of D.
And transmitted. The transmission frame is transmitted from the LCU side.
Is it limited to the LCU called on the CCU side?
, The address is not added to the transmission data TXD
On the CCU side, the data is from which LCU
It can be immediately judged whether or not. Therefore, the transmission frame
It is not always necessary to add an address to the data TXD.
The first 4 bits of the data TXD to L such as (0000)
Even if the data does not match any address of the CU
Good. Next, the address is either "E" or "F".
If set to either one, the CIM will be in AD mode.
Function block is switched to the state shown in FIG.
It The A / D control circuit 106 is the terminal processing device in FIG.
A / D40 control function required when used as 32
Is a sensor that generates an analog signal.
The data from which external load 57, 58 is read by the A / D 40.
Digitized and loaded into the shift register 104
It works to give the necessary control functions. Incidentally, that
Others are the same as the case of FIG. This CIM operates in the AD mode.
Stored in shift register 104 when set to
The contents of the data to be reproduced are as shown in the AD mode of FIG.
8 bits from No. 0 to No. 7 through A / D40
AD data stored from external loads 57, 58, etc.
2 bits of No. 8 and No. 9 for AD channel data
It is for storage, which makes it the No. for DIO data.
It is 10 bits from 10 to No. 19. In addition,
Others are the same as in the DIO mode. Further, the AD channel data at this time and
Is a channel when using multi-channel A / D.
This is data for specifying the flannel, and in this embodiment, A / D40
As it uses 4 channels, 2 bits
Is assigned. The A / D control circuit 106 is dedicated to that situation.
It has a sequence counter and sequence decoder of
It operates independently of the control operation by the control circuit 101,
Step forward and control sequentially. So
Then, this controls the external A / D40,
Analog data from up to four types of external equipment can be
Periodically digitally converted and imported as serial data
4 channels provided in the A / D control circuit 106
It operates to write sequentially to the register of the channel. On the other hand, when the reception frame has been input
(Time t in FIG.₀) Is written in the shift register 104
The format of the data is the AD mode shown in Fig. 6.
Therefore, the Q of this shift register 104₈And Q₉A bit of
Two-bit AD data is stored. There
Then, the A / D control circuit 106 uses this AD channel data.
Write to the above 4 channel register based on
Read some AD data and shift it
Q of 4₀To Q₇Write to a bit. And after this
This AD data is transmitted by transmitting a transmission frame.
Will be included in the TXD and will be transmitted to the CCU.
The operation in the mode can be obtained. By the way, in this CIM, as described above,
The reception processing of the reception signal RXD and the subsequent transmission signal TX
Regardless of the D transmission processing, the A / D control circuit 106 is always
AD data is prepared in the register in the table. Follow
In this CIM, at what timing
Even if the reception signal RXD appears, the AD data is immediately used.
Transmission of the transmission signal TXD can be performed, and the A / D 40
The transmission process is not affected by the operation, and A / D
The transmission speed decreases due to the time required for the conversion operation, etc.
There is no fear of In this system, the CIM is an LSI
A / D40 is externally attached when converting to CIM
It is designed to reduce the cost when converting. One
Mari, as explained in Figure 2, in this system mode
Setting one type of CIM as LCU30-31
, LCU32, or CIM3 of CCU10
It can be used as 3. At this time, however, by incorporating the A / D
If you use it as a CIM 30, 31, 33
Wasteful and, in general, integrated wiring for automobiles
When applied to the system, it is used as CIM32.
The number that is given is used as the other CIM 30, 31, 33
A / D is included in all CIMs
There is not much merit to store it. for that reason,
The A / D is externally attached. However, since this A / D is externally attached,
As is clear from 8, 4 for external A / D40
Book connection terminals are required, and terminal pins when integrated into an LSI
This may lead to an increase in the number. So in this example,
With the connection configuration shown in Fig. 3, the CIM is in AD mode.
When set, the 14 ports of the I / O buffer 105
4 of the terminals are connection terminals for the A / D 40
It is being used. That is, in this CIM, the I / O buffer is
The port 105 is 14 ports and these are clear from FIG.
As you can see, when the CIM is set to DIO mode
May all be used as input / output ports
However, only 10 ports are used at maximum in AD mode
However, 4 ports are not used for input / output of DIO data.
It's left over. Therefore, the remaining 4 ports are set in the AD mode.
Switch with and use as a terminal pin for A / D40
Therefore, the number of terminal pins does not increase even if the A / D is externally attached.
Greater versatility when integrated into LSI, enabling cost reduction
Become. Next, set the address of this CIM to "0".
The case in which the MPU mode is set to the MPU mode will be described.
This MPU mode is used as the CIM 33 in FIG.
DIO is a mode for giving necessary functions when
CC, unlike when used in AD mode and AD mode
U10 microcomputer (hereinafter simply referred to as a microcomputer
When the data is given from
Data to the transmission line 20 and returned in response.
When you receive the incoming data, make it parallel data
Transmission interface operation to transfer to a microcomputer
This is the mode in which work is performed. By the way, the description so far relates to FIG.
As explained above, the explanation as seen from the CIM on the LCU side
Since it was mainly, CIM on the CCU side to C on the LCU side
Frames that transmit data to IM receive frames, vice versa
The frame to be transmitted from the LCU side to the CCU side.
However, after that, as shown in FIG.
From the CIM of the
Receives a frame when it accepts data
Described as a frame. Therefore, hereinafter, a certain CIM, for example, CI
The transmission frame in M33 is another CIM, for example, CIM3.
0 indicates a received frame, while CIM30 transmits
The frame is a received frame in CIM33. Now, FIG. 10 shows the address of this CIM.
Set to "0" and control to operate in CPU mode
Figure 10 is a rough functional block diagram when
As is clear, in COU mode, I / O buffer 1
05 (Fig. 3), A / D40 has stopped its function, microcomputer
And are connected by a 14-bit data bus. In addition, this
The terminal pin at this time is the input / output port of the I / O buffer 105
Commonly used with, so that no increase or decrease in terminal pins
It goes without saying that it has become. And this 14
8 bits of the input / output of the 14 bits are for data
The remaining 6 bits are for control signals. Now, in this CPU mode, the shift
The data contents of the register 104 are changed to the MPU mode of FIG.
Q as shown₀To Q_{twenty three}All 24 bits up to MPU
It is data, and the microcomputer is an 8-bit data bus.
To access this shift register 104 by
It has become. Therefore, the microcomputer and the shift register 10
Data exchange with 4 is 3 per cycle.
It will be accessed once. On the other hand, the control circuit 101 is controlled by the microcomputer.
Q signal of the shift register 104₀~ Q_{twenty three}All of
At the same time that data from the microcomputer is stored in all bits
At the time t when this data is stored.
_xTo start transmission of the transmission frame as shown in FIG.
It Thus, the transmission frame is transmitted from the CIM 33.
When sent, CIMs 30-32 on the LCU side will be sent accordingly.
One of them responds and the CIM continues to transmit?
, Time t_xFrom one frame (148 bits)
Time t when the interval has elapsed_yThen, the shift register 104
Some of the CIM (CI
Data transmitted from one of M30-32) is acceptable
The portability function will end. Therefore, the control circuit 101 of the CIM 33 is
At this time t_yGenerates an interrupt request IRQ at
In response, the microcomputer reads the data in the shift register 104
Data transmission for one cycle is completed. In addition, this
The data transfer operation between CIMs is related to Fig.5.
The same as in the DIO mode described above.
Needless to say. The CIM described above is based on Japanese Patent Application No.
No. 8-40581, Japanese Patent Application No. 58-104880, Japanese Patent Application
Japanese Patent Application No. 58-106666 and Japanese Patent Application No. 58-1066.
According to the invention filed by the applicant as No. 67
Further details are given in the specification relating to these applications.
It is explained well. [0062] [Problems to be Solved by the Invention] By the way,
Used in data transmission systems
More functions are often required for CIM. So
Then, even in this case, those functions are arbitrarily selected and paired.
It is desirable that they can be used together. Therefore, the selection and combination of such functions are
In order to perform any setting, input the setting for that.
It is necessary to supply it to the decoder etc. in the CIM.
It is necessary to add the terminal pin of the package. Soshi
The number of terminal pins required at this time depends on the function selection.
The number of choices and combinations increases, and
It will be a major obstacle to I-ization. The present invention has been made in view of such a constant situation.
The purpose is the number of terminal pins of the LSI package.
Increase the number of features and combine many features
The purpose is to provide a CIM that can be adjusted. [0065] [Means for Solving the Problems]
Therefore, according to the present invention, among the terminal pins of the LSI package,
Multiple pins for selecting functions and combination settings
Divide into multiple groups of pins and
Matrix selection by combination input for each group
The point that the functions described above are selected and combined
It is characterized by. [0066] BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, a CIM (terminal according to the present invention will be described.
The processing device) will be described with reference to the illustrated embodiment.
FIG. 11 shows an embodiment of the present invention.
Is a terminal pin, 305 is an abnormality detection circuit, and 330 is automatic transmission
A circuit 331 is a mode decoder, and others are shown in FIG.
Is the same as the conventional example. The terminal pins 85 and 86 are connected to the mode select signal.
It was added for the input of No. MS. Abnormality detection circuit 3
05 is a reception signal RXD input through the terminal pin 64
Is monitored, and the input of this reception signal RXD is predetermined.
If the traces are cut off for more than a specified period of time,
A function that determines that a failure has occurred and generates a fail-safe control signal
do. And this fail-safe control signal is I / O
It is supplied to the buffer 105 and the state of its output port is stored.
It works to fix it in a fixed state. The automatic transmission circuit 330 is a sequence counter.
Check the count number of 303, and if it reaches a predetermined number,
Load a predetermined number into the count output of this counter 303
However, the control state by the sequence decoder 304 is shown in FIG.
Time t_xThe required control state in
Work. FIG. 12 shows the address data ADDR input
Four terminal pins (67-70 in Fig. 11) and mode select
2 terminal pins (85 in FIG. 11,
86) only, and in this embodiment,
Dress input mode Select by matrix with input
The setting for the fixed operation mode is now done
There is. FIG. 13 shows address data and mode select.
An example of operation mode setting by combination with a signal is shown.
In a matrix chart, with 4-bit address data
Addresses "0" to "F" to be set and 2-bit mode
Deselect signal MS₀, MS₁Depending on the setting of
It is shown whether the operation mode is set. Here, each function will be described.
It The connection form refers to the operation mode of this entire CIM.
The operating modes of MPU, DIO, and AD are already
As explained in. Set the address to "0" and select the mode.
Connection obtained when the input is set to anything other than (0,0)
The forms (TEST0) and (TEST1) mean LS
You can easily perform the product test of I-CIM.
If you set (TEST0) in the operation mode
-Counter 303 counts at 4 times faster than normal
The DIO mode and AD
Functions required for receiving and transmitting data in normal mode are normal
Whether or not the test can be completed in a short time. When set to (TEST1), the abnormality detection
The output circuit 305 can be operated with a short waiting time,
You can efficiently test whether the function is normal or not.
It The input / output direction refers to each terminal of the I / O buffer 105.
By setting the input / output direction, the address can be changed from "1" to "D".
In the DIO mode set to one of the
As you can see, this address determines
Mode "0" and mode select (0,0)
Mode, the I / O buffer 105 is turned through and its directionality
Disappears and becomes bidirectional, and data input and output
CIM is controlled by the connected microcomputer
become. On the other hand, when the address is "0", mode select
Is other than (0,0), that is, in test mode
And in AD mode at addresses “E” and “F”,
Deselect signal MS₀, MS₁By I / O buffer 1
The input / output direction of 05 is determined. The fail-safe function is the abnormality detection circuit 3
05 is activated and the resulting I / O buffer 1
05 fixed output state function, for detailed explanation
As will be described later, in this embodiment, the I / O buffer
Of the 105 input / output terminals, set to the output direction
If an error occurs, check the output data status of the pin directly
How to fix the previous state (this is called maintaining the status quo)
Is turned off) and a method of turning it off uniformly (turn this off
You can select and). The automatic transmission function means that this CIM is
Used for data transmission system, 1: 1 transmission by CIM only
This is a function that is necessary for configuring the system, and details about it.
As described later, the automatic transmission circuit 330 is activated.
Whether to grant or not is selected depending on whether or not to make it
It has become. The selection by the mode select input is
Each function works in the same way. So for example
Set the mode select to (1,1) at address "0"
If so, the CIM operates in AD (TEST0) mode.
However, the I / O buffer 105 has 5 inputs and 5 outputs.
, The fail-safe function is OFF method, and automatic transmission
The communication function is not added. Therefore, according to this embodiment, only two
Many functions can be selected simply by adding terminal pins 85 and 86
Function, and it is easy to implement a multi-function CIM LSI.
You can follow. Next, details of the abnormality detection circuit 305 and
The fail-safe function obtained by will be described.
In the transmission system where this CIM is used,
Multiple signal transmission lines such as a single optical fiber cable
Since many signals are being transmitted, it is possible that
If a transmission failure occurs, the control status of many electrical devices will be affected.
May affect the safety of automobiles.
It Therefore, in such a system,
If an abnormality such as a failure occurs in the transmission system, be sure of it
To detect and control the operation of loads such as electrical equipment.
Will cause a safety issue for automobiles even when the car stops
I would like to try to hold it in a less feared direction.
Yes. Therefore, the abnormality detection times are provided for this purpose.
The path 305 and the fail-safe function by this. FIG. 14 shows an embodiment of the abnormality detection circuit 305.
In the figure, 501 is a timer counter, and 50
2 is a flip-flop acting as a 1-bit register,
503 to 506 are AND gates, 507 is an inverter
is there. 331 is the address data ADDR and the mode
Mode operating by matrix with select signal MS
It represents a decoder, and the others are the same as those in the embodiment of FIG.
The same. The counter 501 counts an appropriate clock.
Output every time a predetermined number is counted
Generates CO. Then, the reset input R is
Address output from the output comparison circuit 307 (FIG. 11).
The input signal MYADDR is input. The mode decoder 331 is the set shown in FIG.
A switching signal is generated at the same time and is supplied to a predetermined part.
However, at this time, the fail-safe function is shown in Fig. 13.
As shown, the status of the output port of the I / O buffer 105
Are all turned off regardless of the state until then.
OFF mode and output state up to that point are saved as is
There are two types of current status maintenance mode, and the OFF mode signal is
AND gate 503 and the current status mode signal is
Output to the respective gates 504. Also, the I / O buffer 105 has
When writing data, input the clock for writing CK
It is designed to be supplied to. That is, the shift register
Data D is given to a predetermined bit from 104 (FIG. 11)
With nothing, nothing is written to the I / O buffer 105,
After applying the data D, the clock was supplied to the input CK.
Only when the data in it can be rewritten
Is there. Then, input a clock to the input CLR.
If you do, all the data D written at that time will be
Are cleared and all data at the output port becomes 0,
The output ports of electric machines etc. connected to these output ports.
All loads such as electric devices connected to the switch are off
Will be done. Next, the operation of this embodiment will be described.
It The counter 501 always counts by the clock
However, it is reset only when the signal MYADDR is input.
Be done. Therefore, if the signal MYADDR is not input,
Determined by lock frequency and number of bits in counter 501
Generates carry-out output CO every predetermined period
It On the other hand, the signal MYADDR is an address comparison signal.
Is the output of path 307, so this CIM is
Mode, AD mode, and automatic transmission mode described later.
When it is used, it is generated every time the data addressed to itself is received.
It And in the data transmission system using this CIM
In addition, if it is in a normal state
Data transmission to yourself is always performed within the period.
This is as already explained. Therefore, the number of bits of the counter 501 is now
And select the frequency of the clock input to it.
Carry-out output CO of counter 501 of
The cycle (this is PCO) is the above-mentioned self-addressed data
Greater than the maximum transmission cycle of (which is referred to as PD) by a predetermined value
Suppose that That is, PCO> PD
It is assumed that Then, this CIM is the LCU 30-3.
In the data transmission system (Fig. 2) incorporated as 2
While the functions of the CCU 10 and the transmission path 20 are normally maintained
Is always C during the period within the above-mentioned predetermined period PD.
Data is transmitted to IM and address comparison is performed.
Signal MYADDR will be generated from path 307.
As a result, the counter 501 has the above-mentioned PCO> PD.
Due to the condition of, the count value reaches the countout
Will always be reset before the
No CO is output, so the flip-flop is
502 remains reset. Next, some abnormality, for example, this CIM
When an abnormality such as disconnection of the transmission line 20 for
I do. Then, from the time this abnormality occurred,
It is no longer possible to receive data for CIM, this time
The signal MYADDR will not appear anymore
I will end up. As a result, the counter 501 is
The data for this CIM was received immediately before it occurred.
It will be reset when it is received and then reset.
Only the counting operation can proceed without being
It Therefore, whether the counter 501 is at the time when the abnormality occurs
From the maximum, the period corresponding to the above cycle PCO has elapsed
The carry-out output CO is generated when
The flip-flop 502 is set. Therefore, this counter 501 is
The system is normal and data is being received normally.
Output CO is not generated while the flip-flop 502 is turned on.
Keep in reset state, but something wrong with the transmission system
Occurs and it becomes impossible to receive data by this CIM
And output CO to set flip-flop 502
It will work as a
It is possible to know the occurrence of an abnormality from the state of the rop 502.
Then, the abnormality detection function will be obtained. Next, the Q of the flip-flop 502 is
The output is one of the AND gates 503 and 504.
It is tied to the input. Therefore, as described above,
Is detected and the flip-flop 502 is set
And these AND gates 503 and 504 are activated.
It On the other hand, these AND gates 503, 50
Mode decoder 331 to the other input of each of 4
The current mode maintaining signal and the OFF mode signal are respectively
Is being supplied. In addition, these two types
As shown in FIG. 13, the signal signals are supplied at the same time.
It will not be done. So between these signals, Current status maintenance mode signal (+) OFF signal = 1 Relationship is given. Therefore, the mode decoder 331 is now used.
Select the fail-safe function
If so, the flip-flop 50 in which the abnormality is detected
When the Q output of 2 becomes "1", AND gate 50
Only the output of AND gate 504 out of 3,504
It becomes "1". Therefore, as a result, AND gate 505
Output is fixed at "0" and clock WCLOCK
-Superscript) to CK input of I / O buffer 105
The supply of the write clock to be performed is prohibited. Therefore, at this time, if an abnormality is detected,
After that point, the data of the I / O buffer 105
Writing (rewriting) is prohibited, and I /
The state of the output data of the O buffer 105 is the one at the time of the abnormality detection.
The state is maintained as it was immediately before, and the current state is maintained.
Therefore, the fail-safe function can be obtained. On the other hand, the mode decoder 331
If the selection of the safe function is in the OFF mode,
For example, if an abnormality is detected at this time, AND gate
Only the output of AND gate 503 of 503 and 504
Becomes “1”, and as a result, via the inverter 507
AND gate 506 is activated and clock WCLOC
Clear input of I / O buffer 105 by K (bar superscript)
Will be supplied to the force CLR. Therefore, at this time, an abnormality is detected.
Immediately after that, all the data in the I / O buffer 105 is cleared.
Rear, output data are all "0", that is, turned off
And the fail save by OFF mode
Function will be given. Next, another embodiment of the abnormality detection circuit 305
Is shown in FIG. In this embodiment, the counter 501
Bit output Q_nUse the to display the reduced points of occurrence of abnormalities.
This is different from the embodiment of FIG.
Adds AND gate 508 and OR gate 509
And the fail-safe function in OFF mode worked.
The output Q of the last bit of the counter 501_nThe terminal pin
It is only the point that I took out to one of 71-84,
Others are the same as in the case of FIG. The clock is always input to the counter 501.
Therefore, the MYADDR signal is no longer supplied.
Generates carry-out output CO, and flip-flop 5
This counter 501 continues counting even after setting 02.
Production, so the output Q of its last bit_n
Is the duty ratio with the above cycle PCO as one cycle
Pulse of 50% (rectangular wave) is continuously obtained. Therefore, an external negative which should be connected to the terminal pin 71.
Loads as electrical equipment such as automobile room lamps
If an abnormality is detected, the room lamp up to that point will be
The room lamp can start blinking regardless of whether it is on or off.
Then, it is possible to display the occurrence of an abnormality. The OR gate 5 is used in the embodiment of FIG.
09 is used because the terminal pin 71 is commonly used.
As a result, in this embodiment, it should be connected to the terminal pin 71.
External load is limited to equipment like the room lamp above
If this is not done, the display device cannot be used. Therefore, the terminal pin for the abnormality detection display output is
It is provided exclusively and the AND gate 508 is output from the terminal pin.
If you take out the force directly, you can save the terminal pin.
Although it cannot be obtained, the degree of freedom in use should be high.
You can By the way, the counter 501 counts up.
Time to generate carry-out output CO
Is compared with the period PD of data transmission for one CIM.
Therefore, it is necessary to make it large enough.
It is necessary to select, for example, 100 mS or more as the term PCO.
It Therefore, for example, the clock frequency is set to 4 MHz.
If z, the number of bits of the counter 501 is 20 bits or more.
Will be required, and the cost increase will be significant.
It gets worse. On the other hand, in the embodiment shown in FIG.
Path 102 contains a 4-bit counter, which
The signal φ is obtained by dividing the clock of 4MHz._M, Φ_STona
And this signal φ_M, Φ_SIs an 8-bit sequence
Unta 303 is counting. Therefore, in this embodiment, the sequence cow
The carry-out output of the counter 303 to the counter 501.
It is supplied as a lock, so that the counter 5
So that the number of bits required for 01 is as small as 8 bits
are doing. Next, details of the automatic transmission function will be described.
It The explanation so far is that this CIM is as shown in FIG.
When applied to a data transmission system
It was. In addition, in this system of FIG.
CCU is provided to control data transmission between each other,
System by the microcomputer etc. included in this CCU
The whole control is properly performed. Therefore, it is used in CCU and each LCU.
If the CIM is set to MPU mode on the CCU side,
In the case of control, the data from each frame is controlled by the microcomputer.
Data TXD transmission starts, while the LCU side
If it is set to the mode, the data sent from the CCU side
Data TXD is input as received data RXD and
Due to the fact that the reception is completed, the transmission data TXD
To start the transmission of. Therefore, a transmission system using this CIM
In order to obtain the data transmission function required there.
Therefore, a CCU equipped with a microcomputer is indispensable.
It is not possible to configure the transmission system with M alone. Immediately
Then, as shown in Fig. 16, two CIs are used without using a microcomputer.
Only M and M are combined with one OF, and CIM is M
Assuming PU mode and CIM in DIO mode
However, if this is the case, data transmission from any CIM
Since it does not start, the data transmission function is not exerted. this
This means that both CIMs are in MPU mode or DIO mode.
It is the same even if it is de. However, in the case of the configuration as shown in FIG.
However, if you use some means,
Data transmission, data transmission after that
The operation is started and the data transmission is continued alternately.
can do. However, the transmission is started in this way.
Even if you do, there is no noise in such a data transmission system.
It is inevitable that data transmission errors will occur due to
As a result, once a transmission error occurs, the data will be
Data transmission operation will be stopped, thus
The specified data transmission operation cannot be expected. On the other hand, as a wiring system in an automobile,
Relatively large scale data transmission system including many LCUs
Not limited to this, multiplex transmission between two LCUs can be performed
Is sufficient, a relatively small data transmission system
A stem may also be needed. For example, steering wheel column
Switch panel on the side of the
The wiring system between controlled devices such as
is there. So for such a system, if
If possible, use the small-scale data transmission system shown in FIG.
Use is desirable. However, this kind of small-scale data transmission
For the transmission system, use the CIM described above.
When configured, one CIM can use a microcomputer
A control device is provided, and this CIM has a function as a CCU.
Or more CCU for 2 LCUs
It is necessary to provide it separately, and it is comparatively large compared to the overall scale.
There was a drawback that the system was expensive. The automatic transmission function handles such a case.
The purpose is to connect two CIMs to each other via a transmission line.
Immediately, just by setting up an LCU one-to-one transmission system
Stable multiplex data transmission, small scale
Low cost data transmission system is possible,
To make an improved CIM useful for integrated wiring of
Therefore, specifically, as shown in FIG.
330 to activate this circuit as needed.
It is a scam. Now, this automatic transmission circuit 330 is
The condition for starting the data transmission operation is transmitted from another CIM.
It is not only due to the end of data reception operation
In addition to the fact that a predetermined time has passed after the power was turned on,
And at a predetermined time after the data transmission operation is completed by itself.
Data sent from another CIM is not received within
The thing that adds the function of adding due to
Then, a CI transmission system as shown in FIG.
To configure by M, one CIM, eg C
IM automatic transmission mode (hereinafter, this is the active mode
, And the other CIM (in this case CIM
) Automatic transmission no mode (hereinafter this is passive mode
Set). In this embodiment, as shown in FIG.
To set the CIM to active mode.
Set the response to any one from "1" to "D"
(At this time, as is clear from FIG.
Mode selection input MS₁= 1, M
S₀= 0 is set for each
To set the mode to the same
Set to any one from "D" to "D" and select the mode.
Input MS₁It is set to = 0. By the way, this active mode and pass
Even in sub mode, the
There is no change in the function of the loess. On the other hand, as shown in FIG.
In a one-to-one transmission system, between CIM
Data is exchanged with each other. Therefore, at this time
CIM and CIM to enable data transmission
Both of them to the same address (only between addresses 1-D)
You must set and configure the system. Therefore, the same applies in the active mode.
I / O buffer input port and output port
Needs to be inverted and is configured that way
However, this point will be described later. The automatic transmission circuit 330 according to this embodiment is
Circuit, inverter, and flip-flop
Then the CIM was set to active mode
Sometimes, the count output of the sequence counter 303
When S254 is reached, the signal LOA is output at a predetermined timing.
D49 is generated and S49 is added to the sequence counter 303.
It acts as a loader, which allows you to
Even if you do not receive the
The data transmission operation is automatically started.
It Thus, in the DIO mode, further access is possible.
CIM that can be set to active mode and active mode
, And the LCU 1: 1 transmission system as shown in FIG.
FIG. 17 shows the structure of the system. Where CIM3
4 is DIO mode and C set to active mode
IM and CIM35 are in DIO mode and pass
Represents the CIMs set to the bus mode. Therefore, the CIM 34 can automatically display the CIM 34 shown in FIG.
As described above, except that the transmitter circuit 330 is activated.
Operates as CIM in DIO mode, while CI
Since the automatic transmission circuit 330 is not activated in M35,
Exactly the same operation as the CIM in the DIO mode described in
It is supposed to. Next, the configuration using the CIM shown in FIG.
The operation of the one-to-one transmission system as shown in FIG.
And explain. As described above, C in FIG.
The IM 34 and 35 each have a basic operation of DIO.
It is in the mode (especially CIM35 is D
It is exactly the same as the IO mode), so in the following explanation, D
Focus only on the differences from the IO mode.
U First, the engine key of the automobile is operated.
When the power of the transmission system is turned on by
Rise is performed and the output of the sequence counter 303 is
It is set to S0 (note that this S is an abbreviation for stage).
Then, following that, the clock φ_MBy the count of
Then, the counter 303 advances. In this way, the counter 303 starts stepping
When the count output reaches S25, CIM3
Both 4 and 35 become idle and receive after that
Just waiting for a signal to come in
turn into. By the way, in this system, from FIG.
As can be seen, what is coupled to the signal transmission line 20 is
There are only two CIMs 34 and 35, so these
Once both have entered the idle state, explained in Fig. 16.
As described above, the data transmission operation starts forever.
Not. However, in FIG. 17, CIM3
4, 35 are according to the embodiment of the present invention shown in FIG.
This puts the CIM35 in active mode.
ing. On the other hand, as described above, the CI according to the present invention
The basic operation of M is the same as that of CIM in FIG.
Therefore, even if it is in the idle state,
Sequence counter 303 is clock φ_MThe count of
It continues as it is. Therefore, in the system shown in FIG.
CIM34 and 35 go into idle after Charize
And after that, the CIM35 in passive mode
It remains idle, but CIM34
Since it is set to the active mode, the automatic transmission circuit 33
0 is activated, and as a result, sequential cow
Predetermined after the count output of the computer 303 reaches S254.
Signal LODO49 is generated at the timing of
S49 is loaded to the output of the local counter 303. As already described, this CIM 34,3
5 also, as described in FIG. 3 to FIG.
It is transmitted by the count data of the sequential counter 303.
The sending operation is controlled. Therefore, the CIM34 sequence
When the output data of the counter 303 is set to S49,
The operation of this CIM 34 is D from the previous idle state.
Jump to UMMY state and then this sequencer
25-bit “0” is sent by the step of the counter 303.
Signal and subsequent data TXD transmission operation from S74
Will enter. Thus, once the data from CIM34
This data is in the idle state when the transmission of
Received by CIM 35, resulting in CIM 34 and
The data transmission with 35 is alternated in DIO mode.
It is performed for each ram, and two CIMs 34 and 35
Data transmission by the one-to-one transmission system
become. Therefore, at this time, CIM34 and CIM35
A state transition diagram is shown in FIG. On the other hand, in this way, the CIMs 34 and 35 are
The data transmission operation between
Transmission error occurs while data transmission is being performed by
If so, both CIMs 34 and 35 are idle
Then, the data transmission operation is stopped again. However, even at this time, the CIM34
Is in the active mode, sequence counter 30
When the count output of 3 reaches S254, the seek is resumed.
S49 is loaded into the counter 303 and automatically
Data transmission is started. Therefore, according to the CIM according to this embodiment,
The active mode and passive mode.
Then, a one-to-one transmission system is constructed as shown in FIG.
You can always perform stable data transmission just by
A small data transmission system at low cost.
Can be Now, the mode in one embodiment of the present invention.
For selection and switching of I / O buffer 105 input / output ports
explain about. As already explained, as shown in FIG.
In one embodiment of the present invention, the active in DIO mode.
Mode and passive mode can be selected and set.
In automatic mode, the automatic transmission circuit 330 is activated.
However, other data transmission in DIO mode
The operation and other configurations are the same as those of the CIM shown in FIG.
Therefore, in DIIO mode, the port of I / O buffer 105 is
The directionality of the address is determined by the address, and the address
The number of output ports remains unchanged. For example, in the DIO mode, 4-bit add
The addresses "1" to "D" correspond, but the address
If set to “1”, the I / O buffer 105
Of the ports, 1 bit is an output port and 13 bits are an input
Outputs 13 bits at address "D"
One bit becomes an input port in the port. On the other hand, as described above, as shown in FIG.
In a one-to-one transmission system such as
If you do not match the address of 35, data transmission
It cannot be sent. Therefore, in the system of FIG.
The data sent from one CIM, eg CIM34,
Must be received only by CIM35, while CIM3
The data sent by 5 is received only by CIM34
I / O buffer 1 in both of these CIMs 34 and 35
Since the number of input ports and output ports of 05 are made the same
Has a waste of data transmission and has a bit number that can be transmitted.
It cannot be used effectively. That is, from the essence of data transmission,
In one CIM in a simple one-to-one transmission system
Data on the power port to the output port on the other CIM
Therefore, if it is not received, the data was transmitted.
The number of input ports in one CIM
Equals the number of output ports in the other CIM and
The number of output ports of one CIM in the pair is the input of the other CIM
Most preferably it should be equal to the number of ports. Therefore, in this embodiment, it depends on the address.
I / O buffer 105 I / O port switching is
In Cube mode, the same operation as in the CIM of FIG. 3 is performed.
When set to Chib mode,
On the contrary, the number of addresses corresponds to the number of input ports.
I am doing it. For example, now, the CIMs 34 and 35 of FIG.
Is set to address "1", CIM3
5 out of 14 ports of I / O buffer 105
One is an output port and 13 is an input port
And in CIM34 which is in active mode, the output port is
13 ports, 1 input port for 1: 1 transmission
The data transfer function can be fully utilized. As described above, the CI of the present invention is
When M is set to active mode, power on
Sequence or after the data transmission is interrupted.
Unta 303 advances to S254 and then starts automatic transmission operation
enter. Therefore, now, the clock φ_MData by
If the transmission speed of 250Kbir / Sec is about 1m
The automatic transmission operation starts during the waiting time of Sec.
Is the maximum number of bits of sequence counter 303 and
It goes without saying that the lock frequency can be set arbitrarily.
Yes. Further, in the embodiment shown in FIG.
Set the time until automatic transmission is started using Unta 303
Configuration required for operation in active mode
Addition is low and cost is low. Incidentally, this active mode and passive mode
For the CIM that can be set and operated,
Further details are given in the specification of Japanese Patent Application No. 58-104880.
It has been revealed. [0145] As described above, according to the present invention,
The function selection of CIM is managed by the combination of input by group.
Since it was decided to use Trix, many function-based selections were made.
Can be done with a minimum number of inputs and the required number of terminal pins
Can be effectively reduced to LSI by suppressing
Moreover, it can be used by switching to many functions.
A highly versatile CIM can be easily provided.

【図面の簡単な説明】 【図１】自動車内集約配線システムの一例を示す説明図
である。 【図２】ＣＩＭを用いたデータ伝送システムの一例を示
す説明図である。 【図３】ＣＩＭの従来例を示すブロック図である。 【図４】アドレスによるモードの切換えを示す説明図で
ある。 【図５】ＤＩＯモードにおける機能ブロック図である。 【図６】データ内容の一例を示す説明図である。 【図７】伝送波形の説明図である。 【図８】ＡＤモードにおける機能ブロック図である。 【図９】伝送波形の説明図である。 【図１０】ＭＰＵモードにおける機能ブロック図であ
る。 【図１１】本発明における端末処理装置の一実施例を示
すブロック図である。 【図１２】本発明の一実施例におけるモードセレクト入
力の説明図である。 【図１３】本発明におけるアドレス入力とモードセレク
ト入力によるマトリクス選択の一実施例を示す説明図で
ある。 【図１４】本発明における異常検出回路の一実施例を示
すブロック図である。 【図１５】本発明による異常検出回路の他の一実施例を
示すブロック図である。 【図１６】小規模データ伝送システムの概念図である。 【図１７】本発明による端末処理装置を用いた１対１伝
送システムの一実施例を示す概念図である。 【図１８】本発明による端末処理装置を用いた１対１伝
送システムの動作説明図である。 【符号の説明】 ６０ ＣＩＭパッケージ ６１〜８４ 端子ピン １０１ 制御回路 １０２ 同期回路 １０４ シフトレジスタ １０５ Ｉ／Ｏバッファ １０６ Ａ／Ｄ制御回路 ３０３ シーケンスカウンタ ３０４ シーケンスデコーダ ３０５ 異常検出回路 ３０６ アドレスデコーダ ３０７ アドレス比較回路 ３０８ エラー検出回路 ３３０ 自動送信回路 ３３１ モードデコーダBRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is an explanatory diagram showing an example of an integrated wiring system in a vehicle. FIG. 2 is an explanatory diagram showing an example of a data transmission system using CIM. FIG. 3 is a block diagram showing a conventional example of CIM. FIG. 4 is an explanatory diagram showing switching of modes by addresses. FIG. 5 is a functional block diagram in a DIO mode. FIG. 6 is an explanatory diagram showing an example of data contents. FIG. 7 is an explanatory diagram of a transmission waveform. FIG. 8 is a functional block diagram in AD mode. FIG. 9 is an explanatory diagram of a transmission waveform. FIG. 10 is a functional block diagram in MPU mode. FIG. 11 is a block diagram showing an embodiment of a terminal processing device according to the present invention. FIG. 12 is an explanatory diagram of mode select input according to an embodiment of the present invention. FIG. 13 is an explanatory diagram showing an example of matrix selection by address input and mode select input according to the present invention. FIG. 14 is a block diagram showing an embodiment of an abnormality detection circuit according to the present invention. FIG. 15 is a block diagram showing another embodiment of the abnormality detection circuit according to the present invention. FIG. 16 is a conceptual diagram of a small-scale data transmission system. FIG. 17 is a conceptual diagram showing an embodiment of a one-to-one transmission system using the terminal processing device according to the present invention. FIG. 18 is an operation explanatory diagram of the one-to-one transmission system using the terminal processing device according to the present invention. [Description of Codes] 60 CIM Package 61 to 84 Terminal Pin 101 Control Circuit 102 Synchronous Circuit 104 Shift Register 105 I / O Buffer 106 A / D Control Circuit 303 Sequence Counter 304 Sequence Decoder 305 Abnormality Detection Circuit 306 Address Decoder 307 Address Comparison Circuit 308 Error detection circuit 330 Automatic transmission circuit 331 Mode decoder

───────────────────────────────────────────────────── フロントページの続き (72)発明者 長谷川 明 茨城県勝田市大字高場2520番地 株式会社 日立製作所佐和工場内   ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Akira Hasegawa             2520, Takaba, Katsuda City, Ibaraki Prefecture             Hitachi Sawa Factory

Claims (1)

【特許請求の範囲】 １．シフトレジスタ(１０４)と、このシフトレジスタの
データをシリアル信号(ＴＸＤ)としてデータ伝送路(２
０)に送り出し、且つ前記データ伝送路からシリアル信
号(ＲＸＤ)を受信して前記シフトレジスタに格納する制
御回路とから構成された通信処理用回路素子において、 前記通信処理用回路素子は、 前記データ伝送路と前記制御回路との間でデータを送受
する少なくとも一対の入出力端子(６４、６６)と、 前記シフトレジスタとパラレルに接続された複数の端子
(７１〜８４)とを備え、 更に前記複数の端子の入出力方向を切り換える切り換え
回路(３０６又は３３１)を内蔵することを特徴とする通
信処理用回路素子。 ２．特許請求の範囲第１項において、 前記シフトレジスタとパラレルに接続された前記複数の
入出力端子は、データバスを介してマイクロコンピュー
タと接続されることを特徴とする通信処理用回路素子。 ３．特許請求の範囲第１項において、 前記シフトレジスタと前記複数の端子はＩ／Ｏバッファ
を介してパラレルに接続されると共に、前記複数の端子
は任意の電気装置に接続されることを特徴とする通信処
理用回路素子。 ４．シフトレジスタ(１０４)と、このシフトレジスタの
データをシリアル信号(ＴＸＤ)としてデータ伝送路(２
０)に送り出し、且つ前記データ伝送路からシリアル信
号(ＲＸＤ)を受信して前記シフトレジスタに格納する制
御回路とから構成された通信処理用回路素子において、 前記通信処理用回路素子は、 前記データ伝送路と前記制御回路との間でデータを送受
する少なくとも一対の入出力端子(６４、６６)と、 前記シフトレジスタとパラレルに接続された複数の端子
(７１〜８４)とを備え、 更に前記複数の端子の入出力方向を切り換える切り換え
回路(３０６又は３３１)を内蔵すると共に、 前記データ伝送路(２０)から受信したシリアル信号(Ｒ
ＸＤ)の状態を監視してシステムの異常を検出し、シス
テムの異常時にフェイルセーフ信号を発生する異常検出
回路を内蔵することを特徴とする通信処理用回路素子。 ５．シフトレジスタ(１０４)と、このシフトレジスタの
データをシリアル信号(ＴＸＤ)としてデータ伝送路(２
０)に送り出し、且つ前記データ伝送路からシリアル信
号(ＲＸＤ)を受信して前記シフトレジスタに格納する制
御回路とから構成された通信処理用回路素子において、 前記通信処理用回路素子は、 前記データ伝送路と前記制御回路との間でデータを送受
する少なくとも一対の入出力端子(６４、６６)と、 前記シフトレジスタとパラレルに接続された複数の端子
(７１〜８４)とを備え、 更に前記複数の端子の入出力方向を切り換える切り換え
回路(３０６又は３３１)を内蔵すると共に、 前記複数の端子の一部に接続された負荷からの信号を前
記シフトレジスタにディジタル信号として取り込むＡ／
Ｄ変換用インターフェイスを内蔵したことを特徴とする
通信処理用回路素子。[Claims] 1. The shift register (104) and data of the shift register (2) as a serial signal (TXD).
0) and a control circuit for receiving a serial signal (RXD) from the data transmission path and storing the serial signal (RXD) in the shift register, the communication processing circuit element comprising: At least a pair of input / output terminals (64, 66) for transmitting and receiving data between the transmission line and the control circuit, and a plurality of terminals connected in parallel with the shift register
(71 to 84), and further includes a switching circuit (306 or 331) for switching the input / output direction of the plurality of terminals, which is a circuit element for communication processing. 2. The circuit element for communication processing according to claim 1, wherein the plurality of input / output terminals connected in parallel with the shift register are connected to a microcomputer via a data bus. 3. In Claim 1, The shift register and the plurality of terminals are connected in parallel via an I / O buffer, and the plurality of terminals are connected to an arbitrary electric device. Circuit element for communication processing. 4. The shift register (104) and data of the shift register (2) as a serial signal (TXD).
0) and a control circuit for receiving a serial signal (RXD) from the data transmission path and storing the serial signal (RXD) in the shift register, the communication processing circuit element comprising: At least a pair of input / output terminals (64, 66) for transmitting and receiving data between the transmission line and the control circuit, and a plurality of terminals connected in parallel with the shift register
(71 to 84), a switching circuit (306 or 331) for switching the input / output directions of the plurality of terminals, and a serial signal (R) received from the data transmission path (20).
A circuit element for communication processing, characterized in that it incorporates an abnormality detection circuit for detecting a system abnormality by monitoring a state of (XD) and generating a fail-safe signal when the system abnormality occurs. 5. The shift register (104) and data of the shift register (2) as a serial signal (TXD).
0) and a control circuit for receiving a serial signal (RXD) from the data transmission path and storing the serial signal (RXD) in the shift register, the communication processing circuit element comprising: At least a pair of input / output terminals (64, 66) for transmitting and receiving data between the transmission line and the control circuit, and a plurality of terminals connected in parallel with the shift register
(71 to 84), further includes a switching circuit (306 or 331) for switching the input / output directions of the plurality of terminals, and shifts a signal from a load connected to a part of the plurality of terminals. A / Captured as digital signal in register
A communication processing circuit element having a built-in D conversion interface.