JPH08227065A - Image display device - Google Patents

Abstract

PURPOSE: To provide excellent image quality which is free from dark longitudinal unequalness in a display even if the characteristics of respective discrete circuits of phase development circuits vary. CONSTITUTION: This image display device consists mainly of phase development circuits 50, rotation circuits 60, sampling means and control circuits 35 for these circuits and means. The phase development circuits 50 have plural sample holder circuits for receiving the continuous signal strings (serial data) consisting of plural pixel signals, develop the respective pixel signals and form plural pieces of first signal strings of the development pixel signals in parallel. The combination of the development pixel signals corresponding to the specific positions of the pixels arranged in the one matrix of the signal trains is different from the another combination of the development pixel signals corresponding to the specific positions of the pixels of another signal string.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は画像を表示するため
の装置に関する。更に詳しくは液晶パネルを用いた画像
表示装置において、その表示特性を向上させるための駆
動方法に関する。FIELD OF THE INVENTION The present invention relates to a device for displaying images. More specifically, it relates to a driving method for improving display characteristics of an image display device using a liquid crystal panel.

【０００２】[0002]

【従来の技術】図１５（Ａ）に従来の画像表示装置の一
例を示してある。この装置は、画像を表示するために液
晶パネルを用いており、液晶パネルブロック１０、タイ
ミング回路ブロック２０、およびデータ処理回路ブロッ
ク３０を備えている。液晶パネルブロック１０は、更
に、画像信号駆動回路１０１、液晶パネル１０２、およ
び走査信号駆動回路１０３を備えている。液晶パネル１
０２には、マトリクスの列配線１１３と行配線１１７の
交点に複数の画素ユニット１１４が配置されている。ま
た、図１５Ｂによれば、画素ユニット１１４は、薄膜ト
ランジスタ１１５と、液晶を間に挟む二個の画像素子電
極を有する画素１１６から成る。画像信号駆動回路１０
１には、シフトレジスタ１１１とサンプリングスイッチ
１１２が設けられている。画像信号処理回路３０には、
増幅および反転回路３０２が装備されている。2. Description of the Related Art FIG. 15A shows an example of a conventional image display device. This device uses a liquid crystal panel for displaying an image, and includes a liquid crystal panel block 10, a timing circuit block 20, and a data processing circuit block 30. The liquid crystal panel block 10 further includes an image signal drive circuit 101, a liquid crystal panel 102, and a scanning signal drive circuit 103. LCD panel 1
02, a plurality of pixel units 114 are arranged at the intersections of the matrix column wirings 113 and row wirings 117. Further, according to FIG. 15B, the pixel unit 114 includes a thin film transistor 115 and a pixel 116 having two image element electrodes sandwiching a liquid crystal therebetween. Image signal drive circuit 10
1, a shift register 111 and a sampling switch 112 are provided. The image signal processing circuit 30 includes
An amplification and inverting circuit 302 is provided.

【０００３】タイミング回路ブロック２０は、源振クロ
ック信号ＣＬＫならびに同期信号ＳＹＮＣを受信して、
シフトレジスタ１１１と走査信号駆動回路１０８とに制
御信号を供給する。一方、ビデオ信号ＶＩＤＥＯは、画
像処理装置のような外部装置によって、画像信号処理回
路３０に供給される。この画像信号は増幅および反転回
路３０２によって増幅され、その電圧レベルは、必要に
応じて極性反転され、液晶パネル１０２の駆動に要する
電圧に変更され、駆動用の画像信号として液晶パネルブ
ロック１０の入力端子Ｖｉｎに出力される。The timing circuit block 20 receives the source clock signal CLK and the synchronization signal SYNC,
A control signal is supplied to the shift register 111 and the scanning signal drive circuit 108. On the other hand, the video signal VIDEO is supplied to the image signal processing circuit 30 by an external device such as an image processing device. This image signal is amplified by the amplifying and inverting circuit 302, and its voltage level is polarity-inverted as necessary, changed to a voltage required for driving the liquid crystal panel 102, and input to the liquid crystal panel block 10 as an image signal for driving. It is output to the terminal Vin.

【０００４】タイミング回路ブロックは、垂直走査期間
のとき、即ち、各々１回の画像表示期間のときに、水平
走査信号を走査信号駆動回路１０３に供給する。走査信
号駆動回路１０３からの水平走査信号は、行配線１１７
に次々と供給され、薄膜トランジスタ１１５をオンにす
る。各々の水平表示期間の際、シフトレジスタ１１１
は、タイミング回路ブロック２０からの信号に基づい
て、サンプリングスイッチ１１２へサンプリング信号を
出力する。サンプリングスイッチ１１２は、各画素１１
６に対応した画像信号をサンプリングし、画像信号の駆
動電圧を、画素１１６の二個の画像素子電極を活性化し
列配線１１３へ画像信号の駆動電圧を出力する。The timing circuit block supplies a horizontal scanning signal to the scanning signal drive circuit 103 in the vertical scanning period, that is, in each one image display period. The horizontal scanning signal from the scanning signal driving circuit 103 is supplied to the row wiring 117.
Are sequentially supplied to turn on the thin film transistor 115. During each horizontal display period, the shift register 111
Outputs a sampling signal to the sampling switch 112 based on the signal from the timing circuit block 20. The sampling switch 112 is for each pixel 11
The image signal corresponding to No. 6 is sampled, and the drive voltage of the image signal is activated and the two image element electrodes of the pixel 116 are activated to output the drive voltage of the image signal to the column wiring 113.

【０００５】この画像装置により、液晶パネルブロック
１０のガラス基板に形成された薄膜トランジスタに、多
結晶シリコン薄膜トランジスタ（以下、ｐ−ｓ−ｉ−Ｔ
ＦＴとする）が使用されている。しかし、同時に、画像
信号駆動回路１０１および走査駆動回路１０３用のトラ
ンジスタを同じガラス基板に形成する場合は、ｐ−ｓ−
ｉ−ＴＦＴを用いて両方のトランジスタを形成すること
が可能である。これら回路１０１と１０３をｐ−ｓ−ｉ
−ＴＦＴで形成することにより、画像表示装置のサイズ
を更に小型化できる。しかしながら、ｐ−ｓ−ｉ−ＴＦ
Ｔの実際の動作速度は、画像信号駆動回路１０１ならび
に走査信号駆動回路１０３で信号を処理するために必要
な速度と比べて遅くなる。With this image device, a polycrystalline silicon thin film transistor (hereinafter referred to as p-s-i-T) is formed on the thin film transistor formed on the glass substrate of the liquid crystal panel block 10.
FT) is used. However, at the same time, when transistors for the image signal drive circuit 101 and the scan drive circuit 103 are formed over the same glass substrate, ps-
Both transistors can be formed using i-TFT. These circuits 101 and 103 are connected to p-s-i.
-By forming with a TFT, the size of the image display device can be further reduced. However, p-s-i-TF
The actual operating speed of T is slower than the speed required for processing signals in the image signal driving circuit 101 and the scanning signal driving circuit 103.

【０００６】低速ｐ−ｓ−ｉ−ＴＦＴを使用するための
考えられる一つの解決法は、サンプリングスイッチ１１
２の特性と入力画像信号ＶＩＤＥＯの周波数の間の関係
をマッチングさせるために入力画像信号ＶＩＤＥＯの相
を展開することである。図１２に、入力画像信号ＶＩＤ
ＥＯを各画素信号毎に６つの相に展開する画像表示装置
の回路の一例を示す。図１３は、図１２の回路の信号波
の形を示す。ビデオ画像信号ＶＩＤＥＯは、水平期間の
ときの複数の画素数に対応する画像信号ｅ１、ｅ２、ｅ
３．．．から成る。画像処理回路３０の相展開回路３０
１は、画像信号ＶＩＤＥＯを受信して、それを６相Ｖ
（１）〜Ｖ（６）に展開する。増幅器３０２はこれら展
開された画像信号を増幅し、これら信号をサンプリング
スイッチ１１２に供給するための端子ＯＵＴ１〜ＯＵＴ
６にこれらを出力する。One possible solution for using a slow p-s-i-TFT is a sampling switch 11
2 is to develop the phase of the input image signal VIDEO in order to match the relationship between the characteristics of 2 and the frequency of the input image signal VIDEO. FIG. 12 shows the input image signal VID
An example of a circuit of an image display device that expands EO into six phases for each pixel signal is shown. FIG. 13 shows the shape of the signal wave of the circuit of FIG. The video image signal VIDEO is the image signals e1, e2, e corresponding to the plurality of pixels in the horizontal period.
3. ． ． Consists of. Phase expansion circuit 30 of the image processing circuit 30
1 receives the image signal VIDEO and sends it to a 6-phase V
Expand to (1) to V (6). The amplifier 302 amplifies these expanded image signals and supplies the signals OUT1 to OUT1 to the sampling switch 112.
These are output to 6.

【０００７】この回路では、画素信号ｅ１、ｅ２、ｅ
３、〜ｅｎ（ｎは画素列の総数を表す）と呼ばれる画素
の複数の画像信号列である画像信号ＶＩＤＥＯは、水平
同期信号ＳＹＮＣのタイミングを図ることによって供給
される。回路３０の相展開回路３０１は、各々の画素信
号ｅの出力タイミングを展開し、画像信号Ｖ（ｉ）（こ
こでｉ＝１〜６）を生成して画素を駆動する。すなわ
ち、画像信号Ｖ（ｉ）は、６個おきの画素数が含まれて
いる展開した画素信号Ｅ（ｉ）の並びである。例えば、
画像信号Ｖ（１）は、展開した画素信号Ｅ１、Ｅ７、Ｅ
１３等から成っている。また、画像信号Ｖ（１）〜Ｖ
（６）は、１画素信号Ｅ（１）だけ互いにシフトされ
る。画像信号Ｖ（１）〜Ｖ（６）は、各々、信号配線１
１４を介して、端子ＯＵＴ１〜ＯＵＴ６ならびにサンプ
リング回路１１２に供給される。サンプリングスイッチ
は、これら画像信号Ｖ（１）〜Ｖ（６）をサンプリング
して、画素を駆動するための実際の画像信号を送信す
る。従って、パネル駆動用画像信号Ｖ（ｉ）の周波数は
入力画像信号ＶＩＤＥＯの周波数より遅くなる。このた
め、サンプリングスイッチのトランジスタがｐ−ｓ−ｉ
−ＴＦＴで作成されていたとしても、サンプリングスイ
ッチ１１２はサンプル画素信号を正確にサンプリングで
きる。サンプリングスイッチ１１２は、画像駆動信号
を、列配線１１３を介してｉ番目の列画素に供給する。In this circuit, the pixel signals e1, e2, e
An image signal VIDEO, which is a plurality of image signal trains of pixels called 3 to en (n represents the total number of pixel trains), is supplied by timing the horizontal synchronization signal SYNC. The phase expansion circuit 301 of the circuit 30 expands the output timing of each pixel signal e, generates an image signal V (i) (where i = 1 to 6), and drives a pixel. That is, the image signal V (i) is an array of the expanded pixel signals E (i) including the number of every sixth pixels. For example,
The image signal V (1) is the expanded pixel signals E1, E7, E
It consists of 13 mag. In addition, image signals V (1) to V
(6) are shifted from each other by one pixel signal E (1). The image signals V (1) to V (6) are respectively supplied to the signal wiring 1
The signal is supplied to the terminals OUT1 to OUT6 and the sampling circuit 112 via 14. The sampling switch samples these image signals V (1) to V (6) and transmits actual image signals for driving the pixels. Therefore, the frequency of the panel driving image signal V (i) is lower than the frequency of the input image signal VIDEO. Therefore, the transistor of the sampling switch is ps-i.
-The sampling switch 112 can accurately sample the sampled pixel signal, even if it is made of TFTs. The sampling switch 112 supplies the image drive signal to the i-th column pixel via the column wiring 113.

【０００８】[0008]

【発明が解決しようとする課題】しかしながら、上記し
た従来技術によれば、個々の相回路を具備する相展開回
路３０１には、個々の回路の特性またはその組立状態の
ばらつきまたは経時変化の問題があり、回路構成が同一
であったとしても利得の相違やオフセットを生じる可能
性がある。従って、例えば入力画像信号ＶＩＤＥＯが均
一な輝度の画素信号を有している場合でさえ、相展開回
路３０１の後で個々の相の画素信号の輝度が異なる場合
がある。このため、同レベルの輝度を備えなくてはなら
ないはずの画素が、液晶パネル１０２上で異なる輝度レ
ベルを表示することがある。例えば、相展開回路３０１
に６つの個別相回路があるとき、画素信号ｅ（１）、ｅ
（７）、ｅ（１３）に対応した個別相回路の特性が他の
相回路のそれと異なる場合に、ディスプレイ上に繰り返
される各画素の輝度を図１４に示す。その結果、６本お
きに暗い縦ラインむらが認められ、見る者にとって不快
となると思われる。個別回路に起因する利得の相違やオ
フセットを回避するために考えられる一つの方法は、製
造工程で利得の相違およびオフセットを調整することで
ある。しかしながら、この工程の高精度作業には液晶の
光学的特性のマッチングが要求され、また、このような
調整は、相展開の数が増すのに伴って難しさを増す。更
に、調整用の装置を追加すると回路構成が複雑になる。
このような調整作業を排除するために考えられる別の解
決方法は、高精度素子を追加することである。しかしな
がら、この方法ではコストが増すし、また、素子の精度
を上げただけでは、回路全体でみれば完全にそれらの特
性を一致されることは容易ではない。However, according to the above-mentioned prior art, the phase expansion circuit 301 including the individual phase circuits has a problem of variations in the characteristics of the individual circuits or their assembled states or changes over time. However, even if the circuit configurations are the same, a difference in gain or an offset may occur. Therefore, for example, even when the input image signal VIDEO has a pixel signal of uniform brightness, the brightness of the pixel signal of each phase may differ after the phase expansion circuit 301. For this reason, pixels that should have the same level of brightness may display different brightness levels on the liquid crystal panel 102. For example, the phase expansion circuit 301
When there are six individual phase circuits in, the pixel signals e (1), e
FIG. 14 shows the luminance of each pixel repeated on the display when the characteristics of the individual phase circuit corresponding to (7) and e (13) are different from those of the other phase circuits. As a result, dark vertical line irregularities are observed every six lines, which may be uncomfortable for the viewer. One possible way to avoid gain differences and offsets due to individual circuits is to adjust the gain differences and offsets in the manufacturing process. However, the precision work of this process requires matching the optical properties of the liquid crystals, and such adjustments become more difficult as the number of phase expansions increases. Furthermore, adding an adjusting device complicates the circuit configuration.
Another possible solution to eliminate such adjustment work is to add high precision elements. However, this method increases the cost, and it is not easy to completely match the characteristics of the entire circuit only by increasing the accuracy of the element.

【０００９】そこで本発明の主たる目的は、相展開回路
の各々の個別回路の特性が異なっている場合でもディス
プレイに暗い縦ラインむらがでない、優れた画像品質を
提供することである。また、本発明の別の目的は、単純
な回路を利用して回路特性間の相違の影響によって生じ
る画素の輝度の不均一を分散することにより、小型で高
性能な画像表示装置を提供することである。Therefore, a main object of the present invention is to provide excellent image quality without dark vertical line unevenness on a display even when the characteristics of individual circuits of the phase expansion circuit are different. Another object of the present invention is to provide a small-sized and high-performance image display device by using a simple circuit to disperse non-uniformity of pixel brightness caused by the influence of the difference in circuit characteristics. Is.

【００１０】[0010]

【課題を解決するための手段】本発明は、主として、相
展開回路、ローテーション回路、サンプリング手段、お
よびそれらの制御回路から成る。相展開回路は、複数の
画素信号より成るシリアルデータ（以下信号列と称す）
を受信するための複数のサンプルホルダー回路を有して
おり、各々の画素信号を展開し、展開した画素信号を有
する複数個の第１の信号列を並列に生成する。１つの信
号列のマトリクスに配列された画素の特定位置に対応し
た展開した画素信号の組み合わせは、他の信号列の画素
の特定位置に対応した展開した画素信号の他の組み合わ
せとは異なる。The present invention mainly comprises a phase expansion circuit, a rotation circuit, sampling means, and their control circuits. The phase expansion circuit is serial data composed of a plurality of pixel signals (hereinafter referred to as a signal string).
, A plurality of sample holder circuits for receiving the pixel signals, each pixel signal is expanded, and a plurality of first signal trains having the expanded pixel signals are generated in parallel. A combination of developed pixel signals corresponding to specific positions of pixels arranged in a matrix of one signal column is different from another combination of developed pixel signals corresponding to specific positions of pixels of another signal column.

【００１１】ローテーション回路は、展開した画素信号
より成る複数の第１の信号列を受信する複数の選択回路
を有する。各選択回路は、展開した画素信号のいずれか
一つの第１の信号列を選択し、展開した画素信号より成
る第２の信号列を並列に生成する。サンプリング回路
は、展開した画素信号より成る複数の第２の信号列を受
信して、展開した画素より成る複数の第２の信号列をサ
ンプリングすることによって、画素を駆動する画像信号
を生成する。The rotation circuit has a plurality of selection circuits for receiving a plurality of first signal trains of developed pixel signals. Each selection circuit selects any one of the developed pixel signals for the first signal sequence and generates in parallel a second signal sequence of the developed pixel signals. The sampling circuit receives the plurality of second signal trains of the developed pixel signals and samples the plurality of second signal trains of the developed pixels to generate an image signal for driving the pixels.

【００１２】制御回路は、相展開手段が、一回の特定期
間毎に第１の信号列の該展開した画素信号の組み合わせ
を変更するようにし、ローテーション回路が、変更され
た組み合わせを展開した画素信号の第２の信号列として
元の組み合わせに戻すようにする。In the control circuit, the phase expanding means changes the combination of the expanded pixel signals of the first signal sequence for each specific period, and the rotation circuit expands the pixel in which the changed combination is expanded. The original combination is restored as the second signal train of signals.

【００１３】従って、相展開回路にトランジスタのよう
な素子の特性のばらつきがあり、そのようなばらつきが
各画素の均一輝度に影響を及ぼしたとしても、これら特
性差を打ち消し合わせることが可能である。その結果、
表示部に均一な高解像度の画像を表示できる。Therefore, even if there are variations in the characteristics of elements such as transistors in the phase expansion circuit, and even if such variations affect the uniform brightness of each pixel, these characteristic differences can be canceled out. . as a result,
A uniform high-resolution image can be displayed on the display unit.

【００１４】ローテーション手段と相展開手段における
の多重組み合わせと、それに対応する展開手順とは、制
御回路によって、ランダムまたは特定順序通りに変更で
きる。更に、組み合わせと対応展開手順とは、表示部の
水平同期化と同期を取って、または水平および垂直走査
期間と同期を取って変更することも可能である。The multiple combination of the rotation means and the phase expansion means and the expansion procedure corresponding thereto can be changed randomly or in a specific order by the control circuit. Further, the combination and the corresponding development procedure can be changed in synchronization with the horizontal synchronization of the display unit or in synchronization with the horizontal and vertical scanning periods.

【００１５】更に、画像表示装置の表示部は液晶パネル
のような表示手段である。あるいは、画像表示装置の表
示部は、透過形液晶パネルと投写用光源を備えた投写式
表示手段にもできる。Further, the display section of the image display device is a display means such as a liquid crystal panel. Alternatively, the display section of the image display device may be projection-type display means including a transmissive liquid crystal panel and a projection light source.

【００１６】[0016]

【発明の実施の形態】図１に画像表示装置用の本発明の
回路ブロック図の概略構成を示す。この回路ブロック
は、主として、液晶パネルブロック１０、タイミング回
路ブロック２０、および画像処理回路３０から成ってい
る。液晶パネルブロック１０は、画像信号駆動回路１０
１、液晶画像表示部１０２、および走査信号駆動回路１
０３を備えている。画像信号駆動回路１０１は、シフト
レジスタ１１１とサンプリングスイッチ１１２を備えて
いる。画像処理回路３０は、反転回路４０、相展開回路
５０、ローテーション回路６０、およびこれら回路を制
御するための制御回路３５を備えている。図２に画像処
理回路３０の詳細図を示す。図３は、図１と図２のブロ
ック図で利用される制御および画像信号波形である。FIG. 1 shows a schematic configuration of a circuit block diagram of the present invention for an image display device. This circuit block mainly includes a liquid crystal panel block 10, a timing circuit block 20, and an image processing circuit 30. The liquid crystal panel block 10 includes an image signal drive circuit 10
1, liquid crystal image display unit 102, and scanning signal drive circuit 1
It has 03. The image signal drive circuit 101 includes a shift register 111 and a sampling switch 112. The image processing circuit 30 includes an inversion circuit 40, a phase expansion circuit 50, a rotation circuit 60, and a control circuit 35 for controlling these circuits. FIG. 2 shows a detailed view of the image processing circuit 30. FIG. 3 is the control and image signal waveforms utilized in the block diagrams of FIGS. 1 and 2.

【００１７】タイミング回路ブロック２０は、源振クロ
ック信号ＣＬＫと水平および垂直同期信号ＳＹＮＣを受
信して、シフトレジスタならびに走査信号駆動回路１０
３へ制御信号を供給する。一方、画像信号ＶＩＤＥＯは
画像信号処理回路３０に供給される。The timing circuit block 20 receives the source clock signal CLK and the horizontal and vertical synchronization signals SYNC, and shift register and scan signal drive circuit 10.
3 to supply a control signal. On the other hand, the image signal VIDEO is supplied to the image signal processing circuit 30.

【００１８】タイミングブロック２０は、一回の垂直走
査期間のときに水平走査信号１Ｈ、２Ｈ、３Ｈ．．．を
走査信号駆動回路１０３へ供給する。水平走査信号１
Ｈ、２Ｈ、３Ｈ．．．は行配線１１７に次々と供給さ
れ、画素ユニット１１４の薄膜トランジスタ１１５をオ
ンにする。各々の水平走査期間Ｈのとき、シフトレジス
タ１１１は、タイミング回路ブロック２０からの制御信
号に基づいたサンプリング信号を、サンプリングスイッ
チ１１２に出力する。サンプリングスイッチ１１２は、
各画素ユニット１１４に対応した画像信号をサンプリン
グして、その画像信号の駆動電圧を列配線１１３に出力
し、列配線１１３は画素ユニット１１４の画素１１６を
活性化する。図３に記載の画素画像信号ｅ（１）、ｅ
（１）、ｅ（３）、．．．ｅ（ｎ）の連続した信号列で
ある画像信号Ｖは、反転回路４０のＶＩＤＥＯ ＩＮに
供給される。The timing block 20 receives the horizontal scanning signals 1H, 2H, 3H. ． ． Are supplied to the scanning signal drive circuit 103. Horizontal scanning signal 1
H, 2H, 3H. ． ． Are sequentially supplied to the row wirings 117 to turn on the thin film transistors 115 of the pixel unit 114. During each horizontal scanning period H, the shift register 111 outputs a sampling signal based on the control signal from the timing circuit block 20 to the sampling switch 112. The sampling switch 112 is
The image signal corresponding to each pixel unit 114 is sampled, the drive voltage of the image signal is output to the column wiring 113, and the column wiring 113 activates the pixel 116 of the pixel unit 114. The pixel image signals e (1) and e described in FIG.
(1), e (3) ,. ． ． The image signal V, which is a continuous signal sequence of e (n), is supplied to the VIDEO IN of the inverting circuit 40.

【００１９】反転回路４０の画像信号出力回路４１は、
入力画像信号Ｖに基づいて二種類の画像信号、すなわち
入力画像信号の通常の正極性信号と反転入力画像信号の
負極性信号を生成し、それらの２個のセレクタ４２ａと
４２ｂに供給する。セレクタ４２ａは、正の画像信号Ｖ
Ｐを選択し、それを相展開回路５０に供給する。セレク
タ４２ｂは負の画像信号ＶＮを選択する。これらのセレ
クタ４２ａと４２ｂは、タイミング制御回路３５からの
制御信号によって制御される。正および負の画像信号を
生成することの主目的は、一方の極性の電圧信号を液晶
に連続的に印加することによって生じるストロークと呼
ばれる液晶の劣化を避けるためである。The image signal output circuit 41 of the inverting circuit 40 is
Based on the input image signal V, two types of image signals, that is, a normal positive polarity signal of the input image signal and a negative polarity signal of the inverted input image signal are generated and supplied to these two selectors 42a and 42b. The selector 42a outputs the positive image signal V
Select P and supply it to the phase expansion circuit 50. The selector 42b selects the negative image signal VN. These selectors 42a and 42b are controlled by a control signal from the timing control circuit 35. The main purpose of generating the positive and negative image signals is to avoid deterioration of the liquid crystal called stroke caused by continuously applying a voltage signal of one polarity to the liquid crystal.

【００２０】第一水平走査期間１Ｈのときに、セレクタ
４２ａからの画素信号ｅ（１）、ｅ（３）、ｅ
（５）．．．の信号列である正画像信号ＶＰは、サンプ
リングホルダーＳＨ１、ＳＨ３、およびＳＨ５に供給さ
れる。セレクタ４２ｂからの画素信号ｅ（２）、ｅ
（４）、ｅ（６）．．．の信号列である負画像信号ＶＮ
は、サンプリングホルダーＳＨ２、ＳＨ４、およびＳＨ
６に供給される。タイミング制御回路５２は、クロック
信号ＣＬＫと水平走査信号ＳＹＮＣＨに基づいて、ホル
ダークロック信号Ｓｈ１〜Ｓｈ６を、各々、サンプリン
グホルダーＳＨ１〜ＳＨ６に供給する。これらクロック
信号の立ち上がり時間は、信号列の各画素信号の開始と
同期が取られる。次いで、サンプリングホルダーＳＨ１
は、期間ｔ１１のときに画素画像信号ｅ（１）を保持
し、期間ｔ１２のときに画素信号ｅ（７）を保持し、展
開した画素信号Ｅ（１）、Ｅ（７）、Ｅ（１３）．．．
の第１の信号列から成る第１の展開した画像信号Ｖ１
（１）を生成する。サンプリングホルダーＳＨ２は、期
間ｔ１１のときに画素信号ｅ（２）を保持し、期間ｔ１
２のときに画素信号ｅ（８）を保持し、展開した画素信
号Ｅ（２）、Ｅ（８）、Ｅ（１４）．．．の第１の信号
列から成る第１の展開した画素信号Ｖ１（２）を生成す
る。サンプリングホルダークロック信号Ｓｈ１の立ち上
がり時間は、画素信号Ｅ（１）の期間の分だけ、信号Ｓ
ｈ２のそれからシフトされる。同じようにして、他のサ
ンプリングホルダーＳｈ３〜Ｓｈ６も、サンプルホルダ
ークロック信号Ｓｈ３〜Ｓｈ６を受信して展開画素信号
Ｅ（３）、Ｅ（９）、Ｅ（１５）．．．の第一の信号列
から成る第１の展開した画素信号Ｖ１（３）から 展開
した画素信号Ｅ（６）、Ｅ（１２）、Ｅ（１６）．．．
の第１の信号列から成るＶ１（６）迄を生成することに
よって、初期期間ｔ１１のときに、各々、画素ｅ（３）
〜ｅ（６）の画素信号を保持し、第２期間ｔ１２のとき
に、各々、画素信号ｅ（９）〜ｅ（１２）を保持する。During the first horizontal scanning period 1H, the pixel signals e (1), e (3), e from the selector 42a.
(5). ． ． The positive image signal VP, which is a signal sequence of, is supplied to the sampling holders SH1, SH3, and SH5. Pixel signals e (2), e from the selector 42b
(4), e (6). ． ． Image signal VN, which is the signal sequence of
Are sampling holders SH2, SH4, and SH
6. The timing control circuit 52 supplies the holder clock signals Sh1 to Sh6 to the sampling holders SH1 to SH6, respectively, based on the clock signal CLK and the horizontal scanning signal SYNCH. The rising time of these clock signals is synchronized with the start of each pixel signal in the signal train. Next, sampling holder SH1
Holds the pixel image signal e (1) during the period t11, holds the pixel signal e (7) during the period t12, and expands the pixel signals E (1), E (7), and E (13 ). ． ．
First developed image signal V1 consisting of the first signal sequence of
(1) is generated. The sampling holder SH2 holds the pixel signal e (2) during the period t11, and holds the pixel signal e (2) during the period t1.
2, the pixel signal e (8) is held, and the expanded pixel signals E (2), E (8), E (14). ． ． To generate a first expanded pixel signal V1 (2) composed of the first signal train of The rising time of the sampling holder clock signal Sh1 is equal to the signal S by the period of the pixel signal E (1).
Shifted from that of h2. Similarly, the other sampling holders Sh3 to Sh6 also receive the sample holder clock signals Sh3 to Sh6 and develop pixel signals E (3), E (9), E (15). ． ． Pixel signals E (6), E (12), E (16). ． ．
By generating up to V1 (6) consisting of the first signal train of the pixel e (3) during the initial period t11.
To e (6) are held, and the pixel signals e (9) to e (12) are held during the second period t12, respectively.

【００２１】一方、 第２水平走査期間２Ｈのときに、
セレクタ４２ａからの画素信号ｅ（２）、ｅ（４）、ｅ
（６）．．．の信号列である負の画像信号ＶＮは、サン
プリングホルダーＳＨ１、ＳＨ３、およびＳＨ５に供給
され、セレクタ４２ｂからの画素画像信号ｅ（１）、ｅ
（３）、ｅ（５）．．．の信号列である正画像信号ＶＰ
は、サンプリングホルダーＳＨ２、ＳＨ４、およびＳＨ
６に供給される。これらのセレクタを切り換えるタイミ
ングは、制御回路３５の制御信号によって制御される。
すなわち、制御回路３５からのホルダークロック信号Ｓ
ｈ１〜Ｓｈ６の立ち上がり時間は、第一水平走査期間１
Ｈのそれと比較して１個の画素信号の期間だけシフトさ
れる。そのため、このクロック信号Ｓｈ１の立ち上げ時
間は、画像信号列の画素信号ｅ（ｎ）ならびｅ（６）６
と同期が取られるので、時間ｔ２１ならびにｔ２１の次
の時間のとき、第一走査期間の最後の画素のサンプリン
グホルダーＳＨ１保持画素信号ｅ（ｎ）は、サンプリン
グホルダークロック信号Ｓｈ１を受信することによって
画素信号ｅ（６）を保持する。次いで、サンプリングホ
ルダーＳＨ１は、展開した画素信号Ｅ（ｎ）、Ｅ
（６）、Ｅ（１２）．．．の第１の信号列から成る第一
の展開画像信号Ｖ２（１）を生成する。更に、サンプリ
ングホルダーＳＨ２は、ホルダークロック信号Ｓｈ２を
受信して展開した画素信号Ｅ（１）、Ｅ（７）、Ｅ（１
３）．．．の第１の信号列から成る第一展開画像信号Ｖ
２（２）を生成することによって、時間ｔ２１のときに
画素信号Ｅ（１）を保持し、期間ｔ２２のときに画像信
号Ｅ（７）を保持する。同じようにして、他のサンプリ
ングホルダーＳｈ３〜Ｓｈ６も、初期期間ｔ１１のとき
に、各々、画像信号Ｅ（２）〜Ｅ（５）を保持し、ｔ１
２のときに、各々、画素信号Ｅ（７）〜Ｅ（１１）を保
持して、展開した画素信号Ｅ（２）、Ｅ（８）、Ｅ（１
４）．．．の第一の信号列から成る第一の展開画像信号
Ｖ２（３）から、展開した画素信号Ｅ（５）、Ｅ（１
１）、Ｅ（１７）．．．の第一の信号列から成るＶ２
（６）迄を生成する。On the other hand, during the second horizontal scanning period 2H,
Pixel signals e (2), e (4), e from the selector 42a
(6). ． ． The negative image signal VN, which is the signal sequence of the pixel image signals of the pixel image signals e (1), e (1),
(3), e (5). ． ． Image signal VP which is the signal sequence of
Are sampling holders SH2, SH4, and SH
6. The timing of switching these selectors is controlled by the control signal of the control circuit 35.
That is, the holder clock signal S from the control circuit 35
The rising time of h1 to Sh6 is equal to the first horizontal scanning period 1
Compared to that of H, it is shifted by the period of one pixel signal. Therefore, the rise time of the clock signal Sh1 is equal to the pixel signal e (n) of the image signal sequence and e (6) 6.
Since the sampling holder SH1 holding pixel signal e (n) of the last pixel of the first scanning period is received by the sampling holder clock signal Sh1 at the time t21 and the time next to t21, The signal e (6) is held. Next, the sampling holder SH1 receives the expanded pixel signals E (n), E
(6), E (12). ． ． To generate a first developed image signal V2 (1) consisting of the first signal sequence of Further, the sampling holder SH2 receives the holder clock signal Sh2 and expands the pixel signals E (1), E (7), and E (1
3). ． ． First developed image signal V consisting of the first signal sequence of
By generating 2 (2), the pixel signal E (1) is held at the time t21, and the image signal E (7) is held at the time t22. Similarly, the other sampling holders Sh3 to Sh6 respectively hold the image signals E (2) to E (5) during the initial period t11, and t1
In the case of 2, the pixel signals E (7) to E (11) are respectively held and expanded, and the expanded pixel signals E (2), E (8), and E (1
4). ． ． Pixel signals E (5) and E (1) expanded from the first expanded image signal V2 (3) composed of the first signal sequence of
1), E (17). ． ． V2 consisting of the first signal train of
Generate up to (6).

【００２２】本実施例において異なる水平同期期間ごと
に異なる画素信号をサンプリングホルダーＳＨ１〜ＳＨ
６に供給する主たる理由は、先行技術について記述され
た個別サンプルホルダー回路の回路特性の影響によって
生じる画素信号の輝度の反復的な不均一を回避するため
であり、そのような不均一を分散するためである。In the present embodiment, sampling holders SH1 to SH output different pixel signals for different horizontal synchronization periods.
The main reason for supplying 6 is to avoid repetitive non-uniformities in the brightness of the pixel signal caused by the influence of the circuit characteristics of the individual sample holder circuits described in the prior art, and to distribute such non-uniformities. This is because.

【００２３】これら第一展開画像信号は、ローテーショ
ン回路６０に供給される。サンプルホルダーＳＨ１〜Ｓ
Ｈ６が、ローテーション回路６０無しで出力端子ＯＵＴ
１〜ＯＵＴ６を介して信号配線１１４と画素１１６に直
に結合されと、第一展開画像信号は、各信号配線１００
ならびに各画素ユニット１１４に正確に供給されない。
例えば、期間２Ｈのとき、第一展開画像信号Ｖ２（１）
は信号配線１００−１と画素Ｐ−１と画素Ｐ−７に供給
される。しかし、第一の展開画像信号Ｖ２（１）は、不
適切な展開画素信号Ｅ（ｎ）とＥ（６）を含んでおり、
それらは配線１００−６ならびに画素ｐ−６とｐ−ｎに
供給されてしまう。従って、ローテーション回路６０の
主機能は、Ｖ（１）〜Ｖ１（６）ならびにＶ２（１）〜
Ｖ２（６）から適切な第一の展開画像信号を選択するこ
とによってそのような不適切さを調整し、第二の展開画
像信号Ｖ（１）〜Ｖ（６）を生成して、そのような第二
の展開ビデオ信号を１００の適切な信号線に供給するこ
とである。These first developed image signals are supplied to the rotation circuit 60. Sample holder SH1 to S
H6 is output terminal OUT without rotation circuit 60
When directly connected to the signal wiring 114 and the pixel 116 via 1 to OUT6, the first developed image signal is transmitted to each signal wiring 100.
Also, it is not accurately supplied to each pixel unit 114.
For example, in the period 2H, the first expanded image signal V2 (1)
Is supplied to the signal wiring 100-1, the pixel P-1, and the pixel P-7. However, the first expanded image signal V2 (1) contains inappropriate expanded pixel signals E (n) and E (6),
They are supplied to the wiring 100-6 and the pixels p-6 and pn. Therefore, the main function of the rotation circuit 60 is V (1) to V1 (6) and V2 (1) to
Adjusting such inadequacy by selecting an appropriate first unfolded image signal from V2 (6) to produce second unfolded image signals V (1) -V (6), and so on. A second unfolded video signal to 100 suitable signal lines.

【００２４】ローテーション回路６０は、ローテーショ
ン制御回路６１と、６個の６入力１出力のアナログスイ
ッチ６２ａ〜２６ｆを備えている。第一水平走査期間１
Ｈのとき、スイッチ６２ａは第一の展開画素画像信号Ｖ
１（１）を選択して、第二の展開画像信号Ｖ（１）を出
力端子ＯＵＴ１に供給し、６２ｂは信号Ｖ１（２）を選
択して第二信号Ｖ（２）を出力端子ＯＵＴ１に供給し、
６２ｃは信号Ｖ１（３）を選択して信号Ｖ（３）を出力
端子ＯＵＴ３に供給し、６２ｄは信号Ｖ１（４）を選択
して信号Ｖ（４）を出力端子ＯＵＴ４に供給し、６２ｅ
は信号Ｖ１（５）を選択して信号Ｖ（５）を出力端子Ｏ
ＵＴ５に供給し、６２ｆは信号Ｖ１（６）を選択して信
号Ｖ（６）を出力端子ＯＵＴ６に供給する。The rotation circuit 60 includes a rotation control circuit 61 and six 6-input 1-output analog switches 62a to 26f. First horizontal scanning period 1
When it is H, the switch 62a turns on the first developed pixel image signal V
1 (1) is selected to supply the second developed image signal V (1) to the output terminal OUT1, and 62b selects the signal V1 (2) to output the second signal V (2) to the output terminal OUT1. Supply,
62c selects the signal V1 (3) and supplies the signal V (3) to the output terminal OUT3; 62d selects the signal V1 (4) and supplies the signal V (4) to the output terminal OUT4;
Selects the signal V1 (5) and outputs the signal V (5) to the output terminal O
The signal is supplied to the UT 5, and 62f selects the signal V1 (6) and supplies the signal V (6) to the output terminal OUT6.

【００２５】一方、第二水平走査期間２Ｈでは、スイッ
チ６２ａは、展開した画素信号Ｅ（１）、Ｅ（７）、Ｅ
（１３）．．．の第一の信号列から成る第一の展開画像
信号Ｖ２（２）を選択して、第二画素信号Ｖ（１）を出
力端子ＯＵＴ１に出力し、６２ｂは、展開した画素信号
Ｅ（２）、Ｅ（８）．．．の信号列から成る第一の画像
信号Ｖ２（３）を選択して、第二画素信号Ｖ（２）を出
力端子ＯＵＴ２に出力し、６２ｃは、展開した画素信号
Ｅ（３）、Ｅ（９）．．．の列から成る信号Ｖ２（４）
を選択して、信号Ｖ（３）を出力端子ＯＵＴ３に出力
し、６２ｄは、展開した画素信号Ｅ（４）、Ｅ（１
０）．．．の信号列から成るＶ２（５）を選択して、Ｖ
（４）を出力端子ＯＵＴ４に出力し、６２ｅは、展開し
た画素信号Ｅ（５）、Ｅ（１１）．．．の信号列から成
るＶ２（６）を選択して、信号Ｖ（５）を出力端子ＯＵ
Ｔ５に出力し、６２ｆは、信号Ｖ２（１）を選択して、
信号Ｖ（６）を出力端子ＯＵＴ６に出力する。On the other hand, in the second horizontal scanning period 2H, the switch 62a causes the expanded pixel signals E (1), E (7), E
(13). ． ． The first developed image signal V2 (2) consisting of the first signal sequence of is selected to output the second pixel signal V (1) to the output terminal OUT1, and 62b is the developed pixel signal E (2). , E (8). ． ． The second pixel signal V (2) is output to the output terminal OUT2 by selecting the first image signal V2 (3) composed of the signal sequence of No. 62, and 62c is the expanded pixel signals E (3), E (9). ). ． ． Signal V2 (4) consisting of columns
To output the signal V (3) to the output terminal OUT3, and 62d displays the expanded pixel signals E (4) and E (1
0). ． ． V2 (5) consisting of the signal sequence of
(4) is output to the output terminal OUT4, and 62e is the expanded pixel signals E (5), E (11). ． ． V2 (6) consisting of the signal sequence of the above, and outputs the signal V (5) to the output terminal OU.
Output to T5, 62f selects the signal V2 (1),
The signal V (6) is output to the output terminal OUT6.

【００２６】更に、第三の水平走査期間３Ｈのとき、展
開した画素信号Ｅ（１）、Ｅ（７）．．．の信号列から
成る第一の展開画像信号Ｖ３（３）は、スイッチ６２ａ
によって第二の展開信号Ｖ（１）としてＯＵＴ１に供給
される。（以下同様） 従って、更に別の各水平走査期
間１Ｈ〜６Ｈに関する、アナログスイッチ６２ａと６２
ｆから出力される第二の展開画像信号Ｖ（ｉ）（ｉ＝１
〜６）と、アナログスイッチに入力される第一の展開画
像信号Ｖｋ（ｉ）（ｋ＝１〜６： 水平走査期間を意味
する）の関係は次表の通りである。Further, during the third horizontal scanning period 3H, the developed pixel signals E (1), E (7). ． ． The first developed image signal V3 (3) consisting of the signal sequence of
Is supplied to OUT1 as the second expanded signal V (1). (Similarly below) Therefore, the analog switches 62a and 62a related to each of the different horizontal scanning periods 1H to 6H.
The second developed image signal V (i) output from f (i = 1
6) and the first developed image signal Vk (i) (k = 1 to 6: means a horizontal scanning period) input to the analog switch are as shown in the following table.

【００２７】[0027]

【表１】 [Table 1]

【００２８】上記表により、スイッチ６２ａ〜６２ｆか
ら第二画像信号Ｖ（１）〜Ｖ（６）を入手して、それら
を各々配列にＯＵＴ１〜ＯＵＴ６に供給するには、これ
らのスイッチを並列に入力する第一走査期間１Ｈのとき
に第一画像信号Ｖ１（１）〜Ｖ１（６）が必要である。
しかし、第二走査期間２Ｈのとき、第一画像信号Ｖ
（２）〜Ｖ２（１）が上記順序通りにＯＵＴ１〜ＯＵＴ
６に供給される（以下同様）。Ｓ１〜Ｓ６は、各々の水
平走査期間Ｈｋのときにアナログスイッチ６２ａ〜６２
ｆに上記の第一画像信号Ｖｋ（ｉ）の組み合わせを選択
させるセレクト信号を表している。From the above table, to obtain the second image signals V (1) -V (6) from the switches 62a-62f and supply them to the arrays OUT1-OUT6 respectively, these switches are connected in parallel. The first image signals V1 (1) to V1 (6) are required during the input first scanning period 1H.
However, during the second scanning period 2H, the first image signal V
(2) to V2 (1) are OUT1 to OUT in the above order.
6 (and so on). S1 to S6 are analog switches 62a to 62a during the respective horizontal scanning periods Hk.
f represents a select signal for selecting a combination of the first image signals Vk (i).

【００２９】ローテーション制御信号６１は信号Ｓ１〜
Ｓ６を保持し、各水平期間のときに１個のセレクト信号
をアナログスイッチ６２ａ〜６２ｆに供給する。例え
ば、期間１Ｈのとき、セレクト信号Ｓ１はアナログスイ
ッチＳＨ１〜ＳＨ６に供給される。このセレクト信号に
基づいて、各々のアナログスイッチは一個の第一展開画
像信号Ｖｋ（ｉ）を選択して、上記組み合わせ表に基づ
いて各出力端子ＯＵＴ（ｉ）に第二展開画像信号Ｖ
（ｉ）を供給する。The rotation control signal 61 includes signals S1 to S1.
S6 is held and one select signal is supplied to the analog switches 62a to 62f in each horizontal period. For example, in the period 1H, the select signal S1 is supplied to the analog switches SH1 to SH6. Based on this select signal, each analog switch selects one first expanded image signal Vk (i), and based on the above combination table, outputs the second expanded image signal Vk to each output terminal OUT (i).
Supply (i).

【００３０】図４に、別の連続水平走査期間用に配列さ
れたローテーション管理回路６１からの信号Ｓ１〜Ｓ６
をどのように選択するかを示す。この図では、セレクト
信号は水平走査信号ＳＹＮＣと同期してＳ１からＳ６ま
で変化する。そのようなセレクト信号を生成するローテ
ーション制御回路６１は、カウンタ回路等を具備してい
る。FIG. 4 shows signals S1 to S6 from the rotation management circuit 61 arranged for another continuous horizontal scanning period.
Show how to select. In this figure, the select signal changes from S1 to S6 in synchronization with the horizontal scanning signal SYNC. The rotation control circuit 61 that generates such a select signal includes a counter circuit and the like.

【００３１】出力端子ＯＵＴ１〜ＯＵＴ６は、各々、図
１に記載の画像データ配線１００−１〜１００−６なら
びにサンプリングスイッチ１１２−１〜１１２−６に結
合されている。サンプリングスイッチ１１２−７〜１１
２−ｎ（ｎ：画素の列番号）も、データ配線１００−１
〜１００−６に結合されている。従って、サンプリング
スイッチ１１２−１〜１１２−６は、シフトレジスタ１
１１からのサンプルホルダー信号Ｓｈ１〜Ｓｈ６と同様
なタイミング信号に基づいて、第二画像信号Ｖ（１）〜
Ｖ（６）を取り上げる。サンプリングスイッチ１１２−
１〜１１２−６は画像信号Ｖ’（１）〜Ｖ’（６）を供
給して、表示部１０２の各画素ユニットｐ−１〜ｐ−６
を駆動する。駆動用の画像信号Ｖ’（１）は、図３に記
載の画素画像信号ｅ’（１）、ｅ’（７）、ｅ’（１
３）等である。水平走査信号ＳＵＮＣＨが走査制御回路
１０３を介して薄膜トランジスタ１１５のゲートに供給
されると、薄膜トランジスタ１１５はＯＮ状態となって
画像信号を受け入れ、それらを画素ｐ−１〜ｐ−６の電
極に供給する。The output terminals OUT1 to OUT6 are respectively coupled to the image data wirings 100-1 to 100-6 and the sampling switches 112-1 to 112-6 shown in FIG. Sampling switches 112-7 to 11
2-n (n: column number of pixel) is also connected to the data wiring 100-1.
~ 100-6. Therefore, the sampling switches 112-1 to 112-6 are equivalent to the shift register 1
Based on the timing signals similar to the sample holder signals Sh1 to Sh6 from 11, the second image signals V (1) to V (1) to
Take V (6). Sampling switch 112-
1 to 112-6 supply image signals V ′ (1) to V ′ (6), and the pixel units p-1 to p-6 of the display unit 102 are supplied.
Drive. The driving image signal V ′ (1) is the pixel image signals e ′ (1), e ′ (7), and e ′ (1 shown in FIG.
3) etc. When the horizontal scanning signal SUNCH is supplied to the gate of the thin film transistor 115 via the scanning control circuit 103, the thin film transistor 115 is turned on to receive image signals and supply them to the electrodes of the pixels p-1 to p-6. .

【００３２】図５に、上記第一実施例に基づいて消散さ
れた暗画素の分布を示す。サンプルホルダーＳＨ１から
生成された展開した画像信号Ｖ１が、他のサンプルホル
ダーと異ならせるサンプルホルダーＳＨ１のトランジス
タの不均一特性のために、他の画素信号と比較して常に
暗い場合、画像信号Ｖ１に基づいた暗画素の分布パター
ンは、図５に記載された状態となる。従って、見る者に
認識された先行技術で示された垂直方向の暗い線は、解
消される。FIG. 5 shows the distribution of dark pixels dissipated according to the first embodiment. If the developed image signal V1 generated from the sample holder SH1 is always darker than other pixel signals due to the non-uniform characteristics of the transistors of the sample holder SH1 that make it different from other sample holders, the image signal V1 becomes The distribution pattern of the dark pixels based on this is the state shown in FIG. Therefore, the vertical dark lines shown in the prior art as perceived by the viewer are eliminated.

【００３３】更に、ローテーション回路６０では、水平
走査期間Ｈｋと同期ととって、アナログスイッチ６２ａ
〜６２ｆに供給されるセレクト信号Ｓ１〜Ｓ６をランダ
ムに変えることもできる。図６に、第二実施例として、
ローテーション制御回路６１で生成されるセレクト信号
Ｓ１〜Ｓ６をランダム化するものを示す。この実施例で
は、第一水平期間１Ｈのときに、セレクト信号Ｓ４が制
御回路６１からアナログスイッチ６２ａ〜６２ｆに供給
される。セレクト信号Ｓ５は、第一水平期間２Ｈのとき
に制御回路６１からアナログスイッチ６２ａ〜６２ｆに
供給される（以下同様）。各セレクト信号Ｓｉには、前
記表１に基づいた第一展開画像信号Ｖｉ（ｋ）と第二展
開画像信号Ｖ（ｋ）の特定の組み合わせがある。しか
し、セレクト信号Ｓｉと水平走査期間Ｈｋの関係がラン
ダム化されている。この実施例では、サンプルホルダー
ＳＨ１から集められた展開画像信号Ｖ（１）が、他の画
像信号と比較して常に暗い場合、図７−Ａ〜７−Ｃに記
載の、暗画素消散パターンが存在する。すなわち、セレ
クト信号Ｓ１〜Ｓ６のタイミングが第一垂直走査期間１
Ｖのときに図６に記載された状態のようにランダム化さ
れると、この期間中の暗画素のパターンは図７−Ａのよ
うな状態となる。更に、図６に記載のように次に第二の
垂直走査期間２Ｖのときにランダム化の順序が変更され
ると、この期間中の暗画素のパターンは図７−Ｂに記載
にような状態となる。従って、これらの期間の後にこれ
らのパターンを総合的に統合したものは、図７−Ｃのよ
うな状態となる。即ち、垂直同期期間のたびにランダム
化の順序を変更すると、時間が経つにつれてこれらのパ
ターンが統合されて、液晶パネル全体がほぼ同レベルの
輝度を持っているように見える。換言すると、個々の相
のサンプルホルダーＳＨ１−ＳＨ６の増幅、反転等とい
った特性差の影響は、空間ならびに時間の両観点から、
消散され一様化される。従って、液晶パネルに優れた画
像品質を得ることができる。Further, in the rotation circuit 60, the analog switch 62a is synchronized with the horizontal scanning period Hk.
It is also possible to randomly change the select signals S1 to S6 supplied to ~ 62f. In FIG. 6, as a second embodiment,
The randomization of the select signals S1 to S6 generated by the rotation control circuit 61 is shown. In this embodiment, the select signal S4 is supplied from the control circuit 61 to the analog switches 62a to 62f during the first horizontal period 1H. The select signal S5 is supplied from the control circuit 61 to the analog switches 62a to 62f during the first horizontal period 2H (the same applies hereinafter). Each select signal Si has a specific combination of the first developed image signal Vi (k) and the second developed image signal V (k) based on Table 1 above. However, the relationship between the select signal Si and the horizontal scanning period Hk is randomized. In this embodiment, when the developed image signal V (1) collected from the sample holder SH1 is always dark as compared with other image signals, the dark pixel dissipation pattern shown in FIGS. 7-A to 7-C is generated. Exists. That is, the timing of the select signals S1 to S6 is the first vertical scanning period 1
When V is randomized as in the state shown in FIG. 6, the pattern of dark pixels in this period becomes the state shown in FIG. 7-A. Further, when the randomization order is changed in the second vertical scanning period 2V as shown in FIG. 6, the pattern of dark pixels in this period is as shown in FIG. 7-B. Becomes Therefore, after these periods, a comprehensive integration of these patterns results in the state shown in FIG. 7-C. That is, if the randomization order is changed every vertical synchronization period, these patterns are integrated over time, and the entire liquid crystal panel appears to have almost the same level of brightness. In other words, the influence of characteristic differences such as amplification and inversion of the sample holders SH1 to SH6 of the individual phases is
Dissipated and uniformed. Therefore, excellent image quality can be obtained on the liquid crystal panel.

【００３４】図８に、別の相展開回路５０とローテーシ
ョン回路６０に関する第三実施例を示す。特に、ローテ
ーション回路６０は、ｍ入力（ｍはｎより小さい整数、
この場合は３に設定されている）１出力のｎ個のアナロ
グスイッチ６３ａ−６３ｆを利用している。各１個のア
ナログスイッチ６３ａ〜６３は、相展開回路５０の第三
サンプルホルダー５１ａ〜５１ｃによって保持される第
一の走査期間１Ｈのときの第一展開画像信号Ｖ１（１）
〜Ｖ１（３）から１個の信号を選択し、出力端子ＯＵＴ
１〜ＯＵＴ３への第二画像信号Ｖ（１）〜Ｖ（３）を生
成する。制御回路６１はセレクト信号Ｓ１〜Ｓ３をアナ
ログスイッチ６３ａ〜６３ｆに供給して、第一の展開画
像信号Ｖ１（１）〜Ｖ１（３）から１個の信号を選択す
る。更に、各一個のアナログ信号６３ｄ〜６３ｆは、第
四〜第６サンプルホルダー５１ｄ〜５１ｆによって保持
される第一展開画像信号Ｖ１（４）〜Ｖ１（６）から１
個の信号を選択し、出力端子ＯＵＴ１〜ＯＵＴ３への第
二画像信号Ｖ（４）〜Ｖ（６）を生成する。FIG. 8 shows a third embodiment relating to another phase expansion circuit 50 and rotation circuit 60. In particular, the rotation circuit 60 has m inputs (m is an integer smaller than n,
In this case, n analog switches 63a-63f each having one output are used. Each one of the analog switches 63a to 63 has a first developed image signal V1 (1) during the first scanning period 1H held by the third sample holders 51a to 51c of the phase development circuit 50.
~ One signal is selected from V1 (3) and output terminal OUT
The second image signals V (1) to V (3) to 1 to OUT3 are generated. The control circuit 61 supplies the select signals S1 to S3 to the analog switches 63a to 63f to select one signal from the first developed image signals V1 (1) to V1 (3). Further, each one of the analog signals 63d to 63f corresponds to the first developed image signals V1 (4) to V1 (6) to 1 held by the fourth to sixth sample holders 51d to 51f.
This signal is selected, and second image signals V (4) to V (6) to the output terminals OUT1 to OUT3 are generated.

【００３５】この実施例では、第一実施例で使用された
６種類のセレクト信号の代わりに、３種類のセレクト信
号Ｓ１〜Ｓ３が使用される。従って、別の連続水平走査
期間が考えらる場合、別の各水平走査期間１Ｈ〜６Ｈに
ついて、アナログスイッチ６３ａ〜６３ｆから出力され
る第二の展開画像信号Ｖ（ｉ）（ｉ＝１〜６）と、アナ
ログスイッチに入力される第一の展開画像信号Ｖｋ
（ｉ）（ｋ＝１〜６： 水平走査期間を意味する）の関
係は、次表の通りである。In this embodiment, three kinds of select signals S1 to S3 are used instead of the six kinds of select signals used in the first embodiment. Therefore, when another continuous horizontal scanning period can be considered, the second expanded image signal V (i) (i = 1 to 6) output from the analog switches 63a to 63f for each of the different horizontal scanning periods 1H to 6H. ) And the first expanded image signal Vk input to the analog switch
The relationship of (i) (k = 1 to 6: means a horizontal scanning period) is as shown in the following table.

【００３６】[0036]

【表２】 [Table 2]

【００３７】図９に、更に別の水平走査期間用に配列さ
れたローテーション制御回路６１から、どのように信号
Ｓ１〜Ｓ３を選択するかを示す。この図では、セレクト
信号Ｓ１〜Ｓ３は水平走査信号ＳＹＮＣＨと同期を取っ
て変更される。FIG. 9 shows how the signals S1 to S3 are selected from the rotation control circuit 61 arranged for another horizontal scanning period. In this figure, the select signals S1 to S3 are changed in synchronization with the horizontal scanning signal SYNCH.

【００３８】図１０に、前述実施例に基づいて消散され
た暗画素の分布を示す。サンプルホルダーＳＨ１から生
成された展開画素Ｖ１が、他のサンプルホルダーと異な
らせるサンプルホルダーＳＨ１のトランジスタの不均一
特性のために、他の画素信号と比較して常に暗い場合、
暗画素の分布パターンは、図１０に記載された状態とな
る。従って、先行技術で示された垂直方向の暗い線は、
解消される。すなわち、異なる輝度レベルの画素は得起
用パネル１０２全体に消散され、従って、重大な目に見
える縦ラインむら障害としては現れず、優れた画像品質
を提供する。FIG. 10 shows the distribution of dark pixels dissipated according to the above-described embodiment. If the developed pixel V1 generated from the sample holder SH1 is always dark compared to other pixel signals due to the non-uniform characteristics of the transistors of the sample holder SH1 that make it different from other sample holders,
The distribution pattern of dark pixels is as shown in FIG. Therefore, the vertical dark line shown in the prior art is
Will be resolved. That is, pixels of different brightness levels are dissipated throughout the active panel 102, and thus do not appear as significant visible vertical line unevenness disturbances, providing excellent image quality.

【００３９】この実施例によれば、アナログスイッチ６
３ａ〜６３ｆへの入力の数は、これらのスイッチの出力
の数と比較して減らすことが可能である。従って、回路
構成を簡単にすることができ、そのような回路の設計な
らびに組立が簡単になる。According to this embodiment, the analog switch 6
The number of inputs to 3a-63f can be reduced compared to the number of outputs of these switches. Therefore, the circuit configuration can be simplified, and the design and assembly of such a circuit can be simplified.

【００４０】更に、３入力１出力のアナログスイッチ６
３ａ〜６３ｆを利用するローテーション回路６０のセレ
クト信号Ｓ１〜Ｓ３をランダムに変更することもでき
る。セレクト信号のランダム変更により、液晶パネル１
０２での増幅、反転等から生じる利得の相違に起因する
異なる輝度レベルを有する画素を空間的に分散するだけ
でなく、１回の水平走査サイクルで集められた各表示画
像の暗画素の位置も変更される。従って、長時間にわた
って統合が実施されると、サンプルホルダーの増幅、反
転等といった特性差の影響が分散されて高画質な画像と
なる。Further, an analog switch 6 having three inputs and one output
It is also possible to randomly change the select signals S1 to S3 of the rotation circuit 60 using 3a to 63f. LCD panel 1 by changing the select signal randomly
In addition to spatially distributing pixels with different brightness levels due to gain differences resulting from amplification, inversion, etc. in 02, the position of dark pixels in each display image collected in one horizontal scanning cycle is also Be changed. Therefore, when the integration is performed for a long time, the influence of the characteristic difference such as amplification and inversion of the sample holder is dispersed and a high quality image is obtained.

【００４１】本発明の装置は、前述の実施例に限定され
るものではない。例えば、セレクト信号を完全にランダ
ムに変更する代わりに、画像信号の垂直同期信号に基づ
いてその順序を変更したり、あるいは、垂直走査期間に
基づいてランダムにそれらを変更することも可能であ
る。これらの変更により、サンプル保持回路のような回
路が相展開に利用されるときに現れる回路特性差の影響
を、空間および時間の両方の観点から分散され、回路の
画像表示への影響が分散され、高画質で高解像度の画像
が生成される。The device according to the invention is not limited to the embodiments described above. For example, instead of changing the select signals completely randomly, it is possible to change the order based on the vertical synchronizing signal of the image signal or change them randomly based on the vertical scanning period. These changes disperse the effects of differences in circuit characteristics that appear when circuits such as sample-hold circuits are used for phase expansion, both in terms of space and time, and distribute the effects of the circuits on image display. , A high quality and high resolution image is generated.

【００４２】また、セレクト信号Ｓ１〜Ｓ６またはＳ１
〜Ｓ３ならびに第一展開画像信号Ｖｋ（ｉ）と第二画像
信号Ｖ（ｉ）の組み合わせは、表１と２に記載されてい
る通りである必要はない。セレクト信号を生成ならびに
供給する回路として、前述以外の多くの他タイプの回路
を利用できる。Further, select signals S1 to S6 or S1
~ S3 and the combination of the first developed image signal Vk (i) and the second developed image signal V (i) need not be as described in Tables 1 and 2. Many other types of circuits other than those described above can be used as the circuit for generating and supplying the select signal.

【００４３】前述の実施例では、相展開回路５０の他
に、ローテーション回路６０の内部のアナログスイッチ
６２ａと６２ｆの入力と出力の間にオフセットの相違が
生じる場合がある。しかしながら、これらの相違は、一
般に、画像信号保持回路ＳＨ１〜ＳＨ６または相展開回
路５０の増幅および反転回路の相違よりも、はるかに小
さい。従って、ローテーション回路の設置は、第二画像
信号Ｖ（ｉ）間の電圧差すなわち液晶パネル１０２の画
素輝度の相違に大して何ら実質的な影響がなく、従っ
て、ローテーションの画像品質向上効果が十分に発現さ
れる。更に、ローテーション回路の使用により、反転回
路４０が実施する画像画素の画素の反転が単純化され、
例えば反転回路によって垂直同期信号毎に極性を反転す
るだけでよいので、安定したＤＣレベルの画素信号を提
供できる。この結果、信号オフセットが低減され、横ス
トロークが防止でき、より鮮明な画像が生成される。In the above-described embodiment, there may be a difference in offset between the inputs and outputs of the analog switches 62a and 62f inside the rotation circuit 60 in addition to the phase expansion circuit 50. However, these differences are generally much smaller than the differences between the amplification and inversion circuits of the image signal holding circuits SH1 to SH6 or the phase expansion circuit 50. Therefore, the installation of the rotation circuit does not substantially affect the voltage difference between the second image signals V (i), that is, the difference in the pixel brightness of the liquid crystal panel 102, and thus the rotation image quality improvement effect is sufficiently exerted. Expressed. Further, the use of the rotation circuit simplifies the pixel inversion of the image pixels performed by the inversion circuit 40,
For example, since it is only necessary to invert the polarity for each vertical synchronization signal by the inversion circuit, it is possible to provide a stable DC level pixel signal. As a result, signal offset is reduced, lateral strokes can be prevented, and a clearer image is generated.

【００４４】また、ローテーション回路６０、あるいは
ローテーション回路を含んだデータ処理回路ブロック全
体は、液晶パネルの外部のガラス基板上に構成しても良
く、ＩＣ化することも可能である。特にＩＣ化に当たっ
ては、本発明のローテーション回路を採用することによ
り相展開する際に必要な信号処理回路間のレベル調整が
不要となる。また、ＩＣにこれらの回路を作る込む際に
サンプルホルダー回路にレベル差が多少あっても問題無
く高画質の画像が得られるので、ＩＣ化は容易である。Further, the rotation circuit 60 or the entire data processing circuit block including the rotation circuit may be formed on a glass substrate outside the liquid crystal panel or can be integrated into an IC. Especially in the case of IC, by adopting the rotation circuit of the present invention, it becomes unnecessary to adjust the level between the signal processing circuits necessary for phase expansion. Further, when these circuits are built in the IC, a high quality image can be obtained without any problem even if there is a level difference in the sample holder circuit, so that the IC can be easily formed.

【００４５】基板上にこれらの回路を形成する場合に、
素子のばらつきなどによる回路の利得差やオフセットを
回避するために製造工程において回路の利得差やオフセ
ットを調整しても良い。しかしながら、液晶の光学特性
に合わせ込むためには、精度の高い調整作業が必要とな
るので相展開の数が多くなると、このような調整作業は
実質的に不可能である。また、調整用の素子を付加する
などにより回路構成も複雑になる。これに大使、本例の
画像表示装置のようにローテーション回路を用いれば、
調整作業を回避でき、更に、構成度部品も不要となるの
で、コストを低減でき、表示さＲた画像では部品の精度
を上げた以上の効果を得ることができる。When forming these circuits on the substrate,
The gain difference and offset of the circuit may be adjusted in the manufacturing process in order to avoid the gain difference and offset of the circuit due to variations in elements. However, in order to match the optical characteristics of the liquid crystal, a highly accurate adjustment work is required, and therefore, when the number of phase expansions increases, such an adjustment work is substantially impossible. Further, the circuit configuration becomes complicated by adding an adjustment element. Ambassador, if you use a rotation circuit like the image display device of this example,
Since the adjustment work can be avoided and the component parts are not necessary, the cost can be reduced, and the effect of increasing the accuracy of the parts can be obtained in the displayed image.

【００４６】図１１に、３板プリズム方式の光学システ
ムを用いた投写型の画像表示装置（プロジェクタ）の概
要そ示してある。本例のプロジェクタ７０では、白色光
源のランプユニット７１から投写された投写光がライト
ガイド７２の内部で、複数のミラー７７および２枚のダ
イクロイックミラー７３によってＲ、Ｇ、Ｂの三原色に
分けられ、それぞれの色の画像を表示する３枚のＴＦＴ
液晶パネル７４ｒ、７４ｇおよび７４ｂに導かれる。そ
して、それぞれのＴＦＴ液晶パネル７４ｒ、７４ｇおよ
び７４ｂによって変調された光はダイクロイックプリズ
ム７５に三方向から入射される。ダイクロイックプリズ
ム７５では、ＲおよびＢの光が９０°曲げられ、Ｇの光
が直進するので各色の画像が合成され、投写レンズ７６
を通してスクリーンなどにカラー画像が投写される。本
発明に係る相展開機能およびローテーション機能を備え
たデータ処理回路ブロックを介して入力画像信号ＶＩＤ
ＥＯをそれぞれの液晶パネル７４ｒ、７４ｇおよび７４
ｂに供給すると、それぞれの色の画像を液晶パネル７４
ｒ、７４ｇおよび７４ｂによって、横ストロークや縦ラ
インむらのない高画質・高解像度で作成できる。従っ
て、本プロジェクタ７０を用いることにより、大きく鮮
明な画像をスクリーン等に表示することができる。FIG. 11 shows an outline of a projection type image display device (projector) using an optical system of a three-plate prism type. In the projector 70 of this example, the projection light projected from the lamp unit 71 of the white light source is divided into the three primary colors of R, G, and B inside the light guide 72 by the plurality of mirrors 77 and the two dichroic mirrors 73. Three TFTs displaying images of each color
It is guided to the liquid crystal panels 74r, 74g and 74b. Then, the lights modulated by the respective TFT liquid crystal panels 74r, 74g and 74b are incident on the dichroic prism 75 from three directions. In the dichroic prism 75, the R and B lights are bent by 90 °, and the G light goes straight, so that the images of the respective colors are combined, and the projection lens 76
A color image is projected through a screen on the screen. Input image signal VID via a data processing circuit block having a phase expansion function and a rotation function according to the present invention
EO for each liquid crystal panel 74r, 74g and 74
b, the image of each color is displayed on the liquid crystal panel 74.
With r, 74g, and 74b, it is possible to create with high image quality and high resolution without horizontal stroke and vertical line unevenness. Therefore, by using the projector 70, a large and clear image can be displayed on the screen or the like.

【００４７】[0047]

【発明の効果】本発明の画像表示装置によれば、画像信
号を相展開することによって高解像度の画像が得られる
と共に、相展開された画像信号をローテーションさせて
画像の表示部に提供することにより、相展開による縦ラ
インむらを防止し高画質な画像を得ることができる。ま
た、ローテーションさせることによって、極性を画素毎
に反転する極性の反転も簡単に行えるので、横ストロー
クの発生も防止できる。According to the image display device of the present invention, a high-resolution image is obtained by phase-expanding an image signal, and the phase-expanded image signal is rotated and provided to the image display section. As a result, vertical line unevenness due to phase expansion can be prevented and a high quality image can be obtained. Further, by rotating, the polarity can be easily inverted for each pixel, so that the occurrence of a lateral stroke can be prevented.

【００４８】また、本発明の画像表示装置によれば、相
展開に用いられるサンプルホルダーなどのかいろにおい
て増幅や反転等の処理を行う際にレベル差が多少あるな
どの特性差が許容でき、この特性差による駆動用の画像
信号の差を表示部の直前に相展開された画像信号とパネ
ル駆動用の画像信号との組み合わせを入れ換えるローテ
ーション回路によって表示部上では空間的に、また時間
的に分散させることができる。従って、本発明の画像表
示装置では、相展開する際の信号処理回路の間のレベル
調整が不要となるので、回路設計や組立時にかかる手間
やコストを低減し、小型で安価な高解像度・高画質の画
像表示を提供することが可能となる。Further, according to the image display device of the present invention, it is possible to allow a characteristic difference such as a level difference when performing processing such as amplification or inversion in a sample holder or the like used for phase expansion. The rotation circuit that switches the combination of the image signal for phase driving developed immediately before the display unit and the image signal for panel driving to disperse the difference of the driving image signal due to the characteristic difference is spatially and temporally dispersed on the display unit. Can be made. Therefore, in the image display device of the present invention, it is not necessary to adjust the level between the signal processing circuits at the time of phase expansion, so that the labor and cost required for the circuit design and assembly can be reduced, and the small and inexpensive high resolution / high It is possible to provide a high quality image display.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明による画像表示装置の第一実施例を示す
ブロック図。FIG. 1 is a block diagram showing a first embodiment of an image display device according to the present invention.

【図２】図１に記載された画像表示装置の画像処理回路
の更なる詳細を示すブロック図。2 is a block diagram showing further details of an image processing circuit of the image display device shown in FIG. 1. FIG.

【図３】（Ａ）（Ｂ）とも、図１と図２のブロック図で
使用される制御および画像信号の波形を示す図。3A and 3B are diagrams showing waveforms of control and image signals used in the block diagrams of FIGS. 1 and 2. FIG.

【図４】第一実施例の、セレクト信号と水平および垂直
同期信号の関係を示す図。FIG. 4 is a diagram showing a relationship between a select signal and horizontal and vertical synchronizing signals in the first embodiment.

【図５】第一実施例のマトリクスにおいて画素が暗くな
っている状態を示す図。FIG. 5 is a diagram showing a state where pixels are dark in the matrix of the first embodiment.

【図６】第二実施例の、セレクト信号と水平および垂直
同期信号の関係を示す図。FIG. 6 is a diagram showing a relationship between a select signal and horizontal and vertical synchronizing signals in the second embodiment.

【図７】第二実施例のマトリクスの画素が暗くなってい
る状態を示す図。FIG. 7 is a diagram showing a state in which pixels of the matrix of the second embodiment are dark.

【図８】第三実施例の、相展開回路とローテーション回
路のブロック図を示す図。FIG. 8 is a diagram showing a block diagram of a phase expansion circuit and a rotation circuit according to a third embodiment.

【図９】第三実施例の、セレクト信号と水平および垂直
同期信号の関係を示す図。FIG. 9 is a diagram showing a relationship between a select signal and horizontal and vertical synchronizing signals in the third embodiment.

【図１０】第三実施例のマトリクスにおいて画素が暗く
なっている状態を示す図。FIG. 10 is a diagram showing a state where pixels are dark in the matrix of the third embodiment.

【図１１】本発明に関するプロジェクタの概略構成を示
す図。FIG. 11 is a diagram showing a schematic configuration of a projector according to the invention.

【図１２】従来の画像表示装置の一つのブロック図。FIG. 12 is a block diagram of a conventional image display device.

【図１３】図１２に記載されたブロック図で使用される
制御および画像信号の形を示す図。FIG. 13 is a diagram showing the shapes of control and image signals used in the block diagram shown in FIG. 12.

【図１４】従来の画像表示装置のマトリクスにおいて画
素が暗くなっている状態を示す図。FIG. 14 is a diagram showing a state where pixels are dark in a matrix of a conventional image display device.

【図１５】他の従来画像表示装置のブロック図。FIG. 15 is a block diagram of another conventional image display device.

【符号の説明】[Explanation of symbols]

１０．液晶パネルブロック ２０．タイミング回路ブロック ３０．データ処理回路ブロック ３５．制御回路 ４０．反転回路 ４２．セレクタ ５０．相展開回路 ５１．サンプルホルダ ６０．ローテーション回路 ６１．ローテーション制御回路 ６２．アナログスイッチ ６３．アナログスイッチ ７０．プロジェクタ ７２．ライトガイド ７３．ダイクロイックミラー ７４．液晶パネル ７５．ダイクロイックプリズム ７７．ミラー １００．信号配線） １１４．信号配線 １１６．画素 10. Liquid crystal panel block 20. Timing circuit block 30. Data processing circuit block 35. Control circuit 40. Inversion circuit 42. Selector 50. Phase expansion circuit 51. Sample holder 60. Rotation circuit 61. Rotation control circuit 62. Analog switch 63. Analog switch 70. Projector 72. Light guide 73. Dichroic mirror 74. Liquid crystal panel 75. Dichroic prism 77. Mirror 100. Signal wiring) 114. Signal wiring 116. Pixel

フロントページの続き (72)発明者 小林 守 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内Front page continuation (72) Inventor Mamoru Kobayashi 3-5-3 Yamato, Suwa-shi, Nagano Seiko Epson Corporation

Claims (11)

【特許請求の範囲】[Claims] 【請求項１】複数の画素信号を有する信号列を受信し
て、前記画素信号の各々を展開し、一つの列のマトリク
スの画素の特定位置に対応する展開した前記展開画素信
号のの組み合わせが他の列の画素の特定位置に対応する
展開した前記画素信号の組み合わせと異なっている複数
の第１の信号列を並列に生成する相展開手段と、 前記第１の信号列を受信するための複数の選択手段を有
し、且つ前記第１の信号列のいずれかを選択して第２の
信号列を並列に生成するローテーション手段と、 前記複数の第２の信号列を受信して、前記複数の第２の
信号列をサンプリングすることによって前記画素を駆動
するための画像信号を生成する、サンプリング手段と、 １つの特定期間毎に前記第１の信号列の前記展開した画
素信号の前記組み合わせを前記相展開手段に変更させ、
また、ローテーション手段に前記組み合わせを前記第２
の信号列として元の組み合わせに変更させる制御手段、
とを具備した画像表示装置。1. A signal sequence having a plurality of pixel signals is received, each of the pixel signals is developed, and a combination of the developed developed pixel signals corresponding to a specific position of a pixel of a matrix of one column is obtained. Phase expansion means for generating in parallel a plurality of first signal sequences different from the combination of the developed pixel signals corresponding to specific positions of pixels in other columns, and for receiving the first signal sequences Rotation means having a plurality of selection means, selecting any one of the first signal trains to generate a second signal train in parallel, and receiving the plurality of second signal trains, Sampling means for generating an image signal for driving the pixel by sampling a plurality of second signal trains; and the combination of the expanded pixel signals of the first signal train every one specific period. The above To change the deployment means,
Also, the rotation means may include the combination of the second
Control means for changing to the original combination as the signal sequence of
An image display device comprising: 【請求項２】請求項１において、前記制御手段は、前記
相展開手段に、前記第１の信号列の前記展開した画素信
号の前記組み合わせを一定の順序で変更させることを特
徴とする画像表示装置。2. The image display according to claim 1, wherein the control unit causes the phase expansion unit to change the combination of the expanded pixel signals of the first signal sequence in a fixed order. apparatus. 【請求項３】請求項１において、前記制御手段は、前記
相展開手段に、前記第１の信号列の前記展開画素信号の
前記組み合わせをランダムに変更させることを特徴とす
る画像表示装置。3. The image display device according to claim 1, wherein the control means causes the phase expansion means to randomly change the combination of the expanded pixel signals of the first signal sequence. 【請求項４】請求項１において、前記特定期間は、前記
表示部の水平同期と同期されることを特徴とする画像装
置。4. The image device according to claim 1, wherein the specific period is synchronized with horizontal synchronization of the display unit. 【請求項５】請求項１において、前記特定期間は、前記
表示部の水平および垂直同期に同期されることを特徴と
する画像表示装置。5. The image display device according to claim 1, wherein the specific period is synchronized with horizontal and vertical synchronization of the display unit. 【請求項６】請求項１において、前記選択手段は複数の
アナログスイッチを有しており、各々のアナログスイッ
チは前記複数のサンプルホルダー回路のいずれか１個を
選択して前記第２の信号列を前記サンプリング手段のい
ずれかに供給することを特徴とする画像表示装置。6. The selection means according to claim 1, wherein the selection means has a plurality of analog switches, and each analog switch selects any one of the plurality of sample holder circuits to perform the second signal sequence. Is supplied to any of the sampling means. 【請求項７】請求項６において、前記制御手段は、複数
のサンプルホルダー回路のいずれかを前記サンプリング
手段に結合する組み合わせを変更することを特徴とする
画像表示装置。7. The image display device according to claim 6, wherein the control means changes a combination in which any one of a plurality of sample holder circuits is coupled to the sampling means. 【請求項８】請求項１において、前記選択手段は、前記
サンプルホルダー回路の一部分のいずれかを選択するこ
とを特徴とする画像表示装置。8. The image display device according to claim 1, wherein the selection means selects any one of the part of the sample holder circuit. 【請求項９】請求項１において、前記制御手段は、複数
のサンプルホルダー回路を前記サンプリング手段のいず
れかに結合する組み合わせを変更することを特徴とする
画像表示装置。9. The image display device according to claim 1, wherein the control means changes a combination for coupling a plurality of sample holder circuits to any one of the sampling means. 【請求項１０】請求項１において、前記表示部は液晶パ
ネルであり、画素は薄膜トランジスタならびに液晶を挟
む２個の画素電極から成ることを特徴とする画像表示装
置。10. The image display device according to claim 1, wherein the display section is a liquid crystal panel, and each pixel includes a thin film transistor and two pixel electrodes sandwiching a liquid crystal. 【請求項１１】請求項１において、前記表示部は透過型
液晶パネルおよび投写用光源を備えた投写型の表示手段
であり、前記供給手段は前記透過型液晶パネルのデータ
側駆動部に前記画素信号を供給することを特徴とする画
像表示装置。11. The display unit according to claim 1, wherein the display unit is a projection-type display unit including a transmissive liquid crystal panel and a projection light source, and the supply unit includes the pixel on the data side drive unit of the transmissive liquid crystal panel. An image display device characterized by supplying a signal.