JPH0822261A - 電界放出素子の制御方法 - Google Patents

電界放出素子の制御方法

Info

Publication number
JPH0822261A
JPH0822261A JP7176930A JP17693095A JPH0822261A JP H0822261 A JPH0822261 A JP H0822261A JP 7176930 A JP7176930 A JP 7176930A JP 17693095 A JP17693095 A JP 17693095A JP H0822261 A JPH0822261 A JP H0822261A
Authority
JP
Japan
Prior art keywords
signal
word
control
value
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP7176930A
Other languages
English (en)
Inventor
Robert T Smith
ロバート・ティー・スミス
Dean Barker
ディーン・バーカー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH0822261A publication Critical patent/JPH0822261A/ja
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】 【目的】 表示素子用駆動信号の制御方法を提供する。 【構成】 電界放出素子によって表示される画像を指定
するために用いるデジタル・ビデオ・ワード（１４）
を、複数のデジタル・サブワード（１６，１７）に分割
する。各デジタル・サブワード（１６，１７）を用いて
制御信号（２１，２２）を発生し、駆動源（２４，２
７，３１）の入力（２３，２６，３２，３３）に印加す
る。デジタル・サブワード（１６，１７）は制御信号
（２１，２２）をタイム・スロットに分割する。各タイ
ム・スロットは、元のデジタル・ビデオ・ワード（１
４）によって表されるタイム・スロットの期間より長い
期間を有する。制御信号（２１，２２）に応答して、駆
動源（２４，２７，３１）が駆動信号（２８，３４）を
供給する。駆動信号の出力値および期間は、制御信号の
期間、および制御信号によって符号化されたアクティブ
およびインアクティブ状態によって制御される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般的に表示素子の制
御方式に関し、更に特定すれば、表示素子用駆動信号の
新たな制御方式に関するものである。
【０００２】
【従来の技術】電界放出素子（ＦＥＤ：field emission
devices）は、当技術では公知であり、画像表示装置を
含む広範囲の用途に一般的に用いられている。電界放出
素子（ＦＥＤ）の一例は、１９９３年３月２日にKane e
t al.に特許された米国特許第5,191,217号に記載されて
いる。かかるＦＥＤを制御する従来の方法は、一般的に
パルス幅変調と呼ばれており、デジタル・ビデオ・ワー
ドを用いて、特定の表示時間の間ＦＥＤによって表示さ
れる画像の輝度(intensity)を符号化するものである。
デジタル・ワードの値は、全表示時間の内、一定の駆動
電圧がＦＥＤに印加される部分、即ちＦＥＤアクティブ
時間を表わす。
【０００３】
【発明が解決しようとする課題】かかる従来の制御方法
に伴う問題の１つに、得ることができる解像度がある。
ＦＥＤは大きなコンデンサのような駆動回路として表れ
るので、駆動信号は大きな立ち上がり時間および立ち下
がり時間を有する。結果的に、立ち上がり時間および立
ち下がり時間がＦＥＤアクティブ時間の大部分を表わす
可能性がある。低輝度信号では、立ち上がり時間および
立ち下がり時間が全ＦＥＤアクティブ時間よりも大きく
なることがある。例えば、９ビット・ビデオ・ワードで
は、最少表示時間は１０ナノ秒であり、これは典型的に
ＦＥＤを駆動するのに必要な立ち上がり時間よりも短
い。結果的に、画像が表示されないことになる。
【０００４】振幅変調と一般的に呼ばれる他の方法は、
各画素に印加される電圧値を変化させて輝度を制御する
ものである。得られる駆動電圧の増分が小さいため、こ
の方法はノイズの影響を受けやすく、表示品質が損なわ
れる結果となる。
【０００５】したがって、デジタル・ビデオ・ワードに
よって表される最少時間増分よりも大きな最少ＦＥＤア
クティブ時間を有し、単一または一定駆動信号は有さ
ず、ＦＥＤの駆動信号の立ち上がりおよび立ち下がり時
間よりも大きな最少時間増分を有し、しかもＦＥＤに印
加される最少電圧駆動増分をできるだけ大きくするＦＥ
Ｄ制御方法を有することが望ましい。
【０００６】
【課題を解決するための手段】本発明による電界放出素
子の制御方法は、電界放出素子によって表示される画像
を指定するために用いられるデジタル・ビデオ・ワード
を、複数のデジタル・サブワードに分割する。各デジタ
ル・サブワードを用いて制御信号を発生し、駆動源の入
力に印加する。デジタル・サブワードは制御信号をタイ
ム・スロットに分割する。各タイム・スロットは、元の
デジタル・ビデオ・ワードによって表されるタイム・ス
ロットの期間より長い期間を有する。制御信号に応答し
て、駆動源が駆動信号を供給する。駆動信号の出力値お
よび期間は、前記制御信号の期間、および制御信号によ
って符号化されるアクティブおよびインアクティブ状態
によって制御される。
【０００７】
【実施例】図１は、電界放出素子（ＦＥＤ）１０の駆動
に好適な制御装置或いは制御回路１１を概略的に示す。
説明を簡単にするために、ＦＥＤの一部のみを示すが、
ＦＥＤ１０は、１９９３年３月２日、Kane et al.に特
許された米国特許第5,191,217号に記載されているよう
に、他の素子も有することは理解されよう。冷陰極エミ
ッタ(cold cathode emitter)即ち陰極１２が、ＦＥＤ１
０の駆動信号入力１３に印加される信号に応答して、電
子を放出する。典型的に、電圧源３７がＦＥＤ１０の抽
出グリッド(extraction grid)３６に印加され、エミッ
タ１２からの電子放出に便宜を図る。陰極１２から放出
される電子は、ＦＥＤ１０の陽極（図示せず）上で画像
を形成する。図１は陰極１２を有する回路１１を示す
が、回路１１は、抽出格子３６のような他の素子も駆動
可能であることは理解されよう。
【０００８】回路１１は、外部回路（図示せず）からの
デジタル制御ワード即ちビデオ・ワード１４を受ける。
図１に示すように、ワード１４はシンボルＶnで表さ
れ、ここでｎはビデオ・ワード内のビット数である。図
１に示す好適実施例は、ワード１４に８ビットを用いて
いるが、ワード１４のビット数はいくつでもよいことは
理解されよう。回路１１はワード１４を複数のデジタル
・サブワードに分割する。これらサブワードの各々は、
入力１３に印加される信号を制御する制御信号に変換さ
れる。図１に示す実施例では、ワード１４は２つのサブ
ワード、上位サブワード即ちニブル(nibble)１７と、下
位サブワード即ちニブル１６とに分割される。図１に示
すように、ニブル１６はＬと表記され、４つの別個のビ
ットＬ1，Ｌ2，Ｌ3，Ｌ4を有する。また、ニブル１７は
Ｍと表記され、４つの対応するビットＭ1，Ｍ2，Ｍ3，
Ｍ4を有する。ワード１４、およびニブル１６，１７
は、通常ライン時間(line time)または表示時間と呼ば
れている時間の間回路１１に供給される。表示時間は、
表示装置の水平線数の他に、表示装置のリフレッシュ即
ちスキャン速度に依存する。例えば、表示装置は、典型
的に、ある数の行および列のＦＥＤとして構成され、こ
れらＦＥＤは６０ヘルツ（６０Ｈｚ）の速度でスキャン
即ちリフレッシュされる。例えば、モノクロームＶＧＡ
フォーマット(monochrome VGA format)のような典型的
なフォーマットを有するＦＥＤ表示装置の対応する表示
時間は、約３５マイクロ秒である。
【０００９】回路１１は、ニブル１６内のビット数に対
応する数の入力を有する、第１信号発生器１８を含む。
図１に示す実施例では、発生器１８は、ニブル１６を受
けるために４つの入力を有する。また、発生器１８は表
示時間信号１５とクロック２５も受ける。信号１５およ
びクロック２５は、発生器１８においてタイミング信号
として用いられるが、これについては後に説明する。表
示時間信号１５は１サイクルの表示部分の間アクティブ
となる。クロック２５は、１を表示時間で除算したもの
（１／表示時間）にニブル１６または１７のいずれかの
最大可能十進数を乗算したものに等しい速度で発振す
る。結果的に、発生器１８は、ニブル１６のビット数に
よって符号化できる最大数の区間(increments)に、表示
時間を分割する。図１に示す実施例では、ニブル１６は
４ビットを有するので、発生器１８は表示時間を２4、
即ち１６の時間区間に分割する。これらの区間は、一般
的にタイム・スロット０〜タイム・スロット１５と呼ば
れている。発生器１８は、出力即ち制御信号２１（Ｓ
1）を発生し、これを用いて入力１３に印加される駆動
信号を制御する。発生器１８は、ニブル１６によって符
号化される数のタイム・スロットの間、信号２１をアク
ティブにする。しかしながら、好適実施例では、信号２
１は、最後のタイム・スロット即ちタイム・スロット１
５の間は、常にインアクティブとなっている。他の実施
例では、信号２１は全てのタイム・スロットの間アクテ
ィブのままでもよいことは理解されよう。同様に、第２
信号発生器１９は、ニブル１７のビット数に対応する数
の入力を有する。図１の実施例に示すように、発生器１
９はニブル１７を受ける４つの入力を有する。また、発
生器１９は、信号１５およびクロック２５も受け、出力
即ち制御信号２２（Ｓ2）を発生し、これを用いて入力
１３に印加される駆動信号を制御する。信号２２は、ニ
ブル１７内で符号化されるタイム・スロット数、即ち、
図１に示す実施例では１６タイム・スロットの間アクテ
ィブである。したがって、発生器１８，１９はそれぞれ
信号２１，２２を発生し、各信号はニブル１６，１７の
値に応答するアクティブ時間をそれぞれ有することにな
る。好適実施例では、信号２１，２２はタイム・スロッ
ト１５の間常にインアクティブなので、陰極１２がアク
ティブとなれる最大時間は、全表示時間の１５／１６で
ある。しかしながら、先に示したように、他の実施例で
は、信号２１，２２は全タイム・スロットの間アクティ
ブであってもよい。
【００１０】一例として、図２は、図１の実施例に示す
ような、種々のワード１４の値に対する制御信号２１，
２２の状態を示すグラフである。以下の記載には、図１
および図２双方への参照を含む。タイム・スロットおよ
び表示時間のプロットを、参考に示す。表示時間のプロ
ットは、ＦＥＤがアクティブとなれる最大時間を表わ
す。タイム・スロットのプロットは、表示時間がクロッ
ク２５の各サイクルによって分割されるタイム・スロッ
トを示す。図２の最初のプロットは、ワード１４（Ｖ
N）が十進数の０を有するときの、信号２１，２２，Ｓ
1，Ｓ2の状態を示す。この状態では、ニブル１６（Ｌ）
およびニブル１７（Ｍ）の双方も、十進数の０を有す
る。結果的に、信号２１（Ｓ1），２２（Ｓ2）はインア
クティブとなる。図２の２番目のプロットは、ワード１
４が十進数の１を有するときの状態を示す。ニブル１６
は十進数の０を有し、ニブル１７は０の値を有する。結
果的に、信号Ｓ１はタイム・スロット０の間アクティブ
となり、他の全てのタイム・スロットの間インアクティ
ブとなる。一方、信号Ｓ2は全タイム・スロットの間イ
ンアクティブである。ワード１４が十進数の１２７を有
するとき、図２のプロット３に示すように、ニブル１６
は１５の値を有し、一方ニブル１７は７の値を有する。
したがって、信号２１（Ｓ1）はタイム・スロット０〜
１４の間アクティブとなり、信号２２（Ｓ2）はタイム
・スロット０〜６の間アクティブとなる。図２のプロッ
ト４に示すように、ワード１４の最大値は２５５なの
で、ニブル１６（Ｌ）は１５の値を有し、ニブル１７
（Ｍ）も１５の値を有する。結果的に、信号２１，２２
（Ｓ1，Ｓ2）は双方とも、タイム・スロット０〜１４の
間アクティブとなる。
【００１１】図３は、図１の発生器１８の実施例を概略
的に示す。図３に示すように、発生器１８は、４ビット
のニブルを受けるように実施されているが、この実施は
より多くのビットを有する他のサブワードにも拡張可能
であることは理解されよう。表示時間信号１５がエッジ
検出器に供給され、信号１５の正方向エッジのときに短
いロード・パルスが発生される。このパルスは４ビット
・ラッチに供給され、ニブル１６をこのラッチにロード
するために用いられる。４ビット・カウンタがこのパル
スをリセット・パルスとして受け取り、表示時間期間の
開始時にカウンタをゼロにクリアする。クロック２５が
カウンタのクロック入力に接続され、タイム・スロット
１の開始時に各スロット時間が始まる毎に、カウンタを
増分する。カウンタの出力およびラッチの出力は、４ビ
ット比較器のＸおよびＹ入力にそれぞれ供給され、ラッ
チ出力の値がカウンタ出力の値と比較される。表示時間
１５と比較器のＸ＜Ｙ出力との「論理積を取る(logical
ly ANDing)」ことによって、信号２１を発生する。
【００１２】再び図１を参照する。信号２１，２２を用
いて、駆動電流（ＩD）即ちエミッタ１２を駆動する駆
動信号を制御する。信号２８は、第１従属電流源(depen
dentcurrent source)の出力と第２従属電流源２７の出
力とを結合することによって形成される。電流源２４，
２７は並列接続されているので、電流源２４からの出力
電流Ｉ1に電流源２７からの出力電流Ｉ2を加えることに
よって、信号２８が形成される。制御信号２１は電流源
２４の入力２３に結合されるので、信号２１がアクティ
ブのとき電流源２４もアクティブとなる。同様に、制御
信号２２は電流源２７の入力２６に結合されるので、信
号２２がアクティブのとき電流源２７もアクティブとな
る。
【００１３】電流Ｉ1，Ｉ2の値は、以下の式に示すよう
に、各電流Ｉ1，Ｉ2によって放出される電荷を、エミッ
タ１２によって放出される所望の最大電荷に等しく(equ
ating)することによって決定される。
【００１４】
【数１】 ここで、Ｉm＝全表示時間の（２n−１）／（２n）倍の
時間の間、駆動電流がＦＥＤに供給されるときに、最大
輝度を与える最大電流（例えば、８ビット・ワードで
は、Ｉmは全表示時間の２５５／２５６倍の時間の間供
給される。
【００１５】ＴL＝全表示時間 ｎ＝ビデオ・ワード内のビット数 ＤV＝ビデオ・ワードの十進数 ＤM＝最上位ニブルの十進数 ＤL＝最下位ニブルの十進数 この式をｎ＝８として簡略化すると、次の式が得られ
る。
【００１６】
【数２】 デジタル・ワード１４の値を１として、この式からＩ1
のＩmに対する関係を求めると、次の式が得られる。
【００１７】
【数３】 したがって、Ｉ1＝Ｉm／１６となる。
【００１８】このＩ1の値を先の式に代入し、Ｉ2のＩm
に対する関係を求めると、次の式が得られる。
【００１９】
【数４】 ワード１４を最大値として先の式を解くと、次の式が得
られる。
【００２０】
【数５】 したがって、Ｉ2＝Ｉmとなる。
【００２１】これらの式は、Ｉ2がＩmに等しく、Ｉ1が
１／１６・Ｉmに等しいことを示す。ここで注意すべき
は、単一電流源を用いるときＩmは最大電流値となり、
この電流は全表示時間またはライン時間の（２n−１）
／（２n）倍の間印加されることである。図２に示すよ
うに、信号２１，２２は、タイム・スロット１５の間は
常に０であるので、電流源２３，２７は全表示時間の間
アクティブである訳ではない。しかしながら、上述の式
では、Ｉ1およびＩ2の値は、１５／１６タイム・スロッ
トの間印加されると、Ｉmが表示時間の２５５／２５６
の間印加される場合と同じ最大輝度を与えるという結果
になる。Ｉmの値は、回路１１によって駆動されるＦＥ
Ｄの形式に対する電流対輝度特性曲線を描くことによっ
て決定される。かかる曲線を描く技術は当業者には公知
である。
【００２２】上述の式は、２つの電流源と√（２N）個
のタイム・スロットとを用いることを基本とする。ここ
で、Ｎはビデオ・ワードの長さである。あらゆる数の電
流源および対応するタイム・スロットでも用いることが
できる。即ち、電流源の数をＸ個とすると、
【００２３】
【数６】 で表わされる数のタイム・スロットを共に用いることが
できる。
【００２４】電流源２４，２７は、当業者には公知の様
々な方法で実施することができる。例えば、電流源２４
は、ベースを入力２３に接続し、コレクタ２を入力１３
に接続し、ベースを抵抗値Ｒ１の抵抗を介して接地に接
続した、ＮＰＮトランジスタとすることができる。ま
た、電流源２７は、ベースを入力２６に接続し、コレク
タを入力１３に接続し、抵抗Ｒ１の１／１６の抵抗値を
有する抵抗を介してエミッタを接地に結合した、ＮＰＮ
トランジスタとすることができる。
【００２５】図４は、ビデオ・ワード１４が４つの異な
る値を取る場合の、駆動電流２８（図１）の動作状態を
表わすグラフである。４つの異なる動作状態は、図２に
示した信号２１，２２の状態に対応する。図２で説明し
たように、表示時間およびタイム・スロットを参考のた
めに示す。図４の最初のプロットは、ワード１４が十進
数の０を有するときの駆動電流２８（ＩD）を表わす。
このような状態の下では、電流２８（ＩD）もゼロとな
る。ビデオ・ワード１４が十進数の１を有するとき、制
御信号は、プロット２で示されるように、電流源２４を
タイム・スロット０の間アクティブにする。電流源２４
がアクティブなので、ＩDはＩ1または（１／１６）Ｉm
の値を有する。プロット３は、ビデオ・ワード１４が１
２７の値を有するときの状態を示す。かかる状態では、
制御信号２１，２２が電流源２４，２７の双方を動作可
能にするので、電流源２４はタイムスロット０〜６の間
アクティブとなり、電流源２７はタイム・スロット０〜
１４の間アクティブとなる。結果的に、ＩDの値は、タ
イム・スロット０〜６の間（１７／１６）Ｉmとなり、
タイム・スロット７〜１４の間Ｉmに等しくなる。ビデ
オ・ワード１４が２５５の値を有するとき、制御信号２
１，２２は、図４のプロット４に示すように、タイム・
スロット０〜１４の間電流源２４，２７の双方をアクテ
ィブにする。
【００２６】図５は、電界放出素子（ＦＥＤ）制御装
置、即ち制御回路３０の他の実施例を示す。図５の図１
と同じ要素は同じ参照番号を有する。図５に示す実施例
は、ＦＥＤ１０を駆動するために種々の電圧を用いる。
従属多状態電圧源(dependent multistate voltage sour
ce)３１は、出力駆動信号即ち駆動電圧（ＤＶ）３４を
有し、これを用いてＦＥＤ１０のエミッタ１２を駆動す
る。結果として、電圧源３１の出力は入力１３に接続さ
れる。電子放出は、陰極１２と格子３６との間の差電圧
によって制御されるので、信号３４はインアクティブの
とき高電圧を有し、アクティブのとき低電圧を有さなけ
ればならない。
【００２７】電圧３４の値は、電圧源３１の入力３２，
３３上で符号化されるデジタル・ワードによって決定さ
れる。即ち、信号２１，２２のアクティブまたはインア
クティブ状態が、４つの異なる出力電圧値の１つを電圧
源３１に選択する、符号化制御ワードとして機能する。
結果的に、電圧源３１の入力３２は信号２１に接続さ
れ、電圧源３１の入力３３は信号２２に接続される。４
つの異なる電圧値は、典型的に、図１および図４に示し
た駆動電流２８に用いられる４つの異なる電流値の各々
によって与えられる、表示輝度に対応するように選択さ
れる。４つの異なる電圧値は、典型的に、実験によって
決定される。典型的なＦＥＤが選択され、図１で用いら
れた４つの駆動電流と同じ４つの異なる輝度レベルを与
える４つの電圧が見つかるまで、種々の電圧を印加す
る。例えば、ある特定のＦＥＤが、約０．０、６マイク
ロ・アンペア、１００マイクロ・アンペア、および１０
６マイクロ・アンペアの駆動電流を有すると仮定する。
これらの電流値と同じ表示輝度を与える駆動電圧３４の
対応する値は、それぞれ約１００ボルト、５０ボルト、
３３ボルト、および３０ボルトである。１００マイクロ
・アンペアと１０６マイクロ・アンペアとの間の差電流
を発生するためには小さな電圧変化（３３ボルトから３
０ボルト）があればよいことに比較して、０マイクロ・
アンペアと６マイクロ・アンペアとの間の差電流を得る
ためには大きな電圧変化（１００ボルトから５０ボル
ト）が必要なことは、表示輝度とＦＥＤを駆動するのに
必要な電圧との間に非線形な関係があることを示す。
【００２８】電圧源３１は、当技術では公知の多くの異
なる回路技術によって実施することができる。例えば、
電圧源３１は、所望の電圧出力を発生するように選択さ
れた抵抗値を有する、アナログ／デジタル変換器とする
ことができる。
【００２９】図６は、図６に示したビデオ・ワードが種
々の値を取る場合の、電圧３４の種々の動作状態を表わ
すグラフである。ビデオ・ワード１４がゼロ値を有する
とき、電圧源３１はインアクティブとなり、図６のプロ
ット１によって示されるように高電圧出力値を有するの
で、ＦＥＤ１０にゼロ電流が流れる結果となる。ワード
１４の値が１の場合、制御信号２１，２２が電圧源３１
を動作可能にし、図６のプロット２によって表されるよ
うに、電圧源３１はタイム・スロット０の間、最低の差
電圧に対応する電圧を出力する。この結果、タイム・ス
ロット０の間、ＦＥＤ１０には約ＩM／１６の電流が流
れることになる。プロット３は、ワード１４が１２７の
値を有するときの状態を表わす。制御信号２１，２２が
電圧源３１を動作可能とし、電圧源３１はタイム・スロ
ット０〜６の間の最高差電圧に対応する最少駆動電圧を
発生すると共に、タイム・スロット７〜１４の間の中間
差電圧に対応する中間電圧を発生する。結果的にＦＥＤ
１０に流れる電流は、タイム・スロット０〜６の間は約
（１７／１６）ＩM、そしてタイム・スロット７〜１４
の間はＩM／１６となる。ビデオ・ワード１４が２５５
の値を有する場合、制御信号２１，２２が電圧源３１を
動作可能とし、電圧源３１はタイム・スロット０〜１４
の間最高差電圧に対応する最少駆動電圧を発生する。結
果的に得られる電流は、タイム・スロット０〜１４の
間、約（１７／１６）ＩMとなる。
【００３０】図１〜図６の記載は、画像表示用冷陰極電
界放出素子に基づくものであるが、この記載は、他の冷
陰極電界放出素子および他の冷陰極素子、ならびに他の
電子源や発光ダイオードを含む光素子にも適用可能であ
る。
【００３１】以上の説明から、電界放出素子を制御する
新たな方法が提供されたことが認められよう。デジタル
・ビデオ・ワードを複数のサブワードに分割することに
よって、表示時間内のタイム・スロット数を減少させ
る。結果的に、１タイム・スロットが駆動信号の立ち上
がりおよび立ち下がり時間よりも大きくなるので、立ち
上がりおよび立ち下がり時間は、いずれの表示タイム・
スロットでも少数部分となり、その結果表示画像の制御
性を改善することができる。多数の駆動源を用いること
によって、ＦＥＤに印加される駆動信号に対する制御が
拡大され、表示画面の精度が改善されることになる。加
えて、従来の回路の高いクロック速度よりもクロック速
度を低下させた結果、駆動回路の電力消費も低減した。
【図面の簡単な説明】
【図１】本発明による電界放出素子の実施例を概略的に
示す図。
【図２】図１の本発明による制御装置のある動作特性を
示すグラフ。
【図３】図１の制御装置の一部の実施例を概略的に示す
図。
【図４】図１の制御装置の別の動作特性を示すグラフ。
【図５】本発明によるＦＥＤ制御装置の別の実施例を概
略的に示す図。
【図６】本発明による図５の制御装置のある動作特性を
示すグラフ。
【符号の説明】
１０ 電界放出素子（ＦＥＤ） １２ 冷陰極エミッタ １３ 駆動信号入力 １４ デジタル制御ワード １５ 表示時間信号 １６，１７ ニブル １８，１９ 信号発生器 ２２ 制御信号 ２４，２７ 従属電流源 ２５ クロック ３０ 制御回路 ３１ 従属多状態電圧源 ３６ 抽出グリッド ３７ 電圧源

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】電界放出素子の制御方法であって：デジタ
    ル・ビデオ・ワード（１４）を受ける段階；前記ビデオ
    ・ワードを複数のデジタル・サブワード（１６，１７）
    に分割する段階；各サブワードを制御信号（２１，２
    ２）に変換することによって、複数の制御信号（２１，
    ２２）を形成し、各制御信号にアクティブ時間を含ませ
    る段階；および前記複数の制御信号を用いて、前記電界
    放出素子（１０）に印加される駆動信号（１３）を制御
    し、前記駆動信号のアクティブ時間と前記駆動信号の値
    を、前記複数の制御信号に応答させる段階；から成るこ
    とを特徴とする方法。
  2. 【請求項２】電界放出素子の制御方法であって：８ビッ
    ト・ビデオ・ワード（１４）を最上位ニブル（１７）と
    最下位ニブル（１６）に分割する段階；前記最上位ニブ
    ルを、該最上位ニブルの値に応答する第１アクティブ時
    間を有する第１信号（２２）に変換する段階；前記最下
    位ニブルを、該最下位ニブルの値に応答する第２アクテ
    ィブ時間を有する第２信号（２１）に変換する段階；お
    よび前記第１信号（２２）をマルチステート電圧源（３
    １）の第１入力（３３）に印加し、前記第２信号（２
    １）を前記マルチステート電圧源の第２入力（３２）に
    印加する段階であって、前記マルチステート電圧源は前
    記第１信号および前記第２信号に応答する電圧出力（３
    ４）を有する、段階；から成ることを特徴とする方法。
  3. 【請求項３】電子源を制御する方法であって：デジタル
    制御ワード（１４）を受ける段階；前記制御ワードを複
    数のデジタル・サブワード（１６，１７）に分割する段
    階；各サブワードを制御信号（２１，２２）に変換する
    ことにより、複数の制御信号（２１，２２）を形成する
    段階であって、各制御信号はアクティブ時間を有する、
    段階；および前記複数の制御信号を用いて、前記電子源
    に印加する駆動信号（１３）を制御し、前記駆動信号の
    アクティブ時間および前記駆動信号の値が前記複数の制
    御信号に応答するように制御する段階；から成ることを
    特徴とする方法。
JP7176930A 1994-06-30 1995-06-21 電界放出素子の制御方法 Ceased JPH0822261A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/268,987 US5477110A (en) 1994-06-30 1994-06-30 Method of controlling a field emission device
US268987 1994-06-30

Publications (1)

Publication Number Publication Date
JPH0822261A true JPH0822261A (ja) 1996-01-23

Family

ID=23025370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7176930A Ceased JPH0822261A (ja) 1994-06-30 1995-06-21 電界放出素子の制御方法

Country Status (5)

Country Link
US (1) US5477110A (ja)
EP (1) EP0692778B1 (ja)
JP (1) JPH0822261A (ja)
KR (1) KR960002123A (ja)
TW (1) TW286394B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001109421A (ja) * 1999-10-04 2001-04-20 Matsushita Electric Ind Co Ltd 表示パネルの階調駆動方法および駆動装置
JP2005534991A (ja) * 2002-08-06 2005-11-17 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 低輝度を均一に表示するためのエレクトロルミネセントディスプレイ装置
US6995516B2 (en) 2001-06-15 2006-02-07 Canon Kabushiki Kaisha Drive circuit, display device, and driving method
US7079123B2 (en) 2002-06-26 2006-07-18 Canon Kabushiki Kaisha Driving apparatus, driver circuit, and image display apparatus
US7126597B2 (en) 2001-07-31 2006-10-24 Canon Kabushiki Kaisha Scanning circuit and image display device
JP2008176336A (ja) * 2002-04-24 2008-07-31 Seiko Epson Corp 電子素子の制御回路、電気光学装置、電子機器、及び電子素子の制御方法
US7872618B2 (en) 2002-04-24 2011-01-18 Seiko Epson Corporation Control circuit for electronic devices, electronic circuit, electro-optical apparatus, driving method for electro-optical apparatus, electronic system, and control method for electronic devices

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689278A (en) * 1995-04-03 1997-11-18 Motorola Display control method
US5910791A (en) * 1995-07-28 1999-06-08 Micron Technology, Inc. Method and circuit for reducing emission to grid in field emission displays
KR100230077B1 (ko) * 1995-11-30 1999-11-15 김영남 전계 방출 표시기의 셀 구동장치
US6034810A (en) * 1997-04-18 2000-03-07 Memsolutions, Inc. Field emission charge controlled mirror (FEA-CCM)
US6069598A (en) * 1997-08-29 2000-05-30 Candescent Technologies Corporation Circuit and method for controlling the brightness of an FED device in response to a light sensor
US6147664A (en) * 1997-08-29 2000-11-14 Candescent Technologies Corporation Controlling the brightness of an FED device using PWM on the row side and AM on the column side
US6184874B1 (en) * 1997-11-19 2001-02-06 Motorola, Inc. Method for driving a flat panel display
JP3049061B1 (ja) 1999-02-26 2000-06-05 キヤノン株式会社 画像表示装置及び画像表示方法
JP3025251B2 (ja) * 1997-12-27 2000-03-27 キヤノン株式会社 画像表示装置及び画像表示装置の駆動方法
US6031344A (en) * 1998-03-24 2000-02-29 Motorola, Inc. Method for driving a field emission display including feedback control
EP1072032A1 (en) * 1998-04-03 2001-01-31 Fed Corporation Improved pixel driver for accurate and finer gray scale resolution
US6031656A (en) * 1998-10-28 2000-02-29 Memsolutions, Inc. Beam-addressed micromirror direct view display
KR100334019B1 (ko) * 1999-07-16 2002-04-26 김순택 전계 발광 디스플레이의 구동 제어방법
US6346776B1 (en) 2000-07-10 2002-02-12 Memsolutions, Inc. Field emission array (FEA) addressed deformable light valve modulator
EP1330810A1 (en) * 2000-09-08 2003-07-30 Motorola, Inc. Field emission display and method
JP3969981B2 (ja) * 2000-09-22 2007-09-05 キヤノン株式会社 電子源の駆動方法、駆動回路、電子源および画像形成装置
JP3899886B2 (ja) * 2001-10-10 2007-03-28 株式会社日立製作所 画像表示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4455649A (en) * 1982-01-15 1984-06-19 International Business Machines Corporation Method and apparatus for efficient statistical multiplexing of voice and data signals
FR2633764B1 (fr) * 1988-06-29 1991-02-15 Commissariat Energie Atomique Procede et dispositif de commande d'un ecran matriciel affichant des niveaux de gris
US5115309A (en) * 1990-09-10 1992-05-19 At&T Bell Laboratories Method and apparatus for dynamic channel bandwidth allocation among multiple parallel video coders
US5157309A (en) * 1990-09-13 1992-10-20 Motorola Inc. Cold-cathode field emission device employing a current source means
US5103144A (en) * 1990-10-01 1992-04-07 Raytheon Company Brightness control for flat panel display
US5075596A (en) * 1990-10-02 1991-12-24 United Technologies Corporation Electroluminescent display brightness compensation
KR940009490B1 (ko) * 1991-07-26 1994-10-14 삼성전자주식회사 3차원 서브밴드 영상신호의 적응적 선택회로 및 방법
US5262698A (en) * 1991-10-31 1993-11-16 Raytheon Company Compensation for field emission display irregularities
US5191217A (en) * 1991-11-25 1993-03-02 Motorola, Inc. Method and apparatus for field emission device electrostatic electron beam focussing
US5337085A (en) * 1992-04-10 1994-08-09 Comsat Corporation Coding technique for high definition television signals
US5387844A (en) * 1993-06-15 1995-02-07 Micron Display Technology, Inc. Flat panel display drive circuit with switched drive current
FR2708129B1 (fr) * 1993-07-22 1995-09-01 Commissariat Energie Atomique Procédé et dispositif de commande d'un écran fluorescent à micropointes.

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001109421A (ja) * 1999-10-04 2001-04-20 Matsushita Electric Ind Co Ltd 表示パネルの階調駆動方法および駆動装置
US6995516B2 (en) 2001-06-15 2006-02-07 Canon Kabushiki Kaisha Drive circuit, display device, and driving method
US7573472B2 (en) 2001-06-15 2009-08-11 Canon Kabushiki Kaisha Drive circuit, display device, and driving method
US7126597B2 (en) 2001-07-31 2006-10-24 Canon Kabushiki Kaisha Scanning circuit and image display device
US7746338B2 (en) 2001-07-31 2010-06-29 Canon Kabushiki Kaisha Scanning circuit and image display device
JP2008176336A (ja) * 2002-04-24 2008-07-31 Seiko Epson Corp 電子素子の制御回路、電気光学装置、電子機器、及び電子素子の制御方法
US7872618B2 (en) 2002-04-24 2011-01-18 Seiko Epson Corporation Control circuit for electronic devices, electronic circuit, electro-optical apparatus, driving method for electro-optical apparatus, electronic system, and control method for electronic devices
JP4626660B2 (ja) * 2002-04-24 2011-02-09 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の駆動方法
US7079123B2 (en) 2002-06-26 2006-07-18 Canon Kabushiki Kaisha Driving apparatus, driver circuit, and image display apparatus
US7463254B2 (en) 2002-06-26 2008-12-09 Canon Kabushiki Kaisha Driving apparatus, driver circuit, and image display apparatus
JP2005534991A (ja) * 2002-08-06 2005-11-17 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 低輝度を均一に表示するためのエレクトロルミネセントディスプレイ装置

Also Published As

Publication number Publication date
TW286394B (ja) 1996-09-21
EP0692778A1 (en) 1996-01-17
EP0692778B1 (en) 2001-12-19
KR960002123A (ko) 1996-01-26
US5477110A (en) 1995-12-19

Similar Documents

Publication Publication Date Title
JPH0822261A (ja) 電界放出素子の制御方法
US7573472B2 (en) Drive circuit, display device, and driving method
US6215466B1 (en) Method of driving an electro-optical device
US6842160B2 (en) Display apparatus and display method for minimizing decreases in luminance
US6882329B2 (en) Drive signal generator and image display apparatus
JP3113332B2 (ja) 平坦パネル・ディスプレイの明るさ制御装置
US7315314B2 (en) Image display apparatus
US7423661B2 (en) Image display apparatus
US20060256142A1 (en) Image display apparatus
US6184874B1 (en) Method for driving a flat panel display
US6326941B1 (en) Electro-optical device and method of driving the same
JP2000221945A (ja) マトリクス型表示装置
US5929835A (en) Tone correcting system for a display
US6147665A (en) Column driver output amplifier with low quiescent power consumption for field emission display devices
JP2000214820A (ja) 表示装置の画像表示方法と駆動回路
US6710756B2 (en) Matrix addressable display having pulse number modulation
US6778159B1 (en) Active matrix display and a method of driving the same
JPH08146914A (ja) 画像表示装置の駆動方法
JP2680429B2 (ja) メモリ型表示パネルの中間調表示方式
US6894665B1 (en) Driver circuit and matrix type display device using driver circuit
JP4453136B2 (ja) マトリクス型画像表示装置
JP2000172217A (ja) マトリクス型表示装置
JP2003108054A (ja) 駆動信号発生回路および画像表示装置
JP2003108058A (ja) 駆動信号発生回路及び画像表示装置
JPH05134624A (ja) 気体放電表示素子の駆動方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050517

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050817

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051114

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060131

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20060523