JPH08222478A - チップ型電子部品 - Google Patents
チップ型電子部品Info
- Publication number
- JPH08222478A JPH08222478A JP7028200A JP2820095A JPH08222478A JP H08222478 A JPH08222478 A JP H08222478A JP 7028200 A JP7028200 A JP 7028200A JP 2820095 A JP2820095 A JP 2820095A JP H08222478 A JPH08222478 A JP H08222478A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- ceramic element
- type electronic
- electrode
- strip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 はんだ付けして実装する際に、セラミック素
子にクラックが入るのを防止できるチップ型電子部品を
提供する。 【構成】 セラミック素子と、セラミック素子の端面に
形成された外部電極とを有するチップ型電子部品におい
て、外部電極が形成されるセラミック素子の端面には、
実装される面と垂直な方向に延びるすくなくとも１本の
帯状電極２と、帯状電極２と接合するガラス膜３が形成
されたことにより、はんだ付け実装時のはんだの固化収
縮による、セラミック素子に加わる応力を小さくでき
る。
子にクラックが入るのを防止できるチップ型電子部品を
提供する。 【構成】 セラミック素子と、セラミック素子の端面に
形成された外部電極とを有するチップ型電子部品におい
て、外部電極が形成されるセラミック素子の端面には、
実装される面と垂直な方向に延びるすくなくとも１本の
帯状電極２と、帯状電極２と接合するガラス膜３が形成
されたことにより、はんだ付け実装時のはんだの固化収
縮による、セラミック素子に加わる応力を小さくでき
る。
Description
【０００１】
【産業上の利用分野】本発明は、チップ型電子部品に関
し、特にその外部電極の構造に関するものである。
し、特にその外部電極の構造に関するものである。
【０００２】
【従来の技術】例えば、積層セラミックコンデンサのよ
うなチップ型電子部品は、図４（１）に示すように、複
数の内部電極２０がセラミック層を介して重なり合うよ
うに配置されて、かつ交互に両端面に引出されている構
造を有するセラミック素子１０と、図４（２）に示すよ
うに、前記両端面に引出された内部電極を覆うようにし
て、外部電極用の導電ペーストを塗布、焼成して形成さ
れた、内部電極と導通する外部電極３０とから構成され
ている。
うなチップ型電子部品は、図４（１）に示すように、複
数の内部電極２０がセラミック層を介して重なり合うよ
うに配置されて、かつ交互に両端面に引出されている構
造を有するセラミック素子１０と、図４（２）に示すよ
うに、前記両端面に引出された内部電極を覆うようにし
て、外部電極用の導電ペーストを塗布、焼成して形成さ
れた、内部電極と導通する外部電極３０とから構成され
ている。
【０００３】ところが、このようなチップ型電子部品
を、プリント基板の電極ランドにはんだ付けして実装す
ると、溶融したはんだが電子部品の外部電極３０の表面
に沿って上昇し、固化してフィレットを形成し、そのは
んだの固化収縮の応力により、セラミック素子１０にク
ラックが発生することがある。また、この時、通常、は
んだの付着量や付着速度は一定になりにくく、このた
め、外部電極３０の両側のはんだが不均一になって、傾
いた状態でチップ型電子部品が取り付けられるなどの不
具合が発生することもある。この不具合は、特にチップ
型電子部品のサイズが小さい場合に発生し易い。
を、プリント基板の電極ランドにはんだ付けして実装す
ると、溶融したはんだが電子部品の外部電極３０の表面
に沿って上昇し、固化してフィレットを形成し、そのは
んだの固化収縮の応力により、セラミック素子１０にク
ラックが発生することがある。また、この時、通常、は
んだの付着量や付着速度は一定になりにくく、このた
め、外部電極３０の両側のはんだが不均一になって、傾
いた状態でチップ型電子部品が取り付けられるなどの不
具合が発生することもある。この不具合は、特にチップ
型電子部品のサイズが小さい場合に発生し易い。
【０００４】そこで、上記のような問題を解決するため
に、図５に示すように、溶融したはんだがチップ型電子
部品の外部電極３０の表面に沿って上昇するのを規制で
きるような、外部電極３０の上半分を樹脂などのはんだ
不着層３１で形成されたチップ型電子部品１２がある。
に、図５に示すように、溶融したはんだがチップ型電子
部品の外部電極３０の表面に沿って上昇するのを規制で
きるような、外部電極３０の上半分を樹脂などのはんだ
不着層３１で形成されたチップ型電子部品１２がある。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ようなチップ型電子部品１２においては、はんだが外部
電極３０の下半分にしか付着せず、その付着量を低減で
きるとともに、フィレットを低くできるものの、電子部
品１２のサイズが大きくなると、はんだ付けして実装さ
れた電子部品１２の外部電極３０の横幅方向には、やは
り多量のはんだが付着する。このため、図６に示すよう
に、プリント基板６０の電極ランド６１にはんだ付けす
ると、図の矢印の方向に、はんだ５０の固化収縮する応
力が、外部電極３０を介してセラミック素子１０に直接
作用し、セラミック素子１０にクラック４０が入ること
がある。そしてクラック４０が入ることにより、チップ
型電子部品の電気特性を損なうことがある。
ようなチップ型電子部品１２においては、はんだが外部
電極３０の下半分にしか付着せず、その付着量を低減で
きるとともに、フィレットを低くできるものの、電子部
品１２のサイズが大きくなると、はんだ付けして実装さ
れた電子部品１２の外部電極３０の横幅方向には、やは
り多量のはんだが付着する。このため、図６に示すよう
に、プリント基板６０の電極ランド６１にはんだ付けす
ると、図の矢印の方向に、はんだ５０の固化収縮する応
力が、外部電極３０を介してセラミック素子１０に直接
作用し、セラミック素子１０にクラック４０が入ること
がある。そしてクラック４０が入ることにより、チップ
型電子部品の電気特性を損なうことがある。
【０００６】本発明は、上記の問題を解決するために、
はんだ付けして実装する際に、セラミック素子１０にク
ラックが入るのを防止できるチップ型電子部品を提供す
ることを目的とする。
はんだ付けして実装する際に、セラミック素子１０にク
ラックが入るのを防止できるチップ型電子部品を提供す
ることを目的とする。
【０００７】
【課題を解決するため手段】本発明は、セラミック素子
と、前記セラミック素子の端面に形成された外部電極と
を有するチップ型電子部品において、前記外部電極が形
成されるセラミック素子の端面には、実装される面と垂
直な方向に延びるすくなくとも１本の帯状電極と、前記
帯状電極と接合するガラス膜が形成されたことを特徴と
するチップ型電子部品である。
と、前記セラミック素子の端面に形成された外部電極と
を有するチップ型電子部品において、前記外部電極が形
成されるセラミック素子の端面には、実装される面と垂
直な方向に延びるすくなくとも１本の帯状電極と、前記
帯状電極と接合するガラス膜が形成されたことを特徴と
するチップ型電子部品である。
【０００８】
【作用】本発明によれば、外部電極を、実装される面と
垂直な方向に形成された少なくとも１本の帯状電極とし
たことにより、実装される外部電極の横幅方向のはんだ
付着量を少なくできる。このため、外部電極に付着する
はんだの絶対量が少なくなり、はんだ付け実装時のはん
だの固化収縮による、セラミック素子に加わる応力を小
さくできる。また、前記帯状電極と接合するように、ガ
ラス膜を形成したことにより、帯状電極とガラス膜が一
体となってセラミック素子に固着されるため、帯状電極
に加わるはんだの固化収縮応力がガラス膜にも分散され
て、セラミック素子に加わる応力を小さくできる。
垂直な方向に形成された少なくとも１本の帯状電極とし
たことにより、実装される外部電極の横幅方向のはんだ
付着量を少なくできる。このため、外部電極に付着する
はんだの絶対量が少なくなり、はんだ付け実装時のはん
だの固化収縮による、セラミック素子に加わる応力を小
さくできる。また、前記帯状電極と接合するように、ガ
ラス膜を形成したことにより、帯状電極とガラス膜が一
体となってセラミック素子に固着されるため、帯状電極
に加わるはんだの固化収縮応力がガラス膜にも分散され
て、セラミック素子に加わる応力を小さくできる。
【０００９】
【実施例】次に、本発明を図面に示す実施例により説明
する。
する。
【００１０】図１は本発明の一実施例のチップ型電子部
品である積層セラミックコンデンサの部分斜視図であ
る。図１に示すように、セラミック素子１の端面に、そ
の下面（実装される面）と垂直な方向に、外部電極であ
る３本の帯状電極２と、２本の帯状のガラス膜３とが交
互に形成された外部電極構造を有している。また、図２
は本発明の他の実施例のチップ型電子部品である積層セ
ラミックコンデンサの部分斜視図である。図２に示すよ
うに、セラミック素子１の端面に、その下面（実装され
る面）と垂直な方向に、外部電極である３本の帯状電極
２と、４本の帯状のガラス膜３とが交互に形成された外
部電極構造を有している。
品である積層セラミックコンデンサの部分斜視図であ
る。図１に示すように、セラミック素子１の端面に、そ
の下面（実装される面）と垂直な方向に、外部電極であ
る３本の帯状電極２と、２本の帯状のガラス膜３とが交
互に形成された外部電極構造を有している。また、図２
は本発明の他の実施例のチップ型電子部品である積層セ
ラミックコンデンサの部分斜視図である。図２に示すよ
うに、セラミック素子１の端面に、その下面（実装され
る面）と垂直な方向に、外部電極である３本の帯状電極
２と、４本の帯状のガラス膜３とが交互に形成された外
部電極構造を有している。
【００１１】次に、本発明の実施例である、図１に示し
た積層セラミックコンデンサの外部電極形成方法につい
て説明する。まず、図３（１）に示すように、セラミッ
ク素子１を用意する。セラミック素子１には、その内部
に複数の内部電極４がセラミック層を介して重なり合う
ように配置され、かつセラミック素子１の端面に交互に
引出されている。その端面に引出された複数の内部電極
４はコンデンサの一方側の電極である。
た積層セラミックコンデンサの外部電極形成方法につい
て説明する。まず、図３（１）に示すように、セラミッ
ク素子１を用意する。セラミック素子１には、その内部
に複数の内部電極４がセラミック層を介して重なり合う
ように配置され、かつセラミック素子１の端面に交互に
引出されている。その端面に引出された複数の内部電極
４はコンデンサの一方側の電極である。
【００１２】次に、前記内部電極４が引出されている端
面に、図３（２）に示すように、セラミック素子１の下
面（実装される面）と垂直の方向に、内部電極４と接続
された３本の帯状電極２をそれぞれ所定の間隔で形成す
る。この帯状電極２の形成は、金属成分とガラス成分と
樹脂などとを混合した一般的な外部電極用の導電ペース
トを塗布し、所定の温度で焼成して行う。
面に、図３（２）に示すように、セラミック素子１の下
面（実装される面）と垂直の方向に、内部電極４と接続
された３本の帯状電極２をそれぞれ所定の間隔で形成す
る。この帯状電極２の形成は、金属成分とガラス成分と
樹脂などとを混合した一般的な外部電極用の導電ペース
トを塗布し、所定の温度で焼成して行う。
【００１３】次に、図３（３）に示すように、露出して
いる内部電極４を覆い、そして帯状電極２と接触するよ
うに、２本の帯状のガラス膜３を３本の帯状電極２の間
に形成する。このガラス膜３の形成は、ガラス成分と樹
脂などを混合したガラスペーストを塗布し、所定の温度
で焼成して行う。
いる内部電極４を覆い、そして帯状電極２と接触するよ
うに、２本の帯状のガラス膜３を３本の帯状電極２の間
に形成する。このガラス膜３の形成は、ガラス成分と樹
脂などを混合したガラスペーストを塗布し、所定の温度
で焼成して行う。
【００１４】なお、導電ペーストの塗布、焼成は、図３
に示すように、セラミック素子１の端面１ａにだけでな
く、その端面とこれに連なる２面１ｂ、１ｃのうちの一
方、あるいは両方にまで行ってもよい。また、導電ペー
ストの金属成分は、例えばＡｇ、Ｐｄ、Ａｇ／Ｐｄ、Ｃ
ｕ、Ｎｉなどが用いられる。そして、導電ペーストの焼
成温度は、金属成分の材質に応じて適宜定める。また、
帯状電極２は３本に限るものでなく、少なくとも１本あ
ればよい。
に示すように、セラミック素子１の端面１ａにだけでな
く、その端面とこれに連なる２面１ｂ、１ｃのうちの一
方、あるいは両方にまで行ってもよい。また、導電ペー
ストの金属成分は、例えばＡｇ、Ｐｄ、Ａｇ／Ｐｄ、Ｃ
ｕ、Ｎｉなどが用いられる。そして、導電ペーストの焼
成温度は、金属成分の材質に応じて適宜定める。また、
帯状電極２は３本に限るものでなく、少なくとも１本あ
ればよい。
【００１５】なお、ガラス膜の形状は、帯状に限るもの
ではなく、帯状電極２と接触するなら、いかなる形状で
あってもよい。また、ガラスペーストのガラス成分は、
帯状電極２と接合しやすいものを選択すればよく、導電
ペーストに使われるガラス成分と同質のものが好まし
い。
ではなく、帯状電極２と接触するなら、いかなる形状で
あってもよい。また、ガラスペーストのガラス成分は、
帯状電極２と接合しやすいものを選択すればよく、導電
ペーストに使われるガラス成分と同質のものが好まし
い。
【００１６】なお、帯状電極２は、ガラス膜３を先に形
成した後に、形成してもよい。また、ガラス膜３を形成
する焼成温度と帯状電極２を形成する焼成温度のうち焼
成温度が高いものを先に形成することが好ましい。ま
た、ガラス膜３を形成する焼成温度と帯状電極２を形成
する焼成温度を同じ温度で行う場合には、焼成を１回で
済ませることができる。
成した後に、形成してもよい。また、ガラス膜３を形成
する焼成温度と帯状電極２を形成する焼成温度のうち焼
成温度が高いものを先に形成することが好ましい。ま
た、ガラス膜３を形成する焼成温度と帯状電極２を形成
する焼成温度を同じ温度で行う場合には、焼成を１回で
済ませることができる。
【００１７】次に、本発明のチップ型電子部品の効果を
確認するために、比較的サイズの大きいＬ寸５．７mm、
Ｗ寸２．８mm、Ｔ寸２．８mmの、図１で示した本発明の
実施例のチップ型電子部品（積層セラミックコンデン
サ）と、図５で示した従来例のチップ型電子部（積層セ
ラミックコンデンサ）とをそれぞれ１００個用いて、実
験を行った。なお、本発明の実施例のチップ型電子部品
は、セラミック素子１の両端面に、内部電極４と接続し
た３本のＡｇを含む帯状電極２を、それぞれの間隔が
０．５mmになるように形成し、各帯状電極２の間にそれ
ぞれ帯状のガラス膜３を、ガラス成分がＰｂＯを主成分
としたガラスペーストを塗布したものを用いた。また、
従来例のチップ型電子部品は、外部電極３０の上半分
に、エポキシ樹脂からなるはんだレジストを塗布し、熱
硬化して、はんだ不着層３１を形成した。いずれも外部
電極の露出している総面積は同じにしている。
確認するために、比較的サイズの大きいＬ寸５．７mm、
Ｗ寸２．８mm、Ｔ寸２．８mmの、図１で示した本発明の
実施例のチップ型電子部品（積層セラミックコンデン
サ）と、図５で示した従来例のチップ型電子部（積層セ
ラミックコンデンサ）とをそれぞれ１００個用いて、実
験を行った。なお、本発明の実施例のチップ型電子部品
は、セラミック素子１の両端面に、内部電極４と接続し
た３本のＡｇを含む帯状電極２を、それぞれの間隔が
０．５mmになるように形成し、各帯状電極２の間にそれ
ぞれ帯状のガラス膜３を、ガラス成分がＰｂＯを主成分
としたガラスペーストを塗布したものを用いた。また、
従来例のチップ型電子部品は、外部電極３０の上半分
に、エポキシ樹脂からなるはんだレジストを塗布し、熱
硬化して、はんだ不着層３１を形成した。いずれも外部
電極の露出している総面積は同じにしている。
【００１８】次に、上記の実施例と従来例のそれぞれ１
００個のチップ型電子部品を、はんだペーストが塗布さ
れた回路基板に搭載し、２７０℃のリフロー炉の中で、
はんだペーストを溶融してはんだ付けし、はんだ耐熱試
験を行った。その後、はんだ付けされた、それぞれのチ
ップ型電子部品のセラミック素子１にクラックが入って
いないか拡大鏡を使って目視で調べた。その結果、本発
明の実施例のチップ型電子部品（積層セラミックコンデ
ンサ）の１００個全てにクラックは存在せず、電気特性
を損なうことはなかった。一方、従来例のものは、１０
０個のうち１６個に、クラックが存在した。なお、図２
に示した他の実施例についても、上記の実施例と同様な
結果が得られる。また、本実施例のチップ型電子部品
は、上記はんだ耐熱試験に際して、溶融したはんだが帯
状電極２の表面に沿って、帯状電極２の上側まで上昇
し、固化してフィレットが形成されたが、帯状電極２の
幅が狭いため、実装された帯状電極２の横幅方向のはん
だ付着量を少なくでき、上記の結果のとおり、セラミッ
ク素子１にクラックが入らなかった。
００個のチップ型電子部品を、はんだペーストが塗布さ
れた回路基板に搭載し、２７０℃のリフロー炉の中で、
はんだペーストを溶融してはんだ付けし、はんだ耐熱試
験を行った。その後、はんだ付けされた、それぞれのチ
ップ型電子部品のセラミック素子１にクラックが入って
いないか拡大鏡を使って目視で調べた。その結果、本発
明の実施例のチップ型電子部品（積層セラミックコンデ
ンサ）の１００個全てにクラックは存在せず、電気特性
を損なうことはなかった。一方、従来例のものは、１０
０個のうち１６個に、クラックが存在した。なお、図２
に示した他の実施例についても、上記の実施例と同様な
結果が得られる。また、本実施例のチップ型電子部品
は、上記はんだ耐熱試験に際して、溶融したはんだが帯
状電極２の表面に沿って、帯状電極２の上側まで上昇
し、固化してフィレットが形成されたが、帯状電極２の
幅が狭いため、実装された帯状電極２の横幅方向のはん
だ付着量を少なくでき、上記の結果のとおり、セラミッ
ク素子１にクラックが入らなかった。
【００１９】よって、本発明の実施例により得られた電
子部品は、そのはんだ耐熱性が優れていることが分か
る。
子部品は、そのはんだ耐熱性が優れていることが分か
る。
【００２０】
【発明の効果】以上のように、本発明によれば、はんだ
付け実装時のはんだの固化収縮による、セラミック素子
１に加わる応力を小さくできるため、セラミック素子１
にクラックが入るのを防止できる。従って、面実装部品
として、信頼性の高いチップ型電子部品を提供すること
ができる。
付け実装時のはんだの固化収縮による、セラミック素子
１に加わる応力を小さくできるため、セラミック素子１
にクラックが入るのを防止できる。従って、面実装部品
として、信頼性の高いチップ型電子部品を提供すること
ができる。
【図１】本発明の一実施例にかかる積層セラミックコン
デンサの部分斜視図である。
デンサの部分斜視図である。
【図２】本発明の他の実施例にかかる積層セラミックコ
ンデンサの部分斜視図である。
ンデンサの部分斜視図である。
【図３】図１の実施例の製造工程の説明図である。
【図４】従来の積層セラミックコンデンサの外観を示す
斜視図である。
斜視図である。
【図５】従来のチップ型セラミック電子部品の斜視図で
ある。
ある。
【図６】基板に実装した時のセラミック素子に、クラッ
クが入った状態を示す説明図である。
クが入った状態を示す説明図である。
１・・・セラミック素子 ２・・・帯状電極 ３・・・ガラス膜 ４・・・内部電極
Claims (1)
- 【請求項１】 セラミック素子と、前記セラミック素子
の端面に形成された外部電極とを有するチップ型電子部
品において、 前記外部電極が形成されるセラミック素子の端面には、
実装される面と垂直な方向に延びるすくなくとも１本の
帯状電極と、前記帯状電極と接合するガラス膜が形成さ
れたことを特徴とするチップ型電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7028200A JPH08222478A (ja) | 1995-02-16 | 1995-02-16 | チップ型電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7028200A JPH08222478A (ja) | 1995-02-16 | 1995-02-16 | チップ型電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08222478A true JPH08222478A (ja) | 1996-08-30 |
Family
ID=12242035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7028200A Pending JPH08222478A (ja) | 1995-02-16 | 1995-02-16 | チップ型電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08222478A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1320569C (zh) * | 2001-08-06 | 2007-06-06 | Tdk株式会社 | 芯片型电子部件 |
| JP2014042037A (ja) * | 2010-12-28 | 2014-03-06 | Murata Mfg Co Ltd | 電子部品 |
| US9241408B2 (en) | 2010-12-28 | 2016-01-19 | Murata Manufacturing Co., Ltd. | Electronic component |
| JP2021153206A (ja) * | 2016-06-21 | 2021-09-30 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミック電子部品及びその実装基板 |
-
1995
- 1995-02-16 JP JP7028200A patent/JPH08222478A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1320569C (zh) * | 2001-08-06 | 2007-06-06 | Tdk株式会社 | 芯片型电子部件 |
| JP2014042037A (ja) * | 2010-12-28 | 2014-03-06 | Murata Mfg Co Ltd | 電子部品 |
| US9241408B2 (en) | 2010-12-28 | 2016-01-19 | Murata Manufacturing Co., Ltd. | Electronic component |
| CN107240496A (zh) * | 2010-12-28 | 2017-10-10 | 株式会社村田制作所 | 电子部件 |
| JP2021153206A (ja) * | 2016-06-21 | 2021-09-30 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミック電子部品及びその実装基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07201634A (ja) | セラミックチップ部品 | |
| JPH08222478A (ja) | チップ型電子部品 | |
| JP3118509B2 (ja) | チップ抵抗器 | |
| JP2001023864A (ja) | 多連型電子部品 | |
| JP3370685B2 (ja) | 角形チップ抵抗器の製造方法 | |
| JPH05243074A (ja) | チップ状電子部品及びその端子電極形成方法 | |
| JPH05135902A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JP3659432B2 (ja) | 電子部品の製造方法 | |
| JP2545602Y2 (ja) | ジャンパチップ | |
| JPH0546258Y2 (ja) | ||
| US12027291B2 (en) | Chip component | |
| JPH06124850A (ja) | 積層複合電子部品 | |
| JPH1092601A (ja) | 表面実装型電子部品の端子電極とその製造方法 | |
| JP2685890B2 (ja) | チツプ部品の電極形成方法 | |
| JP2939425B2 (ja) | 表面実装型抵抗器とその製造方法 | |
| JPH05243078A (ja) | チップ形積層セラミックコンデンサおよびその製造方法 | |
| JP4077854B2 (ja) | 電子部品 | |
| US20240274359A1 (en) | Multilayer ceramic electronic component and method for manufacturing multilayer ceramic electronic component | |
| JPH08111349A (ja) | チップ部品 | |
| JPH01283809A (ja) | チップ形電子部品 | |
| JP3353037B2 (ja) | チップ抵抗器 | |
| JP2963420B2 (ja) | 角形チップ状電子部品 | |
| JP3955047B2 (ja) | 電子部品 | |
| JPH0314292A (ja) | 高密度実装モジュールの製造方法 | |
| JP3159963B2 (ja) | チップ抵抗器 |