JPH08222411A - Manufacture of chip-type ceramic electronic component - Google Patents
Manufacture of chip-type ceramic electronic componentInfo
- Publication number
- JPH08222411A JPH08222411A JP7022984A JP2298495A JPH08222411A JP H08222411 A JPH08222411 A JP H08222411A JP 7022984 A JP7022984 A JP 7022984A JP 2298495 A JP2298495 A JP 2298495A JP H08222411 A JPH08222411 A JP H08222411A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- glass
- ceramic electronic
- electronic component
- type ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Thermistors And Varistors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はチップ型セラミック電子
部品の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a chip type ceramic electronic component.
【０００２】[0002]
【従来の技術】一般に、コンデンサやバリスタなどのチ
ップ型セラミック電子部品には、セラミック焼結体の材
料によって耐環境性や抗折強度が異なるため、セラミッ
ク焼結体の表面が保護されているものと、表面が露出し
たままになっているものがある。しかし、半導体特性を
有するセラミック焼結体などでは、露出したセラミック
焼結体表面に電流が流れるものがあり、こうしたチップ
型セラミック電子部品の保護として、ガラスコーティン
グがよく用いられる。このガラスコーティングの方法と
しては印刷工法が一般的であり、スクリーン印刷法、転
写印刷法、スプレー印刷法などが挙げられる。2. Description of the Related Art In general, chip-type ceramic electronic parts such as capacitors and varistors have different environmental resistance and bending strength depending on the material of the ceramic sintered body, so that the surface of the ceramic sintered body is protected. There are some whose surface is exposed. However, in some of the ceramic sintered bodies having semiconductor characteristics, an electric current flows on the exposed surface of the ceramic sintered body, and glass coating is often used to protect such chip-type ceramic electronic components. A printing method is generally used as the glass coating method, and examples thereof include a screen printing method, a transfer printing method, and a spray printing method.
【０００３】[0003]
【発明が解決しようとする課題】しかし、いずれの方法
においても、チップ型セラミック電子部品に対してガラ
スコーティングを行うには、大量生産するのに生産効率
が悪く、小型化が進む最近のチップ型セラミック電子部
品には対応できず、コストが掛り過ぎていた。また、ガ
ラスを焼き付けする時点で、部品同士が振動やずれによ
り接近してくっつく可能性が高く、ガラスコーティング
が均一でなく、電気特性が安定していないという問題が
あった。In any of the methods, however, in order to perform glass coating on chip-type ceramic electronic parts, the production efficiency is poor even for mass production, and the recent chip-type ceramics are becoming smaller. It was not possible to deal with ceramic electronic parts, and the cost was too high. Further, at the time of baking the glass, there is a high possibility that the parts will come close to each other due to vibration or displacement, and the glass coating will not be uniform and the electrical characteristics will not be stable.
【０００４】そこで、本発明の目的は、チップ型セラミ
ック電子部品の小型化に対応して、均一で安定したガラ
スコーティングが安価にできるチップ型セラミック電子
部品の製造方法を提供することにある。Therefore, an object of the present invention is to provide a method for manufacturing a chip-type ceramic electronic component, which enables a uniform and stable glass coating at a low cost in response to the miniaturization of the chip-type ceramic electronic component.
【０００５】[0005]
【課題を解決するための手段】本発明は、請求項１にお
いて、チップ型セラミック電子部品の製造方法は、ガラ
ス粉末にバインダーを添加してガラス造粒粉とし、前記
ガラス造粒粉と前記チップ型セラミック電子部品を混
合、かつ、熱処理して前記チップ型セラミック電子部品
の表面をガラスコーティングすることを特徴とするもの
である。According to a first aspect of the present invention, there is provided a method of manufacturing a chip-type ceramic electronic component, wherein a binder is added to glass powder to prepare a glass granulated powder, and the glass granulated powder and the chip are combined. The ceramic ceramic electronic component is mixed and heat-treated to coat the surface of the chip ceramic electronic component with glass.
【０００６】また、請求項２において、前記熱処理は、
ガラス造粒粉とチップ型セラミック電子部品を耐熱性容
器に入れ、前記耐熱性容器内で混合しながら行うことを
特徴とするものである。Further, in claim 2, the heat treatment is
It is characterized in that the glass granulated powder and the chip-type ceramic electronic component are placed in a heat resistant container and mixed in the heat resistant container.
【０００７】また、請求項３において、ガラス粉末に対
するバインダーの添加量は２〜１０ｗｔ％であることを
特徴とするものである。Further, in claim 3, the addition amount of the binder to the glass powder is 2 to 10 wt%.
【０００８】また、請求項４において、チップ型セラミ
ック電子部品に対するガラス造粒粉の添加量は前記チッ
プ型セラミック電子部品の重量に対し、０．１〜２ｗｔ
％であることを特徴とするものである。Further, in claim 4, the addition amount of the glass granulated powder to the chip-type ceramic electronic component is 0.1 to 2 wt with respect to the weight of the chip-type ceramic electronic component.
It is characterized by being%.
【０００９】[0009]
【作用】本発明の請求項１によれば、ガラス粉末にバイ
ンダーを添加してガラス造粒粉とし、前記ガラス造粒分
とチップ型セラミック電子部品を混合、かつ、熱処理し
て前記チップ型セラミック電子部品の表面をガラスコー
ティングすることにより、均一で安定したガラス膜を部
品表面に安価に形成することができる。According to the first aspect of the present invention, a binder is added to glass powder to obtain a glass granulated powder, and the glass granulated portion and the chip type ceramic electronic component are mixed and heat-treated to obtain the chip type ceramic. By coating the surface of the electronic component with glass, a uniform and stable glass film can be formed on the component surface at low cost.
【００１０】また、請求項２によれば、前記熱処理は、
ガラス造粒粉とチップ型セラミック電子部品を耐熱性容
器に入れ、前記耐熱性容器内で混合しながら行うことに
より、一時に、かつ、大量に、ガラスの均一拡散を効率
よく行わせ、また、チップ型セラミック電子部品同士の
くっつきを抑制する。According to claim 2, the heat treatment is
Glass granulated powder and chip-type ceramic electronic parts are placed in a heat-resistant container, and by performing the mixing in the heat-resistant container at one time, and in a large amount, uniformly diffuse the glass efficiently, and also Suppresses sticking between chip-type ceramic electronic components.
【００１１】また、請求項３によれば、ガラス粉末に対
するバインダーの添加量は２〜１０ｗｔ％であることに
より、ガラス粉末の凝集が抑制されて流動性がよくな
り、ガラスが部品表面に均一に行き渡るようになるとと
もに、バインダーが接着剤の働きをして、チップ型セラ
ミック電子部品表面への接着性が増し、低温でもガラス
粉末が脱落することを防ぐ。Further, according to the third aspect, the addition amount of the binder with respect to the glass powder is 2 to 10 wt%, whereby the aggregation of the glass powder is suppressed and the fluidity is improved, and the glass is evenly distributed on the surface of the component. As it spreads, the binder acts as an adhesive to increase the adhesiveness to the surface of the chip-type ceramic electronic component and prevent the glass powder from falling off even at low temperatures.
【００１２】また、請求項４によれば、チップ型セラミ
ック電子部品に対するガラス造粒粉の添加量は前記チッ
プ型セラミック電子部品の重量に対し、０．１〜２ｗｔ
％であることにより、過度の添加で起こる混合中のチッ
プ型セラミック電子部品同士のくっつきが防止される。According to a fourth aspect, the amount of the glass granulated powder added to the chip type ceramic electronic component is 0.1 to 2 wt% with respect to the weight of the chip type ceramic electronic component.
%, It is possible to prevent sticking of the chip-type ceramic electronic components during mixing, which occurs due to excessive addition.
【００１３】[0013]
【実施例】次に、本発明の実施例につき、図面を参照し
て説明する。Embodiments of the present invention will now be described with reference to the drawings.
【００１４】本実施例では、チップ型セラミック電子部
品にガラスコーティングする一例として、外部環境の影
響を受けやすい半導体型セラミックを用いたチップ型バ
リスタを試料として選んだ。In this embodiment, a chip type varistor using a semiconductor type ceramic, which is easily affected by the external environment, is selected as a sample as an example of glass coating on the chip type ceramic electronic component.
【００１５】まず、ガラス造粒粉を以下のように作製し
た。First, glass granulated powder was prepared as follows.
【００１６】ホウケイ酸鉛亜鉛ガラス粉末を、粒径が１
〜２０μｍの範囲になるように粉砕し、表１に示すよう
に、これにポリビニルアルコールをバインダーとして１
〜２０ｗｔ％添加した。なお、表中、＊印のついた試料
番号のものは、本発明の範囲外のものであることを示
す。Lead zinc borosilicate glass powder having a particle size of 1
Pulverized to a range of ˜20 μm, and as shown in Table 1, polyvinyl alcohol as a binder 1
-20 wt% was added. In the table, sample numbers marked with * indicate that the sample number is outside the scope of the present invention.
【００１７】[0017]
【表１】 [Table 1]
【００１８】そして、これに純水を加えて混合した後、
脱水、乾燥して、粒径が１０〜１００μｍの粒子となる
ように造粒した。Then, after adding pure water thereto and mixing,
It was dehydrated and dried, and granulated into particles having a particle size of 10 to 100 μm.
【００１９】次に、評価試料としてチップ型バリスタを
以下のように作製した。Next, a chip type varistor was manufactured as an evaluation sample as follows.
【００２０】原料として、純度９９％以上のＺｎＯ、Ｂ
ｉ2 Ｏ3 、ＣｏＣＯ3 、ＭｎＣＯ3及びＳｂ2 Ｏ3 を、
それぞれ、９８モル％、０．５モル％、０．５モル％、
０．５モル％、０．５モル％の割合で秤量し、純水を加
え、ボールミルにより２４時間混合して混合物スラリー
を得た。得られたスラリーを瀘過乾燥して造粒した後、
８００℃の温度で２時間仮焼した。さらに、この仮焼物
をパルベライザーにより粗粉砕した後、純水を加え、ボ
ールミルで微粉砕した。こうしてできたスラリーを瀘過
粉砕したのち、有機バインダーとともに溶媒中に分散し
てスラリーを得た。得られたスラリーからドクターブレ
ード法により、５０μｍの厚みのグリーンシートを作製
し、このグリーンシートを所定の形状（矩形）に打ち抜
き、複数枚のグリーンシートを得た。As raw materials, ZnO and B having a purity of 99% or more
i 2 O 3 , CoCO 3 , MnCO 3 and Sb 2 O 3 ,
98 mol%, 0.5 mol%, 0.5 mol%,
0.5 mol% and 0.5 mol% were weighed, pure water was added, and the mixture was mixed by a ball mill for 24 hours to obtain a mixture slurry. After the obtained slurry is filtered and granulated,
It was calcined at a temperature of 800 ° C. for 2 hours. Further, this calcined product was coarsely pulverized by a pulverizer, pure water was added, and finely pulverized by a ball mill. The slurry thus obtained was filtered and pulverized and then dispersed in a solvent together with an organic binder to obtain a slurry. A green sheet having a thickness of 50 μm was produced from the obtained slurry by a doctor blade method, and this green sheet was punched into a predetermined shape (rectangle) to obtain a plurality of green sheets.
【００２１】次に、銀・パラジウム（混合比７：３）合
金を主体とした内部電極用導電性ペーストを、バリスタ
のグリーンシートにスクリーン印刷法で印刷した。そし
て、これらの内部電極印刷済みグリーンシートを内層部
として、また、印刷されていないグリーンシートを外層
部として、それぞれ積み重ねて積層構造体とし、２トン
／ｃｍ2 の圧力をかけて圧着した。こうしてできた圧着
体を所定のチップ形状にカットし、９５０℃で２時間焼
成した。Next, a conductive paste for internal electrodes, which was mainly composed of a silver-palladium (mixing ratio 7: 3) alloy, was printed on the green sheet of the varistor by the screen printing method. Then, these green sheets printed with the internal electrodes were used as an inner layer portion, and the unprinted green sheets were used as an outer layer portion to form a laminated structure, which was pressure-bonded under a pressure of 2 ton / cm 2 . The pressure-bonded body thus formed was cut into a predetermined chip shape and baked at 950 ° C. for 2 hours.
【００２２】次にチップ型バリスタのガラスコーティン
グを以下のように行った。Next, glass coating of the chip type varistor was performed as follows.
【００２３】前記焼成で得られた焼結体にバレリングを
施して、前記ガラス造粒粉を焼結体の重量に対し、表１
に示すように、０．１〜３ｗｔ％の範囲で添加した。こ
れらを十分に混合したのち、図１に示すように、耐熱性
容器のアルミナ磁性ポット１に入れた。アルミナ磁性ポ
ット１の蓋２と底部３には、密閉時の圧力を抜く空気穴
４が設けられ、混合されたガラス造粒粉５及びチップ型
バリスタ６を、このアルミナ磁性ポット１の容積に対し
て２０〜４０％の範囲で充填を行った。そして、このア
ルミナ磁性ポット１を５ｒｐｍで回転させながら、６０
０〜８００℃で熱処理を行った。なお、焼結体とガラス
造粒粉の混合は、上記のように耐熱性容器に入れる前に
行ってもよいし、焼結体とガラス造粒粉のいずれか一方
を先に耐熱性容器に入れ、これを回転させながら他の一
方を加えて行く方法でもよい。また、焼結体とガラス造
粒粉を共に耐熱性容器に入れて混合した後、熱処理を行
ってもよい。The sintered body obtained by the above firing was subjected to ballering, and the glass granulated powder was added to the weight of the sintered body as shown in Table 1.
As shown in, the addition was made in the range of 0.1 to 3 wt%. After thoroughly mixing these, as shown in FIG. 1, the mixture was placed in the alumina magnetic pot 1 of the heat-resistant container. The lid 2 and the bottom portion 3 of the alumina magnetic pot 1 are provided with air holes 4 for releasing the pressure at the time of sealing, and the mixed glass granulated powder 5 and chip type varistor 6 are added to the volume of the alumina magnetic pot 1. The filling was performed in the range of 20 to 40%. Then, while rotating the alumina magnetic pot 1 at 5 rpm,
Heat treatment was performed at 0 to 800 ° C. The mixture of the sintered body and the glass granulated powder may be carried out before being placed in the heat resistant container as described above, or one of the sintered body and the glass granulated powder may be placed in the heat resistant container first. Alternatively, a method of putting in and adding the other while rotating this may be used. Further, the sintered body and the glass granulated powder may both be put in a heat resistant container and mixed, and then heat treated.
【００２４】そして、これにより得られたチップ型バリ
スタについて、目視でその表面の光沢の有無を観察し
て、ガラスコーティング状態の良・不良を確認し、併せ
て、一般の測定方法を用いて抗折強度を測定した。すな
わち、チップ型バリスタの大きさに応じて平面上に設け
た２箇所の突起部分の上に前記チップ型バリスタを載せ
て、上からその中心部分に荷重を掛け抗折強度を測定し
た。その結果を表１に示す。外観不良率は試料数５００
個に対する、外観不良数及び試料同士のくっつき数の合
計の割合であり、括弧内の数値はそのうち、くっつき数
の割合を示している。With respect to the chip type varistor thus obtained, the presence or absence of gloss on the surface is visually observed to confirm whether the glass coating state is good or bad. The folding strength was measured. That is, the chip-type varistor was placed on two projecting portions provided on a plane according to the size of the chip-type varistor, and a load was applied to the central portion from above to measure the bending strength. Table 1 shows the results. Appearance defect rate is 500 samples
It is the ratio of the total number of defective appearances and the number of sticking of samples to each other, and the numerical value in the parentheses shows the ratio of the number of sticking.
【００２５】このようにして得られたチップ型バリスタ
の両端面に銀ペーストを塗布し、６００℃で１０分間熱
処理し、外部電極を形成した。なお、このとき、あらか
じめチップ型バリスタはガラスコーティングが施されて
いるが、外部電極の形成時の熱によりガラスコーティン
グが一部溶融して外部電極に拡散し、内部電極と外部電
極との電気的接続が行われることになる。Silver paste was applied to both end faces of the chip type varistor thus obtained and heat-treated at 600 ° C. for 10 minutes to form external electrodes. At this time, although the chip-type varistor is glass-coated in advance, the glass coating is partially melted by the heat during the formation of the external electrode and diffused to the external electrode, so that the electrical conductivity between the internal electrode and the external electrode is increased. The connection will be made.
【００２６】次に、得られたチップ型バリスタの電気特
性を以下のように測定した。Next, the electrical characteristics of the obtained chip type varistor were measured as follows.
【００２７】バリスタ特性はＤＣ電流を流してバリスタ
の両端電圧を測定し、１ｍＡを流したときの電圧をバリ
スタ電圧Ｖ１ｍＡとした。また、バリスタの性能指数を
表す非直線係数αは、バリスタ電圧Ｖ１ｍＡと０．１ｍ
Ａを流したときの電圧Ｖ０．１ｍＡ測定値とで、 α＝１／ｌｏｇ（Ｖ１ｍＡ／Ｖ０．１ｍＡ） の式で計算した。As for the varistor characteristic, a DC current was applied to measure the voltage across the varistor, and the voltage when 1 mA was applied was the varistor voltage V1 mA. In addition, the non-linear coefficient α representing the varistor performance index is varistor voltage V1 mA and 0.1 m.
The voltage V when flowing A and the measured value of V 0.1 mA were calculated by the formula of α = 1 / log (V 1 mA / V 0.1 mA).
【００２８】また、高電流域の性能として制限電圧を測
定した。制限電圧は８×２０μｓｅｃの三角の電流波形
を持ち、そのピーク電流が１０Ａとなる電流パルスをバ
リスタに印加し、バリスタの両端電圧の最高電圧Ｖ１０
Ａを測定した。さらにサージ耐量として、制限電圧と同
様な波形形状を有する電流パルスを印加して、パルス印
加前後のＶ１ｍＡの変化が１０％を超えるピーク電流値
を測定した。The limiting voltage was measured as the performance in the high current region. The limiting voltage has a triangular current waveform of 8 × 20 μsec, a current pulse whose peak current is 10 A is applied to the varistor, and the maximum voltage V10 of the voltage across the varistor is applied.
A was measured. Further, as a surge resistance, a current pulse having a waveform shape similar to the limiting voltage was applied, and a peak current value at which a change in V1mA before and after the pulse application exceeded 10% was measured.
【００２９】コンデンサの評価として、測定周波数１Ｋ
Ｈｚ、測定電圧１Ｖで、静電容量Ｃと誘電損失ｔａｎδ
を測定した。The evaluation frequency of the capacitor is 1K.
Hz, measurement voltage 1V, capacitance C and dielectric loss tan δ
Was measured.
【００３０】なお、以上の測定は各ロットの試料数３０
個で測定した。また、ばらつきは３ＣＶ（３×σ／平均
×１００％）で計算した。ただし、サージ耐量のばらつ
きはｒ（５個の試料による最大値と最小値の差）で求め
た。The above measurement was carried out with 30 samples in each lot.
Measured in pieces. The variation was calculated by 3 CV (3 × σ / average × 100%). However, the variation in surge resistance was determined by r (difference between maximum value and minimum value for 5 samples).
【００３１】さらに、寿命特性の評価として、Ｖ１ｍＡ
の８５％となるＤＣ電圧を印加しながら、プレッシャー
クッカー内で９６時間試験した。そして、この試験前後
のＶ１ｍＡとＣの変化、すなわちδＶ１ｍＡとδＣを測
定した。Further, as an evaluation of life characteristics, V1mA
It was tested for 96 hours in a pressure cooker while applying a DC voltage of 85%. Then, changes in V1mA and C before and after this test, that is, δV1mA and δC were measured.
【００３２】以上の測定結果を表２、表３に示す。な
お、これら表２及び表３の試料番号は前記表１の試料番
号と対応し、表中、＊印のついた試料番号のものは、本
発明の範囲外のものであることを示す。The above measurement results are shown in Tables 2 and 3. The sample numbers in Tables 2 and 3 correspond to the sample numbers in Table 1 above, and the sample numbers marked with * in the table indicate that the sample numbers are outside the scope of the present invention.
【００３３】[0033]
【表２】 [Table 2]
【００３４】[0034]
【表３】 [Table 3]
【００３５】以上の結果で分かるように、ガラス粉末に
一定量のバインダーを添加したガラス造粒粉を、一定
量、チップ型バリスタと混合し、熱処理して前記チップ
型バリスタの表面をガラスコーティングすることによ
り、前記チップ型バリスタ表面に均一で安定したガラス
膜を安価に形成でき、かつ、前記チップ型バリスタ同士
のくっつきも防ぐことができる。また、同時に電気特
性、寿命特性、サージ耐量及び抗折強度に優れ、特性ば
らつきの少ないチップ型バリスタが得られる。As can be seen from the above results, a certain amount of glass granulated powder obtained by adding a certain amount of binder to glass powder is mixed with a certain amount of chip type varistor and heat-treated to glass-coat the surface of the chip type varistor. This makes it possible to inexpensively form a uniform and stable glass film on the surface of the chip-type varistor and prevent the chip-type varistors from sticking to each other. At the same time, it is possible to obtain a chip-type varistor which is excellent in electrical characteristics, life characteristics, surge resistance and bending strength and has little characteristic variation.
【００３６】次に、バインダー及びガラス造粒粉の各添
加量を限定した理由を説明する。Next, the reason for limiting the addition amounts of the binder and the glass granulated powder will be described.
【００３７】試料番号１に示すように、ガラス粉末に対
するバインダーの添加量が２ｗｔ％未満ではコーティン
グむらが発生し、サージ耐量のばらつきが大きく、抗折
強度も低下する。そして、試料番号７及び８に示すよう
に、バインダーの添加量が１０ｗｔ％を超えると、バイ
ンダー燃焼時の酸素欠乏が生じ、均一なコーティングが
できない。特に、還元に弱いセラミックを用いた試料で
はその影響を受けやすくなる。従って、ガラス粉末に対
するバインダーの添加量は、２〜１０ｗｔ％とすること
が必要である。As shown in Sample No. 1, when the amount of the binder added to the glass powder is less than 2 wt%, coating unevenness occurs, the surge withstand amount varies widely, and the bending strength also decreases. Then, as shown in Sample Nos. 7 and 8, when the added amount of the binder exceeds 10 wt%, oxygen deficiency occurs at the time of binder combustion, and uniform coating cannot be performed. In particular, a sample using a ceramic that is weak against reduction is susceptible to the influence. Therefore, the addition amount of the binder to the glass powder needs to be 2 to 10 wt%.
【００３８】また、チップ型バリスタ試料に対するガラ
ス造粒粉の添加量は、試料重量の０．１ｗｔ％未満では
コーティングが不足し、試料番号１５及び１６に示すよ
うに、試料重量の２ｗｔ％を超えると、試料どうしのく
っつきや、試料と耐熱容器のくっつきを生ずる。また、
これと同時に内部電極と外部電極の結合を損なうことも
ある。そして、特性劣化やサージ耐量の低下もみられ、
従って、試料重量に対するガラス造粒粉の添加量は、
０．１〜２ｗｔ％とすることが好ましい。When the amount of glass granulated powder added to the chip type varistor sample is less than 0.1 wt% of the sample weight, the coating is insufficient, and as shown in sample numbers 15 and 16, it exceeds 2 wt% of the sample weight. Then, the samples stick to each other and the sample and the heat-resistant container stick to each other. Also,
At the same time, the coupling between the internal electrode and the external electrode may be impaired. In addition, characteristic deterioration and surge withstand capability are also seen,
Therefore, the amount of glass granulated powder added to the sample weight is
It is preferably 0.1 to 2 wt%.
【００３９】以上のように、均一で安定したガラスコー
ティングが安価にでき、抗折強度や寿命特性が向上する
効果は、その他のチップ型セラミック電子部品において
も同様に得られるものである。As described above, the effect that the uniform and stable glass coating can be made inexpensive and the bending strength and the life property are improved can be similarly obtained in other chip type ceramic electronic parts.
【００４０】[0040]
【発明の効果】本発明によれば、チップ型セラミック電
子部品の小型化に対応して、均一で安定したガラスコー
ティングが、安価にできるようになり、併せて、抗折強
度や寿命特性の向上をもたらし、特にチップ型バリスタ
の場合にはサージ耐量の向上にも寄与できるものであ
る。According to the present invention, a uniform and stable glass coating can be manufactured at a low cost in accordance with the miniaturization of chip-type ceramic electronic parts, and at the same time, the bending strength and life characteristics are improved. In particular, in the case of a chip type varistor, it can contribute to the improvement of surge withstand capability.
【図１】ガラス造粒粉とチップ型バリスタをアルミナ磁
性ポット内に入れた状態を示す断面図である。FIG. 1 is a cross-sectional view showing a state in which a glass granulated powder and a chip type varistor are put in an alumina magnetic pot.
１ アルミナ磁性ポット ２ 蓋 ３ 底部 ４ 空気穴 ５ ガラス造粒粉 ６ チップ型バリスタ 1 Alumina magnetic pot 2 Lid 3 Bottom 4 Air hole 5 Glass granulated powder 6 Chip type varistor
Claims (4)
ス造粒粉とし、前記ガラス造粒粉とチップ型セラミック
電子部品を混合、かつ、熱処理して前記チップ型セラミ
ック電子部品の表面をガラスコーティングすることを特
徴とするチップ型セラミック電子部品の製造方法。1. A binder is added to glass powder to form a glass granulated powder, and the glass granulated powder and a chip-type ceramic electronic component are mixed and heat-treated to glass-coat the surface of the chip-type ceramic electronic component. A method of manufacturing a chip-type ceramic electronic component, comprising:
セラミック電子部品を耐熱性容器に入れ、前記耐熱性容
器内で混合しながら行うことを特徴とする請求項１記載
のチップ型セラミック電子部品の製造方法。2. The chip-type ceramic electronic device according to claim 1, wherein the heat treatment is performed by placing the glass granulated powder and the chip-type ceramic electronic component in a heat-resistant container and mixing them in the heat-resistant container. Manufacturing method of parts.
は２〜１０ｗｔ％であることを特徴とする請求項１記載
のチップ型セラミック電子部品の製造方法。3. The method for manufacturing a chip-type ceramic electronic component according to claim 1, wherein the amount of the binder added to the glass powder is 2 to 10 wt%.
ラス造粒粉の添加量は前記チップ型セラミック電子部品
の重量に対し、０．１〜２ｗｔ％であることを特徴とす
る請求項１記載のチップ型セラミック電子部品の製造方
法。4. The chip type according to claim 1, wherein the amount of the glass granulated powder added to the chip type ceramic electronic component is 0.1 to 2 wt% with respect to the weight of the chip type ceramic electronic component. Manufacturing method of ceramic electronic components.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7022984A JPH08222411A (en) | 1995-02-10 | 1995-02-10 | Manufacture of chip-type ceramic electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7022984A JPH08222411A (en) | 1995-02-10 | 1995-02-10 | Manufacture of chip-type ceramic electronic component |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08222411A true JPH08222411A (en) | 1996-08-30 |
Family
ID=12097818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7022984A Pending JPH08222411A (en) | 1995-02-10 | 1995-02-10 | Manufacture of chip-type ceramic electronic component |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08222411A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997047017A1 (en) * | 1996-06-03 | 1997-12-11 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing varistor |
| US6649524B2 (en) | 1999-12-14 | 2003-11-18 | Murata Manufacturing Co., Ltd. | Method and apparatus for forming glass layer, method and apparatus for forming metal layer, and electronic component manufacturing method |
-
1995
- 1995-02-10 JP JP7022984A patent/JPH08222411A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997047017A1 (en) * | 1996-06-03 | 1997-12-11 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing varistor |
| US6649524B2 (en) | 1999-12-14 | 2003-11-18 | Murata Manufacturing Co., Ltd. | Method and apparatus for forming glass layer, method and apparatus for forming metal layer, and electronic component manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005235754A (en) | Conductive material, its manufacturing method, resistor paste, resistor and electronic component | |
| CN105788786A (en) | Method of manufacturing NTC thermistor element | |
| CN100472673C (en) | Multilayer chip varistor | |
| JP3449599B2 (en) | Multilayer chip varistor | |
| JPH03173402A (en) | Chip varistor | |
| TW202147354A (en) | Thick film resistor paste, thick film resistor, and electronic component | |
| JP3638414B2 (en) | Dielectric porcelain composition | |
| JPH08222411A (en) | Manufacture of chip-type ceramic electronic component | |
| KR100296931B1 (en) | Chip type varistor and ceramic compositions for the same | |
| JPS6323646B2 (en) | ||
| JPH06340472A (en) | Ceramic composition, laminated ceramic capacitor provided with varistor function and its production | |
| JPH10229003A (en) | Varistor, chip-type varistor, and manufacture of varistor | |
| JP2976250B2 (en) | Manufacturing method of multilayer varistor | |
| JPH0214501A (en) | Voltage nonlinear resistor | |
| JPS62122103A (en) | Manufacture of laminated chip varistor | |
| JPH0142612B2 (en) | ||
| JP2005150289A (en) | Composition for thermistor, and thermistor element | |
| JP6020068B2 (en) | Dielectric porcelain composition and electronic component | |
| KR102666011B1 (en) | ZnO-BASED VARISTOR COMPOSITION AND MANUFACTURING METHOD AND VARISTOR THEREOF | |
| JP3245946B2 (en) | Resistor | |
| JP3733205B2 (en) | Multilayer ceramic capacitor test method | |
| JPH03190105A (en) | Laminated varistor | |
| JP2697113B2 (en) | Grain boundary insulated multilayer semiconductor capacitors | |
| JP2006245111A (en) | Bismuth-based zinc oxide varistor | |
| JPS6236605B2 (en) |