JPH08221297A - プログラムデバッグ装置 - Google Patents

プログラムデバッグ装置

Info

Publication number
JPH08221297A
JPH08221297A JP7053617A JP5361795A JPH08221297A JP H08221297 A JPH08221297 A JP H08221297A JP 7053617 A JP7053617 A JP 7053617A JP 5361795 A JP5361795 A JP 5361795A JP H08221297 A JPH08221297 A JP H08221297A
Authority
JP
Japan
Prior art keywords
program
external device
communication interface
ram
debug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7053617A
Other languages
English (en)
Inventor
Takao Yoshida
孝夫 吉田
Hiroyuki Takahama
浩之 高濱
Iwao Azuma
岩男 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHIYOUFU SEISAKUSHO KK
Chofu Seisakusho Co Ltd
Original Assignee
CHIYOUFU SEISAKUSHO KK
Chofu Seisakusho Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHIYOUFU SEISAKUSHO KK, Chofu Seisakusho Co Ltd filed Critical CHIYOUFU SEISAKUSHO KK
Priority to JP7053617A priority Critical patent/JPH08221297A/ja
Publication of JPH08221297A publication Critical patent/JPH08221297A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【目的】 安価で、メモリデータの理解が容易で、メモ
リデータ表示中にプログラムを停止する必要がなく、複
数の機器組込み形マイクロコンピュータのメモリデータ
の表示を容易にした技術の提供。 【構成】 マイクロコンピュータ10に、CPU13
と、このCPU13により実行されるアプリケーション
プログラムとデバッグ用プログラムとを格納するROM
14と、通信インタフェース12と、RAM15とを有
する。CPU13は、通信インタフェース12を介する
外部装置11からのデバッグ用コマンドに応じアプリケ
ーションプログラムを実行させ、デバッグを行ない、そ
の結果を外部装置11に通知すると共に外部装置11の
コマンドによりRAM15の定数の書換えを行なう。外
部装置11は、通信インタフェース12を介してRAM
15のメモリデータを受信し、このメモリデータを変換
テーブルで変換して表示する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ROM(読出し専用メ
モリ)に書き込まれたプログラムのデバッグを行なうプ
ログラムデバッグ装置に関する。
【0002】
【従来の技術】近年、マイクロコンピュータは、プログ
ラムによってさまざまな用途に適用できる汎用の電子部
品として、工作機器や工場の工程制御用装置への組込
み、さらには家電製品への組込みなど、多岐の分野に適
用されている。このような機器組込み形マイクロコンピ
ュータは一般に、ROMにアプリケーションプログラム
を格納し、そのプログラムを実行することにより被制御
機器と共に多用な機能を実現している。このような機器
組込み形マイクロコンピュータのプログラム開発は一般
に、従来のプログラムデバッグ装置としてのインサーキ
ットエミュレータ(IEC、In Circuit E
mulator)を用いて行なわれていた。
【0003】
【発明が解決しようとする課題】しかしながら、上述し
たようなインサーキットエミュレータを用いたプログラ
ム開発におけるプログラムデバッグは、インサーキット
エミュレータが高価であり、また、機器組込み形マイク
ロコンピュータに搭載されるCPU(中央処理装置)の
種類に応じた専用のインサーキットエミュレータを使用
しなければならないため、開発コストが上昇するという
問題点があった。また、インサーキットエミュレータは
マイクロコンピュータのメモリのデータを10進法、2
進法、16進法による数字で表示するのみであり、メモ
リデータの理解が容易でなかった。さらに、インサーキ
ットエミュレータは機器組込み形マイクロコンピュータ
のプログラムを停止させなければそのメモリデータを読
み出すことができず、インサーキットエミュレータにメ
モリデータを表示するときには機器組込み形マイクロコ
ンピュータのプログラムの実行を停止する必要があっ
た。さらに、複数の機器組込み形マイクロコンピュータ
のメモリデータを表示するには複数台のインサーキット
エミュレータが必要であった。
【0004】本発明は上記事情を考慮してなされたもの
であり、その目的とするところは、安価で、メモリデー
タの理解が容易で、メモリデータ表示中にプログラムを
停止する必要がなく、複数の機器組込み形マイクロコン
ピュータのメモリデータの表示が容易なプログラムデバ
ッグ装置を提供することにある。
【0005】
【課題を解決するための手段】この目的を達成するため
に本発明の請求項1記載のプログラムデバッグ装置は、
各種機器に組み込まれる機器組込み形マイクロコンピュ
ータと、機器組込み形マイクロコンピュータと接続され
る外部装置とから成るプログラムデバッグ装置におい
て、機器組込み形マイクロコンピュータは、CPUと、
このCPUにより実行されるアプリケーションプログラ
ムとこのアプリケーションプログラムをデバッグするた
めのデバッグ用プログラムとを格納するROMと、外部
装置と双方向のデータ通信を行う通信インタフェース
と、ランダムアクセスおよびデータ書換えが可能なRA
Mとを有し、CPUは、通信インタフェースを介して外
部装置から受信されるデバッグ用コマンドに応じてアプ
リケーションプログラムとデバッグ用プログラムとを実
行させ、アプリケーションプログラムのデバッグを行な
い、アプリケーションプログラムデバッグの結果を通信
インタフェースを介して外部装置に通知すると共に、通
信インタフェースを介して受信する外部装置からのコマ
ンドによりRAMに格納されている任意の定数の書換え
を行ない、外部装置は、通信インタフェースを介してR
AMのメモリデータを受信し、受信したメモリデータを
予め設定した変換テーブルにより変換して表示する。
【0006】請求項2記載のプログラムデバッグ装置
は、各種機器に組み込まれる機器組込み形マイクロコン
ピュータと、機器組込み形マイクロコンピュータと接続
される外部装置とから成るプログラムデバッグ装置にお
いて、機器組込み形マイクロコンピュータは、CPU
と、このCPUにより実行されるアプリケーションプロ
グラムとこのアプリケーションプログラムをデバッグす
るためのデバッグ用プログラムとを格納するROMと、
外部装置と双方向のデータ通信を行う通信インタフェー
スと、ランダムアクセスおよびデータ書換えが可能なR
AMとを有し、CPUは、通信インタフェースを介して
外部装置から受信されるデバッグ用コマンドに応じてア
プリケーションプログラムとデバッグ用プログラムとを
実行させ、アプリケーションプログラムのデバッグを行
ない、アプリケーションプログラムデバッグの結果を通
信インタフェースを介して外部装置に通知すると共に、
通信インタフェースを介して受信する外部装置からのコ
マンドによりRAMに格納されている任意の定数の書換
えを行ない、外部装置は、通信インタフェースを介して
RAMの複数のメモリデータを受信し、受信した複数の
メモリデータの各々を予め設定した複数の変換テーブル
により変換して表示する。
【0007】請求項3記載のプログラムデバッグ装置
は、請求項2記載のプログラムデバッグ装置において、
機器組込みマイクロコンピュータが複数台から成り、複
数台の機器組込みマイクロコンピュータの各々の通信イ
ンタフェースを切り換えて接続する切換え部を備え、外
部装置は、複数台の機器組込みマイクロコンピュータの
各々のRAMのメモリデータを同時に表示する表示制御
部を有する。
【0008】
【作用】この構成によって、高価なインサーキットエミ
ュレータを用いることなく一般的なパーソナルコンピュ
ータを用いてアプリケーションプログラムのデバッグを
行なうことができるので、安価な構成とすることがで
き、また、メモリデータが伝送される外部装置の変換テ
ーブルによりメモリデータが変換されて表示されるの
で、メモリデータの理解が容易となり、さらに、外部装
置による機器組込み形マイクロコンピュータのメモリデ
ータの読み出しは極めて短時間に行なわれるので、メモ
リデータの外部装置での表示中に機器組込み形マイクロ
コンピュータのプログラムを停止する必要がない。さら
に、切換え部により複数の機器組込み形マイクロコンピ
ュータを切り換えることができるので、複数の機器組込
み形マイクロコンピュータのメモリデータであっても表
示が容易となる。
【0009】
【実施例】以下、本発明の一実施例について図を用いて
説明する。図1は本発明の一実施例に係るプログラムデ
バッグ装置を示すブロック図である。図1において、1
0は各種機器に組み込まれる機器組込み形マイクロコン
ピュータ、11は機器組込み形マイクロコンピュータ1
0と後述の通信インタフェースを介して接続される外部
装置、12はRS232C、RS422、同期シリアル
通信などの一般的な通信インタフェース、13はCP
U、14はCPU13により実行されるアプリケーショ
ンプログラムとこのアプリケーションプログラムをデバ
ッグするためのデバッグ用プログラムと外部装置11と
通信を行なうための通信用プログラムとを格納するRO
M、15はランダムアクセスおよびデータ書換えが可能
なRAM、16は入出力機器との接続を行なうためのI
/O部である。
【0010】次に、このような構成のプログラムデバッ
グ装置の機能、動作について説明する。まず、プログラ
ムデバッグ装置の主機能について説明する。機器組込み
形マイクロコンピュータ10は、通信インタフェース1
2を介して、ROM14に記憶されたアプリケーション
プログラムにより外部装置11を制御する。外部装置1
1は、機器組込み形マイクロコンピュータ10と通信イ
ンタフェース12を介してデータ通信を行ない、機器組
込み形マイクロコンピュータ10のRAM15のメモリ
データを読み出したり、そのメモリ(RAM)15に書
き込んだりする。また外部装置11は、機器組込み形マ
イクロコンピュータ10の実行を制御し、機器組込み形
マイクロコンピュータ10のメモリデータを変換テーブ
ルによりデータ変換し、変換されたデータを表示する。
【0011】次に、プログラムデバッグ装置の動作につ
いて説明する。機器組込み形マイクロコンピュータ10
のアプリケーションプログラムを起動させた後に外部装
置11のプログラムを起動する。外部装置11は、その
プログラムにより一定時間間隔で、機器組込み形マイク
ロコンピュータ10に対して、データ通信と停止の指
示、停止解除の指示、受信したメモリデータの変換とそ
の表示を繰り返し行なう。機器組込み形マイクロコンピ
ュータ10は、アプリケーションプログラムを実行しな
がら、割り込み処理などによって外部装置11とデータ
通信を行なうので、外部装置11には随時、マイクロコ
ンピュータのメモリデータを表示することができる。そ
して、そのメモリデータの表示は数字でなく、デバッグ
する人にわかりやすい表現に変換されているので、仕様
通りの動作をしているか否かの判別が容易で、デバッグ
がしやすい。
【0012】このように本実施例では、高価なインサー
キットエミュレータを用いることなく、外部装置11に
おける結果に基づき、機器組込み形マイクロコンピュー
タ10のアプリケーションプログラムのデバッグを行な
うことができる。外部装置11は例えば一般的なパーソ
ナルコンピュータである。また、機器組込み形マイクロ
コンピュータ10はROM14、RAM15、I/O部
16を内蔵したワンチップマイクロコンピュータでもよ
い。
【0013】図2は図1のプログラムデバッグ装置をさ
らに詳細に示すブロック図である。図2において、10
は機器組込み形マイクロコンピュータ、11は外部装
置、13はCPU、14はROM、15はRAM、16
はI/O部であり、これらは図1と同様なものなので、
同一符号を付して説明は省略する。また、17は複数の
入出力機器(図示せず)および外部装置11とデータ通
信を行なうための通信インタフェースとしてのシリアル
I/O部、18は複数のシリアルI/O部を切り換えて
接続するシリアル信号切換え部(以下、単に「切換え
部」という)、20は機器組込み形マイクロコンピュー
タ10と同一構成の機器組込み形マイクロコンピュー
タ、27は機器組込み形マイクロコンピュータ20のシ
リアルI/O部、111はフロッピーディスクドライ
ブ、112はCRT、113はキーボード、114はC
PU、115はフロッピーディスクドライブ111と接
続されるディスクコントローラ、116はCRT112
と接続されるディスプレイ制御部、117はキーボード
113と接続されるI/O部、118はRAM、119
はROM、120は機器組込み形マイクロコンピュータ
10、20とデータ通信を行なうためのシリアルI/O
部である。
【0014】図2において、外部装置11は一般的なパ
ーソナルコンピュータであり、一般的なパーソナルコン
ピュータ11はデータ通信するためのハードウェアを内
蔵している。また、機器組込み形マイクロコンピュータ
10、20のシリアルI/O部17、27はそれぞれ切
換え部18と接続されている。さらに、ROM14には
アプリケーションプログラムと共にデバッグ用プログラ
ムが格納されている。さらに、フロッピーディスクドラ
イブ111には、外部装置11を制御するプログラムフ
ァイルと共に、デバッグのためのRAMアドレス設定フ
ァイル、複数のRAMデータ変換ファイルが格納されて
いる。
【0015】図3はシリアルI/O部17、27を示す
ブロック図である。図3において、201はCPUデー
タバス、202はシフトレジスタ、203、204、2
05は信号線、206はカウンタ、207は信号線であ
る。前記図3の回路は、組込み用ワンチップマイクロコ
ンピュータなどに多く利用される外部クロック同期シリ
アル通信回路である。CPU13は、プログラムによ
り、CPUデータバス201からシフトレジスタ202
にデータを書き込み、信号線205に外部クロックXC
LKを入力することによりシフトレジスタ202をシフ
トさせて、シリアル信号SOを信号線204へ出力す
る。入力信号SIのシフトレジスタ202への入力は信
号線203を介して行なわれ、外部クロックXCLKの
入力によりシフトレジスタ202にシフト入力されると
共に、外部クロックXCLKはカウンタ206によりカ
ウントされ、シフトレジスタ202のビット幅のカウン
トを過ぎると、信号線207を介してCPU13、11
4に対して割り込み要求を発生させる。図3の回路で
は、1バイト受信する毎に1バイト送信される仕組みで
送受信を同時に行なう。また、図3のシリアルI/O部
は外部クロックXCLKが入力されない限り動作しない
し、割り込みが発生しないようになっている。
【0016】図4は機器組込み形マイクロコンピュータ
が1台の場合のシリアルI/O部17、27による外部
装置11との接続例を示す接続図である。図4で、左の
信号CLK、SO、SIは外部装置11における信号、
右の信号XCLK、SIA、SOAは機器組込み形マイ
クロコンピュータ10における信号である。外部装置1
1から出力される同期通信用クロックCLKは信号線2
11を介して機器組込み形マイクロコンピュータ10に
クロックXCLKとして入力され、外部装置11から出
力されるシリアル信号SOは信号線212を介して機器
組込み形マイクロコンピュータ10にシリアル信号SI
Aとして入力され、機器組込み形マイクロコンピュータ
10から出力されるシリアル信号SOAは信号線213
を介して外部装置11にシリアル信号SIとして入力さ
れる。
【0017】図5は機器組込み形マイクロコンピュータ
が2台の場合の切換え部18を示す回路図である。図5
において、220〜229は信号線、230は論理和回
路、231、232は論理積回路である。信号線220
を介する外部装置11からの選択信号SELにより、外
部装置11から信号線221を介して入力されるクロッ
クCLKは2台の機器組込み形マイクロコンピュータ1
0、20に信号線227、224を介してクロックXC
LKA、XCLKBとして入力される。信号線222を
介して入力される機器組込み形マイクロコンピュータ1
0、20へのシリアル信号SOは信号線228、信号線
225を介してシリアル信号SIA、SIBとして機器
組込み形マイクロコンピュータ10、20に入力され
る。2台の機器組込み形マイクロコンピュータ10、2
0からのシリアル信号SOA、SOBは論理和回路23
0により論理和され、信号線223を介するシリアル信
号SIとなって外部装置11に入力される。(表1)
に、フロッピーディスクドライブ111に格納されてい
るRAMアドレス設定ファイルの一例を示す。
【0018】
【表1】
【0019】(表1)に示すファイルの内容は文字列デ
ータが1変数1行に記述されている。行頭から、プログ
ラムの変数(label1、label2、……)、変
換の必要があれば記号@に続く変換ファイル名(@1、
@2、@3)、CPUチップ番号(chip1、chi
p2)、16進RAMアドレス(b0h、b1h、…
…)、表示形式(DEC、HEX)、書込み許可指示
(r、w)の順で記述する。表示形式ではDECは10
進、HEXは16進を表し、書込み許可指示ではrは読
出しのみ、wは書込み許可を表す。(表2)に、フロッ
ピーディスクドライブ111に格納されているRAMデ
ータ変換ファイルの一例を示す。
【0020】
【表2】 (表2)に示すそれぞれのファイルは(表1)のRAM
アドレス設定ファイルに指定されている変換ファイルで
ある。ファイルには1行に1つの値とその値が表す任意
の文字列とが記述されている。RAMデータが取り得る
全ての値を記述する必要はない。
【0021】図6は、機器組込み形マイクロコンピュー
タ10、20のアプリケーションプログラムの内容を示
すフローチャートである。図6において、まずシリアル
I/O部17、27の初期化を行ない(ステップS
1)、停止フラグがオンか否かを判別する(ステップS
2)。停止フラグがオンと判別した場合は、なにも処理
せずループし、停止フラグがオンでないと判別した場合
は、機器本来の処理を行ない続ける(ステップS3)。
【0022】図7は、機器組込み形マイクロコンピュー
タ10、20における外部装置11からの割り込みルー
チン、すなわちデバッグ用プログラム内容のルーチンを
示すフローチャートである。図6のプログラムの実行中
に外部装置11からのシリアル通信(シリアル信号入
力)があると、図3のシリアルI/O部17、27より
割り込みが発生する。この割り込みにより実行されるル
ーチンでは、コマンドの種類によって、RAM読出し処
理(ステップS11、S12)、RAM書込み処理(ス
テップS13、S14)、停止処理(ステップS15、
S16)、停止解除処理(ステップS17、S18)を
行なう。割り込みルーチンはデバッグ用ルーチンであ
り、機器本来の処理とは無関係であるが、外部装置11
からのシリアル信号入力がない限り実行されないので、
最終的に製品のプログラムに残しても問題はない。
【0023】図8は、上記シリアル通信における通信手
順を説明するためのデータ図である。このシリアル通信
では図8に示すように3バイトを基本にしていて、1バ
イト目はコマンド、2バイト目はアドレス、3バイト目
はデータを送受信するようにプログラムされている。1
バイト目のコマンドは、1が停止解除、2が停止、3が
読出し、4が書込みのコマンドである。2バイト目のア
ドレスは0から255まで表すことができ、3バイト目
のデータも0から255まで表することができる。上記
3バイトは、外部装置11と機器組込み形マイクロコン
ピュータ10、20とが図3のシリアルI/O部17、
27により同時に送受信を行なうことにより通信され
る。しかし、コマンドバイトは外部装置11から出力さ
れ、停止解除、停止、読出し、書込みに対する数値は上
述のように定められている。2バイト目のアドレスバイ
トは外部装置11から出力され、機器組込み形マイクロ
コンピュータ10、20のRAMアドレスを指定する。
3バイト目のデータバイトは外部装置11から機器組込
み形マイクロコンピュータ10、20のRAMにデータ
を書き込む場合は有効であるが、読出しの場合は3バイ
ト目のデータは廃棄され、機器組込み形マイクロコンピ
ュータ10、20の出力データのみが有効となる。
【0024】図9は、外部装置11のプログラムを説明
するためのフローチャートである。上記プログラムで
は、はじめに表1のRAMアドレス指定ファイルとRA
Mデータ変換ファイルをフロッピーディスクドライブ1
11(図2)から読み出し、RAM118にセットする
(ステップS31)。RAM118にセットされた変換
テーブル文字列配列データは変換テーブルを構成する。
BASIC言語でRAMアドレス設定配列データと変換
テーブル文字列配列データを記述すると、それぞれ次の
ようになる。 DIM RAMDEF(10)(5) DIM TRANSTBL$(10)(256) ここで、RAMアドレス設定配列データは10個のRA
Mデータを扱い、変数は次の意味を表す。 RAMDEF(I)(1)はI番目のRAMアドレス変
数のRAMアドレス RAMDEF(I)(2)はI番目のRAMアドレス変
数の変換テーブル番号 RAMDEF(I)(3)はI番目のRAMアドレス変
数の表示データ形式 RAMDEF(I)(4)はI番目のRAMアドレス変
数のCPU選択番号 RAMDEF(I)(5)はI番目のRAMアドレス変
数の書込み許可フラグ また、文字列変数TRANSTBL$(I)(J)はI
番目の変換テーブルの値Jに相当する文字列である。
【0025】次に、キー入力コマンドがあるか否かを判
別する(ステップS32)。キー入力なしと判別した場
合には、RAMアドレス設定配列データに指定されたア
ドレスの機器組込み形マイクロコンピュータ10、20
のRAM15のデータを読み出し(ステップS33)、
RAMアドレス設定配列データに指定されている変換テ
ーブル番号の変換テーブル文字列配列データの中から、
RAMデータの値に対応する文字列を検索し(ステップ
S34)、これを表示する(ステップS35)。変換テ
ーブル番号が指定されていない場合には表示データ形式
にて表示する。また、指定した番号の変換テーブルに、
読み出したRAMデータの値に等しい文字列がない場合
には表示しない(ステップS35)。この一連の処理を
繰り返すことにより、実行中の機器組込み形マイクロコ
ンピュータ10、20の指定したRAMデータの内容が
数値及び変換された文字列でCRT112に表示され続
ける。この表示内容の一例を(表3)に示す。
【0026】
【表3】
【0027】(表3)におけるlabel〜DEC r
は前述した通りの内容である。同一行の次のRAM=1
はRAMの「b0」番地データが「1」であることを示
し、状態Aは(表2)に示すようにRAM=1に対応す
る文字列である。状態Aとは例えばサーミスタ温度t=
60℃のような状態である。ステップS32でキー入力
コマンドがあると判別された場合には、そのキー入力が
示すコマンドキャラクタにより、RAM書込み処理(ス
テップS36、S37)、停止処理(ステップS38、
S39)、停止解除処理(ステップS40、S41)の
各コマンド処理を行なう。
【0028】次に、このようなハードウェア、ソフトウ
ェア構成のプログラムデバッグ装置の動作について説明
する。最初に機器組込み形マイクロコンピュータ10、
20が起動されると、この時点で停止フラグはオフに初
期化されているので(図6のステップS1)、機器本来
の処理を行なう(ステップS2、S3)。その後、外部
装置11およびそのプログラムが起動されると、図9の
プログラムにより、機器組込み形マイクロコンピュータ
10、20のRAMデータを数値および分かりやすく変
換された文字列でCRT112によりモニタすることが
できる。これで、機器本来の仕様通りに動作しているか
否かをRAM15格納の内部変数(メモリデータ)で確
認しながら調べることができる。機器に異常があった場
合、停止コマンドをキーボード113から入力して、機
器組込み形マイクロコンピュータ10、20の動作を停
止させて(ステップS38、S39)、上記内部変数を
確認したり、内部変数を変更したりできる。また、機器
組込み形マイクロコンピュータ10、20の動作中に上
記内部変数を変更して、最適な定数を設定することもで
きる(ステップS36、S37)。さらに、機器組込み
形マイクロコンピュータ10、20の動作中に、外部装
置11のプログラムを停止させてもコンピュータ10、
20には全く影響せず、コンピュータ10、20は動作
を継続できる。なお、本実施例ではコンピュータ10、
20のRAMが1個の場合を示したが、RAMが複数で
あっても、外部装置11が、通信インタフェース17を
介してRAMの複数のメモリデータを受信し、受信した
複数のメモリデータの各々を予め設定した複数の変換テ
ーブルにより変換して表示するようにすれば、上記複数
のメモリに対して対応が可能となる。
【0029】このように、本実施例では、機器組込み形
マイクロコンピュータ10、20を切換え部18を介し
て外部装置11、すなわち図2では一般的なパーソナル
コンピュータ11と接続するようにしたので、外部装置
11における表示内容に基づいて、機器組込み形マイク
ロコンピュータ10、20のROM14格納のプログラ
ムのデバッグが可能となる。また、外部装置11のプロ
グラムを変更する必要はなく、機器組込み形マイクロコ
ンピュータ10、20に組み込むデバッグ用プログラム
を変更するだけで、多種多様の機器組込み形マイクロコ
ンピュータに対応可能である。さらに、通信インタフェ
ースとしてのシリアルI/O部17、27はインサーキ
ットエミュレータで使用するような高い周波数で動作す
ることはないので、本装置はノイズにも強く、現場での
デバッグ作業にも適している。
【0030】
【発明の効果】以上のように本発明は、機器組込み形マ
イクロコンピュータに、CPUと、このCPUにより実
行されるアプリケーションプログラムとこのアプリケー
ションプログラムをデバッグするためのデバッグ用プロ
グラムとを格納するROMと、外部装置と双方向のデー
タ通信を行う通信インタフェースと、ランダムアクセス
およびデータ書換えが可能なRAMとを有し、CPU
は、通信インタフェースを介して外部装置から受信され
るデバッグ用コマンドに応じてアプリケーションプログ
ラムとデバッグ用プログラムとを実行させ、アプリケー
ションプログラムのデバッグを行ない、アプリケーショ
ンプログラムデバッグの結果を通信インタフェースを介
して外部装置に通知すると共に、通信インタフェースを
介して受信する外部装置からのコマンドによりRAMに
格納されている任意の定数の書換えを行ない、外部装置
は、通信インタフェースを介してRAMのメモリデータ
を受信し、受信したメモリデータを予め設定した変換テ
ーブルにより変換して表示するようにしたことにより、
高価なインサーキットエミュレータを用いることなく一
般的なパーソナルコンピュータを外部装置として用いて
アプリケーションプログラムのデバッグを行なうことが
できるので、安価な構成とすることができる。また、メ
モリデータが伝送される外部装置の変換テーブルにより
メモリデータが変換されて表示されるので、メモリデー
タの理解が容易となり、さらに、外部装置による機器組
込み形マイクロコンピュータのメモリデータの読み出し
はデバッグ用プログラムにより極めて短時間に行なわれ
るので、メモリデータの外部装置での表示中に機器組込
み形マイクロコンピュータのプログラムを停止する必要
がない。
【0031】さらに、外部装置が、通信インタフェース
を介してRAMの複数のメモリデータを受信し、受信し
た複数のメモリデータの各々を予め設定した複数の変換
テーブルにより変換して表示することにより、複数のメ
モリに対して対応が可能となる。
【0032】さらに、切換え部により複数の機器組込み
形マイクロコンピュータを切り換えることができるの
で、複数の機器組込み形マイクロコンピュータに対して
あたかも1台の場合と同等の対応が可能であり、上記と
同様の効果を奏することができる。
【図面の簡単な説明】
【図1】本発明の一実施例に係るプログラムデバッグ装
置を示すブロック図である。
【図2】図1のプログラムデバッグ装置を詳細に示すブ
ロック図である。
【図3】図2のシリアルI/O部を示すブロック図であ
る。
【図4】機器組込み形マイクロコンピュータが1台の場
合のシリアルI/O部を示す接続図である。
【図5】図2のシリアル信号切換え部を示す回路図であ
る。
【図6】機器組込み形マイクロコンピュータのアプリケ
ーションプログラムを説明するためのフローチャートで
ある。
【図7】機器組込み形マイクロコンピュータの割り込み
ルーチンを示すフローチャートである。
【図8】シリアル通信における通信手順を説明するため
のデータ図である。
【図9】外部装置のプログラムを説明するためのフロー
チャートである。
【符号の説明】
10、20 機器組込み形マイクロコンピュータ 11 外部装置 12 通信インタフェース 13、114 CPU 14、119 ROM 15、118 RAM 16、117 I/O部 17、27、120 シリアルI/O部 18 シリアル信号切換え部 111 フロッピーディスクドライブ 112 CRT 113 キーボード 115 ディスクコントローラ 116 ディスプレイ制御部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 各種機器に組み込まれる機器組込み形マ
    イクロコンピュータと、前記機器組込み形マイクロコン
    ピュータと接続される外部装置とから成るプログラムデ
    バッグ装置において、前記機器組込み形マイクロコンピ
    ュータは、CPUと、このCPUにより実行されるアプ
    リケーションプログラムとこのアプリケーションプログ
    ラムをデバッグするためのデバッグ用プログラムとを格
    納するROMと、前記外部装置と双方向のデータ通信を
    行う通信インタフェースと、ランダムアクセスおよびデ
    ータ書換えが可能なRAMとを有し、前記CPUは、前
    記通信インタフェースを介して前記外部装置から受信さ
    れるデバッグ用コマンドに応じて前記アプリケーション
    プログラムとデバッグ用プログラムとを実行させ、前記
    アプリケーションプログラムのデバッグを行ない、前記
    アプリケーションプログラムデバッグの結果を前記通信
    インタフェースを介して前記外部装置に通知すると共
    に、前記通信インタフェースを介して受信する前記外部
    装置からのコマンドにより前記RAMに格納されている
    任意の定数の書換えを行ない、前記外部装置は、前記通
    信インタフェースを介して前記RAMのメモリデータを
    受信し、前記受信したメモリデータを予め設定した変換
    テーブルにより変換して表示することを特徴とするプロ
    グラムデバッグ装置。
  2. 【請求項2】 各種機器に組み込まれる機器組込み形マ
    イクロコンピュータと、前記機器組込み形マイクロコン
    ピュータと接続される外部装置とから成るプログラムデ
    バッグ装置において、前記機器組込み形マイクロコンピ
    ュータは、CPUと、このCPUにより実行されるアプ
    リケーションプログラムとこのアプリケーションプログ
    ラムをデバッグするためのデバッグ用プログラムとを格
    納するROMと、前記外部装置と双方向のデータ通信を
    行う通信インタフェースと、ランダムアクセスおよびデ
    ータ書換えが可能なRAMとを有し、前記CPUは、前
    記通信インタフェースを介して前記外部装置から受信さ
    れるデバッグ用コマンドに応じて前記アプリケーション
    プログラムとデバッグ用プログラムとを実行させ、前記
    アプリケーションプログラムのデバッグを行ない、前記
    アプリケーションプログラムデバッグの結果を前記通信
    インタフェースを介して前記外部装置に通知すると共
    に、前記通信インタフェースを介して受信する前記外部
    装置からのコマンドにより前記RAMに格納されている
    任意の定数の書換えを行ない、前記外部装置は、前記通
    信インタフェースを介して前記RAMの複数のメモリデ
    ータを受信し、前記受信した複数のメモリデータの各々
    を予め設定した複数の変換テーブルにより変換して表示
    することを特徴とするプログラムデバッグ装置。
  3. 【請求項3】 前記機器組込みマイクロコンピュータは
    複数台から成り、前記複数台の機器組込みマイクロコン
    ピュータの各々の通信インタフェースを切り換えて接続
    する切換え部を備え、前記外部装置は、前記複数台の機
    器組込みマイクロコンピュータの各々のRAMのメモリ
    データを同時に表示する表示制御部を有することを特徴
    とする請求項2記載のプログラムデバッグ装置。
JP7053617A 1995-02-16 1995-02-16 プログラムデバッグ装置 Pending JPH08221297A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7053617A JPH08221297A (ja) 1995-02-16 1995-02-16 プログラムデバッグ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7053617A JPH08221297A (ja) 1995-02-16 1995-02-16 プログラムデバッグ装置

Publications (1)

Publication Number Publication Date
JPH08221297A true JPH08221297A (ja) 1996-08-30

Family

ID=12947875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7053617A Pending JPH08221297A (ja) 1995-02-16 1995-02-16 プログラムデバッグ装置

Country Status (1)

Country Link
JP (1) JPH08221297A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0951819A1 (en) 1998-04-24 1999-10-27 Createrra Inc. Cased planting ground material
US7047443B2 (en) 1998-03-31 2006-05-16 Seiko Epson Corporation Microcomputer, electronic equipment and debugging system
JP2007328501A (ja) * 2006-06-07 2007-12-20 Mitsubishi Electric Corp プログラムデバッグ支援処理装置及び通信用アダプタ並びにプログラムデバッグ支援処理プログラム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7047443B2 (en) 1998-03-31 2006-05-16 Seiko Epson Corporation Microcomputer, electronic equipment and debugging system
US7100086B1 (en) 1998-03-31 2006-08-29 Seiko Epson Corporation Microcomputer, electronic equipment and debugging system
US7114101B2 (en) 1998-03-31 2006-09-26 Seiko Epson Corporation Microcomputer, electronic equipment and debugging system
EP0951819A1 (en) 1998-04-24 1999-10-27 Createrra Inc. Cased planting ground material
JP2007328501A (ja) * 2006-06-07 2007-12-20 Mitsubishi Electric Corp プログラムデバッグ支援処理装置及び通信用アダプタ並びにプログラムデバッグ支援処理プログラム

Similar Documents

Publication Publication Date Title
US5978584A (en) Debugging apparatus for debugging a program by changing hardware environments without changing program operation state
JP2573566B2 (ja) バスコンバータ
EP1066563A1 (en) A method and apparatus for evaluating software programs for semiconductor circuits
KR920010975B1 (ko) 입출력 제어 시스템 및 그 방법
JPH08221297A (ja) プログラムデバッグ装置
JPS61269444A (ja) デ−タ伝送方式
US5761482A (en) Emulation apparatus
US7089140B1 (en) Programmable logic device and method of testing a programmable logic device
JPH10326203A (ja) 複数のハードウェア環境上においてプログラムを別々に動作させつつも、ハードウェア環境間で動作状態を継承し合うことができるデバッグ装置
KR200343611Y1 (ko) 시스템메인보드의통합시피유보드
JPH05241619A (ja) プログラマブルコントローラのプログラミング装置
JP3516607B2 (ja) プログラム式表示装置
JPS6410854B2 (ja)
JP3349940B2 (ja) プログラマブルコントローラ用リンクユニット
JPS5834854B2 (ja) 情報処理装置
KR930001099B1 (ko) 비트 슬라이스 소자를 이용한 마이크로 컴퓨터 시스템
JP3456002B2 (ja) 画像処理検査装置
SU1132282A1 (ru) Устройство дл сопр жени процессора с устройством ввода-вывода
JPH03237502A (ja) プログラマブル・コントローラ
RU1829034C (ru) Устройство дл контрол программно-управл емого вычислительного блока
JPS6240721B2 (ja)
JPH02293948A (ja) マイクロコンピュータlsi
JPH06230958A (ja) プロセッサ
JPH0612252A (ja) マイクロコンピュータ
JPS6385828A (ja) 高級言語処理方法