JPH08220231A - Distance measuring equipment - Google Patents

Abstract

PURPOSE: To enable the manufacture of an inexpensive and highly accurate measuring device by converting a received pulse signal into a binary, classifying and integrating binarized signals with every pulse traveling time from a start of sampling, and finding a distance by performing operation processing from its result. CONSTITUTION: An output signal 107 of a receiving part is passed through an amplifier 15, and a signal 108 is supplied to a comparator 16, and is converted into a binary signal 109, and is supplied to a data integrating part 17. A timing control part 12 sends a sampling clock 104 to the integrating part 17 while counting it, and stops at counting finish time corresponding to a distance measuring range, and sends a counter clock 110 instead of it. The integrating part 17 takes in and integrates a signal 109 with every input of the clock 110. This procedure is repeated, for example, 15 times, and is stored in an inside counter, and a computer 10 reads out this as a signal 112 by an address signal 111, and the signals 111 and 112 are made to correspond to each other, and a distance up to a target object is found from pulse traveling time of data in which the signal 111 exceeds a specified value, and distance data 113 is sent to and displayed on a display part 18.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】この発明は、パルス信号の走行時
間から物体までの距離を求める距離測定装置に関するも
のである。尚、走行時間は、パルス信号が送信される時
から、物体に反射された信号が検出される時までの時間
を意味している。したがって、走行時間順は、走行時間
の間の時系列的順序を意味する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a distance measuring device for determining the distance to an object from the transit time of pulse signals. The running time means the time from when the pulse signal is transmitted to when the signal reflected by the object is detected. Therefore, the travel time order means a chronological order during the travel time.

【０００２】[0002]

【従来の技術】従来のこの種の距離測定装置は、図３に
示す装置が知られている。図３を用いてこの装置の動作
を説明する。コンピュータ２は、パルス信号を送信する
送信部３へ送信開始信号を出力する。これと同時に、コ
ンピュータ２は、Ａ／Ｄ変換器６へサンプリング開始信
号を、受信波形メモリ部７へアドレス開始信号を出力す
る。尚、コンピュータ２からの送信開始信号，サンプリ
ング開始信号及びアドレス設定開始信号は、基準クロッ
ク発生器１からの基準クロックに同期している。また、
この基準クロックは、時間計測のためにも用いられる。2. Description of the Related Art As a conventional distance measuring device of this type, a device shown in FIG. 3 is known. The operation of this device will be described with reference to FIG. The computer 2 outputs a transmission start signal to the transmitter 3 that transmits the pulse signal. At the same time, the computer 2 outputs a sampling start signal to the A / D converter 6 and an address start signal to the reception waveform memory unit 7. The transmission start signal, sampling start signal and address setting start signal from the computer 2 are synchronized with the reference clock from the reference clock generator 1. Also,
This reference clock is also used for time measurement.

【０００３】送信部３は、送信開始信号を受けると、直
ぐに送信パルスを出力する。受信部４は、この送信パル
スのうち、装置外部の物体によって反射されたパルス信
号を受信する。アンプ５は、この受信パルス信号を増幅
し、Ａ／Ｄ変換器６はこの増幅した受信パルス信号をデ
ジタル信号に変換し、受信波形メモリ部７はこのデジタ
ル信号を記憶する。Upon receiving the transmission start signal, the transmitter 3 outputs a transmission pulse immediately. The receiving unit 4 receives a pulse signal reflected by an object outside the apparatus, out of the transmission pulse. The amplifier 5 amplifies the received pulse signal, the A / D converter 6 converts the amplified received pulse signal into a digital signal, and the received waveform memory unit 7 stores the digital signal.

【０００４】受信波形メモリ部７は、送信開始信号毎に
新たに入力されたデジタル信号と、既に記憶されている
デジタル信号とを平均化して、平均化した信号を記憶す
る。但し、１回目のデジタル信号の場合、そのまま記憶
する。コンピュータ２は、一定回数の受信波形データを
収集した後に目標信号を検出する。この目標信号は、装
置から物体までの間を往復したパルス信号の走行時間を
示す信号であり、コンピュータ２は、この目標信号を距
離に換算することによって物体までの距離を求める。コ
ンピュータ２で求められた距離データは、表示部８に出
力され、表示部８は、物体までの距離を表示する。The reception waveform memory unit 7 averages the digital signal newly input for each transmission start signal and the digital signal already stored, and stores the averaged signal. However, in the case of the first digital signal, it is stored as it is. The computer 2 detects the target signal after collecting the reception waveform data a certain number of times. This target signal is a signal that indicates the travel time of a pulse signal that travels back and forth from the device to the object, and the computer 2 calculates the distance to the object by converting this target signal into a distance. The distance data obtained by the computer 2 is output to the display unit 8, and the display unit 8 displays the distance to the object.

【０００５】尚、目標信号から距離を求める方法は、以
下の通りである。まず、受信波形メモリ部７のアドレス
は基準クロックに対応して１アドレス当たり「１／基準
クロック周波数」の時間に相当する。これを用いて、受
信波形メモリ部７のデータが設定閾値を越えたデータを
目標信号とし、この目標信号を検出したアドレス（ｎ）
から目標信号までのパルス信号走行時間（Ｔ）を、 Ｔ＝ｎ／基準クロック周波数 とコンピュータ２で演算しパルス信号走行時間とパルス
信号の速度から装置外部の物体までの距離を演算する。The method of obtaining the distance from the target signal is as follows. First, the address of the reception waveform memory unit 7 corresponds to the time of "1 / reference clock frequency" per address corresponding to the reference clock. By using this, the data whose data in the reception waveform memory unit 7 exceeds the set threshold value is set as the target signal, and the address (n) at which this target signal is detected.
From the pulse signal transit time (T) to the target signal, T = n / reference clock frequency is calculated by the computer 2, and the distance to the object outside the apparatus is calculated from the pulse signal transit time and the speed of the pulse signal.

【０００６】[0006]

【発明が解決しようとする課題】上述した従来の距離測
定装置は、Ａ／Ｄ変換器を使用している。即ち、この従
来の装置は、受信パルス信号の振幅を、パルス信号の走
行時間順に、多値（例えば０〜２５５〔８ビット〕）の
デジタル値に変換していた。このサンプリング方式の距
離測定装置は、反射パルス信号のＳ／Ｎが良くない状態
でも目標物からの反射パルス信号を分別することができ
るものの、距離測定精度がサンプリング周波数（基準ク
ロック周波数）で決まる。つまり、この種の装置は、距
離測定精度を確保するために、Ａ／Ｄ変換器の変換時間
を早くして、サンプリング回数を多くする必要がある。
但し、高速のＡ／Ｄ変換器は高価なため、従来の装置
は、距離測定精度が確保できない、あるいは、距離測定
装置が高価なものになるという欠点があった。The conventional distance measuring device described above uses an A / D converter. That is, this conventional device converts the amplitude of the received pulse signal into a multi-value (for example, 0 to 255 [8 bits]) digital value in the order of the running time of the pulse signal. Although this sampling type distance measuring device can separate the reflected pulse signal from the target even when the S / N of the reflected pulse signal is not good, the distance measuring accuracy is determined by the sampling frequency (reference clock frequency). That is, in this type of device, in order to ensure the accuracy of distance measurement, it is necessary to shorten the conversion time of the A / D converter and increase the number of times of sampling.
However, since the high-speed A / D converter is expensive, the conventional device has a drawback that the distance measuring accuracy cannot be secured or the distance measuring device becomes expensive.

【０００７】本発明の目的は、受信パルス信号のＳ／Ｎ
が良くない状態でも目標物からの反射パルス信号を弁別
可能なサンプリング方式の距離測定方法を生かしなが
ら、距離測定精度を確保しつつ、安価な距離測定装置を
提供することである。An object of the present invention is to receive the S / N of the received pulse signal.
An object of the present invention is to provide an inexpensive distance measuring device while ensuring the distance measuring accuracy while making use of the sampling type distance measuring method capable of discriminating the reflected pulse signal from the target even in a bad condition.

【０００８】[0008]

【課題を解決するための手段】上記目的のため、本発明
は、パルス信号を送信し物体からの反射パルス信号を受
信し、その受信パルス信号をデジタル信号に変換して記
憶し、そのデジタル信号の中で所定の値を越えるデジタ
ル信号に基づいて目標物を認識し、その目標物までの前
記パルス信号の走行時間から前記目標物までの距離を演
算し距離データを出力する距離測定装置において、前記
パルス信号の送信開始と、サンプリングの開始とを制御
するタイミング制御手段（１２）と、前記タイミング制
御手段に基づき、前記パルス信号を送信する送信手段
（１３）と、前記送信されたパルス信号が物体に当たり
反射したパルス信号を受信する受信手段（１４）と、前
記受信パルス信号をハイレベルとローレベルの二値に変
換するレベル変換手段（１６）と、前記タイミング制御
手段のサンプリングの開始に基づき、パルス信号の走行
時間順に、前記レベル変換手段で二値化した受信パルス
信号を一時記憶する記憶手段（１７）と、前記パルス信
号の送信毎に、前記記憶手段に一時記憶された二値化受
信パルス信号を、前記パルス走行時間が同じものどうし
を積算するデータ積算手段（１７）と、前記積算された
二値化受信パルス信号の結果から演算処理して距離を演
算する処理手段（１０）とを設けたものである。To achieve the above object, the present invention is directed to transmitting a pulse signal, receiving a reflected pulse signal from an object, converting the received pulse signal into a digital signal and storing the digital signal. In the distance measuring device for recognizing the target object based on a digital signal exceeding a predetermined value, calculating the distance to the target object from the traveling time of the pulse signal to the target object, and outputting the distance data, The timing control means (12) for controlling the start of transmission of the pulse signal and the start of sampling, the transmission means (13) for transmitting the pulse signal based on the timing control means, and the transmitted pulse signal are Receiving means (14) for receiving a pulse signal reflected by an object and a level converting means for converting the received pulse signal into a binary value of a high level and a low level. (16) and a storage means (17) for temporarily storing the received pulse signal binarized by the level conversion means in the order of running time of the pulse signal based on the start of sampling by the timing control means, and the pulse signal. Data integration means (17) for integrating the binarized reception pulse signals temporarily stored in the storage means for each transmission with the same pulse transit times, and the integrated binarization reception pulse signal A processing means (10) for calculating the distance by calculating the result is provided.

【０００９】尚、レベル変換手段（１６）は、基準とな
る所定値と前記受信手段からの受信パルス信号とを比較
して前記ハイレベルとローレベルの二値に変換するコン
パレータであることが好ましい。尚、データ積算手段
（１７）は、少なくとも３回以上前記二値化受信パルス
信号を積算することが好ましく、より好ましくは、大体
１５回の二値化受信パルス信号の積算することがよい。The level converting means (16) is preferably a comparator which compares a predetermined value serving as a reference with a received pulse signal from the receiving means and converts the binary value into the high level and the low level. . The data integrating means (17) preferably integrates the binarized reception pulse signal at least three times or more, more preferably approximately 15 times.

【００１０】尚、記憶手段（１７）は、測定範囲に相当
する複数の記憶素子（２０）を有し、積算手段（１７）
は、前記複数の記憶素子と同数のカウンタ回路（２１）
を有し、各々の記憶素子に対応する各々のカウンタ回路
（２１）は、前記パルス信号の送信毎に、対応する記憶
素子が一時記憶する二値化受信パルス信号に基づいてカ
ウントすることが好ましい。The storage means (17) has a plurality of storage elements (20) corresponding to the measuring range, and the accumulating means (17).
Is the same number of counter circuits (21) as the plurality of storage elements.
Each counter circuit (21) corresponding to each storage element preferably counts each time the pulse signal is transmitted, based on the binarized reception pulse signal temporarily stored in the corresponding storage element. .

【００１１】また、タイミング制御手段（１２）は、さ
らに、パルス信号の送信毎に、カウンタクロック（１１
０）を出力し、記憶手段（１７）は、入力された信号を
一時記憶すると共に、前回入力され記憶した受信パルス
信号を出力するｎ個の記憶素子（２０）を直列接続して
構成され、積算手段（１７）の各々のカウンタ回路（２
１）は、前記カウンタクロック（１１０）が出力された
時に、前記ｎ個の記憶素子の各々の二値化受信パルス信
号に基づいてカウントすることが好ましい。Further, the timing control means (12) further includes a counter clock (11) every time the pulse signal is transmitted.
0), and the storage means (17) is configured to temporarily store the input signal and to serially connect n storage elements (20) that output the reception pulse signal input and stored last time, Each counter circuit (2 of the integrating means (17)
It is preferable that 1) counts based on the binarized reception pulse signal of each of the n storage elements when the counter clock (110) is output.

【００１２】さらに、タイミング制御手段（１２）は、
サンプリングクロック（１０４）を出力するとともに、
サンプリングクロックのパルス数をカウントし、所定数
のサンプリングクロックをカウントした時、前記サンプ
リングクロックの出力を停止し、前記カウンタクロック
（１１０）を出力することが好ましい。Further, the timing control means (12) is
While outputting the sampling clock (104),
It is preferable that the number of pulses of the sampling clock is counted, and when the predetermined number of sampling clocks are counted, the output of the sampling clock is stopped and the counter clock (110) is output.

【００１３】[0013]

【作用】本発明によれば、レベル変換手段（１６）によ
り、受信パルス信号を二値化する。したがって、多値の
Ａ／Ｄ変換器に比べて、短い時間で二値化受信パルス信
号を得られる。また、記憶手段（１７）は、サンプリン
グクロック毎に、この二値化受信パルス信号が時系列的
に一時記憶し、さらに、データ積算手段（１７）は、こ
の時系列的に一時記憶している二値化パルス信号を、前
記パルス信号の送信毎に、前記パルス走行時間が同じパ
ルス信号を積算する。即ち、記憶手段（１７）は、サン
プリングクロック（１０４）の周期毎に前記レベル変換
手段（１６）からの二値化受信パルス信号を記憶し、デ
ータ積算手段（１７）は、パルス信号の走行時間順に記
憶された二値化受信パルス信号を、パルス信号の送信毎
に、送信毎の同じ走行時間の二値化受信パルス信号どう
しを積算している。According to the present invention, the received pulse signal is binarized by the level converting means (16). Therefore, a binarized reception pulse signal can be obtained in a shorter time than a multi-valued A / D converter. The storage means (17) temporarily stores the binarized reception pulse signal in time series for each sampling clock, and the data integration means (17) temporarily stores this in time series. With respect to the binarized pulse signal, the pulse signals having the same pulse transit times are integrated every time the pulse signal is transmitted. That is, the storage means (17) stores the binarized reception pulse signal from the level conversion means (16) for each cycle of the sampling clock (104), and the data integration means (17) stores the running time of the pulse signal. The binarized reception pulse signals stored in sequence are integrated every time the pulse signals are transmitted, the binarized reception pulse signals having the same running time for each transmission.

【００１４】このようにして積算される積算信号は、パ
ルス信号が受信される時とそれ以外の時とで異なる値と
なる。即ち、反射されたパルス信号が検出される時は、
毎回積算されるので、この場合の積算信号のレベルは高
く、パルス信号が検出されない時例えば、物体がない
時、ランダムに発生するノイズの部分が積算されるの
で、前記パルス信号部分に比べて積算される回数が極端
に減り、この場合の積算信号のレベルは低い。このよう
に積算信号は、物体までの位置を検出するのに十分使用
できる信号である。The integrated signal thus integrated has different values when the pulse signal is received and at other times. That is, when the reflected pulse signal is detected,
Since it is integrated every time, the level of the integrated signal in this case is high, and when the pulse signal is not detected, for example, when there is no object, the noise part that is randomly generated is integrated. The number of times the signal is processed is extremely reduced, and the level of the integrated signal in this case is low. As described above, the integrated signal is a signal that can be sufficiently used to detect the position up to the object.

【００１５】尚、レベル変換手段をコンパレータで構成
すると、コンパレータは、他のレベル変換手段、例え
ば、従来から使用されるＡ／Ｄ変換器と比べても、入力
信号を二値の信号に変換するには十分な素子であり、Ａ
／Ｄ変換器等の他のレベル変換手段と比べても比較的安
価で入手でき、しかも比較的高い周波数で駆動させるこ
とができる。When the level converting means is composed of a comparator, the comparator converts the input signal into a binary signal even when compared with other level converting means, for example, an A / D converter conventionally used. Is a sufficient element for
Compared to other level conversion means such as a / D converter, it can be obtained at a relatively low cost and can be driven at a relatively high frequency.

【００１６】尚、データ積算手段（１７）で行う積算回
数は、二値化受信パルス信号とノイズの発生確率の違い
を考慮して、ノイズと信号とを区別するために少なくと
も３回以上行うことが好ましく、さらに、ランダムに発
生するノイズを完全に除くとともに、距離を求めるまで
の総時間を適当な時間内にするため１５回程度であるこ
とがより好ましい。Incidentally, the number of times of integration by the data integrating means (17) is at least three times or more in order to distinguish between noise and signal in consideration of the difference in occurrence probability between the binarized reception pulse signal and noise. Further, it is more preferable that the number of times is about 15 times in order to completely eliminate randomly generated noise and keep the total time for obtaining the distance within an appropriate time.

【００１７】また、複数の記憶素子（２０）と、この複
数の記憶素子と同数のカウンタ回路（２１）とを用い、
各々の記憶素子に対応する各々のカウンタ回路（２１）
は、前記パルス信号の送信毎に、対応する記憶素子（２
０）が一時記憶する二値化受信パルス信号に基づいてカ
ウントすることにより、二値化受信パルス信号、即ち距
離情報を含む測定データを容易に一時記憶でき、しか
も、二値のデータであることから、この二値化受信パル
ス信号をカウンタ回路の制御信号として使用すること
で、二値化受信パルス信号を容易に積算する。Further, a plurality of storage elements (20) and the same number of counter circuits (21) as the plurality of storage elements are used,
Each counter circuit (21) corresponding to each storage element
Each time the pulse signal is transmitted, the corresponding storage element (2
(0) is capable of easily temporarily storing the binarized reception pulse signal, that is, the measurement data including the distance information by counting based on the binarized reception pulse signal temporarily stored in (0) Therefore, by using this binarized reception pulse signal as the control signal of the counter circuit, the binarized reception pulse signal is easily integrated.

【００１８】また、タイミング制御手段（１２）が前記
パルス信号の送信毎にカウンタクロック（１１０）を出
力し、積算手段（１７）の各々のカウンタ回路（２１）
が、カウンタクロック（１１０）に基づいて、積算手段
（１７）の対応する各々の記憶素子（２０）からの二値
化受信パルス信号をカウントすることによって、記憶手
段（１７）やデータ積算手段（１７）は、パルス信号の
送信毎に測距範囲に相当する時間を認識する必要がな
く、単純にカウンタクロック（１１０）に基づくタイミ
ングで、二値化受信パルス信号を一時記憶、積算する。Further, the timing control means (12) outputs a counter clock (110) each time the pulse signal is transmitted, and each counter circuit (21) of the integrating means (17).
However, by counting the binarized reception pulse signals from the corresponding storage elements (20) of the accumulating means (17) based on the counter clock (110), the storing means (17) and the data accumulating means ( In 17), it is not necessary to recognize the time corresponding to the distance measurement range every time the pulse signal is transmitted, and the binarized reception pulse signal is temporarily stored and integrated simply at the timing based on the counter clock (110).

【００１９】また、タイミング制御手段（１２）は、所
定数のサンプリングクロック（１０４）をカウントした
時、前記サンプリングクロックの出力を停止し、前記カ
ウンタクロック（１１０）を出力することによって、記
憶手段（１７）は、サンプリングの開始と終了とを単純
にサンプリングクロックによって制御され、データ積算
手段（１７）は、カウンタクロック（１１０）のタイミ
ングで、対応する記憶素子（２０）からの二値化受信パ
ルス信号に基づいてカウントする。即ち、タイミング制
御手段（１２）は、二値化受信パルス信号の一時記憶の
タイミングをサンプリングクロック（１０４）に基づい
て制御するとともに、パルス信号の送信毎の積算のタイ
ミングをカンウタクロック（１１０）に基づいて制御す
る。したがって、記憶手段（１７）及びデータ積算手段
（１７）は距離測定範囲に相当する時間を認識する必要
がなく、また、記憶手段（１７）は、パルス信号の送信
毎に、パルス走行時間が同じ、二値化受信パルス信号を
一時記憶し、また、データ蓄積手段（１７）も、パルス
信号の送信毎に、パルス走行時間が同じ、二値化受信パ
ルス信号を積算する。Further, the timing control means (12) stops the output of the sampling clock and outputs the counter clock (110) when the predetermined number of sampling clocks (104) are counted, whereby the storage means ( In (17), the start and end of sampling are simply controlled by a sampling clock, and the data integrating means (17) receives the binarized reception pulse from the corresponding storage element (20) at the timing of the counter clock (110). Count based on the signal. That is, the timing control means (12) controls the temporary storage timing of the binarized reception pulse signal based on the sampling clock (104) and the integration timing of each pulse signal transmission at the counter clock (110). Control based on. Therefore, the storage means (17) and the data integration means (17) do not need to recognize the time corresponding to the distance measurement range, and the storage means (17) has the same pulse transit time each time the pulse signal is transmitted. The binarized reception pulse signal is temporarily stored, and the data accumulating means (17) also integrates the binarization reception pulse signal having the same pulse transit time every transmission of the pulse signal.

【００２０】[0020]

【実施例】本発明の実施例の距離測定装置の構成を図１
を用いて説明する。図１において、コンピュータ１０
は、この距離測定装置の制御部でＣＰＵ、ＲＯＭ、ＲＡ
Ｍ及び入出力ポートで構成されている。基準クロック発
生器１１は、パルス走行時間を計測する時間基準となる
クロックパルス１００を発生する。即ち本発明のクロッ
クパルス発生手段であり、周波数安定度の高い水晶発振
器で構成されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows the configuration of a distance measuring device according to an embodiment of the present invention.
Will be explained. In FIG. 1, a computer 10
Is a control unit of this distance measuring device, and includes a CPU, a ROM, and a RA.
It is composed of M and input / output ports. The reference clock generator 11 generates a clock pulse 100 that serves as a time reference for measuring the pulse transit time. That is, the clock pulse generating means of the present invention is composed of a crystal oscillator having high frequency stability.

【００２１】タイミング制御部１２は、ゲート回路とカ
ウンタ回路とを有し、ゲート回路はコンピュータ１０か
らの開始信号１０２を受け、送信開始信号１０３、サン
プリングクロック１０４及びカウンタクロック１１０
を、クロックパルス１００に同期して出力する。また、
カウンタ回路は、距離測定範囲に必要なサンプリングク
ロックをカウントする。The timing control unit 12 has a gate circuit and a counter circuit. The gate circuit receives a start signal 102 from the computer 10 and receives a transmission start signal 103, a sampling clock 104 and a counter clock 110.
Are output in synchronization with the clock pulse 100. Also,
The counter circuit counts the sampling clock required for the distance measurement range.

【００２２】送信部１３は、パルス発光レーザダイオー
ドとレーザダイオードドライブ回路で構成され、送信開
始信号１０３に基づいて、光パルス信号を送信する。受
信部１４は、アバランシェフォトダイオード（ＡＰＤ）
からなる光電変換素子、及びトランスインピーダンスア
ンプで構成され、送信された光パルス信号の反射物体か
らのエコー（受信パルス信号１０６）を受信して電気信
号に変換する。The transmitter 13 is composed of a pulsed laser diode and a laser diode drive circuit, and transmits an optical pulse signal based on the transmission start signal 103. The receiving unit 14 is an avalanche photodiode (APD).
It is composed of a photoelectric conversion element and a transimpedance amplifier, and receives the echo (received pulse signal 106) from the reflected object of the transmitted optical pulse signal and converts it into an electric signal.

【００２３】アンプ１５は、ビデオアンプからなる広帯
域アンプで構成され、受信部１４からの電気信号をコン
パレータ１６で必要な電圧レベルに増幅する。コンパレ
ータ１６は、アンプ１５で増幅された受信信号１０８を
ハイレベルとローレベルの二値に変換する。このコンパ
レータ１６は、クロックパルス１００とは非同期で変換
するが、後述するＤ型フリップフロップ回路２０でのデ
ータ取得タイミングと同等またはそれ以上の速度で変換
する高速駆動タイプである。The amplifier 15 is composed of a wide-band amplifier composed of a video amplifier, and the comparator 16 amplifies the electric signal from the receiving section 14 to a required voltage level. The comparator 16 converts the reception signal 108 amplified by the amplifier 15 into a binary signal of high level and low level. The comparator 16 is a high-speed drive type that converts asynchronously with the clock pulse 100, but converts at a speed equal to or higher than the data acquisition timing in the D-type flip-flop circuit 20 described later.

【００２４】図２は、データ積算部１７の詳細を示して
いる。データ積算部１７は、Ｄ型フリップフロップ回路
（以下Ｄ−ＦＦと表記す）２０と、カウンタ回路２１
と、アドレスデコーダ２２と、３ステートバッファ２３
とで構成されている。Ｄ−ＦＦ２０は、この距離測定装
置の測定範囲に相当する時間の間、コンパレータ１６か
らの二値化された受信信号１０９をサンプリングクロッ
ク１０４に同期してパルス信号の走行時間順に一時記憶
する。即ち、前記距離測定装置の測定範囲に相当する時
間の間の二値化された受信信号１０９を一時記憶できる
数だけ設けられている。尚、距離測定装置の測定範囲に
相当する時間とは、距離測定装置で検出しようとする最
大距離を送信パルスが往復するのに必要な時間を意味す
る。カウンタ回路２１は、Ｄ−ＦＦ２０と同じ数だけ、
一対一対応するように設けられ、カウンタクロック１１
０のタイミングで、パルス走行時間が同じ、即ち同じＤ
−ＦＦ２０からの二値化受信パルス信号を積算する。ア
ドレスデコーダ２２と３ステートバッファ２３は、カウ
ンタ回路２１の出力データをコンピュータ１０で読みに
いくために設けられている。即ち、３ステートバッファ
２３の出力制御をアドレスデコーダ２２で制御すること
から、コンピュータ１０側から見た場合、カウンタ回路
出力を読みだし専用メモリと見ることができる。このよ
うなデータ積算部１７は、本発明の記憶手段と、データ
積算手段とに相当する。FIG. 2 shows details of the data integrating section 17. The data integration unit 17 includes a D-type flip-flop circuit (hereinafter referred to as D-FF) 20 and a counter circuit 21.
Address decoder 22 and 3-state buffer 23
It consists of and. The D-FF 20 temporarily stores the binarized reception signal 109 from the comparator 16 in synchronization with the sampling clock 104 during the time corresponding to the measurement range of the distance measuring device in the order of the running time of the pulse signal. That is, the number of binarized reception signals 109 for the time corresponding to the measurement range of the distance measuring device is provided so as to be temporarily stored. The time corresponding to the measurement range of the distance measuring device means the time required for the transmission pulse to reciprocate the maximum distance to be detected by the distance measuring device. The same number of counter circuits 21 as the D-FF 20,
Counter clocks 11 are provided so as to correspond one to one.
At the timing of 0, the pulse transit time is the same, that is, the same D
-Integrate the binarized reception pulse signals from the FF 20. The address decoder 22 and the 3-state buffer 23 are provided for the computer 10 to read the output data of the counter circuit 21. That is, since the output control of the 3-state buffer 23 is controlled by the address decoder 22, the output of the counter circuit can be regarded as a read-only memory when viewed from the computer 10. Such a data integration unit 17 corresponds to the storage means and the data integration means of the present invention.

【００２５】表示部１８は、７セグメントＬＥＤとゲー
ト回路とを備えた表示ドライバで構成され、図１に示す
ように、コンピュータ１０に接続されており、コンピュ
ータ１０からの演算結果を測定値として、表示する。こ
の測定値の求め方は、後述する動作の説明で開示する。
次に、実施例の距離測定装置の動作について説明する。The display section 18 is composed of a display driver having a 7-segment LED and a gate circuit, is connected to the computer 10 as shown in FIG. 1, and the calculation result from the computer 10 is used as a measured value. indicate. How to obtain this measurement value will be disclosed in the description of the operation described later.
Next, the operation of the distance measuring device according to the embodiment will be described.

【００２６】一回の距離測定動作は、複数回のパルス信
号を送信して、複数の距離測定データを取得し、得た複
数のデータを演算処理して、測定値を得て、この測定値
を表示部１８に出力するまでの動作である。本装置は、
この距離測定動作を繰り返し行って、連続して測定値を
表示する。以下、距離測定動作について、詳述する。
尚、１回の測定値を得るまでに送信するパルス信号の数
は、１５とする。In one distance measurement operation, a plurality of pulse signals are transmitted to obtain a plurality of distance measurement data, the obtained plurality of data are arithmetically processed to obtain a measured value, and the measured value is obtained. Is output to the display unit 18. This device
This distance measuring operation is repeated to continuously display measured values. Hereinafter, the distance measuring operation will be described in detail.
Note that the number of pulse signals transmitted until one measurement value is obtained is 15.

【００２７】始めに送信部１３からコンパレータ１６ま
での信号の流れを説明した上で、全体的に説明する。図
１に示すように、まず、送信部１３は、タイミング制御
手段１２からの送信開始信号１０３に応じて、パルス光
１０５を発生させ、発生したパルス光１０５を装置本体
から射出する。射出されたパルス光１０５の内、物体に
よって反射されたパルス光１０６は、受信部１４によっ
て検出される。この受信部１４は、受信したパルス光１
０６を、光電変換し、電気信号１０７に変換する。尚、
本実施例では、後段で処理し易い信号に変換するため、
高周波領域に対応できるＡＰＤで受信パルス光１０６を
光電変換した。First, the flow of signals from the transmitter 13 to the comparator 16 will be explained, and then the whole will be explained. As shown in FIG. 1, first, the transmission unit 13 generates pulsed light 105 in response to the transmission start signal 103 from the timing control unit 12, and emits the generated pulsed light 105 from the apparatus main body. Of the emitted pulsed light 105, the pulsed light 106 reflected by the object is detected by the receiving unit 14. This receiving unit 14 receives the pulsed light 1
06 is photoelectrically converted into an electric signal 107. still,
In this embodiment, since the signal is converted into a signal that can be easily processed in the subsequent stage,
The received pulsed light 106 was photoelectrically converted by an APD that can handle high frequency regions.

【００２８】この電気信号１０７は、アンプ１５で増幅
され、増幅した電気信号１０８をコンパレータ１６に出
力する。尚、本実施例では、アンプ１５の周波数特性
を、ノイズレベルの中心に対して対象に信号がでるよう
に、ハイパスフィルタにしている。適正レベルに増幅さ
れた受信パルス信号１０８は、コンパレータ１６に入力
される。コンパレータ１６は、適正レベルに増幅された
受信パルス信号１０８をノイズレベルの中心値（受信パ
ルス信号が入力されていない状態のレベル）をリファレ
ンスレベルとして、適正レベルに増幅された受信パルス
信号１０８が大きい場合にハイレベルとし，小さい場合
にローレベルとして、二値信号（デジタル信号）１０９
にする。尚、本実施例では、アンプ部１７にハイパスフ
ィルタが設けられているため、ランダムに発生するノイ
ズは±ぼぼ等しい発生率だと仮定すると、リファレンス
レベルは０〔Ｖ〕になる。また、測距精度を上げるため
に、本実施例では、高速動作可能なコンパレータ、サン
プリングクロック１０４の周期より短い周期で動作する
タイプのものを使用している。変換した二値化パルス信
号１０９は、データ積算部１７に出力される。The electric signal 107 is amplified by the amplifier 15, and the amplified electric signal 108 is output to the comparator 16. In this embodiment, the frequency characteristic of the amplifier 15 is a high-pass filter so that the signal can be output to the center of the noise level. The received pulse signal 108 amplified to an appropriate level is input to the comparator 16. The comparator 16 uses the received pulse signal 108 amplified to an appropriate level as a reference level with the center value of the noise level (the level in the state where no received pulse signal is input) as the reference level, and the received pulse signal 108 amplified to an appropriate level is large. The binary signal (digital signal) 109 is set to the high level when
To In the present embodiment, since the amplifier unit 17 is provided with the high-pass filter, assuming that the randomly generated noises have an equal occurrence rate of ±, the reference level becomes 0 [V]. Further, in order to improve the accuracy of distance measurement, in this embodiment, a comparator that can operate at high speed and a type that operates in a cycle shorter than the cycle of the sampling clock 104 are used. The converted binarized pulse signal 109 is output to the data integration unit 17.

【００２９】次に、全体の手順について説明する。図１
に示すように、コンピュータ１０は、距離測定を開始す
る時、まず、データ積算部１７に、リセット信号１０１
を出力する。データ積算部１７は、図２に示すように、
このリセット信号１０１を各カウンタ２１のＳＥＴ端子
に入力させ、各カウンタ２１のデータをリセットする。Next, the overall procedure will be described. FIG.
As shown in, when starting the distance measurement, the computer 10 first causes the data integration unit 17 to reset the signal 101
Is output. As shown in FIG. 2, the data integration unit 17
The reset signal 101 is input to the SET terminal of each counter 21 to reset the data of each counter 21.

【００３０】次に、コンピュータ１０は、図１に示すよ
うに、タイミング制御部１２に開始信号１０２を出力す
る。タイミング制御部１２は、開始信号１０２を受けて
基準クロック発生部１１からのクロックパルス１００に
同期して、送信部１３へ送信開始信号１０３を出力する
とともに、データ積算部１７に、サンプリングクロック
１０４を出力する。Next, the computer 10 outputs a start signal 102 to the timing controller 12 as shown in FIG. The timing control unit 12 receives the start signal 102, outputs the transmission start signal 103 to the transmission unit 13 in synchronization with the clock pulse 100 from the reference clock generation unit 11, and outputs the sampling clock 104 to the data integration unit 17. Output.

【００３１】送信部１３は、この送信開始信号１０３に
基づいて、所定の送信パルス光１０５を発生させ、出力
する。また、データ積算部１７は、図２に示すように、
サンプリングクロック１０４に基づいて、各Ｄ−ＦＦ２
０のＤ端子に入力する信号を一時記憶するとともに、今
まで記憶していたデータをＱ端子から出力する。したが
って、一番始目のＤ−ＦＦ２０は、コンパレータ１６か
ら出力データを記憶しつつ、前回記憶したデータを出力
する。２番目のＤ−ＦＦ２０は、この一番始目のＤ−Ｆ
Ｆ２０が、前回記憶したデータを記憶するとともに、自
身が前回記憶したデータを出力する。しかして、ｎ番目
のＤ−ＦＦ２０は、ｎ−１番目のＤ−ＦＦ２０の出力デ
ータを一時記憶する。これを時系列的に見ると、データ
積算部１７は、Ｄ−ＦＦ２０のＤ端子にレベル変換され
た受信パルス信号１０９とクロック端子にタイミング制
御部１２からのサンプリング信号とを受け、レベル変換
された受信パルス信号１０９を送信開始からの走行時間
順に一時記憶していることになる。この時のコンパレー
タ１６からの受信パルス信号１０９は、前述したよう
に、物体までの距離に相当する距離測定データを含んで
いる。このようにして、コンパレータ１６の出力データ
を、サンプリングクロック１０４の周波数に同期して、
サンプリングする。尚、データ積算部１７は、サンプリ
ングクロック１０４の入力とともにサンプリングを開始
する。即ち、サンプリングクロック１０４は本発明のサ
ンプリング開始信号である。The transmitter 13 generates and outputs a predetermined transmission pulse light 105 based on the transmission start signal 103. In addition, the data integration unit 17, as shown in FIG.
Based on the sampling clock 104, each D-FF2
The signal input to the D terminal of 0 is temporarily stored, and the data stored so far is output from the Q terminal. Therefore, the first D-FF 20 stores the output data from the comparator 16 and outputs the previously stored data. The second D-FF 20 is the first D-F
The F20 stores the previously stored data and outputs the previously stored data. Then, the nth D-FF 20 temporarily stores the output data of the n-1th D-FF 20. When this is viewed in time series, the data integrating unit 17 receives the level-converted received pulse signal 109 at the D terminal of the D-FF 20 and the sampling signal from the timing control unit 12 at the clock terminal, and performs level conversion. This means that the received pulse signal 109 is temporarily stored in the order of running time from the start of transmission. The reception pulse signal 109 from the comparator 16 at this time includes the distance measurement data corresponding to the distance to the object, as described above. In this way, the output data of the comparator 16 is synchronized with the frequency of the sampling clock 104,
To sample. The data integration unit 17 starts sampling when the sampling clock 104 is input. That is, the sampling clock 104 is the sampling start signal of the present invention.

【００３２】タイミング制御部１２は、カウンタ回路
（図示せず）を内蔵しており、前述の信号１０３，１０
４を出力すると、このカウンタ回路は、サンプリングク
ロック１０４をカウントすることによって、距離測定範
囲に相当する時間を計時する。即ち、距離測定範囲に相
当するパルス走行時間Ｔと距離測定分解能に相当するサ
ンプリング時間δｔに関して〔Ｔ／δｔ〕カウントす
る。タイミング制御部１２は、このカウンタ回路の計時
が終了すると、サンプリングクロック１０４の出力を停
止すると共に、データ積算部１７にカウンタクロック１
１０を出力する。したがって、データ積算部１７は、サ
ンプリングクロック１０４の停止により、Ｄ−ＦＦ２０
によるサンプリングを終了し、距離測定範囲に相当する
受信パルス波形データ１０９を取り込み終えたことにな
る。また、データ積算部１７は、カウンタクロック１１
０が各カウンタ２１のクロックに入力されると、各カウ
ンタ２１に対応するＤ−ＦＦ２０のＱ端子のデータを入
力し、このＱ端子のデータが、ハイレベルの時、カウン
トアップし、ローレベルの時、カウントダウンする。こ
れによって、１回の距離測定データを積算する。The timing control unit 12 has a counter circuit (not shown) built therein, and the above-mentioned signals 103, 10 are provided.
When 4 is output, this counter circuit counts the sampling clock 104 to measure the time corresponding to the distance measurement range. That is, [T / δt] is counted with respect to the pulse transit time T corresponding to the distance measurement range and the sampling time δt corresponding to the distance measurement resolution. When the timing of this counter circuit is completed, the timing control unit 12 stops the output of the sampling clock 104 and causes the data integrating unit 17 to output the counter clock 1
10 is output. Therefore, the data integration unit 17 stops the D-FF 20 by stopping the sampling clock 104.
It means that the sampling by is finished and the reception pulse waveform data 109 corresponding to the distance measurement range has been taken in. Further, the data integration unit 17 uses the counter clock 11
When 0 is input to the clock of each counter 21, the data of the Q terminal of the D-FF 20 corresponding to each counter 21 is input. When the data of this Q terminal is at high level, it counts up and becomes low level. Count down. Thereby, the distance measurement data for one time is integrated.

【００３３】一回の距離測定動作では、この距離測定テ
ータの積算までの手順を１５回繰り返し行う。即ち、一
回の距離測定動作は、開始信号１０２毎に、距離測定デ
ータの積算を１５回繰り返し行うことによりなされる。
この結果、各カウンタ２１に積算されたデータは、受信
パルス信号が大きい位置ではカウンタ値が大きくなり
（最大値は測距開始信号の繰り返し回数）、受信パルス
信号小さい位置ではカウント値が小さく（最小値は、−
測距開始信号の繰り返し回数）なる。また、受信パルス
信号が無い位置では、ランダムに発生するノイズによ
り，パルス走行時間が同じ位置でもＤ−ＦＦの出力がハ
イレベルとローレベルに略同じ回数変化するため、カウ
ント値に変化が生じない（カウント値は０付近）。この
結果、二値化された受信パルス信号１０９は積算され、
平均化処理をした結果と同じことになる。In one distance measuring operation, the procedure up to the integration of the distance measuring data is repeated 15 times. That is, one distance measurement operation is performed by repeating the integration of the distance measurement data 15 times for each start signal 102.
As a result, the data accumulated in each counter 21 has a large counter value at the position where the received pulse signal is large (the maximum value is the number of times the distance measurement start signal is repeated), and a small count value at the position where the received pulse signal is small (minimum). The value is −
The number of repetitions of the distance measurement start signal). Further, at the position where there is no received pulse signal, the output of the D-FF changes to the high level and the low level about the same number of times due to the noise randomly generated, even at the position where the pulse transit time is the same, so that the count value does not change. (The count value is near 0). As a result, the binarized received pulse signals 109 are integrated,
It is the same as the result of averaging processing.

【００３４】積算された受信パルス信号は、各カウンタ
回路２１に記憶されている。コンピュータ１０は、規定
回数（１５回）測距開始信号を出力して、受信信号波形
データの積算が終了した時点で、アドレス信号１１１を
設定し、順に各カウンタ回路２１のカウントデータをデ
ータ信号１１２として読む。コンピュータ１０は、アド
レス信号１１１により、データ積算部１７のアドレスデ
コーダ２２を動作させ、カウンタ回路２１を選択する。
アドレスデコーダ２３の出力は、Ｑ１からＱｎまでのｎ
個の出力があり、各々の出力でカウンタ回路２１の出力
に接続された３ステートバーファ２３の出力を選択す
る。The integrated received pulse signal is stored in each counter circuit 21. The computer 10 outputs the distance measurement start signal a prescribed number of times (15 times), sets the address signal 111 at the time when the integration of the received signal waveform data is completed, and sequentially sets the count data of each counter circuit 21 to the data signal 112. Read as. The computer 10 operates the address decoder 22 of the data integrating unit 17 by the address signal 111 to select the counter circuit 21.
The output of the address decoder 23 is n from Q1 to Qn.
There are three outputs, and each output selects the output of the 3-state buffer 23 connected to the output of the counter circuit 21.

【００３５】アドレスデコーダ出力のＱｍ（１≦ｍ≦
ｎ）は、送信開始信号１０３の出力からのｍ番目のパル
ス走行時間となり、パルス走行時間＝（ｍ−１）×（ク
ロックパルス１００の周期）となる。コンピュータ１０
は、アドレス信号１１１でアドレスデコーダ出力を認識
できるため、データ信号１１２とパルス走行時間（アド
レス信号１１１）を対応することができ、データ信号１
１１が規定値を超えるデータのパルス走行時間から目標
物までの距離を演算し、距離データ１１３を表示部１８
へ出力する。表示部１８は距離データ１１３を測定値と
して表示する。以上の動作により、１回の測距動作を終
了する。Address decoder output Qm (1≤m≤
n) is the m-th pulse transit time from the output of the transmission start signal 103, and pulse transit time = (m−1) × (cycle of clock pulse 100). Computer 10
Can recognize the output of the address decoder with the address signal 111, so that the data signal 112 can correspond to the pulse transit time (address signal 111).
11 calculates the distance to the target object from the pulse transit time of the data exceeding the specified value, and displays the distance data 113 on the display unit 18.
Output to. The display unit 18 displays the distance data 113 as a measurement value. With the above operation, one distance measuring operation is completed.

【００３６】尚、本実施例では、サンプリングクロック
１０４を出力するタイミング制御部１２のカウンタ回路
を含むゲート回路と、データ積算部１７のＤ−ＦＦ２０
とを高速コンパレータの動作速度に対応可能なＥＣＬで
構成した。が、変形例として、サンプリングクロック１
０４の位相をずらせた複数のサンプリングクロックを用
いて、複数のデータ積算部１７（図２のブロックに相当
する構成をさらに増やす）を並列して接続して、各デー
タ積算部に位相の異なるサンプリングクロックを入力す
ることで、Ｃ−ＭＯＳ等の汎用ＩＣで構成することがで
きる。In the present embodiment, the gate circuit including the counter circuit of the timing control unit 12 which outputs the sampling clock 104, and the D-FF 20 of the data integration unit 17.
And are composed of ECL which can correspond to the operating speed of the high speed comparator. However, as a modification, the sampling clock 1
Using a plurality of 04-shifted sampling clocks, a plurality of data integrators 17 (further increasing the configuration corresponding to the blocks in FIG. 2) are connected in parallel, and sampling with different phases is performed on each data integrator. By inputting a clock, it can be configured by a general-purpose IC such as C-MOS.

【００３７】また、実施例では、送信開始信号１０３と
サンプリングクロック（サンプリング開始信号）１０４
とを同時に出力するとしたが、本発明は、始めにサンプ
リングクロックの出力を開始し、その後に、送信開始信
号１０３を出力するようになしてもよい。尚、この場
合、測定範囲を確保するため、サンプリングクロックか
ら送信開始信号までの時間差分のＤ−ＦＦ２０とカウン
タ回路２１とを追加する必要がある。Further, in the embodiment, the transmission start signal 103 and the sampling clock (sampling start signal) 104
Although it is assumed that and are output at the same time, the present invention may start outputting the sampling clock first and then output the transmission start signal 103. In this case, in order to secure the measurement range, it is necessary to add the D-FF 20 and the counter circuit 21 of the time difference from the sampling clock to the transmission start signal.

【００３８】また、アンプ１５は、その周波数特性をハ
イパスフィルタとしたが、この周波数特性は、フラット
アンプにすることも可能である。この場合、ハイパスフ
ィルタの場合と比べて、背景光（太陽光などの外部から
の光）の影響による受信パルス信号のレベルシフト分を
オフセットする回路を設けるか、そのレベルシフト分
を、コンパレータ１６のしきい値を補正する必要があ
る。Further, although the amplifier 15 has a high-pass filter in its frequency characteristic, the frequency characteristic may be a flat amplifier. In this case, as compared with the case of the high-pass filter, a circuit for offsetting the level shift of the received pulse signal due to the influence of background light (light from the outside such as sunlight) is provided, or the level shift is compared with that of the comparator 16. The threshold needs to be corrected.

【００３９】また、実施例のカウンタ回路２１は、アッ
プダウンカウンタで構成したが、通常のカウンタ回路で
もよい。この場合、Ｄ−ＦＦ２０のＱ出力がハイレベル
の場合、カウンタクロック１１０でカウントし、Ｄ−Ｆ
Ｆ２０のＱ出力がローレベルの場合、カウンタクロック
１１０にゲートをかけてカウントしないようにする。こ
れによって、この場合のカウンタの積算結果は、測距開
始信号１０２毎に繰り返すことによって、受信パルス信
号が大きい位置ではカウンタ値が大きくなり（最大値
は、測距開始信号の繰り返し回数）、受信パルス信号が
小さい位置ではカウントしないためにカウント値は変化
しない（最小値は０）。また、受信パルス信号が無い位
置では、ノイズにより、パルス走行時間が同じ位置でも
Ｄ−ＦＦの出力がハイレベルとローレベルに変化するた
め、ノイズの分布により約半分がカウントされる（中心
値は測距開始信号の繰り返し回数の１／２）。よって、
ノイズと受信パルス信号とを十分に識別することができ
る。Further, although the counter circuit 21 of the embodiment is constituted by the up / down counter, it may be a normal counter circuit. In this case, when the Q output of the D-FF 20 is at a high level, the counter clock 110 counts and the D-F
When the Q output of F20 is at low level, the counter clock 110 is gated so as not to count. As a result, the counter integration result in this case is repeated for each distance measurement start signal 102, so that the counter value becomes large at the position where the received pulse signal is large (the maximum value is the number of times the distance measurement start signal is repeated), Since the pulse signal is not counted at a small position, the count value does not change (minimum value is 0). Further, at a position where there is no received pulse signal, the output of the D-FF changes to a high level and a low level due to noise due to noise, so about half is counted due to the noise distribution (center value is 1/2 of the number of repetitions of the ranging start signal). Therefore,
The noise and the received pulse signal can be sufficiently discriminated.

【００４０】本実施例で、コンパレータ１６は非同期タ
イプを用いたが、コンパレータの前段にサンプルホール
ド回路を挿入し、クロックに同期させることもできる。
この場合、信号変化が速い場合や、コンパレータの動作
が遅い（例えば、データ取得タイミングに対して十分に
速いと言えない）場合に特に有効である。また、本実施
例は、積算回数を１５回としたが、ノイズと識別できれ
ばよく、回路構成なとのハードや、測距動作に必要な時
間、測距精度、誤動作確率（発生率）などの要求に応じ
て、３回以上の適当な回数を選択すればよい。In this embodiment, the comparator 16 is an asynchronous type, but it is also possible to insert a sample hold circuit in the preceding stage of the comparator and synchronize it with the clock.
In this case, it is particularly effective when the signal changes rapidly or when the operation of the comparator is slow (for example, it cannot be said that the operation is sufficiently fast with respect to the data acquisition timing). Further, in the present embodiment, the number of times of integration is 15, but it is sufficient if it can be identified as noise, and hardware such as a circuit configuration, time required for distance measurement operation, distance measurement accuracy, malfunction probability (occurrence rate), etc. An appropriate number of times of three or more may be selected according to the request.

【００４１】[0041]

【発明の効果】以上のように、この発明によれば、レベ
ル変換手段で二値の信号（二値化受信パルス信号）に変
換するとともに、記憶手段及びデータ積算手段でその変
換信号を積算して、距離測定データを得ているので、レ
ベル変換手段による負担が減り、より高速に処理するこ
とができ、従来の装置と同程度の速度は勿論、それ以上
の速度でも受信信号（二値化受信パルス信号）をサンプ
リング（デジタルデータに変換）し、一時記憶し、積算
することができる。したがって、高精度な距離測定が行
えるサンプリングの特徴を持ったまま、距離測定装置を
安価で作成できる。As described above, according to the present invention, the level converting means converts the binary signal (binarized reception pulse signal), and the storing means and the data integrating means integrate the converted signals. Since the distance measurement data is obtained, the load of the level conversion means is reduced, and the processing can be performed at higher speeds. The received pulse signal) can be sampled (converted into digital data), temporarily stored, and integrated. Therefore, the distance measuring device can be manufactured at low cost while maintaining the sampling feature that enables highly accurate distance measurement.

【００４２】しかも、レベル変換手段により、単純な二
値のデジタル信号に変換するので、ノイズの二値化確率
は５０パーセントとなり、又、信号の二値化確率はレベ
ルにより変化する。又、本発明は、記憶手段及びデータ
積算手段により、二値化受信パルス信号を一時記憶、積
算するので、積算された積算信号は、ノイズと受信パル
ス信号とで値が異なり、このため、信号とノイズとを容
易に弁別できる。Moreover, since the level converting means converts the signal into a simple binary digital signal, the binarization probability of noise becomes 50%, and the binarization probability of the signal changes depending on the level. Further, according to the present invention, since the binarized reception pulse signal is temporarily stored and integrated by the storage means and the data integration means, the integrated integration signal has different values between noise and the reception pulse signal. And noise can be easily distinguished.

【００４３】したがって、レベル変換手段の所定値を適
切に設定することによって、Ｓ／Ｎの低い受信パルス信
号でも、受信パルス信号とノイズとの弁別が容易に行え
る。これにより、長距離（遠距離）からの低レベル反射
信号や反射率の少ない物体からの低レベル反射信号も検
出することができる。さらに、従来ではサンプリング速
度やＳ／Ｎ比の限界から困難であった、測定範囲の延長
も可能である。Therefore, by properly setting the predetermined value of the level converting means, it is possible to easily discriminate the received pulse signal from the noise even if the received pulse signal has a low S / N. This makes it possible to detect a low-level reflection signal from a long distance (long distance) and a low-level reflection signal from an object having a low reflectance. Furthermore, it is possible to extend the measurement range, which was difficult in the past due to the limitations of the sampling speed and the S / N ratio.

【００４４】また、レベル変換手段として、コンパレー
タを用いることにより、同じ駆動周波数であれば安価な
素子を使用でき、装置を安価に構成できる。これは、従
来使用されていたＡ／Ｄ変換器と比較した場合、数分の
一から数十分の一の価格的違いがあり、価格の違いは、
駆動周波数を高いものにするほど顕著である。したがっ
て、同じ価格の装置を構成する場合、駆動周波数を高い
ものにでき、高精度化が可能となる。By using a comparator as the level converting means, an inexpensive element can be used if the driving frequency is the same, and the device can be constructed at low cost. This is because there is a price difference of several tenths to several tenths as compared with the A / D converter which has been used conventionally, and the price difference is
It becomes more remarkable as the driving frequency becomes higher. Therefore, in the case of constructing devices of the same price, the driving frequency can be increased and the accuracy can be improved.

【００４５】また、データ積算手段（１７）で行う積算
回数を少なくとも３回以上にすることによって、受信パ
ルス信号（これは物体の有無にしか左右されないので積
算値は高い）とノイズ（ランダムであり、受信パルス信
号に比べて積算値は低い）とを区別することができる。
尚、信号とノイズとを区別可能といっても、低回数の積
算回数では、ノイズと弁別が難しい場合も考えられるの
で、好ましくは、積算回数は多いほどよい。但し、当然
のことながら、積算回数を増やすということは、パルス
信号の送信回数が増えることであり、処理終了に時間を
要する。処理手段の処理能力や測定範囲等の別の要因に
よって最適な積算回数は前後するが、１５回（１０〜３
０回）程度であることが好ましい。By setting the number of times of integration by the data integration means (17) to be at least 3 or more, the received pulse signal (the integrated value is high because it depends only on the presence or absence of an object) and noise (random). , The integrated value is lower than that of the received pulse signal).
Even if it is possible to distinguish between a signal and noise, it may be difficult to discriminate from noise with a low number of times of integration. Therefore, it is preferable that the number of times of integration is large. However, as a matter of course, increasing the number of times of integration means increasing the number of times of transmitting the pulse signal, and it takes time to complete the process. The optimum number of times of integration varies depending on other factors such as the processing capacity of the processing means and the measurement range, but 15 times (10-3
It is preferably about 0 times.

【００４６】また、複数の記憶素子（２０）と、この複
数の記憶素子と同数のカウンタ回路（２１）とを用い、
各々のカウンタ回路（２１）が、前記パルス信号の送信
毎に、対応する記憶素子（２０）が一時記憶する二値化
受信パルス信号に基づいてカウントして、受信パルス信
号を積算すれば、記憶素子は、レベル変換手段で二値化
されたハイレベルかローレベルか示す信号を一時記憶す
ればよく、また、カンウタ回路も、ハイレベルかローレ
ベルか示す信号によって、カウントすればよいので、極
めて簡単な構成の素子を用いて、記憶手段及びデータ積
算手段を構成することができる。したがって、距離測定
装置を安価に作成できる。Further, a plurality of storage elements (20) and the same number of counter circuits (21) as the plurality of storage elements are used,
When each counter circuit (21) counts each time the pulse signal is transmitted based on the binarized reception pulse signal temporarily stored in the corresponding storage element (20) and accumulates the reception pulse signal, the storage is performed. The element may temporarily store a signal indicating whether it is a high level or a low level binarized by the level converting means, and the counter circuit may count according to the signal indicating a high level or a low level. The storage unit and the data integration unit can be configured by using the element having a simple configuration. Therefore, the distance measuring device can be manufactured at low cost.

【００４７】また、タイミング制御手段（１２）が前記
パルス信号の送信毎にカウンタクロック（１１０）を出
力し、積算手段（１７）の各々のカウンタ回路（２１）
が、カウンタクロック（１１０）に基づいて対応する各
々の記憶素子（２０）からの二値化受信パルス信号をカ
ウントすれば、カウンタ回路（２１）以後は、カウンタ
クロック（１１０）に基づくゆっくりとしたタイミング
で、二値化受信パルス信号を積算する。したがって、カ
ウンタ回路以後は汎用素子で実現することができる。し
たがって、距離測定装置を安価に作成できる。The timing control means (12) outputs a counter clock (110) each time the pulse signal is transmitted, and each counter circuit (21) of the accumulating means (17).
However, if the binarized reception pulse signal from each corresponding storage element (20) is counted based on the counter clock (110), the counter circuit (21) and thereafter will be slowed based on the counter clock (110). The binarized reception pulse signals are integrated at the timing. Therefore, after the counter circuit, it can be realized by a general-purpose element. Therefore, the distance measuring device can be manufactured at low cost.

【図面の簡単な説明】[Brief description of drawings]

【図１】は、本発明による実施例の距離測定装置の構成
を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a distance measuring device according to an embodiment of the present invention.

【図２】は、図１のデータ積算部１７の詳細ブロック図
である。FIG. 2 is a detailed block diagram of the data integration unit 17 of FIG.

【図３】は、従来例の構成を示すブロック図である。FIG. 3 is a block diagram showing a configuration of a conventional example.

【符号の説明】[Explanation of symbols]

１０…コンピュータ １１…基準クロック発生部 １２…タイミング制御部 １６…コンパレータ １７…データ積算部 ２０…Ｄ−ＦＦ ２１…カウンタ ２２…アドレスデコーダ ２３…３ステートバッファ 10 ... Computer 11 ... Reference clock generator 12 ... Timing controller 16 ... Comparator 17 ... Data accumulator 20 ... D-FF 21 ... Counter 22 ... Address decoder 23 ... 3-state buffer

Claims (7)

【特許請求の範囲】[Claims] 【請求項１】パルス信号を送信し物体からの反射パルス
信号を受信し、その受信パルス信号をデジタル信号に変
換して記憶し、そのデジタル信号の中で所定の値を越え
るデジタル信号に基づいて目標物を認識し、その目標物
までの前記パルス信号の走行時間から前記目標物までの
距離を演算し距離データを出力する距離測定装置におい
て、 前記パルス信号の送信開始と、サンプリングの開始とを
制御するタイミング制御手段と、 前記タイミング制御手段に基づき、前記パルス信号を送
信する送信手段と、 前記送信されたパルス信号が物体に当たり反射したパル
ス信号を受信する受信手段と、 前記受信パルス信号をハイレベルとローレベルの二値に
変換するレベル変換手段と、 前記タイミング制御手段のサンプリングの開始に基づ
き、前記パルス信号の走行時間順に、前記レベル変換手
段で二値化した受信パルス信号を一時記憶する記憶手段
と、 前記パルス信号の送信毎に、前記記憶手段に一時記憶さ
れた二値化受信パルス信号を、前記パルス走行時間が同
じものどうしを積算するデータ積算手段と、 前記積算された二値化受信パルス信号の結果から演算処
理して距離を演算する処理手段とを設けたことを特徴と
する距離測定装置。1. A pulse signal is transmitted, a reflected pulse signal from an object is received, the received pulse signal is converted into a digital signal and stored, and based on the digital signal exceeding a predetermined value among the digital signals. In the distance measuring device that recognizes the target object and outputs the distance data by calculating the distance to the target object from the traveling time of the pulse signal to the target object, starting the transmission of the pulse signal and the start of sampling. Timing control means for controlling, transmitting means for transmitting the pulse signal based on the timing control means, receiving means for receiving the pulse signal reflected by the transmitted pulse signal hitting an object, and the received pulse signal being high Level conversion means for converting into binary of level and low level, and based on the start of sampling of the timing control means, A storage unit that temporarily stores the received pulse signal binarized by the level conversion unit in the order of running time of the loose signal; and a binarized reception pulse signal that is temporarily stored in the storage unit each time the pulse signal is transmitted. A distance integrating means for integrating data having the same pulse transit time, and processing means for calculating a distance by performing arithmetic processing from the result of the integrated binarized reception pulse signal. measuring device. 【請求項２】前記レベル変換手段は、基準となる所定値
と、前記受信手段からの受信パルス信号とを比較して、
前記ハイレベルとローレベルの二値化受信パルス信号に
変換するコンパレータであることを特徴とする請求項１
記載の距離測定装置。2. The level converting means compares a predetermined value serving as a reference with a received pulse signal from the receiving means,
2. A comparator for converting the high-level and low-level binarized reception pulse signals.
The described distance measuring device. 【請求項３】前記データ積算手段は、少なくとも３回以
上前記二値化受信パルス信号を積算することを特徴とす
る請求項１又は請求項２に記載の距離測定装置。3. The distance measuring device according to claim 1, wherein the data accumulating means integrates the binarized reception pulse signal at least three times or more. 【請求項４】前記データ積算手段は、大体１５回の二値
化受信パルス信号の積算を行うことを特徴とする請求項
３記載の距離測定装置。4. The distance measuring device according to claim 3, wherein the data integrating means integrates the binarized received pulse signals approximately 15 times. 【請求項５】前記記憶手段は、測定範囲に相当する複数
の記憶素子を有し、 前記積算手段は、前記複数の記憶素子と同数のカウンタ
回路を有し、各々の記憶素子に対応する各々のカウンタ
回路は、前記パルス信号の送信毎に、各々のカウンタ回
路に対応する記憶素子が一時記憶する二値化受信パルス
信号に基づいてカウントすることを特徴とする請求項１
記載の距離測定装置。5. The storage means has a plurality of storage elements corresponding to a measurement range, and the integrating means has the same number of counter circuits as the plurality of storage elements, each corresponding to each storage element. 2. The counter circuit according to claim 1 counts each time the pulse signal is transmitted, based on a binarized reception pulse signal temporarily stored in a storage element corresponding to each counter circuit.
The described distance measuring device. 【請求項６】前記タイミング制御手段は、さらに、前記
パルス信号の送信毎に、カウンタクロックを出力し、 前記記憶手段は、入力された信号を一時記憶するととも
に、前回入力され記憶した受信パルス信号を出力するｎ
個の記憶素子を直列接続して構成され、 前記積算手段各々のカウンタ回路は、前記カウンタクロ
ックが出力された時に、前記ｎ個の記憶素子の各々の二
値化受信パルス信号に基づいてカウントすることを特徴
とする請求項１記載の距離測定装置。6. The timing control means further outputs a counter clock each time the pulse signal is transmitted, and the storage means temporarily stores the input signal and also stores the received pulse signal previously input and stored. To output n
A plurality of storage elements are connected in series, and the counter circuit of each of the accumulating means counts based on the binarized reception pulse signal of each of the n storage elements when the counter clock is output. The distance measuring device according to claim 1, wherein: 【請求項７】前記タイミング制御手段は、サンプリング
クロックを出力するとともに、サンプリングクロックの
パルス数をカウントし、所定数のサンプリングクロック
をカウントした時、前記サンプリングクロックの出力を
停止し、前記カウンタクロックを出力することを特徴と
する請求項６記載の距離測定装置。7. The timing control means outputs a sampling clock, counts the number of pulses of the sampling clock, and when a predetermined number of sampling clocks have been counted, stops the output of the sampling clock and sets the counter clock to the counter clock. The distance measuring device according to claim 6, wherein the distance measuring device outputs the distance.