JPH0821780B2 - Laminated composite ceramic substrate and manufacturing method thereof - Google Patents
Laminated composite ceramic substrate and manufacturing method thereofInfo
- Publication number
- JPH0821780B2 JPH0821780B2 JP1143561A JP14356189A JPH0821780B2 JP H0821780 B2 JPH0821780 B2 JP H0821780B2 JP 1143561 A JP1143561 A JP 1143561A JP 14356189 A JP14356189 A JP 14356189A JP H0821780 B2 JPH0821780 B2 JP H0821780B2
- Authority
- JP
- Japan
- Prior art keywords
- module
- conductor
- ceramic substrate
- dielectric
- composite ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は積層複合セラミック基板に関し、特に受動素
子を含むセラミック基板の積層体に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a laminated composite ceramic substrate, and more particularly to a laminated body of ceramic substrates including passive elements.
（従来の技術） 従来この種の複合セラミック基板は低温燃焼ガラスセ
ラミックのグリーンシートに受動素子（抵抗体、誘電
体、インダクタンス等）を形成し、導体配線層、及び絶
縁層を積層プレス後焼結するタイプのものや高温焼成ア
ルミナセラミックのグリーンシートに受動素子を形成し
導体配線層、絶縁層を積層、プレス後焼結するものがあ
る。(Prior Art) Conventionally, in this type of composite ceramic substrate, passive elements (resistors, dielectrics, inductances, etc.) are formed on a green sheet of low temperature combustion glass ceramic, and a conductor wiring layer and an insulating layer are laminated and sintered after pressing. There is a type of the above-mentioned type or a type in which a passive element is formed on a green sheet of high-temperature-fired alumina ceramic, a conductor wiring layer and an insulating layer are laminated, pressed and then sintered.
高温焼成アルミナセラミック系の積層体は1500℃以上
の高温で焼成しなければならず又配線導体に比較的抵抗
値の高いW,Moなどの高融点金属を使用することや金属の
酸化を防ぐため還元雰囲気が必要であることなど微細配
線の形成や製造コストなどの点で現在は低温焼結ガラス
セラミック系の複合体が多くなっている。The high temperature fired alumina ceramic laminate must be fired at a high temperature of 1500 ° C or higher, and the use of refractory metals such as W and Mo, which have a relatively high resistance value, for wiring conductors and to prevent metal oxidation. At present, low-temperature sintered glass-ceramic-based composites are predominant in terms of formation of fine wiring and manufacturing costs such as the need for a reducing atmosphere.
ここで図面を用いて従来技術を説明する。第２図の絶
縁層15にはAl2O3,SiO2,B2O3,CaCO3,MgO系のセラミック
を使用し、抵抗体５にはCaMoO4とガラスを主体としたも
のを使用している。導体16にはCu材料が使用されてお
り、抵抗体５とともに還元雰囲気で約960℃で焼成され
る。Here, a conventional technique will be described with reference to the drawings. The insulating layer 15 in FIG. 2 is made of Al 2 O 3 , SiO 2 , B 2 O 3 , CaCO 3 and MgO ceramics, and the resistor 5 is mainly made of CaMoO 4 and glass. ing. A Cu material is used for the conductor 16 and is fired at about 960 ° C. in a reducing atmosphere together with the resistor 5.
誘電体を内層に実装した例（低温焼結多層セラミック
配線基板エレクトロニックセラミック誌、1987、５月
号）としては低温焼結ガラスセラミック基板を絶縁体と
し内層に誘電体層と導体を実装したものがある（第３図
参照）。この構成の特徴は抵抗体、導体、誘電体が一回
の焼成で完成することにある。An example of mounting a dielectric on an inner layer (low temperature sintered multilayer ceramic wiring board Electronic Ceramics Magazine, May 1987, May issue) is a low temperature sintered glass ceramic substrate used as an insulator and a dielectric layer and a conductor mounted on the inner layer. Yes (see Figure 3). The feature of this structure is that the resistor, conductor and dielectric are completed by one-time firing.
（発明が解決しようとする課題） しかし従来の技術に於ては積層体を同時に焼結するこ
とを特徴としていることから焼結時の絶縁体、導体抵抗
体、誘電体の熱的挙動に於て反応ガスによるボイドの発
生、膨張率の違いによるデラミネーション、反り、及び
抵抗体の特性不良があり積層体の焼結温度、時間との関
係で銀導体の融点が比較的焼成温度に近いことによる銀
導体のベーパライズ現象や、絶縁体への拡散等の問題が
生じ、導体抵抗の上昇と導体間の絶縁抵抗の劣化が起き
る。(Problems to be Solved by the Invention) However, since the prior art is characterized in that the laminate is sintered at the same time, the thermal behavior of the insulator, the conductor resistor, and the dielectric at the time of sintering is characterized. The voids caused by the reaction gas, delamination due to the difference in expansion coefficient, warpage, and defective characteristics of the resistor.The melting point of the silver conductor is relatively close to the firing temperature in relation to the sintering temperature and time of the laminated body. This causes problems such as the vaporization phenomenon of the silver conductor and the diffusion into the insulator, which increases the conductor resistance and deteriorates the insulation resistance between the conductors.
さらにガラス、セラミック材料の特性としてアルミナ
とガラスの濡れを良くするためにB2O3,V2O5,PbO,K2Oを
添加するケースが見られる。しかし積層体の焼結過程に
於ける脱バインダー工程で炭素分の除去が不充分である
ことこの炭素が還元剤となり上述の添加酸化物が還元さ
れCO,CO2ガスを発生する。このガス発生により積層体内
に気泡を作ることがある。Further, as a characteristic of glass and ceramic materials, there are cases where B 2 O 3 , V 2 O 5 , PbO and K 2 O are added to improve the wettability of alumina and glass. However, if the carbon content is insufficiently removed in the binder removal step in the sintering process of the laminated body, this carbon acts as a reducing agent and the above-mentioned added oxide is reduced to generate CO and CO 2 gas. This gas generation may create bubbles in the stack.
これらの対策として従来技術に於ては脱バインダー条
件（温度、時間、酸素量等）の最適化検討がなされてい
る。しかしグリーンシートの積層数が増加したり、グリ
ーンシートの有機バインダーと他ペーストとの有機物の
反応によりこの脱バインダー条件が変化することがあり
しばしば工程内でトラブルの原因となっている。As measures against these problems, optimization of debinding conditions (temperature, time, oxygen content, etc.) has been studied in the prior art. However, the debinding condition may change due to an increase in the number of stacked green sheets or a reaction of organic substances between the organic binder of the green sheet and another paste, which often causes troubles in the process.
（課題を解決するための手段） 本発明の積層複合セラミック基板は各機能モジュール
を予め別々に焼結することにより各モジュールに合った
焼成条件で形成し、モジュール間相互の反応による問題
や焼結時の高温処理による熱的問題を感光性を有する接
続層にフォトリソグラフィー技術によって各モジュール
間の電気的接続を目的としたビアホールとこのホール内
に充填されるビアフィルを形成し各モジュールを積層
し、接続層を軟化させ、さらに硬化させることにより形
成している。(Means for Solving the Problems) The laminated composite ceramic substrate of the present invention is formed by firing each functional module separately in advance under firing conditions suitable for each module, and problems and sintering due to mutual reaction between modules occur. Thermal problems due to high temperature processing at the time are laminated on each module by forming a via hole for the purpose of electrical connection between the modules and a via fill filled in this hole in the connection layer having photosensitivity by a photolithography technique, It is formed by softening the connection layer and further curing it.
これにより各モジュールの膨張率、収縮率の違い及び
焼結時の反応（酸化、還元、軟化、結晶化等）による問
題を、例えば感光性ポリイミド樹脂と金粉の混合体を使
用しポリイミド樹脂の弾性と金粉の展性により解決して
いる。As a result, problems due to differences in expansion rate and contraction rate of each module and reaction during sintering (oxidation, reduction, softening, crystallization, etc.) can be solved, for example, by using a mixture of photosensitive polyimide resin and gold powder And it is solved by the malleability of gold powder.
又接続層に感光性低融点ガラスペーストと厚膜金ペー
ストを使用すれば各モジュールの接着を感光性を有する
低融点ガラスペーストの軟化時の粘性の低下による各モ
ジュールへの接着性の向上により各モジュール間の膨張
率の違いを解決している。If a photosensitive low melting point glass paste and a thick film gold paste are used for the connection layer, the adhesion of each module will be improved by improving the adhesiveness to each module due to the decrease in viscosity at the time of softening of the photosensitive low melting point glass paste. It solves the difference in expansion rate between modules.
（実施例） 次に本発明について図面を参照して詳細に説明する。
第１図は本発明の一実施例を説明する断面図である。(Example) Next, this invention is demonstrated in detail with reference to drawings.
FIG. 1 is a sectional view for explaining an embodiment of the present invention.
第１図に於て、導体モジュール１、誘電体モジュール
３、抵抗体モジュール４は接続層2a,2bを介して接着さ
れている。接続層2a,2bはフォトリソグラフィー技術に
よりビアホール８が形成され、ビアホール８内にはビア
フィル９が充填されている。In FIG. 1, the conductor module 1, the dielectric module 3, and the resistor module 4 are bonded via the connection layers 2a and 2b. Via holes 8 are formed in the connection layers 2a and 2b by a photolithography technique, and the via holes 8 are filled with via fills 9.
以上の構成に於て表面層にはLSI搭載用各種PAD10〜11
と入出力端子７が形成されている。In the above structure, the surface layer has various PADs 10 to 11 for mounting LSI.
And an input / output terminal 7 are formed.
導体モジュール１は低温焼結グリーンシートの積層体
で構成され内層導体により回路が形成されさらに各モジ
ュール間の接続PAD13が形成されている。この様な積層
構成に於て焼結されている。誘電体モジュール３は誘電
体セラミックグリーンシートの積層体で構成され表裏面
にはコンデンサー用電極12が形成されさらに各モジュー
ル間の接続用回路と、接続PAD13が形成され、焼結され
ている。The conductor module 1 is composed of a laminated body of low temperature sintered green sheets, a circuit is formed by inner layer conductors, and a connection PAD13 between each module is formed. Sintered in such a laminated structure. The dielectric module 3 is composed of a laminated body of dielectric ceramic green sheets, capacitor electrodes 12 are formed on the front and back surfaces, and a connecting circuit between each module and a connecting PAD 13 are formed and sintered.
抵抗体モジュール４は低温焼結グリーンシートの積層
体で構成され各モジュール間の接続回路と接続PAD13が
形成され表層には抵抗体５が形成され焼結されている。
この状態で抵抗体５は所望の抵抗値にレーザートリミン
グされている。The resistor module 4 is composed of a laminated body of low-temperature sintered green sheets, a connection circuit between each module and a connection PAD 13 are formed, and a resistor 5 is formed and sintered on the surface layer.
In this state, the resistor 5 is laser-trimmed to a desired resistance value.
これらモジュール接着及び接続は接続層2a,2bにより
行われる。本実施例の構成に於ては、先ず誘電体モジュ
ール３の導体モジュール１との接合面側に感光性低融点
ガラスペーストを塗布し、100℃〜130℃で乾燥した後、
UV型露光機により所望のパターンを露光する。次に1.1.
1.トリクロロエタンによりスプレー現像をしビアホール
を形成する。次にこのビアホール内に厚膜金ペーストを
スクリーン印刷にて充填をし乾燥する。These module adhesion and connection are performed by the connection layers 2a and 2b. In the structure of the present embodiment, first, a photosensitive low melting point glass paste is applied to the surface of the dielectric module 3 that is to be joined to the conductor module 1, and the paste is dried at 100 ° C. to 130 ° C.
A desired pattern is exposed with a UV type exposure machine. Next 1.1.
1. Spray development with trichloroethane to form via holes. Next, a thick film gold paste is filled in the via hole by screen printing and dried.
次に導体モジュール１の誘電体モジュール３の接合面
側に前記ペーストを薄く塗布し（ペースト塗布状態で約
７〜10μｍ）乾燥後UV光にて所望のパターンを露光後、
1.1.1.トリクロロエタンによりスプレー現像を実施しビ
アホールを形成する。Next, the paste is thinly applied (about 7 to 10 μm in a paste applied state) to the joint surface side of the dielectric module 3 of the conductor module 1 and after drying, a desired pattern is exposed with UV light,
1.1.1. Perform spray development with trichloroethane to form via holes.
次に誘電体モジュール３の抵抗体モジュール４との接
合面及び抵抗体モジュール４の誘電体モジュール３の接
合面同様に前述の方法にて形成する。この状態で抵抗体
モジュール４、誘電体モジュール３、導体モジュール１
の順に積層し各モジュール間の位置合わせをした後にこ
のものをアルミナセッター上に設置し荷重をかけて脱バ
インダー、焼成を実施する。Next, the bonding surface of the dielectric module 3 with the resistor module 4 and the bonding surface of the resistor module 4 with the dielectric module 3 are formed by the above-described method. In this state, the resistor module 4, the dielectric module 3, and the conductor module 1
After stacking in this order and aligning each module, this module is placed on an alumina setter, and a load is applied to perform binder removal and firing.
本実施例に於ては各モジュールの膨張率はほぼ一致し
ているが、接続層2a,2bに低融点ガラスペーストを使用
することにより接着温度は低く出来、熱膨張率の影響は
小さくなる。又感光性を有するためパターン性が良くビ
アホールが形成出来る。感光基がペースト内に添加され
ているためビアフィル用厚膜金ペーストと比較し収縮率
が大きいため焼成後のモジュール間の電気的接続が良好
である。In this embodiment, the expansion coefficients of the respective modules are almost the same, but by using the low melting point glass paste for the connection layers 2a and 2b, the bonding temperature can be lowered and the influence of the thermal expansion coefficient is reduced. Further, since it has photosensitivity, it has good patternability and can form via holes. Since the photosensitive group is added to the paste, the shrinkage rate is larger than that of the thick film gold paste for via fill, and therefore the electrical connection between the modules after firing is good.
又感光性低融点ガラスペーストを接合面の両面に塗布
することにより積層時の接合面が感光性低融点ガラスペ
ースト同士となりなじみが良く焼成時の接着が良好であ
る。Further, by applying the photosensitive low-melting point glass paste on both surfaces of the bonding surface, the bonding surfaces at the time of stacking become the photosensitive low-melting point glass pastes so that they are well-familiar and adhere well during firing.
次に本実施例の構成に於て接続層2a,2bに感光性ポリ
イミド樹脂を使用し、ビアフィル８にポリイミド樹脂と
金粉の混合体を使用したものについても前述の感光性低
融点ガラスペーストを100℃〜130℃で乾燥する工程の代
わりに、ポリイミドと金粉の混合体を塗布後乾燥し、次
に400℃程度の窒素雰囲気中で硬化させる工程を加える
ことによって、同様な積層複合セラミック基板を形成す
ることができる。なお、ポリイミドを用いる場合には樹
脂そのものが接続層となるため、感光性低融点ガラスペ
ーストを用いた場合に必要であった脱バインダー、焼成
を行う必要はない。この方法に於ては各モジュールの膨
張率の違いはポリイミド樹脂の弾性と金粉の展性効果に
より安定した接続が出来る。Next, in the structure of this embodiment, the photosensitive polyimide resin is used for the connecting layers 2a and 2b and the via fill 8 is made of the mixture of polyimide resin and gold powder. A similar laminated composite ceramic substrate is formed by adding a step of applying a mixture of polyimide and gold powder, drying it, and then curing it in a nitrogen atmosphere at about 400 ° C instead of the step of drying at ℃ to 130 ° C. can do. When polyimide is used, the resin itself serves as the connecting layer, and therefore it is not necessary to perform the binder removal and firing that are necessary when the photosensitive low-melting glass paste is used. In this method, the difference in the expansion coefficient of each module enables a stable connection due to the elasticity of the polyimide resin and the malleability effect of the gold powder.
（発明の効果） 以上説明したように本発明は各モジュール間の接続層
に感光性を有する材料を使用することにより、電気的に
安定な接続が出来、信頼性の高い積層複合セラミック基
板が手軽に出来るという効果がある。(Effects of the Invention) As described above, according to the present invention, by using a photosensitive material for the connection layer between each module, an electrically stable connection can be achieved and a highly reliable laminated composite ceramic substrate is easy. There is an effect that can be done.
第１図は本発明の一実施例の構成を説明するための断面
図、第2,3図は従来技術を説明するための断面図であ
る。 １……導体モジュール、2a,b……接続層、 ３……誘電体モジュール、４……抵抗体モジュール、 ５……抵抗体、６……コンデンサー、７……入出力端
子、 ８……ビアホール、９……ビアフィル、 10……OLBPAD、11……DIEPAD、12……電極、 13……TABLSI、14……フリップチップLSI、 15……絶縁層、16……導体、17……誘電体層FIG. 1 is a sectional view for explaining the constitution of one embodiment of the present invention, and FIGS. 2 and 3 are sectional views for explaining the prior art. 1 ... Conductor module, 2a, b ... Connection layer, 3 ... Dielectric module, 4 ... Resistor module, 5 ... Resistor, 6 ... Capacitor, 7 ... Input / output terminal, 8 ... Via hole , 9 …… via fill, 10 …… OLBPAD, 11 …… DIEPAD, 12 …… electrode, 13 …… TABLSI, 14 …… flip chip LSI, 15 …… insulating layer, 16 …… conductor, 17 …… dielectric layer
Claims (2)
の表面および内部に導体が形成されているモジュール
が、感光性材料からなる接続層を介して２以上積層され
ており、該接続層を介してとなり合うモジュールに形成
された導体は接続層に形成されたビアホール中の導電材
料を介して接続している構造を備えたことを特徴とする
積層複合セラミック基板。1. A thin plate composed of an insulator and a dielectric, wherein two or more modules each having a conductor formed on the surface and inside thereof are laminated via a connection layer made of a photosensitive material, and the connection is made. A laminated composite ceramic substrate having a structure in which conductors formed in adjacent modules via layers are connected to each other via a conductive material in a via hole formed in a connection layer.
ジュール、抵抗体モジュールを積層するに際し、各モジ
ュールの接合面に感光性材料を塗布しこれを乾燥する工
程と、露光・現像を行って各モジュールの電気的接続用
のビアホールを形成する工程と、このビアホールに厚膜
導体ペーストを充填する工程と、前記感光性材料が塗布
された各モジュールを積層し、感光性材料ならびに厚膜
導体材料を軟化させるための熱処理を行う工程によって
各モジュールを接続することを特徴とする積層複合セラ
ミック基板の製造方法。2. When laminating a conductor module, a dielectric module, and a resistor module, which have been formed in advance, a step of applying a photosensitive material to the joint surface of each module and drying the same, and performing exposure / development. A step of forming a via hole for electrical connection of the module, a step of filling the via hole with a thick film conductor paste, and laminating each module coated with the photosensitive material, a photosensitive material and a thick film conductor material A method for manufacturing a laminated composite ceramic substrate, wherein each module is connected by a step of performing heat treatment for softening.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1143561A JPH0821780B2 (en) | 1989-06-05 | 1989-06-05 | Laminated composite ceramic substrate and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1143561A JPH0821780B2 (en) | 1989-06-05 | 1989-06-05 | Laminated composite ceramic substrate and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH038395A JPH038395A (en) | 1991-01-16 |
| JPH0821780B2 true JPH0821780B2 (en) | 1996-03-04 |
Family
ID=15341604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1143561A Expired - Lifetime JPH0821780B2 (en) | 1989-06-05 | 1989-06-05 | Laminated composite ceramic substrate and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821780B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629503A (en) * | 1992-07-08 | 1994-02-04 | Sony Corp | Solid-state image pickup device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60180197A (en) * | 1984-02-27 | 1985-09-13 | 宇部興産株式会社 | Method of producing multilayer printed circuit board |
| JPS62279696A (en) * | 1986-05-29 | 1987-12-04 | 旭化成株式会社 | Manufacture of improved multilayer interconnection board |
| JPS63128699A (en) * | 1986-11-19 | 1988-06-01 | 株式会社日立製作所 | Light-sensitive glass-ceramic multilayer interconnection board |
| JPS63300593A (en) * | 1987-05-29 | 1988-12-07 | Nec Corp | Ceramic composite substrate |
-
1989
- 1989-06-05 JP JP1143561A patent/JPH0821780B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH038395A (en) | 1991-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3173410B2 (en) | Package substrate and method of manufacturing the same | |
| JP2783751B2 (en) | Method for manufacturing multilayer ceramic substrate | |
| JPS62501181A (en) | Method for manufacturing internal connection plates with stable dimensions | |
| US5655209A (en) | Multilayer ceramic substrates having internal capacitor, and process for producing same | |
| US4914260A (en) | Ceramic multi-layer printed circuit boards | |
| JP3351043B2 (en) | Method for manufacturing multilayer ceramic substrate | |
| JP2857552B2 (en) | Multilayer electronic component and method of manufacturing the same | |
| US7186307B2 (en) | Method for manufacturing a ceramic multilayer circuit board | |
| JPH0821780B2 (en) | Laminated composite ceramic substrate and manufacturing method thereof | |
| JP2885477B2 (en) | Multilayer wiring board and method of manufacturing the same | |
| JPH0542159B2 (en) | ||
| JP2001160681A (en) | Multilayer ceramic board and its manufacturing method | |
| JP2598706B2 (en) | Carrier board with built-in capacitor | |
| JPH05267854A (en) | Ceramic multilayer circuit board and manufacture thereof | |
| JPS63239999A (en) | Manufacture of ceramic multilayer laminated unit | |
| JP2001015930A (en) | Multilayer printed wiring board and manufacture thereof | |
| JP3934910B2 (en) | Circuit board | |
| JP3117967B2 (en) | Multilayer ceramic substrate | |
| JP2515165B2 (en) | Method for manufacturing multilayer wiring board | |
| JP2734404B2 (en) | Ceramic wiring board and method of manufacturing the same | |
| JP3176258B2 (en) | Multilayer wiring board | |
| JPH069307B2 (en) | Method for manufacturing composite circuit board | |
| JPH10215074A (en) | Ceramic multilayer substrate and its manufacturing method | |
| JPS59134803A (en) | Method of producing chip resistor | |
| JPH05152133A (en) | Green sheet for inductance component and inductance component using thereof |