JPH08214562A - System interconnection inverter device - Google Patents
System interconnection inverter deviceInfo
- Publication number
- JPH08214562A JPH08214562A JP7018113A JP1811395A JPH08214562A JP H08214562 A JPH08214562 A JP H08214562A JP 7018113 A JP7018113 A JP 7018113A JP 1811395 A JP1811395 A JP 1811395A JP H08214562 A JPH08214562 A JP H08214562A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- inverter
- power
- circuit
- fluctuation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、たとえば太陽電池か
ら出力される直流電力を商用電源となる交流電力に変換
するインバータ装置を交流の電力系統と並列に設け、電
力系統と連系して負荷に電力を供給する系統連系用イン
バータ装置に関し、特に系統解列時の逆充電や過電圧の
現象からインバータ装置内の回路および負荷等を保護し
た系統連系用インバータ装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is provided with an inverter device for converting direct-current power output from, for example, a solar cell into alternating-current power serving as a commercial power source, in parallel with an alternating-current power system and connecting the power system with a load. More particularly, the present invention relates to an inverter device for system interconnection that protects circuits and loads in the inverter device from the phenomenon of reverse charging and overvoltage when the system is disconnected.
【０００２】[0002]
【従来の技術】図１６はたとえば平成３年４月の電気学
会全国大会「講演論文集」の第１２−１２３頁「１５３
２ 分散電源システムにおける逆充電保護方式」に記載
されたもので、逆充電を防止するための有効電力変動手
段を備えた系統連系用インバータ装置を系統連系システ
ムの電力系統とともに示す構成図である。2. Description of the Related Art FIG. 16 shows, for example, page 153, page 153, “153” of the National Conference of the Institute of Electrical Engineers, “Lecture Collection”, April 1991.
2 is a configuration diagram showing an inverter device for grid interconnection, which is described in "2. Reverse charge protection method in distributed power supply system" and provided with active power fluctuation means for preventing reverse charge, together with the power grid of the grid interconnection system. is there.
【０００３】図において、１は交流電力Ｐｇを出力する
発電機、２は発電機１の出力端子に接続された送電線、
３は送電線２に対して並列に分岐接続された基幹配電
線、４ａおよび４ｂは各基幹配電線３に挿入された基幹
開閉器、５は基幹配電線３に対して並列に分岐接続され
た支線（フィーダ）、６ａおよび６ｂは各支線５に挿入
された支線開閉器であり、これらの発電機１〜支線開閉
器６により電力系統７が構成されている。In the figure, 1 is a generator that outputs AC power Pg, 2 is a power transmission line connected to the output terminal of the generator 1,
3 is a trunk distribution line connected in parallel to the transmission line 2, 4a and 4b are trunk switches inserted in each trunk distribution line 3, and 5 is a branch connection connected in parallel to the trunk distribution line 3. The branch lines (feeders) 6a and 6b are branch line switches inserted into each branch line 5, and the generator 1 to the branch line switch 6 constitute a power system 7.
【０００４】８は電力系統７およびインバータ装置（後
述する）から交流電力が供給される負荷であり、支線開
閉器６ａおよび６ｂに個々に接続されているものとす
る。９は直流電力Ｐｄを発生または蓄積する太陽電池等
の電力出力手段、１０は電力出力手段９からの直流電力
Ｐｄを交流電力に変換する電力変換装置、１１は電力変
換装置１０の出力端子に挿入された連系用開閉器であ
る。系統連系用インバータ装置として作用する電力変換
装置１０は、電力系統７と連系して負荷８に電力を供給
する系統連系システムを構成している。Reference numeral 8 is a load to which AC power is supplied from the power system 7 and an inverter device (described later), and is assumed to be individually connected to the branch line switches 6a and 6b. Reference numeral 9 is a power output means such as a solar cell for generating or storing DC power Pd, 10 is a power converter for converting the DC power Pd from the power output means 9 into AC power, and 11 is an output terminal of the power converter 10. It is a switch for interconnection. The power conversion device 10 that functions as a grid interconnection inverter device forms a grid interconnection system that is connected to the power grid 7 to supply power to the load 8.
【０００５】電力変換装置１０は、直流電力Ｐｄを交流
の出力電力Ｐｉに変換するインバータ１２と、インバー
タ１２の出力端子に接続された連系用リアクトル１３
と、インバータ１２の出力電力Ｐｉの指令値Ｐｉｒを生
成する出力電力指令回路１４と、インバータ１２の出力
電流Ｉｉおよび出力電圧Ｖｉの検出値ならびに出力電力
の指令値Ｐｉｒに基づいてインバータ１２内のスイッチ
ング素子をＰＷＭ制御する電力制御回路１５と、インバ
ータ１２の出力電圧Ｖｉを検出する変圧器１６と、変圧
器１６からの検出電圧に基づいてインバータ１２に対す
る正帰還信号Ｓ４を生成する有効電力変動手段６１とを
備えている。The power converter 10 includes an inverter 12 for converting DC power Pd into AC output power Pi, and an interconnection reactor 13 connected to an output terminal of the inverter 12.
And an output power command circuit 14 for generating a command value Pir of the output power Pi of the inverter 12, and switching in the inverter 12 based on the detected values of the output current Ii and the output voltage Vi of the inverter 12 and the command value Pir of the output power. A power control circuit 15 for PWM controlling the elements, a transformer 16 for detecting the output voltage Vi of the inverter 12, and an active power fluctuation means 61 for generating a positive feedback signal S4 for the inverter 12 based on the detected voltage from the transformer 16. It has and.
【０００６】また、電力変換装置１０は、指令値Ｐｉｒ
と正帰還信号Ｓ４とを加算して正帰還指令信号Ｓ５とし
て電力制御回路１５に入力する加算器Ａ２と、変圧器１
６により検出された出力電圧Ｖｉに基づいて周波数異常
を検出すると周波数異常検出信号Ｓ６を生成して連系用
開閉器１１を開放する周波数異常検出回路２０と、周波
数異常検出回路２０における周波数異常の比較基準レベ
ルとなる周波数規定値Ｆｒを生成する周波数規定値発生
回路２１と、インバータ１２の出力電流Ｉｉを検出する
変流器２３とを備えている。Further, the power conversion device 10 has a command value Pir.
And a positive feedback signal S4 are added to input to the power control circuit 15 as a positive feedback command signal S5, and a transformer 1
When a frequency abnormality is detected based on the output voltage Vi detected by 6, the frequency abnormality detection circuit 20 generates the frequency abnormality detection signal S6 to open the interconnection switch 11, and the frequency abnormality detection circuit 20 detects the frequency abnormality. A frequency regulation value generation circuit 21 that generates a frequency regulation value Fr that is a comparison reference level, and a current transformer 23 that detects the output current Ii of the inverter 12 are provided.
【０００７】さらに、電力変換装置１０内の有効電力変
動手段６１は、変圧器１６により検出されたインバータ
１２の出力電圧Ｖｉから周波数変動量Ｓ２を検出して特
定周波数の帯域を抽出するためのバンドパスフィルタを
含む周波数変動検出回路１７と、周波数変動量Ｓ２が所
定値以上のときに変動検出信号Ｓ７を出力する不感帯回
路１８と、特定周波数の微小変動を与える微小変動信号
Ｓ１を出力する周期外乱発生回路１９と、変動検出信号
Ｓ７を増幅する増幅器２２と、増幅器２２で増幅された
変動検出信号Ｓ３と周期外乱発生回路１９から出力され
る微小変動信号Ｓ１とを加算してインバータ１２に対す
る正帰還信号Ｓ４を生成する加算器Ａ１とを備え、イン
バータ１２の出力電力Ｐｉの変動を増大させるようにな
っている。Further, the active power fluctuation means 61 in the power conversion device 10 detects the frequency fluctuation amount S2 from the output voltage Vi of the inverter 12 detected by the transformer 16 and extracts a band of a specific frequency. A frequency fluctuation detection circuit 17 including a pass filter, a dead band circuit 18 that outputs a fluctuation detection signal S7 when the frequency fluctuation amount S2 is a predetermined value or more, and a cycle disturbance that outputs a minute fluctuation signal S1 that gives a minute fluctuation of a specific frequency. The generation circuit 19, the amplifier 22 that amplifies the fluctuation detection signal S7, the fluctuation detection signal S3 amplified by the amplifier 22 and the minute fluctuation signal S1 output from the periodic disturbance generation circuit 19 are added, and the positive feedback to the inverter 12 is performed. An adder A1 for generating the signal S4 is provided, and the fluctuation of the output power Pi of the inverter 12 is increased.
【０００８】次に、図１７の波形図を参照しながら、図
１６に示した従来の系統連系用インバータ装置の動作に
ついて説明する。通常の連系用開閉器１１の閉成時にお
いては、電力出力手段９からの直流電力Ｐｄは、電力変
換装置１０を介して交流電力となって負荷８に供給され
る。Next, the operation of the conventional grid interconnection inverter device shown in FIG. 16 will be described with reference to the waveform diagram of FIG. When the normal interconnection switch 11 is closed, the DC power Pd from the power output means 9 becomes AC power via the power converter 10 and is supplied to the load 8.
【０００９】一方、保守点検等の場合は、たとえば基幹
開閉器４ａまたは支線開閉器６ａのいずれか（通常は、
負荷８に近い支線開閉器６ａの方を開放する場合が多
い）を開放し、電力系統７を解列してから負荷８側を停
電無電圧にする。一方、電力変換装置１０により連系さ
れる分散電源などは、その規模が電力系統７よりも小さ
いことから、通常は電力系統７の下部の負荷８の給電端
に設けられる場合が多い。On the other hand, in the case of maintenance and inspection, for example, either the main switch 4a or the branch switch 6a (usually,
The branch switch 6a close to the load 8 is often opened), the power system 7 is disconnected, and then the load 8 side is set to a blackout state. On the other hand, a distributed power source or the like interconnected by the power conversion device 10 is usually provided at the power feeding end of the load 8 below the power system 7 because its scale is smaller than that of the power system 7.
【００１０】次に、時刻ｔ１（図１７参照）において、
電力系統７の支線開閉器６ａを開放したときの電力変換
装置１０の挙動について説明する。まず、支線開閉器６
ａを開放する直前の負荷８に対する電力供給状態を考慮
し、負荷８の要求電力量が十分に大きく電力変換装置１
０からの電力供給能力を越えた場合は、電力変換装置１
０が過負荷となるため、インバータ１２の出力電圧Ｖｉ
が低下し、さらに出力電力Ｐｉの周波数も低下する。Next, at time t1 (see FIG. 17),
The behavior of the power conversion device 10 when the branch line switch 6a of the power system 7 is opened will be described. First, branch switch 6
Considering the power supply state to the load 8 immediately before opening a, the required power amount of the load 8 is sufficiently large and the power conversion device 1
When the power supply capacity from 0 is exceeded, the power converter 1
Since 0 becomes an overload, the output voltage Vi of the inverter 12
Decreases, and the frequency of the output power Pi also decreases.
【００１１】このとき、電力変換装置１０内の周波数異
常検出回路２０は、出力電圧Ｖｉと周波数規定値発生回
路２１からの周波数規定値Ｆｒとの信号レベルを比較し
て出力電圧Ｖｉの周波数異常を判定し、周波数異常検出
信号Ｓ６により連系用開閉器１１を開放する。また、電
力制御回路１５は電力変換装置１０を停止させる。At this time, the frequency abnormality detection circuit 20 in the power conversion device 10 compares the signal levels of the output voltage Vi and the frequency regulation value Fr from the frequency regulation value generation circuit 21 to detect the frequency abnormality of the output voltage Vi. The determination is made, and the interconnection switch 11 is opened by the frequency abnormality detection signal S6. Further, the power control circuit 15 stops the power conversion device 10.
【００１２】逆に、負荷８の要求電力量が電力変換装置
１０からの電力供給能力よりも十分に小さい場合は、上
記とは逆の現象が発生するので、負荷８に対する過電圧
等を防止するため、同様に電力変換装置１０を停止させ
る。On the contrary, when the required power amount of the load 8 is sufficiently smaller than the power supply capacity from the power conversion device 10, the phenomenon opposite to the above occurs, so that the overvoltage or the like to the load 8 is prevented. Similarly, the power conversion device 10 is stopped.
【００１３】しかし、支線開閉器６ａを開放する直前に
おいて、電力潮流が零かまたは極めて小さい（すなわ
ち、電力変換装置１０からの電力供給量と負荷８の要求
電力量とがほぼ等しい）場合、出力電圧Ｖｉおよび周波
数には、支線開閉器６ａを開放する直前と顕著な差が現
れない。However, immediately before the branch line switch 6a is opened, if the power flow is zero or extremely small (that is, the amount of power supplied from the power converter 10 and the required amount of power of the load 8 are substantially equal), the output is generated. The voltage Vi and the frequency show no significant difference immediately before the branch line switch 6a is opened.
【００１４】この場合、周波数異常検出回路２０が動作
しないため電力変換装置１０の運転は継続され、支線開
閉器６ａを開放したにもかかわらず、支線５に電圧が印
加される状態（逆充電現象）となり、保守点検等におい
て極めて危険な状態になり得る。In this case, since the frequency abnormality detection circuit 20 does not operate, the operation of the power converter 10 is continued, and the voltage is applied to the branch line 5 even though the branch line switch 6a is opened (reverse charging phenomenon). ), Which can be extremely dangerous for maintenance and inspection.
【００１５】したがって、この逆充電現象を防止するた
めに、電力変換装置１０は、インバータ１２の出力電力
Ｐｉの変動を増大させるための有効電力変動手段６１を
備えている。Therefore, in order to prevent the reverse charging phenomenon, the power conversion device 10 is provided with the active power fluctuation means 61 for increasing the fluctuation of the output power Pi of the inverter 12.
【００１６】すなわち、周期外乱発生回路１９からの微
小変動信号Ｓ１により常に特定周波数の周期外乱を発生
させ、増幅された変動検出信号Ｓ３に微小変動信号Ｓ１
を加算して正帰還信号Ｓ４とし、さらに正帰還信号Ｓ４
を出力電力の指令値Ｐｉｒに加算して正帰還指令信号Ｓ
５とし、電力制御回路１５に入力している。That is, the periodic fluctuation of the specific frequency is always generated by the minute fluctuation signal S1 from the periodic disturbance generation circuit 19 and the minute fluctuation signal S1 is added to the amplified fluctuation detection signal S3.
Is added to obtain a positive feedback signal S4, and the positive feedback signal S4 is added.
Is added to the command value Pir of the output power, and the positive feedback command signal S
5 and is input to the power control circuit 15.
【００１７】まず、図１７に参照されるように、周期外
乱発生回路１９から生成された微小変動信号Ｓ１の周期
外乱により、インバータ１２の出力周波数は、微小変動
信号Ｓ１の周波数で周期変動する。First, as shown in FIG. 17, the output frequency of the inverter 12 periodically fluctuates at the frequency of the minute fluctuation signal S1 due to the periodic disturbance of the minute fluctuation signal S1 generated from the periodic disturbance generation circuit 19.
【００１８】このとき、インバータ１２の出力電力Ｐｉ
は、微小変動信号Ｓ１の周期変動分で変動することは言
うまでもないが、この出力変動量は、周期外乱発生回路
１９の出力レベルがインバータ１２の容量比で数％程度
になるように設定されていれば、通常の連系運転に支障
を与えることはない。また、インバータ１２の出力周波
数が微小変動しても、系統側の周波数は電力系統７によ
り固定されているため、何ら影響をおよぼすことがな
い。At this time, the output power Pi of the inverter 12
Needless to say, fluctuates by the amount of periodic fluctuation of the minute fluctuation signal S1, but this output fluctuation amount is set so that the output level of the periodic disturbance generation circuit 19 is about several percent in terms of the capacity ratio of the inverter 12. As a result, normal interconnection operation is not hindered. Further, even if the output frequency of the inverter 12 fluctuates slightly, the frequency on the system side is fixed by the electric power system 7 and therefore has no influence.
【００１９】次に、時刻ｔ１において支線開閉器６ａが
開放されると、インバータ１２の出力周波数の変動によ
り、負荷８側の周波数変動量Ｓ２は、小さいものの顕在
化するようになる。したがって、バンドパスフィルタが
内蔵された周波数変動検出回路１７は、変圧器１６によ
り検出されたインバータ１２の出力電圧Ｖｉから特定周
波数を抽出するとともに、出力電圧Ｖｉの変動周波数成
分を周波数変動量Ｓ２として抽出し、これを不感帯回路
１８に入力する。Next, when the branch switch 6a is opened at the time t1, the frequency variation S2 on the load 8 side becomes small but becomes apparent due to the variation of the output frequency of the inverter 12. Therefore, the frequency fluctuation detection circuit 17 having the built-in bandpass filter extracts a specific frequency from the output voltage Vi of the inverter 12 detected by the transformer 16 and sets the fluctuation frequency component of the output voltage Vi as the frequency fluctuation amount S2. It is extracted and input to the dead zone circuit 18.
【００２０】不感帯回路１８は、周波数変動量Ｓ２が所
定値（不感帯レベル）を超えた量に相当する変動検出信
号Ｓ７を生成し、増幅器２２は、変動検出信号Ｓ７を増
幅した変動検出信号Ｓ３を生成する。増幅後の変動検出
信号Ｓ３は、加算器Ａ１により微小変動信号Ｓ１と加算
されて正帰還信号Ｓ４となり、さらに加算器Ａ２により
指令値Ｐｉｒと加算されて正帰還指令信号Ｓ５となる。The dead band circuit 18 generates a fluctuation detection signal S7 corresponding to an amount in which the frequency fluctuation amount S2 exceeds a predetermined value (dead band level), and an amplifier 22 generates a fluctuation detection signal S3 obtained by amplifying the fluctuation detection signal S7. To generate. The amplified fluctuation detection signal S3 is added to the minute fluctuation signal S1 by the adder A1 to become the positive feedback signal S4, and further added to the command value Pir by the adder A2 to become the positive feedback command signal S5.
【００２１】この結果、図１７のように、正帰還指令信
号Ｓ５が大きく変動してインバータ１２の出力電力Ｐｉ
が大きく変動し、さらにインバータ１２の出力周波数も
変動するので、負荷８側の周波数変動を助長させる。こ
れがさらに周波数変動量Ｓ２を大きく変動させ、有効電
力変動手段６１の正帰還（外乱増幅）作用によって、イ
ンバータ１２の出力周波数変動が増大することになる。As a result, as shown in FIG. 17, the positive feedback command signal S5 fluctuates greatly and the output power Pi of the inverter 12 is increased.
Fluctuates greatly and the output frequency of the inverter 12 also fluctuates, which promotes frequency fluctuations on the load 8 side. This causes the frequency fluctuation amount S2 to further fluctuate, and the output frequency fluctuation of the inverter 12 increases due to the positive feedback (disturbance amplification) action of the active power fluctuation means 61.
【００２２】周波数異常検出回路２０は、上記のような
周波数変動を検出して、周波数規定値発生回路２１から
の周波数規定値Ｆｒ（周波数異常検出レベル）と比較判
定する。そして、たとえば、出力電圧Ｖｉの周波数変動
量（または、周波数変動量Ｓ２）が周波数規定値Ｆｒを
越えた時刻ｔ２において、周波数異常検出信号Ｓ６を生
成して連系用開閉器１１を解列させる。また、電力制御
回路１５は、インバータ１２を停止させる。このとき、
周波数規定値Ｆｒを越える周波数変動量Ｓ２によって周
波数異常検出信号Ｓ６が生成されるまでには、通常、２
秒程度の時間（ｔ１〜ｔ２）を要する。The frequency abnormality detection circuit 20 detects the above-described frequency fluctuation and compares the frequency variation with the frequency regulation value Fr (frequency abnormality detection level) from the frequency regulation value generation circuit 21. Then, for example, at a time t2 when the frequency variation amount (or the frequency variation amount S2) of the output voltage Vi exceeds the frequency regulation value Fr, the frequency abnormality detection signal S6 is generated to disconnect the interconnection switch 11. . Further, the power control circuit 15 stops the inverter 12. At this time,
It usually takes 2 before the frequency abnormality detection signal S6 is generated by the frequency variation S2 that exceeds the frequency regulation value Fr.
It takes about a second (t1 to t2).
【００２３】[0023]
【発明が解決しようとする課題】従来の逆充電防止用の
有効電力変動手段６１を備えた系統連系用インバータ装
置は以上のように、系統連系システムが電力系統７から
分離された直後から、負荷８とは無関係に、有効電力変
動手段６１の正帰還作用により数Ｈｚ程度の周期でイン
バータの出力周波数および出力電力を大きく変動させて
いるので、特に、軽負荷時では過電圧が発生するうえ、
異常検出において数Ｈｚ程度の周波数変動を検出してい
るので検出時間が長くかかるという問題点があった。As described above, the conventional grid interconnection inverter device provided with the active power fluctuation means 61 for preventing reverse charging is provided immediately after the grid interconnection system is separated from the power grid 7. The output frequency and the output power of the inverter are largely changed at a cycle of about several Hz by the positive feedback action of the active power changing means 61 regardless of the load 8, so that an overvoltage is generated especially at a light load. ,
Since a frequency fluctuation of about several Hz is detected in the abnormality detection, there is a problem that the detection time is long.
【００２４】この発明は上記のような問題点を解決する
ためになされたもので、電力変換装置が電力系統から分
離されたときに、過電圧を発生することなく、速やかに
解列することのできる系統連系用インバータ装置を得る
ことを目的とする。The present invention has been made to solve the above problems, and when the power conversion device is separated from the power system, the power conversion device can be quickly disconnected without generating an overvoltage. The purpose is to obtain an inverter device for grid interconnection.
【００２５】[0025]
【課題を解決するための手段】この発明の請求項１に係
る系統連系用インバータ装置は、直流電力を交流の出力
電力に変換するインバータと、出力電力の指令値を生成
する出力電力指令回路と、指令値に応じてインバータを
制御する電力制御回路と、インバータの出力電力の変動
を電力制御回路に正帰還して増大させる有効電力変動手
段とを備え、電力系統と連系して負荷に電力を供給する
系統連系システムの電力変換装置により構成され、有効
電力変動手段は、インバータの出力電圧から周波数変動
量を検出して特定周波数の帯域を抽出するためのバンド
パスフィルタを含む周波数変動検出回路と、周波数変動
量が所定値以上のときに変動検出信号を出力する不感帯
回路と、変動検出信号を増幅する増幅器と、特定周波数
の微小変動を与えるための微小変動信号を出力する周期
外乱発生回路とを有し、増幅された変動検出信号および
微小変動信号をインバータに対する正帰還信号として、
インバータの出力電力の変動を増大させる系統連系用イ
ンバータ装置において、増幅器に並列接続されて動作状
態信号を出力する外乱増幅バイアス回路を設け、動作状
態信号は、正帰還信号に重畳され、正帰還信号の変動分
の絶対値を変化させずに、変動分全体を負電圧側にシフ
トさせるものである。An inverter device for grid interconnection according to claim 1 of the present invention is an inverter for converting DC power into AC output power, and an output power command circuit for generating a command value of output power. And a power control circuit that controls the inverter according to the command value, and an active power fluctuation unit that positively feeds back fluctuations in the output power of the inverter to the power control circuit to increase, and connects to the power system to load the load. The active power variation means is configured by a power conversion device of a grid interconnection system that supplies power, and the active power variation means includes a frequency variation including a bandpass filter for detecting a frequency variation amount from the output voltage of the inverter and extracting a band of a specific frequency. A detection circuit, a dead zone circuit that outputs a fluctuation detection signal when the frequency fluctuation amount is equal to or greater than a predetermined value, an amplifier that amplifies the fluctuation detection signal, and a minute fluctuation of a specific frequency. And a periodic disturbance generator for outputting a slight change signal for the amplified variation detection signal and small variation signal as a positive feedback signal to the inverter,
In a system interconnection inverter device that increases fluctuations in the output power of an inverter, a disturbance amplification bias circuit that is connected in parallel to an amplifier and outputs an operating state signal is provided, and the operating state signal is superimposed on a positive feedback signal and a positive feedback is provided. The whole variation is shifted to the negative voltage side without changing the absolute value of the variation of the signal.
【００２６】また、この発明の請求項２に係る系統連系
用インバータ装置は、請求項１において、インバータの
出力電力の最終的な指令値を示す正帰還指令信号が所定
の負極性電圧になったことを検出する電力指令異常検出
手段を設け、インバータは、電力指令異常検出手段から
出力される指令異常検出信号に応答して停止されるもの
である。According to a second aspect of the present invention, in the grid interconnection inverter device according to the first aspect, the positive feedback command signal indicating the final command value of the output power of the inverter becomes a predetermined negative polarity voltage. A power command abnormality detection means for detecting the fact is provided, and the inverter is stopped in response to the command abnormality detection signal output from the power command abnormality detection means.
【００２７】また、この発明の請求項３に係る系統連系
用インバータ装置は、請求項１において、インバータの
瞬時的な交流不足電圧を検出する瞬時交流不足電圧検出
手段を設け、インバータは、瞬時交流不足電圧検出手段
から出力される不足電圧検出信号と、動作状態信号に応
じて外乱増幅バイアス回路から出力されるデューテイ信
号との論理積条件に応答して停止されるものである。According to a third aspect of the present invention, a grid interconnection inverter device according to the first aspect is provided with an instantaneous AC undervoltage detecting means for detecting an instantaneous AC undervoltage of the inverter. It is stopped in response to a logical product condition of the undervoltage detection signal output from the AC undervoltage detection means and the duty signal output from the disturbance amplification bias circuit according to the operation state signal.
【００２８】また、この発明の請求項４に係る系統連系
用インバータ装置は、請求項１から請求項３までのいず
れかにおいて、外乱増幅バイアス回路は、直流電源に接
続され変動検出信号に応答して開閉されるスイッチ手段
と、スイッチ手段に接続された抵抗器およびコンデンサ
と、コンデンサに並列接続されて抵抗器およびコンデン
サとともに積分回路を構成する反転増幅器とにより構成
されたものである。According to a fourth aspect of the present invention, in the grid interconnection inverter device according to any one of the first to third aspects, the disturbance amplification bias circuit is connected to the DC power supply and responds to the fluctuation detection signal. The switch means is opened / closed by the switch means, the resistor and the capacitor are connected to the switch means, and the inverting amplifier is connected in parallel to the capacitor and constitutes an integrating circuit together with the resistor and the capacitor.
【００２９】また、この発明の請求項５に係る系統連系
用インバータ装置は、請求項１から請求項３までのいず
れかにおいて、外乱増幅バイアス回路は、不感帯回路か
らの変動検出信号を整流する整流回路と、整流された変
動検出信号に基づいて動作状態信号を生成するための反
転増幅器を含むフィルタ回路とにより構成されたもので
ある。According to a fifth aspect of the present invention, in the grid interconnection inverter device according to any one of the first to third aspects, the disturbance amplification bias circuit rectifies the fluctuation detection signal from the dead zone circuit. It is composed of a rectifier circuit and a filter circuit including an inverting amplifier for generating an operation state signal based on the rectified fluctuation detection signal.
【００３０】また、この発明の請求項６に係る系統連系
用インバータ装置は、インバータの定常運転時における
出力電力の指令値を示す正帰還指令信号を記憶し、イン
バータの正帰還作用による外乱増幅時に、記憶された電
圧値により正帰還信号の上限を制限するリミッタ回路を
設けたものである。Further, an inverter device for grid interconnection according to a sixth aspect of the present invention stores a positive feedback command signal indicating a command value of output power during steady operation of the inverter and a disturbance amplification by a positive feedback action of the inverter. At times, a limiter circuit for limiting the upper limit of the positive feedback signal by the stored voltage value is provided.
【００３１】また、この発明の請求項７に係る系統連系
用インバータ装置は、請求項６において、リミッタ回路
は、電力制御回路の入力端子に接続されて不感帯回路か
らの変動検出信号により交互に開閉される一対のスイッ
チ手段と、スイッチ手段の一方に接続されたダイオード
と、スイッチ手段の他方とダイオードとの間に挿入され
て定常運転時における正帰還信号を記憶する記憶回路と
により構成されたものである。According to a seventh aspect of the present invention, there is provided the grid interconnection inverter device according to the sixth aspect, wherein the limiter circuit is connected to an input terminal of the power control circuit and alternately by a fluctuation detection signal from the dead zone circuit. It is composed of a pair of switch means to be opened and closed, a diode connected to one of the switch means, and a memory circuit inserted between the other of the switch means and the diode to store a positive feedback signal during steady operation. It is a thing.
【００３２】[0032]
【作用】この発明の請求項１においては、電源系統から
解列されると、インバータの正帰還作用および外乱増幅
バイアス回路の作用により、インバータの出力電力の変
動を負電圧側にシフトさせ、過電圧を発生させることな
くインバータの出力電力を変動させる。これにより、出
力電力の変動を速やかに周波数異常検出レベルにし、有
効電力変動手段による正帰還作用時の過電圧を抑制す
る。According to the first aspect of the present invention, when the power supply system is disconnected from the power supply system, the positive feedback action of the inverter and the action of the disturbance amplification bias circuit shift the fluctuation of the output power of the inverter to the negative voltage side to prevent overvoltage. The output power of the inverter is changed without generating. As a result, the fluctuation of the output power is quickly brought to the frequency abnormality detection level, and the overvoltage during the positive feedback action by the active power fluctuation means is suppressed.
【００３３】また、この発明の請求項２においては、イ
ンバータに対する正帰還指令信号が所定の負電圧になっ
たことを電力指令異常検出回路で検出し、過電圧を発生
させることなくインバータを速やかに停止させる。According to the second aspect of the present invention, the power command abnormality detection circuit detects that the positive feedback command signal to the inverter has become a predetermined negative voltage, and the inverter is quickly stopped without generating an overvoltage. Let
【００３４】また、この発明の請求項３においては、イ
ンバータの正帰還増幅が開始されて外乱増幅バイアス回
路が動作したときに、外乱増幅バイアス回路からのデュ
ーテイ信号と瞬時交流不足電圧検出手段からの不足電圧
検出信号との論理積条件により、インバータを速やかに
停止させる。Further, according to the third aspect of the present invention, when the positive feedback amplification of the inverter is started and the disturbance amplification bias circuit operates, the duty signal from the disturbance amplification bias circuit and the instantaneous AC undervoltage detection means. The inverter is promptly stopped according to the condition of the logical product with the undervoltage detection signal.
【００３５】また、この発明の請求項４においては、外
乱増幅バイアス回路を、抵抗器、コンデンサおよび反転
増幅器からなる積分回路と、積分回路内のコンデンサの
充電を制御するスイッチ手段とにより構成し、変動検出
信号に応答してスイッチ手段および積分回路を制御し、
動作状態信号を生成する。According to a fourth aspect of the present invention, the disturbance amplification bias circuit is constituted by an integrating circuit including a resistor, a capacitor and an inverting amplifier, and a switch means for controlling charging of the capacitor in the integrating circuit, Controlling the switch means and the integrating circuit in response to the fluctuation detection signal,
Generate an operating state signal.
【００３６】また、この発明の請求項５においては、外
乱増幅バイアス回路を、正帰還作用による外乱増幅時の
変動検出信号を整流する整流回路と、整流された変動検
出信号を平滑するフィルタ回路とにより構成し、フィル
タ回路から動作状態信号を生成する。According to a fifth aspect of the present invention, the disturbance amplification bias circuit includes a rectification circuit for rectifying a variation detection signal at the time of disturbance amplification by positive feedback action, and a filter circuit for smoothing the rectified variation detection signal. And the operation state signal is generated from the filter circuit.
【００３７】また、この発明の請求項６においては、リ
ミッタ回路により、正帰還作用による外乱増幅時のイン
バータの出力電力指令値を制限し、制限電圧を正常時の
出力電力指令値とする。これにより、正帰還増幅時の過
電圧の発生を抑制する。Further, in the sixth aspect of the present invention, the limiter circuit limits the output power command value of the inverter when the disturbance is amplified by the positive feedback action, and sets the limit voltage as the normal output power command value. This suppresses the occurrence of overvoltage during positive feedback amplification.
【００３８】また、この発明の請求項７においては、リ
ミッタ回路を、定常運転時の出力電力指令値を記憶する
記憶回路で構成し、正帰還増幅時のインバータの出力電
力の指令値の上限を制限する。Further, according to claim 7 of the present invention, the limiter circuit is constituted by a memory circuit for storing the output power command value at the time of steady operation, and the upper limit of the command value of the output power of the inverter at the time of positive feedback amplification is set. Restrict.
【００３９】[0039]
実施例１．以下、この発明の実施例１を図について説明
する。図１はこの発明の実施例１を示す構成図であり、
図において、１〜２３は前述と同様のものである。図１
において、電力系統７内の構成は、図１６に示した通り
であり、ここでは簡略化して示されている。Example 1. Embodiment 1 of the present invention will be described below with reference to the drawings. 1 is a block diagram showing a first embodiment of the present invention,
In the figure, 1 to 23 are the same as described above. FIG.
In FIG. 16, the configuration inside the power system 7 is as shown in FIG. 16, and is shown in a simplified form here.
【００４０】２４は増幅器２２に並列接続されて動作状
態信号Ｓ８を出力する外乱増幅バイアス回路、Ａ３は正
帰還信号Ｓ４に動作状態信号Ｓ８を加算して最終的な正
帰還信号Ｓ９とする加算器である。Reference numeral 24 is a disturbance amplification bias circuit which is connected in parallel to the amplifier 22 and outputs an operation state signal S8. A3 is an adder for adding the operation state signal S8 to the positive feedback signal S4 to obtain a final positive feedback signal S9. Is.
【００４１】外乱増幅バイアス回路２４からの動作状態
信号Ｓ８は、加算器Ａ３を介して正帰還信号Ｓ４に重畳
され、正帰還信号Ｓ４の変動分の絶対値を変化させず
に、変動分全体を負電圧側にシフトさせるようになって
いる。The operating state signal S8 from the disturbance amplification bias circuit 24 is superimposed on the positive feedback signal S4 via the adder A3, and the entire variation is maintained without changing the absolute value of the variation of the positive feedback signal S4. It is designed to shift to the negative voltage side.
【００４２】すなわち、外乱増幅バイアス回路２４は、
不感帯回路１８から増幅器２２に送出される変動検出信
号Ｓ７を分岐して取り込み、動作状態信号Ｓ８を出力し
て外乱増幅時に出力電力Ｐｉの指令値Ｐｉｒに加算され
る周期外乱を負電圧方向にバイアスする。That is, the disturbance amplification bias circuit 24 is
The fluctuation detection signal S7 sent from the dead zone circuit 18 to the amplifier 22 is branched and taken in, the operation state signal S8 is output, and the periodic disturbance added to the command value Pir of the output power Pi at the time of the disturbance amplification is biased in the negative voltage direction. To do.
【００４３】図２は図１内の外乱増幅バイアス回路２４
の構成を詳細に示す構成図である。図において、２５は
抵抗器、２６は抵抗器２５に接続されたコンデンサであ
り、抵抗器２５はコンデンサ２６に対する充電回路を形
成している。２７はコンデンサ２６に並列接続されて動
作状態信号Ｓ８を生成する反転増幅器であり、抵抗器２
５およびコンデンサ２６とともに積分回路３４を構成し
ている。FIG. 2 shows the disturbance amplification bias circuit 24 shown in FIG.
It is a block diagram which shows the structure of in detail. In the figure, 25 is a resistor, 26 is a capacitor connected to the resistor 25, and the resistor 25 forms a charging circuit for the capacitor 26. Reference numeral 27 denotes an inverting amplifier that is connected in parallel with the capacitor 26 and that generates the operating state signal S8.
An integrating circuit 34 is configured with the capacitor 5 and the capacitor 26.
【００４４】２８は抵抗器２５に接続されてコンデンサ
２６の充電を制御する充電用スイッチであり、変動検出
信号Ｓ７に基づくデューティ信号Ｓ１２（後述する）に
応答して開閉される。２９はコンデンサ２６に並列接続
されてコンデンサ２６の放電を制御する放電用スイッチ
であり、変動検出信号Ｓ７に基づくワンショット信号Ｓ
１３（後述する）に応答して開閉される。３０は充電用
スイッチ２８の他端に接続された直流電源であり、充電
用スイッチ２８の閉成時にコンデンサ２６に充電電力を
供給する。A charging switch 28 is connected to the resistor 25 and controls charging of the capacitor 26, and is opened / closed in response to a duty signal S12 (described later) based on the fluctuation detection signal S7. A discharge switch 29 is connected in parallel with the capacitor 26 and controls the discharge of the capacitor 26. The discharge switch 29 is based on the fluctuation detection signal S7.
It is opened and closed in response to 13 (described later). A DC power source 30 is connected to the other end of the charging switch 28 and supplies charging power to the capacitor 26 when the charging switch 28 is closed.
【００４５】３１は外乱正帰還増幅時の変動検出信号Ｓ
７を直流変動信号Ｓ１１に変換する整流回路、３２は整
流回路３１からの直流変動信号Ｓ１１を波形整形してデ
ューティ信号Ｓ１２を出力する波形整形回路、３３はデ
ューティ信号Ｓ１２によりトリガされてワンショット信
号Ｓ１３を出力するワンショットタイマである。Reference numeral 31 denotes a fluctuation detection signal S at the time of disturbance positive feedback amplification.
7 is a rectification circuit for converting the DC fluctuation signal S11, 32 is a waveform shaping circuit for shaping the DC fluctuation signal S11 from the rectification circuit 31 and outputting the duty signal S12, and 33 is a one-shot signal triggered by the duty signal S12. It is a one-shot timer that outputs S13.
【００４６】図３は外乱増幅バイアス回路２４に関連す
る各信号の時間変動を示す波形図である。次に、図３を
参照しながら、図１および図２に示したこの発明の実施
例１の動作について説明する。まず、理解を容易にする
ために、動作状態信号Ｓ８を生成する外乱増幅バイアス
回路２４の動作に注目して説明する。FIG. 3 is a waveform diagram showing a time variation of each signal related to the disturbance amplification bias circuit 24. Next, the operation of the first embodiment of the present invention shown in FIGS. 1 and 2 will be described with reference to FIG. First, for ease of understanding, the operation of the disturbance amplification bias circuit 24 that generates the operation state signal S8 will be focused and described.
【００４７】この場合、各信号すなわち、正帰還増幅時
の不感帯回路１８から出力される変動検出信号Ｓ７、外
乱増幅バイアス回路２４から出力される動作状態信号Ｓ
８、変動検出信号Ｓ７に基づく直流変動信号Ｓ１１、充
電用スイッチ２８を開閉してコンデンサ２６の充電を制
御するデューティ信号Ｓ１２、および、放電用スイッチ
２９を開閉してコンデンサ２６の放電を制御するワンシ
ョット信号Ｓ１３は、図３に示したタイミングでレベル
変動する。In this case, each signal, that is, the fluctuation detection signal S7 output from the dead zone circuit 18 at the time of positive feedback amplification and the operation state signal S output from the disturbance amplification bias circuit 24.
8, a DC fluctuation signal S11 based on the fluctuation detection signal S7, a duty signal S12 that opens and closes the charging switch 28 to control the charging of the capacitor 26, and a duty signal S12 that opens and closes the discharging switch 29 to control the discharging of the capacitor 26. The level of the shot signal S13 changes at the timing shown in FIG.
【００４８】不感帯回路１８から生成された変動検出信
号Ｓ７は、まず、外乱増幅バイアス回路２４内の整流回
路３１を介して直流変動信号Ｓ１１となり、続いて、波
形整形回路３２を介してパルス状のデューティ信号Ｓ１
２となる。デューティ信号Ｓ１２は、充電用スイッチ２
８に対する開閉制御信号となり、また、ワンショットタ
イマ３３を介して放電用スイッチ２９に対する開閉制御
信号すなわちワンショット信号Ｓ１３となる。The fluctuation detection signal S7 generated from the dead zone circuit 18 first becomes the DC fluctuation signal S11 via the rectifying circuit 31 in the disturbance amplification bias circuit 24, and then the pulse shape signal via the waveform shaping circuit 32. Duty signal S1
It becomes 2. The duty signal S12 is used for the charging switch 2
8 and an opening / closing control signal for the discharge switch 29, that is, a one-shot signal S13 via the one-shot timer 33.
【００４９】充電用スイッチ２８は、デューティ信号Ｓ
１２がＨレベルのときにオンし、積分回路を構成するコ
ンデンサ２６に対して充電制御を行う。一方、ワンショ
ットタイマ３３は、デューティ信号Ｓ１２の最初の立ち
上がり時刻ｔ１１で動作し、ワンショット信号Ｓ１３を
Ｌレベルにする。そして、ワンショットタイマ３３は、
所定時間Ｔの経過後の時刻ｔ１２において動作を完了
し、ワンショット信号Ｓ１３を再びＨレベルにする。The charging switch 28 has a duty signal S.
When 12 is at the H level, it is turned on, and the charging control is performed on the capacitor 26 that constitutes the integrating circuit. On the other hand, the one-shot timer 33 operates at the first rising time t11 of the duty signal S12 and sets the one-shot signal S13 to the L level. And the one-shot timer 33
The operation is completed at time t12 after the elapse of the predetermined time T, and the one-shot signal S13 is set to the H level again.
【００５０】放電用スイッチ２９は、ワンショット信号
Ｓ１３に応答して制御され、ワンショットタイマ３３の
動作中すなわちワンショット信号Ｓ１３がＬレベルの状
態ではオフされ、それ以外の状態ではオンとなり、これ
により、コンデンサ２６の放電制御を行う。The discharge switch 29 is controlled in response to the one-shot signal S13, and is turned off while the one-shot timer 33 is operating, that is, when the one-shot signal S13 is at L level, and is turned on in other states. Thus, the discharge control of the capacitor 26 is performed.
【００５１】ここで、電力変換装置１０（系統連系用イ
ンバータ装置）が正常に運転されている場合、すなわち
図３内の時刻ｔ１１以前においては、不感帯回路１８か
ら変動検出信号Ｓ７が出力されることがないので、上述
したように外乱増幅バイアス回路２４内の積分回路の放
電用スイッチ２９はオン状態であり、外乱増幅バイアス
回路２４からの動作状態信号Ｓ８も０レベルである。Here, when the power converter 10 (inverter for grid interconnection) is operating normally, that is, before time t11 in FIG. 3, the dead zone circuit 18 outputs the fluctuation detection signal S7. Therefore, as described above, the discharge switch 29 of the integrating circuit in the disturbance amplification bias circuit 24 is in the ON state, and the operation state signal S8 from the disturbance amplification bias circuit 24 is also at 0 level.
【００５２】一方、電力変換装置１０が電力系統７から
切り離された場合、すなわち時刻ｔ１１以降において
は、インバータ１２の出力電力Ｐｉが周期外乱発生回路
１９の微小変動信号Ｓ１の出力周波数によって変動する
ので、不感帯回路１８は変動検出信号Ｓ７を出力する。On the other hand, when the power converter 10 is disconnected from the power system 7, that is, after the time t11, the output power Pi of the inverter 12 fluctuates according to the output frequency of the minute fluctuation signal S1 of the periodic disturbance generating circuit 19. The dead zone circuit 18 outputs the fluctuation detection signal S7.
【００５３】したがって、外乱増幅バイアス回路２４内
の波形整形回路３２は、変動検出信号Ｓ７に基づくデュ
ーティ信号Ｓ１２を出力し、ワンショットタイマ３３
は、デューティ信号Ｓ１２に応答して動作し、ワンショ
ット信号Ｓ１３によりコンデンサ２６の放電用スイッチ
２９をオフする。Therefore, the waveform shaping circuit 32 in the disturbance amplification bias circuit 24 outputs the duty signal S12 based on the fluctuation detection signal S7, and the one-shot timer 33.
Operates in response to the duty signal S12 and turns off the discharge switch 29 of the capacitor 26 by the one-shot signal S13.
【００５４】また、デューティ信号Ｓ１２により充電用
スイッチ２８はオンとなり、直流電源３０から抵抗器２
５を介してコンデンサ２６を充電する。その後、コンデ
ンサ２６は、デューティ信号Ｓ１２のＨレベルのタイミ
ングによって充電制御される。Also, the charging switch 28 is turned on by the duty signal S12, and the DC power source 30 causes the resistor 2
The capacitor 26 is charged via 5. After that, the charge of the capacitor 26 is controlled by the timing of the H level of the duty signal S12.
【００５５】このように、充電用スイッチ２８を開閉制
御することにより、外乱増幅バイアス回路２４は、図３
のようにランプ関数的なバイアス電圧からなる動作状態
信号Ｓ８を出力する。これにより、以下に詳述するよう
に、出力電力Ｐｉの変動を顕著にして、短時間（たとえ
ば、１秒以下）で周波数異常検出信号Ｓ６の生成を可能
にする。In this way, by controlling the opening / closing of the charging switch 28, the disturbance amplification bias circuit 24 can be operated as shown in FIG.
As described above, the operation state signal S8 composed of a ramp function bias voltage is output. Thereby, as described in detail below, the fluctuation of the output power Pi is made remarkable, and the frequency abnormality detection signal S6 can be generated in a short time (for example, 1 second or less).
【００５６】なお、ワンショットタイマ３３の所定時間
Ｔは、インバータ１２に対する正帰還増幅が開始された
時刻ｔ１１から、周波数異常を検出してインバータ１２
が停止するまでの時間以上（１秒程度）にあらかじめ設
定しておく。It should be noted that the predetermined time T of the one-shot timer 33 is the time when the positive feedback amplification for the inverter 12 is started from the time t11, and the frequency abnormality is detected and the inverter 12 is detected.
It is set in advance for at least 1 second before the stop.
【００５７】次に、図４に電力変換装置１０に関連する
図４の波形図を参照しながら、この発明の実施例１によ
る異常検出動作について説明する。この場合、周期外乱
発生回路１９から出力される微小変動信号Ｓ１、不感帯
回路１８から出力される変動検出信号Ｓ７、外乱増幅バ
イアス回路２４から出力される動作状態信号Ｓ８、正帰
還信号Ｓ４に動作状態信号Ｓ８を加算した最終的な正帰
還信号Ｓ９、インバータ１２に対する最終的な出力電力
指令となる正帰還指令信号Ｓ５、および、周波数異常検
出回路２０から出力される周波数異常検出信号Ｓ６は、
図４内の実線で示したタイミングでレベル変動する。Next, the abnormality detecting operation according to the first embodiment of the present invention will be described with reference to the waveform diagram of FIG. 4 related to the power converter 10 in FIG. In this case, the minute fluctuation signal S1 output from the periodic disturbance generation circuit 19, the fluctuation detection signal S7 output from the dead zone circuit 18, the operation state signal S8 output from the disturbance amplification bias circuit 24, and the positive feedback signal S4 The final positive feedback signal S9 to which the signal S8 is added, the positive feedback command signal S5 that is the final output power command to the inverter 12, and the frequency abnormality detection signal S6 output from the frequency abnormality detection circuit 20 are
The level changes at the timing shown by the solid line in FIG.
【００５８】まず、電力変換装置１０が電力系統７から
切り離された場合、前述したように、時刻ｔ１１から正
帰還作用による外乱増幅が開始される。このとき、外乱
増幅バイアス回路２４内のコンデンサ２６を含む積分回
路も同時に積分動作を開始し、動作状態信号Ｓ８は、イ
ンバータ１２の出力電力Ｐｉの指令値Ｐｉｒとは反対方
向の電圧すなわち負電圧側にレベルシフトして出力され
る。First, when the power conversion device 10 is disconnected from the power system 7, as described above, the disturbance amplification by the positive feedback action is started from the time t11. At this time, the integration circuit including the capacitor 26 in the disturbance amplification bias circuit 24 also starts the integration operation at the same time, and the operation state signal S8 is the voltage in the direction opposite to the command value Pir of the output power Pi of the inverter 12, that is, the negative voltage side. Is output after being level-shifted to.
【００５９】この動作状態信号Ｓ８は、加算器Ａ３にお
いて、正帰還信号Ｓ４に重畳されて加算され、最終的な
正帰還信号Ｓ９となる。さらに、正帰還信号Ｓ９は、加
算器Ａ２において、出力電力指令回路１４からの指令値
Ｐｉｒと加算され、最終的な正帰還指令信号Ｓ５とな
る。This operation state signal S8 is added and superimposed on the positive feedback signal S4 in the adder A3, and becomes the final positive feedback signal S9. Further, the positive feedback signal S9 is added to the command value Pir from the output power command circuit 14 in the adder A2, and becomes the final positive feedback command signal S5.
【００６０】図４のように、インバータ１２に対する正
帰還指令信号Ｓ５は、外乱増幅バイアス回路２４の動作
により、変動周期および変動幅は正帰還信号Ｓ４と同一
であって且つ時間とともにマイナス（負電圧）方向に低
下する値となる。このため、インバータ１２の出力電力
Ｐｉは、周期外乱発生回路１９から微小変動信号Ｓ１の
変動周期によって増減を繰り返しながら徐々に低下して
いく。As shown in FIG. 4, the positive feedback command signal S5 to the inverter 12 has the same fluctuation period and fluctuation width as the positive feedback signal S4 due to the operation of the disturbance amplification bias circuit 24. The value decreases in the) direction. Therefore, the output power Pi of the inverter 12 gradually decreases while repeatedly increasing and decreasing according to the fluctuation cycle of the minute fluctuation signal S1 from the cycle disturbance generation circuit 19.
【００６１】これにより、速やかに周波数異常検出信号
Ｓ６を生成し、負荷８に対する過電圧の発生を抑制する
ことができる。なお、インバータ１２の停止および連系
用開閉器１１の解列は、従来例と同様に周波数異常等の
検出に応答して行われる。また、外乱増幅バイアス回路
２４は、抵抗器２５およびコンデンサ２６からなる積分
回路と反転増幅器２７とにより容易に構成され得るの
で、コストアップを招くこともない。As a result, the frequency abnormality detection signal S6 can be quickly generated, and the occurrence of overvoltage on the load 8 can be suppressed. The inverter 12 is stopped and the interconnection switch 11 is disconnected in response to the detection of a frequency abnormality or the like as in the conventional example. Further, since the disturbance amplification bias circuit 24 can be easily configured by the integrating circuit including the resistor 25 and the capacitor 26 and the inverting amplifier 27, the cost does not increase.
【００６２】実施例２．なお、上記実施例１では、外乱
増幅バイアス回路２４を積分回路３４で構成したが、フ
ィルタ回路で構成してもよい。以下、外乱増幅バイアス
回路２４をフィルタ回路で構成したこの発明の実施例２
について説明する。Example 2. Although the disturbance amplification bias circuit 24 is configured by the integration circuit 34 in the first embodiment, it may be configured by a filter circuit. Embodiment 2 of the present invention in which the disturbance amplification bias circuit 24 is composed of a filter circuit will be described below.
Will be described.
【００６３】図５はこの発明の実施例２による外乱増幅
バイアス回路２４を示す構成図であり、図５において、
２５〜２７および３１は前述と同様のものである。３５
は整流回路３１からの直流変動信号Ｓ１１を平滑するた
めのフィルタ回路であり、整流回路３１に接続された抵
抗器２５および３７と、抵抗器３７に並列接続されたコ
ンデンサ２６と、コンデンサ２６に並列接続された反転
増幅器２７とにより構成されている。FIG. 5 is a block diagram showing a disturbance amplification bias circuit 24 according to the second embodiment of the present invention. In FIG.
25-27 and 31 are the same as described above. 35
Is a filter circuit for smoothing the DC fluctuation signal S11 from the rectifier circuit 31, and includes resistors 25 and 37 connected to the rectifier circuit 31, a capacitor 26 connected in parallel with the resistor 37, and a capacitor 26 connected in parallel with the capacitor 26. And an inverting amplifier 27 connected thereto.
【００６４】次に、図６の波形図を参照しながら、図１
および図５に示したこの発明の実施例２の動作について
説明する。前述と同様に、電力変換装置１０が電力系統
７から切り離されて正帰還ループが動作すると、不感帯
回路１８から変動検出信号Ｓ７が出力される。外乱増幅
バイアス回路２４に入力された変動検出信号Ｓ７は、整
流回路３１を介して直流変動信号Ｓ１１となり、さらに
フィルタ回路２６を介して平滑され、バイアス信号すな
わち動作状態信号Ｓ８となって出力される。Next, referring to the waveform diagram of FIG.
The operation of the second embodiment of the present invention shown in FIG. 5 will be described. Similarly to the above, when the power converter 10 is disconnected from the power system 7 and the positive feedback loop operates, the dead zone circuit 18 outputs the fluctuation detection signal S7. The fluctuation detection signal S7 input to the disturbance amplification bias circuit 24 becomes the DC fluctuation signal S11 via the rectifier circuit 31, is smoothed via the filter circuit 26, and is output as the bias signal, that is, the operation state signal S8. .
【００６５】こうして得られた動作状態信号Ｓ８は、図
６に示したように、負電圧方向に徐々に減少し、実施例
１の場合と同様に作用する。ここで、実施例１と比較す
るため、実施例２による動作状態信号Ｓ８を図４中に記
載すると、たとえば一点鎖線で示したようになる。この
場合も、外乱増幅バイアス回路２４をフィルタ回路３５
で容易に構成することができ、特にコストアップにつな
がることはない。The operation state signal S8 thus obtained gradually decreases in the negative voltage direction, as shown in FIG. 6, and operates similarly to the case of the first embodiment. Here, in order to compare with the first embodiment, the operation state signal S8 according to the second embodiment is described in FIG. 4, for example, as shown by a dashed line. Also in this case, the disturbance amplification bias circuit 24 is replaced by the filter circuit 35.
Can be easily configured, and does not particularly increase the cost.
【００６６】実施例３．なお、上記各実施例では、周波
数異常検出回路２０を用いて連系用開閉器１１を制御し
たが、インバータ１２の出力電力Ｐｉの最終的な指令値
すなわち正帰還指令信号Ｓ５の異常を検出して開閉制御
してもよい。以下、電力指令異常検出回路を用いて連系
用開閉器を制御するようにしたこの発明の実施例３につ
いて説明する。Example 3. Although the frequency abnormality detection circuit 20 is used to control the interconnection switch 11 in each of the above-described embodiments, the abnormality of the final command value of the output power Pi of the inverter 12, that is, the positive feedback command signal S5 is detected. Opening and closing may be controlled. The third embodiment of the present invention, in which the power switch abnormality detection circuit is used to control the interconnection switch, will be described below.
【００６７】図７はこの発明の実施例３を示す構成図で
あり、５〜１９、２２〜２４および６１は前述と同様の
ものである。この場合、電力変換装置１０は、電力系統
７から切り離されてインバータ１２の正帰還作用により
外乱増幅されたときに、インバータ１２に対する正帰還
指令信号Ｓ５の異常を検出して速やかに保護動作を行
う。FIG. 7 is a block diagram showing a third embodiment of the present invention, in which 5-19, 22-24 and 61 are the same as those described above. In this case, the power conversion device 10 detects an abnormality of the positive feedback command signal S5 to the inverter 12 and promptly performs the protection operation when the power conversion device 10 is disconnected from the power system 7 and is subjected to disturbance amplification by the positive feedback action of the inverter 12. .
【００６８】図７において、４０はインバータ１２の電
力制御回路１５に対する正帰還指令信号Ｓ５の異常を検
出する電力指令異常検出回路であり、図１内の周波数異
常検出回路２０に代えて設けられている。電力指令異常
検出回路４０は、正帰還指令信号Ｓ５と電力指令規定値
Ｐｒとを比較し、正帰還指令信号Ｓ５が電力指令規定値
Ｐｒ以下（負極性）となったときに異常判定し、指令異
常検出信号Ｓ４０を出力する。In FIG. 7, reference numeral 40 denotes a power command abnormality detection circuit for detecting an abnormality of the positive feedback command signal S5 for the power control circuit 15 of the inverter 12, which is provided in place of the frequency abnormality detection circuit 20 in FIG. There is. The power command abnormality detection circuit 40 compares the positive feedback command signal S5 with the power command specified value Pr, and when the positive feedback command signal S5 becomes equal to or less than the power command specified value Pr (negative polarity), determines an error and issues a command. The abnormality detection signal S40 is output.
【００６９】４１は電力指令異常検出回路４０に対して
異常判定基準となる電力指令規定値Ｐを出力する電力指
令規定値発生回路である。指令異常検出信号Ｓ４０は、
連系用開閉器１１の開閉制御を行うとともに、たとえば
電力制御回路１５に入力されて、インバータ１２の停止
を行う。Reference numeral 41 is a power command prescribed value generation circuit which outputs a power command prescribed value P serving as an abnormality determination reference to the power command abnormality detection circuit 40. The command abnormality detection signal S40 is
The open / close control of the interconnection switch 11 is performed, and the inverter 12 is stopped by being input to the power control circuit 15, for example.
【００７０】次に、図８の波形図を参照しながら、この
発明の実施例３の動作について説明する。電力変換装置
１０は、インバータ１２の停止時を除いて、常に電力系
統７側または負荷８側に電力を供給しており、インバー
タ１２に対する最終的な指令値すなわち正帰還指令信号
Ｓ５は正極性の電圧値となる。Next, the operation of the third embodiment of the present invention will be described with reference to the waveform chart of FIG. The power conversion device 10 always supplies power to the power system 7 side or the load 8 side except when the inverter 12 is stopped, and the final command value for the inverter 12, that is, the positive feedback command signal S5 has a positive polarity. It becomes a voltage value.
【００７１】これに対して、正帰還指令信号Ｓ５が負極
性電圧になると、インバータ１２は電力出力手段９（直
流）側を充電するモードとなり、系統連系用インバータ
装置として運転できなくなる。したがって、インバータ
１２の正帰還指令信号Ｓ５（出力電力指令）の極性を参
照し、もし負極性が判断されれば異常を検出することが
できる。On the other hand, when the positive feedback command signal S5 has a negative voltage, the inverter 12 is in a mode for charging the power output means 9 (DC) side, and cannot be operated as a grid interconnection inverter device. Therefore, by referring to the polarity of the positive feedback command signal S5 (output power command) of the inverter 12, if the negative polarity is judged, the abnormality can be detected.
【００７２】図８のように、正帰還指令信号Ｓ５は、電
力変換装置１０が電力系統７から切り離されたときに負
極性方向にシフトするため、前述と同様に、時刻ｔ１３
において速やかに指令異常検出信号Ｓ４０が出力され、
連系用開閉器１１をオフにするとともにインバータ１２
を停止させることができる。As shown in FIG. 8, the positive feedback command signal S5 shifts in the negative direction when the power converter 10 is disconnected from the power system 7, and therefore, as described above, at time t13.
Promptly outputs the command abnormality detection signal S40,
The switch 12 for interconnection is turned off and the inverter 12
Can be stopped.
【００７３】すなわち、インバータ１２に対する正帰還
指令信号Ｓ５は、外乱増幅が開始された時刻ｔ１１か
ら、外乱周期の周波数で変動しながら、正極性から負極
性側に徐々に移行し、電力指令異常検出回路４０は、正
帰還指令信号Ｓ５の電圧値が電力指令規定値Ｐｒ以下と
なった時刻ｔ１３において、インバータ１２に対する電
力指令の異常と判断して指令異常検出信号Ｓ４０を出力
する。以下、インバータ１２が停止され且つ連系用開閉
器１１が解列され、過電圧からの保護動作が行われる。That is, the positive feedback command signal S5 to the inverter 12 gradually changes from the positive polarity side to the negative polarity side while varying at the frequency of the disturbance cycle from the time t11 when the disturbance amplification is started, and the power instruction abnormality detection is performed. The circuit 40 determines that the power command to the inverter 12 is abnormal at time t13 when the voltage value of the positive feedback command signal S5 becomes equal to or lower than the power command specified value Pr, and outputs the command abnormality detection signal S40. Thereafter, the inverter 12 is stopped, the interconnection switch 11 is disconnected, and the protection operation from overvoltage is performed.
【００７４】実施例４．なお、上記実施例３では、電力
指令異常検出回路４０を用いてインバータ１２の停止お
よび連系用開閉器１１の開放を行うようにしたが、イン
バータ１２の出力電圧Ｖｉの瞬時交流不足電圧の検出結
果と外乱増幅バイアス回路２４からのデューティ信号Ｓ
１２との論理積条件を用いてもよい。以下、瞬時交流不
足電圧検出回路およびアンド回路を用いて連系用開閉器
１１を制御するようにしたこの発明の実施例４について
説明する。Example 4. In the third embodiment, the power command abnormality detection circuit 40 is used to stop the inverter 12 and open the interconnection switch 11. However, detection of the instantaneous AC undervoltage of the output voltage Vi of the inverter 12 is detected. Results and duty signal S from the disturbance amplification bias circuit 24
A logical product condition with 12 may be used. A fourth embodiment of the present invention in which the interconnection switch 11 is controlled by using the instantaneous AC undervoltage detection circuit and the AND circuit will be described below.
【００７５】図９はこの発明の実施例４を示す構成図で
あり、７〜１９、２２〜２４および６１は前述と同様の
ものである。この場合、電力変換装置１０は、電力系統
７から切り離されてインバータ１２の正帰還作用により
外乱増幅されたときに、外乱増幅バイアス回路２４から
出力されるデューティ信号Ｓ１２と、瞬時交流不足電圧
検出出力との論理積条件により速やかに保護動作を行
う。FIG. 9 is a block diagram showing a fourth embodiment of the present invention, and 7 to 19, 22 to 24 and 61 are the same as those described above. In this case, when the power conversion device 10 is disconnected from the power system 7 and the disturbance is amplified by the positive feedback action of the inverter 12, the duty signal S12 output from the disturbance amplification bias circuit 24 and the instantaneous AC undervoltage detection output. The protection operation is promptly performed depending on the logical product condition with.
【００７６】図９において、４２はインバータ１２の出
力側の瞬時交流不足電圧を検出する瞬時交流不足電圧検
出回路であり、インバータ１２の出力電圧Ｖｉの瞬時交
流不足電圧を検出すると不足電圧検出信号Ｓ２１を出力
する。In FIG. 9, reference numeral 42 is an instantaneous AC undervoltage detection circuit for detecting the instantaneous AC undervoltage on the output side of the inverter 12. When the instantaneous AC undervoltage of the output voltage Vi of the inverter 12 is detected, the undervoltage detection signal S21. Is output.
【００７７】４３は連系用開閉器１１を制御するための
アンド回路であり、外乱増幅バイアス回路２４からのデ
ューティ信号Ｓ１２と、瞬時交流不足電圧検出回路４２
からの不足電圧検出信号Ｓ２１との論理積条件をとり、
周波数異常検出信号Ｓ６として出力する。An AND circuit 43 controls the interconnection switch 11, and the duty signal S12 from the disturbance amplification bias circuit 24 and the instantaneous AC undervoltage detection circuit 42.
From the undervoltage detection signal S21 from
The frequency abnormality detection signal S6 is output.
【００７８】図１０は図９内の各信号の時間変動を示す
波形図、図１１は図９内の瞬時交流不足電圧検出回路４
２の内部を具体的に示す構成図、図１２は図１１内の各
信号の時間変動を示す波形図である。図１０において、
インバータ１２の出力電圧Ｖｉは、実効値（振幅）の大
きさが示されており、図１２においては実際の波形が示
されている。FIG. 10 is a waveform diagram showing the time variation of each signal in FIG. 9, and FIG. 11 is the instantaneous AC undervoltage detection circuit 4 in FIG.
2 is a configuration diagram specifically showing the inside of FIG. 2, and FIG. 12 is a waveform diagram showing the time variation of each signal in FIG. In FIG.
The output voltage Vi of the inverter 12 shows the magnitude of the effective value (amplitude), and the actual waveform is shown in FIG.
【００７９】図１１において、４４はインバータ１２の
出力電圧Ｖｉの正極性側の交流不足電圧を検出する正電
圧側不足電圧検出回路、４５は負極性側の交流不足電圧
を検出する負電圧側不足電圧検出回路である。４６は異
常検出時に不足電圧検出信号Ｓ２１を生成するノア回路
であり、正電圧側不足電圧検出回路４４および負電圧側
不足電圧検出回路４５からの各不足電圧検出信号Ｓ２４
およびＳ２５の論理和をとり、不足電圧検出信号Ｓ２１
として出力する。In FIG. 11, reference numeral 44 is a positive voltage side undervoltage detection circuit for detecting a positive side AC undervoltage of the output voltage Vi of the inverter 12, and 45 is a negative voltage side shortage for detecting a negative side AC undervoltage. It is a voltage detection circuit. Reference numeral 46 denotes a NOR circuit that generates an undervoltage detection signal S21 when an abnormality is detected, and each undervoltage detection signal S24 from the positive voltage side undervoltage detection circuit 44 and the negative voltage side undervoltage detection circuit 45.
And S25 are ORed to obtain an undervoltage detection signal S21
Output as
【００８０】４７ａおよび４７ｂは各不足電圧検出回路
４４および４５内の半波整流回路であり、それぞれ出力
電圧Ｖｉから正極性電圧または負極性電圧を弁別し、半
波整流信号Ｓ２２を出力する。以下、各要素の符号にａ
またはｂを付して、正電圧側または負電圧側の各不足電
圧検出回路４４または４５に対応させ、信号に関して
は、代表的に正電圧側の不足電圧検出回路４４のみに符
号を付すものとする。Reference numerals 47a and 47b denote half-wave rectification circuits in the undervoltage detection circuits 44 and 45, which discriminate positive voltage or negative voltage from the output voltage Vi and output a half-wave rectified signal S22. Hereinafter, the symbols of the respective elements are a
Or, b is added to correspond to the undervoltage detection circuit 44 or 45 on the positive voltage side or the negative voltage side, and regarding the signal, only the undervoltage detection circuit 44 on the positive voltage side is typically denoted by a symbol. To do.
【００８１】４８ａおよび４８ｂは半波整流信号Ｓ２２
の電圧レベルを判別して比較結果信号Ｓ２３を出力する
比較判別回路、４９ａおよび４９ｂは比較判別回路４８
ａおよび４８ｂの比較基準Ｓ２２ｒを生成する比較基準
発生回路、５０ａおよび５０ｂは比較結果信号Ｓ２３に
応答してパルス状の不足電圧検出信号Ｓ２４およびＳ２
５を出力するワンショットタイマである。48a and 48b are half-wave rectified signals S22
Of the comparison discrimination circuit for discriminating the voltage level of the comparison result signal S23 and outputting the comparison result signal S23.
A comparison reference generating circuit for generating the comparison reference S22r of a and 48b, 50a and 50b are pulsed undervoltage detection signals S24 and S2 in response to the comparison result signal S23.
It is a one-shot timer that outputs 5.
【００８２】次に、図１０および図１２を参照しなが
ら、図９および図１１に示したこの発明の実施例４によ
る瞬時交流不足電圧検出動作について説明する。変圧器
１６によって検出されるインバータ１２の交流側の出力
電圧Ｖｉは、図１０および図１２のように、時間ととも
に実効値が減少するものとする。Next, with reference to FIGS. 10 and 12, the instant AC undervoltage detection operation according to the fourth embodiment of the present invention shown in FIGS. 9 and 11 will be described. The output voltage Vi on the AC side of the inverter 12 detected by the transformer 16 has an effective value that decreases with time as shown in FIGS. 10 and 12.
【００８３】ここで、正電圧側不足電圧検出回路４４に
注目すると、比較判別回路４８ａは、半波整流信号Ｓ２
２が比較基準Ｓ２２ｒ（不足電圧検出レベル）よりも大
きいときに、Ｈレベルの比較結果信号Ｓ２３を出力す
る。Here, paying attention to the positive voltage side undervoltage detection circuit 44, the comparison / determination circuit 48a determines that the half-wave rectified signal S2
When 2 is larger than the comparison reference S22r (undervoltage detection level), the H level comparison result signal S23 is output.
【００８４】ワンショットタイマ５０ａは、比較結果信
号Ｓ２３に応答して動作を開始し、所定時間経過後に動
作を完了する。つまり、比較結果信号Ｓ２３の立ち上が
りタイミングでＨレベルとなり、所定時間にわたってＨ
レベルを保持するパルス信号を不足電圧検出信号Ｓ２４
として出力する。なお、ワンショットタイマ５０ａの動
作時間は、出力電圧Ｖｉの周波数の１／２程度に設定さ
れている。The one-shot timer 50a starts its operation in response to the comparison result signal S23, and completes its operation after a lapse of a predetermined time. That is, it becomes H level at the rising timing of the comparison result signal S23, and remains at H level for a predetermined time.
The undervoltage detection signal S24 is used as the pulse signal that holds the level.
Output as The operating time of the one-shot timer 50a is set to about 1/2 of the frequency of the output voltage Vi.
【００８５】負電圧側不足電圧検出回路４５についても
上記と同様であり、不足電圧検出信号Ｓ２５を出力す
る。ノア回路４６は、正負両極性の不足電圧検出回路４
４および４５からの不足電圧検出信号Ｓ２４およびＳ２
５がともにＬレベルのときに、不足電圧検出信号Ｓ２１
を出力する。The negative voltage side undervoltage detection circuit 45 is also similar to the above, and outputs the undervoltage detection signal S25. The NOR circuit 46 is the undervoltage detection circuit 4 for both positive and negative polarities.
Undervoltage detection signals S24 and S2 from 4 and 45
When both 5 are at the L level, the undervoltage detection signal S21
Is output.
【００８６】たとえば、図１２においては、半波整流信
号Ｓ２２（検出電圧）が比較基準Ｓ２２ｒ（不足電圧レ
ベル）よりも低下した時刻ｔ１４で不足電圧が検出さ
れ、瞬時交流不足電圧検出回路４２が動作することにな
る。For example, in FIG. 12, the undervoltage is detected at time t14 when the half-wave rectified signal S22 (detection voltage) becomes lower than the comparison reference S22r (undervoltage level), and the instantaneous AC undervoltage detection circuit 42 operates. Will be done.
【００８７】電力変換装置１０が正常に運転されている
場合（図１０内の時刻ｔ１以前）は、周期外乱発生回路
１９からの微小変動信号Ｓ１の周期変動にともなって、
インバータ１２の出力電圧Ｖｉも微小ながら周期変動し
ている。しかし、交流の出力電圧Ｖｉの実効値は、電力
系統７側に固定されているため、図１０に示したように
一定である。When the power converter 10 is operating normally (before the time t1 in FIG. 10), the minute fluctuation signal S1 from the cycle disturbance generating circuit 19 causes a cycle fluctuation,
The output voltage Vi of the inverter 12 also fluctuates slightly, but periodically. However, the effective value of the AC output voltage Vi is fixed on the side of the power system 7 and is therefore constant as shown in FIG.
【００８８】次に、電力変換装置１０が電力系統７から
切り離された場合（時刻ｔ１以降）のインバータ１２の
出力電圧Ｖｉは、インバータ１２の出力電力Ｐｉに比例
した電圧値となる。Next, the output voltage Vi of the inverter 12 when the power conversion device 10 is disconnected from the power system 7 (after time t1) has a voltage value proportional to the output power Pi of the inverter 12.
【００８９】すなわち、電力系統７から切り離された場
合のインバータ１２の出力電力Ｐｉは、前述したように
周期外乱発生回路１９からの微小変動信号Ｓ１の周期変
動で変動しながら徐々に低下するため、図１０のように
出力電圧Ｖｉの実効値も低下する。したがって、このよ
うな出力電圧Ｖｉの低下を瞬時交流不足電圧検出回路４
２により検出し、不足電圧検出信号Ｓ２１をアンド回路
４３に出力する。That is, the output power Pi of the inverter 12 when disconnected from the power system 7 gradually decreases while varying with the periodic fluctuation of the minute fluctuation signal S1 from the periodic disturbance generating circuit 19 as described above. As shown in FIG. 10, the effective value of the output voltage Vi also decreases. Therefore, such a decrease in the output voltage Vi is detected by the instantaneous AC undervoltage detection circuit 4
2 and outputs the undervoltage detection signal S21 to the AND circuit 43.
【００９０】一方、前述と同様に、正帰還増幅時におい
ては、外乱増幅バイアス回路２４が動作するため、デュ
ーティ信号Ｓ１２もアンド回路４３に入力される。アン
ド回路４３は、不足電圧検出信号Ｓ２１およびデューテ
ィ信号Ｓ１２の論理積条件により、時刻ｔ１３において
周波数異常検出信号Ｓ６を出力し、インバータ１２の停
止および連系用開閉器１１を解列を行う。On the other hand, similarly to the above, during the positive feedback amplification, since the disturbance amplification bias circuit 24 operates, the duty signal S12 is also input to the AND circuit 43. The AND circuit 43 outputs the frequency abnormality detection signal S6 at time t13 according to the logical product condition of the undervoltage detection signal S21 and the duty signal S12, stops the inverter 12, and disconnects the interconnection switch 11.
【００９１】実施例５．なお、上記各実施例では、外乱
増幅バイアス回路２４を設け、インバータ１２に対する
正帰還指令信号Ｓ５を動作状態信号Ｓ８により負極性側
にシフトさせたが、リミッタ回路を用いて正帰還指令信
号Ｓ５の正極性側を制限するようにしてもよい。以下、
外乱増幅バイアス回路２４に代えてリミッタ回路を用い
たこの発明の実施例５について説明する。Example 5. In each of the above embodiments, the disturbance amplification bias circuit 24 is provided, and the positive feedback command signal S5 for the inverter 12 is shifted to the negative side by the operating state signal S8. However, the limiter circuit is used to shift the positive feedback command signal S5. You may make it limit the positive polarity side. Less than,
A fifth embodiment of the present invention in which a limiter circuit is used instead of the disturbance amplification bias circuit 24 will be described.
【００９２】図１３はこの発明の実施例５を示す構成図
であり、７〜１９、２０〜２４は前述と同様のものであ
る。この場合、電力変換装置１０は、電力系統７から切
り離されてインバータ１２の正帰還作用により外乱増幅
されたときに、増幅された変動検出信号Ｓ７の上限を定
常運転時と同一レベルに制限して過電圧を抑制し、速や
かに保護動作を行う。FIG. 13 is a block diagram showing a fifth embodiment of the present invention, and 7 to 19 and 20 to 24 are the same as those described above. In this case, the power conversion device 10 limits the upper limit of the amplified fluctuation detection signal S7 to the same level as during steady operation when the power conversion device 10 is disconnected from the power system 7 and is subjected to disturbance amplification by the positive feedback action of the inverter 12. Overvoltage is suppressed and protection operation is promptly performed.
【００９３】図１３において、５１は外乱増幅された変
動検出信号Ｓ７を制限するリミッタ回路であり、インバ
ータ１２の出力電力指令値を示す正帰還指令信号Ｓ５を
制限するために、不感帯回路１８と電力制御回路１５と
の間に挿入されている。図１４はリミッタ回路５１の具
体例を示す回路構成図であり、図１４に示したように、
リミッタ回路５１は、以下の要素５２〜６０により構成
されている。In FIG. 13, reference numeral 51 is a limiter circuit for limiting the fluctuation detection signal S7 amplified by the disturbance. In order to limit the positive feedback command signal S5 indicating the output power command value of the inverter 12, the dead band circuit 18 and the power are supplied. It is inserted between the control circuit 15 and the control circuit 15. FIG. 14 is a circuit configuration diagram showing a specific example of the limiter circuit 51. As shown in FIG.
The limiter circuit 51 is composed of the following elements 52 to 60.
【００９４】５２は外乱増幅された変動検出信号Ｓ７を
ディジタル信号に変換するための波形整形回路、５３は
波形整形回路５２からのディジタル信号により動作して
ワンショット信号Ｓ５０を出力するワンショットタイマ
である。ワンショットタイマ５３の動作時間は、外乱増
幅が開始されてから周波数異常検出回路２０によりイン
バータ１２を停止するまでの時間（約１秒程度）以上に
設定されている。Reference numeral 52 denotes a waveform shaping circuit for converting the disturbance-amplified fluctuation detection signal S7 into a digital signal, and 53 is a one-shot timer which operates by the digital signal from the waveform shaping circuit 52 and outputs a one-shot signal S50. is there. The operation time of the one-shot timer 53 is set to be longer than the time (about 1 second) from the start of the disturbance amplification to the stop of the inverter 12 by the frequency abnormality detection circuit 20.
【００９５】５４はインバータ１２に対する最終的な出
力電力指令値（正帰還指令信号Ｓ５）を記憶する記憶回
路であり、直列接続された反転増幅器５８ａおよび５８
ｂと、反転増幅器５８ｂの両端間に接続された抵抗器５
９ａと、反転増幅器５８ｂの入力端子側に挿入された抵
抗器５９ｂと、抵抗器５９ａに並列接続されたコンデン
サ６０とにより構成されている。Reference numeral 54 is a memory circuit for storing the final output power command value (positive feedback command signal S5) for the inverter 12, and inverting amplifiers 58a and 58 connected in series.
b and a resistor 5 connected across the inverting amplifier 58b.
9a, a resistor 59b inserted on the input terminal side of the inverting amplifier 58b, and a capacitor 60 connected in parallel with the resistor 59a.
【００９６】５５は外乱増幅時にワンショット信号Ｓ５
０によりオンするａ接点からなるスイッチであり、反転
増幅器５８ａの出力端子側に挿入されている。５６は定
常運転時にオンしてワンショット信号Ｓ５０によりオフ
するｂ接点からなるスイッチであり、反転増幅器５８ｂ
の入力端子側に挿入されている。各スイッチ５５および
５６は、ワンショット信号Ｓ５０に応答して相補的に開
閉制御される。５７はスイッチ５５と記憶回路５４内の
反転増幅器５８ａの入力端子との間に挿入されたダイオ
ードである。55 is a one-shot signal S5 during amplification of the disturbance.
The switch is an a-contact that is turned on by 0, and is inserted in the output terminal side of the inverting amplifier 58a. Reference numeral 56 denotes a switch having a b-contact which is turned on during steady operation and turned off by the one-shot signal S50, and is an inverting amplifier 58b.
Is inserted in the input terminal side of. The switches 55 and 56 are complementarily controlled to open / close in response to the one-shot signal S50. Reference numeral 57 is a diode inserted between the switch 55 and the input terminal of the inverting amplifier 58a in the memory circuit 54.
【００９７】次に、図１５の波形図を参照しながら、図
１３および図１４に示したこの発明の実施例５の動作に
ついて説明する。前述したように、変動検出信号Ｓ７
は、電力変換装置１０が電力系統７から切り離されたと
きに不感帯回路１８から出力される。Next, the operation of the fifth embodiment of the present invention shown in FIGS. 13 and 14 will be described with reference to the waveform chart of FIG. As described above, the fluctuation detection signal S7
Is output from the dead zone circuit 18 when the power conversion device 10 is disconnected from the power system 7.
【００９８】この場合、変動検出信号Ｓ７は、リミッタ
回路５１に入力され、リミッタ回路５１内の波形整形回
路５２によりディジタル信号となり、さらに、ディジタ
ル信号により駆動されるワンショットタイマ５３を介し
てワンショット信号Ｓ５０となる。In this case, the fluctuation detection signal S7 is input to the limiter circuit 51, becomes a digital signal by the waveform shaping circuit 52 in the limiter circuit 51, and is further shot by the one-shot timer 53 driven by the digital signal. It becomes the signal S50.
【００９９】まず、インバータ１２が正常に運転されて
いる場合（図１５内の時刻ｔ１１以前の期間）において
は、前述したように不感帯回路１８から変動検出信号Ｓ
７が出力されないため、波形整形回路５２からのディジ
タル信号も出力されず、ワンショットタイマ５３は動作
しない。First, when the inverter 12 is operating normally (the period before the time t11 in FIG. 15), the dead band circuit 18 outputs the fluctuation detection signal S as described above.
Since 7 is not output, the digital signal from the waveform shaping circuit 52 is also not output, and the one-shot timer 53 does not operate.
【０１００】したがって、ワンショット信号Ｓ５０はＬ
レベルのままであり、図１４に示したように、スイッチ
５５はオフ、スイッチ５６はオン状態である。Therefore, the one-shot signal S50 is L
The level is still maintained, and the switch 55 is off and the switch 56 is on, as shown in FIG.
【０１０１】このとき、反転増幅器５８ｂは、定常時に
おけるインバータ１２の出力電力指令値すなわち正帰還
指令信号Ｓ５を電源として、抵抗器５９ａを介してコン
デンサ６０を充電する。なお、反転増幅器５８ｂは一次
遅れ系を構成しているため、正帰還指令信号Ｓ５が変化
しても、コンデンサ６０の充電電圧は、正帰還指令信号
Ｓ５と同一の電圧値になる。At this time, the inverting amplifier 58b charges the capacitor 60 via the resistor 59a using the output power command value of the inverter 12 in the steady state, that is, the positive feedback command signal S5 as a power source. Since the inverting amplifier 58b constitutes a first-order lag system, even if the positive feedback command signal S5 changes, the charging voltage of the capacitor 60 becomes the same voltage value as the positive feedback command signal S5.
【０１０２】次に、インバータ１２を含む電力変換装置
１０が電力系統７から切り離された場合（図１５内の時
刻ｔ１１）においては、不感帯回路１８からの変動検出
信号Ｓ７には、周期外乱発生回路１９からの微小変動信
号Ｓ１の周期変動が現れる。したがって、変動検出信号
Ｓ７のディジタル信号によりワンショットタイマ５３が
動作し、ワンショット信号Ｓ５０はＨレベルになる。Next, when the power conversion device 10 including the inverter 12 is disconnected from the power system 7 (time t11 in FIG. 15), the fluctuation detection signal S7 from the dead zone circuit 18 includes the periodic disturbance generation circuit. The periodic fluctuation of the minute fluctuation signal S1 from 19 appears. Therefore, the one-shot timer 53 operates by the digital signal of the fluctuation detection signal S7, and the one-shot signal S50 becomes H level.
【０１０３】Ｈレベルのワンショット信号Ｓ５０によ
り、スイッチ５５はオン状態、スイッチ５６はオフ状態
となり、記憶回路５４はリミッタ回路として動作するよ
うになる。このとき、正帰還指令信号Ｓ５に対する制限
値は、電力変換装置１０が電力系統７から切り離される
直前のインバータ１２の出力電力指令値である。The H-level one-shot signal S50 turns on the switch 55 and turns off the switch 56, and the memory circuit 54 operates as a limiter circuit. At this time, the limit value for the positive feedback command signal S5 is the output power command value of the inverter 12 immediately before the power conversion device 10 is disconnected from the power system 7.
【０１０４】したがって、外乱増幅時の正帰還指令信号
Ｓ５の上限電圧Ｖｏ（図１４参照）は、インバータ１２
が電力系統７から切り離される直前の値であり、過電圧
が発生することはない。Therefore, the upper limit voltage Vo (see FIG. 14) of the positive feedback command signal S5 at the time of amplifying the disturbance is determined by the inverter 12
Is a value immediately before being disconnected from the power system 7, and overvoltage does not occur.
【０１０５】この場合も、リミッタ回路５１は、一般的
な回路素子、すなわち、反転増幅器５８ａおよび５８ｂ
を含む記憶回路５４と、スイッチ５５および５６と、ダ
イオード５７とにより容易に構成することができる。な
お、インバータ１２の停止および連系用開閉器１１の解
列は、前述と同様に周波数異常検出回路２０からの周波
数異常検出信号Ｓ６に応答して行われる。Also in this case, the limiter circuit 51 includes the general circuit elements, that is, the inverting amplifiers 58a and 58b.
Can be easily configured by the memory circuit 54 including, the switches 55 and 56, and the diode 57. The inverter 12 is stopped and the disconnecting switch 11 is disconnected in response to the frequency abnormality detection signal S6 from the frequency abnormality detection circuit 20 as described above.
【０１０６】[0106]
【発明の効果】以上のようにこの発明の請求項１によれ
ば、直流電力を交流の出力電力に変換するインバータ
と、出力電力の指令値を生成する出力電力指令回路と、
指令値に応じてインバータを制御する電力制御回路と、
インバータの出力電力の変動を電力制御回路に正帰還し
て増大させる有効電力変動手段とを備え、電力系統と連
系して負荷に電力を供給する系統連系システムの電力変
換装置により構成され、有効電力変動手段は、インバー
タの出力電圧から周波数変動量を検出して特定周波数の
帯域を抽出するためのバンドパスフィルタを含む周波数
変動検出回路と、周波数変動量が所定値以上のときに変
動検出信号を出力する不感帯回路と、変動検出信号を増
幅する増幅器と、特定周波数の微小変動を与えるための
微小変動信号を出力する周期外乱発生回路とを有し、増
幅された変動検出信号および微小変動信号をインバータ
に対する正帰還信号として、インバータの出力電力の変
動を増大させる系統連系用インバータ装置において、増
幅器に並列接続されて動作状態信号を出力する外乱増幅
バイアス回路を設け、動作状態信号は、正帰還信号に重
畳され、正帰還信号の変動分の絶対値を変化させずに、
変動分全体を負電圧側にシフトさせるようにしたので、
電力変換装置が電力系統から分離されたときに、過電圧
を発生することなく、速やかに解列することのできる系
統連系用インバータ装置が得られる効果がある。As described above, according to claim 1 of the present invention, an inverter for converting DC power into AC output power, an output power command circuit for generating a command value of the output power,
A power control circuit for controlling the inverter according to the command value,
An active power fluctuation unit that positively feeds back fluctuations in the output power of the inverter to the power control circuit to increase, and is configured by a power conversion device of a grid connection system that supplies power to the load by connecting with the power grid. The active power fluctuation means includes a frequency fluctuation detection circuit including a bandpass filter for detecting a frequency fluctuation amount from the output voltage of the inverter and extracting a band of a specific frequency, and fluctuation detection when the frequency fluctuation amount is equal to or more than a predetermined value. A dead band circuit that outputs a signal, an amplifier that amplifies the fluctuation detection signal, and a periodic disturbance generation circuit that outputs a minute fluctuation signal for giving a minute fluctuation of a specific frequency, and the amplified fluctuation detection signal and minute fluctuation The signal is used as a positive feedback signal for the inverter, and is connected in parallel to the amplifier in the grid interconnection inverter device that increases fluctuations in the output power of the inverter. The disturbance amplifier bias circuit which outputs an operating state signal Te is provided, operation status signal is superimposed on the positive feedback signal, without changing the absolute value of the variation amount of the positive feedback signal,
Since the whole variation is shifted to the negative voltage side,
When the power conversion device is separated from the power system, there is an effect that a grid interconnection inverter device that can be quickly disconnected without generating an overvoltage is obtained.
【０１０７】また、この発明の請求項２によれば、請求
項１において、インバータの出力電力の最終的な指令値
を示す正帰還指令信号が所定の負極性電圧になったこと
を検出する電力指令異常検出手段を設け、インバータ
は、電力指令異常検出手段から出力される指令異常検出
信号に応答して停止されるようにしたので、電力変換装
置が電力系統から分離されたときに、過電圧を発生する
ことなく、速やかに解列することのできる系統連系用イ
ンバータ装置が得られる効果がある。According to a second aspect of the present invention, in the first aspect, the power for detecting that the positive feedback command signal indicating the final command value of the output power of the inverter becomes the predetermined negative polarity voltage. Since the command abnormality detection means is provided and the inverter is stopped in response to the command abnormality detection signal output from the power command abnormality detection means, when the power conversion device is separated from the power system, the overvoltage is prevented. There is an effect that an inverter device for system interconnection that can be rapidly disconnected without being generated is obtained.
【０１０８】また、この発明の請求項３によれば、請求
項１において、インバータの瞬時的な交流不足電圧を検
出する瞬時交流不足電圧検出手段を設け、インバータ
は、瞬時交流不足電圧検出手段から出力される不足電圧
検出信号と、動作状態信号に応じて外乱増幅バイアス回
路から出力されるデューテイ信号との論理積条件に応答
して停止されるようにしたので、電力変換装置が電力系
統から分離されたときに、過電圧を発生することなく、
速やかに解列することのできる系統連系用インバータ装
置が得られる効果がある。Further, according to claim 3 of the present invention, in claim 1, an instantaneous AC undervoltage detecting means for detecting an instantaneous AC undervoltage of the inverter is provided, and the inverter is provided with an instantaneous AC undervoltage detecting means. The power converter is separated from the power system because it is stopped in response to the logical product condition of the undervoltage detection signal that is output and the duty signal that is output from the disturbance amplification bias circuit according to the operating state signal. Without overvoltage when
There is an effect that an inverter device for system interconnection that can be quickly disconnected is obtained.
【０１０９】また、この発明の請求項４によれば、請求
項１から請求項３までのいずれかにおいて、外乱増幅バ
イアス回路を、直流電源に接続され変動検出信号に応答
して開閉されるスイッチ手段と、スイッチ手段に接続さ
れた抵抗器およびコンデンサと、コンデンサに並列接続
されて抵抗器およびコンデンサとともに積分回路を構成
する反転増幅器とにより構成し、変動検出信号に応答し
てスイッチ手段および積分回路を制御して動作状態信号
を生成するようにしたので、容易な構成でコストアップ
を招くことのない系統連系用インバータ装置が得られる
効果がある。According to a fourth aspect of the present invention, in any one of the first to third aspects, the disturbance amplification bias circuit is connected to the DC power source and is opened / closed in response to the fluctuation detection signal. Means, a resistor and a capacitor connected to the switch means, and an inverting amplifier connected in parallel to the capacitor to form an integrating circuit together with the resistor and the capacitor, and the switch means and the integrating circuit in response to the fluctuation detection signal. Since the operation state signal is generated by controlling the control circuit, there is an effect that an inverter device for grid interconnection can be obtained with a simple structure and without increasing the cost.
【０１１０】また、この発明の請求項５によれば、請求
項１から請求項３までのいずれかにおいて、外乱増幅バ
イアス回路を、不感帯回路からの変動検出信号を整流す
る整流回路と、整流された変動検出信号に基づいて動作
状態信号を生成するための反転増幅器を含むフィルタ回
路とにより構成したので、容易な構成でコストアップを
招くことのない系統連系用インバータ装置が得られる効
果がある。According to a fifth aspect of the present invention, in any one of the first to third aspects, the disturbance amplification bias circuit is rectified with a rectification circuit for rectifying the fluctuation detection signal from the dead zone circuit. Since it is configured with a filter circuit including an inverting amplifier for generating an operation state signal based on the fluctuation detection signal, there is an effect that an inverter device for grid interconnection can be obtained with a simple configuration without increasing cost. .
【０１１１】また、この発明の請求項６によれば、イン
バータの定常運転時における出力電力の指令値を示す正
帰還指令信号を記憶し、インバータの正帰還作用による
外乱増幅時に、記憶された電圧値により正帰還信号の上
限を制限するリミッタ回路を設け、上限制限電圧を正常
時の出力電力指令値とするようにしたので、電力変換装
置が電力系統から分離されたときに、過電圧を発生する
ことなく、速やかに解列することのできる系統連系用イ
ンバータ装置が得られる効果がある。According to claim 6 of the present invention, the positive feedback command signal indicating the command value of the output power during the steady operation of the inverter is stored, and the stored voltage is stored when the disturbance is amplified by the positive feedback action of the inverter. A limiter circuit that limits the upper limit of the positive feedback signal by the value is provided, and the upper limit voltage is set as the output power command value during normal operation, so overvoltage is generated when the power conversion device is separated from the power system. There is an effect that a grid interconnection inverter device that can be quickly disconnected without being provided is obtained.
【０１１２】また、この発明の請求項７によれば、請求
項６において、リミッタ回路を、電力制御回路の入力端
子に接続されて不感帯回路からの変動検出信号により交
互に開閉される一対のスイッチ手段と、スイッチ手段の
一方に接続されたダイオードと、スイッチ手段の他方と
ダイオードとの間に挿入されて定常運転時における正帰
還信号を記憶する記憶回路とにより構成したので、容易
な構成でコストアップを招くことのない系統連系用イン
バータ装置が得られる効果がある。Further, according to claim 7 of the present invention, in claim 6, the limiter circuit is connected to the input terminal of the power control circuit and is alternately opened and closed by a fluctuation detection signal from the dead zone circuit. Means, a diode connected to one of the switch means, and a memory circuit inserted between the other of the switch means and the diode to store a positive feedback signal during steady operation, so that the configuration is simple and the cost is low. There is an effect that an inverter device for system interconnection that does not cause an increase is obtained.
【図１】 この発明の実施例１を示す構成図である。FIG. 1 is a configuration diagram showing a first embodiment of the present invention.
【図２】 図１内の外乱増幅バイアス回路の内部構成例
を示す構成図である。FIG. 2 is a configuration diagram showing an internal configuration example of a disturbance amplification bias circuit in FIG.
【図３】 この発明の実施例１による外乱増幅バイアス
回路の動作を説明するための波形図である。FIG. 3 is a waveform diagram for explaining the operation of the disturbance amplification bias circuit according to the first embodiment of the present invention.
【図４】 この発明の実施例１の動作を説明するための
波形図である。FIG. 4 is a waveform diagram for explaining the operation of the first embodiment of the present invention.
【図５】 この発明の実施例２による外乱増幅バイアス
回路の内部構成例を示す構成図である。FIG. 5 is a configuration diagram showing an internal configuration example of a disturbance amplification bias circuit according to a second embodiment of the present invention.
【図６】 この発明の実施例２による外乱増幅バイアス
回路の動作を説明するための波形図である。FIG. 6 is a waveform diagram for explaining the operation of the disturbance amplification bias circuit according to the second embodiment of the present invention.
【図７】 この発明の実施例３を示す構成図である。FIG. 7 is a configuration diagram showing a third embodiment of the present invention.
【図８】 この発明の実施例３の動作を説明するための
波形図である。FIG. 8 is a waveform chart for explaining the operation of the third embodiment of the present invention.
【図９】 この発明の実施例４を示す構成図である。FIG. 9 is a configuration diagram showing a fourth embodiment of the present invention.
【図１０】 この発明の実施例４の動作を説明するため
の波形図である。FIG. 10 is a waveform chart for explaining the operation of the fourth embodiment of the present invention.
【図１１】 図９内の瞬時交流不足電圧検出回路の内部
構成例を示す構成図である。11 is a configuration diagram showing an internal configuration example of the instantaneous AC undervoltage detection circuit in FIG.
【図１２】 この発明の実施例４による瞬時交流不足電
圧検出回路の動作を説明するための波形図である。FIG. 12 is a waveform diagram for explaining the operation of the instantaneous AC undervoltage detection circuit according to the fourth embodiment of the present invention.
【図１３】 この発明の実施例５を示す構成図である。FIG. 13 is a configuration diagram showing a fifth embodiment of the present invention.
【図１４】 図１３内のリミッタ回路の内部構成例を示
す構成図である。14 is a configuration diagram showing an example of the internal configuration of a limiter circuit in FIG.
【図１５】 この発明の実施例５の動作を説明するため
の波形図である。FIG. 15 is a waveform chart for explaining the operation of the fifth embodiment of the present invention.
【図１６】 従来の系統連系用インバータ装置を示す構
成図である。FIG. 16 is a configuration diagram showing a conventional grid interconnection inverter device.
【図１７】 従来の系統連系用インバータ装置の動作を
説明するための波形図である。FIG. 17 is a waveform diagram for explaining the operation of a conventional grid interconnection inverter device.
７ 電力系統、８ 負荷、１０ 電力変換装置、１１
連系用開閉器、１２インバータ、１４ 出力電力指令回
路、１５ 電力制御回路、１７ 周波数変動検出回路、
１８ 不感帯回路、１９ 周期外乱発生回路、２０ 周
波数異常検出回路、２２ 増幅器、２４ 外乱増幅バイ
アス回路、２５ 抵抗器、２６ コンデンサ、２７ 反
転増幅器、２８ 充電用スイッチ、３０ 直流電源、３
１ 整流回路、３４ 積分回路、３５ フィルタ回路、
４０ 電力指令異常検出回路、４２ 瞬時交流不足電圧
検出回路、４３ アンド回路、５１ リミッタ回路、５
４ 記憶回路、５５、５６ スイッチ、５７ ダイオー
ド、６１ 有効電力変動手段、Ｐｄ 直流電力、Ｐｉ
出力電力、Ｐｉｒ 指令値、Ｓ１ 微小変動信号、Ｓ２
周波数変動量、Ｓ３、Ｓ７、Ｓ１１ 変動検出信号、
Ｓ４ 正帰還信号、Ｓ５ 正帰還指令信号、Ｓ８ 動作
状態信号、Ｓ１２ デューテイ信号、Ｓ２１ 不足電圧
検出信号、Ｓ４０ 電力指令異常検出信号、Ｖｉ 出力
電圧、Ｖｏ 上限電圧。7 power system, 8 load, 10 power converter, 11
Interconnection switch, 12 inverters, 14 output power command circuit, 15 power control circuit, 17 frequency fluctuation detection circuit,
18 dead zone circuit, 19 period disturbance generation circuit, 20 frequency abnormality detection circuit, 22 amplifier, 24 disturbance amplification bias circuit, 25 resistor, 26 capacitor, 27 inverting amplifier, 28 charging switch, 30 DC power supply, 3
1 rectifier circuit, 34 integrating circuit, 35 filter circuit,
40 power command abnormality detection circuit, 42 instantaneous AC undervoltage detection circuit, 43 AND circuit, 51 limiter circuit, 5
4 memory circuit, 55, 56 switch, 57 diode, 61 active power fluctuation means, Pd DC power, Pi
Output power, Pir command value, S1 minute fluctuation signal, S2
Frequency fluctuation amount, S3, S7, S11 fluctuation detection signal,
S4 positive feedback signal, S5 positive feedback command signal, S8 operation state signal, S12 duty signal, S21 undervoltage detection signal, S40 power command abnormality detection signal, Vi output voltage, Vo upper limit voltage.
Claims (7)
ｉ）に変換するインバータ（１２）と、 前記出力電力の指令値（Ｐｉｒ）を生成する出力電力指
令回路（１４）と、 前記指令値に応じて前記インバータを制御する電力制御
回路（１５）と、 前記インバータの出力電力（Ｐｉ）の変動を前記電力制
御回路に正帰還して増大させる有効電力変動手段（６
１）とを備え、 電力系統（７）と連系して負荷（８）に電力を供給する
系統連系システムの電力変換装置（１０）により構成さ
れ、 前記有効電力変動手段は、 前記インバータの出力電圧（Ｖｉ）から周波数変動量
（Ｓ２）を検出して特定周波数の帯域を抽出するための
バンドパスフィルタを含む周波数変動検出回路（１７）
と、 前記周波数変動量が所定値以上のときに変動検出信号
（Ｓ７）を出力する不感帯回路（１８）と、 前記変動検出信号を増幅する増幅器（２２）と、 前記特定周波数の微小変動を与えるための微小変動信号
（Ｓ１）を出力する周期外乱発生回路（１９）とを有
し、 前記増幅器により増幅された変動検出信号（Ｓ３）およ
び前記微小変動信号を前記インバータに対する正帰還信
号（Ｓ４）として、前記インバータの出力電力（Ｐｉ）
の変動を増大させる系統連系用インバータ装置におい
て、 前記増幅器に並列接続されて動作状態信号（Ｓ８）を出
力する外乱増幅バイアス回路（２４）を設け、 前記動作状態信号は、前記正帰還信号に重畳され、前記
正帰還信号の変動分の絶対値を変化させずに、変動分全
体を負電圧側にシフトさせることを特徴とする系統連系
用インバータ装置。1. A direct current power (Pd) is converted to an alternating current output power (Pd).
an inverter (12) for converting into i), an output power command circuit (14) for generating the command value (Pir) of the output power, and a power control circuit (15) for controlling the inverter according to the command value. , Active power fluctuation means for positively feeding back fluctuations in the output power (Pi) of the inverter to the power control circuit (6)
1) and is configured by a power conversion device (10) of a grid interconnection system that supplies power to a load (8) by connecting to the power grid (7). A frequency fluctuation detection circuit (17) including a bandpass filter for detecting a frequency fluctuation amount (S2) from the output voltage (Vi) and extracting a band of a specific frequency.
A dead band circuit (18) that outputs a fluctuation detection signal (S7) when the frequency fluctuation amount is a predetermined value or more; an amplifier (22) that amplifies the fluctuation detection signal; and a minute fluctuation of the specific frequency. And a periodic disturbance generating circuit (19) for outputting a minute fluctuation signal (S1) for amplifying the fluctuation detection signal (S3) amplified by the amplifier and the minute fluctuation signal to the inverter as a positive feedback signal (S4). As the output power (Pi) of the inverter
In the inverter device for grid interconnection that increases the fluctuation of, the disturbance amplification bias circuit (24) that is connected in parallel to the amplifier and outputs the operation state signal (S8) is provided, and the operation state signal is the positive feedback signal. An inverter device for grid interconnection, which is superposed and shifts the entire variation amount to a negative voltage side without changing the absolute value of the variation amount of the positive feedback signal.
令値を示す正帰還指令信号（Ｓ５）が所定の負極性電圧
になったことを検出する電力指令異常検出手段（４０）
を設け、 前記インバータは、前記電力指令異常検出手段から出力
される指令異常検出信号（Ｓ４０）に応答して停止され
ることを特徴とする請求項１に記載の系統連系用インバ
ータ装置。2. A power command abnormality detecting means (40) for detecting that a positive feedback command signal (S5) indicating a final command value of the output power of the inverter has become a predetermined negative voltage.
The inverter for system interconnection according to claim 1, wherein the inverter is stopped in response to a command abnormality detection signal (S40) output from the power command abnormality detection means.
を検出する瞬時交流不足電圧検出手段（４２）を設け、 前記インバータは、前記瞬時交流不足電圧検出手段から
出力される不足電圧検出信号（Ｓ２１）と、前記動作状
態信号に応じて前記外乱増幅バイアス回路から出力され
るデューテイ信号（Ｓ１２）との論理積条件に応答して
停止されることを特徴とする請求項１に記載の系統連系
用インバータ装置。3. An instantaneous AC undervoltage detection means (42) for detecting an instantaneous AC undervoltage of the inverter is provided, and the inverter detects an undervoltage detection signal (S21) output from the instantaneous AC undervoltage detection means. ) And the duty signal (S12) output from the disturbance amplification bias circuit according to the operation state signal, the system interconnection is stopped in response to a logical product condition. Inverter device.
に応答して開閉されるスイッチ手段（２８）と、 前記スイッチ手段に接続された抵抗器（２５）およびコ
ンデンサ（２６）と、 前記コンデンサに並列接続されて前記抵抗器および前記
コンデンサとともに積分回路（３４）を構成する反転増
幅器（２７）とにより構成されたことを特徴とする請求
項１から請求項３までのいずれかに記載の系統連系用イ
ンバータ装置。4. The disturbance amplification bias circuit is connected to a DC power supply (30) and the fluctuation detection signal (S7).
Switch means (28) opened and closed in response to the switch, a resistor (25) and a capacitor (26) connected to the switch means, and an integration circuit (in parallel with the resistor and the capacitor connected to the capacitor ( 34) and an inverting amplifier (27) which constitutes 34), The grid interconnection inverter device according to any one of claims 1 to 3.
（３１）と、 整流された変動検出信号（Ｓ１１）に基づいて前記動作
状態信号を生成するための反転増幅器（２７）を含むフ
ィルタ回路（３５）とにより構成されたことを特徴とす
る請求項１から請求項３までのいずれかに記載の系統連
系用インバータ装置。5. The disturbance amplification bias circuit rectifies a fluctuation detection signal from the dead zone circuit (31), and generates the operation state signal based on the rectified fluctuation detection signal (S11). And a filter circuit (35) including the inverting amplifier (27) according to any one of claims 1 to 3, wherein the inverter device for grid interconnection according to any one of claims 1 to 3.
ｉ）に変換するインバータ（１２）と、 前記出力電力の指令値（Ｐｉｒ）を生成する出力電力指
令回路（１４）と、 前記指令値に応じて前記インバータを制御する電力制御
回路（１５）と、 前記インバータの出力電力（Ｐｉ）の変動を前記電力制
御回路に正帰還して増大させる有効電力変動手段（６
１）とを備え、 電力系統（７）と連系して負荷（８）に電力を供給する
系統連系システムの電力変換装置（１０）により構成さ
れ、 前記有効電力変動手段は、 前記インバータの出力電圧（Ｖｉ）から周波数変動量
（Ｓ２）を検出して特定周波数の帯域を抽出するための
バンドパスフィルタを含む周波数変動検出回路（１７）
と、 前記周波数変動量が所定値以上のときに変動検出信号
（Ｓ７）を出力する不感帯回路（１８）と、 前記変動検出信号を増幅する増幅器（２２）と、 前記特定周波数の微小変動を与えるための微小変動信号
（Ｓ１）を出力する周期外乱発生回路（１９）とを有
し、 前記増幅器により増幅された変動検出信号（Ｓ３）およ
び前記微小変動信号を前記インバータに対する正帰還信
号（Ｓ４）として、前記インバータの出力電力（Ｐｉ）
の変動を増大させる系統連系用インバータ装置におい
て、 前記インバータの定常運転時における出力電力の指令値
を示す正帰還指令信号（Ｓ５）を記憶し、前記インバー
タの正帰還作用による外乱増幅時に、前記記憶された電
圧値（Ｖｏ）により前記正帰還信号の上限を制限するリ
ミッタ回路（５１）を設けたことを特徴とする系統連系
用インバータ装置。6. The direct current power (Pd) is converted into the alternating current output power (Pd).
an inverter (12) for converting into i), an output power command circuit (14) for generating the command value (Pir) of the output power, and a power control circuit (15) for controlling the inverter according to the command value. , Active power fluctuation means for positively feeding back fluctuations in the output power (Pi) of the inverter to the power control circuit (6)
1) and is configured by a power conversion device (10) of a grid interconnection system that supplies power to a load (8) by connecting to the power grid (7). A frequency fluctuation detection circuit (17) including a bandpass filter for detecting a frequency fluctuation amount (S2) from the output voltage (Vi) and extracting a band of a specific frequency.
A dead band circuit (18) that outputs a fluctuation detection signal (S7) when the frequency fluctuation amount is a predetermined value or more; an amplifier (22) that amplifies the fluctuation detection signal; and a minute fluctuation of the specific frequency. And a periodic disturbance generating circuit (19) for outputting a minute fluctuation signal (S1) for amplifying the fluctuation detection signal (S3) amplified by the amplifier and the minute fluctuation signal to the inverter as a positive feedback signal (S4). As the output power (Pi) of the inverter
In the inverter device for grid interconnection that increases the fluctuation of, the positive feedback command signal (S5) indicating the command value of the output power during steady operation of the inverter is stored, and when the disturbance is amplified by the positive feedback action of the inverter, A grid interconnection inverter device comprising a limiter circuit (51) for limiting the upper limit of the positive feedback signal by the stored voltage value (Vo).
路からの変動検出信号により交互に開閉される一対のス
イッチ手段（５５、５６）と、 前記スイッチ手段の一方に接続されたダイオード（５
７）と、 前記スイッチ手段の他方と前記ダイオードとの間に挿入
されて前記定常運転時における正帰還信号を記憶する記
憶回路（５４）とにより構成されたことを特徴とする請
求項６に記載の系統連系用インバータ装置。7. The limiter circuit includes a pair of switch means (55, 56) connected to an input terminal of the power control circuit and alternately opened and closed by a fluctuation detection signal from the dead zone circuit, One diode (5
7) and a memory circuit (54) which is inserted between the other of the switch means and the diode to store a positive feedback signal during the steady operation. Inverter for system interconnection.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7018113A JPH08214562A (en) | 1995-02-06 | 1995-02-06 | System interconnection inverter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7018113A JPH08214562A (en) | 1995-02-06 | 1995-02-06 | System interconnection inverter device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08214562A true JPH08214562A (en) | 1996-08-20 |
Family
ID=11962569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7018113A Pending JPH08214562A (en) | 1995-02-06 | 1995-02-06 | System interconnection inverter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08214562A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998029933A1 (en) * | 1996-12-26 | 1998-07-09 | Kabushiki Kaisha Toshiba | System interconnection protective device for non-utility generation equipment |
| JP2009217566A (en) * | 2008-03-11 | 2009-09-24 | Mitsubishi Electric Corp | Control method for overvoltage suppression by reversed phase control |
| JP2016224014A (en) * | 2015-06-04 | 2016-12-28 | 株式会社ダイヘン | Frequency detection device, frequency detection method, and inverter device using detected frequency |
| JP2017028938A (en) * | 2015-07-27 | 2017-02-02 | 富士電機株式会社 | Individual operation detection device, individual operation detection method, and individual operation detection program |
-
1995
- 1995-02-06 JP JP7018113A patent/JPH08214562A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998029933A1 (en) * | 1996-12-26 | 1998-07-09 | Kabushiki Kaisha Toshiba | System interconnection protective device for non-utility generation equipment |
| US6107784A (en) * | 1996-12-26 | 2000-08-22 | Kabushiki Kaisha Toshiba | System interconnection protective device for non-utility generation equipment |
| JP2009217566A (en) * | 2008-03-11 | 2009-09-24 | Mitsubishi Electric Corp | Control method for overvoltage suppression by reversed phase control |
| JP2016224014A (en) * | 2015-06-04 | 2016-12-28 | 株式会社ダイヘン | Frequency detection device, frequency detection method, and inverter device using detected frequency |
| JP2017028938A (en) * | 2015-07-27 | 2017-02-02 | 富士電機株式会社 | Individual operation detection device, individual operation detection method, and individual operation detection program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6380715B1 (en) | Electric power system | |
| US6366053B1 (en) | DC pump control system | |
| JP5903622B2 (en) | Power supply system and charge / discharge power conditioner | |
| JP5938746B2 (en) | Power control system and photovoltaic power generation system | |
| TWI437803B (en) | Power supply unit and control method thereof | |
| KR20190100373A (en) | Uninterruptible Power Systems and Uninterruptible Power Supplies | |
| WO2001048904A1 (en) | Portable generator | |
| JP2013165624A (en) | Power conditioner for power storage device and power storage device | |
| JP2004112954A (en) | Power storage device | |
| JPH08214562A (en) | System interconnection inverter device | |
| JP5008465B2 (en) | Uninterruptible power system | |
| JP2021027749A (en) | Charge/discharge control device, battery including the same, and dc power supply system | |
| KR100661470B1 (en) | Un-interrupted Switching Mode Power Supply | |
| CN112600212A (en) | Voltage sag protection method, voltage sag protection device, computer equipment and storage medium | |
| JP2003070183A (en) | Power outage back-up power source equipment | |
| JP3111745B2 (en) | Inverter for grid connection | |
| JP2589799Y2 (en) | Uninterruptible power system | |
| JP5879510B2 (en) | Power storage system | |
| JP7303721B2 (en) | Power storage device and power storage system | |
| JP6704838B2 (en) | Power supply device provided in the power storage system | |
| JP2752067B2 (en) | Grid-connected inverter device | |
| JPS63206165A (en) | Uninterruptible power supply | |
| JP6927836B2 (en) | Power storage system | |
| KR200194413Y1 (en) | Battery charger of zero switching type | |
| JP3501147B2 (en) | Switching power supply |