JPH08212075A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH08212075A JPH08212075A JP7034671A JP3467195A JPH08212075A JP H08212075 A JPH08212075 A JP H08212075A JP 7034671 A JP7034671 A JP 7034671A JP 3467195 A JP3467195 A JP 3467195A JP H08212075 A JPH08212075 A JP H08212075A
- Authority
- JP
- Japan
- Prior art keywords
- general
- instruction
- subroutine
- purpose register
- program counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
- G06F9/30054—Unconditional branch instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4482—Procedural
- G06F9/4484—Executing subprograms
- G06F9/4486—Formation of subprogram jump address
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【目的】 サブルーチンの処理における復帰アドレスの
退避及び復帰に伴うオーバーヘッドをなくすことのでき
る情報処理装置を提供する。 【構成】 実行する命令のアドレスを示すプログラムカ
ウンタ４０と、複数の汎用レジスタ１００〜１３１と、
サブルーチンの呼び出し命令及びサブルーチンからの復
帰命令をデコードする命令デコーダ１０と、サブルーチ
ンの呼び出し命令を実行する時に、複数の汎用レジスタ
から任意の汎用レジスタを選択するＡＮＤ回路２００〜
２３１及びＯＲ回路２５０とを備え、サブルーチンの復
帰用プログラムカウンタ値を選択された汎用レジスタに
退避し、サブルーチンからの復帰命令を実行する時に、
復帰用プログラムカウンタ値を退避した汎用レジスタか
ら復帰用プログラムカウンタ値を読み出してプログラム
カウンタに設定する。
退避及び復帰に伴うオーバーヘッドをなくすことのでき
る情報処理装置を提供する。 【構成】 実行する命令のアドレスを示すプログラムカ
ウンタ４０と、複数の汎用レジスタ１００〜１３１と、
サブルーチンの呼び出し命令及びサブルーチンからの復
帰命令をデコードする命令デコーダ１０と、サブルーチ
ンの呼び出し命令を実行する時に、複数の汎用レジスタ
から任意の汎用レジスタを選択するＡＮＤ回路２００〜
２３１及びＯＲ回路２５０とを備え、サブルーチンの復
帰用プログラムカウンタ値を選択された汎用レジスタに
退避し、サブルーチンからの復帰命令を実行する時に、
復帰用プログラムカウンタ値を退避した汎用レジスタか
ら復帰用プログラムカウンタ値を読み出してプログラム
カウンタに設定する。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置に関し、
特にサブルーチンの呼び出し処理及びサブルーチンから
の復帰処理において発生するオーバーヘッドを改善した
情報処理装置に関する。
特にサブルーチンの呼び出し処理及びサブルーチンから
の復帰処理において発生するオーバーヘッドを改善した
情報処理装置に関する。
【０００２】
【従来の技術】ノイマン型コンピュータは、実行する命
令のアドレスを示すプログラムカウンタ（以下、ＰＣと
いう）を更新することで、メモリに記憶されたプログラ
ムを逐次読みだして実行する。一般に、ノイマン型コン
ピュータの中央処理装置（以下、ＣＰＵという）ではメ
インプログラムからサブルーチンへの処理の分技を行う
前に、サブルーチンから復帰した時に最初に実行する命
令のアドレス（以下、復帰アドレスという）を保存する
必要がある。
令のアドレスを示すプログラムカウンタ（以下、ＰＣと
いう）を更新することで、メモリに記憶されたプログラ
ムを逐次読みだして実行する。一般に、ノイマン型コン
ピュータの中央処理装置（以下、ＣＰＵという）ではメ
インプログラムからサブルーチンへの処理の分技を行う
前に、サブルーチンから復帰した時に最初に実行する命
令のアドレス（以下、復帰アドレスという）を保存する
必要がある。
【０００３】従来におけるサブルーチン処理のための呼
び出し命令とサブルーチンからの復帰命令を持つＣＰＵ
を備えた情報処理装置について以下に説明する。
び出し命令とサブルーチンからの復帰命令を持つＣＰＵ
を備えた情報処理装置について以下に説明する。
【０００４】第１の従来例（以下、従来例１）は、汎用
レジスタをスタック・ポインタとして利用することによ
り、復帰アドレスをメモリに格納する構成の情報処理装
置である。この従来例１では、サブルーチンの呼び出し
命令としてＪＡＬ命令を用い、復帰命令としてＪＭＰ命
令を用いている。ＪＡＬ命令は、直接アドレス指定でサ
ブルーチンを呼び出す命令であり、ＪＭＰ命令はレジス
タ間接でサブルーチンから復帰する命令である。
レジスタをスタック・ポインタとして利用することによ
り、復帰アドレスをメモリに格納する構成の情報処理装
置である。この従来例１では、サブルーチンの呼び出し
命令としてＪＡＬ命令を用い、復帰命令としてＪＭＰ命
令を用いている。ＪＡＬ命令は、直接アドレス指定でサ
ブルーチンを呼び出す命令であり、ＪＭＰ命令はレジス
タ間接でサブルーチンから復帰する命令である。
【０００５】第２の従来例（以下、従来例２）は、特開
昭６３−３１６１３４号公報「半導体集積回路」に開示
される。この従来例２においては、サブルーチン処理の
ためにスタックの代わりにシフトレジスタを用いる。ま
た、サブルーチン処理のための呼び出し命令としてＣＡ
ＬＬ命令を用い、さらに復帰命令としてＲＥＴ命令を用
いる。
昭６３−３１６１３４号公報「半導体集積回路」に開示
される。この従来例２においては、サブルーチン処理の
ためにスタックの代わりにシフトレジスタを用いる。ま
た、サブルーチン処理のための呼び出し命令としてＣＡ
ＬＬ命令を用い、さらに復帰命令としてＲＥＴ命令を用
いる。
【０００６】以下に、これら従来の情報処理装置の構成
及びその動作について説明する。従来例１の構成を図５
に示す。同図において、４１０は命令デコーダ、４４０
はＰＣ（プログラムカウンタ）、４４１はワード切り替
え信号Ｓ３４によりＰＣ４４０の値を”２”または”
４”づつ増加させるインクリメンタ、５０１から５３１
は汎用レジスタ、５００はデータを”０”に固定してあ
る汎用レジスタ、６００から６３１は２入力のＡＮＤ回
路、６５０は２入力のＯＲ回路、４２０はデータ・バ
ス、４３０はメモリである。従来例１では、メモリ４３
０を復帰アドレスのスタックとして利用する。
及びその動作について説明する。従来例１の構成を図５
に示す。同図において、４１０は命令デコーダ、４４０
はＰＣ（プログラムカウンタ）、４４１はワード切り替
え信号Ｓ３４によりＰＣ４４０の値を”２”または”
４”づつ増加させるインクリメンタ、５０１から５３１
は汎用レジスタ、５００はデータを”０”に固定してあ
る汎用レジスタ、６００から６３１は２入力のＡＮＤ回
路、６５０は２入力のＯＲ回路、４２０はデータ・バ
ス、４３０はメモリである。従来例１では、メモリ４３
０を復帰アドレスのスタックとして利用する。
【０００７】命令デコーダ４１０は、サブルーチンの呼
び出し命令、復帰命令等の各種命令をデコードした結果
に基づいて読み出し信号（ＲＤ信号）Ｓ５２、書き込み
信号（ＷＲ信号）Ｓ５３、復帰信号Ｓ５４、退避信号Ｓ
５５、レジスタセレクト信号Ｓ０からＳ３１、サブルー
チンのアドレス、デコードした命令のバイト数（命令
長）を示すワード切り替え信号Ｓ３４を出力する。ま
た、命令デコーダ４１０は、３２ビットのアドレスデー
タをデータ・バス４２０に出力する。
び出し命令、復帰命令等の各種命令をデコードした結果
に基づいて読み出し信号（ＲＤ信号）Ｓ５２、書き込み
信号（ＷＲ信号）Ｓ５３、復帰信号Ｓ５４、退避信号Ｓ
５５、レジスタセレクト信号Ｓ０からＳ３１、サブルー
チンのアドレス、デコードした命令のバイト数（命令
長）を示すワード切り替え信号Ｓ３４を出力する。ま
た、命令デコーダ４１０は、３２ビットのアドレスデー
タをデータ・バス４２０に出力する。
【０００８】インクリメンタ４４１は、常にＰＣ４４０
の出力を入力して、ワード切り替え信号Ｓ３４に応じ
て、現在デコード中の命令のバイト長に相当するカウン
タ値（”２”又は”４”）とＰＣ４４０の出力との和を
ＰＣ４４０へ出力している。
の出力を入力して、ワード切り替え信号Ｓ３４に応じ
て、現在デコード中の命令のバイト長に相当するカウン
タ値（”２”又は”４”）とＰＣ４４０の出力との和を
ＰＣ４４０へ出力している。
【０００９】命令デコーダ４１０からの復帰信号Ｓ５４
は、ＡＮＤ回路６００から６３１の一方の入力に供給さ
れる。命令デコーダ４１０からの退避信号Ｓ５５は、Ｏ
Ｒ回路６５０の一方の入力に供給される。
は、ＡＮＤ回路６００から６３１の一方の入力に供給さ
れる。命令デコーダ４１０からの退避信号Ｓ５５は、Ｏ
Ｒ回路６５０の一方の入力に供給される。
【００１０】レジスタセレクト信号Ｓ０からＳ３１は、
レジスタセレクト信号Ｓ３１に相当するのはＡＮＤ回路
６３１というように、各々対応するＡＮＤ回路６００か
ら６３１の他方の入力に供給される。
レジスタセレクト信号Ｓ３１に相当するのはＡＮＤ回路
６３１というように、各々対応するＡＮＤ回路６００か
ら６３１の他方の入力に供給される。
【００１１】ＡＮＤ回路６００から６３０は、それぞれ
復帰信号Ｓ５４とレジスタセレクト信号Ｓ０からＳ３０
との論理積をとって、その結果を対応する汎用レジスタ
５００から５３０を選択するセレクト信号として出力す
る。すなわち、復帰信号Ｓ５４の論理値が”１”で、か
つレジスタセレクト信号Ｓ０からＳ３０の何れかが論理
値”１”になったとき、ＡＮＤ回路６００から６３０の
何れかの出力が”１”となり、対応する汎用レジスタ５
００から５３０の何れかが選択される。
復帰信号Ｓ５４とレジスタセレクト信号Ｓ０からＳ３０
との論理積をとって、その結果を対応する汎用レジスタ
５００から５３０を選択するセレクト信号として出力す
る。すなわち、復帰信号Ｓ５４の論理値が”１”で、か
つレジスタセレクト信号Ｓ０からＳ３０の何れかが論理
値”１”になったとき、ＡＮＤ回路６００から６３０の
何れかの出力が”１”となり、対応する汎用レジスタ５
００から５３０の何れかが選択される。
【００１２】命令デコーダ４１０から出力されるワード
切り替え信号Ｓ３４は、インクリメンタ１１を制御する
信号であり、デコードしている命令が２バイト長の時、
論理値”０”となり、また、デコードしている命令が４
バイト長の時、論理値”１”となる。インクリメンタ４
４１は、ワード切り替え信号Ｓ３４の論理値が”０”の
時にＰＣ４４０にカウント値”２”を加算し、また、ワ
ード切り替え信号Ｓ３４の論理値が”１”の時にＰＣ４
４０にカウント値”４”を加算するように制御される。
切り替え信号Ｓ３４は、インクリメンタ１１を制御する
信号であり、デコードしている命令が２バイト長の時、
論理値”０”となり、また、デコードしている命令が４
バイト長の時、論理値”１”となる。インクリメンタ４
４１は、ワード切り替え信号Ｓ３４の論理値が”０”の
時にＰＣ４４０にカウント値”２”を加算し、また、ワ
ード切り替え信号Ｓ３４の論理値が”１”の時にＰＣ４
４０にカウント値”４”を加算するように制御される。
【００１３】ＡＮＤ回路６３１は、復帰信号Ｓ５４とレ
ジスタセレクト信号Ｓ３１の論理積をとってＯＲ回路６
５０に出力する。ＯＲ回路６５０の出力が論理値”１”
になった時に、汎用レジスタ５３１が選択される。ま
た、退避信号Ｓ５５の論理値が”１”のときにＯＲ回路
６５０の出力が論理値”１”となって、汎用レジスタ５
３１が選択される。
ジスタセレクト信号Ｓ３１の論理積をとってＯＲ回路６
５０に出力する。ＯＲ回路６５０の出力が論理値”１”
になった時に、汎用レジスタ５３１が選択される。ま
た、退避信号Ｓ５５の論理値が”１”のときにＯＲ回路
６５０の出力が論理値”１”となって、汎用レジスタ５
３１が選択される。
【００１４】ＲＤ信号Ｓ５２とＷＲ信号Ｓ５３は、汎用
レジスタ５００から５３１に供給される。ＲＤ信号Ｓ５
２が論理値”１”の時、選択されている汎用レジスタの
データがデータ・バス４２０に出力される。ＷＲ信号Ｓ
５３が論理値”１”の時、選択されている汎用レジスタ
にデータ・バス４２０上のデータが書き込まれる。
レジスタ５００から５３１に供給される。ＲＤ信号Ｓ５
２が論理値”１”の時、選択されている汎用レジスタの
データがデータ・バス４２０に出力される。ＷＲ信号Ｓ
５３が論理値”１”の時、選択されている汎用レジスタ
にデータ・バス４２０上のデータが書き込まれる。
【００１５】命令デコーダ４１０は、汎用レジスタに対
する復帰アドレスの書き込みが終了したタイミングで、
サブルーチンのアドレスをデータ・バス４２０に対して
出力する。
する復帰アドレスの書き込みが終了したタイミングで、
サブルーチンのアドレスをデータ・バス４２０に対して
出力する。
【００１６】図６に、図５の情報処理装置で処理される
命令コードの形式を示す。サブルーチンの呼び出し時に
は、図６のＪＡＬ命令４０１ａが実行される。ＪＡＬ命
令５４０１ａ０１ａのビット１５〜１０はオベコードの
フィールドで、ＪＡＬ命令５４０１ａの演算指令を司る
コードである。ビット９〜０、３１〜１６は分岐先を示
すディスプレースメント値を設定するフィールドであ
る。サブルーチンからの復帰時にはＪＭＰ命令４０２ａ
が実行される。ＪＭＰ命令４０２ａは、図６に示すよう
な構成であり、ビット１５〜１０はオベコードのフィー
ルドで、ＪＭＰ命令の演算指令を司る。ビット９〜５は
使用しないフィールドで全て”０”が設定される。ビッ
ト４〜０は汎用レジスタを指定するフィールドで、汎用
レジスタ５０１から５３１を５ビットの２進数によって
指定する。なお、命令４００ａは、レジスタ間のデータ
転送命令（ＭＯＶ ｒｅｇ，ｒｅｇ）のコードの構成を
示している。
命令コードの形式を示す。サブルーチンの呼び出し時に
は、図６のＪＡＬ命令４０１ａが実行される。ＪＡＬ命
令５４０１ａ０１ａのビット１５〜１０はオベコードの
フィールドで、ＪＡＬ命令５４０１ａの演算指令を司る
コードである。ビット９〜０、３１〜１６は分岐先を示
すディスプレースメント値を設定するフィールドであ
る。サブルーチンからの復帰時にはＪＭＰ命令４０２ａ
が実行される。ＪＭＰ命令４０２ａは、図６に示すよう
な構成であり、ビット１５〜１０はオベコードのフィー
ルドで、ＪＭＰ命令の演算指令を司る。ビット９〜５は
使用しないフィールドで全て”０”が設定される。ビッ
ト４〜０は汎用レジスタを指定するフィールドで、汎用
レジスタ５０１から５３１を５ビットの２進数によって
指定する。なお、命令４００ａは、レジスタ間のデータ
転送命令（ＭＯＶ ｒｅｇ，ｒｅｇ）のコードの構成を
示している。
【００１７】図５、図６を参照して、サブルーチンの呼
び出し時とサブルーチンからの復帰時の動作について説
明する。命令デコーダ４１０は、ＪＡＬ命令４０１ａを
デコードすることで、ＲＤ信号Ｓ５２を”０”、ＷＲ信
号Ｓ５３を”１”、復帰信号Ｓ５４を”０”、退避信号
Ｓ５５を”１”、レジスタセレクト信号Ｓ１からＳ３１
を全て”０”にし、かつ、４バイト長の命令であること
からワード切り替え信号Ｓ３４を”１”にセットして出
力し、その後サブルーチンのアドレスをデータ・バス４
２０に出力する。
び出し時とサブルーチンからの復帰時の動作について説
明する。命令デコーダ４１０は、ＪＡＬ命令４０１ａを
デコードすることで、ＲＤ信号Ｓ５２を”０”、ＷＲ信
号Ｓ５３を”１”、復帰信号Ｓ５４を”０”、退避信号
Ｓ５５を”１”、レジスタセレクト信号Ｓ１からＳ３１
を全て”０”にし、かつ、４バイト長の命令であること
からワード切り替え信号Ｓ３４を”１”にセットして出
力し、その後サブルーチンのアドレスをデータ・バス４
２０に出力する。
【００１８】ここで、ＪＡＬ命令４０１ａを以下のよう
に記述する。 ＪＡＬ サブルーチン名
に記述する。 ＪＡＬ サブルーチン名
【００１９】ＪＡＬ命令４０１ａを実行して、復帰アド
レスを汎用レジスタ５３１に格納する場合を説明する。
図５において、ＪＡＬ命令４０１ａをデコードした結
果、退避信号Ｓ５５が”１”、ワード切り替え信号Ｓ３
４が”１”となって、ＰＣ４４０の値を”４”増やした
値を復帰アドレスとして、データ・バス４２０に出力す
る。同時に、ＯＲ回路６５０の出力が”１”となって、
汎用レジスタ５３１を選択する。この時、ＷＲ信号Ｓ５
３が”１”であるので、汎用レジスタ５３１にデータ・
バス４２０上の復帰アドレスが書き込まれる。
レスを汎用レジスタ５３１に格納する場合を説明する。
図５において、ＪＡＬ命令４０１ａをデコードした結
果、退避信号Ｓ５５が”１”、ワード切り替え信号Ｓ３
４が”１”となって、ＰＣ４４０の値を”４”増やした
値を復帰アドレスとして、データ・バス４２０に出力す
る。同時に、ＯＲ回路６５０の出力が”１”となって、
汎用レジスタ５３１を選択する。この時、ＷＲ信号Ｓ５
３が”１”であるので、汎用レジスタ５３１にデータ・
バス４２０上の復帰アドレスが書き込まれる。
【００２０】一方、復帰信号Ｓ５４は”０”であること
からＡＮＤ回路６００から６３１は全て”０”を出力し
ており、汎用レジスタ５０１から５３０への復帰アドレ
スの値の書き込みは行われない。
からＡＮＤ回路６００から６３１は全て”０”を出力し
ており、汎用レジスタ５０１から５３０への復帰アドレ
スの値の書き込みは行われない。
【００２１】復帰アドレスの退避後、命令デコーダ４１
０がサブルーチンのアドレスをデータ・バス４２０に出
力して、ＰＣ４４０に呼び出されたサブルーチンのアド
レスを設定し、制御を移す。
０がサブルーチンのアドレスをデータ・バス４２０に出
力して、ＰＣ４４０に呼び出されたサブルーチンのアド
レスを設定し、制御を移す。
【００２２】このように、汎用レジスタ５３１を固定的
に利用して復帰アドレスを退避するため、サブルーチン
から復帰する前に、さらに他のサブルーチンの呼び出し
に備えて、サブルーチンに移行してすぐに汎用レジスタ
５３１の内容（復帰アドレス）をメモリ５３０をスタッ
クとして用いることにより格納する必要がある。これ
は、最初のサブルーチンから復帰する前にＪＡＬ命令４
０１ａが実行されて他のサブルーチンが呼び出された時
に、汎用レジスタ５３１の内容が書き換えられてしま
い、メインルーチンへの復帰アドレスが失われるからで
ある。
に利用して復帰アドレスを退避するため、サブルーチン
から復帰する前に、さらに他のサブルーチンの呼び出し
に備えて、サブルーチンに移行してすぐに汎用レジスタ
５３１の内容（復帰アドレス）をメモリ５３０をスタッ
クとして用いることにより格納する必要がある。これ
は、最初のサブルーチンから復帰する前にＪＡＬ命令４
０１ａが実行されて他のサブルーチンが呼び出された時
に、汎用レジスタ５３１の内容が書き換えられてしま
い、メインルーチンへの復帰アドレスが失われるからで
ある。
【００２３】サブルーチンからの復帰時には、復帰命令
であるＪＭＰ命令４０２ａを実行する。ＪＭＰ命令４０
２ａの汎用レジスタを指定する５ビット・データが命令
デコーダ４１０でデコードされて、指定された汎用レジ
スタを選択するレジスタセレクト信号Ｓ１からＳ３１が
出力される。さらに、命令デコーダ４１０では、ＪＭＰ
命令４０２ａをデコードすることで、ＲＤ信号Ｓ５２
を”１、ＷＲ信号Ｓ５３を”０”、復帰信号Ｓ５４を”
１”、退避信号Ｓ５５を”０”、指定した汎用レジスタ
に対応するレジスタセレクト信号Ｓ１からＳ３１の何れ
かを”１”に設定する。
であるＪＭＰ命令４０２ａを実行する。ＪＭＰ命令４０
２ａの汎用レジスタを指定する５ビット・データが命令
デコーダ４１０でデコードされて、指定された汎用レジ
スタを選択するレジスタセレクト信号Ｓ１からＳ３１が
出力される。さらに、命令デコーダ４１０では、ＪＭＰ
命令４０２ａをデコードすることで、ＲＤ信号Ｓ５２
を”１、ＷＲ信号Ｓ５３を”０”、復帰信号Ｓ５４を”
１”、退避信号Ｓ５５を”０”、指定した汎用レジスタ
に対応するレジスタセレクト信号Ｓ１からＳ３１の何れ
かを”１”に設定する。
【００２４】ＪＭＰ命令４０２ａは以下のように、記述
する。 ＪＭＰ ［汎用レジスタ名］
する。 ＪＭＰ ［汎用レジスタ名］
【００２５】ＪＭＰ命令４０２ａを実行して、復帰アド
レスを読み出す過程を図５を用いて示す。ここでは、復
帰アドレスを読み出す汎用レジスタを汎用レジスタ５３
１として説明する。図５において、まず、サブルーチン
内のプログラムで、復帰アドレスを格納してあるメモリ
４３０から汎用レジスタ５３１へ復帰アドレスを読み出
す。その後、汎用レジスタ５３１を指定したＪＭＰ命令
４０２ａを実行する。ＪＭＰ命令４０２ａをデコードし
た結果、命令デコーダ４１０は復帰信号Ｓ５４を”１”
に、レジスタセレクト信号Ｓ３１を”１”にセットして
出力するので、ＯＲ回路６５０の出力は”１”になっ
て、汎用レジスタ５３１が選択される。同時に、ＲＤ信
号Ｓ５２を”１”にセットして出力するので、汎用レジ
スタ５３１の値がデータ・バス４２０に出力される。ま
た、ＰＣ４４０にデータ・バス４２０の値が復帰アドレ
スとして設定される。
レスを読み出す過程を図５を用いて示す。ここでは、復
帰アドレスを読み出す汎用レジスタを汎用レジスタ５３
１として説明する。図５において、まず、サブルーチン
内のプログラムで、復帰アドレスを格納してあるメモリ
４３０から汎用レジスタ５３１へ復帰アドレスを読み出
す。その後、汎用レジスタ５３１を指定したＪＭＰ命令
４０２ａを実行する。ＪＭＰ命令４０２ａをデコードし
た結果、命令デコーダ４１０は復帰信号Ｓ５４を”１”
に、レジスタセレクト信号Ｓ３１を”１”にセットして
出力するので、ＯＲ回路６５０の出力は”１”になっ
て、汎用レジスタ５３１が選択される。同時に、ＲＤ信
号Ｓ５２を”１”にセットして出力するので、汎用レジ
スタ５３１の値がデータ・バス４２０に出力される。ま
た、ＰＣ４４０にデータ・バス４２０の値が復帰アドレ
スとして設定される。
【００２６】図５に示した従来例１では、汎用レジスタ
５３１を固定的に用いて復帰アドレスの退避及び復帰処
理を行うため、サブルーチンの呼び出しにおいて復帰ア
ドレスを汎用レジスタ５３１に退避し、かつ次のサブル
ーチン呼び出しに備えてその汎用レジスタの値をメモリ
４３０にスタックして保持すると共に、サブルーチンか
らの復帰においてメモリ４３０に保持した復帰アドレス
を汎用レジスタ５３１に読み出す必要がある。従って、
復帰アドレスの退避及び復帰処理において、汎用レジス
タ５３１とメモリ４３０間における復帰アドレスのやり
とりがオーバーヘッドとなっていた。
５３１を固定的に用いて復帰アドレスの退避及び復帰処
理を行うため、サブルーチンの呼び出しにおいて復帰ア
ドレスを汎用レジスタ５３１に退避し、かつ次のサブル
ーチン呼び出しに備えてその汎用レジスタの値をメモリ
４３０にスタックして保持すると共に、サブルーチンか
らの復帰においてメモリ４３０に保持した復帰アドレス
を汎用レジスタ５３１に読み出す必要がある。従って、
復帰アドレスの退避及び復帰処理において、汎用レジス
タ５３１とメモリ４３０間における復帰アドレスのやり
とりがオーバーヘッドとなっていた。
【００２７】この点を、例えば、サブルーチンの二重の
ネスティング、つまり、サブルーチンからメインルーチ
ンに戻らずに、さらにサブルーチンを呼び出す場合を例
にとって以下に具体的に説明する。
ネスティング、つまり、サブルーチンからメインルーチ
ンに戻らずに、さらにサブルーチンを呼び出す場合を例
にとって以下に具体的に説明する。
【００２８】図７では、ＪＡＬ命令４０１ａによるサブ
ルーチンのネスティング動作とＰＣ４４０の退避と復帰
の様子を示す。また、図８には、図７のサブルーチンの
ネスティング動作における各ステップ毎の復帰アドレス
の退避と復帰処理及びその処理に要するクロック数を示
している。ここで、プログラムは矢印の方向に実行さ
れ、メインルーチンＲ１からサブルーチンＳＲ１へ、そ
こからさらにサブルーチンＳＲ２へネスティングする。
スタック・ポインタは汎用レジスタ５０３で実現するも
のとし、特別のハードウェアとして備える構成ではな
い。
ルーチンのネスティング動作とＰＣ４４０の退避と復帰
の様子を示す。また、図８には、図７のサブルーチンの
ネスティング動作における各ステップ毎の復帰アドレス
の退避と復帰処理及びその処理に要するクロック数を示
している。ここで、プログラムは矢印の方向に実行さ
れ、メインルーチンＲ１からサブルーチンＳＲ１へ、そ
こからさらにサブルーチンＳＲ２へネスティングする。
スタック・ポインタは汎用レジスタ５０３で実現するも
のとし、特別のハードウェアとして備える構成ではな
い。
【００２９】メインルーチンＲ１内のステップ７０１で
ＪＡＬ命令４０１ａが実行されると、復帰アドレスを汎
用レジスタ５３１に退避して、サブルーチンＳＲ１のア
ドレスをＰＣ４４０に設定する。サブルーチンＳＲ１に
移行するとすぐにステップ７０２で、汎用レジスタ５３
１の内容をメモリ４３０のスタック・ポインタ（汎用レ
ジスタ５０３）が示すアドレスに格納し、スタック・ポ
インタを”４”増やす。ステップ７０２以降に、サブル
ーチンＳＲ１の処理を行う。
ＪＡＬ命令４０１ａが実行されると、復帰アドレスを汎
用レジスタ５３１に退避して、サブルーチンＳＲ１のア
ドレスをＰＣ４４０に設定する。サブルーチンＳＲ１に
移行するとすぐにステップ７０２で、汎用レジスタ５３
１の内容をメモリ４３０のスタック・ポインタ（汎用レ
ジスタ５０３）が示すアドレスに格納し、スタック・ポ
インタを”４”増やす。ステップ７０２以降に、サブル
ーチンＳＲ１の処理を行う。
【００３０】サブルーチンＳＲ１内のステップ７０３で
ＪＡＬ命令が実行されると、復帰アドレスを汎用レジス
タ５３１に退避して、サブルーチンＳＲ２のアドレスを
ＰＣ４４０に設定する。サブルーチンＳＲ２に移行する
とすぐにステップ７０４で、汎用レジスタ５３１の内容
をメモリ４３０のスタック・ポインタの示すアドレスに
格納し、スタック・ポインタを”４”増やす。ステップ
７０４以降に、サブルーチンＳＲ２の処理を行う。
ＪＡＬ命令が実行されると、復帰アドレスを汎用レジス
タ５３１に退避して、サブルーチンＳＲ２のアドレスを
ＰＣ４４０に設定する。サブルーチンＳＲ２に移行する
とすぐにステップ７０４で、汎用レジスタ５３１の内容
をメモリ４３０のスタック・ポインタの示すアドレスに
格納し、スタック・ポインタを”４”増やす。ステップ
７０４以降に、サブルーチンＳＲ２の処理を行う。
【００３１】サブルーチンＳＲ２の処理が完了すると、
ステップ７０５でスタック・ポインタの値を”４”減ら
し、スタック・ポインタで示すアドレスのメモリ４３０
の内容を汎用レジスタ５３１へ呼び出す。ステップ７０
６でＪＭＰ命令４０２ａが実行されることにより、復帰
アドレスがＰＣ４４０に設定されて、サブルーチンＳＲ
１へ戻る。
ステップ７０５でスタック・ポインタの値を”４”減ら
し、スタック・ポインタで示すアドレスのメモリ４３０
の内容を汎用レジスタ５３１へ呼び出す。ステップ７０
６でＪＭＰ命令４０２ａが実行されることにより、復帰
アドレスがＰＣ４４０に設定されて、サブルーチンＳＲ
１へ戻る。
【００３２】さらに、サブルーチンＳＲ１の処理が続い
て実行され、完了するとステップ７０７でスタック・ポ
インタの値を”４”減らし、スタック・ポインタで示す
アドレスの内容（復帰アドレス）を汎用レジスタ５３１
へ呼び出す。ステップ７０８でＪＭＰ命令４０２ａが実
行されて、復帰アドレスがＰＣ４４０に設定されて、メ
インルーチンＲ１へ戻る。
て実行され、完了するとステップ７０７でスタック・ポ
インタの値を”４”減らし、スタック・ポインタで示す
アドレスの内容（復帰アドレス）を汎用レジスタ５３１
へ呼び出す。ステップ７０８でＪＭＰ命令４０２ａが実
行されて、復帰アドレスがＰＣ４４０に設定されて、メ
インルーチンＲ１へ戻る。
【００３３】このように、サブルーチンの呼び出し、サ
ブルーチンからの復帰の度に、復帰アドレスをメモリ
（スタック）に格納したり、復帰アドレスをメモリから
呼び出すことが必要であり、これがオーバーヘッドとな
っていた。図７に示すように、サブルーチンからメイン
ルーチンに戻らずに、さらにサブルーチンを呼び出す場
合には、サブルーチンの呼び出しによるオーバーヘッド
が大きくなる。
ブルーチンからの復帰の度に、復帰アドレスをメモリ
（スタック）に格納したり、復帰アドレスをメモリから
呼び出すことが必要であり、これがオーバーヘッドとな
っていた。図７に示すように、サブルーチンからメイン
ルーチンに戻らずに、さらにサブルーチンを呼び出す場
合には、サブルーチンの呼び出しによるオーバーヘッド
が大きくなる。
【００３４】従来例１にあるようなメモリへの格納、復
帰にかかっていたオーバーヘッドを少なくするために、
ブログラムカウンタの値をシフトレジスタに退避する従
来例２の構成を図９に示す。
帰にかかっていたオーバーヘッドを少なくするために、
ブログラムカウンタの値をシフトレジスタに退避する従
来例２の構成を図９に示す。
【００３５】従来例２の構成を示す図９において、８０
１は１６ビット用アドレス・バス、８０２はアドレス・
バス８０１との間で１６ビットＤ０からＤ１５のアドレ
スデータを入出力するＰＣ、８０３は命令コードをデコ
ードする命令デコーダ回路であり、特定の命令コード
（ＣＡＬＬ命令、ＲＥＴ命令）をそれぞれデコードした
時に対応して出力信号線８０４、８０５にデコード出力
を出力する。８０６はラストイン・ファーストアウト機
能を有する双方向シフトレジスタであり、レジスタ８０
６−１〜８０６−ｎが複数段接続されている。このシフ
トレジスタ８０６は、命令デコーダ回路８０３からのデ
コード出力信号８０４、８０５により対応して順方向シ
フト、逆方向シフトの動作を行う。８０７はＰＣ８０２
とシフトレジスタ８０６間でデータの入出力を制御する
ための制御回路である。
１は１６ビット用アドレス・バス、８０２はアドレス・
バス８０１との間で１６ビットＤ０からＤ１５のアドレ
スデータを入出力するＰＣ、８０３は命令コードをデコ
ードする命令デコーダ回路であり、特定の命令コード
（ＣＡＬＬ命令、ＲＥＴ命令）をそれぞれデコードした
時に対応して出力信号線８０４、８０５にデコード出力
を出力する。８０６はラストイン・ファーストアウト機
能を有する双方向シフトレジスタであり、レジスタ８０
６−１〜８０６−ｎが複数段接続されている。このシフ
トレジスタ８０６は、命令デコーダ回路８０３からのデ
コード出力信号８０４、８０５により対応して順方向シ
フト、逆方向シフトの動作を行う。８０７はＰＣ８０２
とシフトレジスタ８０６間でデータの入出力を制御する
ための制御回路である。
【００３６】図９に示す従来例２の動作を説明する。サ
ブルーチン呼び出し時にＣＡＬＬ命令が実行されると、
プログラム中の上記ＣＡＬＬ命令の次に存在する命令の
アドレス（復帰アドレス）がＰＣ８０２により示され
る。このＰＣ８０２の内容である復帰アドレスデータは
メモリにセーブされないで、命令デコーダ回路８０３の
出力信号線８０４のＣＡＬＬデコード出力（”１”）に
よって発生するタイミング信号でよって双方向レジスタ
６の順方向シフト動作が行われ、上記復帰アドレスデー
タが双方向レジスタ８０６にセーブされる。
ブルーチン呼び出し時にＣＡＬＬ命令が実行されると、
プログラム中の上記ＣＡＬＬ命令の次に存在する命令の
アドレス（復帰アドレス）がＰＣ８０２により示され
る。このＰＣ８０２の内容である復帰アドレスデータは
メモリにセーブされないで、命令デコーダ回路８０３の
出力信号線８０４のＣＡＬＬデコード出力（”１”）に
よって発生するタイミング信号でよって双方向レジスタ
６の順方向シフト動作が行われ、上記復帰アドレスデー
タが双方向レジスタ８０６にセーブされる。
【００３７】次に、サブルーチンが終了してＲＥＴ命令
が実行されると、命令デコーダ回路８０３の出力信号線
８０５のＲＥＴデコード出力”１”によって発生するタ
イミング信号によって方向レジスタ６の逆方向シフト動
作が行われ、双方向レジスタ８０６の逆方向に保持され
ている最後の復帰アドレスデータが最初に出力されて、
制御回路８０７を介してＰＣ８０２に戻される。
が実行されると、命令デコーダ回路８０３の出力信号線
８０５のＲＥＴデコード出力”１”によって発生するタ
イミング信号によって方向レジスタ６の逆方向シフト動
作が行われ、双方向レジスタ８０６の逆方向に保持され
ている最後の復帰アドレスデータが最初に出力されて、
制御回路８０７を介してＰＣ８０２に戻される。
【００３８】また、ＣＡＬＬ命令が連鏡的に複数回実行
される（つまり、ＲＥＴ命令を実行することなくＣＡＬ
Ｌ命令が複数回実行される）と、上述したようにＣＡＬ
Ｌ命令の実行ごとに双方向レジスタの順方向シフト動作
が行われる。そして、上記ＣＡＬＬ命令の連続的な実行
後に、ＲＥＴ命令が実行されると双方向レジスタの逆方
向シフトにより双方向レジスタに保持される復帰アドレ
スデータのうちの最新のデータがＰＣ８０２に読み出さ
れる。ＣＡＬＬ命令と同数のＲＥＴ命令が実行される
と、双方向レジスタの復帰アドレスデータがすべて取り
出される。
される（つまり、ＲＥＴ命令を実行することなくＣＡＬ
Ｌ命令が複数回実行される）と、上述したようにＣＡＬ
Ｌ命令の実行ごとに双方向レジスタの順方向シフト動作
が行われる。そして、上記ＣＡＬＬ命令の連続的な実行
後に、ＲＥＴ命令が実行されると双方向レジスタの逆方
向シフトにより双方向レジスタに保持される復帰アドレ
スデータのうちの最新のデータがＰＣ８０２に読み出さ
れる。ＣＡＬＬ命令と同数のＲＥＴ命令が実行される
と、双方向レジスタの復帰アドレスデータがすべて取り
出される。
【００３９】このように、ＰＣ８０２の復帰アドレスデ
ータを格納退避するために、メモリを使用する必要がな
いので、従来例１のようなオーバーヘッドが解消される
ことになる。
ータを格納退避するために、メモリを使用する必要がな
いので、従来例１のようなオーバーヘッドが解消される
ことになる。
【００４０】
【発明が解決しようとする課題】上述した従来例１で
は、汎用レジスタ５３１を固定的に利用して復帰アドレ
スを退避するため、サブルーチンの呼び出し、サブルー
チンからの復帰のたびに、汎用レジスタ５３１の復帰ア
ドレスのメモリへの格納とメモリからの復帰をしなけれ
ばならないので、汎用レジスタとメモリ間における復帰
アドレスのやりとりが頻繁となり、これがオーバーヘッ
ドとなり処理速度の低下を招いていた。
は、汎用レジスタ５３１を固定的に利用して復帰アドレ
スを退避するため、サブルーチンの呼び出し、サブルー
チンからの復帰のたびに、汎用レジスタ５３１の復帰ア
ドレスのメモリへの格納とメモリからの復帰をしなけれ
ばならないので、汎用レジスタとメモリ間における復帰
アドレスのやりとりが頻繁となり、これがオーバーヘッ
ドとなり処理速度の低下を招いていた。
【００４１】従釆例２では、双方向シフトレジスタに復
帰アドレスを退避、復帰できるように構成したため、従
来例１で問題となっていた復帰アドレスの退避、復帰に
おけるオーバーヘッドが減少する。しかし、従来例２の
構成では、新規にシフトレジスタからなる専用の制御ハ
ードウェアを設ける必要があるため、ＣＰＵの規模が大
きくなり、かつコストが高くなるという問題があった。
加えて、プログラムの処理速度向上と小規模化を比べた
場合、小規模化をより重要視するシングルチップ・マイ
クロコンビュータ等においては、上述した従来例２に示
したような構成を採用することは不可能である。
帰アドレスを退避、復帰できるように構成したため、従
来例１で問題となっていた復帰アドレスの退避、復帰に
おけるオーバーヘッドが減少する。しかし、従来例２の
構成では、新規にシフトレジスタからなる専用の制御ハ
ードウェアを設ける必要があるため、ＣＰＵの規模が大
きくなり、かつコストが高くなるという問題があった。
加えて、プログラムの処理速度向上と小規模化を比べた
場合、小規模化をより重要視するシングルチップ・マイ
クロコンビュータ等においては、上述した従来例２に示
したような構成を採用することは不可能である。
【００４２】本発明の目的は、上記問題点を解消して、
復帰アドレスを任意の汎用レジスタに退避できる機能に
より、サブルーチンの処理における復帰アドレスの退避
及び復帰に伴うオーバーヘッドをなくすことのできる情
報処理装置を提供することにある。
復帰アドレスを任意の汎用レジスタに退避できる機能に
より、サブルーチンの処理における復帰アドレスの退避
及び復帰に伴うオーバーヘッドをなくすことのできる情
報処理装置を提供することにある。
【００４３】また、本発明の他の目的は、専用のハード
ウェアを設けることなく、簡単な回路変更だけで復帰ア
ドレスの退避及び復帰に伴うオーバーヘッドのない処理
の高速化を実現でき、かつコストのかからない経済性に
優れた情報処理装置を提供することにある。
ウェアを設けることなく、簡単な回路変更だけで復帰ア
ドレスの退避及び復帰に伴うオーバーヘッドのない処理
の高速化を実現でき、かつコストのかからない経済性に
優れた情報処理装置を提供することにある。
【００４４】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の情報処理装置は、実行する命令のアドレス
を示すプログラムカウンタと、複数の汎用レジスタと、
サブルーチンの呼び出し命令を実行する実行手段と、前
記サブルーチンの呼び出し命令を実行する時に、前記複
数の汎用レジスタから任意の汎用レジスタを選択する手
段と、前記サブルーチンの復帰用プログラムカウンタ値
を選択された汎用レジスタに退避する手段とを備える構
成としている。
め、本発明の情報処理装置は、実行する命令のアドレス
を示すプログラムカウンタと、複数の汎用レジスタと、
サブルーチンの呼び出し命令を実行する実行手段と、前
記サブルーチンの呼び出し命令を実行する時に、前記複
数の汎用レジスタから任意の汎用レジスタを選択する手
段と、前記サブルーチンの復帰用プログラムカウンタ値
を選択された汎用レジスタに退避する手段とを備える構
成としている。
【００４５】また、他の態様では、前記サブルーチンの
呼び出し命令のコードに、復帰用プログラムカウンタ値
を退避する汎用レジスタの指定を行うフィールドを設
け、前記汎用レジスタを選択する手段は、前記実行手段
によるサブルーチンの呼び出し命令の実行によって出力
される前記汎用レジスタの指定信号に基づいて汎用レジ
スタを選択する構成としている。
呼び出し命令のコードに、復帰用プログラムカウンタ値
を退避する汎用レジスタの指定を行うフィールドを設
け、前記汎用レジスタを選択する手段は、前記実行手段
によるサブルーチンの呼び出し命令の実行によって出力
される前記汎用レジスタの指定信号に基づいて汎用レジ
スタを選択する構成としている。
【００４６】また、他の態様では、前記サブルーチンの
呼び出し命令のコードに、復帰用プログラムカウンタ値
を退避する汎用レジスタの指定を行うフィールドを設
け、前記汎用レジスタを選択する手段は、前記実行手段
によるサブルーチンの呼び出し命令の実行によって出力
される前記汎用レジスタの指定信号に基づいて汎用レジ
スタを選択し、前記退避手段は、前記実行手段によるサ
ブルーチンの呼び出し命令の実行によって出力される復
帰用プログラムカウンタ値の退避信号に基づいて、前記
プログラムカウンタの値に前記サブルーチンの呼び出し
命令の命令長を加算した値を前記復帰用プログラムカウ
ンタ値として、前記選択された汎用レジスタに退避する
構成としている。
呼び出し命令のコードに、復帰用プログラムカウンタ値
を退避する汎用レジスタの指定を行うフィールドを設
け、前記汎用レジスタを選択する手段は、前記実行手段
によるサブルーチンの呼び出し命令の実行によって出力
される前記汎用レジスタの指定信号に基づいて汎用レジ
スタを選択し、前記退避手段は、前記実行手段によるサ
ブルーチンの呼び出し命令の実行によって出力される復
帰用プログラムカウンタ値の退避信号に基づいて、前記
プログラムカウンタの値に前記サブルーチンの呼び出し
命令の命令長を加算した値を前記復帰用プログラムカウ
ンタ値として、前記選択された汎用レジスタに退避する
構成としている。
【００４７】上記目的を達成する本発明の他の情報処理
装置では、実行する命令のアドレスを示すプログラムカ
ウンタと、複数の汎用レジスタと、サブルーチンの呼び
出し命令及びサブルーチンからの復帰命令を実行する手
段と、前記サブルーチンの呼び出し命令を実行する時
に、前記複数の汎用レジスタから任意の汎用レジスタを
選択する手段と、前記サブルーチンの復帰用プログラム
カウンタ値を選択された汎用レジスタに退避する手段
と、前記サブルーチンからの復帰命令を実行する時に、
前記復帰用プログラムカウンタ値を退避した汎用レジス
タから前記復帰用プログラムカウンタ値を読み出して前
記プログラムカウンタに設定する手段を備える構成とし
ている。
装置では、実行する命令のアドレスを示すプログラムカ
ウンタと、複数の汎用レジスタと、サブルーチンの呼び
出し命令及びサブルーチンからの復帰命令を実行する手
段と、前記サブルーチンの呼び出し命令を実行する時
に、前記複数の汎用レジスタから任意の汎用レジスタを
選択する手段と、前記サブルーチンの復帰用プログラム
カウンタ値を選択された汎用レジスタに退避する手段
と、前記サブルーチンからの復帰命令を実行する時に、
前記復帰用プログラムカウンタ値を退避した汎用レジス
タから前記復帰用プログラムカウンタ値を読み出して前
記プログラムカウンタに設定する手段を備える構成とし
ている。
【００４８】また、他の態様では、前記サブルーチンの
呼び出し命令のコードに、復帰用プログラムカウンタ値
を退避する汎用レジスタの指定を行うフィールドを設
け、前記サブルーチンからの復帰命令のコードに、復帰
用プログラムカウンタ値を読み出す汎用レジスタの指定
を行うフィールドを設け、前記汎用レジスタを選択する
手段は、前記命令実行手段によるサブルーチンの呼び出
し命令の実行によって出力される前記汎用レジスタの指
定信号に基づいて汎用レジスタを選択し、前記復帰用プ
ログラムカウンタ値の読み出し手段は、前記命令実行手
段によるサブルーチンからの復帰命令の実行によって出
力される前記汎用レジスタの指定信号で指定された前記
汎用レジスタから前記復帰用プログラムカウンタ値を読
み出す構成としている。
呼び出し命令のコードに、復帰用プログラムカウンタ値
を退避する汎用レジスタの指定を行うフィールドを設
け、前記サブルーチンからの復帰命令のコードに、復帰
用プログラムカウンタ値を読み出す汎用レジスタの指定
を行うフィールドを設け、前記汎用レジスタを選択する
手段は、前記命令実行手段によるサブルーチンの呼び出
し命令の実行によって出力される前記汎用レジスタの指
定信号に基づいて汎用レジスタを選択し、前記復帰用プ
ログラムカウンタ値の読み出し手段は、前記命令実行手
段によるサブルーチンからの復帰命令の実行によって出
力される前記汎用レジスタの指定信号で指定された前記
汎用レジスタから前記復帰用プログラムカウンタ値を読
み出す構成としている。
【００４９】また、他の態様では、前記サブルーチンの
呼び出し命令のコードに、復帰用プログラムカウンタ値
を退避する汎用レジスタの指定を行うフィールドを設
け、前記汎用レジスタを選択する手段は、前記実行手段
によるサブルーチンの呼び出し命令の実行によって出力
される前記汎用レジスタの指定信号に基づいて汎用レジ
スタを選択し、前記退避手段は、前記実行手段によるサ
ブルーチンの呼び出し命令の実行によって出力される復
帰用プログラムカウンタ値の退避信号に基づいて、前記
プログラムカウンタの値に前記サブルーチンの呼び出し
命令の命令長を加算した値を前記復帰用プログラムカウ
ンタ値として、前記選択された汎用レジスタに退避し、
前記復帰用プログラムカウンタ値の読み出し手段は、前
記命令実行手段によるサブルーチンからの復帰命令の実
行によって出力される前記汎用レジスタの指定信号で指
定された前記汎用レジスタから前記復帰用プログラムカ
ウンタ値を読み出して前記プログラムカウンタに設定す
る構成としている。
呼び出し命令のコードに、復帰用プログラムカウンタ値
を退避する汎用レジスタの指定を行うフィールドを設
け、前記汎用レジスタを選択する手段は、前記実行手段
によるサブルーチンの呼び出し命令の実行によって出力
される前記汎用レジスタの指定信号に基づいて汎用レジ
スタを選択し、前記退避手段は、前記実行手段によるサ
ブルーチンの呼び出し命令の実行によって出力される復
帰用プログラムカウンタ値の退避信号に基づいて、前記
プログラムカウンタの値に前記サブルーチンの呼び出し
命令の命令長を加算した値を前記復帰用プログラムカウ
ンタ値として、前記選択された汎用レジスタに退避し、
前記復帰用プログラムカウンタ値の読み出し手段は、前
記命令実行手段によるサブルーチンからの復帰命令の実
行によって出力される前記汎用レジスタの指定信号で指
定された前記汎用レジスタから前記復帰用プログラムカ
ウンタ値を読み出して前記プログラムカウンタに設定す
る構成としている。
【００５０】
【作 用】本発明は、サブルーチンの呼び出し命令をデ
コードした出力によって、復帰用プログラムカウンタ値
を任意に選択した汎用レジスタに書き込むことにより、
退避することができる。このため、復帰用ブログラムカ
ウンタ値をメモリに格納するオーバーヘッドと、メモリ
から復帰用ブログラムカウンタ値を復帰させるオーバー
ヘッドが不要となり、情報処理装置の高速処理が実現す
る。
コードした出力によって、復帰用プログラムカウンタ値
を任意に選択した汎用レジスタに書き込むことにより、
退避することができる。このため、復帰用ブログラムカ
ウンタ値をメモリに格納するオーバーヘッドと、メモリ
から復帰用ブログラムカウンタ値を復帰させるオーバー
ヘッドが不要となり、情報処理装置の高速処理が実現す
る。
【００５１】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。図１は、本発明の一実施例による情報処理
装置の構成を示すブロック図である。図１においては、
マイクロコンビュータ等の情報処理装置の一部の構成を
示しており、１０は命令デコーダ、４０はＰＣ、４１は
インクリメンタ、１０１から１３１は汎用レジスタ、１
００はデータを”０”に固定してある汎用レジスタ、２
００から２３１は２入力のＡＮＤ回路、２５０は２入力
のＯＲ回路、２０はデータ・バス、３０はメモリであ
る。
て説明する。図１は、本発明の一実施例による情報処理
装置の構成を示すブロック図である。図１においては、
マイクロコンビュータ等の情報処理装置の一部の構成を
示しており、１０は命令デコーダ、４０はＰＣ、４１は
インクリメンタ、１０１から１３１は汎用レジスタ、１
００はデータを”０”に固定してある汎用レジスタ、２
００から２３１は２入力のＡＮＤ回路、２５０は２入力
のＯＲ回路、２０はデータ・バス、３０はメモリであ
る。
【００５２】本実施例においては、図示のように、図５
に示した従来例１の構成と大部分が共通した構成となっ
ている。従って、図５に示した従来例１との相違点を重
点的に説明し、従来例１と同一の構成については説明を
省略する。
に示した従来例１の構成と大部分が共通した構成となっ
ている。従って、図５に示した従来例１との相違点を重
点的に説明し、従来例１と同一の構成については説明を
省略する。
【００５３】本実施例では、図５のＯＲ回路６５０とＡ
ＮＤ回路６３１の代わりに、２入力のＡＮＤ回路２３１
と２入力のＯＲ回路２５０を新たに設けている。
ＮＤ回路６３１の代わりに、２入力のＡＮＤ回路２３１
と２入力のＯＲ回路２５０を新たに設けている。
【００５４】命令デコーダ１０は従来例１と異なる命令
コードをデコードするだけで、他の機能は同一である。
また、本実施例では、メモリ３０を復帰アドレスのスタ
ックとして用いない。命令デコーダ１０が、汎用レジス
タに対する復帰アドレスの書き込みが終了したタイミン
グで、サブルーチンのアドレスをデータ・バス４２０に
対して出力する点についても図５と同様である。
コードをデコードするだけで、他の機能は同一である。
また、本実施例では、メモリ３０を復帰アドレスのスタ
ックとして用いない。命令デコーダ１０が、汎用レジス
タに対する復帰アドレスの書き込みが終了したタイミン
グで、サブルーチンのアドレスをデータ・バス４２０に
対して出力する点についても図５と同様である。
【００５５】図１において、命令デコーダ１０からの復
帰信号Ｓ５４と退避信号Ｓ５５を、ＯＲ回路２５０に出
力する。ＯＲ回路２５０は、復帰信号Ｓ５４と退避信号
Ｓ５５の論理和をとって、その結果をＡＮＤ回路２００
〜ＡＮＤ回路２３０、そしてＡＮＤ回路２３１の一方の
入力へ出力する。
帰信号Ｓ５４と退避信号Ｓ５５を、ＯＲ回路２５０に出
力する。ＯＲ回路２５０は、復帰信号Ｓ５４と退避信号
Ｓ５５の論理和をとって、その結果をＡＮＤ回路２００
〜ＡＮＤ回路２３０、そしてＡＮＤ回路２３１の一方の
入力へ出力する。
【００５６】レジスタセレクト信号Ｓ０からＳ３１は、
レジスタセレクト信号Ｓ３１に相当するのはＡＮＤ回路
２３１というように、各々対応するＡＮＤ回路２００か
ら２３１の他方の入力に供給される。ＡＮＤ回路２３１
は、レジスタセレクト信号Ｓ３１とＯＲ回路２５０の出
力との論理積をとって、その結果を汎用レジスタ１３１
へ出力している。
レジスタセレクト信号Ｓ３１に相当するのはＡＮＤ回路
２３１というように、各々対応するＡＮＤ回路２００か
ら２３１の他方の入力に供給される。ＡＮＤ回路２３１
は、レジスタセレクト信号Ｓ３１とＯＲ回路２５０の出
力との論理積をとって、その結果を汎用レジスタ１３１
へ出力している。
【００５７】ＡＮＤ回路２００から２３１は、それぞれ
ＯＲ回路２５０の出力とレジスタセレクト信号Ｓ０から
Ｓ３０との論理積をとって、その結果を対応する汎用レ
ジスタ１００から１３１を選択するセレクト信号として
出力する。すなわち、復帰信号Ｓ５４又は退避信号Ｓ５
５の論理値が”１”で、かつレジスタセレクト信号Ｓ０
からＳ３０の何れかが論理値”１”になったとき、ＡＮ
Ｄ回路２００から２３１の何れかの出力が”１”とな
り、対応する汎用レジスタ１００から１３１の何れかが
選択される。
ＯＲ回路２５０の出力とレジスタセレクト信号Ｓ０から
Ｓ３０との論理積をとって、その結果を対応する汎用レ
ジスタ１００から１３１を選択するセレクト信号として
出力する。すなわち、復帰信号Ｓ５４又は退避信号Ｓ５
５の論理値が”１”で、かつレジスタセレクト信号Ｓ０
からＳ３０の何れかが論理値”１”になったとき、ＡＮ
Ｄ回路２００から２３１の何れかの出力が”１”とな
り、対応する汎用レジスタ１００から１３１の何れかが
選択される。
【００５８】図５の従来例１では、サブルーチン呼び出
しにおいて復帰アドレスを固定的に特定の汎用レジスタ
５３１に退避する構成としていたが、本実施例では、復
帰アドレスを退避する汎用レジスタは固定されず、後述
するサブルーチンの呼び出し命令で指定された汎用レジ
スタに退避する構成としている。
しにおいて復帰アドレスを固定的に特定の汎用レジスタ
５３１に退避する構成としていたが、本実施例では、復
帰アドレスを退避する汎用レジスタは固定されず、後述
するサブルーチンの呼び出し命令で指定された汎用レジ
スタに退避する構成としている。
【００５９】図２に、図１に示した本実施例の情報処理
装置で処理する命令コードの構成を示す。サブルーチン
の呼び出し時には、ＪＡＲＬ命令４０１を実行する。Ｊ
ＡＲＬ命令４０１のビット１０〜５は、ＪＡＲＬ命令４
０１の演算指令を司るオペコードのフィールドである。
ビット１５〜１１は、汎用レジスタ１０１〜１３１の何
れかを指定するためのレジスタ指定フィールドで、汎用
レジスタ１０１〜１３１を５ビットの２進数で指定す
る。ビット４〜０及び３１一１６は、分岐先（サブルー
チン）を示すディスプレースメント値である。なお、命
令４００は、レジスタ間のデータ転送命令（ＭＯＶ ｒ
ｅｇ，ｒｅｇ）のコードの構成を示している。
装置で処理する命令コードの構成を示す。サブルーチン
の呼び出し時には、ＪＡＲＬ命令４０１を実行する。Ｊ
ＡＲＬ命令４０１のビット１０〜５は、ＪＡＲＬ命令４
０１の演算指令を司るオペコードのフィールドである。
ビット１５〜１１は、汎用レジスタ１０１〜１３１の何
れかを指定するためのレジスタ指定フィールドで、汎用
レジスタ１０１〜１３１を５ビットの２進数で指定す
る。ビット４〜０及び３１一１６は、分岐先（サブルー
チン）を示すディスプレースメント値である。なお、命
令４００は、レジスタ間のデータ転送命令（ＭＯＶ ｒ
ｅｇ，ｒｅｇ）のコードの構成を示している。
【００６０】図２に示すＪＡＲＬ命令４０１及びＪＭＰ
命令４０２については、レジスタ間のデータ転送命令
（ＭＯＶ ｒｅｇ、ｒｅｇ）４００等のレジスタ指定フ
ィールドと書式を統一している。
命令４０２については、レジスタ間のデータ転送命令
（ＭＯＶ ｒｅｇ、ｒｅｇ）４００等のレジスタ指定フ
ィールドと書式を統一している。
【００６１】さらに図１、図２を参照して、サブルーチ
ンの呼び出し時とサブルーチンからの復帰時の動作につ
いて説明する。
ンの呼び出し時とサブルーチンからの復帰時の動作につ
いて説明する。
【００６２】命令デコーダ１０では、ＪＡＲＬ命令４０
１をデコードすることにより、ＲＤ信号Ｓ５２を”
０”、ＷＲ信号Ｓ５３を”１”、復帰信号Ｓ５４を”
０”、退避信号Ｓ５５を”１”、指定した汎用レジスタ
に対応するレジスタセレクト信号（Ｓ１〜Ｓ３１の何れ
か）を”１”にセットしてから、サブルーチンのアドレ
スをデータ・バス２０上に出力する。
１をデコードすることにより、ＲＤ信号Ｓ５２を”
０”、ＷＲ信号Ｓ５３を”１”、復帰信号Ｓ５４を”
０”、退避信号Ｓ５５を”１”、指定した汎用レジスタ
に対応するレジスタセレクト信号（Ｓ１〜Ｓ３１の何れ
か）を”１”にセットしてから、サブルーチンのアドレ
スをデータ・バス２０上に出力する。
【００６３】ＪＡＲＬ命令４０１を以下のように記述す
る。 ＪＡＲＬ サブルーチン名，汎用レジスタ名
る。 ＪＡＲＬ サブルーチン名，汎用レジスタ名
【００６４】ここでは、ＪＡＲＬ命令４０１によって汎
用レジスタ１３０を指定した場合について説明をする。
ＪＡＲＬ命令４０１をデコードした結果、退避信号Ｓ５
５が”１”、ワード切り替え信号Ｓ３４が”１”とな
り、データ・バス２０に復帰アドレスが出力される。
用レジスタ１３０を指定した場合について説明をする。
ＪＡＲＬ命令４０１をデコードした結果、退避信号Ｓ５
５が”１”、ワード切り替え信号Ｓ３４が”１”とな
り、データ・バス２０に復帰アドレスが出力される。
【００６５】同時に、ＯＲ回路２５０の出力が”１”、
汎用レジスタ１３０に対応するレジスタセレクト信号Ｓ
３０が”１”であることから、ＡＮＤ回路２３０の出力
が”１”となって汎用レジスタ１３０が選択される。そ
して、ＲＤ信号Ｓ５２が”１”であることから、データ
・バス２０上の復帰アドレスの値が汎用レジスタ１３０
に書き込まれる。
汎用レジスタ１３０に対応するレジスタセレクト信号Ｓ
３０が”１”であることから、ＡＮＤ回路２３０の出力
が”１”となって汎用レジスタ１３０が選択される。そ
して、ＲＤ信号Ｓ５２が”１”であることから、データ
・バス２０上の復帰アドレスの値が汎用レジスタ１３０
に書き込まれる。
【００６６】一方、復帰信号Ｓ５４が”０”であるが、
何も影響しない。さらに、命令デコーダ１０がサブルー
チンのアドレスをデータ・バス２０に出力して、ＰＣ４
０にそのサブルーチンのアドレスを書き込む。
何も影響しない。さらに、命令デコーダ１０がサブルー
チンのアドレスをデータ・バス２０に出力して、ＰＣ４
０にそのサブルーチンのアドレスを書き込む。
【００６７】サブルーチンからの復帰時には、ＪＭＰ命
令４０２を実行する。ＪＭＰ命令４０２は、図２に示す
ような命令コードの構成である。ＪＭＰ命令４０２のビ
ット１５〜１１は使用しないフィールドであり、全て”
０”が設定される。ビット１０〜５はＪＭＰ命令の演算
指令を司るオペコードのフィールドである。ビット４〜
０は汎用レジスタを指定するフィールドで、レジスタ１
０１〜１３１の何れかを５ビットの２進数で指定する。
令４０２を実行する。ＪＭＰ命令４０２は、図２に示す
ような命令コードの構成である。ＪＭＰ命令４０２のビ
ット１５〜１１は使用しないフィールドであり、全て”
０”が設定される。ビット１０〜５はＪＭＰ命令の演算
指令を司るオペコードのフィールドである。ビット４〜
０は汎用レジスタを指定するフィールドで、レジスタ１
０１〜１３１の何れかを５ビットの２進数で指定する。
【００６８】命令デコーダ１０では、ＪＭＰ命令４０２
をデコードすることにより、ＲＤ信号Ｓ５２を”１”、
ＷＲ信号Ｓ５３を”０”、復帰信号Ｓ５４を”１”、退
避信号Ｓ５５を”０、指定した汎用レジスタに対応する
レジスタセレクト信号（Ｓ１〜Ｓ３１の何れ）を”１”
にセットする。ここでは、ＪＭＰ命令４０２で汎用レジ
スタ１３０を指定した場合を説明する。
をデコードすることにより、ＲＤ信号Ｓ５２を”１”、
ＷＲ信号Ｓ５３を”０”、復帰信号Ｓ５４を”１”、退
避信号Ｓ５５を”０、指定した汎用レジスタに対応する
レジスタセレクト信号（Ｓ１〜Ｓ３１の何れ）を”１”
にセットする。ここでは、ＪＭＰ命令４０２で汎用レジ
スタ１３０を指定した場合を説明する。
【００６９】ＪＭＰ命令４０２をデコードした結果、命
令デコーダ１０は復帰信号Ｓ５４に”１”をセットして
出力するので、ＯＲ回路２５０の出力は論理値”１”に
なる。この時、ＲＤ信号Ｓ５２に”１”をセットして出
力するので、ＲＤ信号Ｓ５２により汎用レジスタ１３０
から復帰アドレスがデータ・バス２０に出力される。一
方、復帰信号Ｓ５４が”１”であるので、データ・バス
２０上の値が復帰アドレスとしてＰＣ４０に設定され
る。
令デコーダ１０は復帰信号Ｓ５４に”１”をセットして
出力するので、ＯＲ回路２５０の出力は論理値”１”に
なる。この時、ＲＤ信号Ｓ５２に”１”をセットして出
力するので、ＲＤ信号Ｓ５２により汎用レジスタ１３０
から復帰アドレスがデータ・バス２０に出力される。一
方、復帰信号Ｓ５４が”１”であるので、データ・バス
２０上の値が復帰アドレスとしてＰＣ４０に設定され
る。
【００７０】図３では、図７と同様に、ＪＡＲＬ命令４
０１によるサブルーチンのネスティングの動作とＰＣ０
の退避と復帰の様子を示す。また、図４には、図３のサ
ブルーチンのネスティング動作における各ステップ毎の
復帰アドレスの退避と復帰処理及びその処理に要するク
ロック数を示している。プログラムは矢印の方向に実行
され、メインルーチンＲ１からサブルーチンＳＲ１へ、
そこからさらにサブルーチンＳＲ２へネスティングす
る。ここではメインルーチンＲ１内で退避する復帰アド
レスを汎用レジスタ１３０に、サブルーチンＳＲ１内で
退避する復帰アドレスを汎用レジスタ１２９にそれぞれ
退避する場合を考える。
０１によるサブルーチンのネスティングの動作とＰＣ０
の退避と復帰の様子を示す。また、図４には、図３のサ
ブルーチンのネスティング動作における各ステップ毎の
復帰アドレスの退避と復帰処理及びその処理に要するク
ロック数を示している。プログラムは矢印の方向に実行
され、メインルーチンＲ１からサブルーチンＳＲ１へ、
そこからさらにサブルーチンＳＲ２へネスティングす
る。ここではメインルーチンＲ１内で退避する復帰アド
レスを汎用レジスタ１３０に、サブルーチンＳＲ１内で
退避する復帰アドレスを汎用レジスタ１２９にそれぞれ
退避する場合を考える。
【００７１】メインルーチンＲ１内のステップ３０１で
ＪＡＲＬ命令４０１（汎用レジスタ１３０を指定）が実
行されると、復帰アドレスを指定した汎用レジスタ１３
０に退避して、サブルーチンＳＲ１のアドレスをＰＣ４
０に設定する。サブルーチンＳＲ１に移行してステップ
３０２で、従来のようにメモリ３０に復帰アドレスを格
納する必要がなく、すぐにサブルーチンＳＲ１の処理を
行う。
ＪＡＲＬ命令４０１（汎用レジスタ１３０を指定）が実
行されると、復帰アドレスを指定した汎用レジスタ１３
０に退避して、サブルーチンＳＲ１のアドレスをＰＣ４
０に設定する。サブルーチンＳＲ１に移行してステップ
３０２で、従来のようにメモリ３０に復帰アドレスを格
納する必要がなく、すぐにサブルーチンＳＲ１の処理を
行う。
【００７２】サブルーチンＳＲ１内のステップ３０３
で、ＪＡＲＬ命令４０１（汎用レジスタ１２９を指定）
が実行されると、復帰アドレスを指定した汎用レジスタ
１２９に退避して、サブルーチンＳＲ２のアドレスをＰ
Ｃ４０に設定する。サブルーチンＳＲ２に入ってステッ
プ３０４で、メモリ３０に復帰アドレスを格納する必要
がなく、すぐにサブルーチンＳＲ２の処理を行う。
で、ＪＡＲＬ命令４０１（汎用レジスタ１２９を指定）
が実行されると、復帰アドレスを指定した汎用レジスタ
１２９に退避して、サブルーチンＳＲ２のアドレスをＰ
Ｃ４０に設定する。サブルーチンＳＲ２に入ってステッ
プ３０４で、メモリ３０に復帰アドレスを格納する必要
がなく、すぐにサブルーチンＳＲ２の処理を行う。
【００７３】サブルーチンＳＲ２の処理が完了すると、
ステップ３０８でＪＭＰ命令４０２（汎用レジスタ１２
９を指定）が実行されて、汎用レジスタ１２９から読み
出された復帰アドレスがＰＣ４０に設定されて、サブル
ーチンＳＲ１へ戻る。さらに、サブルーチンＳＲ１の処
理が続いて実行され、完了すると、ステップ３０８でＪ
ＭＰ命令４０２（汎用レジスタ１３０を指定）が実行さ
れて、汎用レジスタ１３０から読み出された復帰アドレ
スがＰＣ４Ｏに設定されて、メインルーチンＲ１へ戻
る。
ステップ３０８でＪＭＰ命令４０２（汎用レジスタ１２
９を指定）が実行されて、汎用レジスタ１２９から読み
出された復帰アドレスがＰＣ４０に設定されて、サブル
ーチンＳＲ１へ戻る。さらに、サブルーチンＳＲ１の処
理が続いて実行され、完了すると、ステップ３０８でＪ
ＭＰ命令４０２（汎用レジスタ１３０を指定）が実行さ
れて、汎用レジスタ１３０から読み出された復帰アドレ
スがＰＣ４Ｏに設定されて、メインルーチンＲ１へ戻
る。
【００７４】このように、本実施例においては、従来例
とまったく同様なサブルーチンの呼び出し、復帰におい
て、復帰アドレスの値をメモリ３０に対して格納、復帰
するという処理が不要になり、オーバーヘッドがなくな
る。
とまったく同様なサブルーチンの呼び出し、復帰におい
て、復帰アドレスの値をメモリ３０に対して格納、復帰
するという処理が不要になり、オーバーヘッドがなくな
る。
【００７５】従来例１では、図８に示すように復帰アド
レスの退避、復帰処理に要するクロック数は合計２２ク
ロックとなる。本実施例によれば、図４に示すように復
帰アドレスの退避、復帰処理に要するクロック数は合計
１２クロックであり、従来例１に対して５４％のクロッ
ク数しかかからない。従って、その分のオーバーヘッド
が軽減されることになる。
レスの退避、復帰処理に要するクロック数は合計２２ク
ロックとなる。本実施例によれば、図４に示すように復
帰アドレスの退避、復帰処理に要するクロック数は合計
１２クロックであり、従来例１に対して５４％のクロッ
ク数しかかからない。従って、その分のオーバーヘッド
が軽減されることになる。
【００７６】また、ＪＡＲＬ命令４０１のレジスタ指定
のデコーダは、図２に示すレジスタ指定のコードのよう
に、レジスタ間のデータ転送命令（ＭＯＶ ｒｅｇ、ｒ
ｅｇ）４００等のレジスタ指定フィールドと書式を統一
しておくことで、兼用することが可能である。そのた
め、専用のレジスタ指定用のデコーダを設ける必要がな
い。本実施例では、上述のように、汎用レジスタに空き
のある限り、復帰アドレスを汎用レジスタに退避できる
ので、実用的な効果はきわめて高い。
のデコーダは、図２に示すレジスタ指定のコードのよう
に、レジスタ間のデータ転送命令（ＭＯＶ ｒｅｇ、ｒ
ｅｇ）４００等のレジスタ指定フィールドと書式を統一
しておくことで、兼用することが可能である。そのた
め、専用のレジスタ指定用のデコーダを設ける必要がな
い。本実施例では、上述のように、汎用レジスタに空き
のある限り、復帰アドレスを汎用レジスタに退避できる
ので、実用的な効果はきわめて高い。
【００７７】以上好ましい実施例をあげて本発明を説明
したが、本発明は必ずしも上記実施例に限定されるもの
ではない。例えば、汎用レジスタ及びＡＮＤ回路の数に
ついては、図示の内容に限定されない。
したが、本発明は必ずしも上記実施例に限定されるもの
ではない。例えば、汎用レジスタ及びＡＮＤ回路の数に
ついては、図示の内容に限定されない。
【００７８】
【発明の効果】以上説明したように、本発明によれば、
簡易な回路構成と命令コードの変更により、復帰アドレ
スを任意の汎用レジスタに退避し、かつ復帰させること
により、サブルーチンの呼び出し時とサブルーチンから
の復帰におけるオーバーヘッドを解消でき情報処理装置
の高速化が実現される。
簡易な回路構成と命令コードの変更により、復帰アドレ
スを任意の汎用レジスタに退避し、かつ復帰させること
により、サブルーチンの呼び出し時とサブルーチンから
の復帰におけるオーバーヘッドを解消でき情報処理装置
の高速化が実現される。
【００７９】また、オーバーヘッドを解消のために従来
において採用されていたような専用のハードウェアを新
たに設ける必要がなく、簡単な回路変更だけで実現する
ことができるので、コストが高くなることもなく経済性
に優れ、かつ専用ハードウェアの追加により回路規模が
大きくなることもない。従って、回路の小規模化を重視
するシングルチップ・マイクロコンピュータ等の情報処
理装置にも採用でき、処理の高速化が実現する。
において採用されていたような専用のハードウェアを新
たに設ける必要がなく、簡単な回路変更だけで実現する
ことができるので、コストが高くなることもなく経済性
に優れ、かつ専用ハードウェアの追加により回路規模が
大きくなることもない。従って、回路の小規模化を重視
するシングルチップ・マイクロコンピュータ等の情報処
理装置にも採用でき、処理の高速化が実現する。
【図１】 本発明の一実施例による情報処理装置の構成
を示すブロック図である。
を示すブロック図である。
【図２】 図１に示す実施例で実行する命令コードの一
構成例を示す図である。
構成例を示す図である。
【図３】 図１に示す実施例におけるサブルーチンのネ
スティングにおける処理の流れを示す図である。
スティングにおける処理の流れを示す図である。
【図４】 図３のサブルーチンのネスティング動作にお
ける各ステップ毎の復帰アドレスの退避と復帰の処理及
びその処理に要するクロック数を示す図である。
ける各ステップ毎の復帰アドレスの退避と復帰の処理及
びその処理に要するクロック数を示す図である。
【図５】 情報処理装置の第１の従来例の構成を示すブ
ロック図である。
ロック図である。
【図６】 図５に示す従来例１の命令コードの一例を示
す図である。
す図である。
【図７】 従来におけるサブルーチンのネスティングに
おける処理の流れを示す図である。
おける処理の流れを示す図である。
【図８】 図７のサブルーチンのネスティング動作にお
ける各ステップ毎の復帰アドレスの退避と復帰の処理及
びその処理に要するクロック数を示す図である。
ける各ステップ毎の復帰アドレスの退避と復帰の処理及
びその処理に要するクロック数を示す図である。
【図９】 情報処理装置の第２の従来例の構成を示すブ
ロック図である。
ロック図である。
１０ 命令デコーダ ２０ データ・バス ３０ メモリ ４０ ＰＣ ４１ インクリメンタ １００〜１３１ 汎用レジスタ ２００〜２３１ ＡＮＤ回路 ２５０ ＯＲ回路 Ｓ０〜Ｓ３１ レジスタセレクト信号 Ｓ３４ ワード切り替え信号 Ｓ５２ ＲＤ信号 Ｓ５３ ＷＲ信号 Ｓ５４ 復帰信号 Ｓ５５ 退避信号 ４０１ サブルーチン呼び出し命令 ４０２ 復帰命令
Claims (6)
- 【請求項１】 実行する命令のアドレスを示すプログラ
ムカウンタと、 複数の汎用レジスタと、 サブルーチンの呼び出し命令を実行する実行手段と、 前記サブルーチンの呼び出し命令を実行する時に、前記
複数の汎用レジスタから任意の汎用レジスタを選択する
手段と、 前記サブルーチンの復帰用プログラムカウンタ値を選択
された汎用レジスタに退避する手段とを備えることを特
徴とする情報処理装置。 - 【請求項２】 前記サブルーチンの呼び出し命令のコー
ドに、復帰用プログラムカウンタ値を退避する汎用レジ
スタの指定を行うフィールドを設け、 前記汎用レジスタを選択する手段は、前記実行手段によ
るサブルーチンの呼び出し命令の実行によって出力され
る前記汎用レジスタの指定信号に基づいて汎用レジスタ
を選択することを特徴とする請求項１に記載の情報処理
装置。 - 【請求項３】 前記サブルーチンの呼び出し命令のコー
ドに、復帰用プログラムカウンタ値を退避する汎用レジ
スタの指定を行うフィールドを設け、 前記汎用レジスタを選択する手段は、前記実行手段によ
るサブルーチンの呼び出し命令の実行によって出力され
る前記汎用レジスタの指定信号に基づいて汎用レジスタ
を選択し、 前記退避手段は、前記実行手段によるサブルーチンの呼
び出し命令の実行によって出力される復帰用プログラム
カウンタ値の退避信号に基づいて、前記プログラムカウ
ンタの値に前記サブルーチンの呼び出し命令の命令長を
加算した値を前記復帰用プログラムカウンタ値として、
前記選択された汎用レジスタに退避することを特徴とす
る請求項１に記載の情報処理装置。 - 【請求項４】 実行する命令のアドレスを示すプログラ
ムカウンタと、 複数の汎用レジスタと、 サブルーチンの呼び出し命令及びサブルーチンからの復
帰命令を実行する手段と、 前記サブルーチンの呼び出し命令を実行する時に、前記
複数の汎用レジスタから任意の汎用レジスタを選択する
手段と、 前記サブルーチンの復帰用プログラムカウンタ値を選択
された汎用レジスタに退避する手段と、 前記サブルーチンからの復帰命令を実行する時に、前記
復帰用プログラムカウンタ値を退避した汎用レジスタか
ら前記復帰用プログラムカウンタ値を読み出して前記プ
ログラムカウンタに設定する手段を備えることを特徴と
する情報処理装置。 - 【請求項５】 前記サブルーチンの呼び出し命令のコー
ドに、復帰用プログラムカウンタ値を退避する汎用レジ
スタの指定を行うフィールドを設け、前記サブルーチン
からの復帰命令のコードに、復帰用プログラムカウンタ
値を読み出す汎用レジスタの指定を行うフィールドを設
け、 前記汎用レジスタを選択する手段は、前記命令実行手段
によるサブルーチンの呼び出し命令の実行によって出力
される前記汎用レジスタの指定信号に基づいて汎用レジ
スタを選択し、 前記復帰用プログラムカウンタ値の読み出し手段は、前
記命令実行手段によるサブルーチンからの復帰命令の実
行によって出力される前記汎用レジスタの指定信号で指
定された前記汎用レジスタから前記復帰用プログラムカ
ウンタ値を読み出すことを特徴とする請求項４に記載の
情報処理装置。 - 【請求項６】 前記サブルーチンの呼び出し命令のコー
ドに、復帰用プログラムカウンタ値を退避する汎用レジ
スタの指定を行うフィールドを設け、 前記汎用レジスタを選択する手段は、前記実行手段によ
るサブルーチンの呼び出し命令の実行によって出力され
る前記汎用レジスタの指定信号に基づいて汎用レジスタ
を選択し、 前記退避手段は、前記実行手段によるサブルーチンの呼
び出し命令の実行によって出力される復帰用プログラム
カウンタ値の退避信号に基づいて、前記プログラムカウ
ンタの値に前記サブルーチンの呼び出し命令の命令長を
加算した値を前記復帰用プログラムカウンタ値として前
記選択された汎用レジスタに退避し、 前記復帰用プログラムカウンタ値の読み出し手段は、前
記命令実行手段によるサブルーチンからの復帰命令の実
行によって出力される前記汎用レジスタの指定信号で指
定された前記汎用レジスタから前記復帰用プログラムカ
ウンタ値を読み出して前記プログラムカウンタに設定す
ることを特徴とする請求項４に記載の情報処理装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7034671A JPH08212075A (ja) | 1995-01-31 | 1995-01-31 | 情報処理装置 |
| US08/594,296 US5867696A (en) | 1995-01-31 | 1996-01-30 | Saving a program counter value as the return address in an arbitrary general purpose register |
| EP96101263A EP0725336B1 (en) | 1995-01-31 | 1996-01-30 | Information processor |
| DE69622608T DE69622608T2 (de) | 1995-01-31 | 1996-01-30 | Informationsprozessor |
| KR1019960002272A KR100314484B1 (ko) | 1995-01-31 | 1996-01-31 | 정보 처리기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7034671A JPH08212075A (ja) | 1995-01-31 | 1995-01-31 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08212075A true JPH08212075A (ja) | 1996-08-20 |
Family
ID=12420901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7034671A Pending JPH08212075A (ja) | 1995-01-31 | 1995-01-31 | 情報処理装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5867696A (ja) |
| EP (1) | EP0725336B1 (ja) |
| JP (1) | JPH08212075A (ja) |
| KR (1) | KR100314484B1 (ja) |
| DE (1) | DE69622608T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6898698B1 (en) | 1999-09-29 | 2005-05-24 | Fujitsu Limited | Device predicting a branch of an instruction equivalent to a subroutine return and a method thereof |
| JP2016015475A (ja) * | 2014-06-13 | 2016-01-28 | 株式会社半導体エネルギー研究所 | 半導体装置、及び電子機器 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2857600B2 (ja) * | 1995-05-11 | 1999-02-17 | 松下電器産業株式会社 | プロセッサ及びプログラム翻訳装置 |
| US6370636B1 (en) | 1996-07-31 | 2002-04-09 | Hyundai Electronics Industries Co., Ltd. | Accessing byte lines from dual memory blocks and aligning for variable length instruction execution |
| JPH1091432A (ja) * | 1996-09-13 | 1998-04-10 | Sanyo Electric Co Ltd | プログラム実行方法およびプログラム実行装置 |
| US6560696B1 (en) * | 1999-12-29 | 2003-05-06 | Intel Corporation | Return register stack target predictor |
| EP1898826B1 (en) * | 2005-04-18 | 2016-12-07 | Image Navigation Ltd | Methods and apparatus for dental implantation |
| US7945901B2 (en) * | 2006-08-16 | 2011-05-17 | Seiko Epson Corporation | System and method for facilitating software profiling procedures |
| CN100442226C (zh) * | 2007-07-02 | 2008-12-10 | 美的集团有限公司 | 微波炉返回键的设定方法 |
| US7882338B2 (en) * | 2008-02-20 | 2011-02-01 | International Business Machines Corporation | Method, system and computer program product for an implicit predicted return from a predicted subroutine |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04217027A (ja) * | 1990-12-18 | 1992-08-07 | Nec Corp | 情報処理装置 |
| JPH06149568A (ja) * | 1992-11-02 | 1994-05-27 | Fujitsu Ltd | サブルーチンリターン制御方法及び命令処理装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4777587A (en) * | 1985-08-30 | 1988-10-11 | Advanced Micro Devices, Inc. | System for processing single-cycle branch instruction in a pipeline having relative, absolute, indirect and trap addresses |
| JPS63316134A (ja) * | 1987-06-18 | 1988-12-23 | Toshiba Corp | 半導体集積回路 |
| US5507030A (en) * | 1991-03-07 | 1996-04-09 | Digitial Equipment Corporation | Successive translation, execution and interpretation of computer program having code at unknown locations due to execution transfer instructions having computed destination addresses |
| JP3499252B2 (ja) * | 1993-03-19 | 2004-02-23 | 株式会社ルネサステクノロジ | コンパイル装置及びデータ処理装置 |
| AU6629894A (en) * | 1993-05-07 | 1994-12-12 | Apple Computer, Inc. | Method for decoding guest instructions for a host computer |
-
1995
- 1995-01-31 JP JP7034671A patent/JPH08212075A/ja active Pending
-
1996
- 1996-01-30 EP EP96101263A patent/EP0725336B1/en not_active Expired - Lifetime
- 1996-01-30 DE DE69622608T patent/DE69622608T2/de not_active Expired - Fee Related
- 1996-01-30 US US08/594,296 patent/US5867696A/en not_active Expired - Lifetime
- 1996-01-31 KR KR1019960002272A patent/KR100314484B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04217027A (ja) * | 1990-12-18 | 1992-08-07 | Nec Corp | 情報処理装置 |
| JPH06149568A (ja) * | 1992-11-02 | 1994-05-27 | Fujitsu Ltd | サブルーチンリターン制御方法及び命令処理装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6898698B1 (en) | 1999-09-29 | 2005-05-24 | Fujitsu Limited | Device predicting a branch of an instruction equivalent to a subroutine return and a method thereof |
| JP2016015475A (ja) * | 2014-06-13 | 2016-01-28 | 株式会社半導体エネルギー研究所 | 半導体装置、及び電子機器 |
| JP2020077373A (ja) * | 2014-06-13 | 2020-05-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69622608T2 (de) | 2003-03-06 |
| EP0725336A2 (en) | 1996-08-07 |
| KR960029971A (ko) | 1996-08-17 |
| KR100314484B1 (ko) | 2001-12-28 |
| US5867696A (en) | 1999-02-02 |
| EP0725336A3 (en) | 1997-02-12 |
| EP0725336B1 (en) | 2002-07-31 |
| DE69622608D1 (de) | 2002-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7694109B2 (en) | Data processing apparatus of high speed process using memory of low speed and low power consumption | |
| US5459847A (en) | Program counter mechanism having selector for selecting up-to-date instruction prefetch address based upon carry signal of adder which adds instruction size and LSB portion of address register | |
| JPH0414385B2 (ja) | ||
| JPH08212075A (ja) | 情報処理装置 | |
| US6542989B2 (en) | Single instruction having op code and stack control field | |
| JPH0248732A (ja) | 命令パイプライン方式のマイクロプロセッサ | |
| JPS623461B2 (ja) | ||
| JP2559868B2 (ja) | 情報処理装置 | |
| JPH07239780A (ja) | １クロック可変長命令実行処理型命令読み込み電子計 算機 | |
| JP2690406B2 (ja) | プロセッサおよびデータ処理システム | |
| JPS59114677A (ja) | ベクトル処理装置 | |
| US4853889A (en) | Arrangement and method for speeding the operation of branch instructions | |
| US20030005269A1 (en) | Multi-precision barrel shifting | |
| JP2553200B2 (ja) | 情報処理装置 | |
| JP3043861B2 (ja) | データ処理装置 | |
| US5649229A (en) | Pipeline data processor with arithmetic/logic unit capable of performing different kinds of calculations in a pipeline stage | |
| JP2812610B2 (ja) | パイプライン制御方式 | |
| JPH0524537B2 (ja) | ||
| JPH07110769A (ja) | Ｖｌｉｗ型計算機 | |
| JP3199603B2 (ja) | コードサイズ縮小化マイクロプロセッサ | |
| JPH11143710A (ja) | 処理対象値入力装置及びプログラム変換装置 | |
| JP3164690B2 (ja) | アドレス制御装置 | |
| JPH04329436A (ja) | 中央演算処理装置 | |
| JPS63157235A (ja) | コンピユータ・システムの制御装置 | |
| JPS62145430A (ja) | デ−タ処理装置 |