JPH08205271A - Process interface device - Google Patents
Process interface deviceInfo
- Publication number
- JPH08205271A JPH08205271A JP1362395A JP1362395A JPH08205271A JP H08205271 A JPH08205271 A JP H08205271A JP 1362395 A JP1362395 A JP 1362395A JP 1362395 A JP1362395 A JP 1362395A JP H08205271 A JPH08205271 A JP H08205271A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplifier
- converter
- conversion start
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Selective Calling Equipment (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はプロセス制御装置等へプ
ロセス入力信号をインターフェイスするプロセスインタ
ーフェイス装置に係り、プロセス入力信号を間断なくデ
ータ収集可能とする改良に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a process interface device for interfacing a process input signal to a process control device or the like, and relates to an improvement of enabling process input signal data to be collected without interruption.
【０００２】[0002]
【従来の技術】図１１は従来のプロセス信号を収集する
装置の構成ブロック図である。図において、チャンネル
ＣＨ１〜ｎは自局の担当する圧力センサ、流量センサ、
温度センサ等のプロセス入力信号を入力するもので、直
流増幅器ＤＣＡＭＰとアナログディジタル変換器ＡＤＣ
と収集プロセッサとの絶縁をとるフォトカプラとを有し
ている。ここでは、各チャンネル毎に一つのプロセス入
力信号が割当てられている。2. Description of the Related Art FIG. 11 is a block diagram of a conventional apparatus for collecting process signals. In the figure, channels CH1 to CHn are pressure sensors, flow rate sensors,
Inputs process input signals such as temperature sensor. DC amplifier DCAMP and analog-digital converter ADC
And a photocoupler for isolating the collection processor. Here, one process input signal is assigned to each channel.
【０００３】直流増幅器ＤＣＡＭＰはセンサから送られ
る微弱なアナログ信号を増幅するもので、誤差電圧の影
響を除去するためセンサからのアナログ信号を増幅する
モードと、ゼロ電位等の基準電圧を発生するモードとを
切り替えて、両者の差電圧により正確なアナログ信号の
増幅信号を得ている。直流増幅器ＤＣＡＭＰは前者のア
ナログ信号入力モードではプロセス入力信号＋誤差電
圧、後者の基準電圧発生モードではゼロ入力値＋誤差電
圧の概念で領得している。ここで、誤差電圧は各ＤＣア
ンプに固有の入力オフセット電圧の他に、半田付け部分
の異種金属間の熱起電力や、プリント配線箔間の絶縁抵
抗による漏れ電流の影響が含まれており、周囲温度の変
動などによって変動する。微弱なアナログ信号の変動を
検出する必要のある関係で、このような誤差電圧の補償
が必要になっている。The DC amplifier DCAMP amplifies a weak analog signal sent from the sensor, and a mode for amplifying the analog signal from the sensor in order to eliminate the influence of the error voltage and a mode for generating a reference voltage such as zero potential. By switching between and, the accurate amplified signal of the analog signal is obtained by the voltage difference between the two. The DC amplifier DCAMP has the concept of a process input signal + error voltage in the former analog signal input mode and a zero input value + error voltage in the latter reference voltage generation mode. Here, the error voltage includes not only the input offset voltage unique to each DC amplifier, but also the influence of a thermoelectromotive force between different kinds of metals in the soldered portion and a leakage current due to an insulation resistance between printed wiring foils. It fluctuates due to fluctuations in ambient temperature. Since it is necessary to detect a weak fluctuation of the analog signal, it is necessary to compensate for such an error voltage.
【０００４】アナログディジタル変換器ＡＤＣは、一定
周期で直流増幅器ＤＣＡＭＰから送られる信号を１ビッ
トのディジタル信号に変換するもので、例えば本発明者
の提案にかかる特開昭６１−２３８１２３号公報に開示
された回路を用いる。アナログ信号の振幅値は、［”
１”レベルの発生頻度］／［ＡＤ変換を行った回数］で
表されるから、収集プロセッサではこの演算を行って送
られたアナログ信号の振幅値を求めている。The analog-digital converter ADC converts a signal sent from the DC amplifier DCAMP into a 1-bit digital signal at a constant cycle, and is disclosed in, for example, Japanese Patent Laid-Open No. 61-238123 proposed by the present inventor. Used circuit. The analog signal amplitude value is ["
It is represented by [frequency of occurrence of 1 "level] / [number of times AD conversion is performed]. Therefore, the collection processor performs this calculation to obtain the amplitude value of the analog signal sent.
【０００５】収集プロセッサは、直流増幅器ＤＣＡＭＰ
に対してモード切替え信号を送り、アナログ信号入力モ
ードと基準電圧発生モードのそれぞれに応じてアナログ
ディジタル変換器ＡＤＣに変換開始命令を送る。即ち、
アナログ信号入力モードで所定回数（例えばＮ＝1000
回）のＡＤ変換データを読み込み、次に基準電圧発生モ
ードで所定回数のＡＤ変換データを読み込み、両者の差
をとることで正確なアナログ信号の振幅値を得ている。
一個のチャンネルについて終了したら、次のチャンネル
について同様の処理を行う。収集されたアナログ信号の
振幅値は、バスを介して中央制御装置に送り、プロセス
全体の稼働状態を把握するのに用いる。The acquisition processor is a direct current amplifier DCAMP.
To the analog-digital converter ADC according to the analog signal input mode and the reference voltage generation mode. That is,
Predetermined number of times (eg N = 1000) in analog signal input mode
The AD conversion data is read twice, then the AD conversion data is read a predetermined number of times in the reference voltage generation mode, and the difference between the two is taken to obtain an accurate analog signal amplitude value.
When the processing for one channel is completed, the same processing is performed for the next channel. The amplitude value of the collected analog signal is sent to a central control unit via a bus and used for grasping the operating state of the entire process.
【０００６】[0006]
【発明が解決しようとする課題】しかし、アナログ信号
入力モードと基準電圧発生モードの両者を切替えデータ
を収集することは、ＡＤ変換に付随する電圧整定時間と
ＡＤ変換時間とを考えると、複雑なデータ処理手続を収
集プロセッサ側に課すと共に、アナログ信号の振幅値の
精度はＡＤ変換を行った回数に依存しているので、デー
タ収集周期も短くするのに限界があった。更に、アナロ
グ信号入力が間欠的になるので、この取り込み周期と同
じ程度の周期の脈動ノイズがアナログ入力信号に重畳す
ると、データから除去するのが困難になるという課題が
あった。この脈動ノイズは、センサからの信号が高イン
ピーダンスであるため、外部の商用交流電源からのノイ
ズや放送電波の影響を受け易いため発生する。However, collecting the switching data between the analog signal input mode and the reference voltage generation mode is complicated in view of the voltage settling time and the AD conversion time accompanying the AD conversion. Since the accuracy of the amplitude value of the analog signal depends on the number of AD conversions while the data processing procedure is imposed on the acquisition processor side, there is a limit in shortening the data acquisition cycle. Further, since the analog signal input becomes intermittent, there is a problem that it becomes difficult to remove it from the data when pulsation noise having a cycle similar to this capture cycle is superimposed on the analog input signal. This pulsating noise occurs because the signal from the sensor has a high impedance and is easily affected by noise from an external commercial AC power source and broadcast radio waves.
【０００７】また、入力オフセット電圧の特に少ない直
流増幅器ＤＣＡＭＰを選別して使用し、連続的なデータ
収集を行うという考え方もあるが、一般用のＯＰアンプ
を使用する場合に比較して購入価格が数倍になると共
に、ＯＰアンプ以外の原因で発生する誤差電圧の除去に
は役立たないという課題があった。また、ＡＤ変換器に
８ビットや１２ビット等の高精度のＡＤ変換器を用いる
ことで１ビット変換器を用いる場合に比較してデータ収
集周期を短くすることが可能になるが、今度はＡＤ変換
器が高コストになるという課題が生じる。There is also an idea that a DC amplifier DCAMP having a particularly small input offset voltage is selected and used for continuous data collection, but the purchase price is lower than that when a general-purpose OP amplifier is used. There is a problem in that it is several times larger and it is not useful for removing an error voltage generated due to a cause other than the OP amplifier. Further, by using a high-precision AD converter such as 8-bit or 12-bit as the AD converter, the data collection cycle can be shortened as compared with the case where the 1-bit converter is used. The problem arises that the cost of the converter is high.
【０００８】本発明は上記の課題を解決するもので、高
価な電子部品を用いることなくアナログ信号のデータ収
集周期を短くするができ、かつアナログ信号に重畳する
脈動ノイズの除去が可能なプロセスインターフェイス装
置を提供することを目的とする。The present invention solves the above-mentioned problems, and a process interface capable of shortening the data acquisition cycle of an analog signal without using expensive electronic parts and removing pulsating noise superimposed on the analog signal. The purpose is to provide a device.
【０００９】[0009]
【課題を解決するための手段】このような目的を達成す
る本発明は、入力されるアナログ信号を増幅する直流増
幅器１０と、この直流増幅器で増幅した信号を平滑化す
るフィルタ回路２０と、このフィルタ回路で平滑化した
信号ＰＶを平均値信号ＡＶと比較するコンパレータ３
１、このコンパレータの出力する信号を所定周期τのＡ
Ｄ変換開始命令のタイミングでラッチする１ビットレジ
スタ３２、この１ビットレジスタでラッチする信号をア
ナログ信号に変換するＤＡ変換器３３、このＤＡ変換器
の出力信号を当該ＡＤ変換開始命令の周期に比較して長
い時定数で平滑化して当該平均値信号を出力するＤＡ平
滑部３４を有するＡＤ変換器３０と、この１ビットレジ
スタから送られる１ビットディジタル信号を所定回数収
集して、”１”，”０”レベルの頻度から入力されたア
ナログ信号の振幅値を読み取ると共に、前記ＡＤ変換器
に対してＡＤ変換開始命令を送るデータ収集部４０とを
備えるプロセスインターフェイス装置であって、次の構
成としたものである。SUMMARY OF THE INVENTION The present invention for achieving the above object includes a DC amplifier 10 for amplifying an analog signal input thereto, a filter circuit 20 for smoothing a signal amplified by the DC amplifier, Comparator 3 for comparing the signal PV smoothed by the filter circuit with the average value signal AV
1. The signal output from this comparator is A with a predetermined period τ.
1-bit register 32 that latches at the timing of the D conversion start instruction, DA converter 33 that converts the signal latched by this 1-bit register into an analog signal, and compare the output signal of this DA converter with the cycle of the AD conversion start instruction Then, the AD converter 30 having the DA smoothing unit 34 that smoothes with a long time constant and outputs the average value signal, and the 1-bit digital signal sent from the 1-bit register are collected a predetermined number of times to obtain "1", A process interface device comprising: a data collecting unit 40 that reads an amplitude value of an analog signal input from the frequency of "0" level and sends an AD conversion start command to the AD converter. It was done.
【００１０】即ち、前記データ収集部からアナログディ
ジタル変換器に送られるＡＤ変換開始命令とは独立して
定められた周期τDCのモード切替え命令を前記直流増幅
器に送るタイミング発生器５０を有し、前記直流増幅器
はこのモード切替え命令に従って、ゼロ点誤差電圧を補
償するシーケンス出力信号を前記フィルタ部に出力する
ことを特徴としている。That is, there is provided a timing generator 50 for sending to the DC amplifier a mode switching command of a period τ DC which is independently determined from an AD conversion start command sent from the data collecting unit to the analog-digital converter, The DC amplifier outputs a sequence output signal for compensating the zero point error voltage to the filter unit according to the mode switching command.
【００１１】[0011]
【作用】直流増幅器はプロセス信号を増幅するが、プロ
セス信号は微小なアナログ電圧信号であると共に正確な
電圧値である必要があるため、直流増幅器に内在するゼ
ロ点誤差電圧を補償する必要性が生ずる。ここでは、直
流増幅器にゼロ点誤差電圧を補償するシーケンス出力信
号を出力させ、フィルタ回路で平滑することでゼロ点誤
差電圧を補償する構成としている。タイミング発生器
は、シーケンス出力信号りモード切替え信号であり、ノ
イズ低減に最適な値な周期に定める。他方、データ収集
部ではＡＤ変換器から１ビットディジタル信号を所定周
期で所定回数入力して演算処理を施すことで入力された
アナログ信号の振幅値を得ている。ここでは、データ収
集とゼロ点誤差電圧補償の命令発生周期を独立して定め
られるので、互いに干渉されることが少なく最適化が行
える。The DC amplifier amplifies the process signal, but since the process signal needs to be a minute analog voltage signal and has an accurate voltage value, it is necessary to compensate the zero point error voltage inherent in the DC amplifier. Occurs. Here, the DC amplifier outputs a sequence output signal for compensating for the zero-point error voltage, and the filter circuit smooths it to compensate for the zero-point error voltage. The timing generator is a sequence output signal and a mode switching signal, and is set to a cycle having an optimum value for noise reduction. On the other hand, in the data collection unit, the amplitude value of the input analog signal is obtained by inputting the 1-bit digital signal from the AD converter a predetermined number of times at a predetermined cycle and performing arithmetic processing. Here, since the command generation cycle of the data collection and the zero point error voltage compensation is independently determined, it is possible to optimize without being interfered with each other.
【００１２】[0012]
【実施例】図１は本発明の一実施例を示すプロセスイン
ターフェイス装置の回路図である。図において、直流増
幅器１０はゼロ点誤差電圧を補償するシーケンス出力信
号を出力するもので、モード切替え命令によりシーケン
スの切替えをしている。フィルタ回路２０は直流増幅器
１０の出力信号を平滑化するローパスフィルタＬＰＦ
で、その時定数はモード切替え命令の周期よりも長く取
る。ＡＤ変換器３０はフィルタ回路２０の出力信号ＰＶ
をディジタル信号に変換するもので、ここでは１ビット
のディジタル信号に変換している。データ収集部４０
は、ＡＤ変換器３０から送られる１ビットのディジタル
信号を所定数（Ｎ）受信して、この中で”１”信号の頻
度から入力されたアナログ信号の振幅値を定める。ここ
では直流増幅器１０がｎ台接続されているので、時分割
処理や並列処理により適宜にデータ入力を行う。タイミ
ング発生器５０は、直流増幅器１０に送るモード切替え
命令を発生している。FIG. 1 is a circuit diagram of a process interface device showing an embodiment of the present invention. In the figure, the DC amplifier 10 outputs a sequence output signal for compensating for the zero-point error voltage, and the sequence is switched by a mode switching command. The filter circuit 20 is a low-pass filter LPF that smoothes the output signal of the DC amplifier 10.
The time constant is longer than the cycle of the mode switching command. The AD converter 30 outputs the output signal PV of the filter circuit 20.
Is converted into a digital signal. Here, it is converted into a 1-bit digital signal. Data collection unit 40
Receives a predetermined number (N) of 1-bit digital signals sent from the AD converter 30, and determines the amplitude value of the input analog signal based on the frequency of the "1" signal. Since n DC amplifiers 10 are connected here, data input is appropriately performed by time division processing or parallel processing. The timing generator 50 generates a mode switching command to be sent to the DC amplifier 10.
【００１３】好ましくはこのモード切替え命令の周期
（τDC）は、ＡＤ変換開始命令の周期（τ）に比較して
長く、且つ前記データ収集部の１回の入力されたアナロ
グ信号の振幅値を読み取るのに用いるデータ収集回数か
ら定まる周期（Ｎτ）に比較して短く定るとよい。ＡＤ
変換開始命令の周期（τ）に比較して長くすることで、
フィルタ回路２０で平滑化された信号の電圧値をＡＤ変
換の期間中安定なものにする。また、データ収集回数か
ら定まる周期（Ｎτ）に比較して短く定めることで、一
回のデータ収集期間に影響を与えるノイズの除去が確実
に行える。Preferably, the cycle (τ DC ) of the mode switching command is longer than the cycle (τ) of the AD conversion start command, and the amplitude value of the analog signal input once by the data collecting unit is It may be set shorter than the period (Nτ) determined by the number of data collections used for reading. AD
By making it longer than the cycle (τ) of the conversion start command,
The voltage value of the signal smoothed by the filter circuit 20 is made stable during the AD conversion period. Further, by setting the cycle shorter than the cycle (Nτ) determined by the number of times of data collection, it is possible to reliably remove noise that affects one data collection period.
【００１４】図２は直流増幅器の構造の一例を示す回路
図である。ここでは、直流増幅器は入力フィルタ部１
０、並列に設けられたほぼ同一の構成を有する第１のア
ンプ部１３と第２のアンプ部１４、８個のスイッチＳ１
１〜Ｓ２４を有するアナログスイッチ部１２、各スイッ
チＳ１１〜Ｓ２４を開閉するスイッチ制御部１５を有す
ると共に、フィルタ回路２０が出力側に設けられてい
る。FIG. 2 is a circuit diagram showing an example of the structure of the DC amplifier. Here, the DC amplifier is the input filter unit 1
0, a first amplifier section 13 and a second amplifier section 14, which are provided in parallel and have substantially the same configuration, and eight switches S1
An analog switch unit 12 having 1 to S24 and a switch control unit 15 for opening and closing the switches S11 to S24 are provided, and a filter circuit 20 is provided on the output side.
【００１５】さらに各部の詳細を説明する。入力フィル
タ部１０は、入力抵抗Ｒinと入力コンデンサＣinにより
入力端子ＩＮＰＵＴに加えられるアナログ入力信号を平
滑化するもので、この抵抗値は例えば１０ｋΩ、コンデ
ンサの容量値は１０μＦとする。第１アンプ部１３にお
いて、ＯＰアンプＡ１のプラス端子はスイッチＳ１１を
介して入力コンデンサＣinの信号電位側と接続されてい
る。出力端子はスイッチＳ１４を介してフィルタ回路２
０の出力抵抗ＲLPFと接続されている。また出力端子と
帰還入力用のマイナス端子との間には帰還抵抗ＲA1が接
続されている。そして。マイナス端子には帰還抵抗ＲA1
との抵抗比により増幅率を定める接地抵抗ＲC1が接続さ
れている。連絡抵抗ＲB1は連絡抵抗ＲB2と接続されて、
ＯＰアンプＡ１，Ａ２のマイナス端子間を接続してい
る。これらの連絡抵抗ＲB1、ＲB2の抵抗値は帰還抵抗Ｒ
A1、ＲA2と同一の抵抗値とし、例えば４８０ｋΩとす
る。Further, the details of each part will be described. The input filter unit 10 smoothes an analog input signal applied to the input terminal INPUT by the input resistor Rin and the input capacitor Cin. The resistance value is, for example, 10 kΩ, and the capacitance value of the capacitor is 10 μF. In the first amplifier section 13, the positive terminal of the OP amplifier A1 is connected to the signal potential side of the input capacitor Cin via the switch S11. The output terminal is the filter circuit 2 via the switch S14.
It is connected to the zero output resistance R LPF . A feedback resistor R A1 is connected between the output terminal and the negative terminal for feedback input. And. Feedback resistor R A1 to the negative terminal
A grounding resistor R C1 that determines the amplification factor according to the resistance ratio of The contact resistance R B1 is connected to the contact resistance R B2 ,
The negative terminals of the OP amplifiers A1 and A2 are connected. The resistance value of these connecting resistors R B1 and R B2 is the feedback resistor R
The resistance value is the same as that of A1 and R A2 , for example, 480 kΩ.
【００１６】第２アンプ部１４において、ＯＰアンプＡ
２のプラス端子はスイッチＳ２１を介して入力コンデン
サＣinの信号電位側と接続されている。出力端子はスイ
ッチＳ２４を介してフィルタ回路２０の出力抵抗ＲLPF
と接続されている。また出力端子と帰還入力用のマイナ
ス端子との間には帰還抵抗ＲA2が接続されている。そし
て。マイナス端子には帰還抵抗ＲA2との抵抗比により増
幅率を定める接地抵抗ＲC2が接続されている。In the second amplifier section 14, the OP amplifier A
The positive terminal of 2 is connected to the signal potential side of the input capacitor Cin via the switch S21. The output terminal is the output resistance R LPF of the filter circuit 20 via the switch S24.
Connected with. A feedback resistor R A2 is connected between the output terminal and the negative terminal for feedback input. And. A grounding resistor R C2, whose amplification factor is determined by the resistance ratio with the feedback resistor R A2 , is connected to the negative terminal.
【００１７】アナログスイッチ部１２では、上述した４
個のスイッチに加えて、以下の４個のスイッチが設けら
れている。スイッチＳ２２はＯＰアンプＡ１のマイナス
端子とＯＰアンプＡ２のプラス端子との接続状態を開閉
する。スイッチＳ２３は連絡抵抗ＲB1と連絡抵抗ＲB2の
接続点とＯＰアンプＡ２の出力端子との接続状態を開閉
する。スイッチＳ１２はＯＰアンプＡ２のマイナス端子
とＯＰアンプＡ１のプラス端子との接続状態を開閉す
る。スイッチＳ１３は連絡抵抗ＲB1と連絡抵抗Ｒ B2の接
続点とＯＰアンプＡ１の出力端子との接続状態を開閉す
る。In the analog switch section 12, the above-mentioned 4
In addition to this switch, the following four switches are provided.
Have been. The switch S22 is a minus of the OP amplifier A1.
Open and close the connection between the terminal and the positive terminal of OP amp A2
I do. Switch S23 is contact resistance RB1And contact resistance RB2of
Open and close the connection between the connection point and the output terminal of OP amp A2
I do. The switch S12 is a negative terminal of the OP amplifier A2.
And open / close the connection between the and positive terminal of OP amp A1
It Switch S13 is a contact resistance RB1And contact resistance R B2Contact
Opens / closes the connection between the connection point and the output terminal of the OP amplifier A1.
It
【００１８】スイッチ制御部１５は、モード切替え命令
に従ってアナログスイッチ部１２の各スイッチに対して
オンオフ制御信号を送るもので、第１アンプ部１３でプ
ロセス入力信号を増幅する第１のモードでは、スイッチ
Ｓ１１，Ｓ１４，Ｓ２２及びＳ２３をオンし、その余を
オフする。第２アンプ部１４でプロセス入力信号を増幅
する第２のモードでは、スイッチＳ２１，Ｓ２４，Ｓ１
２及びＳ１３をオンし、その余をオフする。The switch control section 15 sends an on / off control signal to each switch of the analog switch section 12 in accordance with a mode switching command. In the first mode in which the first amplifier section 13 amplifies the process input signal, the switch control section 15 switches the switch. S11, S14, S22 and S23 are turned on and the remainder is turned off. In the second mode in which the second amplifier unit 14 amplifies the process input signal, the switches S21, S24, S1 are used.
2 and S13 are turned on, and the rest is turned off.
【００１９】図３はスイッチ制御部１５による各スイッ
チの開閉状態を表した図で、（Ａ）は第１のモード、
（Ｂ）は第２のモードで、オフ状態が指示されたスイッ
チについては省略してある。オフセット電圧Ｖe1は、Ｏ
ＰアンプＡ１のプラス端子とマイナス端子間に発生する
ものであり、オフセット電圧Ｖe2は、ＯＰアンプＡ２の
プラス端子とマイナス端子間に発生するものであり、Ｅ
inを入力コンデンサＣinの信号電位とする。これらのオ
フセット電圧は例えば0.2ｍＶ程度の値であり、ここで
伝送される典型的な入力電圧Ｅinを100ｍＶとすると0.2
％程度の誤差要因となる。FIG. 3 is a view showing the open / closed state of each switch by the switch control section 15. FIG. 3A shows the first mode,
(B) is the second mode, and the switches instructed to be turned off are omitted. Offset voltage Ve1 is O
The offset voltage Ve2 is generated between the positive terminal and the negative terminal of the P amplifier A1, and the offset voltage Ve2 is generated between the positive terminal and the negative terminal of the OP amplifier A2.
Let in be the signal potential of the input capacitor Cin. These offset voltages have a value of, for example, about 0.2 mV, and are 0.2 when a typical input voltage Ein transmitted here is 100 mV.
It becomes an error factor of about%.
【００２０】第１のモードでは、入力電圧ＥinがＯＰア
ンプＡ１により増幅されるが、この際にＯＰアンプＡ１
の帰還路にＯＰアンプＡ２がスイッチＳ２２，Ｓ２３に
より挿入される。まず、ＯＰアンプＡ１のプラス端子電
圧はＥinであり、マイナス端子電圧はＥin−Ｖe1であ
る。また、ＯＰアンプＡ２のプラス端子電圧はＥin−Ｖ
e1であり、マイナス端子電圧はＥin−Ｖe1−Ｖe2であ
る。すると、スイッチＳ２３が閉じられることで、ＯＰ
アンプＡ２の出力端子電圧Ｅ2M1は次の関係を充たす。 Ｅ2M1＝(Ｅin−Ｖe1−Ｖe2)x(ＲAB2＋ＲC2)／ＲC2 (1) ここで、ＲAB2は次の関係式を表している。 ＲAB2＝(ＲA2xＲB2)／(ＲA2＋ＲB2) (2)In the first mode, the input voltage Ein is amplified by the OP amplifier A1. At this time, the OP amplifier A1
The OP amplifier A2 is inserted into the feedback path of the switch by switches S22 and S23. First, the positive terminal voltage of the OP amplifier A1 is Ein, and the negative terminal voltage thereof is Ein-Ve1. The positive terminal voltage of the OP amplifier A2 is Ein-V.
e1 and the negative terminal voltage is Ein-Ve1-Ve2. Then, by closing the switch S23, the OP
The output terminal voltage E 2M1 of the amplifier A2 satisfies the following relationship. E 2M1 = (Ein-Ve1- Ve2) x (R AB2 + R C2) / R C2 (1) wherein, R AB2 represents the following relation. R AB2 = (R A2 xR B2 ) / (R A2 + R B2 ) (2)
【００２１】またスイッチＳ１３が開いているので、Ｏ
ＰアンプＡ１の出力端子電圧Ｅ1M1はＯＰアンプＡ２の
出力端子電圧Ｅ2M1に対して次の関係を充たす。 Ｅin−Ｖe1＝Ｅ2M1xＲC1／(ＲC1＋ＲB1)＋Ｅ1M1xＲC1／(ＲC1＋ＲA1) (3) ここで、接地抵抗ＲC1の抵抗値が１０ｋΩ、帰還抵抗Ｒ
A1の抵抗値が４８０ｋΩ、連絡抵抗ＲB1の抵抗値が４８
０ｋΩである関係を代入すると、 Ｅ1M1＝４９(Ｅin−Ｖe1)−Ｅ2M1 ＝４９(Ｅin−Ｖe1)−２５(Ｅin−Ｖe1−Ｖe2) ≒２５(Ｅin−Ｖe1＋Ｖe2) (4)Since the switch S13 is open,
The output terminal voltage E 1M1 of the P amplifier A1 satisfies the following relationship with the output terminal voltage E 2M1 of the OP amplifier A2. Ein- Ve1 = E 2M1 xR C1 / (R C1 + R B1 ) + E 1M1 xR C1 / (R C1 + R A1 ) (3) where the resistance value of the ground resistance R C1 is 10 kΩ and the feedback resistance R is
The resistance value of A1 is 480 kΩ, and the connection resistance R B1 is 48.
Substituting the relation of 0 kΩ , E 1M1 = 49 (Ein− Ve1 ) −E 2M1 = 49 (Ein− Ve1 ) −25 (Ein−Ve1−Ve2) ≈25 (Ein− Ve1 + Ve2) (4)
【００２２】次に、第２のモードでは、入力電圧Ｅinが
ＯＰアンプＡ２により増幅されるが、この際にＯＰアン
プＡ２の帰還路にＯＰアンプＡ１がスイッチＳ１２，Ｓ
１３により挿入される。まず、ＯＰアンプＡ２のプラス
端子電圧はＥinであり、マイナス端子電圧はＥin−Ｖe2
である。また、ＯＰアンプＡ１のプラス端子電圧はＥin
−Ｖe2であり、マイナス端子電圧はＥin−Ｖe2−Ｖe1で
ある。すると、スイッチＳ１３が閉じられることで、Ｏ
ＰアンプＡ１の出力端子電圧Ｅ1M2は次の関係を充た
す。 Ｅ1M2＝(Ｅin−Ｖe2−Ｖe1)x(ＲAB1＋ＲC1)／ＲC1 (5) ここで、ＲAB1は次の関係式を表している。 ＲAB1＝(ＲA1xＲB1)／(ＲA1＋ＲB1) (6)Next, in the second mode, the input voltage Ein is amplified by the OP amplifier A2. At this time, the OP amplifier A1 is connected to the switches S12, S in the feedback path of the OP amplifier A2.
13 is inserted. First, the positive terminal voltage of the OP amplifier A2 is Ein, and the negative terminal voltage is Ein-Ve2.
Is. The positive terminal voltage of the OP amplifier A1 is Ein
-Ve2 and the negative terminal voltage is Ein-Ve2-Ve1. Then, since the switch S13 is closed, O
The output terminal voltage E 1M2 of the P amplifier A1 satisfies the following relationship. E 1M2 = (Ein-Ve2- Ve1) x (R AB1 + R C1) / R C1 (5) wherein, R AB1 represents the following relation. R AB1 = (R A1 xR B1 ) / (R A1 + R B1 ) (6)
【００２３】またスイッチＳ２３が開いているので、Ｏ
ＰアンプＡ２の出力端子電圧Ｅ2M2はＯＰアンプＡ１の
出力端子電圧Ｅ1M2に対して次の関係を充たす。 Ｅin−Ｖe2＝Ｅ1M2xＲC2／(ＲC2＋ＲB2)＋Ｅ2M2xＲC2／(ＲC2＋ＲA2) (7) ここで、接地抵抗ＲC2の抵抗値が１０ｋΩ、帰還抵抗Ｒ
A2の抵抗値が４８０ｋΩ、連絡抵抗ＲB2の抵抗値が４８
０ｋΩである関係を代入すると、 Ｅ2M2＝４９(Ｅin−Ｖe2)−Ｅ1M2 ＝４９(Ｅin−Ｖe2)−２５(Ｅin−Ｖe2−Ｖe1) ≒２５(Ｅin−Ｖe2＋Ｖe1) (8)Since the switch S23 is open,
Output terminal voltage E 2M2 of P amplifier A2 satisfy the following relation with respect to the output terminal voltage E 1M2 of the OP amplifier A1. Ein−Ve2 = E 1M2 xR C2 / (R C2 + R B2 ) + E 2M2 xR C2 / (R C2 + R A2 ) (7) Where, the resistance value of the ground resistance R C2 is 10 kΩ, and the feedback resistance R
The resistance value of A2 is 480 kΩ, and the connection resistance R B2 is 48.
Substituting a is related 0kΩ, E 2M2 = 49 (Ein -Ve2) -E 1M2 = 49 (Ein-Ve2) -25 (Ein-Ve2-Ve1) ≒ 25 (Ein-Ve2 + Ve1) (8)
【００２４】フィルタ回路２０には、モード１のＯＰア
ンプＡ１の出力端子電圧Ｅ1M1とモード２のＯＰアンプ
Ａ２の出力端子電圧Ｅ2M2とが、スイッチ制御部５０の
切替えに随伴して、交互に印加されるから、出力コンデ
ンサＣLPFに蓄電される電圧には各ＯＰアンプのオフセ
ット電圧の影響が除去される。 Ｅout＝(Ｅ1M1＋Ｅ2M2)／２≒２５Ｅin (9)[0024] Filter circuit 20 includes an output terminal voltage E 2M2 output terminal voltage E 1M1 and mode 2 of the OP amplifier A2 mode 1 of the OP amplifier A1 is, in accompanying the switching of the switch controller 50, alternately Since it is applied, the influence of the offset voltage of each OP amplifier is removed from the voltage stored in the output capacitor C LPF . Eout = (E 1M1 + E 2M2 ) / 2 ≒ 25Ein (9)
【００２５】図４はＡＤ変換器の回路図である。コンパ
レータ３１は、フィルタ回路２０で平滑化した信号ＰＶ
を平均値信号ＡＶと比較する。１ビットレジスタ３２
は、コンパレータ３１の出力する信号を所定周期τのＡ
Ｄ変換開始命令のタイミングでラッチし、１ビットディ
ジタル信号ＤＤＡＴＡとしてフォトカプラを介してデー
タ収集部４０に送られる。ＤＡ変換器３３は、１ビット
レジスタ３２でラッチした１ビットディジタル信号をア
ナログ信号に変換する。ＤＡ平滑部３４は、ＤＡ変換器
３３の出力信号をＡＤ変換開始命令ＳＴＡＲＴの周期に
比較して長い時定数で平滑化して平均値信号ＡＶを出力
するもので、ここでは抵抗Ｒ１，Ｒ２とコンデンサＣ１
よりなるＲＣフィルタと、抵抗Ｒ３とコンデンサＣ２に
よりなるＲＣフィルタを二段直列に接続している。FIG. 4 is a circuit diagram of the AD converter. The comparator 31 uses the signal PV smoothed by the filter circuit 20.
Is compared with the average value signal AV. 1-bit register 32
Indicates that the signal output from the comparator 31 has A
The data is latched at the timing of the D conversion start command and sent as a 1-bit digital signal DDATA to the data collection unit 40 via the photocoupler. The DA converter 33 converts the 1-bit digital signal latched by the 1-bit register 32 into an analog signal. The DA smoothing unit 34 smoothes the output signal of the DA converter 33 with a long time constant in comparison with the cycle of the AD conversion start instruction START and outputs the average value signal AV. Here, the resistors R1 and R2 and the capacitor are used. C1
And an RC filter composed of a resistor R3 and a capacitor C2 are connected in two stages in series.
【００２６】図５は図４の装置の動作を説明する波形図
で、（Ａ）はフィルタ回路２０で平滑化した信号ＰＶと
平均値信号ＡＶ、（Ｂ）はコンパレータ３１の出力信
号、（Ｃ）は１ビットディジタル信号ＤＤＡＴＡ、
（Ｄ）はＡＤ変換開始命令ＳＴＡＲＴである。ここで
は、データ収集部４０より送られるＡＤ変換開始命令Ｓ
ＴＡＲＴの周期τは0.25ｍＳ(4.0ｋＨｚ)となってい
る。平均値信号ＡＶはフィルタ回路２０で平滑化した信
号ＰＶに対して、例えば１ｍＶ程度の誤差で追従してい
る。コンパレータ３１の出力信号の変化は、ＡＤ変換開
始命令ＳＴＡＲＴのタイミングで１ビットディジタル信
号ＤＤＡＴＡに反映される。FIG. 5 is a waveform diagram for explaining the operation of the apparatus of FIG. 4, where (A) is the signal PV and average value signal AV smoothed by the filter circuit 20, (B) is the output signal of the comparator 31, (C). ) Is a 1-bit digital signal DDATA,
(D) is an AD conversion start instruction START. Here, the AD conversion start command S sent from the data collection unit 40
The period τ of TART is 0.25 mS (4.0 kHz). The average value signal AV follows the signal PV smoothed by the filter circuit 20 with an error of, for example, about 1 mV. The change in the output signal of the comparator 31 is reflected in the 1-bit digital signal DDATA at the timing of the AD conversion start instruction START.
【００２７】図６はタイミング発生器の一例を示す回路
図である。ここではタイミング発生器として、ＡＤ変換
開始命令ＳＴＡＲＴを入力して周期τDCが２ｍＳ程度の
モード切替え命令を出力する例を示している。素子とし
ては、３ビットバイナリカウンタ（例えばモトローラ社
製のＭＣ１４０４０８）を用いるとよく、内部構成とし
てはインバータ５１と２個のオアゲート、並びに３個直
列に接続されたカウンタ５３を有している。FIG. 6 is a circuit diagram showing an example of the timing generator. Here, as the timing generator, an example is shown in which an AD conversion start command START is input and a mode switching command having a period τ DC of about 2 mS is output. A 3-bit binary counter (for example, MC140408 manufactured by Motorola Co., Ltd.) may be used as the element, and the internal configuration includes an inverter 51, two OR gates, and three counters 53 connected in series.
【００２８】図７は図２の装置の動作を説明する波形図
で、（Ａ）はＯＰアンプＡ１のプラス端子電圧、（Ｂ）
はＯＰアンプＡ２のプラス端子電圧、（Ｃ）はフィルタ
回路２０へ出力されるＯＰアンプＡ１又はＡ２の出力電
圧Ａ１Ａ２ＯＵＴとフィルタ回路２０の平滑値ＰＶであ
る。モード切替え命令の切替え周期τDCは、例えば１ｍ
Ｓに選定する。そして、最初の０〜１ｍＳの間はモード
２が選定されており、ＯＰアンプＡ１，Ａ２の増幅率β
で増幅されたオフセット電圧Ｖe1，Ｖe2の絶対値は、当
初の０〜５ｍＳ間が0.025Ｖで、ノイズ増大時Ｔ０後の
次の５〜１０ｍＳ間はオフセット電圧Ｖe1のみ３倍の0.
075Ｖになった場合を示している。FIG. 7 is a waveform diagram for explaining the operation of the apparatus of FIG. 2, where (A) is the positive terminal voltage of the OP amplifier A1, and (B)
Is the positive terminal voltage of the OP amplifier A2, and (C) is the output voltage A1A2OUT of the OP amplifier A1 or A2 output to the filter circuit 20 and the smoothed value PV of the filter circuit 20. The switching cycle τ DC of the mode switching command is, for example, 1 m.
Select S. Mode 2 is selected during the first 0 to 1 mS, and the amplification factor β of the OP amplifiers A1 and A2 is β.
The absolute value of the offset voltages Ve1 and Ve2 amplified in step 0 is 0.025 V during the initial 0 to 5 mS, and the offset voltage Ve1 is tripled to 0.
It shows the case where it becomes 075V.
【００２９】ところで、フィルタ回路２０への出力電圧
Ａ１Ａ２ＯＵＴは、モード１ではスイッチＳ１４を介し
てＯＰアンプＡ１の出力端子電圧Ｅ1M1が加えられ、モ
ード２ではスイッチＳ２４を介してＯＰアンプＡ２の出
力端子電圧Ｅ2M2が加えられる。当初の０〜５ｍＳ間は
オフセット電圧Ｖe1，Ｖe2が(4),(8)式により互いに消
去して正当な出力電圧Ｅin（＝1.00Ｖ）が出力される。
しかし、ノイズ増大時Ｔ０後の次の５〜１０ｍＳ間は、
ＯＰアンプＡ１の増幅率βで増幅されたオフセット電圧
βＶe1（＝−0.075Ｖ)とβＶe2（＝−0.025Ｖ)が加わる
から、フィルタ回路２０への出力電圧は、モード１では
1.05Ｖ{＝βx(Ｅin−Ｖe1＋Ｖe2)}、モード２では0.95
Ｖ{＝βx(Ｅin＋Ｖe1−Ｖe2)}となっている。しかし、
フィルタ回路２０の出力電圧ＰＶには、モード１とモー
ド２の相互作用でオフセット電圧Ｖe1，Ｖe2が打ち消し
あって、入力電圧Ｅinのみが伝えられる。By the way, the output voltage A1A2OUT to the filter circuit 20 is added with the output terminal voltage E 1M1 of the OP amplifier A1 via the switch S14 in the mode 1, and is output through the switch S24 in the mode 2 to the output terminal of the OP amplifier A2. A voltage E 2M2 is applied. During the initial 0 to 5 mS, the offset voltages Ve1 and Ve2 are erased from each other by the equations (4) and (8), and a valid output voltage Ein (= 1.00 V) is output.
However, during the next 5-10 mS after T0 when the noise increases,
Since the offset voltage βVe1 (= -0.075V) and βVe2 (= -0.025V) amplified by the amplification factor β of the OP amplifier A1 are added, the output voltage to the filter circuit 20 in the mode 1 is
1.05V {= βx (Ein-Ve1 + Ve2)}, 0.95 in mode 2
V {= βx (Ein + Ve1−Ve2)}. But,
Only the input voltage Ein is transmitted to the output voltage PV of the filter circuit 20 because the offset voltages Ve1 and Ve2 cancel each other due to the interaction between the mode 1 and the mode 2.
【００３０】図８は図７の信号に概ね２ｋＨｚで全振幅
0.05Ｖの脈動ノイズが重畳している場合を示したもの
で、（Ａ）〜（Ｃ）は図７と同様である。直流増幅器１
０の出力信号Ａ１Ａ２ＯＵＴには脈動ノイズが重畳して
フィルタ回路２０へ送られている。しかし、フィルタ回
路２０での平滑作用により出力電圧ＰＶでは脈動ノイズ
が低減されている。FIG. 8 shows the total amplitude of the signal of FIG. 7 at approximately 2 kHz.
The case where pulsation noise of 0.05 V is superimposed is shown, and (A) to (C) are the same as in FIG. 7. DC amplifier 1
Pulsating noise is superimposed on the output signal A1A2OUT of 0 and sent to the filter circuit 20. However, the pulsating noise is reduced in the output voltage PV by the smoothing action in the filter circuit 20.
【００３１】図９は図７の信号に概ね0.5ｋＨｚで全振
幅0.05Ｖの脈動ノイズが重畳している場合を示したもの
で、（Ａ）〜（Ｃ）は図７と同様である。直流増幅器１
０の出力信号Ａ１Ａ２ＯＵＴには脈動ノイズが重畳して
フィルタ回路２０へ送られている。しかし、フィルタ回
路２０での平滑作用により出力電圧ＰＶでは脈動ノイズ
が低減されている。このようにモード切替え命令の切替
え周期τDCと同じ程度の周波数の脈動ノイズが重畳して
もほぼ全量がフィルタ回路２０へ送られるので、平滑作
用によるノイズ除去が容易に行える。FIG. 9 shows a case in which pulsation noise having a total amplitude of 0.05 V is superimposed on the signal of FIG. 7 at approximately 0.5 kHz, and (A) to (C) are the same as in FIG. DC amplifier 1
Pulsating noise is superimposed on the output signal A1A2OUT of 0 and sent to the filter circuit 20. However, the pulsating noise is reduced in the output voltage PV by the smoothing action in the filter circuit 20. Thus, even if the pulsating noise having the same frequency as the switching cycle τ DC of the mode switching command is superposed, almost the entire amount is sent to the filter circuit 20, so that the noise removal by the smoothing operation can be easily performed.
【００３２】図１０はフィルタ回路２０の有無によるオ
フセット電圧の影響を説明する波形図で、（Ａ）は平均
値信号ＡＶ、（Ｂ）はフィルタ回路２０で平滑化した信
号ＰＶである。ここでは、時刻Ｔ１（＝62.5ｍＳ）前は
フィルタ回路２０によりオフセット電圧の影響を除去し
ているので応答波形が平坦である。これに対して、時刻
Ｔ１後はフィルタ回路２０を除去しているので、オフセ
ット電圧の影響がＡＤ変換器３０に現れている。即ち、
ＤＡ平滑部３４による帰還作用によって、周期１２ｍＳ
程度の脈動が平均値信号ＡＶとフィルタ回路２０で平滑
化した信号ＰＶに重畳している。尚、このような低周波
数の脈動は、データ収集部４０で数値演算処理すること
で除去可能である。FIG. 10 is a waveform diagram for explaining the influence of the offset voltage depending on the presence or absence of the filter circuit 20, where (A) is the average value signal AV and (B) is the signal PV smoothed by the filter circuit 20. Here, since the influence of the offset voltage is removed by the filter circuit 20 before the time T1 (= 62.5 mS), the response waveform is flat. On the other hand, since the filter circuit 20 is removed after time T1, the influence of the offset voltage appears in the AD converter 30. That is,
The feedback action of the DA smoothing unit 34 causes a cycle of 12 ms.
Some pulsation is superimposed on the average value signal AV and the signal PV smoothed by the filter circuit 20. It should be noted that such a low-frequency pulsation can be removed by performing a numerical calculation process in the data collection unit 40.
【００３３】[0033]
【発明の効果】以上説明したように、本発明によれば直
流増幅器１０にオフセット電圧を補償するシーケンスを
設け、この直流増幅器１０の出力信号をフィルタ回路２
０で平滑化することでオフセット電圧の影響を受けず、
且つ脈動ノイズの除去が行えるので、ＡＤ変換器３０で
の処理が正確に行えるという効果がある。また、直流増
幅器１０にオフセット電圧を補償するシーケンスの実行
を命令するモード切替え命令の周期は、ＡＤ変換器３０
の変換周期とは独立して定めることができるので、両者
の連携を考慮してタイミング設定をする場合に比較し
て、データ収集周期を短縮することが可能になるという
効果がある。As described above, according to the present invention, the DC amplifier 10 is provided with the sequence for compensating the offset voltage, and the output signal of the DC amplifier 10 is filtered by the filter circuit 2.
By smoothing at 0, it is not affected by the offset voltage,
Moreover, since the pulsation noise can be removed, there is an effect that the processing in the AD converter 30 can be accurately performed. Further, the cycle of the mode switching command that commands the DC amplifier 10 to execute the sequence for compensating the offset voltage is determined by the AD converter 30.
Since it can be determined independently of the conversion cycle of, the data collection cycle can be shortened as compared with the case where the timing is set in consideration of cooperation between the two.
【図１】本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing one embodiment of the present invention.
【図２】直流増幅器の構造の一例を示す回路図である。FIG. 2 is a circuit diagram showing an example of the structure of a DC amplifier.
【図３】スイッチ制御部１５による各スイッチの開閉状
態を表した図である。FIG. 3 is a diagram showing an open / closed state of each switch by a switch control unit 15.
【図４】ＡＤ変換器の回路図である。FIG. 4 is a circuit diagram of an AD converter.
【図５】図４の装置の動作を説明する波形図である。5 is a waveform chart explaining the operation of the apparatus of FIG.
【図６】タイミング発生器の一例を示す回路図である。FIG. 6 is a circuit diagram showing an example of a timing generator.
【図７】図２の装置の動作を説明する波形図である。FIG. 7 is a waveform diagram illustrating the operation of the device of FIG.
【図８】図７の信号に概ね２ｋＨｚで全振幅0.05Ｖの脈
動ノイズが重畳している場合を示した波形図である。8 is a waveform diagram showing a case where pulsation noise having a total amplitude of 0.05 V is superimposed on the signal of FIG. 7 at approximately 2 kHz.
【図９】図７の信号に概ね0.5ｋＨｚで全振幅0.05Ｖの
脈動ノイズが重畳している場合を示した波形図である。9 is a waveform diagram showing a case where pulsation noise with a total amplitude of 0.05 V is superimposed on the signal of FIG. 7 at approximately 0.5 kHz.
【図１０】フィルタ回路２０の有無によるオフセット電
圧の影響を説明する波形図である。FIG. 10 is a waveform diagram illustrating the influence of the offset voltage depending on the presence or absence of the filter circuit 20.
【図１１】従来のプロセスインターフェイス装置の構成
ブロック図である。FIG. 11 is a configuration block diagram of a conventional process interface device.
１０ 直流増幅器 ２０ フィルタ回路 ３０ ＡＤ変換器 ４０ データ収集部 ５０ タイミング発生器 10 DC amplifier 20 Filter circuit 30 AD converter 40 Data acquisition unit 50 Timing generator
Claims (2)
幅器（１０）と、 この直流増幅器で増幅した信号を平滑化するフィルタ回
路（２０）と、 このフィルタ回路で平滑化した信号（ＰＶ）を平均値信
号（ＡＶ）と比較するコンパレータ（３１）、このコン
パレータの出力する信号を所定周期（τ）のＡＤ変換開
始命令のタイミングでラッチする１ビットレジスタ（３
２）、この１ビットレジスタでラッチする信号をアナロ
グ信号に変換するＤＡ変換器（３３）、このＤＡ変換器
の出力信号を当該ＡＤ変換開始命令の周期に比較して長
い時定数で平滑化して当該平均値信号を出力するＤＡ平
滑部（３４）を有するＡＤ変換器（３０）と、 この１ビットレジスタから送られる１ビットディジタル
信号を所定回数収集して、”１”，”０”レベルの頻度
から入力されたアナログ信号の振幅値を読み取ると共
に、前記ＡＤ変換器に対してＡＤ変換開始命令を送るデ
ータ収集部（４０）とを備えるプロセスインターフェイ
ス装置であって、 前記データ収集部からアナログディジタル変換器に送ら
れるＡＤ変換開始命令とは独立して定められた周期（τ
DC）のモード切替え命令を前記直流増幅器に送るタイミ
ング発生器（５０）を有し、 前記直流増幅器はこのモード切替え命令に従って、ゼロ
点誤差電圧を補償するシーケンス出力信号を前記フィル
タ部に出力することを特徴とするプロセスインターフェ
イス装置。1. A DC amplifier (10) for amplifying an input analog signal, a filter circuit (20) for smoothing a signal amplified by this DC amplifier, and a signal (PV) smoothed by this filter circuit. A comparator (31) for comparing with an average value signal (AV), and a 1-bit register (3) for latching the signal output from this comparator at the timing of an AD conversion start instruction of a predetermined cycle (τ).
2), a DA converter (33) for converting the signal latched by the 1-bit register into an analog signal, and smoothing the output signal of the DA converter with a long time constant as compared with the cycle of the AD conversion start instruction. An AD converter (30) having a DA smoothing unit (34) that outputs the average value signal, and a 1-bit digital signal sent from the 1-bit register are collected a predetermined number of times to obtain "1" and "0" levels. A process interface device comprising: a data collecting unit (40) for reading an amplitude value of an analog signal input from a frequency and sending an AD conversion start command to the AD converter; A period (τ) determined independently of the AD conversion start command sent to the converter
A timing generator (50) for sending a DC ) mode switching command to the DC amplifier, and the DC amplifier outputs a sequence output signal for compensating a zero point error voltage to the filter unit according to the mode switching command. Process interface device.
の周期（τDC）は、前記ＡＤ変換開始命令の周期に比較
して長く、且つ前記データ収集部の１回の入力されたア
ナログ信号の振幅値を読み取るのに用いるデータ収集回
数から定まる周期に比較して短く定めたことを特徴とす
る請求項１記載のプロセスインターフェイス装置。2. The cycle (τ DC ) of the mode switching command of the timing generator is longer than the cycle of the AD conversion start command, and the amplitude of the analog signal input once by the data acquisition unit. 2. The process interface device according to claim 1, wherein the process interface device is set to be shorter than a period determined from the number of times of data collection used for reading the value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1362395A JPH08205271A (en) | 1995-01-31 | 1995-01-31 | Process interface device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1362395A JPH08205271A (en) | 1995-01-31 | 1995-01-31 | Process interface device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08205271A true JPH08205271A (en) | 1996-08-09 |
Family
ID=11838369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1362395A Pending JPH08205271A (en) | 1995-01-31 | 1995-01-31 | Process interface device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08205271A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10903810B2 (en) | 2018-07-04 | 2021-01-26 | Samsung Electronics Co., Ltd. | Apparatus for detecting neural spike |
-
1995
- 1995-01-31 JP JP1362395A patent/JPH08205271A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10903810B2 (en) | 2018-07-04 | 2021-01-26 | Samsung Electronics Co., Ltd. | Apparatus for detecting neural spike |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070227253A1 (en) | Capacitance sensing circuit | |
| JP2002040047A (en) | Capacitive physical quantity detecting sensor | |
| US5578962A (en) | Instrumentation amplifier for sensor signal conditioning using low-cost, high-accuracy analog circuitry | |
| US5109533A (en) | Method and apparatus for cancelling noise in a received signal by signal subtraction | |
| CN109756097A (en) | A kind of sensor power supply system of adaptive charge pump and the two-way switching of source of stable pressure | |
| JPS60246737A (en) | Signal controller for living body signal | |
| JP2002533706A (en) | Sensor signal conditioner with calibration | |
| JPH08205271A (en) | Process interface device | |
| EP3029444B1 (en) | Capacitive sensor | |
| US5546082A (en) | Measurement probe with improved analog-to-digital conversion | |
| US7605729B2 (en) | Apparatus and method for converting analog signal into digital signal taking average value of analog signal for sample period | |
| US4793187A (en) | Circuit arrangement for the compensation of temperature-dependent and temperature-independent drift and for the compensation of the sensitivity of a capacitive sensor | |
| JP7407617B2 (en) | Acceleration measurement device and acceleration measurement method | |
| JPH05113379A (en) | Pressure/differential pressure transmitter | |
| CN209230839U (en) | A kind of pressure sensor digital compensation device | |
| JPH11271364A (en) | Zero adjustment circuit | |
| EP0557885B1 (en) | PWM sensor | |
| JPH049581Y2 (en) | ||
| JPH11136129A (en) | Pwm conversion circuit and sensing device using the same | |
| JPH08204467A (en) | Dc amplifier | |
| JPH0611370A (en) | Electromagnetic flowmeter | |
| WO2024124478A1 (en) | Analog front-end circuit and working method therefor, and gene sequencing chip | |
| JPH1183611A (en) | Processing method and signal processing circuit for processing measuring signal from transducer of metering apparatus | |
| JPH0968472A (en) | Pressure sensor | |
| JPH0130085B2 (en) |