JPH08205160A - 画像信号のアダマール変換符号化・復号化方法およびその装置 - Google Patents
画像信号のアダマール変換符号化・復号化方法およびその装置Info
- Publication number
- JPH08205160A JPH08205160A JP3313595A JP3313595A JPH08205160A JP H08205160 A JPH08205160 A JP H08205160A JP 3313595 A JP3313595 A JP 3313595A JP 3313595 A JP3313595 A JP 3313595A JP H08205160 A JPH08205160 A JP H08205160A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- transform
- bits
- hadamard
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- Discrete Mathematics (AREA)
- Algebra (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Complex Calculations (AREA)
- Image Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【目的】 アダマール変換の変換係数のビットパターン
相互関係を利用して、変換係数の符号量を削減する。 【構成】 ビット削除器4はアダマール変換器3により
得られた変換係数について、最下位ビットから1ビッ
ト、下位2ビット目から4ビット、下位3ビット目から
7ビットを、ブロック内の予め定めた位置から抽出して
補完情報Ysupとして出力するとともに下位3ビット
を削除した変換係数を出力する。ビット復元器7は補完
情報Ysupのうちの変換係数の最下位ビットを表すブ
ロックあたり1ビットの情報から全変換係数の最下位ビ
ットを補完し、下位2ビット目を表すブロックあたり4
ビットの情報から全変換係数の下位2ビット目を補完
し、下位3ビット目を表すブロックあたり7ビットの情
報から全変換係数の下位3ビット目を補完して、復元さ
れた変換係数をアダマール逆変換器8に与える。
相互関係を利用して、変換係数の符号量を削減する。 【構成】 ビット削除器4はアダマール変換器3により
得られた変換係数について、最下位ビットから1ビッ
ト、下位2ビット目から4ビット、下位3ビット目から
7ビットを、ブロック内の予め定めた位置から抽出して
補完情報Ysupとして出力するとともに下位3ビット
を削除した変換係数を出力する。ビット復元器7は補完
情報Ysupのうちの変換係数の最下位ビットを表すブ
ロックあたり1ビットの情報から全変換係数の最下位ビ
ットを補完し、下位2ビット目を表すブロックあたり4
ビットの情報から全変換係数の下位2ビット目を補完
し、下位3ビット目を表すブロックあたり7ビットの情
報から全変換係数の下位3ビット目を補完して、復元さ
れた変換係数をアダマール逆変換器8に与える。
Description
【0001】
【産業上の利用分野】本発明は画像信号の可逆符号化・
復号化方法およびその装置に関し、特に8次アダマール
変換を用いた画像信号のアダマール変換符号化・復号化
方法およびその装置に関する。
復号化方法およびその装置に関し、特に8次アダマール
変換を用いた画像信号のアダマール変換符号化・復号化
方法およびその装置に関する。
【0002】
【従来の技術】画像信号に対するアダマール変換はすで
に広く知られており、例えば、吹抜敬彦著「画像のディ
ジタル信号処理−増補版−」日刊工業新聞社(1992
年1月27日発行)第181頁〜第193頁,同著「T
V信号の多次元信号処理」日刊工業新聞社(昭和63年
11月15日初版第1刷発行)第247頁〜第250頁
等に詳しく解説されている。
に広く知られており、例えば、吹抜敬彦著「画像のディ
ジタル信号処理−増補版−」日刊工業新聞社(1992
年1月27日発行)第181頁〜第193頁,同著「T
V信号の多次元信号処理」日刊工業新聞社(昭和63年
11月15日初版第1刷発行)第247頁〜第250頁
等に詳しく解説されている。
【0003】いま、8点の画素値をx(0),x
(1),…,x(7)とすると、8次アダマール変換の
変換係数y(0),y(1),…,y(7)は、数1で
計算される。
(1),…,x(7)とすると、8次アダマール変換の
変換係数y(0),y(1),…,y(7)は、数1で
計算される。
【0004】
【数1】
【0005】また、数1に対応する8次アダマール逆変
換は、数2となる。
換は、数2となる。
【0006】
【数2】
【0007】アダマール変換の定義式は、正規化係数の
扱い方や、変換係数の対応順序が数1および数2とは異
なる場合もあるが、画素値から加減算のみにより変換係
数を計算するという、基本となる処理内容は変わらな
い。8次のアダマール変換では、入力が1画素8ビット
であれば、出力の変換係数は11ビットになる。可逆符
号化のためには変換係数の11ビットすべてが必要で、
従来はすべてのビット情報を記録あるいは伝送してい
た。しかし、アダマール変換の変換係数には、ビットパ
ターンに変換係数の相互で関係があることは知られてい
た。
扱い方や、変換係数の対応順序が数1および数2とは異
なる場合もあるが、画素値から加減算のみにより変換係
数を計算するという、基本となる処理内容は変わらな
い。8次のアダマール変換では、入力が1画素8ビット
であれば、出力の変換係数は11ビットになる。可逆符
号化のためには変換係数の11ビットすべてが必要で、
従来はすべてのビット情報を記録あるいは伝送してい
た。しかし、アダマール変換の変換係数には、ビットパ
ターンに変換係数の相互で関係があることは知られてい
た。
【0008】
【発明が解決しようとする課題】従来の画像信号のアダ
マール変換符号化・復号化方法は、アダマール変換の変
換係数にビットパターン相互関係があり、すべてのビッ
ト情報を記録/伝送するのは冗長であるにもかかわら
ず、この冗長性を考慮した符号化・復号化方法ではな
く、そのために変換係数を記録するためのメモリ、ある
いは変換係数を伝送するための回線容量が余計に必要で
あるという問題点があった。
マール変換符号化・復号化方法は、アダマール変換の変
換係数にビットパターン相互関係があり、すべてのビッ
ト情報を記録/伝送するのは冗長であるにもかかわら
ず、この冗長性を考慮した符号化・復号化方法ではな
く、そのために変換係数を記録するためのメモリ、ある
いは変換係数を伝送するための回線容量が余計に必要で
あるという問題点があった。
【0009】ここで、8次アダマール変換の変換係数y
(0)〜y(7)のビットパターンの冗長性について詳
しく説明する。まず、変換係数y(0)〜y(7)の最
下位ビットは全変換係数y(0)〜y(7)で同じであ
る。すなわち、最下位ビットについては、8つの変換係
数y(0)〜y(7)に対して1ビットを記録/伝送す
ればよい。
(0)〜y(7)のビットパターンの冗長性について詳
しく説明する。まず、変換係数y(0)〜y(7)の最
下位ビットは全変換係数y(0)〜y(7)で同じであ
る。すなわち、最下位ビットについては、8つの変換係
数y(0)〜y(7)に対して1ビットを記録/伝送す
ればよい。
【0010】次に、変換係数y(0)〜y(7)の下位
2ビット目については、適切に選んだ4つの変換係数の
下位2ビット目がわかれば、残りの4つの変換係数の下
位2ビット目を確定できる。第r次の変換係数の下位m
ビット目をy(r)[m]と表すことにすると、例え
ば、y(0)[2],y(1)[2],y(2)
[2],y(4)[2]が既知であれば、「∧」を排他
的論理和を表す演算子として、次式によりy(3)
[2],y(5)[2],y(6)[2],y(7)
[2]を計算できる。ただし、rは0〜7の整数、mは
1〜8の整数である。
2ビット目については、適切に選んだ4つの変換係数の
下位2ビット目がわかれば、残りの4つの変換係数の下
位2ビット目を確定できる。第r次の変換係数の下位m
ビット目をy(r)[m]と表すことにすると、例え
ば、y(0)[2],y(1)[2],y(2)
[2],y(4)[2]が既知であれば、「∧」を排他
的論理和を表す演算子として、次式によりy(3)
[2],y(5)[2],y(6)[2],y(7)
[2]を計算できる。ただし、rは0〜7の整数、mは
1〜8の整数である。
【0011】y(k3)[2]=y(k0)[2]∧y
(k1)[2]∧y(k2)[2];(k0,k1,k
2,k3)=(0,1,2,3),(0,1,4,
5),(0,2,4,6),(1,2,4,7)
(k1)[2]∧y(k2)[2];(k0,k1,k
2,k3)=(0,1,2,3),(0,1,4,
5),(0,2,4,6),(1,2,4,7)
【0012】さらに、変換係数の下位3ビット目につい
ては、7つの変換係数の下位3ビット目がわかれば、残
りの1つの変換係数の下位3ビット目を確定できる。例
えば、y(0)[3],y(1)[3],…,y(6)
[3]が既知であれば、y(7)[3]は、次式で計算
できる。
ては、7つの変換係数の下位3ビット目がわかれば、残
りの1つの変換係数の下位3ビット目を確定できる。例
えば、y(0)[3],y(1)[3],…,y(6)
[3]が既知であれば、y(7)[3]は、次式で計算
できる。
【0013】y(7)[3]=y(0)[3]∧y
(1)[3]∧y(2)[3]∧y(3)[3]∧y
(4)[3]∧y(5)[3]∧y(6)[3]
(1)[3]∧y(2)[3]∧y(3)[3]∧y
(4)[3]∧y(5)[3]∧y(6)[3]
【0014】以上のように、変換係数y(0)〜y
(7)の下位3ビットのビットパターンにはブロック内
で相互関係がある。この相互関係によれば、8つの変換
係数y(0)〜y(7)の下位3ビット、合計24ビッ
トのうちの12ビットは残りの12ビットから導出でき
冗長である。
(7)の下位3ビットのビットパターンにはブロック内
で相互関係がある。この相互関係によれば、8つの変換
係数y(0)〜y(7)の下位3ビット、合計24ビッ
トのうちの12ビットは残りの12ビットから導出でき
冗長である。
【0015】同様のことが縦横分離型2次元8×8次の
アダマール変換についてもいえる。まず、変換係数の最
下位ビットはやはり全変換係数で同じである。したがっ
て、最下位ビットについては8行8列の変換係数に対し
て1ビットを記録/伝送すればよい。
アダマール変換についてもいえる。まず、変換係数の最
下位ビットはやはり全変換係数で同じである。したがっ
て、最下位ビットについては8行8列の変換係数に対し
て1ビットを記録/伝送すればよい。
【0016】変換係数の下位2ビット目から下位6ビッ
ト目については、第(r,s)次の変換係数の下位mビ
ット目をy(r,s)[m]と表すことにすると、次の
関係式がある。ただし、sは0〜7の整数である。
ト目については、第(r,s)次の変換係数の下位mビ
ット目をy(r,s)[m]と表すことにすると、次の
関係式がある。ただし、sは0〜7の整数である。
【0017】y(r,k3)[2]=y(r,k0)
[2]∧y(r,k1)[2]∧y(r,k2)[2]
;r=0,1,…,7;(k0,k1,k2,k3)
=(0,1,2,3),(0,1,4,5),(0,
2,4,6),(1,2,4,7)
[2]∧y(r,k1)[2]∧y(r,k2)[2]
;r=0,1,…,7;(k0,k1,k2,k3)
=(0,1,2,3),(0,1,4,5),(0,
2,4,6),(1,2,4,7)
【0018】y(k3,s)[2]=y(k0,s)
[2]∧y(k1,s)[2]∧y(k2,s)[2]
;s=0,1,…,7;(k0,k1,k2,k3)
=(0,1,2,3),(0,1,4,5),(0,
2,4,6),(1,2,4,7)
[2]∧y(k1,s)[2]∧y(k2,s)[2]
;s=0,1,…,7;(k0,k1,k2,k3)
=(0,1,2,3),(0,1,4,5),(0,
2,4,6),(1,2,4,7)
【0019】y(r,s)[2]=y(0,0)[2]
∧y(r,0)[2]∧y(0,s)[2] ;r,s
=0,1,…,7
∧y(r,0)[2]∧y(0,s)[2] ;r,s
=0,1,…,7
【0020】y(r,7)[3]=y(r,0)[3]
∧y(r,1)[3]∧…∧y(r,6)[3] ;r
=0,1,…,7
∧y(r,1)[3]∧…∧y(r,6)[3] ;r
=0,1,…,7
【0021】y(7,s)[3]=y(0,s)[3]
∧y(1,s)[3]∧…∧y(6,s)[3] ;s
=0,1,…,7
∧y(1,s)[3]∧…∧y(6,s)[3] ;s
=0,1,…,7
【0022】y(r,k3)[3]=y(0,k0)
[3]∧y(0,k1)[3]∧y(0,k2)[3]
∧y(0,k3)[3]∧y(r,k0)[3]∧y
(r,k1)[3]∧y(r,k2)[3] ;r=
0,1,…,7;(k0,k1,k2,k3)=(0,
1,2,3),(0,1,4,5),(0,2,4,
6),(1,2,4,7)
[3]∧y(0,k1)[3]∧y(0,k2)[3]
∧y(0,k3)[3]∧y(r,k0)[3]∧y
(r,k1)[3]∧y(r,k2)[3] ;r=
0,1,…,7;(k0,k1,k2,k3)=(0,
1,2,3),(0,1,4,5),(0,2,4,
6),(1,2,4,7)
【0023】y(k3,s)[3]=y(k0,0)
[3]∧y(k1,0)[3]∧y(k2,0)[3]
∧y(k3,0)[3]∧y(k0,s)[3]∧y
(k1,s)[3]∧y(k2,s)[3] ;s=
0,1,…,7;(k0,k1,k2,k3)=(0,
1,2,3),(0,1,4,5),(0,2,4,
6),(1,2,4,7)
[3]∧y(k1,0)[3]∧y(k2,0)[3]
∧y(k3,0)[3]∧y(k0,s)[3]∧y
(k1,s)[3]∧y(k2,s)[3] ;s=
0,1,…,7;(k0,k1,k2,k3)=(0,
1,2,3),(0,1,4,5),(0,2,4,
6),(1,2,4,7)
【0024】y(0,0)+y(0,1)+…+y
(0,7)+y(r,0)+y(r,1)+…+y
(r,7)=16n ;r=0,1,…,7;nは整数
(0,7)+y(r,0)+y(r,1)+…+y
(r,7)=16n ;r=0,1,…,7;nは整数
【0025】y(0,0)+y(1,0)+…+y
(7,0)+y(0,s)+y(1,s)+…+y
(7,s)=16n ;s=0,1,…,7;nは整数
(7,0)+y(0,s)+y(1,s)+…+y
(7,s)=16n ;s=0,1,…,7;nは整数
【0026】y(k0,k4)+y(k1,k4)+y
(k2,k4)+y(k3,k4)+y(k0,k5)
+y(k1,k5)+y(k2,k5)+y(k3,k
5)+y(k0,k6)+y(k1,k6)+y(k
2,k6)+y(k3,k6)+y(k0,k7)+y
(k1,k7)+y(k2,k7)+y(k3,k7)
=16n ;(k0,k1,k2,k3),(k4,k
5,k6,k7)=(0,1,2,3),(0,1,
4,5),(0,2,4,6),(1,2,4,7);
nは整数
(k2,k4)+y(k3,k4)+y(k0,k5)
+y(k1,k5)+y(k2,k5)+y(k3,k
5)+y(k0,k6)+y(k1,k6)+y(k
2,k6)+y(k3,k6)+y(k0,k7)+y
(k1,k7)+y(k2,k7)+y(k3,k7)
=16n ;(k0,k1,k2,k3),(k4,k
5,k6,k7)=(0,1,2,3),(0,1,
4,5),(0,2,4,6),(1,2,4,7);
nは整数
【0027】y(k0,0)+y(k0,1)+…+y
(k0,7)+y(k1,0)+y(k1,1)+…+
y(k1,7)+y(k2,0)+y(k2,1)+…
+y(k2,7)+y(k3,0)+y(k3,1)+
…+y(k3,7)=32n;(k0,k1,k2,k
3)=(0,1,2,3),(0,1,4,5),
(0,2,4,6),(1,2,4,7);nは整数
(k0,7)+y(k1,0)+y(k1,1)+…+
y(k1,7)+y(k2,0)+y(k2,1)+…
+y(k2,7)+y(k3,0)+y(k3,1)+
…+y(k3,7)=32n;(k0,k1,k2,k
3)=(0,1,2,3),(0,1,4,5),
(0,2,4,6),(1,2,4,7);nは整数
【0028】y(0,k0)+y(1,k0)+…+y
(7,k0)+y(0,k1)+y(1,k1)+…+
y(7,k1)+y(0,k2)+y(1,k2)+…
+y(7,k2)+y(0,k3)+y(1,k3)+
…+y(7,k3)=32n;(k0,k1,k2,k
3)=(0,1,2,3),(0,1,4,5),
(0,2,4,6),(1,2,4,7);nは整数
(7,k0)+y(0,k1)+y(1,k1)+…+
y(7,k1)+y(0,k2)+y(1,k2)+…
+y(7,k2)+y(0,k3)+y(1,k3)+
…+y(7,k3)=32n;(k0,k1,k2,k
3)=(0,1,2,3),(0,1,4,5),
(0,2,4,6),(1,2,4,7);nは整数
【0029】y(0,0)+y(0,1)+…+y
(0,7)+y(1,0)+y(1,1)+…+y
(1,7)+y(2,0)+y(2,1)+…+y
(2,7)+y(3,0)+y(3,1)+…+y
(3,7)+y(4,0)+y(4,1)+…+y
(4,7)+y(5,0)+y(5,1)+…+y
(5,7)+y(6,0)+y(6,1)+…+y
(6,7)+y(7,0)+y(7,1)+…+y
(7,7)=64n ;nは整数
(0,7)+y(1,0)+y(1,1)+…+y
(1,7)+y(2,0)+y(2,1)+…+y
(2,7)+y(3,0)+y(3,1)+…+y
(3,7)+y(4,0)+y(4,1)+…+y
(4,7)+y(5,0)+y(5,1)+…+y
(5,7)+y(6,0)+y(6,1)+…+y
(6,7)+y(7,0)+y(7,1)+…+y
(7,7)=64n ;nは整数
【0030】したがって、下位2ビット目から下位6ビ
ット目についてそれぞれ7,22,42,57,63個
の適切に選んだ変換係数のビットパターンがわかれば、
残りの変換係数のビットパターンを確定できる。すなわ
ち、縦横分離型2次元8×8次のアダマール変換の変換
係数y(0,0)〜y(7,7)の下位6ビット、合計
384ビットのうち192ビットは冗長である。
ット目についてそれぞれ7,22,42,57,63個
の適切に選んだ変換係数のビットパターンがわかれば、
残りの変換係数のビットパターンを確定できる。すなわ
ち、縦横分離型2次元8×8次のアダマール変換の変換
係数y(0,0)〜y(7,7)の下位6ビット、合計
384ビットのうち192ビットは冗長である。
【0031】本発明の第1の目的は、1次元8次のアダ
マール変換の変換係数のビットパターン相互関係を利用
して、変換係数の符号量を削減するようにした画像信号
の1次元アダマール変換符号化・復号化方法を提供する
ことにある。
マール変換の変換係数のビットパターン相互関係を利用
して、変換係数の符号量を削減するようにした画像信号
の1次元アダマール変換符号化・復号化方法を提供する
ことにある。
【0032】また、本発明の第2の目的は、前記画像信
号の1次元アダマール変換符号化・復号化方法を実現す
る1次元アダマール変換符号化装置を提供することにあ
る。
号の1次元アダマール変換符号化・復号化方法を実現す
る1次元アダマール変換符号化装置を提供することにあ
る。
【0033】さらに、本発明の第3の目的は、前記画像
信号の1次元アダマール変換符号化・復号化方法を実現
する1次元アダマール変換復号化装置を提供することに
ある。
信号の1次元アダマール変換符号化・復号化方法を実現
する1次元アダマール変換復号化装置を提供することに
ある。
【0034】本発明の第4の目的は、2次元8×8次の
アダマール変換の変換係数のビットパターンの相互関係
を利用して、変換係数の符号量を削減するようにした画
像信号の2次元アダマール変換符号化・復号化方法を提
供することにある。
アダマール変換の変換係数のビットパターンの相互関係
を利用して、変換係数の符号量を削減するようにした画
像信号の2次元アダマール変換符号化・復号化方法を提
供することにある。
【0035】また、本発明の第5の目的は、前記画像信
号の2次元アダマール変換符号化・復号化方法を実現す
る画像信号の2次元アダマール変換符号化装置を提供す
ることにある。
号の2次元アダマール変換符号化・復号化方法を実現す
る画像信号の2次元アダマール変換符号化装置を提供す
ることにある。
【0036】さらに、本発明の第6の目的は、前記画像
信号の2次元アダマール変換符号化・復号化方法を実現
する画像信号の2次元アダマール変換復号化装置を提供
することにある。
信号の2次元アダマール変換符号化・復号化方法を実現
する画像信号の2次元アダマール変換復号化装置を提供
することにある。
【0037】本発明の第7の目的は、2次元8×8次の
アダマール変換の変換係数のビットパターンの相互関係
を利用して変換係数の符号量を削減するとともに、アダ
マール変換の変換処理方向を符号側と復号側とで無関係
に設定できるようにした画像信号の2次元アダマール変
換符号化・復号化方法を提供することにある。
アダマール変換の変換係数のビットパターンの相互関係
を利用して変換係数の符号量を削減するとともに、アダ
マール変換の変換処理方向を符号側と復号側とで無関係
に設定できるようにした画像信号の2次元アダマール変
換符号化・復号化方法を提供することにある。
【0038】また、本発明の第8の目的は、前記画像信
号の2次元アダマール変換符号化・復号化方法を実現す
る画像信号の2次元アダマール変換符号化装置を提供す
ることにある。
号の2次元アダマール変換符号化・復号化方法を実現す
る画像信号の2次元アダマール変換符号化装置を提供す
ることにある。
【0039】さらに、本発明の第9の目的は、前記画像
信号の2次元アダマール変換符号化・復号化方法を実現
する画像信号の2次元アダマール変換復号化装置を提供
することにある。
信号の2次元アダマール変換符号化・復号化方法を実現
する画像信号の2次元アダマール変換復号化装置を提供
することにある。
【0040】
【課題を解決するための手段】本発明の画像信号の1次
元アダマール変換符号化・復号化方法は、入力画像信号
を8画素毎にブロックにするブロック化ステップと、こ
のブロック化ステップでブロックにされた画素値に8次
アダマール変換を施して変換係数を得るアダマール変換
ステップと、このアダマール変換ステップで得られた変
換係数について、最下位ビットから1ビット、下位2ビ
ット目から4ビット、下位3ビット目から7ビットを、
ブロック内の予め定めた位置から抽出して補完情報とし
て出力するとともに、下位3ビットを削除した変換係数
を出力するビット削除ステップと、このビット削除ステ
ップで下位3ビットを削除された前記変換係数および前
記補完情報を記録あるいは伝送する記録/伝送ステップ
と、記録あるいは伝送された前記変換係数および前記補
完情報を再生あるいは受信する再生/受信ステップと、
この再生/受信ステップで再生あるいは受信された前記
補完情報より前記変換係数の最下位ビットを表すブロッ
クあたり1ビットの情報から全変換係数の最下位ビット
を補完し、変換係数の下位2ビット目を表すブロックあ
たり4ビットの情報から全変換係数の下位2ビット目を
補完し、変換係数の下位3ビット目を表すブロックあた
り7ビットの情報から全変換係数の下位3ビット目を補
完するビット補完ステップと、このビット補完ステップ
で下位3ビットを補完された変換係数に8次アダマール
逆変換を施して画素値を得るアダマール逆変換ステップ
と、このアダマール逆変換ステップで得られた画素値を
8画素に並べて画像信号として出力する画像信号出力ス
テップとを含むことを特徴とする。
元アダマール変換符号化・復号化方法は、入力画像信号
を8画素毎にブロックにするブロック化ステップと、こ
のブロック化ステップでブロックにされた画素値に8次
アダマール変換を施して変換係数を得るアダマール変換
ステップと、このアダマール変換ステップで得られた変
換係数について、最下位ビットから1ビット、下位2ビ
ット目から4ビット、下位3ビット目から7ビットを、
ブロック内の予め定めた位置から抽出して補完情報とし
て出力するとともに、下位3ビットを削除した変換係数
を出力するビット削除ステップと、このビット削除ステ
ップで下位3ビットを削除された前記変換係数および前
記補完情報を記録あるいは伝送する記録/伝送ステップ
と、記録あるいは伝送された前記変換係数および前記補
完情報を再生あるいは受信する再生/受信ステップと、
この再生/受信ステップで再生あるいは受信された前記
補完情報より前記変換係数の最下位ビットを表すブロッ
クあたり1ビットの情報から全変換係数の最下位ビット
を補完し、変換係数の下位2ビット目を表すブロックあ
たり4ビットの情報から全変換係数の下位2ビット目を
補完し、変換係数の下位3ビット目を表すブロックあた
り7ビットの情報から全変換係数の下位3ビット目を補
完するビット補完ステップと、このビット補完ステップ
で下位3ビットを補完された変換係数に8次アダマール
逆変換を施して画素値を得るアダマール逆変換ステップ
と、このアダマール逆変換ステップで得られた画素値を
8画素に並べて画像信号として出力する画像信号出力ス
テップとを含むことを特徴とする。
【0041】また、本発明の画像信号の1次元アダマー
ル変換符号化装置は、入力画像信号を8画素毎にブロッ
クにするブロック化手段と、このブロック化手段により
ブロックにされた画素値に8次アダマール変換を施して
変換係数を得るアダマール変換手段と、このアダマール
変換手段により得られた変換係数について、最下位ビッ
トから1ビット、下位2ビット目から4ビット、下位3
ビット目から7ビットを、ブロック内の予め定めた位置
から抽出して補完情報として出力するとともに、下位3
ビットを削除した変換係数を出力するビット削除手段
と、このビット削除手段により出力された前記変換係数
および前記補完情報を記録あるいは伝送する記録/伝送
手段とを有することを特徴とする。
ル変換符号化装置は、入力画像信号を8画素毎にブロッ
クにするブロック化手段と、このブロック化手段により
ブロックにされた画素値に8次アダマール変換を施して
変換係数を得るアダマール変換手段と、このアダマール
変換手段により得られた変換係数について、最下位ビッ
トから1ビット、下位2ビット目から4ビット、下位3
ビット目から7ビットを、ブロック内の予め定めた位置
から抽出して補完情報として出力するとともに、下位3
ビットを削除した変換係数を出力するビット削除手段
と、このビット削除手段により出力された前記変換係数
および前記補完情報を記録あるいは伝送する記録/伝送
手段とを有することを特徴とする。
【0042】さらに、本発明の画像信号の1次元アダマ
ール変換復号化装置は、記録あるいは伝送された変換係
数および補完情報を再生あるいは受信する再生/受信手
段と、前記補完情報のうちの変換係数の最下位ビットを
表すブロックあたり1ビットの情報から全変換係数の最
下位ビットを補完し、前記補完情報のうちの変換係数の
下位2ビット目を表すブロックあたり4ビットの情報か
ら全変換係数の下位2ビット目を補完し、前記補完情報
のうちの変換係数の下位3ビット目を表すブロックあた
り7ビットの情報から全変換係数の下位3ビット目を補
完するビット補完手段と、このビット補完手段により下
位3ビットが補完された変換係数に8次アダマール逆変
換を施して画素値を得るアダマール逆変換手段と、この
アダマール逆変換手段により得られた画素値を8画素に
並べて画像信号として出力する画像信号出力手段とを有
することを特徴とする。
ール変換復号化装置は、記録あるいは伝送された変換係
数および補完情報を再生あるいは受信する再生/受信手
段と、前記補完情報のうちの変換係数の最下位ビットを
表すブロックあたり1ビットの情報から全変換係数の最
下位ビットを補完し、前記補完情報のうちの変換係数の
下位2ビット目を表すブロックあたり4ビットの情報か
ら全変換係数の下位2ビット目を補完し、前記補完情報
のうちの変換係数の下位3ビット目を表すブロックあた
り7ビットの情報から全変換係数の下位3ビット目を補
完するビット補完手段と、このビット補完手段により下
位3ビットが補完された変換係数に8次アダマール逆変
換を施して画素値を得るアダマール逆変換手段と、この
アダマール逆変換手段により得られた画素値を8画素に
並べて画像信号として出力する画像信号出力手段とを有
することを特徴とする。
【0043】さらにまた、本発明の画像信号の2次元ア
ダマール変換符号化・復号化方法は、入力画像信号を8
画素8ライン毎にブロックにするブロック化ステップ
と、このブロック化ステップでブロックにされた画素値
をさらに行または列のいずれかの方向に8つのグループ
に分け、各グループの画素値に8次アダマール変換を施
して第1の変換係数群を得る第1のアダマール変換ステ
ップと、この第1のアダマール変換ステップで得られた
前記第1の変換係数群について、変換係数の最下位ビッ
トは各グループあたり1ビットに、下位2ビット目は各
グループあたり4ビットに、下位3ビット目は各グルー
プあたり7ビットに削減して、以上ブロックあたり合計
96ビットを第1の補完情報として出力するとともに、
下位3ビットを削除した第2の変換係数群を出力する第
1のビット削除ステップと、この第1のビット削除ステ
ップにより出力される前記第2の変換係数群について、
同じ周波数成分を表す変換係数をブロック内でまとめ直
して8つの新しいグループを得、新しいグループの各々
に属する変換係数に8次アダマール変換を施して第3の
変換係数群を得る第2のアダマール変換ステップと、こ
の第2のアダマール変換ステップで得られた前記第3の
変換係数群について、変換係数の最下位ビットは各グル
ープあたり1ビットに、下位2ビット目は各グループあ
たり4ビットに、下位3ビット目は各グループあたり7
ビットに削減して、以上ブロックあたり合計96ビット
を第2の補完情報として出力するとともに、下位3ビッ
トを削除した第4の変換係数群を出力する第2のビット
削除ステップと、この第2のビット削除ステップにより
出力される前記第4の変換係数群と前記第1の補完情報
および前記第2の補完情報とを記録あるいは伝送する記
録/伝送ステップと、記録あるいは伝送された前記第4
の変換係数群と前記第1の補完情報および前記第2の補
完情報とを再生あるいは受信する再生/受信ステップ
と、この再生/受信ステップで得られた前記第2の補完
情報に従って前記第4の変換係数群をグループ分けした
後にグループ毎に、変換係数の最下位ビットを表すグル
ープあたり1ビットの情報から全変換係数の最下位ビッ
トを補完し、変換係数の下位2ビット目を表すグループ
あたり4ビットの情報から全変換係数の下位2ビット目
を補完し、変換係数の下位3ビット目を表すグループあ
たり7ビットの情報から全変換係数の下位3ビット目を
補完して前記第3の変換係数群を復元する第1のビット
補完ステップと、この第1のビット補完ステップで復元
された前記第3の変換係数群にグループ毎に8次アダマ
ール逆変換を施して前記第2の変換係数群を得る第1の
アダマール逆変換ステップと、この第1のアダマール逆
変換ステップで得られた前記第2の変換係数群につい
て、グループ内の位置が同じ変換係数をブロック内でま
とめ直して、8つの新しいグループを得、これにより得
られる各グループの変換係数について、前記再生/受信
ステップで得られた前記第1の補完情報に従って、変換
係数の最下位ビットを表すグループあたり1ビットの情
報から全変換係数の最下位ビットを補完し、変換係数の
下位2ビット目を表すグループあたり4ビットの情報か
ら全変換係数の下位2ビット目を補完し、変換係数の下
位3ビット目を表すグループあたり7ビットの情報から
全変換係数の下位3ビット目を補完して前記第1の変換
係数群を復元する第2のビット補完ステップと、この第
2のビット補完ステップで復元された前記第1の変換係
数群にグループ毎に8次アダマール逆変換を施して画素
値を得る第2のアダマール逆変換ステップと、この第2
のアダマール逆変換ステップで得られた画素値を8画素
8ラインに並べて画像信号として出力する画像信号出力
ステップとを含むことを特徴とする。
ダマール変換符号化・復号化方法は、入力画像信号を8
画素8ライン毎にブロックにするブロック化ステップ
と、このブロック化ステップでブロックにされた画素値
をさらに行または列のいずれかの方向に8つのグループ
に分け、各グループの画素値に8次アダマール変換を施
して第1の変換係数群を得る第1のアダマール変換ステ
ップと、この第1のアダマール変換ステップで得られた
前記第1の変換係数群について、変換係数の最下位ビッ
トは各グループあたり1ビットに、下位2ビット目は各
グループあたり4ビットに、下位3ビット目は各グルー
プあたり7ビットに削減して、以上ブロックあたり合計
96ビットを第1の補完情報として出力するとともに、
下位3ビットを削除した第2の変換係数群を出力する第
1のビット削除ステップと、この第1のビット削除ステ
ップにより出力される前記第2の変換係数群について、
同じ周波数成分を表す変換係数をブロック内でまとめ直
して8つの新しいグループを得、新しいグループの各々
に属する変換係数に8次アダマール変換を施して第3の
変換係数群を得る第2のアダマール変換ステップと、こ
の第2のアダマール変換ステップで得られた前記第3の
変換係数群について、変換係数の最下位ビットは各グル
ープあたり1ビットに、下位2ビット目は各グループあ
たり4ビットに、下位3ビット目は各グループあたり7
ビットに削減して、以上ブロックあたり合計96ビット
を第2の補完情報として出力するとともに、下位3ビッ
トを削除した第4の変換係数群を出力する第2のビット
削除ステップと、この第2のビット削除ステップにより
出力される前記第4の変換係数群と前記第1の補完情報
および前記第2の補完情報とを記録あるいは伝送する記
録/伝送ステップと、記録あるいは伝送された前記第4
の変換係数群と前記第1の補完情報および前記第2の補
完情報とを再生あるいは受信する再生/受信ステップ
と、この再生/受信ステップで得られた前記第2の補完
情報に従って前記第4の変換係数群をグループ分けした
後にグループ毎に、変換係数の最下位ビットを表すグル
ープあたり1ビットの情報から全変換係数の最下位ビッ
トを補完し、変換係数の下位2ビット目を表すグループ
あたり4ビットの情報から全変換係数の下位2ビット目
を補完し、変換係数の下位3ビット目を表すグループあ
たり7ビットの情報から全変換係数の下位3ビット目を
補完して前記第3の変換係数群を復元する第1のビット
補完ステップと、この第1のビット補完ステップで復元
された前記第3の変換係数群にグループ毎に8次アダマ
ール逆変換を施して前記第2の変換係数群を得る第1の
アダマール逆変換ステップと、この第1のアダマール逆
変換ステップで得られた前記第2の変換係数群につい
て、グループ内の位置が同じ変換係数をブロック内でま
とめ直して、8つの新しいグループを得、これにより得
られる各グループの変換係数について、前記再生/受信
ステップで得られた前記第1の補完情報に従って、変換
係数の最下位ビットを表すグループあたり1ビットの情
報から全変換係数の最下位ビットを補完し、変換係数の
下位2ビット目を表すグループあたり4ビットの情報か
ら全変換係数の下位2ビット目を補完し、変換係数の下
位3ビット目を表すグループあたり7ビットの情報から
全変換係数の下位3ビット目を補完して前記第1の変換
係数群を復元する第2のビット補完ステップと、この第
2のビット補完ステップで復元された前記第1の変換係
数群にグループ毎に8次アダマール逆変換を施して画素
値を得る第2のアダマール逆変換ステップと、この第2
のアダマール逆変換ステップで得られた画素値を8画素
8ラインに並べて画像信号として出力する画像信号出力
ステップとを含むことを特徴とする。
【0044】また、本発明の画像信号の2次元アダマー
ル変換符号化装置は、入力画像信号を8画素8ライン毎
にブロックにするブロック化手段と、このブロック化手
段によりブロックにされた画素値をさらに行または列の
いずれかの方向に8つのグループに分け、各グループの
画素値に8次アダマール変換を施して第1の変換係数群
を得る第1のアダマール変換手段と、この第1のアダマ
ール変換手段により得られた前記第1の変換係数群につ
いて、変換係数の最下位ビットは各グループあたり1ビ
ットに、下位2ビット目は各グループあたり4ビット
に、下位3ビット目は各グループあたり7ビットに削減
して、以上ブロックあたり合計96ビットを第1の補完
情報として出力するとともに、下位3ビットを削除した
第2の変換係数群を出力する第1のビット削除手段と、
この第1のビット削除手段により出力される前記第2の
変換係数群について、同じ周波数成分を表す変換係数を
ブロック内でまとめ直して8つのグループに再編成し、
再編成した各グループの変換係数に8次アダマール変換
を施して第3の変換係数群を得る第2のアダマール変換
手段と、この第2のアダマール変換手段により得られた
前記第3の変換係数群について、変換係数の最下位ビッ
トは各グループあたり1ビットに、下位2ビット目は各
グループあたり4ビットに、下位3ビット目は各グルー
プあたり7ビットに削減して、以上ブロックあたり合計
96ビットを第2の補完情報として出力するとともに、
下位3ビットを削除した第4の変換係数群を出力する第
2のビット削除手段と、この第2のビット削除手段によ
り出力される前記第4の変換係数群と前記第1の補完情
報および前記第2の補完情報とを記録あるいは伝送する
記録/伝送手段とを有することを特徴とする。
ル変換符号化装置は、入力画像信号を8画素8ライン毎
にブロックにするブロック化手段と、このブロック化手
段によりブロックにされた画素値をさらに行または列の
いずれかの方向に8つのグループに分け、各グループの
画素値に8次アダマール変換を施して第1の変換係数群
を得る第1のアダマール変換手段と、この第1のアダマ
ール変換手段により得られた前記第1の変換係数群につ
いて、変換係数の最下位ビットは各グループあたり1ビ
ットに、下位2ビット目は各グループあたり4ビット
に、下位3ビット目は各グループあたり7ビットに削減
して、以上ブロックあたり合計96ビットを第1の補完
情報として出力するとともに、下位3ビットを削除した
第2の変換係数群を出力する第1のビット削除手段と、
この第1のビット削除手段により出力される前記第2の
変換係数群について、同じ周波数成分を表す変換係数を
ブロック内でまとめ直して8つのグループに再編成し、
再編成した各グループの変換係数に8次アダマール変換
を施して第3の変換係数群を得る第2のアダマール変換
手段と、この第2のアダマール変換手段により得られた
前記第3の変換係数群について、変換係数の最下位ビッ
トは各グループあたり1ビットに、下位2ビット目は各
グループあたり4ビットに、下位3ビット目は各グルー
プあたり7ビットに削減して、以上ブロックあたり合計
96ビットを第2の補完情報として出力するとともに、
下位3ビットを削除した第4の変換係数群を出力する第
2のビット削除手段と、この第2のビット削除手段によ
り出力される前記第4の変換係数群と前記第1の補完情
報および前記第2の補完情報とを記録あるいは伝送する
記録/伝送手段とを有することを特徴とする。
【0045】さらに、本発明の画像信号の2次元アダマ
ール変換復号化装置は、記録あるいは伝送された第1の
変換係数群および2組の補完情報を再生あるいは受信す
る再生/受信手段と、前記2組の補完情報のうちの1組
に従って、前記第1の変換係数群を変換係数8個を1つ
のグループとして8つのグループに分けた後にグループ
毎に、変換係数の最下位ビットを表すグループあたり1
ビットの情報から全変換係数の最下位ビットを補完し、
変換係数の下位2ビット目を表すグループあたり4ビッ
トの情報から全変換係数の下位2ビット目を補完し、変
換係数の下位3ビット目を表すグループあたり7ビット
の情報から全変換係数の下位3ビット目を補完する第1
のビット補完手段と、この第1のビット補完手段により
下位3ビットを補完された第2の変換係数群にビット補
完時のグループ毎に8次アダマール逆変換を施して第3
の変換係数群を得る第1のアダマール逆変換手段と、前
記2組の補完情報の残りの1組に従って、前記第1のア
ダマール逆変換手段により得られた前記第3の変換係数
群を8つのグループに分けた後にグループ毎に、変換係
数の最下位ビットを表すグループあたり1ビットの情報
から全変換係数の最下位ビットを補完し、変換係数の下
位2ビット目を表すグループあたり4ビットの情報から
全変換係数の下位2ビット目を補完し、変換係数の下位
3ビット目を表すグループあたり7ビットの情報から全
変換係数の下位3ビット目を補完する第2のビット補完
手段と、この第2のビット補完手段により下位3ビット
が補完された第4の変換係数群に第2のビット補完時の
グループ毎に8次アダマール逆変換を施して画素値を得
る第2のアダマール逆変換手段と、この第2のアダマー
ル逆変換手段により得られた画素値を8画素8ラインに
並べて画像信号として出力する画像信号出力手段とを有
することを特徴とする。
ール変換復号化装置は、記録あるいは伝送された第1の
変換係数群および2組の補完情報を再生あるいは受信す
る再生/受信手段と、前記2組の補完情報のうちの1組
に従って、前記第1の変換係数群を変換係数8個を1つ
のグループとして8つのグループに分けた後にグループ
毎に、変換係数の最下位ビットを表すグループあたり1
ビットの情報から全変換係数の最下位ビットを補完し、
変換係数の下位2ビット目を表すグループあたり4ビッ
トの情報から全変換係数の下位2ビット目を補完し、変
換係数の下位3ビット目を表すグループあたり7ビット
の情報から全変換係数の下位3ビット目を補完する第1
のビット補完手段と、この第1のビット補完手段により
下位3ビットを補完された第2の変換係数群にビット補
完時のグループ毎に8次アダマール逆変換を施して第3
の変換係数群を得る第1のアダマール逆変換手段と、前
記2組の補完情報の残りの1組に従って、前記第1のア
ダマール逆変換手段により得られた前記第3の変換係数
群を8つのグループに分けた後にグループ毎に、変換係
数の最下位ビットを表すグループあたり1ビットの情報
から全変換係数の最下位ビットを補完し、変換係数の下
位2ビット目を表すグループあたり4ビットの情報から
全変換係数の下位2ビット目を補完し、変換係数の下位
3ビット目を表すグループあたり7ビットの情報から全
変換係数の下位3ビット目を補完する第2のビット補完
手段と、この第2のビット補完手段により下位3ビット
が補完された第4の変換係数群に第2のビット補完時の
グループ毎に8次アダマール逆変換を施して画素値を得
る第2のアダマール逆変換手段と、この第2のアダマー
ル逆変換手段により得られた画素値を8画素8ラインに
並べて画像信号として出力する画像信号出力手段とを有
することを特徴とする。
【0046】さらにまた、本発明の画像信号の2次元ア
ダマール変換符号化・復号化方法は、入力画像信号を8
画素8ライン毎にブロックにするブロック化ステップ
と、このブロック化ステップでブロックにされた各ブロ
ックの画素値に縦横分離型2次元8×8次のアダマール
変換を施して第1の変換係数群を得る2次元アダマール
変換ステップと、この2次元アダマール変換ステップで
得られた前記第1の変換係数群について、変換係数の最
下位ビットはブロックあたり1ビットに、下位2ビット
目はブロックあたり7ビットに、下位3ビット目はブロ
ックあたり22ビットに、下位4ビット目はブロックあ
たり42ビットに、下位5ビット目はブロックあたり5
7ビットに、下位6ビット目はブロックあたり63ビッ
トに削減して、以上ブロックあたり合計192ビットを
補完情報として出力するとともに、下位6ビットを削除
した第2の変換係数群を出力する2次元ビット削除ステ
ップと、この2次元ビット削除ステップで下位6ビット
が削除された前記第2の変換係数群および前記補完情報
を記録あるいは伝送する記録/伝送ステップと、記録あ
るいは伝送された前記第2の変換係数群および前記補完
情報を再生あるいは受信する再生/受信ステップと、こ
の再生/受信ステップで再生あるいは受信された前記第
2の変換係数群について、前記補完情報より変換係数の
最下位ビットを表すブロックあたり1ビットの情報から
全変換係数の最下位ビットを補完し、変換係数の下位2
ビット目を表すブロックあたり7ビットの情報から全変
換係数の下位2ビット目を補完し、変換係数の下位3ビ
ット目を表すブロックあたり22ビットの情報から全変
換係数の下位3ビット目を補完し、変換係数の下位4ビ
ット目を表すブロックあたり42ビットの情報と前記補
完された下位3ビット目とを用いて全変換係数の下位4
ビット目を補完し、変換係数の下位5ビット目を表すブ
ロックあたり57ビットの情報と前記補完された下位3
ビット目および下位4ビット目とを用いて全変換係数の
下位5ビット目を補完し、変換係数の下位6ビット目を
表すブロックあたり63ビットの情報と前記補完された
下位3ビット目,下位4ビット目および下位5ビット目
とを用いて全変換係数の下位6ビット目を補完して前記
第1の変換係数群を復元する2次元ビット補完ステップ
と、この2次元ビット補完ステップで復元された前記第
1の変換係数群に縦横分離型2次元8×8次のアダマー
ル逆変換を施して画素値を得る2次元アダマール逆変換
ステップと、この2次元アダマール逆変換ステップで得
られた画素値を8画素8ラインに並べて画像信号として
出力する画像信号出力ステップとを含むことを特徴とす
る。
ダマール変換符号化・復号化方法は、入力画像信号を8
画素8ライン毎にブロックにするブロック化ステップ
と、このブロック化ステップでブロックにされた各ブロ
ックの画素値に縦横分離型2次元8×8次のアダマール
変換を施して第1の変換係数群を得る2次元アダマール
変換ステップと、この2次元アダマール変換ステップで
得られた前記第1の変換係数群について、変換係数の最
下位ビットはブロックあたり1ビットに、下位2ビット
目はブロックあたり7ビットに、下位3ビット目はブロ
ックあたり22ビットに、下位4ビット目はブロックあ
たり42ビットに、下位5ビット目はブロックあたり5
7ビットに、下位6ビット目はブロックあたり63ビッ
トに削減して、以上ブロックあたり合計192ビットを
補完情報として出力するとともに、下位6ビットを削除
した第2の変換係数群を出力する2次元ビット削除ステ
ップと、この2次元ビット削除ステップで下位6ビット
が削除された前記第2の変換係数群および前記補完情報
を記録あるいは伝送する記録/伝送ステップと、記録あ
るいは伝送された前記第2の変換係数群および前記補完
情報を再生あるいは受信する再生/受信ステップと、こ
の再生/受信ステップで再生あるいは受信された前記第
2の変換係数群について、前記補完情報より変換係数の
最下位ビットを表すブロックあたり1ビットの情報から
全変換係数の最下位ビットを補完し、変換係数の下位2
ビット目を表すブロックあたり7ビットの情報から全変
換係数の下位2ビット目を補完し、変換係数の下位3ビ
ット目を表すブロックあたり22ビットの情報から全変
換係数の下位3ビット目を補完し、変換係数の下位4ビ
ット目を表すブロックあたり42ビットの情報と前記補
完された下位3ビット目とを用いて全変換係数の下位4
ビット目を補完し、変換係数の下位5ビット目を表すブ
ロックあたり57ビットの情報と前記補完された下位3
ビット目および下位4ビット目とを用いて全変換係数の
下位5ビット目を補完し、変換係数の下位6ビット目を
表すブロックあたり63ビットの情報と前記補完された
下位3ビット目,下位4ビット目および下位5ビット目
とを用いて全変換係数の下位6ビット目を補完して前記
第1の変換係数群を復元する2次元ビット補完ステップ
と、この2次元ビット補完ステップで復元された前記第
1の変換係数群に縦横分離型2次元8×8次のアダマー
ル逆変換を施して画素値を得る2次元アダマール逆変換
ステップと、この2次元アダマール逆変換ステップで得
られた画素値を8画素8ラインに並べて画像信号として
出力する画像信号出力ステップとを含むことを特徴とす
る。
【0047】また、本発明の画像信号の2次元アダマー
ル変換符号化装置は、入力画像信号を8画素8ライン毎
にブロックにするブロック化手段と、このブロック化手
段によりブロックにされた各ブロックの画素値に縦横分
離型2次元8×8次のアダマール変換を施して第1の変
換係数群を得る2次元アダマール変換手段と、この2次
元アダマール変換手段により得られた前記第1の変換係
数群について、変換係数の最下位ビットから1ビット、
下位2ビット目から7ビット、下位3ビット目から22
ビット、下位4ビット目から42ビット、下位5ビット
目から57ビット、下位6ビット目から63ビットをブ
ロック内の予め定めた位置から抽出して補完情報として
出力するとともに、下位6ビットを削除した第2の変換
係数群を出力する2次元ビット削除手段と、この2次元
ビット削除手段により出力される下位6ビットを削除し
た前記第2の変換係数群および前記補完情報を記録ある
いは伝送する記録/伝送手段とを有することを特徴とす
る。
ル変換符号化装置は、入力画像信号を8画素8ライン毎
にブロックにするブロック化手段と、このブロック化手
段によりブロックにされた各ブロックの画素値に縦横分
離型2次元8×8次のアダマール変換を施して第1の変
換係数群を得る2次元アダマール変換手段と、この2次
元アダマール変換手段により得られた前記第1の変換係
数群について、変換係数の最下位ビットから1ビット、
下位2ビット目から7ビット、下位3ビット目から22
ビット、下位4ビット目から42ビット、下位5ビット
目から57ビット、下位6ビット目から63ビットをブ
ロック内の予め定めた位置から抽出して補完情報として
出力するとともに、下位6ビットを削除した第2の変換
係数群を出力する2次元ビット削除手段と、この2次元
ビット削除手段により出力される下位6ビットを削除し
た前記第2の変換係数群および前記補完情報を記録ある
いは伝送する記録/伝送手段とを有することを特徴とす
る。
【0048】さらに、本発明の画像信号の2次元アダマ
ール変換復号化装置は、記録あるいは伝送された第1の
変換係数群および補完情報を再生あるいは受信する再生
/受信手段と、この再生/受信手段により再生あるいは
受信された前記第1の変換係数群について、前記補完情
報のうちの変換係数の最下位ビットを表すブロックあた
り1ビットの情報から全変換係数の最下位ビットを補完
し、前記補完情報のうちの変換係数の下位2ビット目を
表すブロックあたり7ビットの情報から全変換係数の下
位2ビット目を補完し、前記補完情報のうちの変換係数
の下位3ビット目を表すブロックあたり22ビットの情
報から全変換係数の下位3ビット目を補完し、前記補完
情報のうちの変換係数の下位4ビット目を表すブロック
あたり42ビットの情報と前記補完された下位3ビット
目とを用いて全変換係数の下位4ビット目を補完し、前
記補完情報のうちの変換係数の下位5ビット目を表すブ
ロックあたり57ビットの情報と前記補完された下位3
ビット目および下位4ビット目とを用いて全変換係数の
下位5ビット目を補完し、前記補完情報のうちの変換係
数の下位6ビット目を表すブロックあたり63ビットの
情報と前記補完された下位3ビット目,下位4ビット目
および下位5ビット目とを用いて全変換係数の下位6ビ
ット目を補完する2次元ビット補完手段と、前記2次元
ビット補完手段により下位6ビットが補完された第2の
変換係数群に縦横分離型2次元8×8次のアダマール逆
変換を施して画素値を得る2次元アダマール逆変換手段
と、この2次元アダマール逆変換手段により得られる画
素値を8画素8ラインに並べて画像信号として出力する
画像信号出力手段とを有することを特徴とする。
ール変換復号化装置は、記録あるいは伝送された第1の
変換係数群および補完情報を再生あるいは受信する再生
/受信手段と、この再生/受信手段により再生あるいは
受信された前記第1の変換係数群について、前記補完情
報のうちの変換係数の最下位ビットを表すブロックあた
り1ビットの情報から全変換係数の最下位ビットを補完
し、前記補完情報のうちの変換係数の下位2ビット目を
表すブロックあたり7ビットの情報から全変換係数の下
位2ビット目を補完し、前記補完情報のうちの変換係数
の下位3ビット目を表すブロックあたり22ビットの情
報から全変換係数の下位3ビット目を補完し、前記補完
情報のうちの変換係数の下位4ビット目を表すブロック
あたり42ビットの情報と前記補完された下位3ビット
目とを用いて全変換係数の下位4ビット目を補完し、前
記補完情報のうちの変換係数の下位5ビット目を表すブ
ロックあたり57ビットの情報と前記補完された下位3
ビット目および下位4ビット目とを用いて全変換係数の
下位5ビット目を補完し、前記補完情報のうちの変換係
数の下位6ビット目を表すブロックあたり63ビットの
情報と前記補完された下位3ビット目,下位4ビット目
および下位5ビット目とを用いて全変換係数の下位6ビ
ット目を補完する2次元ビット補完手段と、前記2次元
ビット補完手段により下位6ビットが補完された第2の
変換係数群に縦横分離型2次元8×8次のアダマール逆
変換を施して画素値を得る2次元アダマール逆変換手段
と、この2次元アダマール逆変換手段により得られる画
素値を8画素8ラインに並べて画像信号として出力する
画像信号出力手段とを有することを特徴とする。
【0049】
【作用】本発明の画像信号の1次元アダマール変換符号
化・復号化方法では、ブロック化ステップで入力画像信
号を8画素毎にブロックにし、アダマール変換ステップ
でブロックにされた画素値に8次アダマール変換を施し
て変換係数を得、ビット削除ステップで得られた変換係
数について、最下位ビットから1ビット、下位2ビット
目から4ビット、下位3ビット目から7ビットを、ブロ
ック内の予め定めた位置から抽出して補完情報として出
力するとともに、下位3ビットを削除した変換係数を出
力し、記録/伝送ステップで下位3ビットを削除された
変換係数および補完情報を記録あるいは伝送し、再生/
受信ステップで記録あるいは伝送された変換係数および
補完情報を再生あるいは受信し、ビット補完ステップで
再生あるいは受信された補完情報より変換係数の最下位
ビットを表すブロックあたり1ビットの情報から全変換
係数の最下位ビットを補完し、変換係数の下位2ビット
目を表すブロックあたり4ビットの情報から全変換係数
の下位2ビット目を補完し、変換係数の下位3ビット目
を表すブロックあたり7ビットの情報から全変換係数の
下位3ビット目を補完し、アダマール逆変換ステップで
下位3ビットを補完された変換係数に8次アダマール逆
変換を施して画素値を得、画像信号出力ステップで得ら
れた画素値を8画素に並べて画像信号として出力する。
化・復号化方法では、ブロック化ステップで入力画像信
号を8画素毎にブロックにし、アダマール変換ステップ
でブロックにされた画素値に8次アダマール変換を施し
て変換係数を得、ビット削除ステップで得られた変換係
数について、最下位ビットから1ビット、下位2ビット
目から4ビット、下位3ビット目から7ビットを、ブロ
ック内の予め定めた位置から抽出して補完情報として出
力するとともに、下位3ビットを削除した変換係数を出
力し、記録/伝送ステップで下位3ビットを削除された
変換係数および補完情報を記録あるいは伝送し、再生/
受信ステップで記録あるいは伝送された変換係数および
補完情報を再生あるいは受信し、ビット補完ステップで
再生あるいは受信された補完情報より変換係数の最下位
ビットを表すブロックあたり1ビットの情報から全変換
係数の最下位ビットを補完し、変換係数の下位2ビット
目を表すブロックあたり4ビットの情報から全変換係数
の下位2ビット目を補完し、変換係数の下位3ビット目
を表すブロックあたり7ビットの情報から全変換係数の
下位3ビット目を補完し、アダマール逆変換ステップで
下位3ビットを補完された変換係数に8次アダマール逆
変換を施して画素値を得、画像信号出力ステップで得ら
れた画素値を8画素に並べて画像信号として出力する。
【0050】また、本発明の画像信号の1次元アダマー
ル変換符号化装置では、ブロック化手段が入力画像信号
を8画素毎にブロックにし、アダマール変換手段がブロ
ックにされた画素値に8次アダマール変換を施して変換
係数を得、ビット削除手段が得られた変換係数につい
て、最下位ビットから1ビット、下位2ビット目から4
ビット、下位3ビット目から7ビットを、ブロック内の
予め定めた位置から抽出して補完情報として出力すると
ともに、下位3ビットを削除した変換係数を出力し、記
録/伝送手段が出力された変換係数および補完情報を記
録あるいは伝送する。
ル変換符号化装置では、ブロック化手段が入力画像信号
を8画素毎にブロックにし、アダマール変換手段がブロ
ックにされた画素値に8次アダマール変換を施して変換
係数を得、ビット削除手段が得られた変換係数につい
て、最下位ビットから1ビット、下位2ビット目から4
ビット、下位3ビット目から7ビットを、ブロック内の
予め定めた位置から抽出して補完情報として出力すると
ともに、下位3ビットを削除した変換係数を出力し、記
録/伝送手段が出力された変換係数および補完情報を記
録あるいは伝送する。
【0051】さらに、本発明の画像信号の1次元アダマ
ール変換復号化装置では、再生/受信手段が記録あるい
は伝送された変換係数および補完情報を再生あるいは受
信し、ビット補完手段が補完情報のうちの変換係数の最
下位ビットを表すブロックあたり1ビットの情報から全
変換係数の最下位ビットを補完し、補完情報のうちの変
換係数の下位2ビット目を表すブロックあたり4ビット
の情報から全変換係数の下位2ビット目を補完し、補完
情報のうちの変換係数の下位3ビット目を表すブロック
あたり7ビットの情報から全変換係数の下位3ビット目
を補完し、アダマール逆変換手段が下位3ビットが補完
された変換係数に8次アダマール逆変換を施して画素値
を得、画像信号出力手段が得られた画素値を8画素に並
べて画像信号として出力する。
ール変換復号化装置では、再生/受信手段が記録あるい
は伝送された変換係数および補完情報を再生あるいは受
信し、ビット補完手段が補完情報のうちの変換係数の最
下位ビットを表すブロックあたり1ビットの情報から全
変換係数の最下位ビットを補完し、補完情報のうちの変
換係数の下位2ビット目を表すブロックあたり4ビット
の情報から全変換係数の下位2ビット目を補完し、補完
情報のうちの変換係数の下位3ビット目を表すブロック
あたり7ビットの情報から全変換係数の下位3ビット目
を補完し、アダマール逆変換手段が下位3ビットが補完
された変換係数に8次アダマール逆変換を施して画素値
を得、画像信号出力手段が得られた画素値を8画素に並
べて画像信号として出力する。
【0052】さらにまた、本発明の画像信号の2次元ア
ダマール変換符号化・復号化方法では、ブロック化ステ
ップで入力画像信号を8画素8ライン毎にブロックに
し、第1のアダマール変換ステップでブロックにされた
画素値をさらに行または列のいずれかの方向に8つのグ
ループに分け、各グループの画素値に8次アダマール変
換を施して第1の変換係数群を得、第1のビット削除ス
テップで得られた第1の変換係数群について、変換係数
の最下位ビットは各グループあたり1ビットに、下位2
ビット目は各グループあたり4ビットに、下位3ビット
目は各グループあたり7ビットに削減して、以上ブロッ
クあたり合計96ビットを第1の補完情報として出力す
るとともに、下位3ビットを削除した第2の変換係数群
を出力し、第2のアダマール変換ステップで第2の変換
係数群について、同じ周波数成分を表す変換係数をブロ
ック内でまとめ直して8つの新しいグループを得、新し
いグループの各々に属する変換係数に8次アダマール変
換を施して第3の変換係数群を得、第2のビット削除ス
テップで得られた第3の変換係数群について、変換係数
の最下位ビットは各グループあたり1ビットに、下位2
ビット目は各グループあたり4ビットに、下位3ビット
目は各グループあたり7ビットに削減して、以上ブロッ
クあたり合計96ビットを第2の補完情報として出力す
るとともに、下位3ビットを削除した第4の変換係数群
を出力し、記録/伝送ステップで第4の変換係数群と第
1の補完情報および第2の補完情報とを記録あるいは伝
送し、再生/受信ステップで記録あるいは伝送された第
4の変換係数群と第1の補完情報および第2の補完情報
とを再生あるいは受信し、第1のビット補完ステップで
得られた第2の補完情報に従って第4の変換係数群をグ
ループ分けした後にグループ毎に、変換係数の最下位ビ
ットを表すグループあたり1ビットの情報から全変換係
数の最下位ビットを補完し、変換係数の下位2ビット目
を表すグループあたり4ビットの情報から全変換係数の
下位2ビット目を補完し、変換係数の下位3ビット目を
表すグループあたり7ビットの情報から全変換係数の下
位3ビット目を補完して第3の変換係数群を復元し、第
1のアダマール逆変換ステップで復元された第3の変換
係数群にグループ毎に8次アダマール逆変換を施して第
2の変換係数群を得、第2のビット補完ステップで得ら
れた第2の変換係数群について、グループ内の位置が同
じ変換係数をブロック内でまとめ直して、8つの新しい
グループを得、これにより得られる各グループの変換係
数について、第3の補完情報に従って、変換係数の最下
位ビットを表すグループあたり1ビットの情報から全変
換係数の最下位ビットを補完し、変換係数の下位2ビッ
ト目を表すグループあたり4ビットの情報から全変換係
数の下位2ビット目を補完し、変換係数の下位3ビット
目を表すグループあたり7ビットの情報から全変換係数
の下位3ビット目を補完して第1の変換係数群を復元
し、第2のアダマール逆変換ステップで復元された第1
の変換係数群にグループ毎に8次アダマール逆変換を施
して画素値を得、画像信号出力ステップで得られた画素
値を8画素8ラインに並べて画像信号として出力する。
ダマール変換符号化・復号化方法では、ブロック化ステ
ップで入力画像信号を8画素8ライン毎にブロックに
し、第1のアダマール変換ステップでブロックにされた
画素値をさらに行または列のいずれかの方向に8つのグ
ループに分け、各グループの画素値に8次アダマール変
換を施して第1の変換係数群を得、第1のビット削除ス
テップで得られた第1の変換係数群について、変換係数
の最下位ビットは各グループあたり1ビットに、下位2
ビット目は各グループあたり4ビットに、下位3ビット
目は各グループあたり7ビットに削減して、以上ブロッ
クあたり合計96ビットを第1の補完情報として出力す
るとともに、下位3ビットを削除した第2の変換係数群
を出力し、第2のアダマール変換ステップで第2の変換
係数群について、同じ周波数成分を表す変換係数をブロ
ック内でまとめ直して8つの新しいグループを得、新し
いグループの各々に属する変換係数に8次アダマール変
換を施して第3の変換係数群を得、第2のビット削除ス
テップで得られた第3の変換係数群について、変換係数
の最下位ビットは各グループあたり1ビットに、下位2
ビット目は各グループあたり4ビットに、下位3ビット
目は各グループあたり7ビットに削減して、以上ブロッ
クあたり合計96ビットを第2の補完情報として出力す
るとともに、下位3ビットを削除した第4の変換係数群
を出力し、記録/伝送ステップで第4の変換係数群と第
1の補完情報および第2の補完情報とを記録あるいは伝
送し、再生/受信ステップで記録あるいは伝送された第
4の変換係数群と第1の補完情報および第2の補完情報
とを再生あるいは受信し、第1のビット補完ステップで
得られた第2の補完情報に従って第4の変換係数群をグ
ループ分けした後にグループ毎に、変換係数の最下位ビ
ットを表すグループあたり1ビットの情報から全変換係
数の最下位ビットを補完し、変換係数の下位2ビット目
を表すグループあたり4ビットの情報から全変換係数の
下位2ビット目を補完し、変換係数の下位3ビット目を
表すグループあたり7ビットの情報から全変換係数の下
位3ビット目を補完して第3の変換係数群を復元し、第
1のアダマール逆変換ステップで復元された第3の変換
係数群にグループ毎に8次アダマール逆変換を施して第
2の変換係数群を得、第2のビット補完ステップで得ら
れた第2の変換係数群について、グループ内の位置が同
じ変換係数をブロック内でまとめ直して、8つの新しい
グループを得、これにより得られる各グループの変換係
数について、第3の補完情報に従って、変換係数の最下
位ビットを表すグループあたり1ビットの情報から全変
換係数の最下位ビットを補完し、変換係数の下位2ビッ
ト目を表すグループあたり4ビットの情報から全変換係
数の下位2ビット目を補完し、変換係数の下位3ビット
目を表すグループあたり7ビットの情報から全変換係数
の下位3ビット目を補完して第1の変換係数群を復元
し、第2のアダマール逆変換ステップで復元された第1
の変換係数群にグループ毎に8次アダマール逆変換を施
して画素値を得、画像信号出力ステップで得られた画素
値を8画素8ラインに並べて画像信号として出力する。
【0053】また、本発明の画像信号の2次元アダマー
ル変換符号化装置では、ブロック化手段が入力画像信号
を8画素8ライン毎にブロックにし、第1のアダマール
変換手段がブロックにされた画素値をさらに行または列
のいずれかの方向に8つのグループに分け、各グループ
の画素値に8次アダマール変換を施して第1の変換係数
群を得、第1のビット削除手段が得られた第1の変換係
数群について、変換係数の最下位ビットは各グループあ
たり1ビットに、下位2ビット目は各グループあたり4
ビットに、下位3ビット目は各グループあたり7ビット
に削減して、以上ブロックあたり合計96ビットを第1
の補完情報として出力するとともに、下位3ビットを削
除した第2の変換係数群を出力し、第2のアダマール変
換手段が第2の変換係数群について、同じ周波数成分を
表す変換係数をブロック内でまとめ直して8つのグルー
プに再編成し、再編成した各グループの変換係数に8次
アダマール変換を施して第3の変換係数群を得、第2の
ビット削除手段が第3の変換係数群について、変換係数
の最下位ビットは各グループあたり1ビットに、下位2
ビット目は各グループあたり4ビットに、下位3ビット
目は各グループあたり7ビットに削減して、以上ブロッ
クあたり合計96ビットを第2の補完情報として出力す
るとともに、下位3ビットを削除した第4の変換係数群
を出力し、記録/伝送手段が第4の変換係数群と第1の
補完情報および第2の補完情報とを記録あるいは伝送す
る。
ル変換符号化装置では、ブロック化手段が入力画像信号
を8画素8ライン毎にブロックにし、第1のアダマール
変換手段がブロックにされた画素値をさらに行または列
のいずれかの方向に8つのグループに分け、各グループ
の画素値に8次アダマール変換を施して第1の変換係数
群を得、第1のビット削除手段が得られた第1の変換係
数群について、変換係数の最下位ビットは各グループあ
たり1ビットに、下位2ビット目は各グループあたり4
ビットに、下位3ビット目は各グループあたり7ビット
に削減して、以上ブロックあたり合計96ビットを第1
の補完情報として出力するとともに、下位3ビットを削
除した第2の変換係数群を出力し、第2のアダマール変
換手段が第2の変換係数群について、同じ周波数成分を
表す変換係数をブロック内でまとめ直して8つのグルー
プに再編成し、再編成した各グループの変換係数に8次
アダマール変換を施して第3の変換係数群を得、第2の
ビット削除手段が第3の変換係数群について、変換係数
の最下位ビットは各グループあたり1ビットに、下位2
ビット目は各グループあたり4ビットに、下位3ビット
目は各グループあたり7ビットに削減して、以上ブロッ
クあたり合計96ビットを第2の補完情報として出力す
るとともに、下位3ビットを削除した第4の変換係数群
を出力し、記録/伝送手段が第4の変換係数群と第1の
補完情報および第2の補完情報とを記録あるいは伝送す
る。
【0054】さらに、本発明の画像信号の2次元アダマ
ール変換復号化装置では、再生/受信手段が記録あるい
は伝送された第1の変換係数群および2組の補完情報を
再生あるいは受信し、第1のビット補完手段が2組の補
完情報のうちの1組に従って、第1の変換係数群を変換
係数8個を1つのグループとして8つのグループに分け
た後にグループ毎に、変換係数の最下位ビットを表すグ
ループあたり1ビットの情報から全変換係数の最下位ビ
ットを補完し、変換係数の下位2ビット目を表すグルー
プあたり4ビットの情報から全変換係数の下位2ビット
目を補完し、変換係数の下位3ビット目を表すグループ
あたり7ビットの情報から全変換係数の下位3ビット目
を補完し、第1のアダマール逆変換手段が第1のビット
補完手段により下位3ビットを補完された第2の変換係
数群にビット補完時のグループ毎に8次アダマール逆変
換を施して第3の変換係数群を得、第2のビット補完手
段が2組の補完情報の残りの1組に従って、第1のアダ
マール逆変換手段により得られた第3の変換係数群を8
つのグループに分けた後にグループ毎に、変換係数の最
下位ビットを表すグループあたり1ビットの情報から全
変換係数の最下位ビットを補完し、変換係数の下位2ビ
ット目を表すグループあたり4ビットの情報から全変換
係数の下位2ビット目を補完し、変換係数の下位3ビッ
ト目を表すグループあたり7ビットの情報から全変換係
数の下位3ビット目を補完し、第2のアダマール逆変換
手段が第2のビット補完手段により下位3ビットが補完
された第4の変換係数群に第2のビット補完時のグルー
プ毎に8次アダマール逆変換を施して画素値を得、画像
信号出力手段が得られた画素値を8画素8ラインに並べ
て画像信号として出力する。
ール変換復号化装置では、再生/受信手段が記録あるい
は伝送された第1の変換係数群および2組の補完情報を
再生あるいは受信し、第1のビット補完手段が2組の補
完情報のうちの1組に従って、第1の変換係数群を変換
係数8個を1つのグループとして8つのグループに分け
た後にグループ毎に、変換係数の最下位ビットを表すグ
ループあたり1ビットの情報から全変換係数の最下位ビ
ットを補完し、変換係数の下位2ビット目を表すグルー
プあたり4ビットの情報から全変換係数の下位2ビット
目を補完し、変換係数の下位3ビット目を表すグループ
あたり7ビットの情報から全変換係数の下位3ビット目
を補完し、第1のアダマール逆変換手段が第1のビット
補完手段により下位3ビットを補完された第2の変換係
数群にビット補完時のグループ毎に8次アダマール逆変
換を施して第3の変換係数群を得、第2のビット補完手
段が2組の補完情報の残りの1組に従って、第1のアダ
マール逆変換手段により得られた第3の変換係数群を8
つのグループに分けた後にグループ毎に、変換係数の最
下位ビットを表すグループあたり1ビットの情報から全
変換係数の最下位ビットを補完し、変換係数の下位2ビ
ット目を表すグループあたり4ビットの情報から全変換
係数の下位2ビット目を補完し、変換係数の下位3ビッ
ト目を表すグループあたり7ビットの情報から全変換係
数の下位3ビット目を補完し、第2のアダマール逆変換
手段が第2のビット補完手段により下位3ビットが補完
された第4の変換係数群に第2のビット補完時のグルー
プ毎に8次アダマール逆変換を施して画素値を得、画像
信号出力手段が得られた画素値を8画素8ラインに並べ
て画像信号として出力する。
【0055】さらにまた、本発明の画像信号の2次元ア
ダマール変換符号化・復号化方法では、ブロック化ステ
ップで入力画像信号を8画素8ライン毎にブロックに
し、2次元アダマール変換ステップでブロックにされた
各ブロックの画素値に縦横分離型2次元8×8次のアダ
マール変換を施して第1の変換係数群を得、2次元ビッ
ト削除ステップで第1の変換係数群について、変換係数
の最下位ビットはブロックあたり1ビットに、下位2ビ
ット目はブロックあたり7ビットに、下位3ビット目は
ブロックあたり22ビットに、下位4ビット目はブロッ
クあたり42ビットに、下位5ビット目はブロックあた
り57ビットに、下位6ビット目はブロックあたり63
ビットに削減して、以上ブロックあたり合計192ビッ
トを補完情報として出力するとともに、下位6ビットを
削除した第2の変換係数群を出力し、記録/伝送ステッ
プで第2の変換係数群および補完情報を記録あるいは伝
送し、再生/受信ステップで記録あるいは伝送された第
2の変換係数群および補完情報を再生あるいは受信し、
2次元ビット補完ステップで第2の変換係数群につい
て、補完情報より変換係数の最下位ビットを表すブロッ
クあたり1ビットの情報から全変換係数の最下位ビット
を補完し、変換係数の下位2ビット目を表すブロックあ
たり7ビットの情報から全変換係数の下位2ビット目を
補完し、変換係数の下位3ビット目を表すブロックあた
り22ビットの情報から全変換係数の下位3ビット目を
補完し、変換係数の下位4ビット目を表すブロックあた
り42ビットの情報と補完された下位3ビット目とを用
いて全変換係数の下位4ビット目を補完し、変換係数の
下位5ビット目を表すブロックあたり57ビットの情報
と補完された下位3ビット目および下位4ビット目とを
用いて全変換係数の下位5ビット目を補完し、変換係数
の下位6ビット目を表すブロックあたり63ビットの情
報と補完された下位3ビット目,下位4ビット目および
下位5ビット目とを用いて全変換係数の下位6ビット目
を補完して第1の変換係数群を復元し、2次元アダマー
ル逆変換ステップで第1の変換係数群に縦横分離型2次
元8×8次のアダマール逆変換を施して画素値を得、画
像信号出力ステップで画素値を8画素8ラインに並べて
画像信号として出力する。
ダマール変換符号化・復号化方法では、ブロック化ステ
ップで入力画像信号を8画素8ライン毎にブロックに
し、2次元アダマール変換ステップでブロックにされた
各ブロックの画素値に縦横分離型2次元8×8次のアダ
マール変換を施して第1の変換係数群を得、2次元ビッ
ト削除ステップで第1の変換係数群について、変換係数
の最下位ビットはブロックあたり1ビットに、下位2ビ
ット目はブロックあたり7ビットに、下位3ビット目は
ブロックあたり22ビットに、下位4ビット目はブロッ
クあたり42ビットに、下位5ビット目はブロックあた
り57ビットに、下位6ビット目はブロックあたり63
ビットに削減して、以上ブロックあたり合計192ビッ
トを補完情報として出力するとともに、下位6ビットを
削除した第2の変換係数群を出力し、記録/伝送ステッ
プで第2の変換係数群および補完情報を記録あるいは伝
送し、再生/受信ステップで記録あるいは伝送された第
2の変換係数群および補完情報を再生あるいは受信し、
2次元ビット補完ステップで第2の変換係数群につい
て、補完情報より変換係数の最下位ビットを表すブロッ
クあたり1ビットの情報から全変換係数の最下位ビット
を補完し、変換係数の下位2ビット目を表すブロックあ
たり7ビットの情報から全変換係数の下位2ビット目を
補完し、変換係数の下位3ビット目を表すブロックあた
り22ビットの情報から全変換係数の下位3ビット目を
補完し、変換係数の下位4ビット目を表すブロックあた
り42ビットの情報と補完された下位3ビット目とを用
いて全変換係数の下位4ビット目を補完し、変換係数の
下位5ビット目を表すブロックあたり57ビットの情報
と補完された下位3ビット目および下位4ビット目とを
用いて全変換係数の下位5ビット目を補完し、変換係数
の下位6ビット目を表すブロックあたり63ビットの情
報と補完された下位3ビット目,下位4ビット目および
下位5ビット目とを用いて全変換係数の下位6ビット目
を補完して第1の変換係数群を復元し、2次元アダマー
ル逆変換ステップで第1の変換係数群に縦横分離型2次
元8×8次のアダマール逆変換を施して画素値を得、画
像信号出力ステップで画素値を8画素8ラインに並べて
画像信号として出力する。
【0056】また、本発明の画像信号の2次元アダマー
ル変換符号化装置では、ブロック化手段が入力画像信号
を8画素8ライン毎にブロックにし、2次元アダマール
変換手段が各ブロックの画素値に縦横分離型2次元8×
8次のアダマール変換を施して第1の変換係数群を得、
2次元ビット削除手段が第1の変換係数群について、変
換係数の最下位ビットから1ビット、下位2ビット目か
ら7ビット、下位3ビット目から22ビット、下位4ビ
ット目から42ビット、下位5ビット目から57ビッ
ト、下位6ビット目から63ビットをブロック内の予め
定めた位置から抽出して補完情報として出力するととも
に、下位6ビットを削除した第2の変換係数群を出力
し、記録/伝送手段が第2の変換係数群および補完情報
を記録あるいは伝送する。
ル変換符号化装置では、ブロック化手段が入力画像信号
を8画素8ライン毎にブロックにし、2次元アダマール
変換手段が各ブロックの画素値に縦横分離型2次元8×
8次のアダマール変換を施して第1の変換係数群を得、
2次元ビット削除手段が第1の変換係数群について、変
換係数の最下位ビットから1ビット、下位2ビット目か
ら7ビット、下位3ビット目から22ビット、下位4ビ
ット目から42ビット、下位5ビット目から57ビッ
ト、下位6ビット目から63ビットをブロック内の予め
定めた位置から抽出して補完情報として出力するととも
に、下位6ビットを削除した第2の変換係数群を出力
し、記録/伝送手段が第2の変換係数群および補完情報
を記録あるいは伝送する。
【0057】さらに、本発明の画像信号の2次元アダマ
ール変換復号化装置では、再生/受信手段が記録あるい
は伝送された第1の変換係数群および補完情報を再生あ
るいは受信し、2次元ビット補完手段が第1の変換係数
群について、補完情報のうちの変換係数の最下位ビット
を表すブロックあたり1ビットの情報から全変換係数の
最下位ビットを補完し、補完情報のうちの変換係数の下
位2ビット目を表すブロックあたり7ビットの情報から
全変換係数の下位2ビット目を補完し、補完情報のうち
の変換係数の下位3ビット目を表すブロックあたり22
ビットの情報から全変換係数の下位3ビット目を補完
し、補完情報のうちの変換係数の下位4ビット目を表す
ブロックあたり42ビットの情報と補完された下位3ビ
ット目とを用いて全変換係数の下位4ビット目を補完
し、補完情報のうちの変換係数の下位5ビット目を表す
ブロックあたり57ビットの情報と補完された下位3ビ
ット目および下位4ビット目とを用いて全変換係数の下
位5ビット目を補完し、補完情報のうちの変換係数の下
位6ビット目を表すブロックあたり63ビットの情報と
補完された下位3ビット目,下位4ビット目および下位
5ビット目とを用いて全変換係数の下位6ビット目を補
完し、2次元アダマール逆変換手段が2次元ビット補完
手段により下位6ビットを補完された第2の変換係数群
に縦横分離型2次元8×8次のアダマール逆変換を施し
て画素値を得、画像信号出力手段が2次元アダマール逆
変換手段により得られる画素値を8画素8ラインに並べ
て画像信号として出力する。
ール変換復号化装置では、再生/受信手段が記録あるい
は伝送された第1の変換係数群および補完情報を再生あ
るいは受信し、2次元ビット補完手段が第1の変換係数
群について、補完情報のうちの変換係数の最下位ビット
を表すブロックあたり1ビットの情報から全変換係数の
最下位ビットを補完し、補完情報のうちの変換係数の下
位2ビット目を表すブロックあたり7ビットの情報から
全変換係数の下位2ビット目を補完し、補完情報のうち
の変換係数の下位3ビット目を表すブロックあたり22
ビットの情報から全変換係数の下位3ビット目を補完
し、補完情報のうちの変換係数の下位4ビット目を表す
ブロックあたり42ビットの情報と補完された下位3ビ
ット目とを用いて全変換係数の下位4ビット目を補完
し、補完情報のうちの変換係数の下位5ビット目を表す
ブロックあたり57ビットの情報と補完された下位3ビ
ット目および下位4ビット目とを用いて全変換係数の下
位5ビット目を補完し、補完情報のうちの変換係数の下
位6ビット目を表すブロックあたり63ビットの情報と
補完された下位3ビット目,下位4ビット目および下位
5ビット目とを用いて全変換係数の下位6ビット目を補
完し、2次元アダマール逆変換手段が2次元ビット補完
手段により下位6ビットを補完された第2の変換係数群
に縦横分離型2次元8×8次のアダマール逆変換を施し
て画素値を得、画像信号出力手段が2次元アダマール逆
変換手段により得られる画素値を8画素8ラインに並べ
て画像信号として出力する。
【0058】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
説明する。
【0059】図1は、本発明による1次元アダマール変
換符号化・復号化方法の一実施例を示す流れ図である。
本実施例の1次元アダマール変換符号化・復号化方法
は、入力画像信号を8画素毎にブロックにするブロック
化ステップS101と、ブロックにされた画素値に8次
アダマール変換を施して変換係数を得るアダマール変換
ステップS102と、変換係数について、最下位ビット
から1ビット、下位2ビット目から4ビット、下位3ビ
ット目から7ビットを、ブロック内の予め定めた位置か
ら抽出して補完情報として出力するとともに、下位3ビ
ットを削除した変換係数を出力するビット削除ステップ
S103と、下位3ビットを削除された変換係数および
補完情報を記録あるいは伝送する記録/伝送ステップS
104と、記録あるいは伝送された変換係数および補完
情報を再生あるいは受信する再生/受信ステップS10
5と、再生あるいは受信された補完情報より変換係数の
最下位ビットを表すブロックあたり1ビットの情報から
全変換係数の最下位ビットを補完し、変換係数の下位2
ビット目を表すブロックあたり4ビットの情報から全変
換係数の下位2ビット目を補完し、変換係数の下位3ビ
ット目を表すブロックあたり7ビットの情報から全変換
係数の下位3ビット目を補完するビット補完ステップS
106と、下位3ビットを補完された変換係数に8次ア
ダマール逆変換を施して画素値を得るアダマール逆変換
ステップS107と、得られた画素値を8画素に並べて
画像信号として出力する画像信号出力ステップS108
とからなる。
換符号化・復号化方法の一実施例を示す流れ図である。
本実施例の1次元アダマール変換符号化・復号化方法
は、入力画像信号を8画素毎にブロックにするブロック
化ステップS101と、ブロックにされた画素値に8次
アダマール変換を施して変換係数を得るアダマール変換
ステップS102と、変換係数について、最下位ビット
から1ビット、下位2ビット目から4ビット、下位3ビ
ット目から7ビットを、ブロック内の予め定めた位置か
ら抽出して補完情報として出力するとともに、下位3ビ
ットを削除した変換係数を出力するビット削除ステップ
S103と、下位3ビットを削除された変換係数および
補完情報を記録あるいは伝送する記録/伝送ステップS
104と、記録あるいは伝送された変換係数および補完
情報を再生あるいは受信する再生/受信ステップS10
5と、再生あるいは受信された補完情報より変換係数の
最下位ビットを表すブロックあたり1ビットの情報から
全変換係数の最下位ビットを補完し、変換係数の下位2
ビット目を表すブロックあたり4ビットの情報から全変
換係数の下位2ビット目を補完し、変換係数の下位3ビ
ット目を表すブロックあたり7ビットの情報から全変換
係数の下位3ビット目を補完するビット補完ステップS
106と、下位3ビットを補完された変換係数に8次ア
ダマール逆変換を施して画素値を得るアダマール逆変換
ステップS107と、得られた画素値を8画素に並べて
画像信号として出力する画像信号出力ステップS108
とからなる。
【0060】図2は、図1に示した1次元アダマール変
換符号化・復号化方法が適用された1次元アダマール変
換符号化装置および1次元アダマール変換復号化装置の
一実施例を示すブロック図である。本実施例の1次元ア
ダマール変換符号化装置は、バッファメモリ2と、アダ
マール変換器3と、ビット削除器4と、可変長符号器1
1とから構成されている。また、本実施例の1次元アダ
マール変換復号化装置は、可変長復号器12と、ビット
復元器7と、アダマール逆変換器8と、バッファメモリ
9とから構成されている。なお、図2中、符号1は画像
信号入力端子,5は符号化信号出力端子,6は符号化信
号入力端子、10は画像信号出力端子をそれぞれを示
す。
換符号化・復号化方法が適用された1次元アダマール変
換符号化装置および1次元アダマール変換復号化装置の
一実施例を示すブロック図である。本実施例の1次元ア
ダマール変換符号化装置は、バッファメモリ2と、アダ
マール変換器3と、ビット削除器4と、可変長符号器1
1とから構成されている。また、本実施例の1次元アダ
マール変換復号化装置は、可変長復号器12と、ビット
復元器7と、アダマール逆変換器8と、バッファメモリ
9とから構成されている。なお、図2中、符号1は画像
信号入力端子,5は符号化信号出力端子,6は符号化信
号入力端子、10は画像信号出力端子をそれぞれを示
す。
【0061】画像信号入力端子1より入力される画像信
号は、バッファメモリ2に蓄えられた後、8画素x
(0)〜x(7)毎に読み出され、アダマール変換器3
で8次アダマール変換される。ビット削除器4は、アダ
マール変換器3が出力する変換係数y(0)〜y(7)
に対して、予め定めたビットを削除する。ビット削除器
4の出力信号である上位ビットY(0)〜Y(7)およ
び補完情報Ysupは、可変長符号器11においてデー
タ値の出現頻度に応じて可変長符号化された後、符号化
信号出力端子5において記録あるいは伝送される。
号は、バッファメモリ2に蓄えられた後、8画素x
(0)〜x(7)毎に読み出され、アダマール変換器3
で8次アダマール変換される。ビット削除器4は、アダ
マール変換器3が出力する変換係数y(0)〜y(7)
に対して、予め定めたビットを削除する。ビット削除器
4の出力信号である上位ビットY(0)〜Y(7)およ
び補完情報Ysupは、可変長符号器11においてデー
タ値の出現頻度に応じて可変長符号化された後、符号化
信号出力端子5において記録あるいは伝送される。
【0062】符号化信号入力端子6では、符号化信号を
再生あるいは受信する。再生あるいは受信された符号化
信号は、可変長復号器12において可変長符号器11の
逆処理が施された後、上位ビットY(0)〜Y(7)お
よび補完情報Ysupとしてビット復元器7に入力され
る。ビット復元器7は、変換係数y(0)〜y(7)の
ビットパターン相互関係を用いて、補完情報Ysupに
従って符号化時に削除した変換係数y(0)〜y(7)
のビットを復元し追加する。ビット復元器7の出力信号
である変換係数y(0)〜y(7)は、アダマール逆変
換器8で8次アダマール逆変換されて画素値x(0)〜
x(7)として出力され、バッファメモリ9で並列デー
タから直列データに並べ換えられて、画像信号出力端子
10より復号画像信号として出力される。アダマール変
換器3およびアダマール逆変換器8については、従来技
術が適用できる。
再生あるいは受信する。再生あるいは受信された符号化
信号は、可変長復号器12において可変長符号器11の
逆処理が施された後、上位ビットY(0)〜Y(7)お
よび補完情報Ysupとしてビット復元器7に入力され
る。ビット復元器7は、変換係数y(0)〜y(7)の
ビットパターン相互関係を用いて、補完情報Ysupに
従って符号化時に削除した変換係数y(0)〜y(7)
のビットを復元し追加する。ビット復元器7の出力信号
である変換係数y(0)〜y(7)は、アダマール逆変
換器8で8次アダマール逆変換されて画素値x(0)〜
x(7)として出力され、バッファメモリ9で並列デー
タから直列データに並べ換えられて、画像信号出力端子
10より復号画像信号として出力される。アダマール変
換器3およびアダマール逆変換器8については、従来技
術が適用できる。
【0063】図3は、ビット削除器4の一構成例を示す
ブロック図である。入力の8つの変換係数y(0)〜y
(7)に対して、それぞれ下位3ビットを除いた上位ビ
ットY(0)〜Y(7)はそのまま出力する。各変換係
数y(0)〜y(7)の最下位ビットy(0)[1]〜
y(7)[1]はビット選択器13において1ビットの
みを選択し、各変換係数y(0)〜y(7)の下位2ビ
ット目y(0)[2]〜y(7)[2]はビット選択器
14において4ビットを選択し、各変換係数y(0)〜
y(7)の下位3ビット目y(0)[3]〜y(7)
[3]はビット選択器15において7ビットを選択し、
全てをまとめて補完情報Ysupとして出力する。補完
情報Ysupは、ブロックあたり12ビットである。
ブロック図である。入力の8つの変換係数y(0)〜y
(7)に対して、それぞれ下位3ビットを除いた上位ビ
ットY(0)〜Y(7)はそのまま出力する。各変換係
数y(0)〜y(7)の最下位ビットy(0)[1]〜
y(7)[1]はビット選択器13において1ビットの
みを選択し、各変換係数y(0)〜y(7)の下位2ビ
ット目y(0)[2]〜y(7)[2]はビット選択器
14において4ビットを選択し、各変換係数y(0)〜
y(7)の下位3ビット目y(0)[3]〜y(7)
[3]はビット選択器15において7ビットを選択し、
全てをまとめて補完情報Ysupとして出力する。補完
情報Ysupは、ブロックあたり12ビットである。
【0064】図4(a),(b),(c)は、ビット選
択器13,14,15の一構成例をそれぞれ示すブロッ
ク図である。図4(c)は、ビット選択器13の一構成
例を示し、入力8ビットy(0)[1]〜y(7)
[1]のうち変換係数y(0)からの最下位ビットy
(0)[1]のみを選択し出力する。図4(b)は、ビ
ット選択器14の一構成例を示し、入力8ビットy
(0)[2]〜y(7)[2]のうち変換係数y
(0),y(1),y(2),y(4)からの下位2ビ
ット目y(0)[2],y(1)[2],y(2)
[2],y(4)[2]のみを選択し出力する。図4
(a)は、ビット選択器15の一構成例を示し、入力8
ビットy(0)[3]〜y(7)[3]のうち変換係数
y(7)以外の変換係数y(0)〜y(6)からの下位
3ビット目y(0)[3]〜y(6)[3]を選択し出
力する。
択器13,14,15の一構成例をそれぞれ示すブロッ
ク図である。図4(c)は、ビット選択器13の一構成
例を示し、入力8ビットy(0)[1]〜y(7)
[1]のうち変換係数y(0)からの最下位ビットy
(0)[1]のみを選択し出力する。図4(b)は、ビ
ット選択器14の一構成例を示し、入力8ビットy
(0)[2]〜y(7)[2]のうち変換係数y
(0),y(1),y(2),y(4)からの下位2ビ
ット目y(0)[2],y(1)[2],y(2)
[2],y(4)[2]のみを選択し出力する。図4
(a)は、ビット選択器15の一構成例を示し、入力8
ビットy(0)[3]〜y(7)[3]のうち変換係数
y(7)以外の変換係数y(0)〜y(6)からの下位
3ビット目y(0)[3]〜y(6)[3]を選択し出
力する。
【0065】図4(c)において、ビット選択器13で
y(0)以外の変換係数のビットを選択しても出力は同
じである。図4(a)において、ビット選択器15で選
択しない変換係数を、y(7)以外にしても復号側で対
処できる。図4(b)のビット選択器14についても、
変換係数y(0)〜y(7)のビットパターン相互関係
を用いて削除したビットが復元できる組合せであれば、
図に示した以外の変換係数を選択しても復号側で対処で
きる。例えば、y(3),y(5),y(6),y
(7)の組合せでも、y(0),y(1),y(3),
y(5)の組合せでもよい。
y(0)以外の変換係数のビットを選択しても出力は同
じである。図4(a)において、ビット選択器15で選
択しない変換係数を、y(7)以外にしても復号側で対
処できる。図4(b)のビット選択器14についても、
変換係数y(0)〜y(7)のビットパターン相互関係
を用いて削除したビットが復元できる組合せであれば、
図に示した以外の変換係数を選択しても復号側で対処で
きる。例えば、y(3),y(5),y(6),y
(7)の組合せでも、y(0),y(1),y(3),
y(5)の組合せでもよい。
【0066】図5は、ビット復元器7の一構成例を示す
ブロック図である。補完情報Ysupは、最下位ビット
の情報1ビットと、下位2ビット目の情報4ビットと、
下位3ビット目の情報7ビットとに分解され、最下位ビ
ットの情報はビット補完器17に、下位2ビット目の情
報はビット補完器18に、下位3ビット目の情報はビッ
ト補完器19にそれぞれ入力される。ビット補完器1
7,18,19は、それぞれ図3のビット選択器13,
14,15に対応する処理をする。ビット復元器7で
は、各変換係数y(0)〜y(7)の上位ビットY
(0)〜Y(7)に、ビット補完器19の出力を下位3
ビット目に、ビット補完器18の出力を下位2ビット目
に、ビット補完器17の出力を最下位ビットに付けて出
力する。
ブロック図である。補完情報Ysupは、最下位ビット
の情報1ビットと、下位2ビット目の情報4ビットと、
下位3ビット目の情報7ビットとに分解され、最下位ビ
ットの情報はビット補完器17に、下位2ビット目の情
報はビット補完器18に、下位3ビット目の情報はビッ
ト補完器19にそれぞれ入力される。ビット補完器1
7,18,19は、それぞれ図3のビット選択器13,
14,15に対応する処理をする。ビット復元器7で
は、各変換係数y(0)〜y(7)の上位ビットY
(0)〜Y(7)に、ビット補完器19の出力を下位3
ビット目に、ビット補完器18の出力を下位2ビット目
に、ビット補完器17の出力を最下位ビットに付けて出
力する。
【0067】図6(a),(b),(c)は、ビット補
完器17,18,19の一構成例をそれぞれ示すブロッ
ク図であり、図4(a),(b),(c)に示したビッ
ト選択器13,14,15で削除したビットをそれぞれ
補完する。図6(c)は、ビット補完器17の一構成例
を示し、入力1ビットを全ての変換係数y(0)〜y
(7)の最下位ビットy(0)[1]〜y(7)[1]
としてコピーして出力する。図6(b)は、ビット補完
器18の一構成例を示し、入力される4ビットを変換係
数y(0),y(1),y(2),y(4)の下位2ビ
ット目y(0)[2],y(1)[2],y(2)
[2],y(4)[2]としてそれぞれ出力するととも
に、排他的論理和器21で変換係数y(0),y
(1),y(2)の下位2ビット目y(0)[2],y
(1)[2],y(2)[2]の排他的論理和をとり変
換係数y(3)の下位2ビット目y(3)[2]として
出力し、排他的論理和器22で変換係数y(0),y
(1),y(4)の下位2ビット目y(0)[2],y
(1)[2],y(4)[2]の排他的論理和をとり変
換係数y(5)の下位2ビット目y(5)[2]として
出力し、排他的論理和器23で変換係数y(0),y
(2),y(4)の下位2ビット目y(0)[2],y
(2)[2],y(4)[2]の排他的論理和をとり変
換係数y(6)の下位2ビット目y(6)[2]として
出力し、排他的論理和器24で変換係数y(1),y
(2),y(4)の下位2ビット目y(1)[2],y
(2)[2],y(4)[2]の排他的論理和をとり変
換係数y(7)の下位2ビット目y(7)[2]として
出力する。図6(a)は、ビット補完器19の一構成例
を示し、入力される7ビットを変換係数y(0)〜y
(6)の下位3ビット目y(0)[3]〜y(6)
[3]としてそれぞれ出力するとともに、排他的論理和
器25で入力7ビット全ての排他的論理和をとり変換係
数y(7)の下位3ビット目y(7)[3]として出力
する。
完器17,18,19の一構成例をそれぞれ示すブロッ
ク図であり、図4(a),(b),(c)に示したビッ
ト選択器13,14,15で削除したビットをそれぞれ
補完する。図6(c)は、ビット補完器17の一構成例
を示し、入力1ビットを全ての変換係数y(0)〜y
(7)の最下位ビットy(0)[1]〜y(7)[1]
としてコピーして出力する。図6(b)は、ビット補完
器18の一構成例を示し、入力される4ビットを変換係
数y(0),y(1),y(2),y(4)の下位2ビ
ット目y(0)[2],y(1)[2],y(2)
[2],y(4)[2]としてそれぞれ出力するととも
に、排他的論理和器21で変換係数y(0),y
(1),y(2)の下位2ビット目y(0)[2],y
(1)[2],y(2)[2]の排他的論理和をとり変
換係数y(3)の下位2ビット目y(3)[2]として
出力し、排他的論理和器22で変換係数y(0),y
(1),y(4)の下位2ビット目y(0)[2],y
(1)[2],y(4)[2]の排他的論理和をとり変
換係数y(5)の下位2ビット目y(5)[2]として
出力し、排他的論理和器23で変換係数y(0),y
(2),y(4)の下位2ビット目y(0)[2],y
(2)[2],y(4)[2]の排他的論理和をとり変
換係数y(6)の下位2ビット目y(6)[2]として
出力し、排他的論理和器24で変換係数y(1),y
(2),y(4)の下位2ビット目y(1)[2],y
(2)[2],y(4)[2]の排他的論理和をとり変
換係数y(7)の下位2ビット目y(7)[2]として
出力する。図6(a)は、ビット補完器19の一構成例
を示し、入力される7ビットを変換係数y(0)〜y
(6)の下位3ビット目y(0)[3]〜y(6)
[3]としてそれぞれ出力するとともに、排他的論理和
器25で入力7ビット全ての排他的論理和をとり変換係
数y(7)の下位3ビット目y(7)[3]として出力
する。
【0068】可変長符号器11は、変換係数y(0)〜
y(7)の上位ビットY(0)〜Y(7)と補完情報Y
supとを可逆符号化する。上位ビットY(0)〜Y
(7)の符号化は、例えばアイエスオー規格(ISO規
格)10918−1に記載されている離散コサイン変換
変換係数の可変長符号化方式を適用できる。補完情報Y
supについても同様に可変長符号化してもよいし、ビ
ットパターンそのままでもよい。あるいは、補完情報Y
supを上位ビットY(0)〜Y(7)に付けて符号化
する方法もある。例えば、補完情報Ysupの各ビット
を変換係数y(0)〜y(7)での元のビット位置に置
き、ビット削除器4で削除されたビットについては0を
埋める。または、ビットが削除されたところでは、上位
のビットをシフトダウンする。
y(7)の上位ビットY(0)〜Y(7)と補完情報Y
supとを可逆符号化する。上位ビットY(0)〜Y
(7)の符号化は、例えばアイエスオー規格(ISO規
格)10918−1に記載されている離散コサイン変換
変換係数の可変長符号化方式を適用できる。補完情報Y
supについても同様に可変長符号化してもよいし、ビ
ットパターンそのままでもよい。あるいは、補完情報Y
supを上位ビットY(0)〜Y(7)に付けて符号化
する方法もある。例えば、補完情報Ysupの各ビット
を変換係数y(0)〜y(7)での元のビット位置に置
き、ビット削除器4で削除されたビットについては0を
埋める。または、ビットが削除されたところでは、上位
のビットをシフトダウンする。
【0069】図7は、本発明による2次元アダマール変
換符号化・復号化方法の一実施例を示す流れ図である。
本実施例の2次元アダマール変換符号化・復号化方法
は、入力画像信号を8画素8ライン毎にブロックにする
ブロック化ステップS201と、ブロックにされた画素
値をさらに行または列のいずれかの方向に8つのグルー
プに分け、各グループの画素値に8次アダマール変換を
施して第1の変換係数群を得る第1のアダマール変換ス
テップS202と、第1の変換係数群について、変換係
数の最下位ビットは各グループあたり1ビットに、下位
2ビット目は各グループあたり4ビットに、下位3ビッ
ト目は各グループあたり7ビットに削減して、以上ブロ
ックあたり合計96ビットを第1の補完情報として出力
するとともに、下位3ビットを削除した第2の変換係数
群を出力する第1のビット削除ステップS203と、第
2の変換係数群について、同じ周波数成分を表す変換係
数をブロック内でまとめ直して8つの新しいグループを
得、新しいグループの各々に属する変換係数に8次アダ
マール変換を施して第3の変換係数群を得る第2のアダ
マール変換ステップS204と、第3の変換係数群につ
いて、変換係数の最下位ビットは各グループあたり1ビ
ットに、下位2ビット目は各グループあたり4ビット
に、下位3ビット目は各グループあたり7ビットに削減
して、以上ブロックあたり合計96ビットを第2の補完
情報として出力するとともに、下位3ビットを削除した
第4の変換係数群を出力する第2のビット削除ステップ
S205と、第4の変換係数群と第1の補完情報および
第2の補完情報とを記録あるいは伝送する記録/伝送ス
テップS206と、記録あるいは伝送された第4の変換
係数群と第1の補完情報および第2の補完情報とを再生
あるいは受信する再生/受信ステップS207と、第2
の補完情報に従って第4の変換係数群をグループ分けし
た後にグループ毎に、変換係数の最下位ビットを表すグ
ループあたり1ビットの情報から全変換係数の最下位ビ
ットを補完し、変換係数の下位2ビット目を表すグルー
プあたり4ビットの情報から全変換係数の下位2ビット
目を補完し、変換係数の下位3ビット目を表すグループ
あたり7ビットの情報から全変換係数の下位3ビット目
を補完して第3の変換係数群を復元する第1のビット補
完ステップS208と、復元された第3の変換係数群に
グループ毎に8次アダマール逆変換を施して第2の変換
係数群を得る第1のアダマール逆変換ステップS209
と、得られた第2の変換係数群について、グループ内の
位置が同じ変換係数をブロック内でまとめ直して、8つ
の新しいグループを得、これにより得られる各グループ
の変換係数について、第3の補完情報に従って、変換係
数の最下位ビットを表すグループあたり1ビットの情報
から全変換係数の最下位ビットを補完し、変換係数の下
位2ビット目を表すグループあたり4ビットの情報から
全変換係数の下位2ビット目を補完し、変換係数の下位
3ビット目を表すグループあたり7ビットの情報から全
変換係数の下位3ビット目を補完して第1の変換係数群
を復元する第2のビット補完ステップS210と、復元
された第1の変換係数群にグループ毎に8次アダマール
逆変換を施して画素値を得る第2のアダマール逆変換ス
テップS211と、得られた画素値を8画素8ラインに
並べて画像信号として出力する画像信号出力ステップS
212とからなる。
換符号化・復号化方法の一実施例を示す流れ図である。
本実施例の2次元アダマール変換符号化・復号化方法
は、入力画像信号を8画素8ライン毎にブロックにする
ブロック化ステップS201と、ブロックにされた画素
値をさらに行または列のいずれかの方向に8つのグルー
プに分け、各グループの画素値に8次アダマール変換を
施して第1の変換係数群を得る第1のアダマール変換ス
テップS202と、第1の変換係数群について、変換係
数の最下位ビットは各グループあたり1ビットに、下位
2ビット目は各グループあたり4ビットに、下位3ビッ
ト目は各グループあたり7ビットに削減して、以上ブロ
ックあたり合計96ビットを第1の補完情報として出力
するとともに、下位3ビットを削除した第2の変換係数
群を出力する第1のビット削除ステップS203と、第
2の変換係数群について、同じ周波数成分を表す変換係
数をブロック内でまとめ直して8つの新しいグループを
得、新しいグループの各々に属する変換係数に8次アダ
マール変換を施して第3の変換係数群を得る第2のアダ
マール変換ステップS204と、第3の変換係数群につ
いて、変換係数の最下位ビットは各グループあたり1ビ
ットに、下位2ビット目は各グループあたり4ビット
に、下位3ビット目は各グループあたり7ビットに削減
して、以上ブロックあたり合計96ビットを第2の補完
情報として出力するとともに、下位3ビットを削除した
第4の変換係数群を出力する第2のビット削除ステップ
S205と、第4の変換係数群と第1の補完情報および
第2の補完情報とを記録あるいは伝送する記録/伝送ス
テップS206と、記録あるいは伝送された第4の変換
係数群と第1の補完情報および第2の補完情報とを再生
あるいは受信する再生/受信ステップS207と、第2
の補完情報に従って第4の変換係数群をグループ分けし
た後にグループ毎に、変換係数の最下位ビットを表すグ
ループあたり1ビットの情報から全変換係数の最下位ビ
ットを補完し、変換係数の下位2ビット目を表すグルー
プあたり4ビットの情報から全変換係数の下位2ビット
目を補完し、変換係数の下位3ビット目を表すグループ
あたり7ビットの情報から全変換係数の下位3ビット目
を補完して第3の変換係数群を復元する第1のビット補
完ステップS208と、復元された第3の変換係数群に
グループ毎に8次アダマール逆変換を施して第2の変換
係数群を得る第1のアダマール逆変換ステップS209
と、得られた第2の変換係数群について、グループ内の
位置が同じ変換係数をブロック内でまとめ直して、8つ
の新しいグループを得、これにより得られる各グループ
の変換係数について、第3の補完情報に従って、変換係
数の最下位ビットを表すグループあたり1ビットの情報
から全変換係数の最下位ビットを補完し、変換係数の下
位2ビット目を表すグループあたり4ビットの情報から
全変換係数の下位2ビット目を補完し、変換係数の下位
3ビット目を表すグループあたり7ビットの情報から全
変換係数の下位3ビット目を補完して第1の変換係数群
を復元する第2のビット補完ステップS210と、復元
された第1の変換係数群にグループ毎に8次アダマール
逆変換を施して画素値を得る第2のアダマール逆変換ス
テップS211と、得られた画素値を8画素8ラインに
並べて画像信号として出力する画像信号出力ステップS
212とからなる。
【0070】図8は、図7に示した画像信号の2次元ア
ダマール変換符号化・復号化方法が適用された2次元ア
ダマール変換符号化装置および2次元アダマール変換復
号化装置の一実施例を示すブロック図である。本実施例
の画像信号の2次元アダマール変換符号化装置は、バッ
ファメモリ32と、水平方向アダマール変換器33と、
水平方向ビット削除器34と、垂直方向アダマール変換
器35と、垂直方向ビット削除器36と、可変長符号器
37とから構成されている。また、本実施例の画像信号
の2次元アダマール変換復号化装置は、可変長復号器4
2と、垂直方向ビット復元器43と、垂直方向アダマー
ル逆変換器44と、水平方向ビット復元器45と、水平
方向アダマール逆変換器46と、バッファメモリ47と
から構成されている。なお、図8中、符号31は画像信
号入力端子,38は符号化信号出力端子,41は符号化
信号入力端子,48は画像信号出力端子をそれぞれ示
す。
ダマール変換符号化・復号化方法が適用された2次元ア
ダマール変換符号化装置および2次元アダマール変換復
号化装置の一実施例を示すブロック図である。本実施例
の画像信号の2次元アダマール変換符号化装置は、バッ
ファメモリ32と、水平方向アダマール変換器33と、
水平方向ビット削除器34と、垂直方向アダマール変換
器35と、垂直方向ビット削除器36と、可変長符号器
37とから構成されている。また、本実施例の画像信号
の2次元アダマール変換復号化装置は、可変長復号器4
2と、垂直方向ビット復元器43と、垂直方向アダマー
ル逆変換器44と、水平方向ビット復元器45と、水平
方向アダマール逆変換器46と、バッファメモリ47と
から構成されている。なお、図8中、符号31は画像信
号入力端子,38は符号化信号出力端子,41は符号化
信号入力端子,48は画像信号出力端子をそれぞれ示
す。
【0071】画像信号入力端子31より入力される画像
信号は、バッファメモリ32に蓄えられた後、8画素8
ライン毎に読み出され、水平方向アダマール変換器33
で水平方向にアダマール変換される。水平方向ビット削
除器34は、水平方向アダマール変換器33が出力する
変換係数に対して、各行において予め定めたビットを削
除して垂直方向アダマール変換器35に出力し、また水
平方向補完情報Ysup(H)を可変長符号器37に出
力する。垂直方向アダマール変換器35は、水平方向ビ
ット削除器34でビットを削除された変換係数に対し
て、垂直方向にアダマール変換する。垂直方向ビット削
除器36は、垂直方向アダマール変換器35が出力する
変換係数に対して、各列において予め定めたビットを削
除して可変長符号器37に出力し、また垂直方向補完情
報Ysup(V)を可変長符号器37に出力する。垂直
方向ビット削除器36が出力する変換係数と水平方向補
完情報Ysup(H)および垂直方向補完情報Ysup
(V)とは、可変長符号器37においてデータ値の出現
頻度に応じて可変長符号化された後、符号化信号出力端
子38において記録あるいは伝送される。
信号は、バッファメモリ32に蓄えられた後、8画素8
ライン毎に読み出され、水平方向アダマール変換器33
で水平方向にアダマール変換される。水平方向ビット削
除器34は、水平方向アダマール変換器33が出力する
変換係数に対して、各行において予め定めたビットを削
除して垂直方向アダマール変換器35に出力し、また水
平方向補完情報Ysup(H)を可変長符号器37に出
力する。垂直方向アダマール変換器35は、水平方向ビ
ット削除器34でビットを削除された変換係数に対し
て、垂直方向にアダマール変換する。垂直方向ビット削
除器36は、垂直方向アダマール変換器35が出力する
変換係数に対して、各列において予め定めたビットを削
除して可変長符号器37に出力し、また垂直方向補完情
報Ysup(V)を可変長符号器37に出力する。垂直
方向ビット削除器36が出力する変換係数と水平方向補
完情報Ysup(H)および垂直方向補完情報Ysup
(V)とは、可変長符号器37においてデータ値の出現
頻度に応じて可変長符号化された後、符号化信号出力端
子38において記録あるいは伝送される。
【0072】符号化信号入力端子41では、符号化信号
を再生あるいは受信する。再生あるいは受信された符号
化信号は、可変長復号器42において可変長符号器37
の逆処理が施されて、変換係数と水平方向補完情報Ys
up(H)および垂直方向補完情報Ysup(V)とに
分解される。変換係数および垂直方向補完情報Ysup
(V)は垂直方向ビット復元器43に、水平方向補完情
報Ysup(H)は水平方向ビット復元器45に入力さ
れる。垂直方向ビット復元器43では、変換係数間のビ
ットパターン相互関係を用いて、垂直方向ビット削除器
36で削除されたビットを垂直方向補完情報Ysup
(V)より計算し、入力される変換係数に追加する。垂
直方向ビット復元器43の出力信号は、垂直方向アダマ
ール逆変換器44で垂直方向にアダマール逆変換され、
水平方向ビット復元器45に入力される。水平方向ビッ
ト復元器45では、変換係数間のビットパターン相互関
係を用いて、水平方向ビット削除器34で削除されたビ
ットを水平方向補完情報Ysup(H)より計算し、入
力される変換係数に追加する。水平方向ビット復元器4
5の出力信号は、水平方向アダマール逆変換器46で水
平方向にアダマール逆変換され、バッファメモリ47で
並列データから直列データに並び換えられて、画像信号
出力端子48より復号画像信号として出力される。
を再生あるいは受信する。再生あるいは受信された符号
化信号は、可変長復号器42において可変長符号器37
の逆処理が施されて、変換係数と水平方向補完情報Ys
up(H)および垂直方向補完情報Ysup(V)とに
分解される。変換係数および垂直方向補完情報Ysup
(V)は垂直方向ビット復元器43に、水平方向補完情
報Ysup(H)は水平方向ビット復元器45に入力さ
れる。垂直方向ビット復元器43では、変換係数間のビ
ットパターン相互関係を用いて、垂直方向ビット削除器
36で削除されたビットを垂直方向補完情報Ysup
(V)より計算し、入力される変換係数に追加する。垂
直方向ビット復元器43の出力信号は、垂直方向アダマ
ール逆変換器44で垂直方向にアダマール逆変換され、
水平方向ビット復元器45に入力される。水平方向ビッ
ト復元器45では、変換係数間のビットパターン相互関
係を用いて、水平方向ビット削除器34で削除されたビ
ットを水平方向補完情報Ysup(H)より計算し、入
力される変換係数に追加する。水平方向ビット復元器4
5の出力信号は、水平方向アダマール逆変換器46で水
平方向にアダマール逆変換され、バッファメモリ47で
並列データから直列データに並び換えられて、画像信号
出力端子48より復号画像信号として出力される。
【0073】水平方向アダマール変換器33は、図2中
に示したアダマール変換器3を水平方向にして、垂直方
向に8個重ねることで構成できる。同様に、垂直方向ア
ダマール変換器35は、アダマール変換器3を垂直方向
にして、水平方向に8個束ねることで構成できる。垂直
方向アダマール逆変換器44および水平方向アダマール
逆変換器46とアダマール逆変換器8、水平方向ビット
削除器34および垂直方向ビット削除器36とビット削
除器4、垂直方向ビット復元器43および水平方向ビッ
ト復元器45とビット復元器7との関係も同様である。
水平方向補完情報Ysup(H)および垂直方向補完情
報Ysup(V)は、共にブロックあたり96ビットで
ある。
に示したアダマール変換器3を水平方向にして、垂直方
向に8個重ねることで構成できる。同様に、垂直方向ア
ダマール変換器35は、アダマール変換器3を垂直方向
にして、水平方向に8個束ねることで構成できる。垂直
方向アダマール逆変換器44および水平方向アダマール
逆変換器46とアダマール逆変換器8、水平方向ビット
削除器34および垂直方向ビット削除器36とビット削
除器4、垂直方向ビット復元器43および水平方向ビッ
ト復元器45とビット復元器7との関係も同様である。
水平方向補完情報Ysup(H)および垂直方向補完情
報Ysup(V)は、共にブロックあたり96ビットで
ある。
【0074】図8において、水平方向アダマール変換器
33と水平方向ビット削除器34との組は、垂直方向ア
ダマール変換器35と垂直方向ビット削除器36との組
と入れ換えることができる。その場合には、2次元アダ
マール変換復号化装置でも、垂直方向アダマール逆変換
器44と垂直方向ビット復元器43との組を水平方向ア
ダマール逆変換器46と水平方向ビット復元器45との
組と入れ換えなければならない。
33と水平方向ビット削除器34との組は、垂直方向ア
ダマール変換器35と垂直方向ビット削除器36との組
と入れ換えることができる。その場合には、2次元アダ
マール変換復号化装置でも、垂直方向アダマール逆変換
器44と垂直方向ビット復元器43との組を水平方向ア
ダマール逆変換器46と水平方向ビット復元器45との
組と入れ換えなければならない。
【0075】図9は、本発明による2次元アダマール変
換符号化・復号化方法の別の実施例を示す流れ図であ
る。本実施例の2次元アダマール変換符号化・復号化方
法は、入力画像信号を8画素8ライン毎にブロックにす
るブロック化ステップS301と、各ブロックの画素値
に縦横分離型2次元8×8次のアダマール変換を施して
第1の変換係数群を得る2次元アダマール変換ステップ
S302と、第1の変換係数群について、変換係数の最
下位ビットはブロックあたり1ビットに、下位2ビット
目はブロックあたり7ビットに、下位3ビット目はブロ
ックあたり22ビットに、下位4ビット目はブロックあ
たり42ビットに、下位5ビット目はブロックあたり5
7ビットに、下位6ビット目はブロックあたり63ビッ
トに削減して、以上ブロックあたり合計192ビットを
補完情報として出力するとともに、下位6ビットを削除
した第2の変換係数群を出力する2次元ビット削除ステ
ップS303と、第2の変換係数群および補完情報を記
録あるいは伝送する記録/伝送ステップS304と、記
録あるいは伝送された第2の変換係数群および補完情報
を再生あるいは受信する再生/受信ステップS305
と、再生あるいは受信された第2の変換係数群につい
て、補完情報より変換係数の最下位ビットを表すブロッ
クあたり1ビットの情報から全変換係数の最下位ビット
を補完し、変換係数の下位2ビット目を表すブロックあ
たり7ビットの情報から全変換係数の下位2ビット目を
補完し、変換係数の下位3ビット目を表すブロックあた
り22ビットの情報から全変換係数の下位3ビット目を
補完し、変換係数の下位4ビット目を表すブロックあた
り42ビットの情報と補完された下位3ビット目とを用
いて全変換係数の下位4ビット目を補完し、変換係数の
下位5ビット目を表すブロックあたり57ビットの情報
と補完された下位3ビット目および下位4ビット目とを
用いて全変換係数の下位5ビット目を補完し、変換係数
の下位6ビット目を表すブロックあたり63ビットの情
報と補完された下位3ビット目,下位4ビット目および
下位5ビット目とを用いて全変換係数の下位6ビット目
を補完して第1の変換係数群を復元する2次元ビット補
完ステップS306と、復元された第1の変換係数群に
縦横分離型2次元8×8次のアダマール逆変換を施して
画素値を得る2次元アダマール逆変換ステップS307
と、得られた画素値を8画素8ラインに並べて画像信号
として出力する画像信号出力ステップS308とからな
る。
換符号化・復号化方法の別の実施例を示す流れ図であ
る。本実施例の2次元アダマール変換符号化・復号化方
法は、入力画像信号を8画素8ライン毎にブロックにす
るブロック化ステップS301と、各ブロックの画素値
に縦横分離型2次元8×8次のアダマール変換を施して
第1の変換係数群を得る2次元アダマール変換ステップ
S302と、第1の変換係数群について、変換係数の最
下位ビットはブロックあたり1ビットに、下位2ビット
目はブロックあたり7ビットに、下位3ビット目はブロ
ックあたり22ビットに、下位4ビット目はブロックあ
たり42ビットに、下位5ビット目はブロックあたり5
7ビットに、下位6ビット目はブロックあたり63ビッ
トに削減して、以上ブロックあたり合計192ビットを
補完情報として出力するとともに、下位6ビットを削除
した第2の変換係数群を出力する2次元ビット削除ステ
ップS303と、第2の変換係数群および補完情報を記
録あるいは伝送する記録/伝送ステップS304と、記
録あるいは伝送された第2の変換係数群および補完情報
を再生あるいは受信する再生/受信ステップS305
と、再生あるいは受信された第2の変換係数群につい
て、補完情報より変換係数の最下位ビットを表すブロッ
クあたり1ビットの情報から全変換係数の最下位ビット
を補完し、変換係数の下位2ビット目を表すブロックあ
たり7ビットの情報から全変換係数の下位2ビット目を
補完し、変換係数の下位3ビット目を表すブロックあた
り22ビットの情報から全変換係数の下位3ビット目を
補完し、変換係数の下位4ビット目を表すブロックあた
り42ビットの情報と補完された下位3ビット目とを用
いて全変換係数の下位4ビット目を補完し、変換係数の
下位5ビット目を表すブロックあたり57ビットの情報
と補完された下位3ビット目および下位4ビット目とを
用いて全変換係数の下位5ビット目を補完し、変換係数
の下位6ビット目を表すブロックあたり63ビットの情
報と補完された下位3ビット目,下位4ビット目および
下位5ビット目とを用いて全変換係数の下位6ビット目
を補完して第1の変換係数群を復元する2次元ビット補
完ステップS306と、復元された第1の変換係数群に
縦横分離型2次元8×8次のアダマール逆変換を施して
画素値を得る2次元アダマール逆変換ステップS307
と、得られた画素値を8画素8ラインに並べて画像信号
として出力する画像信号出力ステップS308とからな
る。
【0076】図10は、図9に示した画像信号の2次元
アダマール変換符号化・復号化方法が適用された2次元
アダマール変換符号化装置および2次元アダマール変換
復号化装置の別の実施例を示すブロック図である。本実
施例の画像信号の2次元アダマール変換符号化装置は、
バッファメモリ52と、水平方向アダマール変換器53
と、垂直方向アダマール変換器55と、2次元ビット削
除器56と、可変長符号器57とから構成されている。
また、本実施例の画像信号の2次元アダマール変換復号
化装置は、可変長復号器62と、2次元ビット復元器6
3と、垂直方向アダマール逆変換器64と、水平方向ア
ダマール逆変換器66と、バッファメモリ67とから構
成されている。なお、図10中、符号51は画像信号入
力端子、58は符号化信号出力端子、61は符号化信号
入力端子、68は画像信号出力端子をそれぞれ示す。
アダマール変換符号化・復号化方法が適用された2次元
アダマール変換符号化装置および2次元アダマール変換
復号化装置の別の実施例を示すブロック図である。本実
施例の画像信号の2次元アダマール変換符号化装置は、
バッファメモリ52と、水平方向アダマール変換器53
と、垂直方向アダマール変換器55と、2次元ビット削
除器56と、可変長符号器57とから構成されている。
また、本実施例の画像信号の2次元アダマール変換復号
化装置は、可変長復号器62と、2次元ビット復元器6
3と、垂直方向アダマール逆変換器64と、水平方向ア
ダマール逆変換器66と、バッファメモリ67とから構
成されている。なお、図10中、符号51は画像信号入
力端子、58は符号化信号出力端子、61は符号化信号
入力端子、68は画像信号出力端子をそれぞれ示す。
【0077】画像信号入力端子51より入力される画像
信号は、バッファメモリ52に蓄えられた後、8画素8
ライン毎に読み出され、水平方向アダマール変換器53
で水平方向にアダマール変換され、続けて垂直方向アダ
マール変換器55で垂直方向にアダマール変換される。
2次元ビット削除器56は、垂直方向アダマール変換器
55が出力する変換係数に対して、予め定めたビットを
削除して可変長符号器57に出力し、また補完情報Ys
up(2D)も可変長符号器57に出力する。2次元ビ
ット削除器56が出力する変換係数および補完情報Ys
up(2D)は、可変長符号器57においてデータ値の
出現頻度に応じて可変長符号化された後、符号化信号出
力端子58において記録あるいは伝送される。
信号は、バッファメモリ52に蓄えられた後、8画素8
ライン毎に読み出され、水平方向アダマール変換器53
で水平方向にアダマール変換され、続けて垂直方向アダ
マール変換器55で垂直方向にアダマール変換される。
2次元ビット削除器56は、垂直方向アダマール変換器
55が出力する変換係数に対して、予め定めたビットを
削除して可変長符号器57に出力し、また補完情報Ys
up(2D)も可変長符号器57に出力する。2次元ビ
ット削除器56が出力する変換係数および補完情報Ys
up(2D)は、可変長符号器57においてデータ値の
出現頻度に応じて可変長符号化された後、符号化信号出
力端子58において記録あるいは伝送される。
【0078】符号化信号入力端子61では、符号化信号
を再生あるいは受信する。再生あるいは受信された符号
化信号は、可変長復号器62において可変長符号器57
の逆処理が施されて、変換係数と補完情報Ysup(2
D)とが分離され、2次元ビット復元器63に入力され
る。2次元ビット復元器63では、変換係数間のビット
パターン相互関係を用いて、2次元ビット削除器56で
削除されたビットを補完情報Ysup(2D)より計算
し、入力される変換係数に追加する。2次元ビット復元
器63の出力信号は、垂直方向アダマール逆変換器64
で垂直方向にアダマール逆変換され、さらに水平方向ア
ダマール逆変換器66で水平方向にアダマール逆変換さ
れる。水平方向アダマール逆変換器66の出力信号は、
バッファメモリ67で並列データから直列データに並び
換えられて、画像信号出力端子68より復号画像信号と
して出力される。
を再生あるいは受信する。再生あるいは受信された符号
化信号は、可変長復号器62において可変長符号器57
の逆処理が施されて、変換係数と補完情報Ysup(2
D)とが分離され、2次元ビット復元器63に入力され
る。2次元ビット復元器63では、変換係数間のビット
パターン相互関係を用いて、2次元ビット削除器56で
削除されたビットを補完情報Ysup(2D)より計算
し、入力される変換係数に追加する。2次元ビット復元
器63の出力信号は、垂直方向アダマール逆変換器64
で垂直方向にアダマール逆変換され、さらに水平方向ア
ダマール逆変換器66で水平方向にアダマール逆変換さ
れる。水平方向アダマール逆変換器66の出力信号は、
バッファメモリ67で並列データから直列データに並び
換えられて、画像信号出力端子68より復号画像信号と
して出力される。
【0079】図10に示した2次元アダマール変換符号
化装置および2次元アダマール変換復号化装置は、図8
に示した2次元アダマール変換符号化装置および2次元
アダマール変換化装置に比べて、水平方向ビット削除器
34および水平方向ビット復元器45に相当するものが
ない。バッファメモリ52,水平方向アダマール変換器
53,水平方向アダマール逆変換器66およびバッファ
メモリ67は、それぞれ図8中のバッファメモリ32,
水平方向アダマール変換器33,水平方向アダマール逆
変換器46およびバッファメモリ47と同様に構成され
る。垂直方向アダマール変換器55および垂直方向アダ
マール逆変換器64は、それぞれ図8中の垂直方向アダ
マール変換器35および垂直方向アダマール逆変換器4
4に比べ、入出力ビット幅が3ビット増えるだけで構成
は同じである。2次元ビット削除器56は、2次元ブロ
ック内でビット削除を行う。
化装置および2次元アダマール変換復号化装置は、図8
に示した2次元アダマール変換符号化装置および2次元
アダマール変換化装置に比べて、水平方向ビット削除器
34および水平方向ビット復元器45に相当するものが
ない。バッファメモリ52,水平方向アダマール変換器
53,水平方向アダマール逆変換器66およびバッファ
メモリ67は、それぞれ図8中のバッファメモリ32,
水平方向アダマール変換器33,水平方向アダマール逆
変換器46およびバッファメモリ47と同様に構成され
る。垂直方向アダマール変換器55および垂直方向アダ
マール逆変換器64は、それぞれ図8中の垂直方向アダ
マール変換器35および垂直方向アダマール逆変換器4
4に比べ、入出力ビット幅が3ビット増えるだけで構成
は同じである。2次元ビット削除器56は、2次元ブロ
ック内でビット削除を行う。
【0080】図10に示した2次元アダマール変換符号
化装置および2次元アダマール変換復号化装置におい
て、アダマール変換器53で垂直方向の変換を行い、ア
ダマール変換器55で水平方向の変換を行う構成にして
もよい。また、アダマール逆変換器64で水平方向の変
換を行い、アダマール逆変換器66で垂直方向の変換を
行う構成にしてもよい。アダマール変換器53,55の
変換処理方向と、アダマール逆変換器64,66の変換
処理方向は無関係に設定できる。
化装置および2次元アダマール変換復号化装置におい
て、アダマール変換器53で垂直方向の変換を行い、ア
ダマール変換器55で水平方向の変換を行う構成にして
もよい。また、アダマール逆変換器64で水平方向の変
換を行い、アダマール逆変換器66で垂直方向の変換を
行う構成にしてもよい。アダマール変換器53,55の
変換処理方向と、アダマール逆変換器64,66の変換
処理方向は無関係に設定できる。
【0081】図11は、2次元ビット削除器56の一構
成例を示すブロック図である。この2次元ビット削除器
56は、8行8列の入力変換係数y(0,0)〜y
(7,7)に対して、それぞれ下位6ビットを除いた上
位ビットY(0,0)〜Y(7,7)はそのまま出力す
る。変換係数y(0,0)〜y(7,7)の下位6ビッ
トについては、ビット選択器59でブロックあたり19
2ビットを選択し、補完情報Ysup(2D)として出
力する。ビット選択器59で選択される192ビット
は、各変換係数y(0,0)〜y(7,7)の最下位ビ
ットから1ビット、下位2ビット目から7ビット、下位
3ビット目から22ビット、下位4ビット目から42ビ
ット、下位5ビット目から57ビット、下位6ビット目
から63ビットである。
成例を示すブロック図である。この2次元ビット削除器
56は、8行8列の入力変換係数y(0,0)〜y
(7,7)に対して、それぞれ下位6ビットを除いた上
位ビットY(0,0)〜Y(7,7)はそのまま出力す
る。変換係数y(0,0)〜y(7,7)の下位6ビッ
トについては、ビット選択器59でブロックあたり19
2ビットを選択し、補完情報Ysup(2D)として出
力する。ビット選択器59で選択される192ビット
は、各変換係数y(0,0)〜y(7,7)の最下位ビ
ットから1ビット、下位2ビット目から7ビット、下位
3ビット目から22ビット、下位4ビット目から42ビ
ット、下位5ビット目から57ビット、下位6ビット目
から63ビットである。
【0082】図13(a),(b),(c)および図1
4(d),(e),(f)は、ビット選択器59におい
て各ビット平面より選択されるビット位置の一例を示す
図である。最下位ビットにおいては、y(0,0)以外
の変換係数のビットを選択しても出力は同じである。下
位6ビット目においては、選択しない変換係数をy
(7,7)以外にしても復号側で対処できる。その他の
ビット平面についても、変換係数y(0,0)〜y
(7,7)のビットパターン相互関係を用いて削除した
ビットが復元できる組合せであれば、図に示した以外の
変換係数を選択しても復号側で対処できる。
4(d),(e),(f)は、ビット選択器59におい
て各ビット平面より選択されるビット位置の一例を示す
図である。最下位ビットにおいては、y(0,0)以外
の変換係数のビットを選択しても出力は同じである。下
位6ビット目においては、選択しない変換係数をy
(7,7)以外にしても復号側で対処できる。その他の
ビット平面についても、変換係数y(0,0)〜y
(7,7)のビットパターン相互関係を用いて削除した
ビットが復元できる組合せであれば、図に示した以外の
変換係数を選択しても復号側で対処できる。
【0083】図12は、2次元ビット復元器63の一構
成例を示すブロック図である。各変換係数y(0,0)
〜y(7,7)の上位ビットY(0,0)〜Y(7,
7)に、ビット補完器69の出力を下位に付けて出力す
る。ビット補完器69は、図11のビット選択器59に
対応する処理を行い、補完情報Ysup(2D)より各
変換係数の下位6ビットを復元する。ビット補完器69
は、まず補完情報Ysup(2D)を、最下位ビットの
情報1ビットと、下位2ビット目の情報7ビットと、下
位3ビット目の情報22ビットと、下位4ビット目の情
報42ビットと、下位5ビット目の情報57ビットと、
下位6ビット目の情報63ビットとに分解する。その
後、各ビット平面について、ビットの補完を行う。
成例を示すブロック図である。各変換係数y(0,0)
〜y(7,7)の上位ビットY(0,0)〜Y(7,
7)に、ビット補完器69の出力を下位に付けて出力す
る。ビット補完器69は、図11のビット選択器59に
対応する処理を行い、補完情報Ysup(2D)より各
変換係数の下位6ビットを復元する。ビット補完器69
は、まず補完情報Ysup(2D)を、最下位ビットの
情報1ビットと、下位2ビット目の情報7ビットと、下
位3ビット目の情報22ビットと、下位4ビット目の情
報42ビットと、下位5ビット目の情報57ビットと、
下位6ビット目の情報63ビットとに分解する。その
後、各ビット平面について、ビットの補完を行う。
【0084】図16は、最下位ビットの補完手順の一例
を示す流れ図である。まず、処理71において、最下位
ビットを表すブロックあたり1ビットの情報y(0,
0)[1]を入力し、処理72において、入力された1
ビットの情報y(0,0)[1]を全ての変換係数y
(0,0)〜y(7,7)の最下位ビットy(0,0)
[1]〜y(7,7)[1]にコピーする。
を示す流れ図である。まず、処理71において、最下位
ビットを表すブロックあたり1ビットの情報y(0,
0)[1]を入力し、処理72において、入力された1
ビットの情報y(0,0)[1]を全ての変換係数y
(0,0)〜y(7,7)の最下位ビットy(0,0)
[1]〜y(7,7)[1]にコピーする。
【0085】図17は、下位2ビット目の補完手順の一
例を示す流れ図である。まず、処理73において、変換
係数y(0,0)〜y(7,7)の下位2ビット目を表
すブロックあたり7ビットの情報y(0,0)[2],
y(1,0)[2],y(2,0)[2],y(4,
0)[2],y(0,1)[2],y(0,2)
[2],y(0,4)[2]を入力する。次に、処理7
4および処理75において、変換係数y(0,0)〜y
(7,7)の1行4列あるいは4行1列の排他的論理和
が0になることを用いて、ブロック辺部の欠けている8
ビットy(3,0)[2],y(5,0)[2],y
(6,0)[2],y(7,0)[2],y(0,3)
[2],y(0,5)[2],y(0,6)[2],y
(0,7)[2]を補完する。次いで、処理76におい
て、変換係数の2行2列の排他的論理和が0になること
を用いて、残りの49ビットy(1,1)[2],y
(2,1)[2],…,y(7,1)[2],y(1,
2)[2],y(2,2)[2],…,y(2,7)
[2],y(3,1)[2],…,y(7,7)[2]
を補完する。
例を示す流れ図である。まず、処理73において、変換
係数y(0,0)〜y(7,7)の下位2ビット目を表
すブロックあたり7ビットの情報y(0,0)[2],
y(1,0)[2],y(2,0)[2],y(4,
0)[2],y(0,1)[2],y(0,2)
[2],y(0,4)[2]を入力する。次に、処理7
4および処理75において、変換係数y(0,0)〜y
(7,7)の1行4列あるいは4行1列の排他的論理和
が0になることを用いて、ブロック辺部の欠けている8
ビットy(3,0)[2],y(5,0)[2],y
(6,0)[2],y(7,0)[2],y(0,3)
[2],y(0,5)[2],y(0,6)[2],y
(0,7)[2]を補完する。次いで、処理76におい
て、変換係数の2行2列の排他的論理和が0になること
を用いて、残りの49ビットy(1,1)[2],y
(2,1)[2],…,y(7,1)[2],y(1,
2)[2],y(2,2)[2],…,y(2,7)
[2],y(3,1)[2],…,y(7,7)[2]
を補完する。
【0086】図18は、下位3ビット目の補完手順の一
例を示す流れ図である。まず、処理77において、変換
係数y(0,0)〜y(7,7)の下位3ビット目を表
すブロックあたり22ビットの情報y(0,0)
[3],…,y(0,6)[3],y(1,0)
[3],…,y(1,2)[3],y(1,4)
[3],y(2,0)[3],…,y(2,2)
[3],y(2,4)[3],y(3,0)[3],y
(4,0)[3],…,y(4,2)[3],y(4,
4)[3],y(5,0)[3],y(6,0)[3]
を入力する。次に、処理78において、変換係数y
(0,0)〜y(7,7)の2行4列の排他的論理和が
0になることを用いて、ブロック内部の9ビットy
(3,1)[3],y(5,1)[3],y(6,1)
[3],y(3,2)[3],y(5,2)[3],y
(6,2)[3],y(3,4)[3],y(5,4)
[3],y(6,4)[3]を補完する。次いで、処理
79において、今度は変換係数y(0,0)〜y(7,
7)の4行2列の排他的論理和が0になることを用い
て、18ビットy(1,3)[3],y(2,3)
[3],…,y(6,3)[3],y(1,5)
[3],y(2,5)[3],…,y(6,5)
[3],y(1,6)[3],y(2,6)[3],
…,y(6,6)[3]を補完する。以上で、ブロック
内の7行7列のビットが確定する。処理80では、変換
係数y(0,0)〜y(7,7)の1行8列の排他的論
理和が0になることを用いて、ブロック辺部の7ビット
y(7,0)[3],y(7,1)[3],…,y
(7,6)[3]を補完し、処理81では、変換係数y
(0,0)〜y(7,7)の8行1列の排他的論理和が
0になることを用いて、残り8ビットy(0,7)
[3],y(1,7)[3],…,y(7,7)[3]
を補完する。
例を示す流れ図である。まず、処理77において、変換
係数y(0,0)〜y(7,7)の下位3ビット目を表
すブロックあたり22ビットの情報y(0,0)
[3],…,y(0,6)[3],y(1,0)
[3],…,y(1,2)[3],y(1,4)
[3],y(2,0)[3],…,y(2,2)
[3],y(2,4)[3],y(3,0)[3],y
(4,0)[3],…,y(4,2)[3],y(4,
4)[3],y(5,0)[3],y(6,0)[3]
を入力する。次に、処理78において、変換係数y
(0,0)〜y(7,7)の2行4列の排他的論理和が
0になることを用いて、ブロック内部の9ビットy
(3,1)[3],y(5,1)[3],y(6,1)
[3],y(3,2)[3],y(5,2)[3],y
(6,2)[3],y(3,4)[3],y(5,4)
[3],y(6,4)[3]を補完する。次いで、処理
79において、今度は変換係数y(0,0)〜y(7,
7)の4行2列の排他的論理和が0になることを用い
て、18ビットy(1,3)[3],y(2,3)
[3],…,y(6,3)[3],y(1,5)
[3],y(2,5)[3],…,y(6,5)
[3],y(1,6)[3],y(2,6)[3],
…,y(6,6)[3]を補完する。以上で、ブロック
内の7行7列のビットが確定する。処理80では、変換
係数y(0,0)〜y(7,7)の1行8列の排他的論
理和が0になることを用いて、ブロック辺部の7ビット
y(7,0)[3],y(7,1)[3],…,y
(7,6)[3]を補完し、処理81では、変換係数y
(0,0)〜y(7,7)の8行1列の排他的論理和が
0になることを用いて、残り8ビットy(0,7)
[3],y(1,7)[3],…,y(7,7)[3]
を補完する。
【0087】図19は、下位4ビット目の補完手順の一
例を示す流れ図である。処理82において、図18に示
した手順により下位3ビット目が補完された変換係数を
用意し、変換係数y(0,0)〜y(7,7)の下位4
ビット目を表すブロックあたり42ビットの情報y
(0,0)[4],…,y(0,7)[4],y(1,
0)[4],…,y(1,6)[4],y(2,0)
[4],…,y(2,6)[4],y(3,0)
[4],…,y(3,2)[4],y(3,4)
[4],y(4,0)[4],…,y(4,6)
[4],y(5,0)[4],…,y(5,2)
[4],y(5,4)[4],y(6,0)[4],
…,y(6,2)[4],y(6,4)[4],y
(7,0)[4]を入力する。次に、処理83におい
て、入力の42ビットの情報を所定の変換係数の下位4
ビット目に設定する。未定ビットは0とする。処理84
では、変換係数y(0,0)〜y(7,7)の4行4列
の和が16の倍数になることを用いて、まずブロック内
部の9ビットy(3,3)[4],y(5,3)
[4],y(6,3)[4],y(3,5)[4],y
(5,5)[4],y(6,5)[4],y(3,6)
[4],y(5,6)[4],y(6,6)[4]を補
完する。なお、図において、f[m]{・}は、入力の
mビット目を切り出す関数とする。次いで、処理85で
は、変換係数y(0,0)〜y(7,7)の2行8列の
和が16の倍数になることを用いて、ブロック辺部の6
ビットy(7,1)[4],y(7,2)[4],…,
y(7,6)[4]を補完し、処理86では、変換係数
y(0,0)〜y(7,7)の8行2列の和が16の倍
数になることを用いて残りの7ビットy(1,7)
[4],y(2,7)[4],…,y(7,7)[4]
を補完する。なお、4行4列,2行8列,8行2列の変
換係数の和の計算は、下位4ビット目と下位3ビット目
の2ビットだけを計算すればよい。
例を示す流れ図である。処理82において、図18に示
した手順により下位3ビット目が補完された変換係数を
用意し、変換係数y(0,0)〜y(7,7)の下位4
ビット目を表すブロックあたり42ビットの情報y
(0,0)[4],…,y(0,7)[4],y(1,
0)[4],…,y(1,6)[4],y(2,0)
[4],…,y(2,6)[4],y(3,0)
[4],…,y(3,2)[4],y(3,4)
[4],y(4,0)[4],…,y(4,6)
[4],y(5,0)[4],…,y(5,2)
[4],y(5,4)[4],y(6,0)[4],
…,y(6,2)[4],y(6,4)[4],y
(7,0)[4]を入力する。次に、処理83におい
て、入力の42ビットの情報を所定の変換係数の下位4
ビット目に設定する。未定ビットは0とする。処理84
では、変換係数y(0,0)〜y(7,7)の4行4列
の和が16の倍数になることを用いて、まずブロック内
部の9ビットy(3,3)[4],y(5,3)
[4],y(6,3)[4],y(3,5)[4],y
(5,5)[4],y(6,5)[4],y(3,6)
[4],y(5,6)[4],y(6,6)[4]を補
完する。なお、図において、f[m]{・}は、入力の
mビット目を切り出す関数とする。次いで、処理85で
は、変換係数y(0,0)〜y(7,7)の2行8列の
和が16の倍数になることを用いて、ブロック辺部の6
ビットy(7,1)[4],y(7,2)[4],…,
y(7,6)[4]を補完し、処理86では、変換係数
y(0,0)〜y(7,7)の8行2列の和が16の倍
数になることを用いて残りの7ビットy(1,7)
[4],y(2,7)[4],…,y(7,7)[4]
を補完する。なお、4行4列,2行8列,8行2列の変
換係数の和の計算は、下位4ビット目と下位3ビット目
の2ビットだけを計算すればよい。
【0088】図20は、下位5ビット目の補完手順の一
例を示す流れ図である。処理87において、図18およ
び図19に示した手順により下位4ビット目および下位
3ビット目が補完された変換係数を用意し、変換係数y
(0,0)〜y(7,7)の下位5ビット目を表すブロ
ックあたり57ビットの情報y(0,0)[5],…,
y(0,7)[5],y(1,0)[5],…,y
(1,7)[5],y(2,0)[5],…,y(2,
7)[5],y(3,0)[5],…,y(3,6)
[5],y(4,0)[5],…,y(4,7)
[5],y(5,0)[5],…,y(5,6)
[5],y(6,0)[5],…,y(6,6)
[5],y(7,0)[5],…,y(7,2)
[5],y(7,4)[5]を入力する。次に、処理8
8において、入力の57ビットの情報を所定の変換係数
y(0,0)〜y(7,7)の下位5ビット目に設定す
る。未定ビットは0とする。処理89では、変換係数y
(0,0)〜y(7,7)の4行8列の和が32の倍数
になることを用いて、まずブロック辺部の3ビットy
(7,3)[5],y(7,5)[5],y(7,6)
[5]を補完し、次いで処理90において、変換係数y
(0,0)〜y(7,7)の8行4列の和が32の倍数
になることを用いて、残りの4ビットy(3,7)
[5],y(5,7)[5],y(7,6)[5],y
(7,7)[5]を補完する。なお、4行8列、8行4
列の変換係数の和の計算は、下位5ビット目から下位3
ビット目の3ビットだけを計算すればよい。
例を示す流れ図である。処理87において、図18およ
び図19に示した手順により下位4ビット目および下位
3ビット目が補完された変換係数を用意し、変換係数y
(0,0)〜y(7,7)の下位5ビット目を表すブロ
ックあたり57ビットの情報y(0,0)[5],…,
y(0,7)[5],y(1,0)[5],…,y
(1,7)[5],y(2,0)[5],…,y(2,
7)[5],y(3,0)[5],…,y(3,6)
[5],y(4,0)[5],…,y(4,7)
[5],y(5,0)[5],…,y(5,6)
[5],y(6,0)[5],…,y(6,6)
[5],y(7,0)[5],…,y(7,2)
[5],y(7,4)[5]を入力する。次に、処理8
8において、入力の57ビットの情報を所定の変換係数
y(0,0)〜y(7,7)の下位5ビット目に設定す
る。未定ビットは0とする。処理89では、変換係数y
(0,0)〜y(7,7)の4行8列の和が32の倍数
になることを用いて、まずブロック辺部の3ビットy
(7,3)[5],y(7,5)[5],y(7,6)
[5]を補完し、次いで処理90において、変換係数y
(0,0)〜y(7,7)の8行4列の和が32の倍数
になることを用いて、残りの4ビットy(3,7)
[5],y(5,7)[5],y(7,6)[5],y
(7,7)[5]を補完する。なお、4行8列、8行4
列の変換係数の和の計算は、下位5ビット目から下位3
ビット目の3ビットだけを計算すればよい。
【0089】図21は、下位6ビット目の補完手順の一
例を示す流れ図である。処理91において、図18〜図
20に示した手順により下位5ビット目から下位3ビッ
ト目が補完された変換係数を用意し、変換係数y(0,
0)〜y(7,7)の下位6ビット目を表すブロックあ
たり63ビットの情報y(0,0)[6],…,y
(0,7)[6],y(1,0)[6],…,y(1,
7)[6],y(2,0)[6],…,y(2,7)
[6],y(3,0)[6],…,y(3,7)
[6],y(4,0)[6],…,y(4,7)
[6],y(5,0)[6],…,y(5,7)
[6],y(6,0)[6],…,y(6,7)
[6],y(7,0)[6],…,y(7,6)[6]
を入力する。次に、処理92において、入力の63ビッ
トの情報を所定の変換係数の下位6ビット目に設定す
る。未定ビットは0とする。処理93では、全変換係数
y(0,0)〜y(7,7)の和が64の倍数になるこ
とを用いて、欠けている1ビットy(7,7)[6]を
求める。なお、変換係数の和の計算は、下位6ビット目
から下位3ビット目の4ビットだけを計算すればよい。
例を示す流れ図である。処理91において、図18〜図
20に示した手順により下位5ビット目から下位3ビッ
ト目が補完された変換係数を用意し、変換係数y(0,
0)〜y(7,7)の下位6ビット目を表すブロックあ
たり63ビットの情報y(0,0)[6],…,y
(0,7)[6],y(1,0)[6],…,y(1,
7)[6],y(2,0)[6],…,y(2,7)
[6],y(3,0)[6],…,y(3,7)
[6],y(4,0)[6],…,y(4,7)
[6],y(5,0)[6],…,y(5,7)
[6],y(6,0)[6],…,y(6,7)
[6],y(7,0)[6],…,y(7,6)[6]
を入力する。次に、処理92において、入力の63ビッ
トの情報を所定の変換係数の下位6ビット目に設定す
る。未定ビットは0とする。処理93では、全変換係数
y(0,0)〜y(7,7)の和が64の倍数になるこ
とを用いて、欠けている1ビットy(7,7)[6]を
求める。なお、変換係数の和の計算は、下位6ビット目
から下位3ビット目の4ビットだけを計算すればよい。
【0090】可変長符号器57は、入力される変換係数
の上位ビットのビット幅が3ビット増え、補完情報がY
sup(2D)になることを除けば、可変長符号器37
と同じ構成にできる。補完情報Ysup(2D)は、変
換係数の上位ビットと分けて符号化する他に、上位ビッ
トに付けて符号化することもできる。すなわち、補完情
報の各ビットを変換係数での元のビット位置に置き、2
次元ビット削除器56で削除されたビットには0を埋
め、あるいは、ビットが削除されたところでは上位のビ
ットをシフトダウンして、変換係数として可変長符号化
を行う。補完情報Ysup(2D)が変換係数あたりち
ょうど3ビットであるので、例えば図15(a),
(b),(c)に示すように、3つのビット平面を作
り、変換係数に下位3ビットとして付け、可変長符号化
することもできる。
の上位ビットのビット幅が3ビット増え、補完情報がY
sup(2D)になることを除けば、可変長符号器37
と同じ構成にできる。補完情報Ysup(2D)は、変
換係数の上位ビットと分けて符号化する他に、上位ビッ
トに付けて符号化することもできる。すなわち、補完情
報の各ビットを変換係数での元のビット位置に置き、2
次元ビット削除器56で削除されたビットには0を埋
め、あるいは、ビットが削除されたところでは上位のビ
ットをシフトダウンして、変換係数として可変長符号化
を行う。補完情報Ysup(2D)が変換係数あたりち
ょうど3ビットであるので、例えば図15(a),
(b),(c)に示すように、3つのビット平面を作
り、変換係数に下位3ビットとして付け、可変長符号化
することもできる。
【0091】
【発明の効果】以上説明したように、本発明の1次元ア
ダマール変換符号化・復号化方法によれば、符号化時に
は、変換係数に対して、最下位ビットはブロックあたり
1ビットに、下位2ビット目はブロックあたり4ビット
に、下位3ビット目はブロックあたり7ビットに削減し
て記録あるいは伝送し、復号時には、変換係数の最下位
ビットを表すブロックあたり1ビットの情報から全変換
係数の最下位ビットを補完し、変換係数の下位2ビット
目を表すブロックあたり4ビットの情報から全変換係数
の下位2ビット目を補完し、変換係数の下位3ビット目
を表すブロックあたり7ビットの情報から全変換係数の
下位3ビット目を補完するようにしたことにより、変換
係数情報(変換係数+補完情報)を記録するのに必要な
メモリ、あるいは変換係数情報を伝送するのに必要な回
線容量を低減することができるという効果がある。
ダマール変換符号化・復号化方法によれば、符号化時に
は、変換係数に対して、最下位ビットはブロックあたり
1ビットに、下位2ビット目はブロックあたり4ビット
に、下位3ビット目はブロックあたり7ビットに削減し
て記録あるいは伝送し、復号時には、変換係数の最下位
ビットを表すブロックあたり1ビットの情報から全変換
係数の最下位ビットを補完し、変換係数の下位2ビット
目を表すブロックあたり4ビットの情報から全変換係数
の下位2ビット目を補完し、変換係数の下位3ビット目
を表すブロックあたり7ビットの情報から全変換係数の
下位3ビット目を補完するようにしたことにより、変換
係数情報(変換係数+補完情報)を記録するのに必要な
メモリ、あるいは変換係数情報を伝送するのに必要な回
線容量を低減することができるという効果がある。
【0092】また、本発明の1次元アダマール変換符号
化装置によれば、ブロック化手段,アダマール変換手
段,ビット削除手段および記録/伝送手段を設けたこと
により、前記1次元アダマール変換符号化・復号化方法
を実現する1次元アダマール変換符号化装置を容易に提
供することができるという効果がある。
化装置によれば、ブロック化手段,アダマール変換手
段,ビット削除手段および記録/伝送手段を設けたこと
により、前記1次元アダマール変換符号化・復号化方法
を実現する1次元アダマール変換符号化装置を容易に提
供することができるという効果がある。
【0093】さらに、本発明の1次元アダマール変換復
号化装置によれば、再生/受信手段,ビット補完手段,
アダマール逆変換手段および画像信号出力手段を設けた
ことにより、前記1次元アダマール変換符号化・復号化
方法を実現する1次元アダマール変換復号化装置を容易
に提供することができるという効果がある。
号化装置によれば、再生/受信手段,ビット補完手段,
アダマール逆変換手段および画像信号出力手段を設けた
ことにより、前記1次元アダマール変換符号化・復号化
方法を実現する1次元アダマール変換復号化装置を容易
に提供することができるという効果がある。
【0094】また、本発明の2次元アダマール変換符号
化・復号化方法によれば、符号化時には、一方向のアダ
マール変換処理後に、変換係数の最下位ビットは各グル
ープあたり1ビットに、下位2ビット目は各グループあ
たり4ビットに、下位3ビット目は各グループあたり7
ビットに削減し、他方向のアダマール変換処理後にも、
変換係数の最下位ビットは各グループあたり1ビット
に、下位2ビット目は各グループあたり4ビットに、下
位3ビット目は各グループあたり7ビットに削減して記
録あるいは伝送し、復号時には、他方向のアダマール逆
変換処理後に、変換係数の最下位ビットを表すグループ
あたり1ビットの情報から全変換係数の最下位ビットを
補完し、変換係数の下位2ビット目を表すグループあた
り4ビットの情報から全変換係数の下位2ビット目を補
完し、変換係数の下位3ビット目を表すグループあたり
7ビットの情報から全変換係数の下位3ビット目を補完
し、一方向のアダマール逆変換処理後にも、変換係数の
最下位ビットを表すグループあたり1ビットの情報から
全変換係数の最下位ビットを補完し、変換係数の下位2
ビット目を表すグループあたり4ビットの情報から全変
換係数の下位2ビット目を補完し、変換係数の下位3ビ
ット目を表すグループあたり7ビットの情報から全変換
係数の下位3ビット目を補完するようにしたことによ
り、変換係数情報を記録するのに必要なメモリ、あるい
は変換係数情報を伝送するのに必要な回線容量を低減す
ることができるという効果がある。
化・復号化方法によれば、符号化時には、一方向のアダ
マール変換処理後に、変換係数の最下位ビットは各グル
ープあたり1ビットに、下位2ビット目は各グループあ
たり4ビットに、下位3ビット目は各グループあたり7
ビットに削減し、他方向のアダマール変換処理後にも、
変換係数の最下位ビットは各グループあたり1ビット
に、下位2ビット目は各グループあたり4ビットに、下
位3ビット目は各グループあたり7ビットに削減して記
録あるいは伝送し、復号時には、他方向のアダマール逆
変換処理後に、変換係数の最下位ビットを表すグループ
あたり1ビットの情報から全変換係数の最下位ビットを
補完し、変換係数の下位2ビット目を表すグループあた
り4ビットの情報から全変換係数の下位2ビット目を補
完し、変換係数の下位3ビット目を表すグループあたり
7ビットの情報から全変換係数の下位3ビット目を補完
し、一方向のアダマール逆変換処理後にも、変換係数の
最下位ビットを表すグループあたり1ビットの情報から
全変換係数の最下位ビットを補完し、変換係数の下位2
ビット目を表すグループあたり4ビットの情報から全変
換係数の下位2ビット目を補完し、変換係数の下位3ビ
ット目を表すグループあたり7ビットの情報から全変換
係数の下位3ビット目を補完するようにしたことによ
り、変換係数情報を記録するのに必要なメモリ、あるい
は変換係数情報を伝送するのに必要な回線容量を低減す
ることができるという効果がある。
【0095】また、本発明の2次元アダマール変換符号
化装置によれば、ブロック化手段,第1のアダマール変
換手段,第1のビット削除手段,第2のアダマール変換
手段,第2のビット削除手段および記録/伝送手段を設
けたことにより、前記2次元アダマール変換符号化・復
号化方法を実現する2次元アダマール変換符号化装置を
容易に提供することができるという効果がある。
化装置によれば、ブロック化手段,第1のアダマール変
換手段,第1のビット削除手段,第2のアダマール変換
手段,第2のビット削除手段および記録/伝送手段を設
けたことにより、前記2次元アダマール変換符号化・復
号化方法を実現する2次元アダマール変換符号化装置を
容易に提供することができるという効果がある。
【0096】さらに、本発明の2次元アダマール変換復
号化装置によれば、再生/受信手段,第1のビット補完
手段,第1のアダマール逆変換手段,第2のビット補完
手段,第2のアダマール逆変換手段および画像信号出力
手段を設けたことにより、前記2次元アダマール変換符
号化・復号化方法を実現する2次元アダマール変換復号
化装置を容易に提供することができるという効果があ
る。
号化装置によれば、再生/受信手段,第1のビット補完
手段,第1のアダマール逆変換手段,第2のビット補完
手段,第2のアダマール逆変換手段および画像信号出力
手段を設けたことにより、前記2次元アダマール変換符
号化・復号化方法を実現する2次元アダマール変換復号
化装置を容易に提供することができるという効果があ
る。
【0097】さらに、本発明の2次元アダマール変換符
号化・復号化方法によれば、符号化時には、変換係数に
対して、最下位ビットはブロックあたり1ビットに、下
位2ビット目はブロックあたり7ビットに、下位3ビッ
ト目はブロックあたり22ビットに、下位4ビット目は
ブロックあたり7ビットに、下位3ビット目はブロック
あたり22ビットに、下位4ビット目はブロックあたり
42ビットに、下位5ビット目はブロックあたり57ビ
ットに、下位6ビット目はブロックあたり63ビットに
削減して記録あるいは伝送し、復号時には、変換係数の
最下位ビットを表すブロックあたり1ビットの情報から
全変換係数の最下位ビットを補完し、変換係数の下位2
ビット目を表すブロックあたり7ビットの情報から全変
換係数の下位2ビット目を補完し、変換係数の下位3ビ
ット目を表すブロックあたり22ビットの情報から全変
換係数の下位3ビット目を補完し、変換係数の下位4ビ
ット目を表すブロックあたり42ビットの情報と補完さ
れた下位3ビット目とを用いて全変換係数の下位4ビッ
ト目を補完し、変換係数の下位5ビット目を表すブロッ
クあたり57ビットの情報と補完された下位3ビット目
および下位4ビット目とを用いて全変換係数の下位5ビ
ット目を補完し、変換係数の下位6ビット目を表すブロ
ックあたり63ビットの情報と補完された下位3ビット
目,下位4ビット目および下位5ビット目とを用いて全
変換係数の下位6ビット目を補完するようにしたことに
より、変換係数情報を記録するのに必要なメモリ、ある
いは変換係数情報を伝送するのに必要な回線容量を低減
することができるとともに、アダマール変換の変換処理
方向を符号側と復号側とで無関係に設定できるという効
果がある。
号化・復号化方法によれば、符号化時には、変換係数に
対して、最下位ビットはブロックあたり1ビットに、下
位2ビット目はブロックあたり7ビットに、下位3ビッ
ト目はブロックあたり22ビットに、下位4ビット目は
ブロックあたり7ビットに、下位3ビット目はブロック
あたり22ビットに、下位4ビット目はブロックあたり
42ビットに、下位5ビット目はブロックあたり57ビ
ットに、下位6ビット目はブロックあたり63ビットに
削減して記録あるいは伝送し、復号時には、変換係数の
最下位ビットを表すブロックあたり1ビットの情報から
全変換係数の最下位ビットを補完し、変換係数の下位2
ビット目を表すブロックあたり7ビットの情報から全変
換係数の下位2ビット目を補完し、変換係数の下位3ビ
ット目を表すブロックあたり22ビットの情報から全変
換係数の下位3ビット目を補完し、変換係数の下位4ビ
ット目を表すブロックあたり42ビットの情報と補完さ
れた下位3ビット目とを用いて全変換係数の下位4ビッ
ト目を補完し、変換係数の下位5ビット目を表すブロッ
クあたり57ビットの情報と補完された下位3ビット目
および下位4ビット目とを用いて全変換係数の下位5ビ
ット目を補完し、変換係数の下位6ビット目を表すブロ
ックあたり63ビットの情報と補完された下位3ビット
目,下位4ビット目および下位5ビット目とを用いて全
変換係数の下位6ビット目を補完するようにしたことに
より、変換係数情報を記録するのに必要なメモリ、ある
いは変換係数情報を伝送するのに必要な回線容量を低減
することができるとともに、アダマール変換の変換処理
方向を符号側と復号側とで無関係に設定できるという効
果がある。
【0098】また、本発明の2次元アダマール変換符号
化装置によれば、ブロック化手段,2次元アダマール変
換手段,2次元ビット削除手段および記録/伝送手段を
設けたことにより、前記2次元アダマール変換符号化・
復号化方法を実現する2次元アダマール変換符号化装置
を容易に提供することができるという効果がある。
化装置によれば、ブロック化手段,2次元アダマール変
換手段,2次元ビット削除手段および記録/伝送手段を
設けたことにより、前記2次元アダマール変換符号化・
復号化方法を実現する2次元アダマール変換符号化装置
を容易に提供することができるという効果がある。
【0099】さらに、本発明の2次元アダマール変換復
号化装置によれば、再生/受信手段,2次元ビット補完
手段,2次元アダマール逆変換手段および画像信号出力
手段を設けたことにより、前記2次元アダマール変換符
号化・復号化方法を実現する2次元アダマール変換復号
化装置を容易に提供することができるという効果があ
る。
号化装置によれば、再生/受信手段,2次元ビット補完
手段,2次元アダマール逆変換手段および画像信号出力
手段を設けたことにより、前記2次元アダマール変換符
号化・復号化方法を実現する2次元アダマール変換復号
化装置を容易に提供することができるという効果があ
る。
【図1】本発明による画像信号の1次元アダマール変換
符号化・復号化方法の一実施例を示す流れ図である。
符号化・復号化方法の一実施例を示す流れ図である。
【図2】図1に示した画像信号の1次元アダマール変換
符号化・復号化方法が適用された1次元アダマール変換
符号化装置および1次元アダマール変換復号化装置の一
実施例を示すブロック図である。
符号化・復号化方法が適用された1次元アダマール変換
符号化装置および1次元アダマール変換復号化装置の一
実施例を示すブロック図である。
【図3】図2中のビット削除器の一構成例を示すブロッ
ク図である。
ク図である。
【図4】(a),(b),(c)は図3中のビット選択
器の構成例を示すブロック図である。
器の構成例を示すブロック図である。
【図5】図2中のビット復元器の一構成例を示すブロッ
ク図である。
ク図である。
【図6】(a),(b),(c)は図5中のビット補完
器の構成例を示すブロック図である。
器の構成例を示すブロック図である。
【図7】本発明による画像信号の2次元アダマール変換
符号化・復号化方法の一実施例を示す流れ図である。
符号化・復号化方法の一実施例を示す流れ図である。
【図8】図7に示した画像信号の2次元アダマール変換
符号化・復号化方法が適用された2次元アダマール変換
符号化装置および2次元アダマール変換復号化装置の一
実施例を示すブロック図である。
符号化・復号化方法が適用された2次元アダマール変換
符号化装置および2次元アダマール変換復号化装置の一
実施例を示すブロック図である。
【図9】本発明による画像信号の2次元アダマール変換
符号化・復号化方法の別の実施例を示す流れ図である。
符号化・復号化方法の別の実施例を示す流れ図である。
【図10】図9に示した画像信号の2次元アダマール変
換符号化・復号化方法が適用された2次元アダマール変
換符号化装置および2次元アダマール変換復号化装置の
別の実施例を示すブロック図である。
換符号化・復号化方法が適用された2次元アダマール変
換符号化装置および2次元アダマール変換復号化装置の
別の実施例を示すブロック図である。
【図11】図8中のビット削除器の一構成例を示すブロ
ック図である。
ック図である。
【図12】図8中のビット復元器の一構成例を示すブロ
ック図である。
ック図である。
【図13】(a),(b),(c)は図11中のビット
選択器でのビット選択の一例を示す図である。
選択器でのビット選択の一例を示す図である。
【図14】(d),(e),(f)は図11中のビット
選択器でのビット選択の一例を示す図である。
選択器でのビット選択の一例を示す図である。
【図15】図11中のビット選択器でのビットの詰め込
みの一例を示す図である。
みの一例を示す図である。
【図16】図12中のビット補完器での最下位ビットの
補完処理の一例を示す流れ図である。
補完処理の一例を示す流れ図である。
【図17】図12中のビット補完器での下位2ビット目
の補完処理の一例を示す流れ図である。
の補完処理の一例を示す流れ図である。
【図18】図12中のビット補完器での下位3ビット目
の補完処理の一例を示す流れ図である。
の補完処理の一例を示す流れ図である。
【図19】図12中のビット補完器での下位4ビット目
の補完処理の一例を示す流れ図である。
の補完処理の一例を示す流れ図である。
【図20】図12中のビット補完器での下位5ビット目
の補完処理の一例を示す流れ図である。
の補完処理の一例を示す流れ図である。
【図21】図12中のビット補完器での下位6ビット目
の補完処理の一例を示す流れ図である。
の補完処理の一例を示す流れ図である。
1 画像信号入力端子 2 バッファメモリ 3 アダマール変換器 4 ビット削除器 5 符号化信号出力端子 6 符号化信号入力端子 7 ビット復元器 8 アダマール逆変換器 9 バッファメモリ 10 画像信号出力端子 11 可変長符号器 12 可変長復号器 13,14,15 ビット選択器 17,18,19 ビット補完器 21〜25 排他的論理和器 31 画像信号入力端子 32 バッファメモリ 33 水平方向アダマール変換器 34 水平方向ビット削除器 35 垂直方向アダマール変換器 36 垂直方向ビット削除器 37 可変長符号器 38 符号化信号出力端子 41 符号化信号入力端子 42 可変長復号器 43 垂直方向ビット復元器 44 垂直方向アダマール逆変換器 45 水平方向ビット復元器 46 水平方向アダマール逆変換器 47 バッファメモリ 48 画像信号出力端子 51 画像信号入力端子 52 バッファメモリ 53 水平方向アダマール変換器 55 垂直方向アダマール変換器 56 2次元ビット削除器 57 可変長符号器 58 符号化信号出力端子 59 ビット選択器 61 符号化信号入力端子 62 可変長復号器 63 2次元ビット復元器 64 垂直方向アダマール逆変換器 66 水平方向アダマール逆変換器 67 バッファメモリ 68 画像信号出力端子 69 ビット補完器 S101 ブロック化ステップ S102 アダマール変換ステップ S103 ビット削除ステップ S104 記録/伝送ステップ S105 再生/受信ステップ S106 ビット補完ステップ S107 アダマール逆変換ステップ S108 画像信号出力ステップ S201 ブロック化ステップ S202 第1のアダマール変換ステップ S203 第1のビット削除ステップ S204 第2のアダマール変換ステップ S205 第2のビット削除ステップ S206 記録/伝送ステップ S207 再生/受信ステップ S208 第1のビット補完ステップ S209 第1のアダマール逆変換ステップ S210 第2のビット補完ステップ S211 第2のアダマール逆変換ステップ S212 画像信号出力ステップ S301 ブロック化ステップ S302 2次元アダマール変換ステップ S303 2次元ビット削除ステップ S304 記録/伝送ステップ S305 再生/受信ステップ S306 2次元ビット補完ステップ S307 2次元アダマール逆変換ステップ S308 画像信号出力ステップ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04N 1/41 B
Claims (9)
- 【請求項1】 入力画像信号を8画素毎にブロックにす
るブロック化ステップと、 このブロック化ステップでブロックにされた画素値に8
次アダマール変換を施して変換係数を得るアダマール変
換ステップと、 このアダマール変換ステップで得られた変換係数につい
て、最下位ビットから1ビット、下位2ビット目から4
ビット、下位3ビット目から7ビットを、ブロック内の
予め定めた位置から抽出して補完情報として出力すると
ともに、下位3ビットを削除した変換係数を出力するビ
ット削除ステップと、 このビット削除ステップで下位3ビットを削除された前
記変換係数および前記補完情報を記録あるいは伝送する
記録/伝送ステップと、 記録あるいは伝送された前記変換係数および前記補完情
報を再生あるいは受信する再生/受信ステップと、 この再生/受信ステップで再生あるいは受信された前記
補完情報より前記変換係数の最下位ビットを表すブロッ
クあたり1ビットの情報から全変換係数の最下位ビット
を補完し、変換係数の下位2ビット目を表すブロックあ
たり4ビットの情報から全変換係数の下位2ビット目を
補完し、変換係数の下位3ビット目を表すブロックあた
り7ビットの情報から全変換係数の下位3ビット目を補
完するビット補完ステップと、 このビット補完ステップで下位3ビットを補完された変
換係数に8次アダマール逆変換を施して画素値を得るア
ダマール逆変換ステップと、 このアダマール逆変換ステップで得られた画素値を8画
素に並べて画像信号として出力する画像信号出力ステッ
プとを含むことを特徴とする画像信号の1次元アダマー
ル変換符号化・復号化方法。 - 【請求項2】 入力画像信号を8画素毎にブロックにす
るブロック化手段と、 このブロック化手段によりブロックにされた画素値に8
次アダマール変換を施して変換係数を得るアダマール変
換手段と、 このアダマール変換手段により得られた変換係数につい
て、最下位ビットから1ビット、下位2ビット目から4
ビット、下位3ビット目から7ビットを、ブロック内の
予め定めた位置から抽出して補完情報として出力すると
ともに、下位3ビットを削除した変換係数を出力するビ
ット削除手段と、 このビット削除手段により出力された前記変換係数およ
び前記補完情報を記録あるいは伝送する記録/伝送手段
とを有することを特徴とする画像信号の1次元アダマー
ル変換符号化装置。 - 【請求項3】 記録あるいは伝送された変換係数および
補完情報を再生あるいは受信する再生/受信手段と、 前記補完情報のうちの変換係数の最下位ビットを表すブ
ロックあたり1ビットの情報から全変換係数の最下位ビ
ットを補完し、前記補完情報のうちの変換係数の下位2
ビット目を表すブロックあたり4ビットの情報から全変
換係数の下位2ビット目を補完し、前記補完情報のうち
の変換係数の下位3ビット目を表すブロックあたり7ビ
ットの情報から全変換係数の下位3ビット目を補完する
ビット補完手段と、 このビット補完手段により下位3ビットが補完された変
換係数に8次アダマール逆変換を施して画素値を得るア
ダマール逆変換手段と、 このアダマール逆変換手段により得られた画素値を8画
素に並べて画像信号として出力する画像信号出力手段と
を有することを特徴とする画像信号の1次元アダマール
変換復号化装置。 - 【請求項4】 入力画像信号を8画素8ライン毎にブロ
ックにするブロック化ステップと、 このブロック化ステップでブロックにされた画素値をさ
らに行または列のいずれかの方向に8つのグループに分
け、各グループの画素値に8次アダマール変換を施して
第1の変換係数群を得る第1のアダマール変換ステップ
と、 この第1のアダマール変換ステップで得られた前記第1
の変換係数群について、変換係数の最下位ビットは各グ
ループあたり1ビットに、下位2ビット目は各グループ
あたり4ビットに、下位3ビット目は各グループあたり
7ビットに削減して、以上ブロックあたり合計96ビッ
トを第1の補完情報として出力するとともに、下位3ビ
ットを削除した第2の変換係数群を出力する第1のビッ
ト削除ステップと、 この第1のビット削除ステップにより出力される前記第
2の変換係数群について、同じ周波数成分を表す変換係
数をブロック内でまとめ直して8つの新しいグループを
得、新しいグループの各々に属する変換係数に8次アダ
マール変換を施して第3の変換係数群を得る第2のアダ
マール変換ステップと、 この第2のアダマール変換ステップで得られた前記第3
の変換係数群について、変換係数の最下位ビットは各グ
ループあたり1ビットに、下位2ビット目は各グループ
あたり4ビットに、下位3ビット目は各グループあたり
7ビットに削減して、以上ブロックあたり合計96ビッ
トを第2の補完情報として出力するとともに、下位3ビ
ットを削除した第4の変換係数群を出力する第2のビッ
ト削除ステップと、 この第2のビット削除ステップにより出力される前記第
4の変換係数群と前記第1の補完情報および前記第2の
補完情報とを記録あるいは伝送する記録/伝送ステップ
と、 記録あるいは伝送された前記第4の変換係数群と前記第
1の補完情報および前記第2の補完情報とを再生あるい
は受信する再生/受信ステップと、 この再生/受信ステップで得られた前記第2の補完情報
に従って前記第4の変換係数群をグループ分けした後に
グループ毎に、変換係数の最下位ビットを表すグループ
あたり1ビットの情報から全変換係数の最下位ビットを
補完し、変換係数の下位2ビット目を表すグループあた
り4ビットの情報から全変換係数の下位2ビット目を補
完し、変換係数の下位3ビット目を表すグループあたり
7ビットの情報から全変換係数の下位3ビット目を補完
して前記第3の変換係数群を復元する第1のビット補完
ステップと、 この第1のビット補完ステップで復元された前記第3の
変換係数群にグループ毎に8次アダマール逆変換を施し
て前記第2の変換係数群を得る第1のアダマール逆変換
ステップと、 この第1のアダマール逆変換ステップで得られた前記第
2の変換係数群について、グループ内の位置が同じ変換
係数をブロック内でまとめ直して、8つの新しいグルー
プを得、これにより得られる各グループの変換係数につ
いて、前記再生/受信ステップで得られた前記第1の補
完情報に従って、変換係数の最下位ビットを表すグルー
プあたり1ビットの情報から全変換係数の最下位ビット
を補完し、変換係数の下位2ビット目を表すグループあ
たり4ビットの情報から全変換係数の下位2ビット目を
補完し、変換係数の下位3ビット目を表すグループあた
り7ビットの情報から全変換係数の下位3ビット目を補
完して前記第1の変換係数群を復元する第2のビット補
完ステップと、 この第2のビット補完ステップで復元された前記第1の
変換係数群にグループ毎に8次アダマール逆変換を施し
て画素値を得る第2のアダマール逆変換ステップと、 この第2のアダマール逆変換ステップで得られた画素値
を8画素8ラインに並べて画像信号として出力する画像
信号出力ステップとを含むことを特徴とする画像信号の
2次元アダマール変換符号化・復号化方法。 - 【請求項5】 入力画像信号を8画素8ライン毎にブロ
ックにするブロック化手段と、 このブロック化手段によりブロックにされた画素値をさ
らに行または列のいずれかの方向に8つのグループに分
け、各グループの画素値に8次アダマール変換を施して
第1の変換係数群を得る第1のアダマール変換手段と、 この第1のアダマール変換手段により得られた前記第1
の変換係数群について、変換係数の最下位ビットは各グ
ループあたり1ビットに、下位2ビット目は各グループ
あたり4ビットに、下位3ビット目は各グループあたり
7ビットに削減して、以上ブロックあたり合計96ビッ
トを第1の補完情報として出力するとともに、下位3ビ
ットを削除した第2の変換係数群を出力する第1のビッ
ト削除手段と、 この第1のビット削除手段により出力される前記第2の
変換係数群について、同じ周波数成分を表す変換係数を
ブロック内でまとめ直して8つのグループに再編成し、
再編成した各グループの変換係数に8次アダマール変換
を施して第3の変換係数群を得る第2のアダマール変換
手段と、 この第2のアダマール変換手段により得られた前記第3
の変換係数群について、変換係数の最下位ビットは各グ
ループあたり1ビットに、下位2ビット目は各グループ
あたり4ビットに、下位3ビット目は各グループあたり
7ビットに削減して、以上ブロックあたり合計96ビッ
トを第2の補完情報として出力するとともに、下位3ビ
ットを削除した第4の変換係数群を出力する第2のビッ
ト削除手段と、 この第2のビット削除手段により出力される前記第4の
変換係数群と前記第1の補完情報および前記第2の補完
情報とを記録あるいは伝送する記録/伝送手段とを有す
ることを特徴とする画像信号の2次元アダマール変換符
号化装置。 - 【請求項6】 記録あるいは伝送された第1の変換係数
群および2組の補完情報を再生あるいは受信する再生/
受信手段と、 前記2組の補完情報のうちの1組に従って、前記第1の
変換係数群を変換係数8個を1つのグループとして8つ
のグループに分けた後にグループ毎に、変換係数の最下
位ビットを表すグループあたり1ビットの情報から全変
換係数の最下位ビットを補完し、変換係数の下位2ビッ
ト目を表すグループあたり4ビットの情報から全変換係
数の下位2ビット目を補完し、変換係数の下位3ビット
目を表すグループあたり7ビットの情報から全変換係数
の下位3ビット目を補完する第1のビット補完手段と、 この第1のビット補完手段により下位3ビットを補完さ
れた第2の変換係数群にビット補完時のグループ毎に8
次アダマール逆変換を施して第3の変換係数群を得る第
1のアダマール逆変換手段と、 前記2組の補完情報の残りの1組に従って、前記第1の
アダマール逆変換手段により得られた前記第3の変換係
数群を8つのグループに分けた後にグループ毎に、変換
係数の最下位ビットを表すグループあたり1ビットの情
報から全変換係数の最下位ビットを補完し、変換係数の
下位2ビット目を表すグループあたり4ビットの情報か
ら全変換係数の下位2ビット目を補完し、変換係数の下
位3ビット目を表すグループあたり7ビットの情報から
全変換係数の下位3ビット目を補完する第2のビット補
完手段と、 この第2のビット補完手段により下位3ビットが補完さ
れた第4の変換係数群に第2のビット補完時のグループ
毎に8次アダマール逆変換を施して画素値を得る第2の
アダマール逆変換手段と、 この第2のアダマール逆変換手段により得られた画素値
を8画素8ラインに並べて画像信号として出力する画像
信号出力手段とを有することを特徴とする画像信号の2
次元アダマール変換復号化装置。 - 【請求項7】 入力画像信号を8画素8ライン毎にブロ
ックにするブロック化ステップと、 このブロック化ステップでブロックにされた各ブロック
の画素値に縦横分離型2次元8×8次のアダマール変換
を施して第1の変換係数群を得る2次元アダマール変換
ステップと、 この2次元アダマール変換ステップで得られた前記第1
の変換係数群について、変換係数の最下位ビットはブロ
ックあたり1ビットに、下位2ビット目はブロックあた
り7ビットに、下位3ビット目はブロックあたり22ビ
ットに、下位4ビット目はブロックあたり42ビット
に、下位5ビット目はブロックあたり57ビットに、下
位6ビット目はブロックあたり63ビットに削減して、
以上ブロックあたり合計192ビットを補完情報として
出力するとともに、下位6ビットを削除した第2の変換
係数群を出力する2次元ビット削除ステップと、 この2次元ビット削除ステップで下位6ビットが削除さ
れた前記第2の変換係数群および前記補完情報を記録あ
るいは伝送する記録/伝送ステップと、 記録あるいは伝送された前記第2の変換係数群および前
記補完情報を再生あるいは受信する再生/受信ステップ
と、 この再生/受信ステップで再生あるいは受信された前記
第2の変換係数群について、前記補完情報より変換係数
の最下位ビットを表すブロックあたり1ビットの情報か
ら全変換係数の最下位ビットを補完し、変換係数の下位
2ビット目を表すブロックあたり7ビットの情報から全
変換係数の下位2ビット目を補完し、変換係数の下位3
ビット目を表すブロックあたり22ビットの情報から全
変換係数の下位3ビット目を補完し、変換係数の下位4
ビット目を表すブロックあたり42ビットの情報と前記
補完された下位3ビット目とを用いて全変換係数の下位
4ビット目を補完し、変換係数の下位5ビット目を表す
ブロックあたり57ビットの情報と前記補完された下位
3ビット目および下位4ビット目とを用いて全変換係数
の下位5ビット目を補完し、変換係数の下位6ビット目
を表すブロックあたり63ビットの情報と前記補完され
た下位3ビット目,下位4ビット目および下位5ビット
目とを用いて全変換係数の下位6ビット目を補完して前
記第1の変換係数群を復元する2次元ビット補完ステッ
プと、 この2次元ビット補完ステップで復元された前記第1の
変換係数群に縦横分離型2次元8×8次のアダマール逆
変換を施して画素値を得る2次元アダマール逆変換ステ
ップと、 この2次元アダマール逆変換ステップで得られた画素値
を8画素8ラインに並べて画像信号として出力する画像
信号出力ステップとを含むことを特徴とする画像信号の
2次元アダマール変換符号化・復号化方法。 - 【請求項8】 入力画像信号を8画素8ライン毎にブロ
ックにするブロック化手段と、 このブロック化手段によりブロックにされた各ブロック
の画素値に縦横分離型2次元8×8次のアダマール変換
を施して第1の変換係数群を得る2次元アダマール変換
手段と、 この2次元アダマール変換手段により得られた前記第1
の変換係数群について、変換係数の最下位ビットから1
ビット、下位2ビット目から7ビット、下位3ビット目
から22ビット、下位4ビット目から42ビット、下位
5ビット目から57ビット、下位6ビット目から63ビ
ットをブロック内の予め定めた位置から抽出して補完情
報として出力するとともに、下位6ビットを削除した第
2の変換係数群を出力する2次元ビット削除手段と、 この2次元ビット削除手段により出力される下位6ビッ
トを削除した前記第2の変換係数群および前記補完情報
を記録あるいは伝送する記録/伝送手段とを有すること
を特徴とする画像信号の2次元アダマール変換符号化装
置。 - 【請求項9】 記録あるいは伝送された第1の変換係数
群および補完情報を再生あるいは受信する再生/受信手
段と、 この再生/受信手段により再生あるいは受信された前記
第1の変換係数群について、前記補完情報のうちの変換
係数の最下位ビットを表すブロックあたり1ビットの情
報から全変換係数の最下位ビットを補完し、前記補完情
報のうちの変換係数の下位2ビット目を表すブロックあ
たり7ビットの情報から全変換係数の下位2ビット目を
補完し、前記補完情報のうちの変換係数の下位3ビット
目を表すブロックあたり22ビットの情報から全変換係
数の下位3ビット目を補完し、前記補完情報のうちの変
換係数の下位4ビット目を表すブロックあたり42ビッ
トの情報と前記補完された下位3ビット目とを用いて全
変換係数の下位4ビット目を補完し、前記補完情報のう
ちの変換係数の下位5ビット目を表すブロックあたり5
7ビットの情報と前記補完された下位3ビット目および
下位4ビット目とを用いて全変換係数の下位5ビット目
を補完し、前記補完情報のうちの変換係数の下位6ビッ
ト目を表すブロックあたり63ビットの情報と前記補完
された下位3ビット目,下位4ビット目および下位5ビ
ット目とを用いて全変換係数の下位6ビット目を補完す
る2次元ビット補完手段と、 前記2次元ビット補完手段により下位6ビットが補完さ
れた第2の変換係数群に縦横分離型2次元8×8次のア
ダマール逆変換を施して画素値を得る2次元アダマール
逆変換手段と、 この2次元アダマール逆変換手段により得られる画素値
を8画素8ラインに並べて画像信号として出力する画像
信号出力手段とを有することを特徴とする画像信号の2
次元アダマール変換復号化装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3313595A JP3033671B2 (ja) | 1995-01-30 | 1995-01-30 | 画像信号のアダマール変換符号化・復号化方法およびその装置 |
CA 2168174 CA2168174C (en) | 1995-01-30 | 1996-01-26 | Hadamard transform coding/decoding method and apparatus for image signals |
DE69621855T DE69621855T2 (de) | 1995-01-30 | 1996-01-26 | Verfahren und Vorrichtung zur Hadamard-Transformationskodierung/-dekodierung von Bildsignalen |
EP19960101119 EP0724364B1 (en) | 1995-01-30 | 1996-01-26 | Hadamard transform coding/decoding method and apparatus for image signals |
US08/593,527 US5805293A (en) | 1995-01-30 | 1996-01-30 | Hadamard transform coding/decoding method and apparatus for image signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3313595A JP3033671B2 (ja) | 1995-01-30 | 1995-01-30 | 画像信号のアダマール変換符号化・復号化方法およびその装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08205160A true JPH08205160A (ja) | 1996-08-09 |
JP3033671B2 JP3033671B2 (ja) | 2000-04-17 |
Family
ID=12378163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3313595A Expired - Fee Related JP3033671B2 (ja) | 1995-01-30 | 1995-01-30 | 画像信号のアダマール変換符号化・復号化方法およびその装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5805293A (ja) |
EP (1) | EP0724364B1 (ja) |
JP (1) | JP3033671B2 (ja) |
CA (1) | CA2168174C (ja) |
DE (1) | DE69621855T2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6009211A (en) * | 1996-12-13 | 1999-12-28 | Nec Corporation | Hadamard transform coefficient predictor |
US6445414B1 (en) | 1996-12-18 | 2002-09-03 | Nec Corporation | Solid-state image pickup device having vertical overflow drain and resistive gate charge transfer device and method of controlling thereof |
US7188132B2 (en) | 2001-12-25 | 2007-03-06 | Canon Kabushiki Kaisha | Hadamard transformation method and apparatus |
JP2010503254A (ja) * | 2006-08-30 | 2010-01-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データ信号を符号化する装置及び方法、並びにデータ信号を復号化する装置及び方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6157740A (en) * | 1997-11-17 | 2000-12-05 | International Business Machines Corporation | Compression/decompression engine for enhanced memory storage in MPEG decoder |
AUPP248498A0 (en) * | 1998-03-20 | 1998-04-23 | Canon Kabushiki Kaisha | A method and apparatus for encoding and decoding an image |
US6393154B1 (en) | 1999-11-18 | 2002-05-21 | Quikcat.Com, Inc. | Method and apparatus for digital image compression using a dynamical system |
EP1189447A3 (en) * | 2000-09-19 | 2004-11-17 | Matsushita Electric Industrial Co., Ltd. | Image signal transmitter |
US6898311B2 (en) * | 2001-10-26 | 2005-05-24 | Jeffrey A. Whitehead | Digital image transmission with compression and decompression |
KR100703774B1 (ko) * | 2005-04-13 | 2007-04-06 | 삼성전자주식회사 | 인트라 코딩을 선택적으로 적용하여 인트라 bl 예측모드의 비디오 신호를 인코딩 및 디코딩하는 방법 및 장치 |
WO2006109985A1 (en) * | 2005-04-13 | 2006-10-19 | Samsung Electronics Co., Ltd. | Method and apparatus for encoding and decoding video signals in intra-base-layer prediction mode by selectively applying intra-coding |
TWI360341B (en) * | 2007-11-26 | 2012-03-11 | Univ Nat Kaohsiung Applied Sci | Data encryption method using discrete fractional h |
AU2011203169C1 (en) | 2011-06-29 | 2014-07-17 | Canon Kabushiki Kaisha | Compression of high bit-depth images |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3138816A1 (de) * | 1981-09-30 | 1983-04-14 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Anordnung zum speichern oder uebertragen und zum rueckgewinnen von bildsignalen |
JPH0262993A (ja) * | 1988-08-29 | 1990-03-02 | Mc Sci:Kk | 位置検出型放射線検出装置及びその調整方法 |
JP2973675B2 (ja) * | 1991-07-22 | 1999-11-08 | 日本電気株式会社 | 可変レート伝送に適した符号化復号方式及び装置 |
-
1995
- 1995-01-30 JP JP3313595A patent/JP3033671B2/ja not_active Expired - Fee Related
-
1996
- 1996-01-26 DE DE69621855T patent/DE69621855T2/de not_active Expired - Fee Related
- 1996-01-26 CA CA 2168174 patent/CA2168174C/en not_active Expired - Fee Related
- 1996-01-26 EP EP19960101119 patent/EP0724364B1/en not_active Expired - Lifetime
- 1996-01-30 US US08/593,527 patent/US5805293A/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6009211A (en) * | 1996-12-13 | 1999-12-28 | Nec Corporation | Hadamard transform coefficient predictor |
US6445414B1 (en) | 1996-12-18 | 2002-09-03 | Nec Corporation | Solid-state image pickup device having vertical overflow drain and resistive gate charge transfer device and method of controlling thereof |
US7188132B2 (en) | 2001-12-25 | 2007-03-06 | Canon Kabushiki Kaisha | Hadamard transformation method and apparatus |
JP2010503254A (ja) * | 2006-08-30 | 2010-01-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データ信号を符号化する装置及び方法、並びにデータ信号を復号化する装置及び方法 |
Also Published As
Publication number | Publication date |
---|---|
CA2168174A1 (en) | 1996-07-31 |
EP0724364A2 (en) | 1996-07-31 |
DE69621855T2 (de) | 2003-01-16 |
CA2168174C (en) | 2000-04-11 |
DE69621855D1 (de) | 2002-07-25 |
EP0724364A3 (en) | 1998-04-01 |
EP0724364B1 (en) | 2002-06-19 |
JP3033671B2 (ja) | 2000-04-17 |
US5805293A (en) | 1998-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3978478B2 (ja) | 推定画素値により固定速度のブロック単位の画像圧縮を行うための装置及び方法 | |
US5177796A (en) | Image data processing of correlated images | |
JPH03192876A (ja) | 画像符号化装置 | |
JPH0824341B2 (ja) | 画像データ符号化方法 | |
JPH08205160A (ja) | 画像信号のアダマール変換符号化・復号化方法およびその装置 | |
KR100944928B1 (ko) | 버터플라이 프로세서를 이용하여 이산 코사인 변환을인코딩하고 계산하는 장치 및 방법 | |
US6870885B2 (en) | Apparatus and method for decoding and computing a discrete cosine transform using a butterfly processor | |
AU2002259268A1 (en) | Apparatus and method for encoding and computing a discrete cosine transform using a butterfly processor | |
US6396955B1 (en) | Image compression and expansion device | |
US6912070B1 (en) | Sub-optimal variable length coding | |
JP2002044662A (ja) | データ符号化装置及び符号化方法並びにデータ復号化装置及び復号化方法 | |
JP3392949B2 (ja) | 画像圧縮装置および画像伸張装置 | |
JP2527352B2 (ja) | ベクトル量子化による画像デ―タの圧縮装置 | |
JP2614325B2 (ja) | 画像データ符号化方式及び符号データ読出し処理方式 | |
JP3065393B2 (ja) | 画像データ復元方法および画像データ復元装置 | |
JPH04271664A (ja) | 画像データ圧縮装置および画像データ復元装置 | |
Dennis | Optimal block encoding and optimal entropy for lossless image compression | |
JPH04255169A (ja) | 階層復元方式 | |
JPH05207288A (ja) | 画像符号化装置及び画像復号化装置 | |
JPH02214261A (ja) | 符号データ格納・読出方式 | |
JPH0779427B2 (ja) | 多値画像の高能率圧縮符号化装置 | |
JPH06164944A (ja) | 画像データの圧縮方法およびその装置ならびに画像データの復元方法およびその装置 | |
JPH03243066A (ja) | 画像符号化方式 | |
JPH0583562A (ja) | 画像データ符号化装置 | |
JPH01213068A (ja) | 画像符号化伝送方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |