JPH08202646A - Input and output controller - Google Patents
Input and output controllerInfo
- Publication number
- JPH08202646A JPH08202646A JP937495A JP937495A JPH08202646A JP H08202646 A JPH08202646 A JP H08202646A JP 937495 A JP937495 A JP 937495A JP 937495 A JP937495 A JP 937495A JP H08202646 A JPH08202646 A JP H08202646A
- Authority
- JP
- Japan
- Prior art keywords
- endian
- data
- address
- bus
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4013—Coupling between buses with data restructuring with data re-ordering, e.g. Endian conversion
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はＩ／Ｏコントローラに関
し、特にメインプロセッサとＩ／Ｏ（入出力）装置との
間のデータ変換を行うＩ／Ｏコントローラのエンディア
ン変換方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an I / O controller, and more particularly to an endian conversion system of an I / O controller for converting data between a main processor and an I / O (input / output) device.
【０００２】[0002]
【従来の技術】従来、Ｉ／Ｏコントローラにおいては、
メインプロセッサが接続された上位バスと、複数のＩ／
Ｏ（入出力）装置が接続されたＩ／Ｏバスとを接続し、
メインプロセッサと複数のＩ／Ｏ装置との間のデータ変
換を行っている。2. Description of the Related Art Conventionally, in an I / O controller,
A high-order bus to which the main processor is connected and a plurality of I / Os
Connects to the I / O bus to which the O (input / output) device is connected,
Data conversion is performed between the main processor and a plurality of I / O devices.
【０００３】この場合、Ｉ／Ｏバスに接続された複数の
Ｉ／Ｏ装置のエンディアン方式が異なっていれば、つま
りワードサイズのデータの上位バイト及び下位バイトの
並べ方を示すエンディアンが異なるＩ／Ｏ装置が同一シ
ステム上に混在していれば、そのエンディアンの違いを
吸収するためにＩ／Ｏ装置各々へのアドレス信号線を反
転させて接続したり、特定のＩ／Ｏ装置へのデータのみ
をスワップさせたりしている。In this case, if a plurality of I / O devices connected to the I / O bus have different endian systems, that is, I / Os having different endian indicating the arrangement of the upper byte and the lower byte of word size data. If devices are mixed in the same system, in order to absorb the difference in endian, the address signal lines to each I / O device are inverted and connected, or only the data to a specific I / O device is connected. I'm swapping.
【０００４】ここで、エンディアン方式としてはワード
サイズのデータをメモリに書込む際に上位バイトをアド
レスの若い方に書込み、下位バイトをアドレスの高い方
に書込むビッグエンディアン方式と、ワードサイズのデ
ータをメモリに書込む際に下位バイトをアドレスの若い
方に書込み、上位バイトをアドレスの高い方に書込むリ
トルエンディアン方式とがある。このエンディアン方式
については、特開平３−１６０５５０号公報に詳述され
ている。Here, as the endian method, when writing word-sized data to a memory, the upper byte is written to the younger one of the addresses, and the lower byte is written to the higher one of the addresses, and the word-sized data. When writing to the memory, there is a little endian method in which the lower byte is written to the younger address and the upper byte is written to the higher address. This endian method is described in detail in Japanese Patent Laid-Open No. 3-160550.
【０００５】上記のエンディアン方式が異なるシステム
とは、例えばビッグエンディアン方式のＩ／Ｏ装置とリ
トルエンディアン方式のＩ／Ｏ装置とが同一システム上
に混在しているシステムを指している。The above-mentioned system having a different endian system means, for example, a system in which a big endian system I / O device and a little endian system I / O device are mixed on the same system.
【０００６】また、ソフトウェア設計を行う場合には、
Ｉ／Ｏ装置が本来持つ固有なアドレスではなく、Ｉ／Ｏ
装置毎にアクセスするアドレスをエンディアン変換して
からアクセスを行わなければならないという問題ととも
に、さらにアクセス長の制限等の問題が生じている。[0006] When designing software,
I / O, not the unique address that the I / O device originally has
Along with the problem that the address to be accessed for each device has to be endian-converted before the access, there are problems such as the limitation of the access length.
【０００７】[0007]
【発明が解決しようとする課題】上述したように、ビッ
グエンディアン方式のＩ／Ｏ装置とリトルエンディアン
方式のＩ／Ｏ装置とが同一システム上に混在しているシ
ステムを設計する場合にはエンディアンの違いから同一
バスに接続されるＩ／Ｏ装置であるにもかかわらず、Ｉ
／Ｏ装置毎にアドレス信号線の接続やデータバスの制御
等を行わなければならない。As described above, when designing a system in which big endian I / O devices and little endian I / O devices are mixed on the same system, I / O devices connected to the same bus due to differences
It is necessary to connect the address signal lines and control the data bus for each I / O device.
【０００８】また、上記のようなシステムで動作するソ
フトウェアではＩ／Ｏ装置へのアクセスのアドレスをエ
ンディアン変換したアドレスでアクセスする等の制御が
必要となる。Further, the software operating in the system as described above requires control such as access using an endian-converted address for accessing the I / O device.
【０００９】そこで、本発明の目的は上記の問題点を解
消し、エンディアン方式の異なるＩ／Ｏ装置を同一シス
テム上に容易に接続することができ、Ｉ／Ｏ装置毎のエ
ンディアン方式を考慮することなくソフトウェア設計を
行うことができるＩ／Ｏコントローラを提供することに
ある。Therefore, an object of the present invention is to solve the above problems and to allow I / O devices having different endian systems to be easily connected to the same system, and to consider the endian system for each I / O device. An object of the present invention is to provide an I / O controller that can perform software design without any need.
【００１０】[0010]
【課題を解決するための手段】本発明によるＩ／Ｏコン
トローラは、中央処理装置が接続された上位バスと、ビ
ックエンディアン方式の入出力装置及びリトルエンディ
アン方式の入出力装置が接続された入出力バスとを接続
するＩ／Ｏコントローラであって、前記入出力装置各々
を特定するアドレス情報に対応付けて前記入出力装置各
々のエンディアン方式に応じて設定されかつデータのビ
ット単位の入替えを行うか否かを示すエンディアン属性
を格納する格納手段と、前記上位バス上のアドレス情報
を基に前記格納手段の前記エンディアン属性を参照する
参照手段と、前記参照手段の参照結果を基に前記上位バ
ス上のデータのビット単位の入替えを行う入替え手段と
を備えている。The I / O controller according to the present invention is an input / output device in which a high-order bus to which a central processing unit is connected, a big endian type input / output device and a little endian type input / output device are connected. An I / O controller for connecting to a bus, which is set according to the endian system of each of the input / output devices in association with the address information for specifying each of the input / output devices, and is used for exchanging data in bit units Storage means for storing an endian attribute indicating whether or not, reference means for referring to the endian attribute of the storage means on the basis of address information on the upper bus; and on the upper bus for the reference result of the reference means. And a replacement means for replacing the data in bit units.
【００１１】本発明による他のＩ／Ｏコントローラは、
上記の構成のほかに、前記上位バス上のアドレス情報を
保持するアドレス情報保持手段と、前記上位バス上のデ
ータを保持するデータ保持手段とを具備している。Another I / O controller according to the present invention is
In addition to the above configuration, it is provided with address information holding means for holding address information on the upper bus and data holding means for holding data on the upper bus.
【００１２】[0012]
【作用】ビッグエンディアン方式のＩ／Ｏ装置とリトル
エンディアン方式のＩ／Ｏ装置とが混在するシステムに
おいて、プロセッサとＩ／Ｏ装置との間でデータ授受を
行う場合、プロセッサからＩ／Ｏ装置へのＩ／Ｏアドレ
ス及びデータはＩ／Ｏコントローラでラッチされる。In a system in which a big endian type I / O device and a little endian type I / O device coexist, when data is transferred between the processor and the I / O device, the processor transfers the data to the I / O device. The I / O address and data of the above are latched by the I / O controller.
【００１３】このラッチされたＩ／Ｏアドレスは比較器
によってＩ／Ｏコントローラ内のエンディアン変換テー
ブルのアドレスフィールドと比較され、一致するＩ／Ｏ
アドレスの検索が行われる。この場合、エンディアン変
換テーブルの内容はシステムに実装されているＩ／Ｏ装
置に適合するようシステムセットアップ時に設定されて
いる。The latched I / O address is compared with the address field of the endian conversion table in the I / O controller by the comparator, and the matching I / O address is obtained.
The address is searched. In this case, the contents of the endian conversion table are set at system setup so as to be compatible with the I / O device installed in the system.
【００１４】エンディアン変換器は比較器でヒットした
エンディアン変換テーブルのエントリのエンディアン属
性のビットがセットされていなければラッチされたデー
タのスワップを行い、エンディアン属性のビットがセッ
トされていればラッチされたデータをスルーしてＩ／Ｏ
バスに出力する。The endian converter swaps the latched data if the endian attribute bit of the entry of the endian conversion table hit by the comparator is not set, and if the endian attribute bit is set, it is latched. I / O through data
Output to the bus.
【００１５】これによって、エンディアンを意識するこ
となくＩ／Ｏ装置をアクセスすることが可能となる。よ
って、エンディアン方式の異なるＩ／Ｏ装置を同一シス
テム上に容易に接続することが可能となり、Ｉ／Ｏ装置
毎のエンディアン方式を考慮することなくソフトウェア
設計が可能となる。With this, it becomes possible to access the I / O device without being aware of the endian. Therefore, it becomes possible to easily connect I / O devices of different endian systems on the same system, and software design is possible without considering the endian system of each I / O device.
【００１６】[0016]
【実施例】次に、本発明の一実施例について図面を参照
して説明する。Next, an embodiment of the present invention will be described with reference to the drawings.
【００１７】図１は本発明の一実施例の構成を示すブロ
ック図であり、図２は本発明の一実施例のシステム構成
を示すブロック図である。これらの図において、Ｉ／Ｏ
コントローラ１はメインプロセッサ４が接続された上位
バス１００と、リトルエンディアン方式のＩ／Ｏ装置２
及びビッグエンディアン方式のＩ／Ｏ装置３が夫々接続
されたＩ／Ｏバス１１０とを接続している。FIG. 1 is a block diagram showing a configuration of an embodiment of the present invention, and FIG. 2 is a block diagram showing a system configuration of an embodiment of the present invention. In these figures, I / O
The controller 1 includes a host bus 100 to which the main processor 4 is connected and a little endian I / O device 2
And an I / O bus 110 to which the big-endian I / O device 3 is connected.
【００１８】また、Ｉ／Ｏコントローラ１はアドレスラ
ッチ回路１０と、データラッチ回路１１と、比較器１２
と、エンディアン変換テーブル１３と、エンディアン変
換器１４とから構成されている。The I / O controller 1 includes an address latch circuit 10, a data latch circuit 11, and a comparator 12.
And an endian conversion table 13 and an endian converter 14.
【００１９】アドレスラッチ回路１０は上位バス１００
に接続されたメインプロセッサ４からのＩ／Ｏアドレス
をラッチし、データラッチ回路１１はメインプロセッサ
４からのデータをラッチする。The address latch circuit 10 is an upper bus 100.
The data latch circuit 11 latches the I / O address from the main processor 4 connected to the main processor 4 and the data latch circuit 11 latches the data from the main processor 4.
【００２０】比較器１２はアドレスラッチ回路１０にラ
ッチされたＩ／Ｏアドレスを基にエンディアン変換テー
ブル１３のアドレスフィールドを参照し、ヒットするＩ
／Ｏアドレスを検索する。The comparator 12 refers to the address field of the endian conversion table 13 on the basis of the I / O address latched by the address latch circuit 10 to find a hit I.
Search for / O address.
【００２１】つまり、比較器１２はアドレスラッチ回路
１０にラッチされたＩ／Ｏアドレスとエンディアン変換
テーブル１３のアドレスフィールドとを順次比較してい
く。この比較で一致するＩ／Ｏアドレスがあれば、その
Ｉ／Ｏアドレスに対応するエンディアン変換テーブル１
３のエントリのエンディアン属性がエンディアン変換器
１４に送られる。That is, the comparator 12 sequentially compares the I / O address latched by the address latch circuit 10 and the address field of the endian conversion table 13. If there is a matching I / O address in this comparison, the endian conversion table 1 corresponding to that I / O address
The endian attribute of the entry of No. 3 is sent to the endian converter 14.
【００２２】エンディアン変換テーブル１３はＩ／Ｏバ
ス１１０に接続されたＩ／Ｏ装置２，３各々のＩ／Ｏア
ドレスと、Ｉ／Ｏ装置２，３各々のエンディアン方式に
したがって設定されたエンディアン属性、すなわちエン
ディアン変換を行うか否かを示す情報をＩ／Ｏアドレス
に対応付けて格納する。尚、エンディアン変換テーブル
１３の内容はシステムに実装されているＩ／Ｏ装置２，
３に適合するようシステムセットアップ時に設定されて
いる。The endian conversion table 13 is an endian attribute set according to the I / O address of each of the I / O devices 2 and 3 connected to the I / O bus 110 and the endian system of each of the I / O devices 2 and 3. That is, information indicating whether or not to perform endian conversion is stored in association with the I / O address. The contents of the endian conversion table 13 are the contents of the I / O device 2 installed in the system.
It was set during system setup to comply with 3.
【００２３】エンディアン変換器１４は比較器１２の比
較結果に応じてエンディアン変換テーブル１３から送ら
れてくるエンディアン属性に応じて、データラッチ回路
１１にラッチされたデータ対してエンディアン変換、つ
まりデータスワップあるいはデータスルーの制御を行
う。The endian converter 14 performs endian conversion on the data latched by the data latch circuit 11 according to the endian attribute sent from the endian conversion table 13 according to the comparison result of the comparator 12, that is, data swap or Controls data through.
【００２４】Ｉ／Ｏ装置２，３にはＩ／Ｏコントローラ
１のエンディアン変換器１４でエンディアン変換された
データ、つまりデータスワップあるいはデータスルーさ
れたデータがＩ／Ｏバス１１０を介して出力される。Data that has been endian-converted by the endian converter 14 of the I / O controller 1, that is, data swapped or data-through data is output to the I / O devices 2 and 3 via the I / O bus 110. .
【００２５】図３は図１のエンディアン変換テーブル１
３の構成を示す図である。図において、エンディアン変
換テーブル１３はＩ／Ｏアドレスのアドレスフィールド
１３ａと、エンディアン属性のフィールド１３ｂとを１
組とするエントリをｎエントリ有している。エンディア
ン変換テーブル１３の内容はシステムに実装されている
Ｉ／Ｏ装置２，３に適合するようＩ／Ｏアドレス及びエ
ンディアン属性がシステムセットアップ動作時に設定さ
れている。FIG. 3 shows the endian conversion table 1 of FIG.
It is a figure which shows the structure of 3. In the figure, the endian conversion table 13 has an I / O address field 13a and an endian attribute field 13b.
It has n entries as a set. The contents of the endian conversion table 13 have I / O addresses and endian attributes set at the time of system setup operation so as to be compatible with the I / O devices 2 and 3 installed in the system.
【００２６】図４は図１のエンディアン変換器１４によ
るエンディアン変換を示す図である。図において、ａは
メインプロセッサ４から上位バス１００に出力されたデ
ータであり、ｂはエンディアン変換器１４でエンディア
ン変換されてＩ／Ｏバス１１０に出力されたデータであ
る。FIG. 4 is a diagram showing the endian conversion by the endian converter 14 of FIG. In the figure, a is data output from the main processor 4 to the upper bus 100, and b is data endian-converted by the endian converter 14 and output to the I / O bus 110.
【００２７】この場合、「ＡＢＣＤ」の順に並んだデー
タａがエンディアン変換器１４でエンディアン変換さ
れ、「ＤＣＢＡ」の順に並べ替えられてデータｂとなる
様子を示している。In this case, the data a arranged in the order of "ABCD" is endian-converted by the endian converter 14 and rearranged in the order of "DCBA" to be the data b.
【００２８】エンディアン変換器１４は比較器１２とエ
ンディアン変換テーブル１３とによってデータスワップ
制御が指示された場合、上記の如く、上位バス１００か
らのデータａの位置をデータｂの位置に入れ替えてＩ／
Ｏバス１１０へと伝達する。When the data swap control is instructed by the comparator 12 and the endian conversion table 13, the endian converter 14 replaces the position of the data a from the higher-order bus 100 with the position of the data b, as described above.
It is transmitted to the O-bus 110.
【００２９】本発明の一実施例では上位バス１００にメ
インプロセッサ４からＩ／Ｏアドレス及びデータが出力
されると、それらＩ／Ｏアドレス及びデータはＩ／Ｏコ
ントローラ１のアドレスラッチ回路１０及びデータラッ
チ回路１１に夫々ラッチされる。In one embodiment of the present invention, when the main processor 4 outputs I / O addresses and data to the upper bus 100, the I / O addresses and data are output to the address latch circuit 10 and the data of the I / O controller 1. It is latched by the latch circuit 11, respectively.
【００３０】比較器１２はアドレスラッチ回路１０にラ
ッチされたＩ／Ｏアドレスとエンディアン変換テーブル
１３のアドレスフィールド１３ａとを比較し、ラッチさ
れたＩ／Ｏアドレスにヒットするアドレスフィールド１
３ａのＩ／Ｏアドレスを検索する。このとき、ラッチさ
れたＩ／Ｏアドレスにヒットするアドレスフィールド１
３ａに対応するフィールド１３ｂのエンディアン属性が
制御信号としてエンディアン変化器１４に伝達される。The comparator 12 compares the I / O address latched by the address latch circuit 10 with the address field 13a of the endian conversion table 13, and the address field 1 that hits the latched I / O address.
Search the I / O address of 3a. At this time, the address field 1 that hits the latched I / O address
The endian attribute of the field 13b corresponding to 3a is transmitted to the endian changer 14 as a control signal.
【００３１】例えば、ラッチされたＩ／Ｏアドレスがビ
ッグエンディアン方式のＩ／Ｏ装置３のＩ／Ｏアドレス
で、そのＩ／Ｏアドレスに対応するフィールド１３ｂの
エンディアン属性がセットされていれば、エンディアン
変化器１４ではデータスルーの制御が行われ、データラ
ッチ回路１１にラッチされたデータがそのままＩ／Ｏバ
ス１１０に出力され、Ｉ／Ｏ装置３に送出される。For example, if the latched I / O address is the I / O address of the big endian I / O device 3 and the endian attribute of the field 13b corresponding to the I / O address is set, the endian is set. In the changer 14, data through control is performed, and the data latched by the data latch circuit 11 is directly output to the I / O bus 110 and sent to the I / O device 3.
【００３２】一方、ラッチされたＩ／Ｏアドレスがリト
ルエンディアン方式のＩ／Ｏ装置２のＩ／Ｏアドレス
で、そのＩ／Ｏアドレスに対応するフィールド１３ｂの
エンディアン属性がセットされていなければ、エンディ
アン変化器１４ではデータスワップの制御が行われ、デ
ータラッチ回路１１にラッチされたデータがエンディア
ン変換されてからＩ／Ｏバス１１０に出力され、Ｉ／Ｏ
装置２に送出される。On the other hand, if the latched I / O address is the I / O address of the little endian I / O device 2 and the endian attribute of the field 13b corresponding to the I / O address is not set, the endian is set. In the changer 14, data swap is controlled, and the data latched by the data latch circuit 11 is endian-converted before being output to the I / O bus 110, and I / O
It is sent to the device 2.
【００３３】このように、Ｉ／Ｏ装置２，３各々を特定
するＩ／Ｏアドレスに対応付けてＩ／Ｏ装置２，３各々
のエンディアン方式に応じて設定されたエンディアン属
性をエンディアン変換テーブル１３に格納しておき、上
位バス１００上のＩ／ＯアドレスにヒットするＩ／Ｏエ
ンディアン変換テーブル１３のエンディアン属性に応じ
て上位バス１００上のデータをエンディアン変換器１４
でエンディアン変換することによって、エンディアン方
式の異なるＩ／Ｏ装置２，３を同一システム上に容易に
接続することができ、Ｉ／Ｏ装置２，３毎のエンディア
ン方式を考慮することなくソフトウェア設計を行うこと
ができる。In this way, the endian attribute set in accordance with the endian system of each I / O device 2, 3 is associated with the I / O address for specifying each I / O device 2, 3 and the endian conversion table 13 is set. In the endian converter 14 according to the endian attribute of the I / O endian conversion table 13 that hits the I / O address on the upper bus 100.
I / O devices 2 and 3 with different endian systems can be easily connected to the same system by performing endian conversion with, and software design can be performed without considering the endian system of each I / O device 2 and 3. It can be carried out.
【００３４】[0034]
【発明の効果】以上説明したように本発明によれば、入
出力装置各々を特定するアドレス情報に対応付けて入出
力装置各々のエンディアン方式に応じて設定されかつデ
ータのビット単位の入替えを行うか否かを示すエンディ
アン属性を格納しておき、上位バス上のアドレス情報を
基に参照したエンディアン属性に応じて上位バス上のデ
ータのビット単位の入替えを行うことによって、エンデ
ィアン方式の異なるＩ／Ｏ装置を同一システム上に容易
に接続することができ、Ｉ／Ｏ装置毎のエンディアン方
式を考慮することなくソフトウェア設計を行うことがで
きるという効果がある。As described above, according to the present invention, the bit units of data which are set in accordance with the endian system of each input / output device and associated with the address information for specifying each input / output device are exchanged. The endian attribute indicating whether or not is stored, and the data on the upper bus is exchanged in bit units according to the endian attribute referred to on the basis of the address information on the upper bus. The O device can be easily connected to the same system, and the software can be designed without considering the endian method of each I / O device.
【図１】本発明の一実施例の構成を示すブロック図であ
る。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.
【図２】本発明の一実施例のシステム構成を示すブロッ
ク図である。FIG. 2 is a block diagram showing a system configuration of an embodiment of the present invention.
【図３】図１のエンディアン変換テーブルの構成を示す
図である。FIG. 3 is a diagram showing a configuration of an endian conversion table of FIG.
【図４】図１のエンディアン変換器によるエンディアン
変換を示す図である。FIG. 4 is a diagram showing endian conversion by the endian converter of FIG. 1.
１ Ｉ／Ｏコントローラ ２ リトルエンディアン方式のＩ／Ｏ装置 ３ ビッグエンディアン方式のＩ／Ｏ装置 ４ メインプロセッサ １０ アドレスラッチ回路 １１ データラッチ回路 １２ 比較器 １３ エンディアン変換テーブル １４ エンディアン変換器 1 I / O Controller 2 Little Endian I / O Device 3 Big Endian I / O Device 4 Main Processor 10 Address Latch Circuit 11 Data Latch Circuit 12 Comparator 13 Endian Conversion Table 14 Endian Converter
Claims (3)
ビックエンディアン方式の入出力装置及びリトルエンデ
ィアン方式の入出力装置が接続された入出力バスとを接
続するＩ／Ｏコントローラであって、前記入出力装置各
々を特定するアドレス情報に対応付けて前記入出力装置
各々のエンディアン方式に応じて設定されかつデータの
ビット単位の入替えを行うか否かを示すエンディアン属
性を格納する格納手段と、前記上位バス上のアドレス情
報を基に前記格納手段の前記エンディアン属性を参照す
る参照手段と、前記参照手段の参照結果を基に前記上位
バス上のデータのビット単位の入替えを行う入替え手段
とを有することを特徴とするＩ／Ｏコントローラ。1. A host bus to which a central processing unit is connected,
An I / O controller for connecting an input / output bus to which a big endian type input / output device and a little endian type input / output device are connected, the input / output controller being associated with address information specifying each of the input / output devices. A storage unit that stores an endian attribute that is set according to the endian system of each output device and that indicates whether or not to replace data in bit units; and the endian of the storage unit based on address information on the upper bus. An I / O controller comprising: a referencing unit that refers to an attribute and a transposing unit that transposes data on the upper bus in bit units based on a reference result of the referencing unit.
るアドレス情報保持手段と、前記上位バス上のデータを
保持するデータ保持手段とを含むことを特徴とする請求
項１記載のＩ／Ｏコントローラ。2. The I / O controller according to claim 1, further comprising address information holding means for holding address information on the upper bus and data holding means for holding data on the upper bus. .
性が前記ビット単位の入替えを指示する時に前記上位バ
ス上のデータのビット単位の入替えを行うよう構成され
たことを特徴とする請求項１または請求項２記載のＩ／
Ｏコントローラ。3. The swapping means is configured to swap the data on the higher-order bus in bit units when the endian attribute instructs the swap in bit units. I / according to claim 2
O controller.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP937495A JPH08202646A (en) | 1995-01-25 | 1995-01-25 | Input and output controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP937495A JPH08202646A (en) | 1995-01-25 | 1995-01-25 | Input and output controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08202646A true JPH08202646A (en) | 1996-08-09 |
Family
ID=11718692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP937495A Pending JPH08202646A (en) | 1995-01-25 | 1995-01-25 | Input and output controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08202646A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100445637B1 (en) * | 2002-07-03 | 2004-08-25 | 삼성전자주식회사 | Computer system providing endian information and method of data transmition thereof |
| JP2011129132A (en) * | 2009-12-21 | 2011-06-30 | Intel Corp | Endian conversion tool |
| JP2017151599A (en) * | 2016-02-23 | 2017-08-31 | アズビル株式会社 | Controller, and control method for the same |
| WO2023047762A1 (en) * | 2021-09-21 | 2023-03-30 | 株式会社日立製作所 | Processor and endian conversion method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63250757A (en) * | 1987-04-06 | 1988-10-18 | Nec Ic Microcomput Syst Ltd | Input/output interface device |
| JPH03160550A (en) * | 1989-11-17 | 1991-07-10 | Hitachi Ltd | Endian converting system |
| JPH0454551A (en) * | 1990-06-21 | 1992-02-21 | Mitsubishi Electric Corp | Input/output controller |
| JPH04143846A (en) * | 1990-10-04 | 1992-05-18 | Fanuc Ltd | Interface converter circuit |
-
1995
- 1995-01-25 JP JP937495A patent/JPH08202646A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63250757A (en) * | 1987-04-06 | 1988-10-18 | Nec Ic Microcomput Syst Ltd | Input/output interface device |
| JPH03160550A (en) * | 1989-11-17 | 1991-07-10 | Hitachi Ltd | Endian converting system |
| JPH0454551A (en) * | 1990-06-21 | 1992-02-21 | Mitsubishi Electric Corp | Input/output controller |
| JPH04143846A (en) * | 1990-10-04 | 1992-05-18 | Fanuc Ltd | Interface converter circuit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100445637B1 (en) * | 2002-07-03 | 2004-08-25 | 삼성전자주식회사 | Computer system providing endian information and method of data transmition thereof |
| JP2011129132A (en) * | 2009-12-21 | 2011-06-30 | Intel Corp | Endian conversion tool |
| JP2017151599A (en) * | 2016-02-23 | 2017-08-31 | アズビル株式会社 | Controller, and control method for the same |
| WO2023047762A1 (en) * | 2021-09-21 | 2023-03-30 | 株式会社日立製作所 | Processor and endian conversion method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2774862B2 (en) | DMA control device and information processing device | |
| US4513369A (en) | Information processing system | |
| JPS61199155A (en) | Data processor | |
| EP0212152A2 (en) | Microprocessor assisted memory to memory move apparatus | |
| JPH04308953A (en) | Virtual address computer system | |
| JPH08202646A (en) | Input and output controller | |
| US6138188A (en) | Buffer management device and method for improving buffer usage and access performance in data processing system | |
| GB2221066A (en) | Address translation for I/O controller | |
| JP2010244165A (en) | Semiconductor integrated circuit and method for controlling the same | |
| JPS63245743A (en) | Memory access system | |
| JPH01226056A (en) | Address converter | |
| JPH08328994A (en) | Information processor | |
| JPS584464A (en) | Memory addressing system | |
| JPH04195234A (en) | Data transfer system | |
| JPH04372039A (en) | Dma transfer system | |
| JPH05197620A (en) | Address space extending system | |
| JPH0546482A (en) | Address conversion system | |
| JPS646492B2 (en) | ||
| JPH03269650A (en) | Buffer storage | |
| JPH06131254A (en) | Address converting device | |
| JPH05274214A (en) | Information storage device | |
| JPS63186347A (en) | Memory device | |
| JPH04112251A (en) | Microcomputer | |
| JPH04256056A (en) | Computer system | |
| JPH03192444A (en) | Address conversion circuit |