JPH08194818A - 画像処理システムとその記憶装置およびそのアクセス方法 - Google Patents
画像処理システムとその記憶装置およびそのアクセス方法Info
- Publication number
- JPH08194818A JPH08194818A JP7005827A JP582795A JPH08194818A JP H08194818 A JPH08194818 A JP H08194818A JP 7005827 A JP7005827 A JP 7005827A JP 582795 A JP582795 A JP 582795A JP H08194818 A JPH08194818 A JP H08194818A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- storage device
- interval table
- relative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/345—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes of multiple operands or results
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Image Input (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 画像処理システムにおいてアドレスの転送ト
ラフィックを低減する。 【構成】 記憶装置２００内にアドレス間隔テーブル２
１０を設け、このアドレス間隔テーブル２１０に保持さ
れたアドレス間隔とアドレスコマンド線２０１からの先
頭アドレスとに基づいて、アドレス生成回路２２０によ
って順次アドレスを生成することによって、メモリ２４
０へアクセスを行う。アドレスのパターンに変更がなけ
ればアドレス間隔テーブル２１０へのアドレス間隔の設
定をし直さずに、次のアクセスを行う。
ラフィックを低減する。 【構成】 記憶装置２００内にアドレス間隔テーブル２
１０を設け、このアドレス間隔テーブル２１０に保持さ
れたアドレス間隔とアドレスコマンド線２０１からの先
頭アドレスとに基づいて、アドレス生成回路２２０によ
って順次アドレスを生成することによって、メモリ２４
０へアクセスを行う。アドレスのパターンに変更がなけ
ればアドレス間隔テーブル２１０へのアドレス間隔の設
定をし直さずに、次のアクセスを行う。
Description
【０００１】
【産業上の利用分野】本発明は、画像処理システムに関
し、特に表示装置上の特定領域のアドレスを生成してア
クセスをする記憶装置に関する。
し、特に表示装置上の特定領域のアドレスを生成してア
クセスをする記憶装置に関する。
【０００２】
【従来の技術】従来この種の技術では、画像処理専用の
システムとして、ハードウェア的に固定された機能を提
供するものが存在した。たとえば、手塚・北橋・小川著
「ディジタル画像処理工学」，日刊工業新聞社発行に
は、メモリから逐次的に画像データを処理装置内に読み
出し、シフトレジスタ等による遅延回路によってタイミ
ングを生成し、３×３の画像データを取り出す等の処理
をする画像処置装置の例が記載されている（第１６７頁
等）。
システムとして、ハードウェア的に固定された機能を提
供するものが存在した。たとえば、手塚・北橋・小川著
「ディジタル画像処理工学」，日刊工業新聞社発行に
は、メモリから逐次的に画像データを処理装置内に読み
出し、シフトレジスタ等による遅延回路によってタイミ
ングを生成し、３×３の画像データを取り出す等の処理
をする画像処置装置の例が記載されている（第１６７頁
等）。
【０００３】
【発明が解決しようとする課題】上述の従来技術では、
３×３等の局所データに対するアクセスを専用のハード
ウェアで処理しており、入力データの順序パターンが固
定的であった。また、処理する画素数も限られたもので
あった。したがって、ハードウェアで用意されているパ
ターン以外のものを使用する場合には、高速な処理を望
むことができない、という問題があった。一般に、画像
処理においては画像データを記憶しているメモリへのア
クセス頻度が高く、これらメモリアクセスの度に全ての
アドレスを転送することはメモリとの間のバストラフィ
ックを増大させることになるからである。
３×３等の局所データに対するアクセスを専用のハード
ウェアで処理しており、入力データの順序パターンが固
定的であった。また、処理する画素数も限られたもので
あった。したがって、ハードウェアで用意されているパ
ターン以外のものを使用する場合には、高速な処理を望
むことができない、という問題があった。一般に、画像
処理においては画像データを記憶しているメモリへのア
クセス頻度が高く、これらメモリアクセスの度に全ての
アドレスを転送することはメモリとの間のバストラフィ
ックを増大させることになるからである。
【０００４】本発明の目的は、画像処理システムにおい
て、画像データアクセスに伴うアドレス転送によるトラ
フィックを低減させることにある。
て、画像データアクセスに伴うアドレス転送によるトラ
フィックを低減させることにある。
【０００５】また、本発明の他の目的は、画像処理シス
テムにおいて、高速化可能なアドレスパターンを柔軟に
選択できるようにすることにある。
テムにおいて、高速化可能なアドレスパターンを柔軟に
選択できるようにすることにある。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に本発明の記憶装置は、メモリを含む記憶装置におい
て、前記メモリ中の相対アドレスを複数個記憶してお
き、基準となるアドレスが与えられることによって、前
記複数の相対アドレスに対応するアドレスを生成して前
記メモリへのアクセスを行う。
に本発明の記憶装置は、メモリを含む記憶装置におい
て、前記メモリ中の相対アドレスを複数個記憶してお
き、基準となるアドレスが与えられることによって、前
記複数の相対アドレスに対応するアドレスを生成して前
記メモリへのアクセスを行う。
【０００７】また、本発明の他の記憶装置は、メモリ
と、このメモリに対する相対アドレスを複数個記憶する
アドレス間隔テーブルと、このアドレス間隔テーブルに
記憶された複数の相対アドレスの基準となるアドレスを
受け取り、前記複数の相対アドレスについてアドレスを
生成するアドレス生成手段とを含む。
と、このメモリに対する相対アドレスを複数個記憶する
アドレス間隔テーブルと、このアドレス間隔テーブルに
記憶された複数の相対アドレスの基準となるアドレスを
受け取り、前記複数の相対アドレスについてアドレスを
生成するアドレス生成手段とを含む。
【０００８】また、本発明の他の記憶装置は、メモリ
と、このメモリに対する相対アドレスを複数個記憶する
アドレス間隔テーブルと、このアドレス間隔テーブルに
記憶された相対アドレスの数を保持するアドレス要素数
保持手段と、前記アドレス間隔テーブルに記憶された複
数の相対アドレスの基準となるアドレスをアドレス要素
数保持手段に保持された数だけ受け取り、これら受け取
った相対アドレスについてアドレスを生成するアドレス
生成手段とを含む。
と、このメモリに対する相対アドレスを複数個記憶する
アドレス間隔テーブルと、このアドレス間隔テーブルに
記憶された相対アドレスの数を保持するアドレス要素数
保持手段と、前記アドレス間隔テーブルに記憶された複
数の相対アドレスの基準となるアドレスをアドレス要素
数保持手段に保持された数だけ受け取り、これら受け取
った相対アドレスについてアドレスを生成するアドレス
生成手段とを含む。
【０００９】また、本発明の他の記憶装置は、前記メモ
リへのライトデータまたは前記メモリからのリードデー
タを保持するバッファ手段をさらに有する。
リへのライトデータまたは前記メモリからのリードデー
タを保持するバッファ手段をさらに有する。
【００１０】また、本発明の他の記憶装置は、前記アド
レス生成手段にアドレス加算器を有する。
レス生成手段にアドレス加算器を有する。
【００１１】また、本発明の画像処理システムは、前記
メモリに画像データを記憶する請求項３記載の記憶装置
と、この記憶装置に記憶された画像データを処理する処
理装置と、前記記憶装置に記憶された画像データを表示
する表示装置とを含む。
メモリに画像データを記憶する請求項３記載の記憶装置
と、この記憶装置に記憶された画像データを処理する処
理装置と、前記記憶装置に記憶された画像データを表示
する表示装置とを含む。
【００１２】また、本発明のメモリアクセス方法は、メ
モリと、このメモリに対する相対アドレスを複数個記憶
するアドレス間隔テーブルと、このアドレス間隔テーブ
ルに記憶された複数の相対アドレスの基準となるアドレ
スを受け取ってこれら受け取った相対アドレスについて
アドレスを生成するアドレス生成手段とを含む記憶装置
におけるメモリアクセス方法において、前記メモリにお
いてアクセスしようとする相対アドレスを前記アドレス
間隔テーブルに設定するステップと、前記相対アドレス
に対する基準アドレスを受け取るステップと、前記アド
レス間隔テーブルに記憶された相対アドレスについて前
記基準アドレスに基づいて前記アドレス生成手段により
アドレスを生成するステップとを含む。
モリと、このメモリに対する相対アドレスを複数個記憶
するアドレス間隔テーブルと、このアドレス間隔テーブ
ルに記憶された複数の相対アドレスの基準となるアドレ
スを受け取ってこれら受け取った相対アドレスについて
アドレスを生成するアドレス生成手段とを含む記憶装置
におけるメモリアクセス方法において、前記メモリにお
いてアクセスしようとする相対アドレスを前記アドレス
間隔テーブルに設定するステップと、前記相対アドレス
に対する基準アドレスを受け取るステップと、前記アド
レス間隔テーブルに記憶された相対アドレスについて前
記基準アドレスに基づいて前記アドレス生成手段により
アドレスを生成するステップとを含む。
【００１３】
【実施例】次に本発明の画像処理システムの一実施例に
ついて図面を参照して詳細に説明する。
ついて図面を参照して詳細に説明する。
【００１４】図１を参照すると、本発明の一実施例であ
る画像処理システムは、画像データを処理する処理装置
１００と、画像データを記憶する記憶装置２００と、画
像を表示するディスプレイ装置３００と、これら処理装
置１００、記憶装置２００および表示装置３００間を結
合するシステムバス４００とを含んで構成される。
る画像処理システムは、画像データを処理する処理装置
１００と、画像データを記憶する記憶装置２００と、画
像を表示するディスプレイ装置３００と、これら処理装
置１００、記憶装置２００および表示装置３００間を結
合するシステムバス４００とを含んで構成される。
【００１５】処理装置１００は、記憶装置２００に記憶
された画像データに対して処理を行う。すなわち、処理
装置１００は記憶装置２００から画像データを読み出
し、画像処理の典型的な例として、フィルタリングや畳
み込み処理といった局所演算を行う。そして、その演算
結果を記憶装置２００に書き込む。なお、処理装置１０
０、記憶装置２００および表示装置３００間はシステム
バス４００によって結合されているが、処理装置１００
と記憶装置２００間および記憶装置２００とディスプレ
イ装置３００間をそれぞれ異なるパスで接続してもよ
い。
された画像データに対して処理を行う。すなわち、処理
装置１００は記憶装置２００から画像データを読み出
し、画像処理の典型的な例として、フィルタリングや畳
み込み処理といった局所演算を行う。そして、その演算
結果を記憶装置２００に書き込む。なお、処理装置１０
０、記憶装置２００および表示装置３００間はシステム
バス４００によって結合されているが、処理装置１００
と記憶装置２００間および記憶装置２００とディスプレ
イ装置３００間をそれぞれ異なるパスで接続してもよ
い。
【００１６】図２を参照すると、記憶装置２００は、ア
ドレスコマンド線２０１およびデータ線２０２によりシ
ステムバス４００と接続し、要素間のアドレスの間隔を
保持するアドレス間隔テーブル２１０と、アドレス間隔
テーブル２１０の各値と先頭アドレスとからアドレスを
生成するアドレス生成回路２２０と、画像データを記憶
するメモリ２４０と、メモリ２４０へアクセスするため
に必要なデータやコマンドを保持するアクセスバッファ
２３０とを含んでいる。
ドレスコマンド線２０１およびデータ線２０２によりシ
ステムバス４００と接続し、要素間のアドレスの間隔を
保持するアドレス間隔テーブル２１０と、アドレス間隔
テーブル２１０の各値と先頭アドレスとからアドレスを
生成するアドレス生成回路２２０と、画像データを記憶
するメモリ２４０と、メモリ２４０へアクセスするため
に必要なデータやコマンドを保持するアクセスバッファ
２３０とを含んでいる。
【００１７】アドレスコマンド線２０１は、メモリ２４
０に対するリードリクエストやライトリクエスト等のコ
マンドおよびアクセスしようとするデータ群（以下、
「画像データブロック」という）の先頭アドレスまたは
各要素間のアドレスの間隔を伝える。また、データ線２
０２は、メモリ２４０に対するライトデータまたはメモ
リ２４０からのリードデータを転送するために使用され
る。
０に対するリードリクエストやライトリクエスト等のコ
マンドおよびアクセスしようとするデータ群（以下、
「画像データブロック」という）の先頭アドレスまたは
各要素間のアドレスの間隔を伝える。また、データ線２
０２は、メモリ２４０に対するライトデータまたはメモ
リ２４０からのリードデータを転送するために使用され
る。
【００１８】アドレス間隔テーブル２１０は、アドレス
コマンド線２０１を介して伝えられた画像データブロッ
ク内のアドレス間隔を順次記憶する。ここにいうアドレ
ス間隔とは、アドレスコマンド線２０１によって先頭ア
ドレスとして与えられたアドレスとの相対値をいう。
コマンド線２０１を介して伝えられた画像データブロッ
ク内のアドレス間隔を順次記憶する。ここにいうアドレ
ス間隔とは、アドレスコマンド線２０１によって先頭ア
ドレスとして与えられたアドレスとの相対値をいう。
【００１９】アドレス生成回路２２０は、アドレスコマ
ンド線２０１によって与えられたコマンドに従って、ア
ドレスコマンド線２０１によって与えられた先頭アドレ
スとアドレス間隔テーブル２１０からのアドレス間隔と
の加算を行い、アドレスを生成する。
ンド線２０１によって与えられたコマンドに従って、ア
ドレスコマンド線２０１によって与えられた先頭アドレ
スとアドレス間隔テーブル２１０からのアドレス間隔と
の加算を行い、アドレスを生成する。
【００２０】アクセスバッファ２３０は、アドレスコマ
ンド線２０１によって与えられたコマンドに従って、デ
ータ線２０２から入力されたライトデータを保持し、ま
たは、メモリ２４０から読み出されたリードデータを保
持する。
ンド線２０１によって与えられたコマンドに従って、デ
ータ線２０２から入力されたライトデータを保持し、ま
たは、メモリ２４０から読み出されたリードデータを保
持する。
【００２１】メモリ２４０は、画像データを記憶し、ア
ドレスコマンド線２０１によって与えられたコマンドに
従って、リード動作またはライト動作を行う。
ドレスコマンド線２０１によって与えられたコマンドに
従って、リード動作またはライト動作を行う。
【００２２】図３を参照すると、メモリ２４０に記憶さ
れる画像データの一例は、一画素分のデータをｄバイト
として、水平方向にｈ画素分、垂直方向にｖ画素分、二
次元状に確保されている。ここで、画像処理の典型的な
例としてフィルタリングや畳み込み処理を行う際に、Ａ
１からＡ９の３画素×３画素の領域をアクセスするもの
とする。ｄバイトを１ワードとしてアドレス付けされて
いるものとすると、Ａ１に１を加えたアドレスがＡ２
に、Ａ１に２を加えたアドレスがＡ３に、それぞれ該当
する。また、Ａ４は、Ａ１に横１行分の画素数を加えた
値、すなわちＡ１にｈを加えた値になる。従って、Ａ１
にｈ＋１を加えたアドレスがＡ５に、Ａ１にｈ＋２を加
えたアドレスがＡ６に、それぞれ該当する。また、Ａ７
は、Ａ１に横２行分の画素数を加えた値、すなわちＡ１
に２ｈを加えた値になる。従って、Ａ１に２ｈ＋１を加
えたアドレスがＡ８に、Ａ１に２ｈ＋２を加えたアドレ
スがＡ９に、それぞれ該当することになる。
れる画像データの一例は、一画素分のデータをｄバイト
として、水平方向にｈ画素分、垂直方向にｖ画素分、二
次元状に確保されている。ここで、画像処理の典型的な
例としてフィルタリングや畳み込み処理を行う際に、Ａ
１からＡ９の３画素×３画素の領域をアクセスするもの
とする。ｄバイトを１ワードとしてアドレス付けされて
いるものとすると、Ａ１に１を加えたアドレスがＡ２
に、Ａ１に２を加えたアドレスがＡ３に、それぞれ該当
する。また、Ａ４は、Ａ１に横１行分の画素数を加えた
値、すなわちＡ１にｈを加えた値になる。従って、Ａ１
にｈ＋１を加えたアドレスがＡ５に、Ａ１にｈ＋２を加
えたアドレスがＡ６に、それぞれ該当する。また、Ａ７
は、Ａ１に横２行分の画素数を加えた値、すなわちＡ１
に２ｈを加えた値になる。従って、Ａ１に２ｈ＋１を加
えたアドレスがＡ８に、Ａ１に２ｈ＋２を加えたアドレ
スがＡ９に、それぞれ該当することになる。
【００２３】図４を参照すると、上記３画素×３画素の
データに関して各要素のアドレス間隔を格納した状態の
アドレス間隔テーブル２１０が示される。すなわち、Ａ
１に対応するアドレス間隔が第１要素に、Ａ２に対応す
るアドレス間隔が第２要素に、といった具合に順次格納
されている。これらアドレス間隔は、アドレスコマンド
線２０１によって与えられたコマンドに従って、書き込
まれ、または、読み出される。
データに関して各要素のアドレス間隔を格納した状態の
アドレス間隔テーブル２１０が示される。すなわち、Ａ
１に対応するアドレス間隔が第１要素に、Ａ２に対応す
るアドレス間隔が第２要素に、といった具合に順次格納
されている。これらアドレス間隔は、アドレスコマンド
線２０１によって与えられたコマンドに従って、書き込
まれ、または、読み出される。
【００２４】図５を参照すると、アドレス生成回路２２
０は、アドレスコマンド線２０１によって与えられた先
頭アドレスを保持する先頭アドレスレジスタ２２１と、
アドレス間隔テーブル２１０に保持されている要素数を
保持するアドレス要素数レジスタ２２２と、アドレス間
隔テーブル２１０の各値と先頭アドレスとを加算するア
ドレス加算器２２３とを含んでいる。アドレス間隔テー
ブル２１０にアドレス間隔が設定される際には、その要
素数がアドレス要素数レジスタ２２２に設定される。そ
して、実際にメモリ２４０へのアクセスを指示する際に
は、先頭要素のアドレスが先頭アドレスレジスタ２２１
に設定される。アドレス加算器２２３は、アドレスコマ
ンド線２０１によって与えられたコマンドに従って、ア
ドレス要素数２２２に設定された要素数分の加算を、ア
ドレス間隔テーブル２１０の各値と先頭アドレスレジス
タ２２１の値との間で行う。このようにして生成された
アドレスはメモリ２４０に供給される。
０は、アドレスコマンド線２０１によって与えられた先
頭アドレスを保持する先頭アドレスレジスタ２２１と、
アドレス間隔テーブル２１０に保持されている要素数を
保持するアドレス要素数レジスタ２２２と、アドレス間
隔テーブル２１０の各値と先頭アドレスとを加算するア
ドレス加算器２２３とを含んでいる。アドレス間隔テー
ブル２１０にアドレス間隔が設定される際には、その要
素数がアドレス要素数レジスタ２２２に設定される。そ
して、実際にメモリ２４０へのアクセスを指示する際に
は、先頭要素のアドレスが先頭アドレスレジスタ２２１
に設定される。アドレス加算器２２３は、アドレスコマ
ンド線２０１によって与えられたコマンドに従って、ア
ドレス要素数２２２に設定された要素数分の加算を、ア
ドレス間隔テーブル２１０の各値と先頭アドレスレジス
タ２２１の値との間で行う。このようにして生成された
アドレスはメモリ２４０に供給される。
【００２５】次に本発明の上記一実施例の動作について
説明する。
説明する。
【００２６】図６を参照すると、まずメモリへのアクセ
スに先立って、処理装置１００の指示により、アドレス
間隔テーブル２１０へのアドレスパターンの設定が行わ
れる（ステップ６０１）。例えば、図３のアクセスを行
うためには、図４のような設定が行われる。また、同時
に、要素数がアドレス要素数レジスタ２２２に設定され
る。
スに先立って、処理装置１００の指示により、アドレス
間隔テーブル２１０へのアドレスパターンの設定が行わ
れる（ステップ６０１）。例えば、図３のアクセスを行
うためには、図４のような設定が行われる。また、同時
に、要素数がアドレス要素数レジスタ２２２に設定され
る。
【００２７】上記のような設定が行われた後、処理装置
１００は記憶装置２００に対してアクセスを指示する
（ステップ６０２）。すなわち、アドレスコマンド線２
０１によって、リードまたはライト等のリクエストの種
類や先頭アドレスが記憶装置２００に転送される。この
アクセスの指示に従って、アドレス生成回路２２０は上
述のようにアドレスを生成し（ステップ６０３）、メモ
リ２４０へのアクセスを行う（ステップ６０４）。この
アドレス生成およびメモリへのアクセスは、アドレス間
隔テーブル２１０の各要素に対して、全要素数分が終了
するまで順番に行う（ステップ６０５）。
１００は記憶装置２００に対してアクセスを指示する
（ステップ６０２）。すなわち、アドレスコマンド線２
０１によって、リードまたはライト等のリクエストの種
類や先頭アドレスが記憶装置２００に転送される。この
アクセスの指示に従って、アドレス生成回路２２０は上
述のようにアドレスを生成し（ステップ６０３）、メモ
リ２４０へのアクセスを行う（ステップ６０４）。この
アドレス生成およびメモリへのアクセスは、アドレス間
隔テーブル２１０の各要素に対して、全要素数分が終了
するまで順番に行う（ステップ６０５）。
【００２８】アドレス間隔テーブル２１０の全要素に対
してアクセスが終了した後は、同一のパターンで他のア
クセスを行う場合には、アドレスパターンを入力し直す
ことなく、再びメモリへのアクセスを指示すればよい
（ステップ６０２）。例えば、図３でＡ５を先頭として
３要素×３要素のアクセスを次にするのであれば、Ａ５
を先頭アドレスとしてアクセスの指示をすれば足りる。
従って、画像処理のように定型的なパターンについてメ
モリへのアクセスを繰り返すのであれば、全アドレスを
送らなくても、毎回先頭アドレスのみを指示すればよい
のである。
してアクセスが終了した後は、同一のパターンで他のア
クセスを行う場合には、アドレスパターンを入力し直す
ことなく、再びメモリへのアクセスを指示すればよい
（ステップ６０２）。例えば、図３でＡ５を先頭として
３要素×３要素のアクセスを次にするのであれば、Ａ５
を先頭アドレスとしてアクセスの指示をすれば足りる。
従って、画像処理のように定型的なパターンについてメ
モリへのアクセスを繰り返すのであれば、全アドレスを
送らなくても、毎回先頭アドレスのみを指示すればよい
のである。
【００２９】このように、本発明の一実施例である画像
処理システムによれば、アドレスの生成機能を記憶装置
２００に持たせたことにより、メモリ２４０に対して定
型的なアクセスを繰り返す場合には、全アドレスを送る
必要がなくなり、アドレスを転送するためのパスを削減
することができる。また、メモリ２４０にライトまたは
メモリ２４０からリードするデータを一時的にアクセス
バッファ２３０に記憶させることにより、処理装置１０
０を記憶装置２００へのアクセスから解放させることが
でき、全体として処理性能を向上させることができる。
処理システムによれば、アドレスの生成機能を記憶装置
２００に持たせたことにより、メモリ２４０に対して定
型的なアクセスを繰り返す場合には、全アドレスを送る
必要がなくなり、アドレスを転送するためのパスを削減
することができる。また、メモリ２４０にライトまたは
メモリ２４０からリードするデータを一時的にアクセス
バッファ２３０に記憶させることにより、処理装置１０
０を記憶装置２００へのアクセスから解放させることが
でき、全体として処理性能を向上させることができる。
【００３０】
【発明の効果】以上の説明で明らかなように、本発明に
よると、アドレスの転送に要するトラフィックを軽減で
き、またデータ転送後速やかに処理装置を解放できるの
で、システム全体の性能を向上させることができる。ま
た、これにより、アドレス転送パスを削減することがで
きる。
よると、アドレスの転送に要するトラフィックを軽減で
き、またデータ転送後速やかに処理装置を解放できるの
で、システム全体の性能を向上させることができる。ま
た、これにより、アドレス転送パスを削減することがで
きる。
【図１】本発明の画像処理システムの一実施例の全体構
成を示すブロック図である。
成を示すブロック図である。
【図２】本発明の一実施例における記憶装置の構成を表
す図である。
す図である。
【図３】本発明の一実施例における画像データの構成を
表す図である。
表す図である。
【図４】本発明の一実施例におけるアドレス間隔テーブ
ルの構成を表す図である。
ルの構成を表す図である。
【図５】本発明の一実施例におけるアドレス生成回路の
構成を表す図である。
構成を表す図である。
【図６】本発明の一実施例におけるメモリへのアクセス
の際の動作を表す図である。
の際の動作を表す図である。
１００ 処理装置 ２００ 記憶装置 ２０１ アドレスコマンド線 ２０２ データ線 ２１０ アドレス間隔テーブル ２２０ アドレス生成回路 ２２１ 先頭アドレスレジスタ ２２２ アドレス要素数レジスタ ２２３ アドレス加算器 ２３０ アクセスバッファ ２４０ メモリ ３００ ディスプレイ装置 ４００ システムバス
Claims (6)
- 【請求項１】 メモリを含む記憶装置において、 前記メモリ中の相対アドレスを複数個記憶しておき、基
準となるアドレスが与えられることによって、前記複数
の相対アドレスに対応するアドレスを生成して前記メモ
リへのアクセスを行うことを特徴とする記憶装置。 - 【請求項２】 メモリと、 このメモリに対する相対アドレスを複数個記憶するアド
レス間隔テーブルと、 このアドレス間隔テーブルに記憶された複数の相対アド
レスの基準となるアドレスを受け取り、前記複数の相対
アドレスについてアドレスを生成するアドレス生成手段
とを含むことを特徴とする記憶装置。 - 【請求項３】 メモリと、 このメモリに対する相対アドレスを複数個記憶するアド
レス間隔テーブルと、 このアドレス間隔テーブルに記憶された相対アドレスの
数を保持するアドレス要素数保持手段と、 前記アドレス間隔テーブルに記憶された複数の相対アド
レスの基準となるアドレスを、アドレス要素数保持手段
に保持された数だけ受け取り、これら受け取った相対ア
ドレスについてアドレスを生成するアドレス生成手段と
を含むことを特徴とする記憶装置。 - 【請求項４】 前記メモリへのライトデータまたは前記
メモリからのリードデータを保持するバッファ手段をさ
らに有することを特徴とする請求項３記載の記憶装置。 - 【請求項５】 前記メモリに画像データを記憶する請求
項３記載の記憶装置と、 この記憶装置に記憶された画像データを処理する処理装
置と、 前記記憶装置に記憶された画像データを表示する表示装
置とを含むことを特徴とする画像処理システム。 - 【請求項６】 メモリと、このメモリに対する相対アド
レスを複数個記憶するアドレス間隔テーブルと、このア
ドレス間隔テーブルに記憶された複数の相対アドレスの
基準となるアドレスを受け取ってこれら受け取った相対
アドレスについてアドレスを生成するアドレス生成手段
とを含む記憶装置におけるメモリアクセス方法におい
て、 前記メモリにおいてアクセスしようとする相対アドレス
を前記アドレス間隔テーブルに設定するステップと、 前記相対アドレスに対する基準アドレスを受け取るステ
ップと、 前記アドレス間隔テーブルに記憶された相対アドレスに
ついて前記基準アドレスに基づいて前記アドレス生成手
段によりアドレスを生成するステップとを含むことを特
徴とするメモリアクセス方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7005827A JP2820048B2 (ja) | 1995-01-18 | 1995-01-18 | 画像処理システムとその記憶装置およびそのアクセス方法 |
| US08/587,655 US6006314A (en) | 1995-01-18 | 1996-01-17 | Image processing system, storage device therefor and accessing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7005827A JP2820048B2 (ja) | 1995-01-18 | 1995-01-18 | 画像処理システムとその記憶装置およびそのアクセス方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08194818A true JPH08194818A (ja) | 1996-07-30 |
| JP2820048B2 JP2820048B2 (ja) | 1998-11-05 |
Family
ID=11621894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7005827A Expired - Fee Related JP2820048B2 (ja) | 1995-01-18 | 1995-01-18 | 画像処理システムとその記憶装置およびそのアクセス方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6006314A (ja) |
| JP (1) | JP2820048B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3052891B2 (ja) * | 1997-05-26 | 2000-06-19 | 日本電気株式会社 | 信号処理システム |
| JPH11109911A (ja) * | 1997-09-30 | 1999-04-23 | Fuurie Kk | 表示装置 |
| AU2003300231B2 (en) * | 2002-12-31 | 2010-02-25 | Johnson & Johnson Gmbh | Sprayable oil-like formulations |
| JP4780304B2 (ja) * | 2006-02-13 | 2011-09-28 | 株式会社メガチップス | 半導体メモリおよびデータアクセス方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6247786A (ja) * | 1985-08-27 | 1987-03-02 | Hamamatsu Photonics Kk | 近傍画像処理専用メモリ |
| JPH06251133A (ja) * | 1993-02-23 | 1994-09-09 | Toshiba Corp | 画像データアクセス装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3815101A (en) * | 1972-11-08 | 1974-06-04 | Sperry Rand Corp | Processor state and storage limits register auto-switch |
| FR2230258A5 (ja) * | 1973-05-16 | 1974-12-13 | Honeywell Bull Soc Ind | |
| FR2431732A1 (fr) * | 1978-07-19 | 1980-02-15 | Materiel Telephonique | Dispositif de conversion d'adresse virtuelle en adresse reelle |
| US4523206A (en) * | 1982-03-03 | 1985-06-11 | Sperry Corporation | Cache/disk system with writeback regulation relative to use of cache memory |
| US4811203A (en) * | 1982-03-03 | 1989-03-07 | Unisys Corporation | Hierarchial memory system with separate criteria for replacement and writeback without replacement |
| US4868376A (en) * | 1987-05-15 | 1989-09-19 | Smartcard International Inc. | Intelligent portable interactive personal data system |
| SE465393B (sv) * | 1990-01-16 | 1991-09-02 | Ericsson Telefon Ab L M | Adressprocessor foer en signalprocessor |
| JP3067304B2 (ja) * | 1991-09-13 | 2000-07-17 | 富士ゼロックス株式会社 | カラー画像処理装置のパターン発生方式 |
| US5465337A (en) * | 1992-08-13 | 1995-11-07 | Sun Microsystems, Inc. | Method and apparatus for a memory management unit supporting multiple page sizes |
| JPH06231047A (ja) * | 1993-02-05 | 1994-08-19 | Fujitsu Ltd | アドレス変換方法および装置 |
| JP2818529B2 (ja) * | 1993-03-08 | 1998-10-30 | 日本電気アイシーマイコンシステム株式会社 | 情報記憶装置 |
| US5577219A (en) * | 1994-05-02 | 1996-11-19 | Intel Corporation | Method and apparatus for preforming memory segment limit violation checks |
| US5655132A (en) * | 1994-08-08 | 1997-08-05 | Rockwell International Corporation | Register file with multi-tasking support |
| US5572209A (en) * | 1994-08-16 | 1996-11-05 | International Business Machines Corporation | Method and apparatus for compressing and decompressing data |
| US5611065A (en) * | 1994-09-14 | 1997-03-11 | Unisys Corporation | Address prediction for relative-to-absolute addressing |
-
1995
- 1995-01-18 JP JP7005827A patent/JP2820048B2/ja not_active Expired - Fee Related
-
1996
- 1996-01-17 US US08/587,655 patent/US6006314A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6247786A (ja) * | 1985-08-27 | 1987-03-02 | Hamamatsu Photonics Kk | 近傍画像処理専用メモリ |
| JPH06251133A (ja) * | 1993-02-23 | 1994-09-09 | Toshiba Corp | 画像データアクセス装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6006314A (en) | 1999-12-21 |
| JP2820048B2 (ja) | 1998-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5438376A (en) | Image processing apparatus and image reception apparatus using the same | |
| JP2820048B2 (ja) | 画像処理システムとその記憶装置およびそのアクセス方法 | |
| JP2903637B2 (ja) | デジタルビデオ信号発生器 | |
| JPS6061853A (ja) | 情報処理装置 | |
| JPS59178487A (ja) | デイスプレイ装置 | |
| JPH1153528A (ja) | デジタル画像処理装置及び方法 | |
| JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
| JP3473170B2 (ja) | 信号処理装置 | |
| JP2001034573A (ja) | メモリアクセスシステム及び方法 | |
| JPH0863595A (ja) | 画像の回転処理方法およびその装置 | |
| JP2898283B2 (ja) | 表示制御装置 | |
| JPS5897086A (ja) | 画像メモリ用デ−タ転送回路 | |
| JP2001243446A (ja) | 画像入力処理装置及び処理方法 | |
| JPH09251545A (ja) | 画像処理装置 | |
| JPS60129786A (ja) | 画像メモリ装置 | |
| JPS5975338A (ja) | 表示装置 | |
| JPH03287299A (ja) | 画像拡大縮小装置 | |
| JPS6139092A (ja) | 表示装置 | |
| JPH07192454A (ja) | 半導体メモリおよび画像処理装置 | |
| JPH08298576A (ja) | 画像処理装置 | |
| GB2176979A (en) | Video signal manipulation system | |
| JPH06290261A (ja) | 画像処理装置 | |
| JPH04318891A (ja) | グラフィック制御装置 | |
| JPH11146196A (ja) | 画像データ処理装置及び画像データ処理方法 | |
| JPS62100877A (ja) | メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980728 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070828 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110828 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |