JPH08194640A - 記憶装置のメモリ管理装置 - Google Patents

記憶装置のメモリ管理装置

Info

Publication number
JPH08194640A
JPH08194640A JP7006199A JP619995A JPH08194640A JP H08194640 A JPH08194640 A JP H08194640A JP 7006199 A JP7006199 A JP 7006199A JP 619995 A JP619995 A JP 619995A JP H08194640 A JPH08194640 A JP H08194640A
Authority
JP
Japan
Prior art keywords
block
address
empty
empty block
block address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7006199A
Other languages
English (en)
Other versions
JP3464836B2 (ja
Inventor
Shinpei Komatsu
新平 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP00619995A priority Critical patent/JP3464836B2/ja
Priority to US08/544,850 priority patent/US6442662B1/en
Publication of JPH08194640A publication Critical patent/JPH08194640A/ja
Application granted granted Critical
Publication of JP3464836B2 publication Critical patent/JP3464836B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S707/00—Data processing: database and file management or data structures
    • Y10S707/99951—File or database maintenance
    • Y10S707/99952—Coherency, e.g. same view to multiple users
    • Y10S707/99953—Recoverability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S707/00—Data processing: database and file management or data structures
    • Y10S707/99951—File or database maintenance
    • Y10S707/99956—File allocation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)

Abstract

(57)【要約】 【目的】 空きブロックテーブルと変換テーブルを共用
化し未使用領域を少なくするととともに、管理するメモ
リの数を少なくするにある。 【構成】 空きブロックテーブル１０と変換テーブル１
０ａを共用化するとともに変換テーブル１０ａのブロッ
クアドレス部１０ｃの先頭に空きブロックアドレス情報
を識別する空きブロックアドレス情報識別部であるフラ
グ部１０ｂを設けたものである。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は記憶装置のメモリ管理装
置に係り、特にデータの書き込みが可能な空きブロック
のアドレス情報を格納する空きブロックアドレステーブ
ルと、この空きブロックテーブル内に前記記憶装置の外
部から指定されたアドレス番号にしたがってこれに対応
するブロックのアドレス情報に変換する変換テーブルを
共用化してテーブル記憶エリアを有効に活用する記憶装
置のメモリ管理装置に関するものである。
【０００２】
【従来の技術】従来からメモリの管理装置には、雑誌
「インターフェース」１９８９年７月号の２０３ないし
２０９ページおよび特開平４ー１８４６４５号公報（国
際分類、Ｇ０６Ｆ １２／０２）に記載されているよう
に、プログラム実行時に動的に確保、解放して使用する
メモリエリアを一定の同じ大きさの複数のブロックに分
けて管理しているものがある。
【０００３】このメモリの管理装置には、たとえばメモ
リエリアの有効利用が図れ、かつ空きブロック検索時間
の短縮化を図った特開平６ー２０８５０２号公報、ブロ
ック領域中の空きブロックを有効に割り当て、ファイル
資源の有効利用を図った特開平４ー２１９８３６号公報
などある。
【０００４】この種のメモリ管理装置においては、外部
の本体装置で指定したアドレス番号に対応したブロック
のアドレス情報に変換する変換テーブルと、データの書
き込み可能なブロックである空きブロックテーブルを別
個のテーブルに設け、それぞれのテーブルに役割分担を
決め、テーブル情報の管理が円滑に行われるようにして
いる。
【０００５】このメモリ管理装置では、たとえば、外部
の本体装置からの指定可能なアドレスが１〜９０、１ブ
ロック当たりの書き込み可能なデータ数が１で、装置内
のブロック数を１００とした例について説明する。
【０００６】このときには、ブロックアドレスに１バイ
トの容量が必要であるとすると、変換テーブルでは９０
バイト分の容量が必要になり、空きブロックテーブルで
は１００バイトの容量が必要になっていた。
【０００７】また、メモリ管理装置には、たとえばメモ
リカードに適用したものがある。このメモリカードとし
ては、ＩＣカード、磁気カードなどが用いられている。
このうちＩＣカードには、マイクロコンピュータや半導
体メモリを内蔵したものがある。
【０００８】＜ＩＣカードの種類＞このＩＣカードは、
大容量半導体メモリを内蔵したＩＣメモリカード、マイ
クロコンピュータと半導体メモリを内蔵し、記憶機能を
加えた処理機能を有するＣＰＵ付きのＩＣカード、さら
にＣＰＵ付きのＩＣカード機能を加えてキーボードディ
スプレイを用いたカード単体でも情報の入力と表示が可
能な多機能ＩＣカードに分類される。
【０００９】＜メモリカードを用いたシステムの例＞以
下にこの種のメモリカードを用いたシステムの例を参考
までに例示して説明する。
【００１０】このＩＣカードには、マイクロコンピュー
タとメモリを高密度実装技術により実装している。この
ＩＣカード内部には、たとえば８ビットのマイクロコン
ピュータと６４ＫビットのＥＥＰＲＡＭからなるメモリ
が実装されており、マイクロコンピュータの制御プログ
ラムの管理下でＩＣカード表面に設けられた接点を通し
て外部装置との情報の交換が行われる。
【００１１】このＩＣカードには、変換メモリテーブル
と、データの書き込み可能なブロックである空きブロッ
クテーブルがそれぞれメモリ領域に設けられている。
【００１２】
【発明が解決しようとする課題】しかし以上に説明した
メモリ管理装置では、変換メモリテーブルと空きブロッ
クテーブルを別個のテーブルに設けていたので、記憶媒
体の記憶容量を削減することができなかった。
【００１３】またこのようなメモリ管理装置では、たと
えば、初期状態にすべてのブロックにデータが存在して
いない場合を考えると、空きブロック数が１００とな
り、空きブロックテーブルには１００バイト分のデータ
がすべて必要になっていた。
【００１４】したがって、このメモリ管理装置では、た
とえば空きブロックの数が１０とすると、空きブロック
テーブルを１０バイト分の容量にすればよく、残りの９
０バイト分の容量が未使用の状態になる。
【００１５】このため、この種のメモリ管理装置では、
データの書き込みが行われている場合に、９０バイト分
の記憶領域が使用されない状態のままになり、無駄な記
憶領域が確保されることになり、メモリエリアの有効利
用が図れなくなる。
【００１６】そこで、本発明の目的は、空きブロックテ
ーブルと変換テーブルを共用化することにより、ブロッ
ク内の未使用領域を少なくしてメモリエリアの有効利用
を可能にするとともに、管理するメモリの数を少なくす
ることにある。
【００１７】また本発明は、空きブロックテーブルと変
換テーブルを共用化することにより、記憶媒体の小容量
化を図るとともに、検索スピードの低下をきたさないよ
うにすることを目的としている。
【００１８】
【課題を解決するための手段】本発明は、前記課題を解
決するため、以下の手段を採用した。 （１）第１の発明の要旨 第１の発明は、情報を記憶する単位であるブロックごと
に書き換えが可能な不揮発性記憶媒体を有する記憶装置
において、この不揮発性記憶媒体には、情報の書き込み
可能な空きブロックに対応した空きブロックアドレス番
号ごとに情報を格納する空きブロックテーブルと、この
空きブロックテーブル内に記憶装置の外部から指定され
たアドレス番号に対応するブロックのアドレス情報に変
換する変換テーブルと、この変換テーブル内にブロック
アドレス情報を識別する空きブロックアドレス情報識別
部を設けたものである。
【００１９】ここで、不揮発性記憶媒体としては、たと
えばフラッシュ・ＥＥＰＲＯＭなどである。またブロッ
クとは、情報の最小消去可能な単位をいう。
【００２０】さらに空きブロックアドレス情報識別部
は、たとえばフラグから成るものである。 （２）第２の発明の要旨 第２の発明は、空きブロックテーブル内の変換テーブル
を除く領域である空きブロック部を最初に入力した情報
から順に出力する先入れ先出しをする記憶領域部として
用い、その変換テーブルから情報を取り出すときには逆
に最も新しく格納したものから順に出力する後入れ先出
しをする記憶領域部として空きブロックテーブルを用い
るものである。
【００２１】ここで、先入れ先出しをする記憶領域部と
は、たとえばＦＩＦＯ（Ｆｉｒｓｔｉｎ Ｆｉｒｓｔ
Ｏｕｔ）により処理を行うものである。また後入れ先出
しをする記憶領域部とは、たとえばＬＩＦＯ（Ｌａｓｔ
ｉｎＦｉｒｓｔ Ｏｕｔ）により処理を行うものであ
る。
【００２２】（３）第３の発明の要旨 第３の発明は、空きブロックテーブルを処理を待つ待ち
行列部として用い、また情報を取り出すときには逆に最
も新しく格納したものから順に出力する後入れ先出しを
するスタック部として空きブロックテーブルを用いるも
のである。
【００２３】ここで、待ち行列部としては、たとえばＱ
ｕｅｕｅにより処理を行うものである。またスタック部
としては、たとえばスタックにより処理を行うものであ
る。
【００２４】（４）第４の発明の要旨 第４の発明は、空きブロック部を最初に入ってきたもの
から順に出力する先入れ先出しをする記憶領域部として
用い、また変換テーブルから取り出すときには逆に最も
新しく格納したものから順に出力する後入れ先出しをす
る記憶領域部として用いるものである。
【００２５】（５）第５の発明の要旨 第５の発明は、空きブロックの登録をするとき、登録可
能領域の検索を空きブロック部から変換テーブルの順に
テーブル内容を検索する。
【００２６】（６）第６の発明の要旨 第６の発明は、空きブロックテーブルをメモリカード内
のメモリに設けた。ここで、メモリカードとしては、た
とえば磁気カード，ＩＣカードなどをいう。
【００２７】（７）第７の発明の要旨 第７の発明は、空きブロックテーブルをＲＡＭ内に設け
た。 （８）第８の発明の要旨 第８の発明は、空きブロックテーブルをフラッシュメモ
リ内に設けた。
【００２８】
【作用】
（１）第１の発明では、情報を記憶する単位であるブロ
ックごとに書き換えが可能な揮発性記憶媒体には、情報
の書き込み可能な空きブロックに対応した空きブロック
アドレス番号ごとに空きブロックテーブルに情報を格納
し、この空きブロックテーブル内に記憶装置の外部から
指定されたアドレス番号に対応するブロックのアドレス
情報を変換テーブルで変換し、この変換テーブル内の空
きブロックアドレス情報識別部で空きブロックアドレス
情報を識別する。
【００２９】したがって、空きブロックテーブル内に変
換テーブルを設けて、テーブルを共用化することによ
り、変換テーブル分のテーブル容量を削減することがで
きるので、記憶媒体の小型化を図ることができる。
【００３０】また空きブロックアドレス情報識別部とし
て、たとえばフラグを変換テーブル用ブロックアドレス
部の先頭に設けることにより、変換テーブルおよび空き
ブロックテーブルを効率よく頭出しすることができ、記
憶媒体を小型化しても検索スピードの低下をきたさない
ようにすることができる。
【００３１】（２）第２の発明は、空きブロックテーブ
ル内の変換テーブルを除く領域である空きブロック部を
最初に入力した情報から順に出力する先入れ先出しをす
る記憶領域部として用い、その変換テーブルから情報を
取り出すときには逆に最も新しく格納したものから順に
出力する後入れ先出しをする記憶領域部として空きブロ
ックテーブルを用いることにより、空きブロックの検索
あるいは登録を迅速に行うことができる。
【００３２】（３）第３の発明は、空きブロックテーブ
ルを処理を待つ待ち行列部として用い、また情報を取り
出すときには逆に最も新しく格納したものから順に出力
する後入れ先出しをするスタック部として空きブロック
テーブルを用いることにより、空きブロックの検索ある
いは登録を迅速かつ確実に行うことができる。
【００３３】（４）第４の発明は、空きブロック部を最
初に入ってきたものから順に出力する先入れ先出しをす
る記憶領域部として用い、また変換テーブルから取り出
すときには逆に最も新しく格納したものから順に出力す
る後入れ先出しをする記憶領域部として用いることによ
り、空きブロックの検索あるいは登録を迅速に行うこと
ができる。
【００３４】（５）第５の発明は、空きブロックの登録
をするとき、登録可能領域の検索を空きブロック部から
変換テーブルの順にテーブル内容を検索することによ
り、検索時間の削減をすることができる。
【００３５】（６）第６の発明は、空きブロックテーブ
ルをメモリカード内のメモリに設けることにより、メモ
リの小型化を図ることができる。 （７）第７の発明は、空きブロックテーブルをランダム
アクセスメモリ内に設けることにより、情報の書き込み
を速やかに行うことができる。
【００３６】（８）第８の発明は、空きブロックテーブ
ルをフラッシュメモリ内に設けることにより、情報の書
き込みおよび読み出しを速やかに行うことができる。
【００３７】
【実施例】以下、本発明の実施例を図面を参照して説明
する。 （実施例）実施例を、図１の空きブロックテーブルを示
す図および図２のシステム構成図などに基づいて説明す
る。
【００３８】〔実施例の概要〕実施例は、空きブロック
テーブル内に変換テーブルを設けて、テーブルを共用化
することにより、変換テーブル分のテーブル容量を削減
することができるので、記憶媒体の小型化を図り、管理
メモリを少なくすることができる。
【００３９】〔実施例の内容〕 ＜空きブロックテーブル＞図１は、空きブロックテーブ
ルを示す図である。
【００４０】なお、ここにおいてブロックとは、情報の
消去可能な最小単位をいう。この空きブロックテーブル
１０には、空きブロック部１０ｅのブロックアドレス部
１０ｆと変換テーブル部１０ａのブロックアドレス１０
ｃが設けられ、空きブロックアドレスは空きブロック１
０ｅのブロックアドレス１０ｆあるいは変換テーブルの
ブロックアドレス１０ｃに格納されている。
【００４１】なお、空きブロックアドレスが空きブロッ
ク部に格納されていないときには、空きブロックアドレ
スが空きブロック部１０ｅ内に存在しないことを示すブ
ロックアドレス番号が指定される。
【００４２】＜変換テーブル＞また変換テーブル１０ａ
には、ブロックアドレス部１０ｃが複数個設けられてお
り、外部からのアドレス指定信号により所望のブロック
アドレス部１０ｃが選択される。
【００４３】この変換テーブル１０ａでは、外部から指
定されたアドレスに対応するブロックアドレスもしくは
空きブロックアドレスが格納される。なお、この変換テ
ーブル１０ａでは、ブロックアドレスが変換テーブルに
格納されていないときには、ブロックアドレスが変換テ
ーブル１０ａ内に存在しないことを示すブロックアドレ
ス番号が指定される。
【００４４】このブロックアドレス部１０ｃには、先頭
に空きブロックアドレス情報識別部であるフラグ部１０
ｂが設けられている。このフラグ部１０ｂは、格納され
ているブロックアドレスの判断を行うフラグで、格納ブ
ロックアドレスが空きブロックアドレスであるか否かの
判断を行うことができる。
【００４５】またブロックアドレス部１０ｃには、空き
ブロック読み書きポインタ１０ｄにより、空き領域のブ
ロックアドレスが読み出されるとともに、その空き領域
のブロックアドレスの情報が書き込まれる。
【００４６】＜空きブロック管理用ポインタ＞一方、図
１のリードポインタ１０ｇ，ライトポインタ１０ｈは、
空きブロックテーブル１０の空きブロック部の管理用の
ポインタである。
【００４７】空きブロック部１０ｅでは、空きブロック
読み出しポインタ１０ｇにより、ブロックアドレス部１
０ｆが読み出される。また空きブロック部１０ｅでは、
空きブロック書き込みポインタ１０ｈにより、情報がブ
ロックアドレス部１０ｆに書き込まれる。
【００４８】以上により、リードポインタ１０ｇでは、
空きブロック部１０ｅから空きブロックアドレスを読み
込み、その読み込まれた空きブロックアドレスがあると
次の空きブロックアドレスが読み込まれる。
【００４９】このようにして空きブロック部１０ｅの最
後のアドレスで読み込みが行われると、再びブロックア
ドレス部１０ｆの最初のアドレスに戻ってブロックアド
レス部の情報を読み込むことができる。
【００５０】またライトポインタ１０ｈでは、空きブロ
ック部１０ｅのブロックアドレス部１０ｆに空きブロッ
クアドレスを書き込み、書き込みが行われると、次のア
ドレスに書き込みが行われ、テーブルの最後のアドレス
にアドレス番号の書き込みが行われると、ふたたび戻っ
て最初のアドレスにアドレス番号の書き込みが行われ
る。
【００５１】スタックポインタ１０ｄでは、変換テーブ
ル１０ａのブロックアドレス部１０ｃの管理が行える。
このスタックポインタ１０ｄでは、変換テーブル１０ａ
の空きブロックアドレスを読み書きすることができる。
【００５２】すなわち、スタックポインタ１０ｄでは、
空きブロックの検索をするとき、現在示されているアド
レスから検索を行い、変換テーブル１０ａの先頭に戻る
ようにして検索を行い、空きブロックアドレスが見つか
るかまたは変換テーブル１０ａの先頭になると検索を終
了する。
【００５３】＜記憶媒体＞ここで、記憶媒体としては、
不揮発性記憶媒体をいい、たとえばフラッシュ・ＥＥＰ
ＲＯＭなどである。
【００５４】＜システム構成＞図２は図１において説明
したブロックテーブルをフラッシュメモリに内に設けた
システムの一例を示すブロック図である。
【００５５】図２のブロック図において、本体１１とは
コンピュータ装置のことである。記憶装置１２は、本体
１１とバス接続されているものである。この記憶装置１
２には、記憶装置内部の制御をするコントローラ１４、
このコントローラ１４からの制御信号により一時情報の
書き込みをするランダムアクセスメモリ１５、コントロ
ーラ１４からの制御信号により動作するＣＰＵ１６およ
びコントローラ１４からの制御信号により書き込み読み
出しをする複数個のフラッシュメモリ１３・・・１３ｎ
から成っている。
【００５６】この実施例では、ランダムアクセスメモリ
１５内に図１の空きブロックテーブル１０を設けてい
る。 ＜テーブル情報の例＞図３ないし図６は、図１のテーブ
ル情報の具体例を示す図である。
【００５７】このテーブル情報は図２のランダムアクセ
スメモリ１５内に格納されている。図３は変換テーブル
１００に格納されている情報のを示す図で、１００ｉは
外部アドレス番号、１００ｊは格納ブロックアドレス判
断用のフラグ、１００ｋはブロックアドレス格納領域番
地である。
【００５８】このフラグは、特許請求の範囲における請
求項１記載の空きブロックアドレス情報識別部のことで
ある。たとえば、図３において、外部アドレス番号１０
０ｉが「６」のときの格納ブロックアドレス判断用のフ
ラグ１００ｊは「１」となって、ブロックアドレス格納
領域番地は「１０」となる。
【００５９】図４は空きブロック部１０１に格納されて
いる情報を示す図で、１０１ｎは空きブロックテーブル
のアドレス番号、１０１ｐはブロックアドレス格納領域
番地である。
【００６０】図５は記憶媒体１０２である、たとえばフ
ラッシュメモリのデータ構造の例を示すものである。１
０２ｑは、ブロックのアドレス番号、１０２ｒはブロッ
ク内に格納されているデータの外部アドレス番号を示す
ものである。
【００６１】図６は、図４の空きブロック部から読み出
すためのリードポインタ１０３、空きブロック部に書き
込むためのライトポインタ１０４、および図３の変換テ
ーブルを読み書きするためのスタックポインタ１０５か
らなるポインタ(pointer)１０６である。
【００６２】このポインタ１０６とは、アクセスするデ
ータやプログラムを格納しているアドレスを保持するレ
ジスタから成る。このポインタ１０６によってテーブル
１００，１０１間を結びつけることができ、テーブル１
００，１０１を単純に一列にならべたり、木構造のよう
につないだり、網目状につなぐこともできる。
【００６３】（実施例の動作）次に本実施例の動作を空
きブロック検索ルーチンにしたがって説明する。図７は
空きブロックテーブル１０の検索ルーチンを示すフロー
チャートである。 ＜空きブロック検索ルーチン＞こ
の図７に示すフローチャートにおいて、（Ａ）は外部ア
ドレスを示す変換テーブルのアドレスにおける処理、
（Ｂ）はリードポインタの行う空きブロックテーブルの
処理、（Ｃ）はスタックポインタによる空きブロックに
おける処理を示す。
【００６４】図７において、先ず外部アドレスを示す変
換テーブルのアドレスにブロックアドレスが格納されて
いるか否かの判断を行う（ＳＴ１００）。外部アドレス
を示す変換テーブルのアドレスにブロックアドレスが格
納されている場合（ＳＴ１００のＹのとき）には、空き
ブロックアドレスないし変換先のブロックアドレスであ
るかフラグによって判断する（ＳＴ１０１）。
【００６５】またＳＴ１００において、外部アドレスを
示す変換テーブルのアドレスにブロックアドレスが格納
されていない場合には（ＳＴ１００のＮのとき）には、
ＳＴ１０２の判断を行う。
【００６６】またＳＴ１０１において、空きブロックア
ドレスであるとフラグによって判断したときには、空き
ブロックアドレスの読み出しを行う（ＳＴ１０７）。空
きブロックアドレスの読み出しを行った後には、格納元
のブロックアドレスをブロックアドレスが存在しないと
みなし（ＳＴ１０８）、以上の処理を終了する。
【００６７】一方、ＳＴ１０１において、変換先のブロ
ックアドレスであるとフラグによって判断したときに
は、空きブロック部１０ｅにブロックアドレスが格納さ
れているか否かの判断を行う（ＳＴ１０２）。
【００６８】リードポインタ１０ｇの示すアドレスにブ
ロックアドレスが格納されている場合（ＳＴ１０２のＹ
のとき）には、空きブロックアドレスの読み出しを行う
（ＳＴ１０９）。
【００６９】空きブロックアドレスの読み出しを行った
後には、格納元のブロックアドレスをブロックアドレス
が存在しないとみなし（ＳＴ１１０）、図１のリードポ
インタ１０ｇを次のブロックアドレス部１０ｆに移動し
て、以上の処理を終了する。
【００７０】一方、ＳＴ１０２において、リードポイン
タ１０ｇの示すアドレスにブロックアドレスが格納され
ていないとき（ＳＴ１０２のＮのとき）には、ブロック
アドレスが変換テーブル１０に格納されているか否かを
判断する（ＳＴ１０３ないしＳＴ１０６）。
【００７１】スタックポインタ１０ｄの示すアドレスに
ブロックアドレスが格納されている場合（ＳＴ１０３の
Ｙのとき）には、空きブロックアドレスないし変換先の
ブロックアドレスであるかフラグによって判断する（Ｓ
Ｔ１０４）。
【００７２】またＳＴ１０３において、スタックポイン
タ１０ｄの示すアドレスにブロックアドレスが格納され
ていない場合には（ＳＴ１０３のＮのとき）には、ＳＴ
１０５の判断を行う。
【００７３】一方、ＳＴ１０４において、スタックポイ
ンタ１０ｄの示す空きブロックアドレスが格納されてい
る場合には、空きブロックアドレスの読み出しを行う
（ＳＴ１１２）。
【００７４】空きブロックアドレスの読み出しを行った
後には、格納元のブロックアドレスをブロックアドレス
が存在しないとみなし（ＳＴ１１３）、以上の処理を終
了する。
【００７５】またＳＴ１０４において、変換先のブロッ
クアドレスであるときには、図１のスタックポインタ１
０ｄが、図１のブロックアドレス部１０ｃの先頭にある
か否かの判断を行う（ＳＴ１０５）。
【００７６】ＳＴ１０５において、ブロックアドレス部
１０ｃの先頭にあると判断した場合には、以上の処理を
終了する。またＳＴ１０５において、図１のブロックア
ドレス部１０ｃの先頭にないと判断した場合には、図１
のスタックポインタ１０ｄを変換テーブルの先頭に向か
って次ぎのブロックアドレス部１０ｃに移動し、ＳＴ１
０４もしくはＳＴ１０５の条件が満たさせるまで処理を
繰り返し行う（ＳＴ１０３ないしＳＴ１０６）。
【００７７】以上の図７に示す処理を行うことにより、
空きブロックの検索を速やかに行うことができる。次
に、図８に示す空きブロックの登録を行う処理ルーチン
について説明する。
【００７８】＜空きブロック登録ルーチン＞この図８に
示すフローチャートにおいて、（Ｄ）はライトポインタ
による図１に示す空きブロック部１０ｅの処理、（Ｅ）
はスタックポインタによる変換テーブルの処理を示すも
のである。
【００７９】先ず空きブロック部１０ｅに空きブロック
アドレスが格納できる否かの判断を行う（ＳＴ１２
０）。ライトポインタ１０ｈを示すアドレスにブロック
アドレスが格納されている場合（ＳＴ１２０のＹのと
き）には、変換テーブル１０ａに空きブロックアドレス
が格納できるか否かの判断をする（ＳＴ１２１）。
【００８０】またＳＴ１２０において、ライトポインタ
１０ｈを示すブロック部１０ｅに格納されていない場合
には（ＳＴ１２０のＮのとき）には、空きブロックアド
レスを図１に示す空きブロック１０ｅに格納する（ＳＴ
１２４）。
【００８１】空きブロックアドレスを図１に示す空きブ
ロック部１０ｅに格納した後には、図１に示すライトポ
インタを次のブロックアドレス部１０ｆに移動し（ＳＴ
１２５）、以上の処理を終了する。
【００８２】またＳＴ１２１において、スタックポイン
タ１０ｄの示すアドレスにブロックアドレスが格納され
ている場合（Ｙのとき）には、図１のスタックポインタ
１０ｄに示すアドレスが、図１のブロックアドレス部１
０ｃの最後にあるか否かの判断を行う（ＳＴ１２２）。
【００８３】ブロックアドレス部１０ｃの最も最後にあ
る場合には、以上の処理を終了する。また図１のブロッ
クアドレス部１０ｃの最後尾以外にあるときには、スタ
ックポインタ１０ｄを次のポイントへ移動させ、変換テ
ーブル１０ａの最後尾になるまで繰り返し処理を行う
（ＳＴ１２１ないしＳＴ１２３）。
【００８４】一方、ＳＴ１２１において、スタックポイ
ンタ１０ｄが示すアドレスにブロックアドレスが格納さ
れていないとき（ＳＴ１２１のＮのとき）には、空きブ
ロックアドレスを変換テーブル１０ａに格納する（ＳＴ
１２６）。
【００８５】空きブロックアドレスを変換テーブル１０
ａに格納した後には、変換テーブル１０ａのフラグを空
きブロックアドレスとし（ＳＴ１２７）、以上の処理を
終了する。
【００８６】以上の図８に示す処理を行うことにより、
空きブロックの登録を迅速かつ確実に行うことができ
る。次に記憶装置全体の動作を図１、図２、図３３およ
び図３４に基づいて説明する。
【００８７】＜記憶装置全体の動作＞図３３および図３
４は記憶装置全体の動作を示すフローチャートである。
先ず、図３３において図２に示す本体１１から記憶装置
１２内に設けたバッフにデータ転送を行う（ＳＴ１４
０）。
【００８８】このとき、たとえば本体１１が指定したア
ドレスについて以下の処理を行う（ＳＴ１４１）。すな
わち、指定可能なアドレスであるか否かを記憶装置１２
のＣＰＵ１６で判断する（ＳＴ１４２）。
【００８９】指定可能なアドレスであると記憶装置１２
のＣＰＵ１６で判断するときには、旧データブロックア
ドレスに対応する図１に示す変換テーブル１０ａから読
み出す（ＳＴ１４３）。
【００９０】旧データブロックアドレスに対応する図１
に示す変換テーブル１０ａから読み出した後には、サブ
ルーチン処理により空きブロック検索をする（ＳＴ１４
４）。
【００９１】サブルーチン処理により空きブロック検索
をするときには、テーブル１０に空きブロックがあるか
否かの判断を行う（ＳＴ１４５）。テーブル１０に空き
ブロックがあると判断する場合には、新たなデータブロ
ックアドレスが図２に示すＣＰＵ１６により検索された
ブロックアドレスとする（ＳＴ１４６）。
【００９２】新たなデータブロックアドレスが図２に示
すＣＰＵ１６により検索されたブロックアドレスとした
後には、新データブロックアドレスが示すブロックに図
示省略のバッファにデータを書き込む（ＳＴ１４７）。
【００９３】次に、図２に示す本体１１が指定したアド
レスについて以下の処理を行う（ＳＴ１４８）。すなわ
ち、先にデータを書き込んだ新データブロックアドレス
を対応する変換テーブル１０ａに登録する（ＳＴ１４
９）。
【００９４】先にデータを書き込んだ新データブロック
アドレスを対応する変換テーブル１０ａに登録した後に
は、旧ブロックアドレスがブロックアドレスであるか否
かの確認を図２のＣＰＵ１６によりする（ＳＴ１５
０）。
【００９５】ブロックアドレスであると図２のＣＰＵ１
６で確認したときには、旧データブロックアドレスが示
すブロックを消去する（ＳＴ１５１）。旧データブロッ
クアドレスが示すブロックを消去した後には、サブルー
チン処理によりテーブル１０に空きブロックの登録を行
う。このときには、図８において説明した登録処理ルー
チンにより処理を行う。
【００９６】以上の処理を終えたときには処理を終了す
る。なお、上記ＳＴ１４２において、指定可能なアドレ
スでないときには、図示しないエラー処理部においてエ
ラー処理を行う。
【００９７】またＳＴ１４５において、空きブロックが
ないと判断されたときも図示しないエラー処理部におい
てエラー処理を行う。さらにＳＴ１５０において、ブロ
ックアドレスでないと判断したときには、以上の処理を
終了する。
【００９８】以上に説明したフローチャートにおいて
は、テーブル１０の空きブロックに所望のデータを正確
かつ迅速に書き込むことができる。したがって、本実施
例では上記処理を行うことにより、たとえばＩＣカード
などに適用した場合にＩＣカードの利用者にとってコン
パクトな記憶装置を提供することができることになる。
【００９９】＜データの読み込み＞図３４においては、
データの読み込み行うときには、図２に示す本体１１が
指定したアドレスについて以下の処理を行う（ＳＴ１６
０）。
【０１００】すなわち、たとえば、図２のＣＰＵ１６に
おいて指定可能なアドレスであるか否かの判断をする
（ＳＴ１６１）。ここにおいて、指定不可能である場合
には図示しないエラー処理部においてエラー処理を行
う。
【０１０１】また指定可能である場合には、対応する変
換テーブル１０ａの値がブロックアドレスであるか否か
の判断をする（ＳＴ１６２）。ＳＴ１６２において、ブ
ロックアドレスであると判断したときには、求められた
ブロックから本体１１に転送するためのバッファにデー
タを一時書き込む（ＳＴ１６３）。
【０１０２】このときには、フラッシュメモリから読み
出されたデータを、バッファに書き込むことができる。
ＳＴ１６３における処理が実行された後には、記憶装置
１２の転送用バッファから本体１１にデータの転送を行
う（ＳＴ１６４）。
【０１０３】以上の処理が終わると処理を終了する。な
お、ＳＴ１６１において、指定可能なアドレスでないと
判断する場合には、図示しないエラー処理部においてエ
ラー処理を行う。
【０１０４】またＳＴ１６３において、対応する変換テ
ーブルの値が所望のブロックアドレス以外のときには、
本体１１への転送用のバッファに変換するデータが無い
ことを示すデータの書き込みを行う（ＳＴ１６５）。
【０１０５】以上の処理を行った後には、ＳＴ１６４の
処理を行う。したがって、図３４に説明したフローチャ
ートでは、データの読み込みを迅速に行うことができ
る。
【０１０６】＜テーブル情報の具体例＞図９ないし図３
２は、図１のテーブル情報の具体例を示す図である。図
９、１３、１７、２１、２５、２９および図３５は変換
テーブル１００Ａ〜１００Ｆに格納されている情報のを
示す図で、１００ｉは外部アドレス番号、１００ｊは格
納ブロックアドレス判断用のフラグ、１００ｋはブロッ
クアドレス格納領域番地である。
【０１０７】このフラグは、特許請求の範囲における請
求項１記載の空きブロックアドレス情報識別部のことで
ある。たとえば、図３５において、外部アドレス番号１
００ｉが「６」のときの格納ブロックアドレス判断用の
フラグ１００ｊは「１」となって、ブロックアドレス格
納領域番地は「１０」となる。
【０１０８】図１０、１４、１８、２２、２６、３０お
よび図３６は空きブロックテーブル１０１Ａ〜１０１Ｇ
に格納されている情報を示す図で、１０１ｎは空きブロ
ックテーブルのアドレス番号、１０１ｐはブロックアド
レス格納領域である。
【０１０９】図１１、１５、１９、２３、２７、３１お
よび図３７は記憶媒体１０２である、たとえばフラッシ
ュメモリのデータ構造の例を示すものである。この記憶
媒体１０２には、ブロックのアドレス番号、１０２ｒは
ブロック内に格納されているデータの外部アドレス番号
を示すものである。
【０１１０】図１２、１６、２０、２４、２８、３２お
よび図３８は、図４の空きブロック部を読み出すための
リードポインタ１０３、空きブロック部に書き込むため
のライトポインタ１０４、および図３の変換テーブルを
読み書きするためのスタックポインタ１０５からなるポ
インタ(pointer)１０６である。
【０１１１】このポインタ１０６とは、アクセスするデ
ータやプログラムを格納しているアドレスを保持するレ
ジスタから成る。このポインタ１０６によってテーブル
１００，１０１間を結びつけることができ、テーブル１
００，１０１を単純に一列にならべたり、木構造のよう
につないだり、網目状につなぐこともできる。
【０１１２】このようにテーブル情報を空きブロックテ
ーブル１０に設けることにより、以下の場合にも好適に
なる。すなわち、外部装置から指定可能なアドレスが０
〜９、１ブロック当たりの書き込めるデータ数が１、本
装置内のブロック数が１２、空きブロックテーブルが
４、として説明する。
【０１１３】このとき変換テーブル１０ａのフラグが
「１」のとき、空きブロックアドレスとなり、「０」変
換ブロックアドレスとなる。またブロックアドレスが格
納されていない時には、ブロックアドレスが「９９」と
なる。
【０１１４】たとえば、図３５ないし図３８は記憶装置
１２の内部の初期状態であるとすると、この状態から外
部アドレス「２」に書き込みをすると、図９ないし図１
２の状態になる。
【０１１５】つづけて、外部アドレス「２」に書き込み
をすると、図１３ないし図１６の状態になる。さらに、
たとえば外部アドレス「９」に書き込みをすると、図１
７ないし図２０の状態になる。
【０１１６】ここで、外部アドレス「２」を消去する
と、図２１ないし図２４の状態になる。また記憶装置１
２が図２５ないし図２８の状態から、外部アドレス
「５」に書き込みをすると、図２９ないし図３２の状態
になる。
【０１１７】（実施例１の変形例１）上記実施例では、
スタックポインタを用いた例について説明したが、これ
のみに限定されない。たとえば、先入れ先出しをする記
憶領域部とは、たとえばＦＩＦＯ（Ｆｉｒｓｔ ｉｎ
Ｆｉｒｓｔ Ｏｕｔ）により処理を行うこともできるも
のである。
【０１１８】（実施例１の変形例２）また後入れ先出し
をする記憶領域部とは、たとえばＬＩＦＯ（Ｌａｓｔ
ｉｎＦｉｒｓｔ Ｏｕｔ）により処理を行うこともでき
る。
【０１１９】（実施例１の変形例３）待ち行列部を設
け、たとえば待ち行列Ｑｕｅｕｅにより処理を行うこと
もできる。
【０１２０】以上に説明した本実施例１の変形例１〜３
までによれば、空きブロックテーブル内に変換テーブル
を設けて、テーブルを共用化することにより、変換テー
ブル分のテーブル容量を削減することができるだけでな
く、検索あるいは登録を迅速に行うことが可能になる。
【０１２１】
【発明の効果】以下の発明を適宜組み合わせることによ
り複数個の効果を得ることが可能である。
【０１２２】（１）第１の発明によれば、空きブロック
テーブル内に変換テーブルを設けて、テーブルを共用化
することにより、変換テーブル分のテーブル容量を削減
することができるので、記憶媒体の小型化を図ることが
できる効果がある。
【０１２３】また空きブロックアドレス情報識別部とし
て、たとえばフラグを変換テーブル用ブロックアドレス
部の先頭に設けることにより、変換テーブルを効率よく
頭出しすることができ、記憶媒体を小型化しても検索ス
ピードの低下をきたさないようにすることができる効果
もある。
【０１２４】（２）第２の発明によれば、後入れ先出し
をする記憶領域部として空きブロック部を用いることに
より、空きブロックの検索あるいは登録を迅速に行うこ
とができる効果がある。
【０１２５】（３）第３の発明によれば、後入れ先出し
をするスタック部として変換テーブルを用いることによ
り、空きブロックの検索あるいは登録を迅速かつ確実に
行うことができる効果がある。
【０１２６】（４）第４の発明によれば、変換テーブル
から情報を取り出すとき空きブロックの検索あるいは登
録を迅速に行うことができる効果がある。 （５）第５の発明によれば、空きブロックの登録をする
とき、検索時間の削減をすることができる効果がある。
【０１２７】また第５の発明によれば、空きブロックの
登録をするとき、空きブロック部から変換テーブルの順
にテーブル内容を検索することにより、検索時間を短縮
することができる効果がある。
【０１２８】（６）第６の発明によれば、空きブロック
テーブルをメモリカード内のメモリに設けることによ
り、メモリの小型化を図ることができる効果がある。 （７）第７の発明によれば、空きブロックテーブルをラ
ンダムアクセスメモリ内に設けることにより、情報の書
き込みを速やかに行うことができる効果がある。
【０１２９】（８）第８の発明によれば、空きブロック
テーブルをフラッシュメモリ内に設けることにより、情
報の書き込みおよび読み出しを速やかに行うことができ
る効果がある。
【図面の簡単な説明】
【図１】本発明の実施例の要部ブロック図である。
【図２】本発明の実施例のシステム構成図である。
【図３】図１の一部拡大図である。
【図４】図１の一部拡大図である。
【図５】本発明の実施例の記憶媒体の例を示す図であ
る。
【図６】本発明の実施例のポインタの例を示す図であ
る。
【図７】本発明の実施例の動作を説明するフローチャー
トである。
【図８】本発明の実施例の動作を説明するフローチャー
トである。
【図９】データ構造を示す図である。
【図１０】データ構造を示す図である。
【図１１】データ構造を示す図である。
【図１２】ポインタの例を示す図である。
【図１３】データ構造を示す図である。
【図１４】データ構造を示す図である。
【図１５】データ構造を示す図である。
【図１６】ポインタの例を示す図である。
【図１７】データ構造を示す図である。
【図１８】データ構造を示す図である。
【図１９】データ構造を示す図である。
【図２０】ポインタの例を示す図である。
【図２１】データ構造を示す図である。
【図２２】データ構造を示す図である。
【図２３】データ構造を示す図である。
【図２４】ポインタの例を示す図である。
【図２５】データ構造を示す図である。
【図２６】データ構造を示す図である。
【図２７】データ構造を示す図である。
【図２８】ポインタの例を示す図である。
【図２９】データ構造を示す図である。
【図３０】データ構造を示す図である。
【図３１】データ構造を示す図である。
【図３２】ポインタの例を示す図である。
【図３３】本発明の実施例の動作を説明するフローチャ
ートである。
【図３４】本発明の実施例の動作を説明するフローチャ
ートである。
【図３５】データ構造を示す図である。
【図３６】データ構造を示す図である。
【図３７】データ構造を示す図である。
【図３８】ポインタの例を示す図である。
【符号の説明】
１０ 空きブロックテーブル １０ａ 変換テーブル １０ｂ フラグ部 １０ｃ ブロックアドレス部 １０ｄ スタックポインタ １０ｅ 空きブロック部 １０ｆ ブロックアドレス部 １０ｇ リードポインタ １０ｈ ライトポインタ １１ 本体 １２ 記憶装置 １３ フラッシュメモリ １４ コントローラ １５ ＲＡＭ １６ ＣＰＵ

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 情報を記憶する単位であるブロックご
    とに書き換えが可能な不揮発性記憶媒体を有する記憶装
    置において、 前記不揮発性記憶媒体には、情報の書き込み可能な空き
    ブロックに対応する空きブロックアドレス番号ごとに情
    報を格納する空きブロックテーブルと、 この空きブロックテーブル内に前記記憶装置の外部から
    指定されたアドレス番号に対応するブロックのアドレス
    情報に変換する変換テーブルと、 この変換テーブル内に前記ブロックアドレス情報を識別
    するブロックアドレス情報識別部を設けた、記憶装置の
    メモリ管理装置。
  2. 【請求項２】 前記空きブロックテーブル内の前記変
    換テーブル以外の領域に空きブロック部を設け、この空
    きブロック部を最初に入力した情報から順に出力する先
    入れ先出しをする記憶領域部として用い、前記変換テー
    ブルから情報を取り出すときには逆に最も新しく格納し
    たものから順に出力する後入れ先出しをする記憶領域部
    として前記空きブロックテーブルを用いる、請求項１記
    載の記憶装置のメモリ管理装置。
  3. 【請求項３】 前記空きブロックテーブルを処理を待つ
    待ち行列部として用い、また情報を取り出すときには逆
    に最も新しく格納したものから順に出力する後入れ先出
    しをするスタック部として前記空きブロックテーブルを
    用いる、請求項１または請求項２記載の記憶装置のメモ
    リ管理装置。
  4. 【請求項４】 前記空きブロック部を最初に入ってき
    たものから順に出力する先入れ先出しをする記憶領域部
    として用い、また前記変換テーブルから取り出すときに
    は逆に最も新しく格納したものから順に出力する後入れ
    先出しをする記憶領域部として用いる、請求項１ないし
    請求項３のいずれかに記載の記憶装置のメモリ管理装
    置。
  5. 【請求項５】 前記空きブロックの登録をするとき、登
    録可能領域の検索を空きブロック部から変換テーブルの
    順にテーブル内容を検索する、請求項１ないし請求項４
    のいずれかに記載の記憶装置のメモリ管理装置。
  6. 【請求項６】 前記空きブロックテーブルをメモリカー
    ド内のメモリに設けた、請求項１ないし請求項５のいず
    れかに記載の記憶装置のメモリ管理装置。
  7. 【請求項７】 前記空きブロックテーブルをＲＡＭ内に
    設けた、請求項１ないし請求項５のいずれかに記載の記
    憶装置のメモリ管理装置。
  8. 【請求項８】 前記空きブロックテーブルをフラッシュ
    メモリ内に設けた、請求項１ないし請求項５のいずれか
    に記載の記憶装置のメモリ管理装置。
JP00619995A 1995-01-19 1995-01-19 記憶装置のメモリ管理装置 Expired - Fee Related JP3464836B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP00619995A JP3464836B2 (ja) 1995-01-19 1995-01-19 記憶装置のメモリ管理装置
US08/544,850 US6442662B1 (en) 1995-01-19 1995-10-18 Memory management device including a free block table and a conversion table with a free block address data identification component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00619995A JP3464836B2 (ja) 1995-01-19 1995-01-19 記憶装置のメモリ管理装置

Publications (2)

Publication Number Publication Date
JPH08194640A true JPH08194640A (ja) 1996-07-30
JP3464836B2 JP3464836B2 (ja) 2003-11-10

Family

ID=11631876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00619995A Expired - Fee Related JP3464836B2 (ja) 1995-01-19 1995-01-19 記憶装置のメモリ管理装置

Country Status (2)

Country Link
US (1) US6442662B1 (ja)
JP (1) JP3464836B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3680142B2 (ja) * 1997-12-05 2005-08-10 東京エレクトロンデバイス株式会社 記憶装置及びアクセス方法
JP2007505415A (ja) * 2003-09-10 2007-03-08 ハイパーストーン・アクチエンゲゼルシヤフト フラッシュメモリにおける削除されたブロックの管理
JP2008090870A (ja) * 2007-12-27 2008-04-17 Sony Corp 記憶媒体及び電子機器システム
JP2010517131A (ja) * 2007-01-18 2010-05-20 サンディスク アイエル リミテッド フラッシュメモリシステムの高速起動を容易にする方法およびシステム
US8751770B2 (en) 2008-01-16 2014-06-10 Panasonic Corporation Semiconductor recording apparatus and semiconductor recording system

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4046857B2 (ja) * 1998-07-02 2008-02-13 キヤノン株式会社 画像処理装置およびその方法、並びに、記録媒体
US7072981B1 (en) 2000-12-21 2006-07-04 Cisco Technology, Inc. Preallocation of client network address translation addresses for client-server networks
US7089328B1 (en) * 2000-12-29 2006-08-08 Cisco Technology, Inc. Method allocation scheme for maintaining server load balancers services in a high throughput environment
DE10119754B4 (de) * 2001-04-23 2007-11-29 Infineon Technologies Ag Verfahren und Vorrichtung zum Speichern von Datenpaketen
DE10341616A1 (de) * 2003-09-10 2005-05-04 Hyperstone Ag Verwaltung defekter Blöcke in Flash-Speichern
KR100526188B1 (ko) * 2003-12-30 2005-11-04 삼성전자주식회사 플래시 메모리의 주소 사상 방법, 사상 정보 관리 방법 및상기 방법을 이용한 플래시 메모리
US8244958B2 (en) * 2005-05-09 2012-08-14 Sandisk Il Ltd. Method and system for facilitating fast wake-up of a flash memory system

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8829919D0 (en) * 1988-12-22 1989-02-15 Int Computer Limited File system
US5371885A (en) * 1989-08-29 1994-12-06 Microsoft Corporation High performance file system
US5426747A (en) * 1991-03-22 1995-06-20 Object Design, Inc. Method and apparatus for virtual memory mapping and transaction management in an object-oriented database system
US5269019A (en) * 1991-04-08 1993-12-07 Storage Technology Corporation Non-volatile memory storage and bilevel index structure for fast retrieval of modified records of a disk track
US5313582A (en) * 1991-04-30 1994-05-17 Standard Microsystems Corporation Method and apparatus for buffering data within stations of a communication network
JP2582487B2 (ja) * 1991-07-12 1997-02-19 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体メモリを用いた外部記憶システム及びその制御方法
US5542064A (en) * 1991-11-21 1996-07-30 Hitachi, Ltd. Data read/write method by suitably selecting storage units in which multiple copies of identical data are stored and apparatus therefor
JP3178909B2 (ja) * 1992-01-10 2001-06-25 株式会社東芝 半導体メモリ装置
DE69327089T2 (de) * 1992-07-24 2000-04-13 Microsoft Corp Rechnerverfahren und system zur zuordnung und zur freigabe von speichern.
JPH0659982A (ja) * 1992-08-10 1994-03-04 Hitachi Ltd 仮想記憶制御方法および装置
JP3105092B2 (ja) * 1992-10-06 2000-10-30 株式会社東芝 半導体メモリ装置
US5357475A (en) * 1992-10-30 1994-10-18 Intel Corporation Method for detaching sectors in a flash EEPROM memory array
US5404485A (en) * 1993-03-08 1995-04-04 M-Systems Flash Disk Pioneers Ltd. Flash file system
US5485595A (en) * 1993-03-26 1996-01-16 Cirrus Logic, Inc. Flash memory mass storage architecture incorporating wear leveling technique without using cam cells
US5479638A (en) * 1993-03-26 1995-12-26 Cirrus Logic, Inc. Flash memory mass storage architecture incorporation wear leveling technique
JP3215237B2 (ja) * 1993-10-01 2001-10-02 富士通株式会社 記憶装置および記憶装置の書き込み／消去方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3680142B2 (ja) * 1997-12-05 2005-08-10 東京エレクトロンデバイス株式会社 記憶装置及びアクセス方法
JP2007505415A (ja) * 2003-09-10 2007-03-08 ハイパーストーン・アクチエンゲゼルシヤフト フラッシュメモリにおける削除されたブロックの管理
JP2010517131A (ja) * 2007-01-18 2010-05-20 サンディスク アイエル リミテッド フラッシュメモリシステムの高速起動を容易にする方法およびシステム
JP2013211056A (ja) * 2007-01-18 2013-10-10 Sandisk Il Ltd フラッシュメモリシステムの高速起動を容易にする方法およびシステム
JP2008090870A (ja) * 2007-12-27 2008-04-17 Sony Corp 記憶媒体及び電子機器システム
US8751770B2 (en) 2008-01-16 2014-06-10 Panasonic Corporation Semiconductor recording apparatus and semiconductor recording system

Also Published As

Publication number Publication date
JP3464836B2 (ja) 2003-11-10
US6442662B1 (en) 2002-08-27

Similar Documents

Publication Publication Date Title
US6571326B2 (en) Space allocation for data in a nonvolatile memory
KR100584255B1 (ko) 플래시 메모리를 위한 포스트방식의 라이트-스루 캐시
US5740396A (en) Solid state disk device having a flash memory accessed by utilizing an address conversion table to convert sector address information to a physical block number
US5983293A (en) File system for dividing buffer areas into different block sizes for system and user data
US5513138A (en) Memory card having a plurality of EEPROM chips
US5687368A (en) CPU-controlled garbage-collecting memory module
US8161226B2 (en) Methods and apparatus to share a thread to reclaim memory space in a non-volatile memory file system
JP3464836B2 (ja) 記憶装置のメモリ管理装置
US6192450B1 (en) Destage of data for write cache
US20020078264A1 (en) System and method for capturing and storing trace data signals in system main storage
US3449722A (en) Electronic multiprocessing apparatus including common queueing technique
US6115793A (en) Mapping logical cache indexes to physical cache indexes to reduce thrashing and increase cache size
EP0985214A1 (en) Flash memory rewriting architecture having no external latch
US5765193A (en) System for controlling a write operation involving data held in a write cache
EP0439920B1 (en) System and method for memory management in a microcomputer
JPS5845611A (ja) 周辺メモリ・システム
US20050278480A1 (en) Method of writing data into flash memory
US6473842B1 (en) Virtual memory managing system for managing swap-outs by page units and a batch swap-out by task units
US8661223B1 (en) Buffer management architecture
US5530871A (en) Asynchronous input and output control system
US20060190689A1 (en) Method of addressing data in a shared memory by means of an offset
JP3494676B2 (ja) 不揮発性半導体記憶装置とデータ書換／読出方法
KR19980703197A (ko) 디지털 신호의 취급에 관한 장치 및 방법과 그것을 구비한 처리장치
KR100727399B1 (ko) 데이터 입출력 속도가 증가된 메모리 카드
JP4219299B2 (ja) 記録デバイスのキャッシュ方法及びデータ記録装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030812

LAPS Cancellation because of no payment of annual fees