JPH08185497A - Icカード - Google Patents
IcカードInfo
- Publication number
- JPH08185497A JPH08185497A JP32694894A JP32694894A JPH08185497A JP H08185497 A JPH08185497 A JP H08185497A JP 32694894 A JP32694894 A JP 32694894A JP 32694894 A JP32694894 A JP 32694894A JP H08185497 A JPH08185497 A JP H08185497A
- Authority
- JP
- Japan
- Prior art keywords
- card
- capacitor
- output
- transistor
- resonance circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Devices For Checking Fares Or Tickets At Control Points (AREA)
- Time Recorders, Dirve Recorders, Access Control (AREA)
Abstract
ることができるようにする。 【構成】 ループアンテナ31で発生された電圧のうち
の所定の周波数帯域のものを通過させるループアンテナ
31およびコンデンサ32でなる共振回路の出力電流
は、コレクタがグランドレベルとされたPNPトランジ
スタ21で整流される。また、共振回路の出力電圧のピ
ーク値を所定値以下に制限するための、トランジスタを
シリーズに多段接続したトランジスタ群34でなる保護
回路は、共振回路の正極性または負極性の出力電流のう
ちの正極性のもののみをバイパスさせるように構成され
ている。
Description
ムなどに用いられる定期券などに用いて好適なICカー
ドに関する。
ている定期券には、磁気的に情報が記録されており、自
動改札機では、定期券が挿入されると、その磁気記録が
なされている部分に磁気ヘッドを接触させて、情報を読
み取るようになされている。
納している場合には、そこから取り出して、自動改札機
に挿入する必要があり、面倒であった。
テムを先に提案している。この非接触カードシステムに
よれば、非接触で情報のやりとり(データ通信)などを
行うことができるので、これを、上述したような自動改
札システムに適用した場合には、利用者は、定期券をケ
ースに収納したままでも、自動改札機を出入りすること
が可能となる。
接触カードシステムの構成例を示している。この非接触
カードシステムは、上述した定期券に相当するICカー
ドと、電磁波を媒体としてICカードに対して、非接触
で電源となる電力を供給するとともに、データの読み書
きやその他必要な処理を行うリーダ/ライタで構成され
ている。
いる。即ち、ホストコンピュータ91は、例えば図示せ
ぬ他の装置や、あるいはシステムの管理者の指示に対応
して、所定のアプリケーションプログラムをディジタル
信号処理部92に送信してロードさせたり、リーダ/ラ
イタの動作モードを決めたり、あるいはディジタル信号
処理部92から、後述するようにして受信されたデータ
を読み出すようになされている。
ピュータ92から送信されてきたアプリケーションプロ
グラムをロードし、そのプログラムにしたがった処理を
行うようになされている。また、ディジタル信号処理部
92は、ホストコンピュータ92の指示にしたがって、
アンプ94の増幅率を制御したり、あるいはアンプ10
0より送信されてきたデータを受信し、そのデータに対
して所定の処理を施し、ホストコンピュータ91に送信
するようになされている。
子がループアンテナ97の一端と接続され、また他方の
出力端子がアンプ94の入力端子に接続されており、所
定の周波数のキャリアを出力するようになされている。
アンプ94は、電圧制御型のアンプで、その出力端子
は、抵抗95を介して、ループアンテナ97の他端と接
続されている。上述したように、アンプ94における増
幅率は、ディジタル信号処理部92によって制御される
ようになされており、従ってキャリア発生器93が出力
するキャリアは、ディジタル信号処理部92によってア
ンプ94の増幅率が変化されることにより振幅変調され
るようになされている。
発生器93とループアンテナ97との接続点と接続さ
れ、他端が、抵抗95とループアンテナ97との接続点
に接続されている。ループアンテナ97は、コイルと等
価であるから、コンデンサ96とループアンテナ97と
で共振回路(並列共振回路)が構成されている。なお、
ループアンテナ97は、例えばプリント基板上にパター
ンとして形成されている。
には、検波用のダイオード98のアノードが接続されて
おり、そのカソードは、カップリングコンデンサ(結合
コンデンサ)99を介して、アンプ100の入力端子と
接続されている。そして、アンプ100の出力端子は、
ディジタル信号処理部92と接続されている。
て、その動作について説明する。リーダ/ライタでは、
まず最初に、ステップS1において、電磁波として、コ
マンドおよび必要ならば書き込みデータが送出され、さ
らに一定期間、無変調波が送出される。即ち、まずホス
トコンピュータ91において、他の装置や、あるいはシ
ステムの管理者の指示に対応して、所定のアプリケーシ
ョンプログラムおよび必要ならな書き込みデータがディ
ジタル信号処理部92に送信される。その後、ホストコ
ンピュータ91では、ディジタル信号処理部92に対
し、起動がかけられる。
ピュータ91からプログラムを受信すると、それを内蔵
するメモリにロードする(書き込みデータも受信した場
合には、それも記憶される)。そして、ホストコンピュ
ータ91から起動がかけられると、ロードしたプログラ
ムにしたがって処理を行う。即ち、例えばICカードに
対して処理を指示するコマンドや、ICカードに行わせ
るべきプログラム、その他の書き込みデータなどに対応
して、アンプ94の増幅率を制御する。
キャリアが入力されており、従ってアンプ94では、キ
ャリアが、ディジタル信号処理部92からのコマンド
や、プログラム、データにしたがって振幅変調されて出
力される。よって、キャリア発生器93とアンプ94と
は振幅変調器を構成している。
抵抗95を介して、共振回路を構成するコンデンサ(共
振容量)96およびループアンテナ97に出力される。
このコンデンサ96およびループアンテナ97で構成さ
れる共振回路の共振周波数は、キャリア発生器93が出
力するキャリアの周波数に設定されており、従ってアン
プ94より出力された振幅変調波は、ループアンテナ9
7より電磁界として、効率良く放射される。
信号処理部92によって、アンプ94の増幅率が一定値
になるように制御され、これにより無変調波が、上述し
た振幅変調波と同様にして、電磁界として、効率良く放
射される。
から応答があったか否かが判定される。ここで、ICカ
ードから応答があったか否かは、次のようにして判定さ
れる。即ち、ICカードにおいては、後述するように、
ループアンテナ31とコンデンサ(共振容量)32とが
並列に接続されて共振回路が構成されている。さらに、
コンデンサ32には、コンデンサ38とFET(Nチャ
ネルFET)39とが直列接続された直列回路が並列接
続されており、従って、FET39がオン/オフするこ
とで、共振回路は、ループアンテナ31およびコンデン
サ32、またはループアンテナ31、コンデンサ32、
および39で構成されるようになり、その共振周波数
(インピーダンス)が変化するようになされている。
る場合、FET39をオン/オフするようになされてお
り、これにより、その共振回路の共振周波数(インピー
ダンス)を変化させる。この場合、ICカードとリーダ
/ライタとが、ループアンテナ31と97との間で相互
誘導を生じる距離にあれば、上述したように無変調波に
対応する電磁界を放射しているリーダ/ライタのコンデ
ンサ96とループアンテナ97との接続点である点Aお
よびBからループアンテナ97側を見たインピーダンス
は、FET39のオン/オフに対応して変化することに
なり、従って点A(B)の電圧も変化することになる。
点Aにおける電圧は、ダイオード98で検波され、コン
デンサ99で直流分をカットされ、さらにアンプ100
で増幅されて、ディジタル信号処理部92に入力される
ので、ICカードから応答があったか否かは、ディジタ
ル信号処理部92において、アンプ100からの信号に
基づいて判定される。
答がなかったと判定された場合、即ちICカードとリー
ダ/ライタとが、ループアンテナ31と97との間で相
互誘導を生じる距離にない場合、ステップS1に戻り、
再びステップS1からの処理を繰り返す。また、ステッ
プS2において、ICカードから応答があったと判定さ
れた場合、ステップS3に進み、ディジタル信号処理部
92において、上述したように得られる応答としてのア
ンプ100の出力信号が復調され、その復調データに基
づいて、必要な処理が行われて、処理を終了する。
カードは、次のように構成される。即ち、ループアンテ
ナ31とコンデンサ32とは並列に接続されている。ル
ープアンテナ31は、上述したループアンテナ97と同
様にコイルと等価であるから、ループアンテナ31とコ
ンデンサ32とは並列共振回路を構成している。ループ
アンテナ31とコンデンサ32との接続点の一方は、コ
ンデンサ38の一端に接続されており、他方は、FET
39のソースと接続されている。そして、FET39の
ドレインは、コンデンサ38の他端と接続されている。
接続点と、コンデンサ38との接続点には、抵抗33の
一端、およびダイオード83のアノードが接続されてい
る。ダイオード83は、整流、検波用のもので、そのカ
ソードは、定電圧レギュレータ37の入力端子と接続さ
れている。
直列に多段接続されたダイオード群81のアノード、お
よびダイオード群82のカソードが接続されている。ダ
イオード群81のカソード、およびダイオード群82の
アノードは、ともにFET39のソースと接続されてい
る。なお、FET39のソースは接地されている。
7の入力端子との接続点には、平滑用のコンデンサ35
の一端が接続されており、その他端は接地されている。
定電圧レギュレータ37は、その入力端子に印加される
電圧を、所定の一定の電圧VDDに安定化して、その出
力端子から出力するようになされている。定電圧レギュ
レータ37の出力端子には、バイパスコンデンサ36の
一端が接続されており、その他端は接地されている。な
お、定電圧レギュレータ37はアース端子を有し、その
アース端子は接地されている。
イオード83と定電圧レギュレータ37との接続点に接
続されており、その他端は、アンプ41の入力端子と接
続されている。アンプ41は、その入力端子に入力され
る信号を増幅して出力端子から出力するようになされて
おり、その出力端子は、ディジタル信号処理部42の入
力端子に接続されている。ディジタル信号処理部42
は、アンプ41から入力される信号に対応して、所定の
処理を行うようになされている。また、ディジタル信号
処理部42は出力端子を有し、その出力端子は、FET
39のゲートに接続されている。従って、FET39
は、ディジタル信号処理部42より、そのゲートに印加
される電圧に対応してオン/オフするようになされてい
る。
理部42は、定電圧レギュレータ37が出力する電圧V
DDが電源として供給されるようになされている。ま
た、アンプ41およびディジタル信号処理部42はアー
ス端子を有し、そのアース端子は接地されている。さら
に、ディジタル信号処理部42は、不揮発性メモリ43
を有し、アンプ41からのデータなどを記憶し、また記
憶したデータなどに応じて、FET39をオン/オフさ
せるようになされている。
て、その動作について説明する。ICカードでは、まず
最初に、ステップS11において、リーダ/ライタから
放射された電磁波が受信される。即ち、ICカードが、
リーダ/ライタに近づけられ、ループアンテナ31と9
7との間で相互誘導を生じる距離となると、ループアン
テナ31は、ループアンテナ97より放射された電磁界
(磁束)のうち、そこに鎖交する磁束の変化(磁界の変
化)に応じて逆起電力を生じる。このようにして発生し
た電圧のうち、ループアンテナ31およびコンデンサ3
2で構成される共振回路の共振周波数を中心とする所定
の周波数帯域のものは、効率良く、後段のブロックに通
過される。
サ32で構成される共振回路の共振周波数は、例えばリ
ーダ/ライタが有するキャリア発生器93が発生するキ
ャリアの周波数とされている。
のに電源を必要とするブロックであるアンプ41および
ディジタル信号処理部42に、電圧VDDが電源として
供給され、さらにループアンテナ31およびコンデンサ
32で構成される共振回路を通過した信号が検波され
る。
サ32で構成される共振回路を通過した信号は、ダイオ
ード83を介することにより整流され、さらに平滑用の
コンデンサ35を介することによりリップルが除去され
る。このリップルの除去された信号は、定電圧レギュレ
ータ37に供給され、そこで安定化されることにより所
定の一定電圧VDDとされる。そして、この電圧VDD
が、電源として、アンプ41およびディジタル信号処理
部42に供給される。
ジタル信号処理部42に電源が供給され、その動作が可
能な状態となった後、ループアンテナ31およびコンデ
ンサ32で構成される共振回路を通過した信号は、ダイ
オード83を介することにより検波され、コンデンサ4
0に供給される。
ライタから電磁波として放射されたコマンドやデータな
どが、ディジタル信号処理部42に出力される。即ち、
コンデンサ40では、ダイオード83で検波された信号
から直流分が除去され、アンプ41に供給される。アン
プ41では、コンデンサ40からの信号が、必要なレベ
ルに増幅され、ディジタル信号処理部42に供給され
る。
S14において、アンプ41から供給された信号に含ま
れるコマンドが解釈され、ステップS15に進み、その
コマンドが、書き込みを要求するものであるか否かが判
定される。ステップS15において、コマンドが書き込
みを要求するものであると判定された場合、ステップS
16に進み、アンプ41から供給された信号に含まれる
データが、不揮発性メモリ43に書き込まれ、ステップ
S17に進む。
が書き込みを要求するものでないと判定された場合、ス
テップS16をスキップして、ステップS17に進み、
そのコマンドが、読み出しを要求するものであるか否か
が判定される。ステップS17において、コマンドが読
み出しを要求するものであると判定された場合、ステッ
プS18に進み、データの読み出し処理が行われ、ステ
ップS19に進む。即ち、ステップS18では、不揮発
性メモリ43に記憶されているデータが読み出され、そ
のデータに対応して、FET39のゲートに電圧が印加
され、ステップS19に進む。
される電圧に応じてオン/オフし(なお、通常は、オフ
状態になっている)、FET39がオンになった場合に
は、ループアンテナ31およびコンデンサ32でなる並
列共振回路に、コンデンサ38が並列に接続されること
になるので、上述したようにして、リーダ/ライタにお
ける点Aの電圧は、読み出されたデータに対応して変化
することになる。
が読み出しを要求するものでないと判定された場合、ス
テップS19に進み、そのコマンドに対応した処理、即
ち、例えばアンプ41から供給された信号に含まれるプ
ログラムを実行するなどの処理が行われ、処理を終了す
る。
端に近づけられた場合、ループアンテナ31において、
高い電圧(過剰電圧)が発生し、これによりICカード
に、大きな電流(過剰電流)が流れ、ICカードが破壊
されることが考えられる。そこで、ICカードでは、そ
のような大きな電流が、ループアンテナ31およびコイ
ル32でなる共振回路から出力された場合に、そのうち
の一部をバイパスさせることにより、共振回路の出力電
圧をピーク値が所定値以下に制限するようになされてい
る。
向電圧または逆方向電圧が印加されるときに、ループア
ンテナ31およびコイル32でなる共振回路から出力さ
れる電流の極性を、それぞれ正極性または負極性という
とすると、共振回路から正極性の電流が出力されている
場合に、抵抗33とダイオード群82との間の電位差
が、所定値以上になると、抵抗33およびダイオード群
82を介してバイパス電流が流れ、また負極性の電流が
流れている場合に、ダイオード群81と抵抗33との間
の電位差が、所定値以上になると、ダイオード群81お
よび抵抗33を介してバイパス電流が流れるようになさ
れている。
ぞれが、例えば5個のダイオードで構成されており、順
方向に電流が流れるときの、各ダイオードにおける電圧
降下が、例えば0.7Vだとすると、ループアンテナ3
1およびコンデンサ32の接続点間の電位差が3.5
(=0.7×5)V以上になろうとすると、抵抗33お
よびダイオード群82、またはダイオード群81および
抵抗33を介してバイパス電流が流れ、これによりルー
プアンテナ31およびコンデンサ32の接続点間の電位
差は、3.5V以下に制限される。
よび82は保護回路を構成しているということができ
る。
は、利用者が携帯するものであるから、小型かつ安価に
に構成できることが望ましい。ICカードを小型化する
方法としては、例えばループアンテナ31およびコンデ
ンサ32で構成される共振回路の後段の部分を、例えば
1チップのCMOS(C−MOS)で構成することが考
えられる。
現可能なダイオードには制限があり、ICカードにおけ
る整流(かつ検波)用のダイオード83、並びに保護回
路を構成するダイオード群81および82は、図15に
示した回路構成では、CMOS上に実現するのが困難で
あった。
たものであり、ICカードを、1チップのCMOS上に
構成することができるようにするものである。
ドは、磁界の変化に応じて電圧を発生する発生手段(例
えば、図13や図14に示すループアンテナ31など)
と、電圧のうちの所定の周波数帯域のものを通過させる
共振回路(例えば、図13や図14に示すループアンテ
ナ31およびコンデンサ32など)と、共振回路の出力
を整流する整流手段(例えば、図13や図14に示すP
NPトランジスタ21など)と、整流手段の出力から、
電源電圧となる信号を生成する生成手段(例えば、図1
3や図14に示す定電圧レギュレータ37など)と、整
流手段の出力に対応して、所定の処理を実行する実行手
段(例えば、図13や図14に示すディジタル信号処理
部42など)とを備えるICカードであって、整流手段
が、電流が入力される入力端子と、その電流を出力する
出力端子とを有し、入力端子または出力端子のうちの共
振回路と接続されていない方の電位が所定の基準レベル
とされていることを特徴とする。
力電流のうちの正極性または負極性のいずれか一方の極
性のもののみをバイパスさせることにより、その出力電
圧のピーク値を所定値以下に制限する保護回路(例え
ば、図13や図14に示す抵抗33およびトランジスタ
群34など)をさらに備えることができる。
14に示すループアンテナ31など)と第1のコンデン
サ(例えば、図13や図14に示すコンデンサ32な
ど)とを並列に接続して構成することができる。また、
第1のコンデンサと、交流的にのみ並列に接続された第
2のコンデンサ(例えば、図13や図14に示すコンデ
ンサ38など)と、第2のコンデンサに直列に接続され
たスイッチ(例えば、図13に示すNチャネルFET3
9や、図14に示すPチャネルFET51など)とをさ
らに備える場合、実行手段には、整流手段の出力に対応
して、スイッチをオン/オフさせることにより、共振回
路の共振周波数を変化させることができる。
れたトランジスタでなる場合、そのコレクタとベースと
で構成されるPN接合の部分に、共振回路の出力電流を
流すことで整流を行わせることができる。また、保護回
路が、トランジスタでなる場合、そのベースとエミッタ
とで構成されるPN接合の部分に、共振回路の出力電流
を流させることができる。さらに、保護回路は、多段接
続されたトランジスタとすることができる。
に応じて電圧を発生する発生手段(例えば、図13や図
14に示すループアンテナ31など)と、電圧のうちの
所定の周波数帯域のものを通過させる共振回路(例え
ば、図13や図14に示すループアンテナ31およびコ
ンデンサ32など)と、共振回路を通過した信号を検波
する検波手段(例えば、図13や図14に示すPNPト
ランジスタ21など)と、検波手段の出力に対応して、
所定の処理を実行する実行手段(例えば、図13や図1
4に示すディジタル信号処理部42など)と、共振回路
の出力電流をバイパスさせることにより、その出力電圧
のピーク値を所定値以下に制限する保護回路(例えば、
図13や図14に示す抵抗33およびPNPトランジス
タ群34など)とを備えるICカードであって、保護回
路が、共振回路の出力電流のうちの正極性または負極性
のいずれか一方の極性のもののみをバイパスさせること
を特徴とする。
検波手段の後段に設けることができる。また、保護回路
が、トランジスタでなる場合、そのベースとエミッタと
で構成されるPN接合の部分に、共振回路の出力電流を
流させることができる。さらに、保護回路は、多段接続
されたトランジスタとすることができる。
れた電圧のうちの所定の周波数帯域のものを通過させる
ループアンテナ31およびコンデンサ32でなる共振回
路の出力を整流するPNPトランジスタ21が、電流が
入力される入力端子としての、例えばコレクタと、その
電流を出力する出力端子としての、例えばベースおよび
エミッタとを有しており、入力端子または出力端子のう
ちの共振回路と接続されていない方の電位が所定の基準
レベルとされている。従って、共振回路の出力を整流す
るダイオードとしてのPNPトランジスタ21を、CM
OS上に構成することができる。
ープアンテナ31およびコンデンサ32でなる共振回路
の出力電圧のピーク値を所定値以下に制限する保護回路
が、その出力電流のうちの正極性または負極性のいずれ
か一方の極性のもののみをバイパスさせるように構成さ
れている。従って、保護回路がダイオードを含んでいる
場合、そのダイオードを、CMOS上に構成することが
できる。
実施例について説明するが、その前段階の準備として、
CMOS上に実現可能なダイオードについて説明する。
トの極性がPチャネルの場合に限定して説明する。但
し、CMOSのサブストレートの極性はNチャネルであ
っても良く、その場合には、以下の説明における極性が
すべて逆になるだけである。
に設定すべきであるので、ここでは、グランドレベルと
される(サブストレートが接地される)ものとして説明
を行う。但し、サブストレートの極性がNチャネルであ
る場合には、その電位は最高電位に設定する必要があ
る。
ネルとした場合のCMOSのプロセス上で実現可能なダ
イオードを示している。まず図1(A)に示すCMOS
は、P層のサブストレート(Pサブストレート)(Ps
ub)1の上部に、N層のウェル(Nウェル)(Nwe
ll)2および高濃度P層(P+)3が形成され、さら
にNウェル2の上部に、高濃度N層(N+)4が形成さ
れて構成されている。このCMOSの高濃度P層3また
は高濃度N層4に、それぞれ電極(端子)T1またはT
2を取り付けて構成されるダイオードは、図1(B)に
示すシンボルで表される(図1(A)に示すCMOSの
うちの、説明に必要なパラメータをモデル化すると、図
1(B)に示すようになる)。
ウェル2とのPN接合の部分でダイオード5が構成さ
れ、そのカソードは、高濃度N層4を介して端子T2と
接続されている。また、ダイオード5のアノードは、P
サブストレート1(上述したように、その電位はグラン
ドレベルとする)および高濃度P層3を介して端子T1
と接続されている。なお、ダイオード5と端子T2との
間にある抵抗6は、Nウェル2と高濃度N層4との間に
形成される、いわゆるバルク抵抗である。
ブストレート1の上部に、P層のウェル(Pウェル)
(Pwell)11および高濃度P層3が形成され、さ
らにPウェル11の上部に、高濃度N層4および高濃度
P層(P+)12が形成されて構成されている。高濃度
P層3、高濃度N層4、または高濃度P層12に、それ
ぞれ電極(端子)T1,T2、またはT3を取り付けた
場合には、このCMOSは、図2(B)に示すシンボル
で表される。
層4とのPN接合の部分でダイオード13が構成され、
そのカソードは、高濃度N層4を介して端子T2と接続
されている。また、そのアノードは、Pサブストレート
1に接続されている。さらに、そのアノードは、高濃度
P層12を介して端子T3と、Pサブストレート1およ
び高濃度P層3を介して端子T1とにも接続されてい
る。
ェル11に代えて、Pウェル2が形成されている他は、
図2(A)のCMOSと同様に構成されている。このC
MOSは、図3(B)に示すシンボルで表される。
ウェル2とのPN接合の部分と、高濃度P層12とNウ
ェル2とのPN接合の部分とで、それぞれダイオードが
構成されるが、さらにこれらのPサブストレート1、N
ウェル2、および濃度P層12の部分は、PNP構造と
なっているので、PNPトランジスタ(寄生トランジス
タ)21を構成する。
したバルク抵抗6および高濃度N層4を介して、端子T
2と接続されており、また、そのエミッタは、高濃度P
層12を介して端子T3と接続されている。さらに、そ
のコレクタは、Pサブストレート1と、そのPサブスト
レート1および高濃度P層3を介して端子T1とに接続
されている。
の整流、検波用のダイオード83を、上述したCMOS
に構成可能なダイオードで置き換えることが可能である
かどうかについて説明する。
用いる場合、そのアノードがPサブストレート1に接続
されているため、その電位はグランドレベルとしなけれ
ばならないことになる。さらに、ダイオード5と端子T
2との間にはバルク抵抗6があるから、ダイオード5が
オン状態のときに、バルク抵抗6でロスが生じることに
なる。従って、ダイオード5を、整流、検波用のダイオ
ードとしてICカードに採用することは好ましくない。
を用いる場合、そのアノードがPサブストレート1に接
続されているため、やはりアノードの電位は、グランド
レベルとしなければならない。さらに、ダイオード13
は、上述したように、Pウェル11と高濃度N層4との
PN接合の部分で構成されるダイオードであるから、ブ
レークダウン電圧(降伏電圧)が低く(ブレークダウン
電圧は、PN接合を構成するPおよびN層のうちの濃度
の低い方のものによって決まり、濃度の低い方の層の濃
度が低いほど、ブレークダウン電圧は高くなる)、従っ
て整流、検波用のダイオードとして用いるのは好ましく
ない。
1の、例えばエミッタとベースとの間のPN接合をダイ
オードとして用いた場合を考えてみると、やはり、この
場合も、図1における場合と同様に、バルク抵抗6でロ
スが生じる。しかしながら、この場合、エミッタおよび
ベースのいずれもPサブストレート1に接続されていな
いので、エミッタまたはベースにそれぞれ相当するダイ
オードのアノードまたはカソードのとる電位は制約され
ない。
このトランジスタ21で置き換えると、そのコレクタ
は、Pサブストレート1に接続されているため強制的に
接地されてしまい、その構成は、図4に示すようにな
る。なお、図中、図15のICカードにおける場合と対
応する部分については、同一の符号を付してある。ま
た、同図においては、ループアンテナ31、コンデンサ
32、およびトランジスタ21以外の図示を省略してあ
る。また、トランジスタ21におけるバルク抵抗6の図
示も省略してある。
よびベースで構成されるPN接合により、ダイオード8
3と同様、整流、検波が可能であるが、エミッタからベ
ースに電流が流れる場合には、トランジスタ21の増幅
作用により、その電流よりかなり大きなロス電流が、エ
ミッタからコレクタに流れる。この電流により生じるロ
スは、バルク抵抗6で生じるロスよりもかなり大きいた
め、図4に示すようなトランジスタ21の使用方法は好
ましくない。
されないダイオードは、図3(B)に示したトランジス
タ21のエミッタとベースとで構成されるPN接合の部
分だけであり、このダイオードを用いるのは、上述した
ように好ましくないので、次に、アノードまたはカソー
ドのうちの、例えばアノードのとる電位が、Pサブスト
レート1の電位に制限される場合について考えてみる。
1の電位に制限されるダイオードとしては、図1および
図2に示したものの他、例えば図3(B)に示したトラ
ンジスタ21のコレクタとベースとの間で構成されるダ
イオード、図3(C)に示すように、図3(B)に示し
た回路の端子T3をPサブストレート1に接続した場合
におけるトランジスタ21のエミッタとベースとの間で
構成されるダイオード、さらには、例えば図3(D)に
示すように、ベース(端子T2)とエミッタ(端子T
3)とを接続したトランジスタ21のコレクタとベース
との間で構成されるダイオードがある。
1のコレクタとベースとの間で構成されるダイオード
は、Pサブストレート1とNウェル2とのPN接合に対
応するものであるから、ブレークダウン電圧が高いが、
図1における場合と同様に、バルク抵抗6でロスが生じ
る。
1のエミッタとベースとの間で構成されるダイオード
は、実質的に、図1に示す場合と同様であり、さらに、
この場合、エミッタからベースに、トランジスタ21が
飽和するような大きな電流が流れた後に、逆方向の電流
が流れると、トランジスタ21が即座にオフせず、従っ
て所定の期間、逆方向の電流が、ベースからエミッタに
流れる。従って、これを、図15のダイオード83に代
えて用いた場合には、後段のコンデンサ35に逆方向の
電流が流れ込むことになる。コンデンサ35では、そこ
に供給された電流が積分され、その積分値である電圧が
定電圧レギュレータ37に入力されるから、コンデンサ
35に逆方向の電流が流れ込んだ場合には、定電圧レギ
ュレータ37に印加される電圧が低くなり、従って、ア
ンプ41およびディジタル信号処理部42に対し、電源
として安定した電圧を供給することが困難となる。
3とを接続したトランジスタ21におけるコレクタとベ
ースとの間で構成されるダイオードを考えてみると、そ
のダイオードで整流がなされることにより、端子T1,
Pサブストレート1、コレクタ、ベース、バルク抵抗
6、端子T2の経路で、電流が流れる。従って、この経
路で流れる電流によれば、やはりバルク抵抗6によるロ
スが生じる。
ッタとを、通常とは逆に用いた場合でも、即ち、図5に
示すように、PNPトランジスタであるトランジスタ2
1のコレクタからベースに電流を流した場合でも、逆電
流増幅作用により、そのコレクタからエミッタに大きな
電流i’(電流iが増幅されたもの)が流れる。
とが接続されているので(図3(D))、大きな電流
i’は、バルク抵抗6を介さずに、端子T2に流れる。
電流i’は、トランジスタ21のコレクタからベースに
流れる電流を増幅したものであるから、整流されている
に等しく、従って、トランジスタ21のコレクタに流れ
る電流iは、コレクタからベースに流れる電流i’’
と、コレクタからエミッタに流れる電流i’に分かれて
整流されることになる。
i’’に比較してかなり大きく、従ってバルク抵抗6に
流れる電流i’’は、図1における場合に比較して小さ
く、そこで生じるロスは微小なものとなる。
ダイオードとしては、図3(D)に示すトランジスタ2
1で構成されるものが最良ということになる。
タ21は、ダイオードのアノードに相当するコレクタが
Pサブストレート1に接続されているから、電流が入力
される入力端子としてのコレクタを接地して用いる必要
があり、従って図15に示したダイオード83の位置に
は設けることができない。
ルとしてのグランドレベルとされた状態で、整流(およ
び検波)を行うことができるようにするため、ダイオー
ド83に代えて設けるトランジスタ21、即ち対接地構
造のダイオードを、図6に示すように配置して、ICカ
ードを構成するようにする。なお、図6においては、ル
ープアンテナ31およびコンデンサ32でなる共振回
路、並びにトランジスタ21以外の図示は省略してあ
る。また、トランジスタ21におけるバルク抵抗6の図
示も省略してある。
T3に相当するエミッタとを短絡したトランジスタ21
のコレクタ(整流した電流を出力する出力端子)を接地
し、ベースとエミッタとの接続点を、共振回路を構成す
るループアンテナ31とコンデンサ32との2つの接続
点CまたはDのうちの点Dに接続する。
1およびコンデンサ32で構成される共振回路の出力を
整流、検波するダイオードとしてのトランジスタ21を
CMOSのプロセス上で構成することができ、さらに、
バルク抵抗6で生じるロスを微小なものとすることがで
きる。
ナ31およびコンデンサ32で構成される共振回路の共
振周波数を変化させるためのコンデンサ38は、共振回
路の出力を、整流、検波するダイオードとしてのトラン
ジスタ21より、共振回路側に設ける必要がある(コン
デンサ38をトランジスタ21の後段に設けたのでは、
FET39のオン/オフによって共振周波数が変化しな
くなる)。従って、ダイオード83に代えてトランジス
タ21を用いる場合には、ICカードは、図7(A)に
示すように、トランジスタ21のベースとエミッタとの
接続点を、FET39のドレインとコンデンサ32との
接続点に接続して構成する必要がある。なお、図7にお
いては、トランジスタ21、ループアンテナ31、コン
デンサ32,38、およびFET39以外の図示は省略
してある。
実現されるFETの構成を示している。なお、図8は、
NチャネルFETの構成を、図9は、PチャネルFET
の構成を、それぞれ示している。
うに、Pサブストレート(Psub)の上部に、Pウェ
ル(Pwell)および高濃度P層(P+)が形成さ
れ、さらにPウェルの上部に、2つの高濃度N層
(N+)および1つの高濃度P層(P+)が形成され、P
サブストレートの上部に形成された高濃度P層と、Pウ
ェルの上部に形成された高濃度P層とが接続され、Pウ
ェルの上部に、2つの高濃度N層で挟まれるように、電
極が配置されて構成される。
とともに、2つの高濃度N層のうちの一方をドレイン
(D)とし、また他方をソース(S)として、図8
(B)に示すシンボルで表される。同図に示すように、
NチャネルFETにおいては、Pサブストレートと、ソ
ースまたはドレインそれぞれとの間には、寄生ダイオー
ドが、Pサブストレートから、ソースまたはドレインそ
れぞれの方向に電流が流れる向きに形成される。
示すように、Pサブストレート(Psub)の上部に、
Nウェル(Nwell)が形成され、さらにNウェルの
上部に、2つの高濃度P層(P+)および1つの高濃度
N層(N+)が形成され、Nウェルの上部に、2つの高
濃度P層で挟まれるように、電極が配置されて構成され
る。
とともに、2つの高濃度P層のうちの一方をドレイン
(D)とし、また他方をソース(S)とし、さらに高濃
度N層をバックゲート(BG)として、図9(B)に示
すシンボルで表される。同図に示すように、Pチャネル
FETにおいては、バックゲートと、ソースまたはドレ
インそれぞれとの間には、寄生ダイオードが、ソースま
たはドレインそれぞれから、バックゲートの方向に電流
が流れる向きに形成される。
おいては、寄生容量も形成されるが、図8および図9に
おいては、その図示を省略してある。
FETであるから、これを、図8のCMOS上に構成可
能なNチャネルFETに置き換えて、図7(A)に示し
たICカードを構成すると、それは、図7(B)に示す
ようになる。
に示したように、Pサブストレートに接続しているか
ら、図7(B)に示すように、トランジスタ21のコレ
クタとも接続されることとなる。従って、この場合、ト
ランジスタ21と、FETのソースにカソードが接続し
ている寄生ダイオード(図7(B)の2つの寄生ダイオ
ードのうちの下段のもの)とは並列に接続される。
一般的に、約5V程度と低いため、ダイオードとしての
トランジスタ21の逆方向電圧に対する耐圧、即ちブレ
ークダウン電圧が高くても、トランジスタ21のベース
とエミッタとの接続点と、FETのソースとの接続点
に、高い逆方向電圧が印加された場合には、寄生ダイオ
ードのカソードからアノードの方向に電流が流れ、その
結果、整流が行われないことになる。
21と並列に接続されないようにするためには、図10
に示すように、コンデンサ38の、FET39と接続さ
れていない方の一端を、コンデンサ32とトランジスタ
21との接続点に接続し、FET39のソースを接地、
即ちPサブストレートに接続することにより、コンデン
サ38が、コンデンサ32と交流的にのみ並列に接続さ
れるようにしてICカードを構成するようにする。な
お、図10においては、トランジスタ21(およびバル
ク抵抗6)、ループアンテナ31、コンデンサ32,3
5,36、定電圧レギュレータ37、コンデンサ38、
およびFET39以外の図示は省略してある。
おける、FET39,Pサブストレート、点H,F、コ
ンデンサ35、点E,Cという経路を考えると、その経
路は、交流的には、短絡されているのに等しく、また、
平滑用のコンデンサ35のキャパシタンスは充分大きい
から、コンデンサ38は、コンデンサ32と交流的に並
列に接続されているのと等価になる。従って、この場
合、FET39をオン/オフさせることにより、共振周
波数を変化させることが可能となる。
の保護回路を構成するダイオード群81および82を、
図1乃至図3に示したCMOSで構成可能なダイオード
で置き換える場合について説明する。
に、ICカードの保護を行う必要のある程度の電圧(こ
こでは、前述したように3.5Vととし、以下、適宜、
この電圧を保護電圧という)が印加された場合にのみオ
ンさせる必要があり、さらに、1個あたりのダイオード
の電圧降下(順方向に電流が流れるときの電圧降下)
は、0.7V程度であるから、1個のダイオードで構成
するのは困難であり、複数のダイオードをシリーズに接
続して構成する必要がある。従って、ダイオード群81
および82に用いるダイオードは、そのアノードおよび
カソードが、Pサブストレートの電位と異なる電位をと
れるものである必要がある。
ノードおよびカソードが、Pサブストレートの電位と異
なる電位をとれるものは、上述した図3(B)に示した
ものだけであり、そこで、これを、複数個シリーズに接
続したダイオード群を考えてみる。
アノードとカソードのとる電位が制限されないダイオー
ドとすることができる場合は、上述したように、そのエ
ミッタとベースとの間のPN接合をダイオードとして用
いた場合である。そこで、PNPトランジスタ21を複
数個用意し、各トランジスタ21のベースを、他のトラ
ンジスタ21のエミッタに接続することによって、トラ
ンジスタ21を多段接続すると、それは図11に示すよ
うになる。なお、図11においては、バルク抵抗6の図
示を省略してある。
で、図15のトランジスタ群82を構成した場合を示し
ており、また図11(B)は、複数のトランジスタ21
で、図15のトランジスタ群81を構成した場合を示し
ている。なお、図3(B)に示したように、トランジス
タ21は、そのコレクタをPサブストレートの電位にす
る必要があるから、図11に示したトランジスタ群を構
成するトランジスタ21のコレクタは、すべてPサブス
トレートの電位とされている(ここでは、接地されてい
る)。
子To(最終段のトランジスタ21のベースに接続され
た端子)に対する端子Ti(最前段のトランジスタ21
のエミッタに接続された端子)の電圧が、トランジスタ
21のエミッタとベースとの間で生じる電圧降下分(例
えば、0.7V程度)の多段接続されたトランジスタ2
1の個数倍となると、端子Tiから、多段接続されたト
ランジスタ21のエミッタおよびベースを介して、端子
Toに電流(バイパス電流)が流れ、端子Toに対する端
子Tiの電圧が保護電圧(=トランジスタ21のエミッ
タとベースとの間で生じる電圧降下分×多段接続された
トランジスタ21の個数)以下に制限される。
状態となるから、そのエミッタからコレクタに電流が流
れ、さらに、図11(A)においては図示していないバ
ルク抵抗6でロスが生じるが、これらは保護が働くこと
によるものであるから問題はない。
中、矢印で示すように、Pサブストレートから、最終段
のトランジスタ21のコレクタおよびベース、即ち1つ
のPN接合を介して、端子Toに電流が流れることので
きるパスが形成される。従って、この場合、端子Toの
電位が、グランドレベルより、最終段のトランジスタ2
1のコレクタとベースとの間の電圧降下分(例えば、
0.7V程度)だけ低くなると、端子Toに対する端子
Tiの電圧が保護電圧(上述したように、ここでは、
3.5V程度)以上でなくても、Pサブストレートから
端子Toへ電流が流れ、いわば保護の必要のない電圧で
保護が働くことになり、大きなロスが生じることにな
る。
ド群は、図15のダイオード群82に代えて用いること
ができるが、図11(B)に示したダイオード群を、図
15のダイオード群81に代えて用いることは好ましく
ない。
たように、ループアンテナ31およびコンデンサ32で
なる共振回路の後段に、保護回路を構成するダイオード
群81および82が設けられている(共振回路と組み合
わせて保護回路が設けられている)。
ンテナ31およびコンデンサ32でなる共振回路の出力
電流のうちの正極性または負極性のものを、それぞれダ
イオード群82または81によってバイパスさせること
により、即ち共振回路の出力電流の正および負の両方の
極性のものをバイパスさせることにより、その出力電圧
のピーク値を所定値以下に制限するようになされている
が、共振回路においては、その特性から、その出力電流
の正または負のいずれか一方の極性のみをバイパスさせ
た場合であっても、その極性の電圧とともに、他方の極
性の電圧も、いわば従属的に制限される。
下に制限することは、図15に示したダイオード群81
および82の両方を設けなくても、いずれか一方を設け
ることによっても行うことができる。
81および82に代えて、共振回路の出力電流のうちの
正極性のもののみをバイパスさせる図11(A)に示し
たダイオード群(トランジスタ群)を設けるようにす
る。このようにすることで、ループアンテナ31および
コンデンサ32で構成される共振回路の出力電圧を保護
電圧以下に制限する保護回路を構成するダイオード群を
CMOSで構成することができる。
群81および82に代えて、図11(A)に示したダイ
オード群(トランジスタ群)と同様のトランジスタ群3
4(但し、バルク抵抗の図示は省略する)を設けたIC
カードは、図12に示すようになる。なお、図中、ルー
プアンテナ31、コンデンサ32、抵抗33、トランジ
スタ群34、およびダイオード83以外の図示は省略し
てある。
アンテナ31およびコンデンサ32で構成される共振回
路の後段であって、整流、検波用のダイオード83の前
段に設けられているため、点IとJとの間に印加される
電圧は交流電圧であり、従って、点Jに対する点Iの電
圧が保護電圧以上でなくても、図12に矢印で示すよう
に、抵抗33、トランジスタ群34の最前段のトランジ
スタのエミッタ、およびコレクタを介してロス電流が流
れることになる。
トランジスタ群34でなる保護回路を、ダイオード83
の後段に設け、そこに印加される電圧が直流電圧となる
ようにすれば良い。
構成したICカードの第1実施例の構成を示している。
なお、図中、図15における場合と対応する部分につい
ては、同一の符号を付してある。
代えて設けられた、ベースとエミッタとが接続されたト
ランジスタ21のコレクタは接地されており、またその
ベースとエミッタとの接続点は、ループアンテナ31と
コンデンサ32との接続点Dに接続されている。さら
に、点Dには、ループアンテナ31およびコンデンサ3
2でなる共振回路の共振周波数を変化させるためのコン
デンサ38の一端が接続されており、その他端には、F
ET39のドレインが接続されている。FET39のソ
ースは接地されており(Pサブストレートに接続されて
おり)、また、そのゲートは、図15における場合と同
様に、ディジタル信号処理部42に接続されている。
よび82でなる保護回路に代わる抵抗33およびトラン
ジスタ群34でなる保護回路は、整流、検波用のトラン
ジスタ21の後段に設けられており、抵抗33の一端
は、ループアンテナ31とコンデンサ32との接続点C
またはDのうちの点D(I)に接続されている。また、
抵抗33の他端は、トランジスタ群34を構成する最前
段のトランジスタ(PNPトランジスタ)のエミッタに
接続されており、その最終段のトランジスタ(PNPト
ランジスタ)のベースは接地されている。
ランジスタのエミッタとベースとの間では、例えば0.
7Vの電圧降下を生じるようになされており、トランジ
スタ群34は、例えば5個のトランジスタ(PNPトラ
ンジスタ)で構成されている。従って、抵抗33および
トランジスタ群34で構成される保護回路は、図15に
おける抵抗33、ダイオード群81、および82で構成
される保護回路と同様に、ループアンテナ31およびコ
ンデンサ32の接続点CとDの間の電位差を制限するよ
うになされている。
例えば図15に示したようなリーダ/ライタから電磁波
が放射されると、ループアンテナ31では、その電磁界
(磁束)のうち、そこに鎖交する磁束の変化(磁界の変
化)に応じて逆起電力を生じる。そして、このようにし
て発生した電圧のうち、ループアンテナ31およびコン
デンサ32で構成される共振回路の共振周波数を中心と
する所定の周波数帯域のものは、効率良く、後段のブロ
ックに通過される。
ンサ32で構成される共振回路を通過した信号は、トラ
ンジスタ21を介することにより、大きなロスを生じる
ことなく整流され、さらに平滑用のコンデンサ35を介
することによりリップルが除去される。このリップルの
除去された信号は、定電圧レギュレータ37に供給さ
れ、そこで安定化されることにより所定の一定電圧VD
Dとされる。そして、この電圧VDDが、電源として、
アンプ41およびディジタル信号処理部42に供給され
る。
ジタル信号処理部42に電源が供給され、その動作が可
能な状態となった後、ループアンテナ31およびコンデ
ンサ32で構成される共振回路を通過した信号は、トラ
ンジスタ21を介することにより検波され、コンデンサ
40およびアンプ41を介して、ディジタル信号処理部
42に出力される。以下、ディジタル信号処理部42で
は、前述した図15における場合と同様の処理が行われ
る。
合には、前述した場合と同様に、不揮発性メモリ43か
ら読み出されたデータに対応して、FET39のゲート
に電圧が印加されるが、この場合、FET39がオンに
されたときには、コンデンサ38のFET39と接続さ
れている方の一端は、交流的に短絡されているFET3
9、サブストレート、点F、コンデンサ35、点F,お
よびIを介して、コンデンサ32の一端である点Cに接
続される。即ち、この場合、コンデンサ38は、コンデ
ンサ32と交流的に並列に接続されているのと等価にな
る。従って、ループアンテナ31およびコンデンサ32
でなる共振回路の共振周波数が変化されることになる。
端に近づけられ、これにより、大きな電流が、ループア
ンテナ31およびコイル32でなる共振回路から出力さ
れた場合、即ち点IとJとの間に保護電圧以上の電圧が
印加された場合、トランジスタ群34を構成する各トラ
ンジスタのエミッタからベースに電流が流れ(これに伴
い、そのエミッタからコレクタにも電流が流れる)、共
振回路の出力電圧のピーク値が制限される。即ち、大き
な電流が、ループアンテナ31およびコイル32でなる
共振回路から出力された場合、そのうちの一部の電流が
バイパス電流として、抵抗33およびトランジスタ群3
4に流れ、共振回路の出力電圧のピーク値が制限され
る。
2実施例の構成を示している。なお、図中、図13にお
ける場合と対応する部分については、同一の符号を付し
てある。即ち、このICカードは、NチャネルFET3
9に代えてPチャネルFET51が設けられ、そのソー
スが接地されているのではなく、定電圧レギュレータ3
7の出力端子に接続されている他は、図13のICカー
ドと同様に構成されている。
おける、FET51,点G、コンデンサ36、点H,
F、コンデンサ35、点E,I,Cという経路を考える
と、この経路は、交流的には、短絡されているのに等し
く、また、バイパスコンデンサ36のキャパシタンス
は、図10で説明した平滑用のコンデンサ35と同様に
充分大きいから、コンデンサ38は、コンデンサ32と
交流的に並列に接続されているのと等価になる。従っ
て、この場合も、FET51をオン/オフさせることに
より、共振周波数を変化させることができる。
としてのトランジスタ21と、保護回路を構成するダイ
オード群としてのトランジスタ群34を、CMOS上で
実現することができるので、ICカードを1チップのC
MOSで構成することが可能となる。
たが、このICカードは、自動改札システムにおける定
期券の他、例えば部屋への入出力を管理するシステム
や、スキー場におけるリフト乗り場における入場者を管
理するシステムその他に適用可能である。
定電圧レギュレータ37を設け、リーダ/ライタから電
源の供給を受けるようにしたが、この他、ICカードに
電源を内蔵させるようにすることも可能である。
レートの極性がPチャネルの場合について説明したが、
その極性はNチャネルであっても良く、その場合には、
上述したように、以上の説明における極性がすべて逆に
なるだけである。
力する電圧VDDは、図13や図14における場合は、
正の電圧であるが、サブストレートの極性がNチャネル
の場合には負の電圧となる。
群34を構成するトランジスタは、図13や図14にお
ける場合は、PNPトランジスタであるが、サブストレ
ートの極性がNチャネルの場合にはNPNトランジスタ
となり、従ってループアンテナ31およびコンデンサ3
2でなる共振回路の出力電流のうちの負極性のもののみ
をバイパスさせることにより、その出力電圧のピーク値
が所定値以下に制限されるようになる。
は、図13や図14における場合は、PNPトランジス
タであるが、サブストレートの極性がNチャネルの場合
にはNPNトランジスタとなる。
ば、1チップのCMOS上に構成することができるの
で、その小型化および低価格化を図ることができる。
OSのプロセス上で実現可能な第1のダイオードを示す
図である。
OSのプロセス上で実現可能な第2のダイオードを示す
図である。
OSのプロセス上で実現可能な第3のダイオードを示す
図である。
構成例を示す回路図である。
めの図である。
構成例を示す回路図である。
生ダイオードが寄生する位置を説明するための回路図で
ある。
けないICカードの構成例を示す回路図である。
ランジスタ群を示す図である。
ランジスタ群34でなる保護回路を設けた場合に流れる
ロス電流を説明するための図である。
す回路図である。
す回路図である。
よびリーダ/ライタ)の一例の構成を示す図である。
ローチャートである。
チャートである。
Claims (11)
- 【請求項1】 磁界の変化に応じて電圧を発生する発生
手段と、 前記電圧のうちの所定の周波数帯域のものを通過させる
共振回路と、 前記共振回路の出力を整流する整流手段と、 前記整流手段の出力から、電源電圧となる信号を生成す
る生成手段と、 前記整流手段の出力に対応して、所定の処理を実行する
実行手段とを備えるICカードであって、 前記整流手段は、電流が入力される入力端子と、その電
流を出力する出力端子とを有し、 前記入力端子または出力端子のうちの前記共振回路と接
続されていない方の電位が所定の基準レベルとされてい
ることを特徴とするICカード。 - 【請求項2】 前記共振回路の出力電流のうちの正極性
または負極性のいずれか一方の極性のもののみをバイパ
スさせることにより、その出力電圧のピーク値を所定値
以下に制限する保護回路をさらに備えることを特徴とす
る請求項1に記載のICカード。 - 【請求項3】 前記共振回路は、コイルと第1のコンデ
ンサとが並列に接続されて構成されていることを特徴と
する請求項1または2に記載のICカード。 - 【請求項4】 前記第1のコンデンサと、交流的にのみ
並列に接続された第2のコンデンサと、 前記第2のコンデンサに直列に接続されたスイッチとを
さらに備え、 前記実行手段は、前記整流手段の出力に対応して、前記
スイッチをオン/オフすることにより、前記共振回路の
共振周波数を変化させることを特徴とする請求項3に記
載のICカード。 - 【請求項5】 前記整流手段は、ベースとエミッタとが
短絡されたトランジスタでなり、そのコレクタとベース
とで構成されるPN接合の部分に、前記共振回路の出力
電流を流すことで整流を行うことを特徴とする請求項1
乃至4のいずれかに記載のICカード。 - 【請求項6】 前記保護回路は、トランジスタでなり、
そのベースとエミッタとで構成されるPN接合の部分
に、前記共振回路の出力電流を流すことを特徴とする請
求項2に記載のICカード。 - 【請求項7】 前記保護回路は、多段接続されたトラン
ジスタでなることを特徴とする請求項6に記載のICカ
ード。 - 【請求項8】 磁界の変化に応じて電圧を発生する発生
手段と、 前記電圧のうちの所定の周波数帯域のものを通過させる
共振回路と、 前記共振回路を通過した信号を検波する検波手段と、 前記検波手段の出力に対応して、所定の処理を実行する
実行手段と、 前記共振回路の出力電流をバイパスさせることにより、
その出力電圧のピーク値を所定値以下に制限する保護回
路とを備えるICカードであって、 前記保護回路は、前記共振回路の出力電流のうちの正極
性または負極性のいずれか一方の極性のもののみをバイ
パスさせることを特徴とするICカード。 - 【請求項9】 前記保護回路は、前記検波手段の後段に
設けられていることを特徴とする請求項8に記載のIC
カード。 - 【請求項10】 前記保護回路は、トランジスタでな
り、そのベースとエミッタとで構成されるPN接合の部
分に、前記共振回路の出力電流を流すことを特徴とする
請求項8または9に記載のICカード。 - 【請求項11】 前記保護回路は、多段接続されたトラ
ンジスタでなることを特徴とする請求項10に記載のI
Cカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32694894A JP3820600B2 (ja) | 1994-12-28 | 1994-12-28 | Icカードおよび半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32694894A JP3820600B2 (ja) | 1994-12-28 | 1994-12-28 | Icカードおよび半導体集積回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004379700A Division JP3968786B2 (ja) | 2004-12-28 | 2004-12-28 | Icカードおよび半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08185497A true JPH08185497A (ja) | 1996-07-16 |
JP3820600B2 JP3820600B2 (ja) | 2006-09-13 |
Family
ID=18193567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32694894A Expired - Lifetime JP3820600B2 (ja) | 1994-12-28 | 1994-12-28 | Icカードおよび半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3820600B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999026354A1 (fr) * | 1997-11-13 | 1999-05-27 | Rohm Co., Ltd. | Dispositif de communication d'informations |
WO2002007103A1 (fr) * | 2000-07-17 | 2002-01-24 | Towa Printing Co., Ltd. | Procede d'emission et systeme d'emission de billets |
JP2002503006A (ja) * | 1998-02-04 | 2002-01-29 | シュラムバーガー システムズ | 電子シグニチャーの減衰により安全保護された集積回路デバイス |
WO2002071325A1 (fr) * | 2001-03-02 | 2002-09-12 | Sony Corporation | Puce pour lecteur/scripteur sans contact ayant une fonction pour gerer l'alimentation electrique |
US6795025B2 (en) | 1999-05-24 | 2004-09-21 | Hitachi, Ltd. | Wireless tag, its manufacturing and its layout |
JP2008109211A (ja) * | 2006-10-23 | 2008-05-08 | Matsushita Electric Ind Co Ltd | 増幅装置 |
KR100852895B1 (ko) * | 2006-12-05 | 2008-08-19 | 삼성전자주식회사 | 복합 메모리 칩과 이를 포함하는 메모리 카드 및 이의 제조방법 |
-
1994
- 1994-12-28 JP JP32694894A patent/JP3820600B2/ja not_active Expired - Lifetime
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999026354A1 (fr) * | 1997-11-13 | 1999-05-27 | Rohm Co., Ltd. | Dispositif de communication d'informations |
US6464145B1 (en) | 1997-11-13 | 2002-10-15 | Rohm Co., Ltd. | Non-contact communication device |
JP2002503006A (ja) * | 1998-02-04 | 2002-01-29 | シュラムバーガー システムズ | 電子シグニチャーの減衰により安全保護された集積回路デバイス |
US6795025B2 (en) | 1999-05-24 | 2004-09-21 | Hitachi, Ltd. | Wireless tag, its manufacturing and its layout |
WO2002007103A1 (fr) * | 2000-07-17 | 2002-01-24 | Towa Printing Co., Ltd. | Procede d'emission et systeme d'emission de billets |
WO2002071325A1 (fr) * | 2001-03-02 | 2002-09-12 | Sony Corporation | Puce pour lecteur/scripteur sans contact ayant une fonction pour gerer l'alimentation electrique |
US7554383B2 (en) | 2001-03-02 | 2009-06-30 | Sony Corporation | Chip for non-contact reader/writer having power-supply management function |
US7821322B2 (en) | 2001-03-02 | 2010-10-26 | Sony Corporation | Chip for non-contact reader/writer having power-supply management function |
JP2008109211A (ja) * | 2006-10-23 | 2008-05-08 | Matsushita Electric Ind Co Ltd | 増幅装置 |
KR100852895B1 (ko) * | 2006-12-05 | 2008-08-19 | 삼성전자주식회사 | 복합 메모리 칩과 이를 포함하는 메모리 카드 및 이의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
JP3820600B2 (ja) | 2006-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4854604B2 (ja) | 半導体集積回路、それを搭載したカードおよびその動作方法 | |
JP4315530B2 (ja) | 非接触icカードデバイスのための検波回路 | |
US7890054B2 (en) | Rectifier circuit and radio communication device | |
US6134130A (en) | Power reception circuits for a device receiving an AC power signal | |
CN103988213B (zh) | 用于射频识别电路的天线接口 | |
US7032822B2 (en) | Memory tag, read/write device and method of operating a memory tag | |
EP1231557B1 (en) | Information processing apparatus and card-type information processing device | |
JP6228245B2 (ja) | 二重周波数hf−uhf識別デバイス | |
JP3118001B2 (ja) | トランスポンダのための無線周波数インターフェイス装置 | |
JPH09147070A (ja) | 非接触型情報カード | |
KR100700849B1 (ko) | 반도체 집적회로, 반도체 집적회로를 구비하는 무접촉정보매체, 및 반도체 집적회로를 구동하는 방법 | |
US5966404A (en) | Reader/writer for performing efficient transmission/reception with no-battery information storage medium | |
WO1999026354A1 (fr) | Dispositif de communication d'informations | |
JP3820600B2 (ja) | Icカードおよび半導体集積回路 | |
JP2002170082A (ja) | 非接触icカード読取/書込装置 | |
JP3755675B2 (ja) | クランプ回路、cmosチツプic及び非接触型情報カード | |
JP3968786B2 (ja) | Icカードおよび半導体集積回路 | |
WO2001001339A1 (fr) | Carte a circuit integre composite | |
US20090128354A1 (en) | Power supply for providing an internal power supply voltage | |
JP5353544B2 (ja) | 非接触式情報端末装置 | |
US6894885B2 (en) | Reader/writer and analog switching circuit | |
JP3617047B2 (ja) | アンテナおよび情報伝達装置 | |
GB2330957A (en) | Power supply clamp for a smartcard | |
JP2004088506A (ja) | リーダライタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060612 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |