JPH08185497A

JPH08185497A - Ｉｃカード

Info

Publication number: JPH08185497A
Application number: JP32694894A
Authority: JP
Inventors: Shigeru Arisawa; 繁有沢
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-12-28
Filing date: 1994-12-28
Publication date: 1996-07-16
Anticipated expiration: 2021-09-13
Also published as: JP3820600B2

Abstract

(57)【要約】【目的】ＩＣカードを１チップのＣＭＯＳ上に構成す
ることができるようにする。【構成】ループアンテナ３１で発生された電圧のうち
の所定の周波数帯域のものを通過させるループアンテナ
３１およびコンデンサ３２でなる共振回路の出力電流
は、コレクタがグランドレベルとされたＰＮＰトランジ
スタ２１で整流される。また、共振回路の出力電圧のピ
ーク値を所定値以下に制限するための、トランジスタを
シリーズに多段接続したトランジスタ群３４でなる保護
回路は、共振回路の正極性または負極性の出力電流のう
ちの正極性のもののみをバイパスさせるように構成され
ている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば自動改札システ
ムなどに用いられる定期券などに用いて好適なＩＣカー
ドに関する。

【０００２】

【従来の技術】現在、自動改札システムなどで用いられ
ている定期券には、磁気的に情報が記録されており、自
動改札機では、定期券が挿入されると、その磁気記録が
なされている部分に磁気ヘッドを接触させて、情報を読
み取るようになされている。

【０００３】このため、利用者は、定期券をケースに収
納している場合には、そこから取り出して、自動改札機
に挿入する必要があり、面倒であった。

【０００４】そこで、本件出願人は、非接触カードシス
テムを先に提案している。この非接触カードシステムに
よれば、非接触で情報のやりとり（データ通信）などを
行うことができるので、これを、上述したような自動改
札システムに適用した場合には、利用者は、定期券をケ
ースに収納したままでも、自動改札機を出入りすること
が可能となる。

【０００５】図１５は、本件出願人が、先に提案した非
接触カードシステムの構成例を示している。この非接触
カードシステムは、上述した定期券に相当するＩＣカー
ドと、電磁波を媒体としてＩＣカードに対して、非接触
で電源となる電力を供給するとともに、データの読み書
きやその他必要な処理を行うリーダ／ライタで構成され
ている。

【０００６】リーダ／ライタは、次のように構成されて
いる。即ち、ホストコンピュータ９１は、例えば図示せ
ぬ他の装置や、あるいはシステムの管理者の指示に対応
して、所定のアプリケーションプログラムをディジタル
信号処理部９２に送信してロードさせたり、リーダ／ラ
イタの動作モードを決めたり、あるいはディジタル信号
処理部９２から、後述するようにして受信されたデータ
を読み出すようになされている。

【０００７】ディジタル信号処理部９２は、ホストコン
ピュータ９２から送信されてきたアプリケーションプロ
グラムをロードし、そのプログラムにしたがった処理を
行うようになされている。また、ディジタル信号処理部
９２は、ホストコンピュータ９２の指示にしたがって、
アンプ９４の増幅率を制御したり、あるいはアンプ１０
０より送信されてきたデータを受信し、そのデータに対
して所定の処理を施し、ホストコンピュータ９１に送信
するようになされている。

【０００８】キャリア発生器９３は、その一方の出力端
子がループアンテナ９７の一端と接続され、また他方の
出力端子がアンプ９４の入力端子に接続されており、所
定の周波数のキャリアを出力するようになされている。
アンプ９４は、電圧制御型のアンプで、その出力端子
は、抵抗９５を介して、ループアンテナ９７の他端と接
続されている。上述したように、アンプ９４における増
幅率は、ディジタル信号処理部９２によって制御される
ようになされており、従ってキャリア発生器９３が出力
するキャリアは、ディジタル信号処理部９２によってア
ンプ９４の増幅率が変化されることにより振幅変調され
るようになされている。

【０００９】コンデンサ９６は、その一端が、キャリア
発生器９３とループアンテナ９７との接続点と接続さ
れ、他端が、抵抗９５とループアンテナ９７との接続点
に接続されている。ループアンテナ９７は、コイルと等
価であるから、コンデンサ９６とループアンテナ９７と
で共振回路（並列共振回路）が構成されている。なお、
ループアンテナ９７は、例えばプリント基板上にパター
ンとして形成されている。

【００１０】抵抗９５とループアンテナ９７との接続点
には、検波用のダイオード９８のアノードが接続されて
おり、そのカソードは、カップリングコンデンサ（結合
コンデンサ）９９を介して、アンプ１００の入力端子と
接続されている。そして、アンプ１００の出力端子は、
ディジタル信号処理部９２と接続されている。

【００１１】次に、図１６のフローチャートを参照し
て、その動作について説明する。リーダ／ライタでは、
まず最初に、ステップＳ１において、電磁波として、コ
マンドおよび必要ならば書き込みデータが送出され、さ
らに一定期間、無変調波が送出される。即ち、まずホス
トコンピュータ９１において、他の装置や、あるいはシ
ステムの管理者の指示に対応して、所定のアプリケーシ
ョンプログラムおよび必要ならな書き込みデータがディ
ジタル信号処理部９２に送信される。その後、ホストコ
ンピュータ９１では、ディジタル信号処理部９２に対
し、起動がかけられる。

【００１２】ディジタル信号処理部９２は、ホストコン
ピュータ９１からプログラムを受信すると、それを内蔵
するメモリにロードする（書き込みデータも受信した場
合には、それも記憶される）。そして、ホストコンピュ
ータ９１から起動がかけられると、ロードしたプログラ
ムにしたがって処理を行う。即ち、例えばＩＣカードに
対して処理を指示するコマンドや、ＩＣカードに行わせ
るべきプログラム、その他の書き込みデータなどに対応
して、アンプ９４の増幅率を制御する。

【００１３】アンプ９４には、キャリア発生器９３から
キャリアが入力されており、従ってアンプ９４では、キ
ャリアが、ディジタル信号処理部９２からのコマンド
や、プログラム、データにしたがって振幅変調されて出
力される。よって、キャリア発生器９３とアンプ９４と
は振幅変調器を構成している。

【００１４】アンプ９４より出力された振幅変調波は、
抵抗９５を介して、共振回路を構成するコンデンサ（共
振容量）９６およびループアンテナ９７に出力される。
このコンデンサ９６およびループアンテナ９７で構成さ
れる共振回路の共振周波数は、キャリア発生器９３が出
力するキャリアの周波数に設定されており、従ってアン
プ９４より出力された振幅変調波は、ループアンテナ９
７より電磁界として、効率良く放射される。

【００１５】その後、リーダ／ライタでは、ディジタル
信号処理部９２によって、アンプ９４の増幅率が一定値
になるように制御され、これにより無変調波が、上述し
た振幅変調波と同様にして、電磁界として、効率良く放
射される。

【００１６】そして、ステップＳ２に進み、ＩＣカード
から応答があったか否かが判定される。ここで、ＩＣカ
ードから応答があったか否かは、次のようにして判定さ
れる。即ち、ＩＣカードにおいては、後述するように、
ループアンテナ３１とコンデンサ（共振容量）３２とが
並列に接続されて共振回路が構成されている。さらに、
コンデンサ３２には、コンデンサ３８とＦＥＴ（Ｎチャ
ネルＦＥＴ）３９とが直列接続された直列回路が並列接
続されており、従って、ＦＥＴ３９がオン／オフするこ
とで、共振回路は、ループアンテナ３１およびコンデン
サ３２、またはループアンテナ３１、コンデンサ３２、
および３９で構成されるようになり、その共振周波数
（インピーダンス）が変化するようになされている。

【００１７】ＩＣカードでは、リーダ／ライタに応答す
る場合、ＦＥＴ３９をオン／オフするようになされてお
り、これにより、その共振回路の共振周波数（インピー
ダンス）を変化させる。この場合、ＩＣカードとリーダ
／ライタとが、ループアンテナ３１と９７との間で相互
誘導を生じる距離にあれば、上述したように無変調波に
対応する電磁界を放射しているリーダ／ライタのコンデ
ンサ９６とループアンテナ９７との接続点である点Ａお
よびＢからループアンテナ９７側を見たインピーダンス
は、ＦＥＴ３９のオン／オフに対応して変化することに
なり、従って点Ａ（Ｂ）の電圧も変化することになる。
点Ａにおける電圧は、ダイオード９８で検波され、コン
デンサ９９で直流分をカットされ、さらにアンプ１００
で増幅されて、ディジタル信号処理部９２に入力される
ので、ＩＣカードから応答があったか否かは、ディジタ
ル信号処理部９２において、アンプ１００からの信号に
基づいて判定される。

【００１８】ステップＳ２において、ＩＣカードから応
答がなかったと判定された場合、即ちＩＣカードとリー
ダ／ライタとが、ループアンテナ３１と９７との間で相
互誘導を生じる距離にない場合、ステップＳ１に戻り、
再びステップＳ１からの処理を繰り返す。また、ステッ
プＳ２において、ＩＣカードから応答があったと判定さ
れた場合、ステップＳ３に進み、ディジタル信号処理部
９２において、上述したように得られる応答としてのア
ンプ１００の出力信号が復調され、その復調データに基
づいて、必要な処理が行われて、処理を終了する。

【００１９】次に、ＩＣカードについて説明する。ＩＣ
カードは、次のように構成される。即ち、ループアンテ
ナ３１とコンデンサ３２とは並列に接続されている。ル
ープアンテナ３１は、上述したループアンテナ９７と同
様にコイルと等価であるから、ループアンテナ３１とコ
ンデンサ３２とは並列共振回路を構成している。ループ
アンテナ３１とコンデンサ３２との接続点の一方は、コ
ンデンサ３８の一端に接続されており、他方は、ＦＥＴ
３９のソースと接続されている。そして、ＦＥＴ３９の
ドレインは、コンデンサ３８の他端と接続されている。

【００２０】ループアンテナ３２とコンデンサ３２との
接続点と、コンデンサ３８との接続点には、抵抗３３の
一端、およびダイオード８３のアノードが接続されてい
る。ダイオード８３は、整流、検波用のもので、そのカ
ソードは、定電圧レギュレータ３７の入力端子と接続さ
れている。

【００２１】抵抗３３の他端には、複数のダイオードが
直列に多段接続されたダイオード群８１のアノード、お
よびダイオード群８２のカソードが接続されている。ダ
イオード群８１のカソード、およびダイオード群８２の
アノードは、ともにＦＥＴ３９のソースと接続されてい
る。なお、ＦＥＴ３９のソースは接地されている。

【００２２】ダイオード８３と、定電圧レギュレータ３
７の入力端子との接続点には、平滑用のコンデンサ３５
の一端が接続されており、その他端は接地されている。
定電圧レギュレータ３７は、その入力端子に印加される
電圧を、所定の一定の電圧ＶＤＤに安定化して、その出
力端子から出力するようになされている。定電圧レギュ
レータ３７の出力端子には、バイパスコンデンサ３６の
一端が接続されており、その他端は接地されている。な
お、定電圧レギュレータ３７はアース端子を有し、その
アース端子は接地されている。

【００２３】カップリングコンデンサ４０の一端は、ダ
イオード８３と定電圧レギュレータ３７との接続点に接
続されており、その他端は、アンプ４１の入力端子と接
続されている。アンプ４１は、その入力端子に入力され
る信号を増幅して出力端子から出力するようになされて
おり、その出力端子は、ディジタル信号処理部４２の入
力端子に接続されている。ディジタル信号処理部４２
は、アンプ４１から入力される信号に対応して、所定の
処理を行うようになされている。また、ディジタル信号
処理部４２は出力端子を有し、その出力端子は、ＦＥＴ
３９のゲートに接続されている。従って、ＦＥＴ３９
は、ディジタル信号処理部４２より、そのゲートに印加
される電圧に対応してオン／オフするようになされてい
る。

【００２４】なお、アンプ４１およびディジタル信号処
理部４２は、定電圧レギュレータ３７が出力する電圧Ｖ
ＤＤが電源として供給されるようになされている。ま
た、アンプ４１およびディジタル信号処理部４２はアー
ス端子を有し、そのアース端子は接地されている。さら
に、ディジタル信号処理部４２は、不揮発性メモリ４３
を有し、アンプ４１からのデータなどを記憶し、また記
憶したデータなどに応じて、ＦＥＴ３９をオン／オフさ
せるようになされている。

【００２５】次に、図１７のフローチャートを参照し
て、その動作について説明する。ＩＣカードでは、まず
最初に、ステップＳ１１において、リーダ／ライタから
放射された電磁波が受信される。即ち、ＩＣカードが、
リーダ／ライタに近づけられ、ループアンテナ３１と９
７との間で相互誘導を生じる距離となると、ループアン
テナ３１は、ループアンテナ９７より放射された電磁界
（磁束）のうち、そこに鎖交する磁束の変化（磁界の変
化）に応じて逆起電力を生じる。このようにして発生し
た電圧のうち、ループアンテナ３１およびコンデンサ３
２で構成される共振回路の共振周波数を中心とする所定
の周波数帯域のものは、効率良く、後段のブロックに通
過される。

【００２６】なお、ループアンテナ３１およびコンデン
サ３２で構成される共振回路の共振周波数は、例えばリ
ーダ／ライタが有するキャリア発生器９３が発生するキ
ャリアの周波数とされている。

【００２７】そして、ステップＳ１２に進み、動作する
のに電源を必要とするブロックであるアンプ４１および
ディジタル信号処理部４２に、電圧ＶＤＤが電源として
供給され、さらにループアンテナ３１およびコンデンサ
３２で構成される共振回路を通過した信号が検波され
る。

【００２８】即ち、ループアンテナ３１およびコンデン
サ３２で構成される共振回路を通過した信号は、ダイオ
ード８３を介することにより整流され、さらに平滑用の
コンデンサ３５を介することによりリップルが除去され
る。このリップルの除去された信号は、定電圧レギュレ
ータ３７に供給され、そこで安定化されることにより所
定の一定電圧ＶＤＤとされる。そして、この電圧ＶＤＤ
が、電源として、アンプ４１およびディジタル信号処理
部４２に供給される。

【００２９】以上のようにして、アンプ４１およびディ
ジタル信号処理部４２に電源が供給され、その動作が可
能な状態となった後、ループアンテナ３１およびコンデ
ンサ３２で構成される共振回路を通過した信号は、ダイ
オード８３を介することにより検波され、コンデンサ４
０に供給される。

【００３０】そして、ステップＳ１３に進み、リーダ／
ライタから電磁波として放射されたコマンドやデータな
どが、ディジタル信号処理部４２に出力される。即ち、
コンデンサ４０では、ダイオード８３で検波された信号
から直流分が除去され、アンプ４１に供給される。アン
プ４１では、コンデンサ４０からの信号が、必要なレベ
ルに増幅され、ディジタル信号処理部４２に供給され
る。

【００３１】ディジタル信号処理部４２では、ステップ
Ｓ１４において、アンプ４１から供給された信号に含ま
れるコマンドが解釈され、ステップＳ１５に進み、その
コマンドが、書き込みを要求するものであるか否かが判
定される。ステップＳ１５において、コマンドが書き込
みを要求するものであると判定された場合、ステップＳ
１６に進み、アンプ４１から供給された信号に含まれる
データが、不揮発性メモリ４３に書き込まれ、ステップ
Ｓ１７に進む。

【００３２】また、ステップＳ１５において、コマンド
が書き込みを要求するものでないと判定された場合、ス
テップＳ１６をスキップして、ステップＳ１７に進み、
そのコマンドが、読み出しを要求するものであるか否か
が判定される。ステップＳ１７において、コマンドが読
み出しを要求するものであると判定された場合、ステッ
プＳ１８に進み、データの読み出し処理が行われ、ステ
ップＳ１９に進む。即ち、ステップＳ１８では、不揮発
性メモリ４３に記憶されているデータが読み出され、そ
のデータに対応して、ＦＥＴ３９のゲートに電圧が印加
され、ステップＳ１９に進む。

【００３３】ここで、ＦＥＴ３９は、そのゲートに印加
される電圧に応じてオン／オフし（なお、通常は、オフ
状態になっている）、ＦＥＴ３９がオンになった場合に
は、ループアンテナ３１およびコンデンサ３２でなる並
列共振回路に、コンデンサ３８が並列に接続されること
になるので、上述したようにして、リーダ／ライタにお
ける点Ａの電圧は、読み出されたデータに対応して変化
することになる。

【００３４】また、ステップＳ１７において、コマンド
が読み出しを要求するものでないと判定された場合、ス
テップＳ１９に進み、そのコマンドに対応した処理、即
ち、例えばアンプ４１から供給された信号に含まれるプ
ログラムを実行するなどの処理が行われ、処理を終了す
る。

【００３５】なお、ＩＣカードが、リーダ／ライタに極
端に近づけられた場合、ループアンテナ３１において、
高い電圧（過剰電圧）が発生し、これによりＩＣカード
に、大きな電流（過剰電流）が流れ、ＩＣカードが破壊
されることが考えられる。そこで、ＩＣカードでは、そ
のような大きな電流が、ループアンテナ３１およびコイ
ル３２でなる共振回路から出力された場合に、そのうち
の一部をバイパスさせることにより、共振回路の出力電
圧をピーク値が所定値以下に制限するようになされてい
る。

【００３６】即ち、例えば、いまダイオード８３に順方
向電圧または逆方向電圧が印加されるときに、ループア
ンテナ３１およびコイル３２でなる共振回路から出力さ
れる電流の極性を、それぞれ正極性または負極性という
とすると、共振回路から正極性の電流が出力されている
場合に、抵抗３３とダイオード群８２との間の電位差
が、所定値以上になると、抵抗３３およびダイオード群
８２を介してバイパス電流が流れ、また負極性の電流が
流れている場合に、ダイオード群８１と抵抗３３との間
の電位差が、所定値以上になると、ダイオード群８１お
よび抵抗３３を介してバイパス電流が流れるようになさ
れている。

【００３７】従って、ダイオード群８１または８２それ
ぞれが、例えば５個のダイオードで構成されており、順
方向に電流が流れるときの、各ダイオードにおける電圧
降下が、例えば０．７Ｖだとすると、ループアンテナ３
１およびコンデンサ３２の接続点間の電位差が３．５
（＝０．７×５）Ｖ以上になろうとすると、抵抗３３お
よびダイオード群８２、またはダイオード群８１および
抵抗３３を介してバイパス電流が流れ、これによりルー
プアンテナ３１およびコンデンサ３２の接続点間の電位
差は、３．５Ｖ以下に制限される。

【００３８】よって、抵抗３３、ダイオード群８１、お
よび８２は保護回路を構成しているということができ
る。

【００３９】

【発明が解決しようとする課題】ところで、ＩＣカード
は、利用者が携帯するものであるから、小型かつ安価に
に構成できることが望ましい。ＩＣカードを小型化する
方法としては、例えばループアンテナ３１およびコンデ
ンサ３２で構成される共振回路の後段の部分を、例えば
１チップのＣＭＯＳ（Ｃ−ＭＯＳ）で構成することが考
えられる。

【００４０】しかしながら、ＣＭＯＳのプロセス上で実
現可能なダイオードには制限があり、ＩＣカードにおけ
る整流（かつ検波）用のダイオード８３、並びに保護回
路を構成するダイオード群８１および８２は、図１５に
示した回路構成では、ＣＭＯＳ上に実現するのが困難で
あった。

【００４１】本発明は、このような状況に鑑みてなされ
たものであり、ＩＣカードを、１チップのＣＭＯＳ上に
構成することができるようにするものである。

【００４２】

【課題を解決するための手段】本発明の第１のＩＣカー
ドは、磁界の変化に応じて電圧を発生する発生手段（例
えば、図１３や図１４に示すループアンテナ３１など）
と、電圧のうちの所定の周波数帯域のものを通過させる
共振回路（例えば、図１３や図１４に示すループアンテ
ナ３１およびコンデンサ３２など）と、共振回路の出力
を整流する整流手段（例えば、図１３や図１４に示すＰ
ＮＰトランジスタ２１など）と、整流手段の出力から、
電源電圧となる信号を生成する生成手段（例えば、図１
３や図１４に示す定電圧レギュレータ３７など）と、整
流手段の出力に対応して、所定の処理を実行する実行手
段（例えば、図１３や図１４に示すディジタル信号処理
部４２など）とを備えるＩＣカードであって、整流手段
が、電流が入力される入力端子と、その電流を出力する
出力端子とを有し、入力端子または出力端子のうちの共
振回路と接続されていない方の電位が所定の基準レベル
とされていることを特徴とする。

【００４３】このＩＣカードにおいては、共振回路の出
力電流のうちの正極性または負極性のいずれか一方の極
性のもののみをバイパスさせることにより、その出力電
圧のピーク値を所定値以下に制限する保護回路（例え
ば、図１３や図１４に示す抵抗３３およびトランジスタ
群３４など）をさらに備えることができる。

【００４４】共振回路は、コイル（例えば、図１３や図
１４に示すループアンテナ３１など）と第１のコンデン
サ（例えば、図１３や図１４に示すコンデンサ３２な
ど）とを並列に接続して構成することができる。また、
第１のコンデンサと、交流的にのみ並列に接続された第
２のコンデンサ（例えば、図１３や図１４に示すコンデ
ンサ３８など）と、第２のコンデンサに直列に接続され
たスイッチ（例えば、図１３に示すＮチャネルＦＥＴ３
９や、図１４に示すＰチャネルＦＥＴ５１など）とをさ
らに備える場合、実行手段には、整流手段の出力に対応
して、スイッチをオン／オフさせることにより、共振回
路の共振周波数を変化させることができる。

【００４５】整流手段が、ベースとエミッタとが短絡さ
れたトランジスタでなる場合、そのコレクタとベースと
で構成されるＰＮ接合の部分に、共振回路の出力電流を
流すことで整流を行わせることができる。また、保護回
路が、トランジスタでなる場合、そのベースとエミッタ
とで構成されるＰＮ接合の部分に、共振回路の出力電流
を流させることができる。さらに、保護回路は、多段接
続されたトランジスタとすることができる。

【００４６】本発明の第２のＩＣカードは、磁界の変化
に応じて電圧を発生する発生手段（例えば、図１３や図
１４に示すループアンテナ３１など）と、電圧のうちの
所定の周波数帯域のものを通過させる共振回路（例え
ば、図１３や図１４に示すループアンテナ３１およびコ
ンデンサ３２など）と、共振回路を通過した信号を検波
する検波手段（例えば、図１３や図１４に示すＰＮＰト
ランジスタ２１など）と、検波手段の出力に対応して、
所定の処理を実行する実行手段（例えば、図１３や図１
４に示すディジタル信号処理部４２など）と、共振回路
の出力電流をバイパスさせることにより、その出力電圧
のピーク値を所定値以下に制限する保護回路（例えば、
図１３や図１４に示す抵抗３３およびＰＮＰトランジス
タ群３４など）とを備えるＩＣカードであって、保護回
路が、共振回路の出力電流のうちの正極性または負極性
のいずれか一方の極性のもののみをバイパスさせること
を特徴とする。

【００４７】このＩＣカードにおいては、保護回路を、
検波手段の後段に設けることができる。また、保護回路
が、トランジスタでなる場合、そのベースとエミッタと
で構成されるＰＮ接合の部分に、共振回路の出力電流を
流させることができる。さらに、保護回路は、多段接続
されたトランジスタとすることができる。

【００４８】

【作用】本発明の第１のＩＣカードにおいては、発生さ
れた電圧のうちの所定の周波数帯域のものを通過させる
ループアンテナ３１およびコンデンサ３２でなる共振回
路の出力を整流するＰＮＰトランジスタ２１が、電流が
入力される入力端子としての、例えばコレクタと、その
電流を出力する出力端子としての、例えばベースおよび
エミッタとを有しており、入力端子または出力端子のう
ちの共振回路と接続されていない方の電位が所定の基準
レベルとされている。従って、共振回路の出力を整流す
るダイオードとしてのＰＮＰトランジスタ２１を、ＣＭ
ＯＳ上に構成することができる。

【００４９】本発明の第２のＩＣカードにおいては、ル
ープアンテナ３１およびコンデンサ３２でなる共振回路
の出力電圧のピーク値を所定値以下に制限する保護回路
が、その出力電流のうちの正極性または負極性のいずれ
か一方の極性のもののみをバイパスさせるように構成さ
れている。従って、保護回路がダイオードを含んでいる
場合、そのダイオードを、ＣＭＯＳ上に構成することが
できる。

【００５０】

【実施例】以下、図面を参照して本発明のＩＣカードの
実施例について説明するが、その前段階の準備として、
ＣＭＯＳ上に実現可能なダイオードについて説明する。

【００５１】なお、ここでは、ＣＭＯＳのサブストレー
トの極性がＰチャネルの場合に限定して説明する。但
し、ＣＭＯＳのサブストレートの極性はＮチャネルであ
っても良く、その場合には、以下の説明における極性が
すべて逆になるだけである。

【００５２】また、サブストレートの電位は、最低電位
に設定すべきであるので、ここでは、グランドレベルと
される（サブストレートが接地される）ものとして説明
を行う。但し、サブストレートの極性がＮチャネルであ
る場合には、その電位は最高電位に設定する必要があ
る。

【００５３】図１乃至図３は、サブストレートをＰチャ
ネルとした場合のＣＭＯＳのプロセス上で実現可能なダ
イオードを示している。まず図１（Ａ）に示すＣＭＯＳ
は、Ｐ層のサブストレート（Ｐサブストレート）（Ｐｓ
ｕｂ）１の上部に、Ｎ層のウェル（Ｎウェル）（Ｎｗｅ
ｌｌ）２および高濃度Ｐ層（Ｐ⁺）３が形成され、さら
にＮウェル２の上部に、高濃度Ｎ層（Ｎ⁺）４が形成さ
れて構成されている。このＣＭＯＳの高濃度Ｐ層３また
は高濃度Ｎ層４に、それぞれ電極（端子）Ｔ１またはＴ
２を取り付けて構成されるダイオードは、図１（Ｂ）に
示すシンボルで表される（図１（Ａ）に示すＣＭＯＳの
うちの、説明に必要なパラメータをモデル化すると、図
１（Ｂ）に示すようになる）。

【００５４】即ち、この場合、Ｐサブストレート１とＮ
ウェル２とのＰＮ接合の部分でダイオード５が構成さ
れ、そのカソードは、高濃度Ｎ層４を介して端子Ｔ２と
接続されている。また、ダイオード５のアノードは、Ｐ
サブストレート１（上述したように、その電位はグラン
ドレベルとする）および高濃度Ｐ層３を介して端子Ｔ１
と接続されている。なお、ダイオード５と端子Ｔ２との
間にある抵抗６は、Ｎウェル２と高濃度Ｎ層４との間に
形成される、いわゆるバルク抵抗である。

【００５５】次に、図２（Ａ）に示すＣＭＯＳは、Ｐサ
ブストレート１の上部に、Ｐ層のウェル（Ｐウェル）
（Ｐｗｅｌｌ）１１および高濃度Ｐ層３が形成され、さ
らにＰウェル１１の上部に、高濃度Ｎ層４および高濃度
Ｐ層（Ｐ⁺）１２が形成されて構成されている。高濃度
Ｐ層３、高濃度Ｎ層４、または高濃度Ｐ層１２に、それ
ぞれ電極（端子）Ｔ１，Ｔ２、またはＴ３を取り付けた
場合には、このＣＭＯＳは、図２（Ｂ）に示すシンボル
で表される。

【００５６】即ち、この場合、Ｐウェル１１と高濃度Ｎ
層４とのＰＮ接合の部分でダイオード１３が構成され、
そのカソードは、高濃度Ｎ層４を介して端子Ｔ２と接続
されている。また、そのアノードは、Ｐサブストレート
１に接続されている。さらに、そのアノードは、高濃度
Ｐ層１２を介して端子Ｔ３と、Ｐサブストレート１およ
び高濃度Ｐ層３を介して端子Ｔ１とにも接続されてい
る。

【００５７】次に、図３（Ａ）に示すＣＭＯＳは、Ｐウ
ェル１１に代えて、Ｐウェル２が形成されている他は、
図２（Ａ）のＣＭＯＳと同様に構成されている。このＣ
ＭＯＳは、図３（Ｂ）に示すシンボルで表される。

【００５８】即ち、この場合、Ｐサブストレート１とＮ
ウェル２とのＰＮ接合の部分と、高濃度Ｐ層１２とＮウ
ェル２とのＰＮ接合の部分とで、それぞれダイオードが
構成されるが、さらにこれらのＰサブストレート１、Ｎ
ウェル２、および濃度Ｐ層１２の部分は、ＰＮＰ構造と
なっているので、ＰＮＰトランジスタ（寄生トランジス
タ）２１を構成する。

【００５９】このトランジスタのベースは、図１で説明
したバルク抵抗６および高濃度Ｎ層４を介して、端子Ｔ
２と接続されており、また、そのエミッタは、高濃度Ｐ
層１２を介して端子Ｔ３と接続されている。さらに、そ
のコレクタは、Ｐサブストレート１と、そのＰサブスト
レート１および高濃度Ｐ層３を介して端子Ｔ１とに接続
されている。

【００６０】次に、前述した図１５におけるＩＣカード
の整流、検波用のダイオード８３を、上述したＣＭＯＳ
に構成可能なダイオードで置き換えることが可能である
かどうかについて説明する。

【００６１】まず、図１（Ｂ）に示したダイオード５を
用いる場合、そのアノードがＰサブストレート１に接続
されているため、その電位はグランドレベルとしなけれ
ばならないことになる。さらに、ダイオード５と端子Ｔ
２との間にはバルク抵抗６があるから、ダイオード５が
オン状態のときに、バルク抵抗６でロスが生じることに
なる。従って、ダイオード５を、整流、検波用のダイオ
ードとしてＩＣカードに採用することは好ましくない。

【００６２】次に、図２（Ｂ）に示したダイオード１３
を用いる場合、そのアノードがＰサブストレート１に接
続されているため、やはりアノードの電位は、グランド
レベルとしなければならない。さらに、ダイオード１３
は、上述したように、Ｐウェル１１と高濃度Ｎ層４との
ＰＮ接合の部分で構成されるダイオードであるから、ブ
レークダウン電圧（降伏電圧）が低く（ブレークダウン
電圧は、ＰＮ接合を構成するＰおよびＮ層のうちの濃度
の低い方のものによって決まり、濃度の低い方の層の濃
度が低いほど、ブレークダウン電圧は高くなる）、従っ
て整流、検波用のダイオードとして用いるのは好ましく
ない。

【００６３】次に、図３（Ｂ）に示したトランジスタ２
１の、例えばエミッタとベースとの間のＰＮ接合をダイ
オードとして用いた場合を考えてみると、やはり、この
場合も、図１における場合と同様に、バルク抵抗６でロ
スが生じる。しかしながら、この場合、エミッタおよび
ベースのいずれもＰサブストレート１に接続されていな
いので、エミッタまたはベースにそれぞれ相当するダイ
オードのアノードまたはカソードのとる電位は制約され
ない。

【００６４】そこで、ＩＣカードのダイオード８３を、
このトランジスタ２１で置き換えると、そのコレクタ
は、Ｐサブストレート１に接続されているため強制的に
接地されてしまい、その構成は、図４に示すようにな
る。なお、図中、図１５のＩＣカードにおける場合と対
応する部分については、同一の符号を付してある。ま
た、同図においては、ループアンテナ３１、コンデンサ
３２、およびトランジスタ２１以外の図示を省略してあ
る。また、トランジスタ２１におけるバルク抵抗６の図
示も省略してある。

【００６５】この場合、トランジスタ２１のエミッタお
よびベースで構成されるＰＮ接合により、ダイオード８
３と同様、整流、検波が可能であるが、エミッタからベ
ースに電流が流れる場合には、トランジスタ２１の増幅
作用により、その電流よりかなり大きなロス電流が、エ
ミッタからコレクタに流れる。この電流により生じるロ
スは、バルク抵抗６で生じるロスよりもかなり大きいた
め、図４に示すようなトランジスタ２１の使用方法は好
ましくない。

【００６６】アノードおよびカソードのとる電位が制限
されないダイオードは、図３（Ｂ）に示したトランジス
タ２１のエミッタとベースとで構成されるＰＮ接合の部
分だけであり、このダイオードを用いるのは、上述した
ように好ましくないので、次に、アノードまたはカソー
ドのうちの、例えばアノードのとる電位が、Ｐサブスト
レート１の電位に制限される場合について考えてみる。

【００６７】アノードのとる電位が、Ｐサブストレート
１の電位に制限されるダイオードとしては、図１および
図２に示したものの他、例えば図３（Ｂ）に示したトラ
ンジスタ２１のコレクタとベースとの間で構成されるダ
イオード、図３（Ｃ）に示すように、図３（Ｂ）に示し
た回路の端子Ｔ３をＰサブストレート１に接続した場合
におけるトランジスタ２１のエミッタとベースとの間で
構成されるダイオード、さらには、例えば図３（Ｄ）に
示すように、ベース（端子Ｔ２）とエミッタ（端子Ｔ
３）とを接続したトランジスタ２１のコレクタとベース
との間で構成されるダイオードがある。

【００６８】まず、図３（Ｂ）に示したトランジスタ２
１のコレクタとベースとの間で構成されるダイオード
は、Ｐサブストレート１とＮウェル２とのＰＮ接合に対
応するものであるから、ブレークダウン電圧が高いが、
図１における場合と同様に、バルク抵抗６でロスが生じ
る。

【００６９】次に、図３（Ｃ）に示したトランジスタ２
１のエミッタとベースとの間で構成されるダイオード
は、実質的に、図１に示す場合と同様であり、さらに、
この場合、エミッタからベースに、トランジスタ２１が
飽和するような大きな電流が流れた後に、逆方向の電流
が流れると、トランジスタ２１が即座にオフせず、従っ
て所定の期間、逆方向の電流が、ベースからエミッタに
流れる。従って、これを、図１５のダイオード８３に代
えて用いた場合には、後段のコンデンサ３５に逆方向の
電流が流れ込むことになる。コンデンサ３５では、そこ
に供給された電流が積分され、その積分値である電圧が
定電圧レギュレータ３７に入力されるから、コンデンサ
３５に逆方向の電流が流れ込んだ場合には、定電圧レギ
ュレータ３７に印加される電圧が低くなり、従って、ア
ンプ４１およびディジタル信号処理部４２に対し、電源
として安定した電圧を供給することが困難となる。

【００７０】そこで、図３（Ｄ）に示した端子Ｔ２とＴ
３とを接続したトランジスタ２１におけるコレクタとベ
ースとの間で構成されるダイオードを考えてみると、そ
のダイオードで整流がなされることにより、端子Ｔ１，
Ｐサブストレート１、コレクタ、ベース、バルク抵抗
６、端子Ｔ２の経路で、電流が流れる。従って、この経
路で流れる電流によれば、やはりバルク抵抗６によるロ
スが生じる。

【００７１】ここで、トランジスタは、コレクタとエミ
ッタとを、通常とは逆に用いた場合でも、即ち、図５に
示すように、ＰＮＰトランジスタであるトランジスタ２
１のコレクタからベースに電流を流した場合でも、逆電
流増幅作用により、そのコレクタからエミッタに大きな
電流ｉ’（電流ｉが増幅されたもの）が流れる。

【００７２】しかしながら、この場合、端子Ｔ２とＴ３
とが接続されているので（図３（Ｄ））、大きな電流
ｉ’は、バルク抵抗６を介さずに、端子Ｔ２に流れる。
電流ｉ’は、トランジスタ２１のコレクタからベースに
流れる電流を増幅したものであるから、整流されている
に等しく、従って、トランジスタ２１のコレクタに流れ
る電流ｉは、コレクタからベースに流れる電流ｉ’’
と、コレクタからエミッタに流れる電流ｉ’に分かれて
整流されることになる。

【００７３】そして、この場合、電流ｉ’は、電流
ｉ’’に比較してかなり大きく、従ってバルク抵抗６に
流れる電流ｉ’’は、図１における場合に比較して小さ
く、そこで生じるロスは微小なものとなる。

【００７４】以上から、ダイオード８３に代えて用いる
ダイオードとしては、図３（Ｄ）に示すトランジスタ２
１で構成されるものが最良ということになる。

【００７５】ところで、図３（Ｄ）におけるトランジス
タ２１は、ダイオードのアノードに相当するコレクタが
Ｐサブストレート１に接続されているから、電流が入力
される入力端子としてのコレクタを接地して用いる必要
があり、従って図１５に示したダイオード８３の位置に
は設けることができない。

【００７６】そこで、コレクタの電位が所定の基準レベ
ルとしてのグランドレベルとされた状態で、整流（およ
び検波）を行うことができるようにするため、ダイオー
ド８３に代えて設けるトランジスタ２１、即ち対接地構
造のダイオードを、図６に示すように配置して、ＩＣカ
ードを構成するようにする。なお、図６においては、ル
ープアンテナ３１およびコンデンサ３２でなる共振回
路、並びにトランジスタ２１以外の図示は省略してあ
る。また、トランジスタ２１におけるバルク抵抗６の図
示も省略してある。

【００７７】即ち、端子Ｔ２に相当するベースと、端子
Ｔ３に相当するエミッタとを短絡したトランジスタ２１
のコレクタ（整流した電流を出力する出力端子）を接地
し、ベースとエミッタとの接続点を、共振回路を構成す
るループアンテナ３１とコンデンサ３２との２つの接続
点ＣまたはＤのうちの点Ｄに接続する。

【００７８】このようにすることで、ループアンテナ３
１およびコンデンサ３２で構成される共振回路の出力を
整流、検波するダイオードとしてのトランジスタ２１を
ＣＭＯＳのプロセス上で構成することができ、さらに、
バルク抵抗６で生じるロスを微小なものとすることがで
きる。

【００７９】ところで、図１５に示した、ループアンテ
ナ３１およびコンデンサ３２で構成される共振回路の共
振周波数を変化させるためのコンデンサ３８は、共振回
路の出力を、整流、検波するダイオードとしてのトラン
ジスタ２１より、共振回路側に設ける必要がある（コン
デンサ３８をトランジスタ２１の後段に設けたのでは、
ＦＥＴ３９のオン／オフによって共振周波数が変化しな
くなる）。従って、ダイオード８３に代えてトランジス
タ２１を用いる場合には、ＩＣカードは、図７（Ａ）に
示すように、トランジスタ２１のベースとエミッタとの
接続点を、ＦＥＴ３９のドレインとコンデンサ３２との
接続点に接続して構成する必要がある。なお、図７にお
いては、トランジスタ２１、ループアンテナ３１、コン
デンサ３２，３８、およびＦＥＴ３９以外の図示は省略
してある。

【００８０】ここで、図８および図９は、ＣＭＯＳ上に
実現されるＦＥＴの構成を示している。なお、図８は、
ＮチャネルＦＥＴの構成を、図９は、ＰチャネルＦＥＴ
の構成を、それぞれ示している。

【００８１】ＮチャネルＦＥＴは、図８（Ａ）に示すよ
うに、Ｐサブストレート（Ｐｓｕｂ）の上部に、Ｐウェ
ル（Ｐｗｅｌｌ）および高濃度Ｐ層（Ｐ⁺）が形成さ
れ、さらにＰウェルの上部に、２つの高濃度Ｎ層
（Ｎ⁺）および１つの高濃度Ｐ層（Ｐ⁺）が形成され、Ｐ
サブストレートの上部に形成された高濃度Ｐ層と、Ｐウ
ェルの上部に形成された高濃度Ｐ層とが接続され、Ｐウ
ェルの上部に、２つの高濃度Ｎ層で挟まれるように、電
極が配置されて構成される。

【００８２】このＦＥＴは、電極をゲート（Ｇ）とする
とともに、２つの高濃度Ｎ層のうちの一方をドレイン
（Ｄ）とし、また他方をソース（Ｓ）として、図８
（Ｂ）に示すシンボルで表される。同図に示すように、
ＮチャネルＦＥＴにおいては、Ｐサブストレートと、ソ
ースまたはドレインそれぞれとの間には、寄生ダイオー
ドが、Ｐサブストレートから、ソースまたはドレインそ
れぞれの方向に電流が流れる向きに形成される。

【００８３】次に、ＰチャネルＦＥＴは、図９（Ａ）に
示すように、Ｐサブストレート（Ｐｓｕｂ）の上部に、
Ｎウェル（Ｎｗｅｌｌ）が形成され、さらにＮウェルの
上部に、２つの高濃度Ｐ層（Ｐ⁺）および１つの高濃度
Ｎ層（Ｎ⁺）が形成され、Ｎウェルの上部に、２つの高
濃度Ｐ層で挟まれるように、電極が配置されて構成され
る。

【００８４】このＦＥＴは、電極をゲート（Ｇ）とする
とともに、２つの高濃度Ｐ層のうちの一方をドレイン
（Ｄ）とし、また他方をソース（Ｓ）とし、さらに高濃
度Ｎ層をバックゲート（ＢＧ）として、図９（Ｂ）に示
すシンボルで表される。同図に示すように、Ｐチャネル
ＦＥＴにおいては、バックゲートと、ソースまたはドレ
インそれぞれとの間には、寄生ダイオードが、ソースま
たはドレインそれぞれから、バックゲートの方向に電流
が流れる向きに形成される。

【００８５】なお、ＮチャネルおよびＰチャネルＦＥＴ
おいては、寄生容量も形成されるが、図８および図９に
おいては、その図示を省略してある。

【００８６】図１５に示したＦＥＴ３９は、Ｎチャネル
ＦＥＴであるから、これを、図８のＣＭＯＳ上に構成可
能なＮチャネルＦＥＴに置き換えて、図７（Ａ）に示し
たＩＣカードを構成すると、それは、図７（Ｂ）に示す
ようになる。

【００８７】寄生ダイオードのアノードは、図８（Ｂ）
に示したように、Ｐサブストレートに接続しているか
ら、図７（Ｂ）に示すように、トランジスタ２１のコレ
クタとも接続されることとなる。従って、この場合、ト
ランジスタ２１と、ＦＥＴのソースにカソードが接続し
ている寄生ダイオード（図７（Ｂ）の２つの寄生ダイオ
ードのうちの下段のもの）とは並列に接続される。

【００８８】寄生ダイオードのブレークダウン電圧は、
一般的に、約５Ｖ程度と低いため、ダイオードとしての
トランジスタ２１の逆方向電圧に対する耐圧、即ちブレ
ークダウン電圧が高くても、トランジスタ２１のベース
とエミッタとの接続点と、ＦＥＴのソースとの接続点
に、高い逆方向電圧が印加された場合には、寄生ダイオ
ードのカソードからアノードの方向に電流が流れ、その
結果、整流が行われないことになる。

【００８９】そこで、寄生ダイオードが、トランジスタ
２１と並列に接続されないようにするためには、図１０
に示すように、コンデンサ３８の、ＦＥＴ３９と接続さ
れていない方の一端を、コンデンサ３２とトランジスタ
２１との接続点に接続し、ＦＥＴ３９のソースを接地、
即ちＰサブストレートに接続することにより、コンデン
サ３８が、コンデンサ３２と交流的にのみ並列に接続さ
れるようにしてＩＣカードを構成するようにする。な
お、図１０においては、トランジスタ２１（およびバル
ク抵抗６）、ループアンテナ３１、コンデンサ３２，３
５，３６、定電圧レギュレータ３７、コンデンサ３８、
およびＦＥＴ３９以外の図示は省略してある。

【００９０】この場合、ＦＥＴ３９がオンされた場合に
おける、ＦＥＴ３９，Ｐサブストレート、点Ｈ，Ｆ、コ
ンデンサ３５、点Ｅ，Ｃという経路を考えると、その経
路は、交流的には、短絡されているのに等しく、また、
平滑用のコンデンサ３５のキャパシタンスは充分大きい
から、コンデンサ３８は、コンデンサ３２と交流的に並
列に接続されているのと等価になる。従って、この場
合、ＦＥＴ３９をオン／オフさせることにより、共振周
波数を変化させることが可能となる。

【００９１】次に、前述した図１５におけるＩＣカード
の保護回路を構成するダイオード群８１および８２を、
図１乃至図３に示したＣＭＯＳで構成可能なダイオード
で置き換える場合について説明する。

【００９２】ダイオード群８１および８２は、順方向
に、ＩＣカードの保護を行う必要のある程度の電圧（こ
こでは、前述したように３．５Ｖととし、以下、適宜、
この電圧を保護電圧という）が印加された場合にのみオ
ンさせる必要があり、さらに、１個あたりのダイオード
の電圧降下（順方向に電流が流れるときの電圧降下）
は、０．７Ｖ程度であるから、１個のダイオードで構成
するのは困難であり、複数のダイオードをシリーズに接
続して構成する必要がある。従って、ダイオード群８１
および８２に用いるダイオードは、そのアノードおよび
カソードが、Ｐサブストレートの電位と異なる電位をと
れるものである必要がある。

【００９３】ＣＭＯＳで構成したダイオードで、そのア
ノードおよびカソードが、Ｐサブストレートの電位と異
なる電位をとれるものは、上述した図３（Ｂ）に示した
ものだけであり、そこで、これを、複数個シリーズに接
続したダイオード群を考えてみる。

【００９４】図３（Ｂ）に示したトランジスタ２１を、
アノードとカソードのとる電位が制限されないダイオー
ドとすることができる場合は、上述したように、そのエ
ミッタとベースとの間のＰＮ接合をダイオードとして用
いた場合である。そこで、ＰＮＰトランジスタ２１を複
数個用意し、各トランジスタ２１のベースを、他のトラ
ンジスタ２１のエミッタに接続することによって、トラ
ンジスタ２１を多段接続すると、それは図１１に示すよ
うになる。なお、図１１においては、バルク抵抗６の図
示を省略してある。

【００９５】図１１（Ａ）は、複数のトランジスタ２１
で、図１５のトランジスタ群８２を構成した場合を示し
ており、また図１１（Ｂ）は、複数のトランジスタ２１
で、図１５のトランジスタ群８１を構成した場合を示し
ている。なお、図３（Ｂ）に示したように、トランジス
タ２１は、そのコレクタをＰサブストレートの電位にす
る必要があるから、図１１に示したトランジスタ群を構
成するトランジスタ２１のコレクタは、すべてＰサブス
トレートの電位とされている（ここでは、接地されてい
る）。

【００９６】図１１（Ａ）に示した場合においては、端
子Ｔo（最終段のトランジスタ２１のベースに接続され
た端子）に対する端子Ｔi（最前段のトランジスタ２１
のエミッタに接続された端子）の電圧が、トランジスタ
２１のエミッタとベースとの間で生じる電圧降下分（例
えば、０．７Ｖ程度）の多段接続されたトランジスタ２
１の個数倍となると、端子Ｔiから、多段接続されたト
ランジスタ２１のエミッタおよびベースを介して、端子
Ｔoに電流（バイパス電流）が流れ、端子Ｔoに対する端
子Ｔiの電圧が保護電圧（＝トランジスタ２１のエミッ
タとベースとの間で生じる電圧降下分×多段接続された
トランジスタ２１の個数）以下に制限される。

【００９７】なお、この場合、トランジスタ２１はオン
状態となるから、そのエミッタからコレクタに電流が流
れ、さらに、図１１（Ａ）においては図示していないバ
ルク抵抗６でロスが生じるが、これらは保護が働くこと
によるものであるから問題はない。

【００９８】一方、図１１（Ｂ）に示した場合には、図
中、矢印で示すように、Ｐサブストレートから、最終段
のトランジスタ２１のコレクタおよびベース、即ち１つ
のＰＮ接合を介して、端子Ｔoに電流が流れることので
きるパスが形成される。従って、この場合、端子Ｔoの
電位が、グランドレベルより、最終段のトランジスタ２
１のコレクタとベースとの間の電圧降下分（例えば、
０．７Ｖ程度）だけ低くなると、端子Ｔoに対する端子
Ｔiの電圧が保護電圧（上述したように、ここでは、
３．５Ｖ程度）以上でなくても、Ｐサブストレートから
端子Ｔoへ電流が流れ、いわば保護の必要のない電圧で
保護が働くことになり、大きなロスが生じることにな
る。

【００９９】以上から、図１１（Ａ）に示したダイオー
ド群は、図１５のダイオード群８２に代えて用いること
ができるが、図１１（Ｂ）に示したダイオード群を、図
１５のダイオード群８１に代えて用いることは好ましく
ない。

【０１００】ところで、ＩＣカードでは、図１５に示し
たように、ループアンテナ３１およびコンデンサ３２で
なる共振回路の後段に、保護回路を構成するダイオード
群８１および８２が設けられている（共振回路と組み合
わせて保護回路が設けられている）。

【０１０１】図１５に示した場合においては、ループア
ンテナ３１およびコンデンサ３２でなる共振回路の出力
電流のうちの正極性または負極性のものを、それぞれダ
イオード群８２または８１によってバイパスさせること
により、即ち共振回路の出力電流の正および負の両方の
極性のものをバイパスさせることにより、その出力電圧
のピーク値を所定値以下に制限するようになされている
が、共振回路においては、その特性から、その出力電流
の正または負のいずれか一方の極性のみをバイパスさせ
た場合であっても、その極性の電圧とともに、他方の極
性の電圧も、いわば従属的に制限される。

【０１０２】従って、共振回路の出力電圧を保護電圧以
下に制限することは、図１５に示したダイオード群８１
および８２の両方を設けなくても、いずれか一方を設け
ることによっても行うことができる。

【０１０３】そこで、ここでは、図１５のダイオード群
８１および８２に代えて、共振回路の出力電流のうちの
正極性のもののみをバイパスさせる図１１（Ａ）に示し
たダイオード群（トランジスタ群）を設けるようにす
る。このようにすることで、ループアンテナ３１および
コンデンサ３２で構成される共振回路の出力電圧を保護
電圧以下に制限する保護回路を構成するダイオード群を
ＣＭＯＳで構成することができる。

【０１０４】次に、上述したように図１５のダイオード
群８１および８２に代えて、図１１（Ａ）に示したダイ
オード群（トランジスタ群）と同様のトランジスタ群３
４（但し、バルク抵抗の図示は省略する）を設けたＩＣ
カードは、図１２に示すようになる。なお、図中、ルー
プアンテナ３１、コンデンサ３２、抵抗３３、トランジ
スタ群３４、およびダイオード８３以外の図示は省略し
てある。

【０１０５】この場合、トランジスタ群３４は、ループ
アンテナ３１およびコンデンサ３２で構成される共振回
路の後段であって、整流、検波用のダイオード８３の前
段に設けられているため、点ＩとＪとの間に印加される
電圧は交流電圧であり、従って、点Ｊに対する点Ｉの電
圧が保護電圧以上でなくても、図１２に矢印で示すよう
に、抵抗３３、トランジスタ群３４の最前段のトランジ
スタのエミッタ、およびコレクタを介してロス電流が流
れることになる。

【０１０６】これを防止するためには、抵抗３３および
トランジスタ群３４でなる保護回路を、ダイオード８３
の後段に設け、そこに印加される電圧が直流電圧となる
ようにすれば良い。

【０１０７】図１３は、以上の条件を満たすようにして
構成したＩＣカードの第１実施例の構成を示している。
なお、図中、図１５における場合と対応する部分につい
ては、同一の符号を付してある。

【０１０８】図１５の整流、検波用のダイオード８３に
代えて設けられた、ベースとエミッタとが接続されたト
ランジスタ２１のコレクタは接地されており、またその
ベースとエミッタとの接続点は、ループアンテナ３１と
コンデンサ３２との接続点Ｄに接続されている。さら
に、点Ｄには、ループアンテナ３１およびコンデンサ３
２でなる共振回路の共振周波数を変化させるためのコン
デンサ３８の一端が接続されており、その他端には、Ｆ
ＥＴ３９のドレインが接続されている。ＦＥＴ３９のソ
ースは接地されており（Ｐサブストレートに接続されて
おり）、また、そのゲートは、図１５における場合と同
様に、ディジタル信号処理部４２に接続されている。

【０１０９】図１５の抵抗３３、ダイオード群８１、お
よび８２でなる保護回路に代わる抵抗３３およびトラン
ジスタ群３４でなる保護回路は、整流、検波用のトラン
ジスタ２１の後段に設けられており、抵抗３３の一端
は、ループアンテナ３１とコンデンサ３２との接続点Ｃ
またはＤのうちの点Ｄ（Ｉ）に接続されている。また、
抵抗３３の他端は、トランジスタ群３４を構成する最前
段のトランジスタ（ＰＮＰトランジスタ）のエミッタに
接続されており、その最終段のトランジスタ（ＰＮＰト
ランジスタ）のベースは接地されている。

【０１１０】なお、トランジスタ群３４を構成する各ト
ランジスタのエミッタとベースとの間では、例えば０．
７Ｖの電圧降下を生じるようになされており、トランジ
スタ群３４は、例えば５個のトランジスタ（ＰＮＰトラ
ンジスタ）で構成されている。従って、抵抗３３および
トランジスタ群３４で構成される保護回路は、図１５に
おける抵抗３３、ダイオード群８１、および８２で構成
される保護回路と同様に、ループアンテナ３１およびコ
ンデンサ３２の接続点ＣとＤの間の電位差を制限するよ
うになされている。

【０１１１】以上のように構成されるＩＣカードでは、
例えば図１５に示したようなリーダ／ライタから電磁波
が放射されると、ループアンテナ３１では、その電磁界
（磁束）のうち、そこに鎖交する磁束の変化（磁界の変
化）に応じて逆起電力を生じる。そして、このようにし
て発生した電圧のうち、ループアンテナ３１およびコン
デンサ３２で構成される共振回路の共振周波数を中心と
する所定の周波数帯域のものは、効率良く、後段のブロ
ックに通過される。

【０１１２】そして、ループアンテナ３１およびコンデ
ンサ３２で構成される共振回路を通過した信号は、トラ
ンジスタ２１を介することにより、大きなロスを生じる
ことなく整流され、さらに平滑用のコンデンサ３５を介
することによりリップルが除去される。このリップルの
除去された信号は、定電圧レギュレータ３７に供給さ
れ、そこで安定化されることにより所定の一定電圧ＶＤ
Ｄとされる。そして、この電圧ＶＤＤが、電源として、
アンプ４１およびディジタル信号処理部４２に供給され
る。

【０１１３】以上のようにして、アンプ４１およびディ
ジタル信号処理部４２に電源が供給され、その動作が可
能な状態となった後、ループアンテナ３１およびコンデ
ンサ３２で構成される共振回路を通過した信号は、トラ
ンジスタ２１を介することにより検波され、コンデンサ
４０およびアンプ４１を介して、ディジタル信号処理部
４２に出力される。以下、ディジタル信号処理部４２で
は、前述した図１５における場合と同様の処理が行われ
る。

【０１１４】なお、データの読み出し処理が行われる場
合には、前述した場合と同様に、不揮発性メモリ４３か
ら読み出されたデータに対応して、ＦＥＴ３９のゲート
に電圧が印加されるが、この場合、ＦＥＴ３９がオンに
されたときには、コンデンサ３８のＦＥＴ３９と接続さ
れている方の一端は、交流的に短絡されているＦＥＴ３
９、サブストレート、点Ｆ、コンデンサ３５、点Ｆ，お
よびＩを介して、コンデンサ３２の一端である点Ｃに接
続される。即ち、この場合、コンデンサ３８は、コンデ
ンサ３２と交流的に並列に接続されているのと等価にな
る。従って、ループアンテナ３１およびコンデンサ３２
でなる共振回路の共振周波数が変化されることになる。

【０１１５】また、ＩＣカードが、リーダ／ライタに極
端に近づけられ、これにより、大きな電流が、ループア
ンテナ３１およびコイル３２でなる共振回路から出力さ
れた場合、即ち点ＩとＪとの間に保護電圧以上の電圧が
印加された場合、トランジスタ群３４を構成する各トラ
ンジスタのエミッタからベースに電流が流れ（これに伴
い、そのエミッタからコレクタにも電流が流れる）、共
振回路の出力電圧のピーク値が制限される。即ち、大き
な電流が、ループアンテナ３１およびコイル３２でなる
共振回路から出力された場合、そのうちの一部の電流が
バイパス電流として、抵抗３３およびトランジスタ群３
４に流れ、共振回路の出力電圧のピーク値が制限され
る。

【０１１６】次に、図１４は、本発明のＩＣカードの第
２実施例の構成を示している。なお、図中、図１３にお
ける場合と対応する部分については、同一の符号を付し
てある。即ち、このＩＣカードは、ＮチャネルＦＥＴ３
９に代えてＰチャネルＦＥＴ５１が設けられ、そのソー
スが接地されているのではなく、定電圧レギュレータ３
７の出力端子に接続されている他は、図１３のＩＣカー
ドと同様に構成されている。

【０１１７】この場合、ＦＥＴ５１がオンされた場合に
おける、ＦＥＴ５１，点Ｇ、コンデンサ３６、点Ｈ，
Ｆ、コンデンサ３５、点Ｅ，Ｉ，Ｃという経路を考える
と、この経路は、交流的には、短絡されているのに等し
く、また、バイパスコンデンサ３６のキャパシタンス
は、図１０で説明した平滑用のコンデンサ３５と同様に
充分大きいから、コンデンサ３８は、コンデンサ３２と
交流的に並列に接続されているのと等価になる。従っ
て、この場合も、ＦＥＴ５１をオン／オフさせることに
より、共振周波数を変化させることができる。

【０１１８】以上のように、整流、検波用のダイオード
としてのトランジスタ２１と、保護回路を構成するダイ
オード群としてのトランジスタ群３４を、ＣＭＯＳ上で
実現することができるので、ＩＣカードを１チップのＣ
ＭＯＳで構成することが可能となる。

【０１１９】以上、本発明のＩＣカードについて説明し
たが、このＩＣカードは、自動改札システムにおける定
期券の他、例えば部屋への入出力を管理するシステム
や、スキー場におけるリフト乗り場における入場者を管
理するシステムその他に適用可能である。

【０１２０】なお、本実施例においては、ＩＣカードに
定電圧レギュレータ３７を設け、リーダ／ライタから電
源の供給を受けるようにしたが、この他、ＩＣカードに
電源を内蔵させるようにすることも可能である。

【０１２１】また、本実施例では、ＣＭＯＳのサブスト
レートの極性がＰチャネルの場合について説明したが、
その極性はＮチャネルであっても良く、その場合には、
上述したように、以上の説明における極性がすべて逆に
なるだけである。

【０１２２】即ち、例えば定電圧レギュレータ３７が出
力する電圧ＶＤＤは、図１３や図１４における場合は、
正の電圧であるが、サブストレートの極性がＮチャネル
の場合には負の電圧となる。

【０１２３】さらに、保護回路を構成するトランジスタ
群３４を構成するトランジスタは、図１３や図１４にお
ける場合は、ＰＮＰトランジスタであるが、サブストレ
ートの極性がＮチャネルの場合にはＮＰＮトランジスタ
となり、従ってループアンテナ３１およびコンデンサ３
２でなる共振回路の出力電流のうちの負極性のもののみ
をバイパスさせることにより、その出力電圧のピーク値
が所定値以下に制限されるようになる。

【０１２４】また、整流、検波用のトランジスタ２１
は、図１３や図１４における場合は、ＰＮＰトランジス
タであるが、サブストレートの極性がＮチャネルの場合
にはＮＰＮトランジスタとなる。

【０１２５】

【発明の効果】以上の如く、本発明のＩＣカードによれ
ば、１チップのＣＭＯＳ上に構成することができるの
で、その小型化および低価格化を図ることができる。

【図面の簡単な説明】

【図１】サブストレートをＰチャネルとした場合のＣＭ
ＯＳのプロセス上で実現可能な第１のダイオードを示す
図である。

【図２】サブストレートをＰチャネルとした場合のＣＭ
ＯＳのプロセス上で実現可能な第２のダイオードを示す
図である。

【図３】サブストレートをＰチャネルとした場合のＣＭ
ＯＳのプロセス上で実現可能な第３のダイオードを示す
図である。

【図４】図３（Ｂ）の回路を用いた場合のＩＣカードの
構成例を示す回路図である。

【図５】図３（Ｄ）の回路で行われる整流を説明するた
めの図である。

【図６】図３（Ｄ）の回路を用いた場合のＩＣカードの
構成例を示す回路図である。

【図７】ＦＥＴ３９をＣＭＯＳで構成した場合にける寄
生ダイオードが寄生する位置を説明するための回路図で
ある。

【図８】ＮチャネルＦＥＴの構成を示す図である。

【図９】ＰチャネルＦＥＴの構成を示す図である。

【図１０】ＦＥＴ３９の寄生ダイオードによる影響を受
けないＩＣカードの構成例を示す回路図である。

【図１１】図３（Ｂ）のトランジスタを多段接続したト
ランジスタ群を示す図である。

【図１２】ダイオード８３の前段に、抵抗３３およびト
ランジスタ群３４でなる保護回路を設けた場合に流れる
ロス電流を説明するための図である。

【図１３】本発明のＩＣカードの第１実施例の構成を示
す回路図である。

【図１４】本発明のＩＣカードの第２実施例の構成を示
す回路図である。

【図１５】従来の非接触カードシステム（ＩＣカードお
よびリーダ／ライタ）の一例の構成を示す図である。

【図１６】図１５のリーダ／ライタの動作を説明するフ
ローチャートである。

【図１７】図１５のＩＣカードの動作を説明するフロー
チャートである。

【符号の説明】

１Ｐサブストレート（Ｐ層のサブストレート）２Ｎウェル３高濃度Ｐ層４高濃度Ｎ層５ダイオード６バルク抵抗１１Ｐウェル１２高濃度Ｐ層１３ダイオード２１ＰＮＰトランジスタ３１ループアンテナ３２コンデンサ３３抵抗３４トランジスタ群３５，３６コンデンサ３７定電圧レギュレータ３８コンデンサ３９ＮチャネルＦＥＴ４０コンデンサ４１アンプ４２ディジタル信号処理部４３不揮発性メモリ５１ＰチャネルＦＥＴ８１，８２ダイオード群８３ダイオード９１ホストコンピュータ９２ディジタル信号処理部９３キャリア発生器９４アンプ９５抵抗９６コンデンサ９７ループアンテナ９８ダイオード９９コンデンサ１００アンプ

Claims

【特許請求の範囲】

【請求項１】磁界の変化に応じて電圧を発生する発生
手段と、前記電圧のうちの所定の周波数帯域のものを通過させる
共振回路と、前記共振回路の出力を整流する整流手段と、前記整流手段の出力から、電源電圧となる信号を生成す
る生成手段と、前記整流手段の出力に対応して、所定の処理を実行する
実行手段とを備えるＩＣカードであって、前記整流手段は、電流が入力される入力端子と、その電
流を出力する出力端子とを有し、前記入力端子または出力端子のうちの前記共振回路と接
続されていない方の電位が所定の基準レベルとされてい
ることを特徴とするＩＣカード。
【請求項２】前記共振回路の出力電流のうちの正極性
または負極性のいずれか一方の極性のもののみをバイパ
スさせることにより、その出力電圧のピーク値を所定値
以下に制限する保護回路をさらに備えることを特徴とす
る請求項１に記載のＩＣカード。
【請求項３】前記共振回路は、コイルと第１のコンデ
ンサとが並列に接続されて構成されていることを特徴と
する請求項１または２に記載のＩＣカード。
【請求項４】前記第１のコンデンサと、交流的にのみ
並列に接続された第２のコンデンサと、前記第２のコンデンサに直列に接続されたスイッチとを
さらに備え、前記実行手段は、前記整流手段の出力に対応して、前記
スイッチをオン／オフすることにより、前記共振回路の
共振周波数を変化させることを特徴とする請求項３に記
載のＩＣカード。
【請求項５】前記整流手段は、ベースとエミッタとが
短絡されたトランジスタでなり、そのコレクタとベース
とで構成されるＰＮ接合の部分に、前記共振回路の出力
電流を流すことで整流を行うことを特徴とする請求項１
乃至４のいずれかに記載のＩＣカード。
【請求項６】前記保護回路は、トランジスタでなり、
そのベースとエミッタとで構成されるＰＮ接合の部分
に、前記共振回路の出力電流を流すことを特徴とする請
求項２に記載のＩＣカード。
【請求項７】前記保護回路は、多段接続されたトラン
ジスタでなることを特徴とする請求項６に記載のＩＣカ
ード。
【請求項８】磁界の変化に応じて電圧を発生する発生
手段と、前記電圧のうちの所定の周波数帯域のものを通過させる
共振回路と、前記共振回路を通過した信号を検波する検波手段と、前記検波手段の出力に対応して、所定の処理を実行する
実行手段と、前記共振回路の出力電流をバイパスさせることにより、
その出力電圧のピーク値を所定値以下に制限する保護回
路とを備えるＩＣカードであって、前記保護回路は、前記共振回路の出力電流のうちの正極
性または負極性のいずれか一方の極性のもののみをバイ
パスさせることを特徴とするＩＣカード。
【請求項９】前記保護回路は、前記検波手段の後段に
設けられていることを特徴とする請求項８に記載のＩＣ
カード。
【請求項１０】前記保護回路は、トランジスタでな
り、そのベースとエミッタとで構成されるＰＮ接合の部
分に、前記共振回路の出力電流を流すことを特徴とする
請求項８または９に記載のＩＣカード。
【請求項１１】前記保護回路は、多段接続されたトラ
ンジスタでなることを特徴とする請求項１０に記載のＩ
Ｃカード。