JPH08185144A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH08185144A JPH08185144A JP32909194A JP32909194A JPH08185144A JP H08185144 A JPH08185144 A JP H08185144A JP 32909194 A JP32909194 A JP 32909194A JP 32909194 A JP32909194 A JP 32909194A JP H08185144 A JPH08185144 A JP H08185144A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- liquid crystal
- voltage
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、バス配線の断線修正機
能を有する液晶表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device having a function of correcting disconnection of bus wiring.
【０００２】[0002]
【従来の技術】バス配線の断線修正機能を有する従来の
液晶表示装置として、特開平３−２３４２５、特開平３
−９８０２３、および特開平３−２５９２２２が開示さ
れている。これらの従来技術では、ゲートバス配線また
はソースバス配線に接続可能な予備配線を設けることに
よって、ゲートバス配線またはソースバス配線の断線に
対応している。2. Description of the Related Art As a conventional liquid crystal display device having a function of correcting a disconnection of a bus wiring, Japanese Patent Laid-Open Nos. Hei 3-23425 and Hei 3
-98023 and JP-A-3-259222 are disclosed. In these conventional techniques, the disconnection of the gate bus wiring or the source bus wiring is dealt with by providing a spare wiring connectable to the gate bus wiring or the source bus wiring.
【０００３】図５は、前述の予備配線による断線の修正
例として最も簡単な場合を示す図である。図５に示され
るように、各交点にスイッチングトランジスタなどの能
動素子を介して絵素電極が接続される複数のゲートバス
配線２およびソースバス配線１ａ，１ｂが互いに交差し
て設けられ、ソースバス配線１ａ，１ｂの両端部には、
絶縁膜を介して予備配線３ａ，３ｂがソースバス配線１
ａ，１ｂと交差するようにして設けられている。予備配
線３ａ，３ｂの一端部４ａ，４ｂは、液晶表示パネルの
外部に引出され、互いに接続可能となっている。FIG. 5 is a diagram showing the simplest case as an example of correcting the disconnection due to the above-mentioned preliminary wiring. As shown in FIG. 5, a plurality of gate bus wirings 2 and source bus wirings 1a and 1b to which picture element electrodes are connected to each intersection via active elements such as switching transistors are provided so as to cross each other. At both ends of the wirings 1a and 1b,
The spare wirings 3a and 3b are the source bus wiring 1 through the insulating film.
It is provided so as to intersect with a and 1b. One ends 4a and 4b of the spare wirings 3a and 3b are drawn out of the liquid crystal display panel and can be connected to each other.
【０００４】このような予備配線３ａ，３ｂが設けられ
る液晶表示装置において、図５に示されるように、ソー
スバス配線１ｂに断線５が生じると、断線が生じたソー
スバス配線１ｂと予備配線３ａ，３ｂとが接続位置５
ａ，５ｂにおいて絶縁膜を介して接続され、予備配線３
ａ，３ｂの一端部４ａ，４ｂ同士が互いに接続される。
その結果、断線５が生じたソースバス配線１ｂに接続さ
れるすべての能動素子に、信号電圧の供給が可能とな
る。In a liquid crystal display device provided with such spare wirings 3a and 3b, as shown in FIG. 5, when the source bus wiring 1b is broken, the source bus wiring 1b and the spare wiring 3a are broken. , 3b and connection position 5
a and 5b are connected via an insulating film, and the spare wiring 3
One ends 4a and 4b of a and 3b are connected to each other.
As a result, the signal voltage can be supplied to all the active elements connected to the source bus line 1b where the disconnection 5 has occurred.
【０００５】[0005]
【発明が解決しようとする課題】上述のように断線５が
修正されたソースバス配線１ｂに予備配線３ａ，３ｂを
介して信号電圧が供給されると、断線５が生じたソース
バス配線１ｂは、他のソースバス配線１ａ，１ｂに比べ
て予備配線３ａ，３ｂおよびそれらに接続される配線な
どによって配線長が長くなり、インピーダンスが高くな
り、その結果、ソースバス配線１ａ，１ｂに信号を出力
する駆動回路の能力不足のため、断線５が修正されたソ
ースバス配線１ｂに供給される信号電圧の信号レベルが
他のソースバス配線１ａ，１ｂに供給される信号電圧の
信号レベルに比べて低くなる。このように信号レベルが
低くなると、断線修正された液晶表示パネルにたとえば
黒色の無彩単色画面を表示させる場合などに、断線修正
されたソースバス配線１ｂの部分が他の部分に比べてた
とえば明るい線のように見えてしまうことがあり、画質
が悪くなる。When a signal voltage is supplied to the source bus line 1b whose disconnection 5 has been corrected as described above through the spare lines 3a and 3b, the source bus line 1b with the disconnection 5 is generated. , The wiring length becomes longer and the impedance becomes higher due to the spare wirings 3a and 3b and the wirings connected to them than the other source bus wirings 1a and 1b, and as a result, a signal is output to the source bus wirings 1a and 1b. Due to the lack of the capability of the drive circuit to operate, the signal level of the signal voltage supplied to the source bus line 1b whose disconnection 5 has been corrected is lower than the signal level of the signal voltage supplied to the other source bus lines 1a and 1b. Become. When the signal level becomes low as described above, when displaying a black achromatic monochromatic screen on the liquid crystal display panel in which the disconnection is corrected, the portion of the source bus line 1b in which the disconnection is corrected is brighter than other portions. Sometimes it looks like a line, and the image quality is poor.
【０００６】本発明の目的は、他の信号線に比べて高イ
ンピーダンスとなっている信号線に印加する信号電圧の
電圧値を所定の値に補正することができ、画質を向上す
ることができる液晶表示装置を提供することである。An object of the present invention is to correct the voltage value of a signal voltage applied to a signal line having a higher impedance than that of other signal lines to a predetermined value and improve the image quality. A liquid crystal display device is provided.
【０００７】[0007]
【課題を解決するための手段】本発明は、複数の絵素
と、絵素を駆動する信号電圧を供給するための複数の信
号線とを有する液晶表示パネルと、信号線に信号電圧を
印加し、絵素を駆動する駆動回路とを備える液晶表示装
置において、前記駆動回路は、各信号線のインピーダン
スを検出する検出手段と、前記検出手段の検出値に応じ
て信号線に印加する信号電圧の電圧値を補正する電圧補
正手段とを具備することを特徴とする液晶表示装置であ
る。また本発明は、前記液晶表示パネルには、各信号線
の両端部において複数の信号線のうちの少なくとも一部
と絶縁膜を介して交差する予備配線が形成され、液晶表
示パネルの外部に引出された予備配線の一端が互いに接
続可能となっており、断線が生じた信号線に前記予備配
線が接続されて該予備配線を介して信号電圧が印加され
ることを特徴とする。また本発明は、少なくとも１水平
走査期間の均一な内部ビデオ信号を作成する信号作成手
段と、所定の期間だけ前記内部ビデオ信号に基づいた制
御信号を前記駆動回路に出力し、所定の期間以外は外部
から入力される外部ビデオ信号に基づいた制御信号を前
記駆動回路に出力し、前記所定の期間において前記電圧
補正手段に電圧値の補正を指示する制御手段とが備えら
れることを特徴とする。また本発明は、外部から入力さ
れるビデオ信号に基づいて前記駆動回路に制御信号を出
力するとともに、入力されるビデオ信号におけるフィー
ルド期間とフィールド期間との間のブランキング期間
に、均一なレベルの信号が入力されるタイミングで前記
電圧補正手段に電圧値の補正を指示する制御手段が備え
られることを特徴とする。According to the present invention, a liquid crystal display panel having a plurality of picture elements and a plurality of signal lines for supplying a signal voltage for driving the picture elements, and a signal voltage is applied to the signal lines. In the liquid crystal display device including a drive circuit for driving the picture elements, the drive circuit includes a detection unit that detects the impedance of each signal line, and a signal voltage applied to the signal line according to the detection value of the detection unit. And a voltage correction unit that corrects the voltage value of 1. Further, according to the present invention, the liquid crystal display panel is provided with a spare wiring that intersects with at least a part of the plurality of signal lines at both ends of each signal line via an insulating film, and is drawn out to the outside of the liquid crystal display panel. It is characterized in that one ends of the spare lines thus formed are connectable to each other, and the spare line is connected to a signal line in which a disconnection occurs, and a signal voltage is applied via the spare line. Further, the present invention provides a signal producing means for producing a uniform internal video signal for at least one horizontal scanning period, and outputting a control signal based on the internal video signal to the drive circuit for a predetermined period, except for the predetermined period. And a control unit that outputs a control signal based on an external video signal input from the outside to the drive circuit and instructs the voltage correction unit to correct the voltage value during the predetermined period. Further, according to the present invention, a control signal is output to the drive circuit based on a video signal input from the outside, and a uniform level is provided during a blanking period between field periods in the input video signal. A control means for instructing the voltage correction means to correct the voltage value at a timing when a signal is input is provided.
【０００８】[0008]
【作用】本発明に従えば、液晶表示装置に備えられる駆
動回路には、各信号線のインピーダンスを検出する検出
手段と、検出手段の検出値に応じて信号線に印加する信
号電圧の電圧値を補正する電圧補正手段とが備えられ
る。According to the present invention, the drive circuit provided in the liquid crystal display device includes the detecting means for detecting the impedance of each signal line, and the voltage value of the signal voltage applied to the signal line according to the detected value of the detecting means. And a voltage correcting means for correcting.
【０００９】検出手段によって各信号線のインピーダン
スを検出した結果、後述する断線修正や製造工程におい
て生じる信号線の太さのばらつきなどによって、信号線
のインピーダンスが所定の値よりもたとえば高くなって
いると、電圧補正手段が検出手段の検出値に応じて、イ
ンピーダンスが大きくなっている信号線に印加する信号
電圧の電圧値を補正する。これによって、たとえば高イ
ンピーダンスになっている信号線に信号電圧が印加さ
れ、インピーダンスが高くなっている分だけ信号電圧の
電圧値が所定の値から低下している場合に、その電圧が
所定の値に補正される。As a result of detecting the impedance of each signal line by the detecting means, the impedance of the signal line is higher than a predetermined value, for example, due to a disconnection correction to be described later or a variation in the thickness of the signal line caused in the manufacturing process. Then, the voltage correction means corrects the voltage value of the signal voltage applied to the signal line whose impedance is high according to the detection value of the detection means. As a result, for example, when a signal voltage is applied to a signal line having a high impedance and the voltage value of the signal voltage decreases from the predetermined value due to the increase in the impedance, the voltage becomes a predetermined value. Is corrected to.
【００１０】したがって、他の信号線に比べて高インピ
ーダンスとなっている信号線に印加する信号電圧の電圧
値を所定の値に補正することができ、その結果、液晶表
示装置において映像が表示される際、後述する断線修正
や製造工程におけるばらつきなどによって、高インピー
ダンスとなっている信号線に対応する部分が他の信号線
に対応する部分に比べてたとえば明るく映像が表示され
てしまうのを防止することができ、液晶表示装置の画質
を向上することができる。Therefore, the voltage value of the signal voltage applied to the signal line having a higher impedance than that of the other signal lines can be corrected to a predetermined value, and as a result, an image is displayed on the liquid crystal display device. In this case, it is possible to prevent the part corresponding to the signal line with high impedance from being displayed brighter than the part corresponding to the other signal line due to the disconnection correction and the variation in the manufacturing process described later. Therefore, the image quality of the liquid crystal display device can be improved.
【００１１】また、信号線のインピーダンスに応じて信
号電圧の電圧値が補正されて画質が向上されるので、従
来では画質が悪いために廃棄されていた液晶表示装置
を、信号電圧の電圧値を補正することによって良品とす
ることができ、その結果、液晶表示装置の歩留りを向上
することができ、製造コストを低減できる。Further, since the voltage value of the signal voltage is corrected according to the impedance of the signal line to improve the image quality, the liquid crystal display device which has been discarded because of the poor image quality in the prior art has the voltage value of the signal voltage changed. The correction can make the product non-defective, and as a result, the yield of the liquid crystal display device can be improved and the manufacturing cost can be reduced.
【００１２】また本発明に従えば、液晶表示パネルに
は、各信号線の両端部において複数の信号線のうちの少
なくとも一部と絶縁膜を介して交差する予備配線が形成
され、液晶表示パネルの外部に引出された予備配線の一
端が互いに接続可能となっている。このように構成され
る液晶表示装置において、信号線に断線が生じると、断
線が生じた信号線と、信号線の両端部に形成される予備
配線とが絶縁膜を介して接続され、予備配線の一端部同
士が互いに接続される。これによって、信号線の断線が
修正され、断線が生じた信号線への信号電圧の供給が可
能となる。Further, according to the present invention, the liquid crystal display panel is provided with spare wirings which intersect with at least a part of the plurality of signal lines at both ends of each signal line through an insulating film, and the liquid crystal display panel is provided. One ends of the preliminary wirings drawn to the outside of can be connected to each other. In the liquid crystal display device configured as described above, when a disconnection occurs in the signal line, the signal line in which the disconnection occurs and the spare wiring formed at both ends of the signal line are connected through an insulating film, and the spare wiring is formed. Are connected at one end to each other. Thereby, the disconnection of the signal line is corrected, and the signal voltage can be supplied to the signal line in which the disconnection occurs.
【００１３】このように断線修正がされて予備配線が接
続された信号線は、断線修正されない信号線に比べて予
備配線などの分だけ配線長が長くなり、インピーダンス
が高くなるのであるが、前述したように検出手段の検出
値に応じて信号線に印加する信号電圧の電圧値が電圧補
正手段によって補正されるので、断線修正された液晶表
示装置の画質が低下するのを防止することができる。The signal line thus repaired by disconnection and connected to the spare wiring has a longer wire length and higher impedance than the signal line not repaired by disconnection because of the spare wiring and the like. As described above, the voltage value of the signal voltage applied to the signal line is corrected by the voltage correction unit according to the detection value of the detection unit, so that it is possible to prevent deterioration of the image quality of the liquid crystal display device in which the disconnection is corrected. .
【００１４】また本発明に従えば、たとえば電源が投入
されると、所定の期間だけ少なくとも１水平走査期間の
均一な内部ビデオ信号に基づいた制御信号が制御手段か
ら駆動回路に入力され、均一なビデオ信号に対応した均
一な出力レベルで信号電圧が各信号線に印加される。こ
のとき、検出手段は、たとえば実際に各信号線に印加さ
れている信号電圧の電圧値を検出することによって、各
信号線のインピーダンスの検出を行っており、電圧値の
補正の指示が制御手段から電圧補正手段に行われると、
電圧補正手段が検出手段の検出値に応じてたとえば駆動
回路の出力レベルを変化することによって、各信号線に
実際に印加されている信号電圧の電圧値が所定の値に補
正される。Further, according to the present invention, for example, when the power is turned on, a control signal based on a uniform internal video signal for at least one horizontal scanning period for a predetermined period is inputted from the control means to the drive circuit, so that the control circuit is uniform. A signal voltage is applied to each signal line at a uniform output level corresponding to the video signal. At this time, the detection unit detects the impedance of each signal line by, for example, detecting the voltage value of the signal voltage actually applied to each signal line, and the instruction to correct the voltage value is issued by the control unit. From the voltage correction means,
The voltage correction unit changes the output level of the drive circuit, for example, according to the detection value of the detection unit, so that the voltage value of the signal voltage actually applied to each signal line is corrected to a predetermined value.
【００１５】このように電圧値の補正が行われて、前記
所定の期間が経過すると、電圧値の補正によって画質が
向上された状態で、外部から入力される外部ビデオ信号
に基づいた画像の表示が行われる。When the voltage value is corrected in this way and the predetermined period of time has passed, an image is displayed based on an external video signal input from the outside with the image quality improved by the voltage value correction. Is done.
【００１６】したがって、信号作成手段が作成した均一
な内部ビデオ信号を用いて電圧値の補正を行うので、所
望するタイミングで確実に電圧値の補正を行うことがで
きる。Therefore, since the voltage value is corrected by using the uniform internal video signal generated by the signal generating means, the voltage value can be surely corrected at a desired timing.
【００１７】また本発明に従えば、外部から入力される
ビデオ信号のブランキング期間に電圧値の補正が行われ
る。したがって、均一なビデオ信号を作成するための信
号作成手段が必要なく、低コストで電圧値の補正を実現
することができる。According to the invention, the voltage value is corrected during the blanking period of the video signal input from the outside. Therefore, it is possible to realize voltage value correction at low cost without the need for a signal creating means for creating a uniform video signal.
【００１８】[0018]
【実施例】図１は、本発明の一実施例である液晶表示装
置５１の駆動回路１６，１７に備えられる電圧補正部５
２の電気的構成を示すブロック図である。図２は、液晶
表示装置５１の構成を示す平面図である。図２を参照し
て、液晶表示装置５１は、液晶表示パネル１５と、駆動
回路１６，１７がそれぞれ実装された樹脂フィルム１
８，１９と、制御回路６１とを備えて構成される。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a voltage correction section 5 provided in drive circuits 16 and 17 of a liquid crystal display device 51 according to an embodiment of the present invention.
It is a block diagram which shows the electric constitution of 2. FIG. 2 is a plan view showing the configuration of the liquid crystal display device 51. Referring to FIG. 2, a liquid crystal display device 51 includes a resin film 1 on which a liquid crystal display panel 15 and drive circuits 16 and 17 are mounted.
8 and 19, and a control circuit 61.
【００１９】液晶表示パネル１５は、互いに平行な複数
のソースバス配線２０，２１、ソースバス配線２０，２
１と交差する複数のゲートバス配線２２、およびソース
バス配線２０，２１とゲートバス配線２２との各交点に
スイッチングトランジスタなどの駆動素子を介して接続
された絵素電極が形成される第１基板と、全面に対向電
極が形成される第２基板とが液晶層を挟んで貼合わされ
て構成される。The liquid crystal display panel 15 includes a plurality of source bus wirings 20 and 21 and source bus wirings 20 and 2 which are parallel to each other.
1. A first substrate on which a plurality of gate bus wirings 22 intersecting with 1 and pixel electrodes connected to each intersection of the source bus wirings 20 and 21 and the gate bus wiring 22 via a driving element such as a switching transistor are formed. And a second substrate having a counter electrode formed on the entire surface thereof are bonded together with a liquid crystal layer interposed therebetween.
【００２０】また液晶表示パネル１５において、ソース
バス配線２０，２１の両端部、すなわち図２における上
下端部には、絶縁膜を介してソースバス配線２０，２１
と交差する一対の予備配線２３，２４がゲートバス配線
２２と平行に形成される。Further, in the liquid crystal display panel 15, both ends of the source bus wirings 20 and 21, that is, the upper and lower ends in FIG.
A pair of spare wirings 23 and 24 intersecting with is formed in parallel with the gate bus wiring 22.
【００２１】樹脂フィルム１８，１９は、それぞれ液晶
表示パネル１５の図２における上下端部に接続される。
ソースバス配線２０とソースバス配線２１とは交互に配
列され、ソースバス配線２０には図２における上方の樹
脂フィルム１８に実装された駆動回路１６が、樹脂フィ
ルム１８上に各ソースバス配線２０に対応して設けられ
た引出し線４１を介して接続され、同様にソースバス配
線２１には図２における下方の樹脂フィルム１９に実装
された駆動回路１７が、各ソースバス配線２１に対応す
る引出し線４２を介して接続される。The resin films 18 and 19 are connected to the upper and lower ends of the liquid crystal display panel 15 in FIG.
The source bus wirings 20 and the source bus wirings 21 are alternately arranged. In the source bus wirings 20, the drive circuit 16 mounted on the upper resin film 18 in FIG. The drive circuits 17 connected to the corresponding source bus lines 21 and similarly mounted on the lower resin film 19 in FIG. It is connected via 42.
【００２２】また前述の予備配線２３，２４には樹脂フ
ィルム１８，１９上に設けられた引出し線２５，２６が
それぞれ接続される。引出し線２５と２６とは、図示し
ないコントロール基板上に設けられる引出し線によって
電気的に接続可能となっている。Lead lines 25 and 26 provided on the resin films 18 and 19 are connected to the preliminary wirings 23 and 24, respectively. The lead lines 25 and 26 can be electrically connected by a lead line provided on a control board (not shown).
【００２３】また液晶パネル１５のゲートバス配線２２
にも、図示しない樹脂フィルムに実装された駆動回路が
接続される。Further, the gate bus wiring 22 of the liquid crystal panel 15
Also, a drive circuit mounted on a resin film (not shown) is connected.
【００２４】このように構成される液晶表示装置５１で
は、制御回路６１から各駆動回路に出力される制御信号
に基づいて、ゲートバス配線２２に接続される駆動回路
がゲートバス配線２２を走査しながらゲートバス配線２
２にゲート信号を供給し、ゲートバス配線２２の走査に
同期して駆動回路１６，１７がソースバス配線２０，２
１を走査しながらソースバス配線２０，２１にソース信
号を供給することによって、液晶表示パネル１５の絵素
が駆動され、映像の表示が行われる。In the liquid crystal display device 51 thus constructed, the drive circuit connected to the gate bus line 22 scans the gate bus line 22 based on the control signal output from the control circuit 61 to each drive circuit. While gate bus wiring 2
2 is supplied with a gate signal, and the drive circuits 16 and 17 are synchronized with the scanning of the gate bus line 22 to cause the source bus lines 20 and 2 to operate.
By supplying a source signal to the source bus wirings 20 and 21 while scanning "1", the picture elements of the liquid crystal display panel 15 are driven and an image is displayed.
【００２５】液晶表示装置５１の製造工程などにおい
て、液晶表示装置５１のソースバス配線２２に含まれる
ソースバス配線２９に、断線２８が生じると、ソースバ
ス配線２９と、予備配線２３，２４とが、交点３０，３
１において絶縁膜を介して接続され、予備配線２３に接
続される引出し線２５と、予備配線２４に接続される引
出し線２６とが、図示しないコントロール基板上に設け
られる引出し線によって電気的に接続される。これによ
って、断線２８よりも図２における下側、すなわち断線
２８に対して駆動回路１６側とは反対側でソースバス配
線２９に接続される能動素子に、予備配線２３、引出し
線２５、図示しないコントロール基板上に設けられる引
出し線、引出し線２６および予備配線２４を介して駆動
回路１６からのソース信号が供給されるようになり、断
線２８が修正される。When a disconnection 28 occurs in the source bus wiring 29 included in the source bus wiring 22 of the liquid crystal display device 51 in the manufacturing process of the liquid crystal display device 51, the source bus wiring 29 and the spare wirings 23 and 24 are separated from each other. , Intersection 30,3
In FIG. 1, a lead wire 25 connected to the spare wiring 23 and a lead wire 26 connected to the spare wiring 24 are electrically connected by a lead wire provided on a control board (not shown). To be done. As a result, the spare line 23, the lead line 25, and the not-shown line are not shown in the active element connected to the source bus line 29 on the lower side of the disconnection line 28 in FIG. The source signal from the drive circuit 16 is supplied via the lead wire, the lead wire 26, and the spare wire 24 provided on the control board, and the disconnection 28 is corrected.
【００２６】このような断線修正が行われたソースバス
配線２０，２１では、断線個所に対して、駆動回路１６
または１７に対して反対側でソースバス配線２０，２１
に接続される能動素子に、予備配線２３，２４および引
出し線２５，２６などを介して信号電圧が印加されるの
で、断線修正がされていない他のソースバス配線２０，
２１に比べて、予備配線２３，２４および引出し線２
５，２６などの分だけ配線長が長くなり、インピーダン
スが高くなる。In the source bus wirings 20 and 21 thus corrected for disconnection, the drive circuit 16 is connected to the disconnection point.
Or source bus wiring 20, 21 on the opposite side to 17
Since a signal voltage is applied to the active element connected to the auxiliary line 23, 24 and the lead lines 25, 26, etc., the other source bus line 20, which has not been corrected for disconnection,
21. Compared with 21, the auxiliary wirings 23 and 24 and the lead wire 2
The wiring length is increased by 5, 26, etc., and the impedance is increased.
【００２７】図１に示されるように、本実施例において
注目すべきは、断線修正によってインピーダンスが高く
なり、電圧値が低下した信号電圧の電圧値を補正する電
圧補正部５２が、駆動回路１６，１７にそれぞれ備えら
れる点である。なおここでは、駆動回路１６に備えられ
る電圧補正部５２について説明を行う。As shown in FIG. 1, it should be noted that in the present embodiment, the voltage correction unit 52 for correcting the voltage value of the signal voltage whose impedance has become high and the voltage value has decreased due to the disconnection correction is used. , 17 respectively. In addition, here, the voltage correction unit 52 included in the drive circuit 16 will be described.
【００２８】電圧補正部５２は、各ソースバス配線２０
にそれぞれ個別に対応して設けられる複数のバッファ
Ｂ，コンパレータＣ、ラッチ回路Ｒ、およびスイッチＳ
Ｗを備えて構成される。The voltage corrector 52 is provided for each source bus line 20.
A plurality of buffers B, a comparator C, a latch circuit R, and a switch S, which are provided corresponding to
It is configured with W.
【００２９】入力されるクロック信号ＣＫおよびデータ
信号ＲＧＢに基づいて、サンプルアンドホールド回路５
３から各バッファＢに駆動信号が入力されると、各バッ
ファＢは、入力される駆動信号と、各スイッチＳＷを介
してバイアス線５５から供給されるバイアス電圧Ｖ１ま
たはバイアス線５６から供給されるバイアス電圧Ｖ２と
に基づいて所定のソース信号を対応する各ソースバス配
線２０に出力する。The sample-and-hold circuit 5 is based on the input clock signal CK and data signal RGB.
When a drive signal is input from 3 to each buffer B, each buffer B is supplied with the input drive signal and the bias voltage V1 or the bias line 56 supplied from the bias line 55 via each switch SW. A predetermined source signal is output to each corresponding source bus line 20 based on the bias voltage V2.
【００３０】ここで、バイアス電圧Ｖ１は、バイアス電
圧Ｖ２よりも高く設定されており、断線修正が行われて
いないソースバス配線２０に電気的に接続されるバッフ
ァＢには、バイアス電圧Ｖ２が印加され、断線修正が行
われているソースバス配線２０に電気的に接続されてい
るバッファＢには、バイアス電圧Ｖ１が印加される。こ
のバイアス電圧Ｖ１，Ｖ２の切換えは、後述するように
ラッチ回路Ｒからのラッチ信号に基づいてスイッチＳＷ
によって行われる。バイアス電圧Ｖ１，Ｖ２は、バッフ
ァＢの出力レベルを決定するためのものであり、バイア
ス電圧Ｖ１がバッファＢに印加されると、バイアス電圧
Ｖ２が印加される場合に比べて、バッファＢがソース信
号を高い出力で出力するようになる。Here, the bias voltage V1 is set higher than the bias voltage V2, and the bias voltage V2 is applied to the buffer B which is electrically connected to the source bus line 20 which has not been repaired for disconnection. The bias voltage V1 is applied to the buffer B electrically connected to the source bus line 20 for which the disconnection correction is performed. The switching of the bias voltages V1 and V2 is performed based on a latch signal from the latch circuit R, as will be described later.
Done by The bias voltages V1 and V2 are for determining the output level of the buffer B, and when the bias voltage V1 is applied to the buffer B, the buffer B outputs the source signal more than when the bias voltage V2 is applied. Will be output at high output.
【００３１】各コンパレータＣは、コンパレータＣの２
つの入力線が互いに隣接する２つのソースバス配線２０
にバッファＢよりも液晶表示パネル１５側で電気的に接
続されており、互いに隣接している２つのソースバス配
線２０に印加されている信号電圧の電圧値を比較し、比
較した結果、信号電圧の電圧値の差が所定のしきい値よ
りも大きい場合には、ハイレベルの検知信号を対応する
ラッチ回路Ｒに出力し、電圧値の差が所定のしきい値以
下の場合には、ローレベルの検知信号を対応するラッチ
回路Ｒに出力する。ここで、しきい値は、たとえば黒色
の無彩単色画面を液晶表示装置５１において表示した場
合に、断線修正しているソースバス配線２０に対応する
部分と、断線修正していないソースバス配線２０に対応
する部分との表示レベルの差が目で認識される最低の値
に設定される。Each comparator C has two comparators C.
Two source bus lines 20 with two input lines adjacent to each other
To the liquid crystal display panel 15 side of the buffer B, and the voltage values of the signal voltages applied to the two source bus lines 20 adjacent to each other are compared, and as a result of comparison, When the difference between the voltage values is greater than a predetermined threshold value, a high level detection signal is output to the corresponding latch circuit R, and when the difference between the voltage values is less than the predetermined threshold value, the low signal is output. The level detection signal is output to the corresponding latch circuit R. Here, the threshold value is, for example, when a black achromatic monochromatic screen is displayed on the liquid crystal display device 51, a portion corresponding to the source bus line 20 whose disconnection is corrected and a source bus line 20 whose disconnection is not corrected. The difference in display level from the portion corresponding to is set to the lowest value that can be visually recognized.
【００３２】各ラッチ回路Ｒは、コンパレータＣによっ
て信号電圧の電圧値の比較を行うべきタイミングで信号
線５４を介して制御回路６１から入力されるクロック信
号に応答して、対応するコンパレータＣから入力される
検知信号をラッチするとともに、ラッチした検知信号が
ハイレベルである場合にはハイレベルのラッチ信号を対
応するスイッチＳＷに出力し、ラッチした検知信号がロ
ーレベルの場合にはローレベルのラッチ信号を対応する
スイッチＳＷに出力する。Each latch circuit R responds to the clock signal input from the control circuit 61 via the signal line 54 at the timing when the voltage value of the signal voltage should be compared by the comparator C, and inputs from the corresponding comparator C. The latched detection signal is latched, and if the latched detection signal is at the high level, the latch signal at the high level is output to the corresponding switch SW, and if the latched detection signal is at the low level, the latch signal at the low level is latched. The signal is output to the corresponding switch SW.
【００３３】ここでラッチ回路Ｒは、信号線５４を介し
てクロック信号が入力されるまでの期間はローレベルの
ラッチ信号を出力し、クロック信号が入力されてラッチ
を行った後には、ラッチした検知信号がハイレベルであ
るかローレベルであるかに応じて、出力するラッチ信号
をハイレベルまたはローレベルに保持する。Here, the latch circuit R outputs a low level latch signal until the clock signal is input through the signal line 54, and latches after the clock signal is input and latched. The latch signal to be output is held at high level or low level depending on whether the detection signal is at high level or low level.
【００３４】各スイッチＳＷは、対応するラッチ回路Ｒ
から入力されるラッチ信号がハイレベルであるときに
は、バイアス線５５からのバイアス電圧Ｖ１を対応する
バッファＢに印加し、ラッチ信号がローレベルであると
きには、バイアス線５６からのバイアス電圧Ｖ２を対応
するバッファＢに印加する。Each switch SW has a corresponding latch circuit R.
When the latch signal input from B is high level, the bias voltage V1 from the bias line 55 is applied to the corresponding buffer B, and when the latch signal is low level, the bias voltage V2 from the bias line 56 is corresponding. Apply to buffer B.
【００３５】このように構成される電圧補正部５２にお
いて、信号線５４を介してラッチ回路Ｒにクロック信号
が入力され、コンパレータＣから出力される検知信号に
基づいて、各スイッチＳＷの切換えが行われるときに
は、サンプルアンドホールド回路５３から各バッファＢ
には信号レベルの等しい駆動信号がそれぞれ入力され
る。このとき、各バッファＢには、スイッチＳＷを介し
てバイアス電圧Ｖ２が印加されており、各バッファＢに
電気的に接続されるソースバス配線２０が断線修正され
ているかされていないかにかかわらず、各バッファＢ
は、バイアス電圧Ｖ２に対応した出力レベルで、ソース
信号を出力する。In the voltage correction unit 52 having such a configuration, the clock signal is input to the latch circuit R via the signal line 54, and each switch SW is switched based on the detection signal output from the comparator C. When the buffer B is read from the sample and hold circuit 53, each buffer B
Drive signals having the same signal level are input to the respective. At this time, the bias voltage V2 is applied to each buffer B via the switch SW, regardless of whether the source bus line 20 electrically connected to each buffer B is repaired or not. Each buffer B
Outputs a source signal at an output level corresponding to the bias voltage V2.
【００３６】このようにソース信号が出力されると、す
べてのソースバス配線２０において断線修正が行われて
いない場合には、各ソースバス配線２０のインピーダン
スは等しいので、各ソースバス配線２０に印加されるソ
ース信号の信号電圧は、すべて等しくなり、各コンパレ
ータＣからは、ローレベルの検知信号が出力される。所
定のタイミングで信号線５４を介してクロック信号がラ
ッチ回路Ｒに入力されると、各ラッチ回路Ｒは、ローレ
ベルの検知信号に対応したローレベルのラッチ信号をス
イッチＳＷに出力する。When the source signal is output in this manner, the impedance of each source bus wiring 20 is equal unless all the source bus wirings 20 have been repaired for disconnection. Therefore, the source signals are applied to each source bus wiring 20. The signal voltages of the generated source signals are all equal, and a low level detection signal is output from each comparator C. When the clock signal is input to the latch circuit R via the signal line 54 at a predetermined timing, each latch circuit R outputs a low level latch signal corresponding to the low level detection signal to the switch SW.
【００３７】したがって、全てのソースバス配線２０に
おいて断線修正が行われていない場合には、信号電圧の
電圧値の比較を行うべきタイミングで、各ラッチ回路Ｒ
にクロック信号が入力される以前の期間も以後の期間も
ともにラッチ信号がローレベルに保持されており、各バ
ッファＢには、スイッチＳＷを介してバイアス電圧Ｖ２
が印加されたままの状態が保たれる。Therefore, when disconnection is not corrected in all the source bus lines 20, each latch circuit R is timed to compare the voltage values of the signal voltages.
The latch signal is held at the low level both before and after the clock signal is input to the buffer B, and the bias voltage V2 is applied to each buffer B via the switch SW.
Is maintained.
【００３８】これに対し、たとえばｎ番目のソースバス
配線２０において前述したような断線修正が行われてい
る場合には、ｎ番目のソースバス配線２０は、断線修正
が行われていない他のソースバス配線２０に比べてイン
ピーダンスが高くなっているので、ｎ番目のソースバス
配線２０に対応するスイッチＳＷｎを切換えて、バッフ
ァＢｎにバイアス電圧Ｖ２よりも電圧値の高いバイアス
電圧Ｖ１を印加する必要がある。On the other hand, for example, when the disconnection correction is performed on the n-th source bus wiring 20 as described above, the n-th source bus wiring 20 is connected to another source whose disconnection is not corrected. Since the impedance is higher than that of the bus line 20, it is necessary to switch the switch SWn corresponding to the nth source bus line 20 to apply the bias voltage V1 having a higher voltage value than the bias voltage V2 to the buffer Bn. is there.
【００３９】各バッファＢに信号レベルの等しい駆動信
号が入力され、各バッファＢから、それぞれ対応するソ
ースバス配線２０に同一の出力レベルで駆動信号に対応
したソース信号が出力されると、ｎ番目のソースバス配
線２０は他のソースバス配線２０に比べてインピーダン
スが高いので、実際にｎ番目のソースバス配線２０に印
加されるソース信号の信号電圧は、バッファＢの能力不
足のために他のソースバス配線２０に印加されるソース
信号の信号電圧よりも低くなる。When a drive signal having the same signal level is input to each buffer B and a source signal corresponding to the drive signal is output from each buffer B to the corresponding source bus line 20 at the same output level, the n-th source signal is output. Since the source bus line 20 has a higher impedance than the other source bus lines 20, the signal voltage of the source signal actually applied to the nth source bus line 20 is different from that of the other source bus line 20 due to the insufficient capacity of the buffer B. It becomes lower than the signal voltage of the source signal applied to the source bus line 20.
【００４０】このようにｎ−１番目のソースバス配線２
０に印加されている信号電圧の電圧値とｎ番目のソース
バス配線２０に印加されている信号電圧の電圧値との間
に所定のしきい値よりも大きい差が生じると、ｎ−１番
目のソースバス配線２０とｎ番目のソースバス配線２０
とに電気的に接続されたコンパレータＣｎの検知信号が
ハイレベルとなり、これによってｎ番目のソースバス配
線２０が断線修正によってインピーダンスが高くなって
いることが検知される。In this way, the (n-1) th source bus wiring 2
When a difference larger than a predetermined threshold value occurs between the voltage value of the signal voltage applied to 0 and the voltage value of the signal voltage applied to the n-th source bus line 20, the (n-1) th Source bus line 20 and n-th source bus line 20
The detection signal of the comparator Cn electrically connected to and becomes high level, whereby it is detected that the impedance of the nth source bus wiring 20 is high due to the disconnection correction.
【００４１】コンパレータＣｎから出力されたハイレベ
ルの検知信号は、信号線５４を介して入力されるクロッ
ク信号のタイミングでラッチ回路Ｒｎによってラッチさ
れ、これに伴ってラッチ回路Ｒｎから出力されるラッチ
信号が、ローレベルからハイレベルに切換えられる。ラ
ッチ信号がローレベルからハイレベルへと切換えられる
と、スイッチＳＷｎが、バイアス電圧Ｖ２をバッファＢ
ｎに印加している状態からバイアス電圧Ｖ１をバッファ
Ｂｎに印加している状態へと切換えられる。The high-level detection signal output from the comparator Cn is latched by the latch circuit Rn at the timing of the clock signal input via the signal line 54, and accordingly, the latch signal output from the latch circuit Rn. Is switched from low level to high level. When the latch signal is switched from the low level to the high level, the switch SWn switches the bias voltage V2 to the buffer B.
The state in which the bias voltage V1 is applied to n is switched to the state in which the bias voltage V1 is applied to the buffer Bn.
【００４２】これによって、バッファＢｎにおけるソー
ス信号の出力が、バイアス電圧Ｖ２に対応した低出力か
ら、バイアス電圧Ｖ１に対応した高出力へと高められ、
その結果、無彩単色画面を表示すべきときには、断線修
正が行われて高インピーダンスとなっているｎ番目のソ
ースバス配線２０に実際に印加されている信号電圧と断
線修正が行われていない他のソースバス配線２０に実際
に印加されている信号電圧とが等しくなるように、ｎ番
目のソースバス配線２０に供給される信号電圧の電圧値
が補正される。As a result, the output of the source signal in the buffer Bn is increased from the low output corresponding to the bias voltage V2 to the high output corresponding to the bias voltage V1,
As a result, when an achromatic monochromatic screen is to be displayed, the disconnection is corrected and the signal voltage actually applied to the n-th source bus line 20 having a high impedance and the disconnection are not corrected. The voltage value of the signal voltage supplied to the n-th source bus line 20 is corrected so that the signal voltage actually applied to the source bus line 20 of FIG.
【００４３】このような電圧値の補正を行うためには、
液晶表示装置５１の電源投入後、少なくとも１水平走査
期間の均一なデータ信号ＲＧＢをサンプルアンドホール
ド回路５３に入力する必要がある。このサンプルアンド
ホールド回路５３に１水平走査期間の均一なデータ信号
ＲＧＢを入力する方法として、均一なビデオ信号を作成
するための信号作成回路を液晶表示装置５１に搭載する
第１の方法と、液晶表示装置５１に外部から入力される
ビデオ信号におけるブランキング期間の均一な信号を用
いる第２の方法とが考えられる。In order to correct such a voltage value,
After the power of the liquid crystal display device 51 is turned on, it is necessary to input the uniform data signal RGB for at least one horizontal scanning period to the sample and hold circuit 53. As a method of inputting a uniform data signal RGB for one horizontal scanning period to the sample-and-hold circuit 53, a first method of mounting a signal generation circuit for generating a uniform video signal on the liquid crystal display device 51, and a liquid crystal A second method using a signal having a uniform blanking period in a video signal externally input to the display device 51 can be considered.
【００４４】図３は、電圧値の補正を行うための第１の
方法による液晶表示装置５１の動作を説明するためのタ
イミングチャートである。第１の方法では、液晶表示装
置５１には、液晶表示装置５１に入力される水平同期信
号Ｈｓｙｎｃおよび図示しない垂直同期信号に同期して
均一なビデオ信号である内部ビデオ信号を作成する信号
作成回路と、液晶表示装置５１の電源投入後、所定の期
間Ｗ１だけハイレベルの選択信号ＳＬを出力し、所定の
期間Ｗ１が経過すると、選択信号ＳＬをハイレベルから
ローレベルに切換えて出力する選択信号出力回路と、選
択信号ＳＬに基づいて、外部から入力されるビデオ信号
である外部ビデオ信号ＶＳと前述の信号作成回路が作成
した内部ビデオ信号とのいずれか一方を選択して出力す
る信号選択回路とが備えられる。ここで、選択信号出力
回路と信号選択回路とは図２の制御回路６１に備えられ
る。FIG. 3 is a timing chart for explaining the operation of the liquid crystal display device 51 according to the first method for correcting the voltage value. In the first method, in the liquid crystal display device 51, a signal generation circuit that generates an internal video signal that is a uniform video signal in synchronization with the horizontal synchronization signal Hsync and the vertical synchronization signal (not shown) input to the liquid crystal display device 51. Then, after the liquid crystal display device 51 is powered on, the high-level selection signal SL is output for a predetermined period W1, and when the predetermined period W1 has elapsed, the selection signal SL is switched from the high level to the low level and output. An output circuit and a signal selection circuit that selects and outputs one of the external video signal VS, which is a video signal input from the outside, and the internal video signal created by the above-described signal creation circuit based on the selection signal SL. And are provided. Here, the selection signal output circuit and the signal selection circuit are provided in the control circuit 61 of FIG.
【００４５】このように構成される液晶表示装置５１に
おいて、時刻ｔ１で電源が投入されると、時刻ｔ１から
時刻ｔ２までの期間Ｗ１において、選択信号出力回路か
らハイレベルの選択信号ＳＬが信号選択回路に出力され
る。ハイレベルの選択信号ＳＬが入力されると、信号選
択回路は、期間Ｗ１の間、信号作成回路が作成した内部
ビデオ信号を選択して出力し、期間Ｗ１が経過した時刻
ｔ２以後は、外部から入力される外部ビデオ信号を選択
して出力する。In the liquid crystal display device 51 thus constructed, when the power is turned on at the time t1, the high level selection signal SL is selected by the selection signal output circuit during the period W1 from the time t1 to the time t2. It is output to the circuit. When the high-level selection signal SL is input, the signal selection circuit selects and outputs the internal video signal created by the signal creation circuit during the period W1, and from the outside after time t2 when the period W1 has elapsed. Selects and outputs the input external video signal.
【００４６】このように内部ビデオ信号と外部ビデオ信
号ＶＳとのいずれか一方が選択されて出力されると、図
３で示されるようにサンプルアンドホールド回路５３に
入力されるデータ信号ＲＧＢは、期間Ｗ１では内部ビデ
オ信号に対応した均一な信号となり、期間Ｗ１以後の期
間では外部ビデオ信号ＶＳに対応した信号となり、これ
によって期間Ｗ１では、各バッファＢには均一な駆動信
号が供給される。When either the internal video signal or the external video signal VS is selected and output in this way, the data signal RGB input to the sample and hold circuit 53 as shown in FIG. In W1, the signal becomes a uniform signal corresponding to the internal video signal, and in the period after the period W1, it becomes a signal corresponding to the external video signal VS, whereby a uniform drive signal is supplied to each buffer B in the period W1.
【００４７】電圧値の補正は、時刻ｔ２の直前の１水平
走査期間Ｗ２において、期間Ｗ２のタイミングでラッチ
回路Ｒに信号線５４を介してクロック信号が入力されて
行われる。The correction of the voltage value is performed by inputting the clock signal to the latch circuit R via the signal line 54 at the timing of the period W2 in one horizontal scanning period W2 immediately before the time t2.
【００４８】選択信号ＳＬがハイレベルに保たれる期間
Ｗ１は、電源投入時に電圧がふらつくオーバシュートの
影響がなくなるまでの充分な長さに設定される。The period W1 in which the selection signal SL is kept at the high level is set to a sufficient length until the influence of the overshoot in which the voltage fluctuates when the power is turned on is eliminated.
【００４９】このような第１の方法では、液晶表示装置
５１に備えられる信号作成回路が作成した均一な内部ビ
デオ信号を用いて電圧値の補正を行うので、所望とする
タイミングで確実に電圧値の補正を行うことができる。In the first method as described above, the voltage value is corrected by using the uniform internal video signal generated by the signal generating circuit provided in the liquid crystal display device 51, so that the voltage value can be surely obtained at the desired timing. Can be corrected.
【００５０】図４は、電圧値を補正するための第２の方
法による液晶表示装置５１の動作を説明するためのタイ
ミングチャートである。第２の方法では、外部から入力
されるビデオ信号ＶＳに含まれるブランキング期間の均
一な信号が、電圧値の補正のために用いられる。FIG. 4 is a timing chart for explaining the operation of the liquid crystal display device 51 according to the second method for correcting the voltage value. In the second method, a signal having a uniform blanking period included in the video signal VS input from the outside is used for correcting the voltage value.
【００５１】第２の方法において、液晶表示装置５１に
備えられる制御回路６１は、電源の投入後、外部から入
力されるビデオ信号ＶＳが安定化してから、たとえば最
初に入力されるビデオ信号ＶＳのブランキング期間Ｗ４
を検知して、ブランキング期間Ｗ４がフィールド期間Ｗ
５に変わる直前の１水平走査期間Ｗ３に水平同期信号Ｈ
ｓｙｎｃに同期して、クロック信号を各ラッチ回路Ｒに
出力する。ここで、階調信号であるビデオ信号ＶＳに
は、表示期間であるフィールド期間とフィールド期間と
の間のブランキング期間に、均一な信号が挿入されてお
り、たとえば図４に示されるように垂直同期信号Ｖｓｙ
ｎｃのパルスが入力される近傍のブランキング期間Ｗ４
におけるビデオ信号は、均一な信号となっている。In the second method, the control circuit 61 provided in the liquid crystal display device 51 controls, for example, the first input video signal VS after the video signal VS input from the outside is stabilized after the power is turned on. Blanking period W4
Is detected and the blanking period W4 is the field period W
In the horizontal scanning period W3 immediately before changing to 5, the horizontal synchronizing signal H
A clock signal is output to each latch circuit R in synchronization with sync. Here, in the video signal VS which is a gradation signal, a uniform signal is inserted in a blanking period between field periods which are display periods. For example, as shown in FIG. Sync signal Vsy
Blanking period W4 in the vicinity where the nc pulse is input
The video signal in is a uniform signal.
【００５２】このような第２の方法では、外部から入力
されるビデオ信号ＶＳのブランキング期間の均一な信号
が電圧値の補正に用いられるので、均一なビデオ信号を
作成するための信号作成回路などが必要ないので、低コ
ストで電圧値の補正を実現することができる。In the second method as described above, since a signal having a uniform blanking period of the video signal VS input from the outside is used for correcting the voltage value, a signal generating circuit for generating a uniform video signal. Therefore, the correction of the voltage value can be realized at low cost.
【００５３】したがって、液晶表示装置５１では、断線
修正が行われて他のソースバス配線２０，２１に比べて
インピーダンスが高くなっているソースバス配線２０，
２１に印加する信号電圧の電圧値を所定の値に補正する
ことができ、その結果、高インピーダンスになっている
ソースバス配線２０，２１に対応する部分が他のソース
バス配線２０，２１に対応する部分に比べて、たとえば
映像が明るく表示されてしまうのを防止することがで
き、液晶表示装置５１の画質を向上することができる。Therefore, in the liquid crystal display device 51, the source bus wiring 20, whose impedance is higher than those of the other source bus wirings 20 and 21 after the disconnection is corrected,
The voltage value of the signal voltage applied to 21 can be corrected to a predetermined value, and as a result, the portions corresponding to the source bus wirings 20 and 21 having high impedance correspond to the other source bus wirings 20 and 21. It is possible to prevent the image from being displayed brighter than that of the portion to be displayed, and to improve the image quality of the liquid crystal display device 51.
【００５４】また、従来では断線修正を行って高インピ
ーダンスになったソースバス配線に対応する部分が他の
ソースバス配線に対応する部分よりも表示する映像が目
に見えてたとえば明るく表示される場合などには、その
液晶表示装置が廃棄処分されていたのであるが、本実施
例では、高インピーダンスになっているソースバス配線
２０，２１に印加する信号電圧の電圧値が補正されるの
で、従来では廃棄処分になっていた液晶表示装置を使用
可能な良品とすることができ、その結果、液晶表示装置
の歩留まりの向上および製造コストの低減を行うことが
できる。In the prior art, when a portion corresponding to a source bus line having a high impedance due to a disconnection correction is displayed, a displayed image is visibly brighter than a portion corresponding to another source bus line. , The liquid crystal display device was discarded, but in this embodiment, since the voltage value of the signal voltage applied to the source bus wirings 20 and 21 having high impedance is corrected, Then, the discarded liquid crystal display device can be made into a usable non-defective product, and as a result, the yield of the liquid crystal display device can be improved and the manufacturing cost can be reduced.
【００５５】なお、本実施例では、ソースバス配線２
０，２１に交差する予備配線２３，２４を設け、ソース
バス配線２０，２１にそれぞれ接続される駆動回路１
６，１７内に電圧補正部５２を備えるようにしたのであ
るが、ゲートバス配線２２の断線を修正するための予備
配線を、ゲートバス配線２２に交差するようにして設
け、ゲートバス配線２２に接続される駆動回路内に上述
の実施例の電圧補正部５２と同様な電圧補正部を設けて
もよい。In this embodiment, the source bus wiring 2
Drive circuit 1 provided with spare lines 23 and 24 intersecting 0 and 21 and connected to source bus lines 20 and 21, respectively
Although the voltage correction unit 52 is provided in each of 6, 6 and 17, a spare wiring for correcting the disconnection of the gate bus wiring 22 is provided so as to intersect the gate bus wiring 22 and A voltage correction unit similar to the voltage correction unit 52 of the above-described embodiment may be provided in the connected drive circuit.
【００５６】また、本実施例では、断線修正によって高
インピーダンスとなったソースバス配線２０，２１に印
加する信号電圧の電圧値を補正したが、断線修正に限ら
ず製造工程において生じるバス配線の太さのばらつきな
どによって高インピーダンスとなっているバス配線に印
加する信号電圧の電圧値を補正するようにしてもよい。Further, in this embodiment, the voltage value of the signal voltage applied to the source bus wirings 20 and 21 having a high impedance due to the disconnection correction is corrected. However, the bus wiring generated in the manufacturing process is not limited to the correction of the disconnection and is thick. The voltage value of the signal voltage applied to the bus line having a high impedance due to variation in the height may be corrected.
【００５７】[0057]
【発明の効果】以上のように本発明によれば、他の信号
線に比べて高インピーダンスとなっている信号線に印加
する信号電圧の電圧値を所定の値に補正することがで
き、その結果、液晶表示装置において映像が表示される
際、前述した断線修正や製造工程におけるばらつきなど
によって高インピーダンスとなっている信号線に対応す
る部分が他の信号線に対応する部分に比べてたとえば明
るく映像が表示されてしまうのを防止することができ、
液晶表示装置の画質を向上することができる。As described above, according to the present invention, the voltage value of a signal voltage applied to a signal line having a higher impedance than other signal lines can be corrected to a predetermined value. As a result, when an image is displayed on the liquid crystal display device, a portion corresponding to a signal line having a high impedance due to the above-described disconnection correction or variations in the manufacturing process is brighter than a portion corresponding to another signal line, for example. You can prevent the image from being displayed,
The image quality of the liquid crystal display device can be improved.
【００５８】また、信号線のインピーダンスに応じて信
号電圧の電圧値が補正されて画質が向上されるので、従
来では画質が悪いために廃棄されていた液晶表示装置を
信号電圧の電圧値を補正することによって良品とするこ
とができ、その結果、液晶表示装置の歩留りを向上する
ことができ、製造コストを低減できる。Further, since the voltage value of the signal voltage is corrected according to the impedance of the signal line to improve the image quality, the liquid crystal display device, which has been conventionally discarded due to poor image quality, is corrected for the voltage value of the signal voltage. By doing so, the product can be made a non-defective product, and as a result, the yield of the liquid crystal display device can be improved and the manufacturing cost can be reduced.
【図１】本発明の一実施例である液晶表示装置５１の駆
動回路１６，１７に備えられる電圧補正部５２の電気的
構成を示すブロック図である。FIG. 1 is a block diagram showing an electrical configuration of a voltage correction unit 52 provided in drive circuits 16 and 17 of a liquid crystal display device 51 according to an embodiment of the present invention.
【図２】液晶表示装置５１の構成を示す平面図である。2 is a plan view showing a configuration of a liquid crystal display device 51. FIG.
【図３】電圧値の補正を行うための第１の方法による液
晶表示装置５１の動作を説明するためのタイミングチャ
ートである。FIG. 3 is a timing chart for explaining the operation of the liquid crystal display device 51 according to the first method for correcting the voltage value.
【図４】電圧値を補正するための第２の方法による液晶
表示装置５１の動作を説明するためのタイミングチャー
トである。FIG. 4 is a timing chart for explaining the operation of the liquid crystal display device 51 according to the second method for correcting the voltage value.
【図５】従来技術における予備配線３ａ，３ｂによるソ
ースバス配線１ａ，１ｂの断線修正例を示す図である。FIG. 5 is a diagram showing an example of correction of disconnection of source bus lines 1a and 1b by spare lines 3a and 3b in the prior art.
１６，１７ 駆動回路 １８，１９ 樹脂フィルム ２０，２１ ソースバス配線 ２２ ゲートバス配線 ２３，２４ 予備配線 ２５，２６ 引出し線 ２８ 断線 ５１ 液晶表示装置 ５２ 電圧補正部 Ｂ バッファ Ｃ コンパレータ Ｒ ラッチ回路 ＳＷ スイッチ 16, 17 Drive circuit 18, 19 Resin film 20, 21 Source bus wiring 22 Gate bus wiring 23, 24 Preliminary wiring 25, 26 Lead wire 28 Disconnection 51 Liquid crystal display device 52 Voltage correction section B Buffer C Comparator R Latch circuit SW switch
Claims (4)
を供給するための複数の信号線とを有する液晶表示パネ
ルと、信号線に信号電圧を印加し、絵素を駆動する駆動
回路とを備える液晶表示装置において、 前記駆動回路は、 各信号線のインピーダンスを検出する検出手段と、 前記検出手段の検出値に応じて信号線に印加する信号電
圧の電圧値を補正する電圧補正手段とを具備することを
特徴とする液晶表示装置。1. A liquid crystal display panel having a plurality of picture elements and a plurality of signal lines for supplying a signal voltage for driving the picture elements, and driving for applying the signal voltage to the signal lines to drive the picture elements. In the liquid crystal display device including a circuit, the drive circuit includes a detection unit that detects the impedance of each signal line, and a voltage correction that corrects the voltage value of the signal voltage applied to the signal line according to the detection value of the detection unit. And a liquid crystal display device.
端部において複数の信号線のうちの少なくとも一部と絶
縁膜を介して交差する予備配線が形成され、液晶表示パ
ネルの外部に引出された予備配線の一端が互いに接続可
能となっており、断線が生じた信号線に前記予備配線が
接続されて該予備配線を介して信号電圧が印加されるこ
とを特徴とする請求項１記載の液晶表示装置。2. The liquid crystal display panel is formed with a spare wiring that intersects at least a part of the plurality of signal lines at both ends of each signal line via an insulating film, and is drawn out to the outside of the liquid crystal display panel. 2. One end of each of the spare wirings connected to each other can be connected to each other, the spare wirings are connected to a signal line having a disconnection, and a signal voltage is applied through the spare wirings. Liquid crystal display device.
ビデオ信号を作成する信号作成手段と、 所定の期間だけ前記内部ビデオ信号に基づいた制御信号
を前記駆動回路に出力し、所定の期間以外は外部から入
力される外部ビデオ信号に基づいた制御信号を前記駆動
回路に出力し、前記所定の期間において前記電圧補正手
段に電圧値の補正を指示する制御手段とが備えられるこ
とを特徴とする請求項１または２記載の液晶表示装置。3. A signal producing means for producing a uniform internal video signal for at least one horizontal scanning period, and outputting a control signal based on the internal video signal to the drive circuit for a predetermined period, except for the predetermined period. Control means for outputting a control signal based on an external video signal inputted from the outside to the drive circuit and for instructing the voltage correction means to correct the voltage value during the predetermined period is provided. Item 3. A liquid crystal display device according to item 1 or 2.
て前記駆動回路に制御信号を出力するとともに、入力さ
れるビデオ信号におけるフィールド期間とフィールド期
間との間のブランキング期間に、均一なレベルの信号が
入力されるタイミングで前記電圧補正手段に電圧値の補
正を指示する制御手段が備えられることを特徴とする請
求項１または２記載の液晶表示装置。4. A control signal is output to the drive circuit based on a video signal input from the outside, and a uniform level is provided during a blanking period between field periods in the input video signal. 3. The liquid crystal display device according to claim 1, further comprising control means for instructing the voltage correction means to correct a voltage value at a timing when a signal is input.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06329091A JP3136066B2 (en) | 1994-12-28 | 1994-12-28 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06329091A JP3136066B2 (en) | 1994-12-28 | 1994-12-28 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08185144A true JPH08185144A (en) | 1996-07-16 |
| JP3136066B2 JP3136066B2 (en) | 2001-02-19 |
Family
ID=18217516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06329091A Expired - Fee Related JP3136066B2 (en) | 1994-12-28 | 1994-12-28 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3136066B2 (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313830B1 (en) | 1997-08-21 | 2001-11-06 | Nec Corporation | Liquid crystal display |
| US6426744B2 (en) | 1997-09-12 | 2002-07-30 | Nec Corporation | Display driving apparatus having variable driving ability |
| JP2009104106A (en) * | 2007-05-29 | 2009-05-14 | Sharp Corp | Drive circuit, display device and television system |
| WO2010035785A1 (en) * | 2008-09-25 | 2010-04-01 | シャープ株式会社 | Display apparatus and television system |
| WO2010035792A1 (en) * | 2008-09-25 | 2010-04-01 | シャープ株式会社 | Display device and television system |
| WO2010035797A1 (en) * | 2008-09-25 | 2010-04-01 | シャープ株式会社 | Display apparatus and television system |
| WO2010035801A1 (en) * | 2008-09-25 | 2010-04-01 | シャープ株式会社 | Display apparatus and television system |
| JP2010085975A (en) * | 2008-09-03 | 2010-04-15 | Seiko Epson Corp | Integrated circuit device and electronic equipment |
| JP2010226591A (en) * | 2009-03-25 | 2010-10-07 | Renesas Electronics Corp | Display apparatus driving circuit |
| US8587573B2 (en) | 2008-02-28 | 2013-11-19 | Sharp Kabushiki Kaisha | Drive circuit and display device |
| CN114360439A (en) * | 2020-09-30 | 2022-04-15 | 荣耀终端有限公司 | Display device, driving chip and electronic equipment |
| US11460726B2 (en) | 2020-06-30 | 2022-10-04 | Sharp Kabushiki Kaisha | Liquid crystal display device with improved broken source line correction |
-
1994
- 1994-12-28 JP JP06329091A patent/JP3136066B2/en not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100321272B1 (en) * | 1997-08-21 | 2002-05-13 | 가네꼬 히사시 | LCD Display |
| US6313830B1 (en) | 1997-08-21 | 2001-11-06 | Nec Corporation | Liquid crystal display |
| US6426744B2 (en) | 1997-09-12 | 2002-07-30 | Nec Corporation | Display driving apparatus having variable driving ability |
| JP2009104106A (en) * | 2007-05-29 | 2009-05-14 | Sharp Corp | Drive circuit, display device and television system |
| US8416171B2 (en) | 2007-05-29 | 2013-04-09 | Sharp Kabushiki Kaisha | Display device and television system including a self-healing driving circuit |
| US8587573B2 (en) | 2008-02-28 | 2013-11-19 | Sharp Kabushiki Kaisha | Drive circuit and display device |
| JP2010085975A (en) * | 2008-09-03 | 2010-04-15 | Seiko Epson Corp | Integrated circuit device and electronic equipment |
| WO2010035785A1 (en) * | 2008-09-25 | 2010-04-01 | シャープ株式会社 | Display apparatus and television system |
| WO2010035801A1 (en) * | 2008-09-25 | 2010-04-01 | シャープ株式会社 | Display apparatus and television system |
| WO2010035797A1 (en) * | 2008-09-25 | 2010-04-01 | シャープ株式会社 | Display apparatus and television system |
| WO2010035792A1 (en) * | 2008-09-25 | 2010-04-01 | シャープ株式会社 | Display device and television system |
| JP2010226591A (en) * | 2009-03-25 | 2010-10-07 | Renesas Electronics Corp | Display apparatus driving circuit |
| US11460726B2 (en) | 2020-06-30 | 2022-10-04 | Sharp Kabushiki Kaisha | Liquid crystal display device with improved broken source line correction |
| CN114360439A (en) * | 2020-09-30 | 2022-04-15 | 荣耀终端有限公司 | Display device, driving chip and electronic equipment |
| CN114360439B (en) * | 2020-09-30 | 2022-12-20 | 荣耀终端有限公司 | Display device, driving chip and electronic equipment |
| US11928996B2 (en) | 2020-09-30 | 2024-03-12 | Honor Device Co., Ltd. | Display apparatus, drive chip, and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3136066B2 (en) | 2001-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4154611B2 (en) | Shift register and liquid crystal display device | |
| EP0479552B1 (en) | Display apparatus | |
| US20060007208A1 (en) | Electro-optical device, driving circuit of the same, driving method of the same, and electronic apparatus | |
| JP3136066B2 (en) | Liquid crystal display | |
| US4789899A (en) | Liquid crystal matrix display device | |
| US6304242B1 (en) | Method and apparatus for displaying image | |
| WO2008047495A1 (en) | Display device | |
| US6362804B1 (en) | Liquid crystal display with picture displaying function for displaying a picture in an aspect ratio different from the normal aspect ratio | |
| JPH07199872A (en) | Liquid crystal display device | |
| JPH06308454A (en) | Liquid crystal display device | |
| JPH05307167A (en) | Active matrix panel | |
| US6337676B1 (en) | Flat-panel display device | |
| JPH10186326A (en) | Matrix type liquid crystal display device | |
| JPH09179532A (en) | Driving device for matrix type display panel | |
| JPH11282422A (en) | Liquid crystal display device | |
| JP4886226B2 (en) | Liquid crystal display | |
| JPH11259047A (en) | Liquid crystal display device | |
| JP3968925B2 (en) | Display drive device | |
| JP2002040993A5 (en) | ||
| JP4690595B2 (en) | Image display panel member test method, image display panel member, and image display panel | |
| WO2007052421A1 (en) | Display device, data signal drive line drive circuit, and display device drive method | |
| JPH1165533A (en) | Image display device and its drive method | |
| JP2003228298A (en) | Picture display panel member, picture display panel, method for manufacturing the same panel and picture display device | |
| JPH06281944A (en) | Redundancy driving matrix display device that can be recovered | |
| JPH07333577A (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071201 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081201 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20101201 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20121201 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20121201 |
|
| LAPS | Cancellation because of no payment of annual fees |