JPH08181617A - Digital signal transmitter - Google Patents
Digital signal transmitterInfo
- Publication number
- JPH08181617A JPH08181617A JP6335717A JP33571794A JPH08181617A JP H08181617 A JPH08181617 A JP H08181617A JP 6335717 A JP6335717 A JP 6335717A JP 33571794 A JP33571794 A JP 33571794A JP H08181617 A JPH08181617 A JP H08181617A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- block
- shift
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、例えばディジタルオ
ーディオデータに対して、データをブロック化して扱う
場合のデータの丸め(ディザー)処理を用いたディジタ
ル信号伝送装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital signal transmission device using, for example, digital audio data, which uses a data dithering process when the data is divided into blocks and handled.
【0002】[0002]
【従来の技術】入力されるデータビット数がNビット、
記録されるデータビット数がRビット、D/A変換器か
ら出力されるデータビット数がMビットとする。入力デ
ータのビット数Nが記録データのビット数Rより大きい
場合、NビットをRビットに削減する必要がある。この
ときビット数を削減する1つの手法としてデータの丸め
(ディザー)処理が従来よく用いられている(例えば特
開昭62−183627号公報参照)。2. Description of the Related Art The number of input data bits is N bits,
The number of recorded data bits is R, and the number of data bits output from the D / A converter is M. When the bit number N of input data is larger than the bit number R of recording data, it is necessary to reduce N bits to R bits. At this time, as one method for reducing the number of bits, data rounding (dithering) has been conventionally well used (for example, see Japanese Patent Laid-Open No. 62-183627).
【0003】このディザー処理を図13を用いて簡単に
説明する。先ず、10個のデータを1つのブロックと
し、N=24ビット、R=16ビット、M=24ビット
とすると、図13Aに示す入力データの下位8ビットを
削減することにより、図13Bに示す記録データとな
る。この記録データ(図13B)が読み出されD/A変
換器から出力されるときに、図13Cに示すように下位
8ビットに `0' が付加され、24ビットのデータとし
て出力される。このように、24ビットからなる入力デ
ータを16ビットで記録するディジタル信号伝送装置に
おいて、入力データのLSB側にランダム系列を加算し
てから、16ビットに丸めるディザー処理が行われる。This dither processing will be briefly described with reference to FIG. First, assuming that 10 pieces of data are one block and N = 24 bits, R = 16 bits, and M = 24 bits, the lower 8 bits of the input data shown in FIG. It becomes data. When this recording data (FIG. 13B) is read out and output from the D / A converter, `0 'is added to the lower 8 bits as shown in FIG. 13C and is output as 24-bit data. As described above, in the digital signal transmission device for recording 24-bit input data in 16 bits, the random sequence is added to the LSB side of the input data, and then the dither processing for rounding to 16 bits is performed.
【0004】ここで、実際のディジタル伝送メディアに
おいて、ディジタルデータは、エラー訂正情報が付加さ
れて伝送される。したがって、エラー訂正を行うために
は、データを必ずある長さのブロックとする必要があ
る。さらに、伝送(記録)メディアがヘリカルスキャン
方式の場合、少なくてもヘリカルトラックというブロッ
クが存在する。ディスクメディアの場合、セクタという
最小読み出し単位が存在するため、データは少なくても
その単位でブロック化することが望ましい。このよう
に、伝送データをブロックとして扱うことは、かなり一
般的に行われており、さらに、このようなブロックに対
して、同期をとるための情報、および内容を表すような
付加情報を加えて1つのブロックが構成されている。Here, in an actual digital transmission medium, digital data is transmitted with error correction information added. Therefore, in order to perform error correction, it is necessary to make the data into blocks of a certain length. Further, when the transmission (recording) medium is of the helical scan type, there is at least a block called a helical track. In the case of a disk medium, since there is a minimum read unit called a sector, it is desirable to block at least that data. As described above, it is quite common to handle the transmission data as a block, and in addition to this block, information for synchronization and additional information indicating the content are added. One block is configured.
【0005】従来のディザー処理の一例を図14に示
す。41で示す入力端子から24ビットからなる入力デ
ータS21がディザー回路42へ供給され、ディザー回
路42では、24ビットの入力データS21を16ビッ
トのデータS24へ変換が行われる。このディザー回路
42へ供給された入力データS21の下位8ビットにラ
ンダム系列が加算され、その上位16ビットがデータS
24として、ECC符号化回路43へ供給される。ラン
ダム系列としては、例えばM系列が使用される。ECC
符号化回路43では、所定のエラー訂正等の符号化が行
われ、記録媒体44へデータと共にエラー訂正符号の冗
長コードが記録される。記録媒体44から再生されたデ
ータは、ECC復号化回路45へ供給され、所定のエラ
ー訂正等の復号化が行われ、データが16ビットのデー
タとして出力端子46から取り出される。FIG. 14 shows an example of conventional dither processing. Input data S21 of 24 bits is supplied from the input terminal indicated by 41 to the dither circuit 42, and the dither circuit 42 converts the 24-bit input data S21 into 16-bit data S24. The random sequence is added to the lower 8 bits of the input data S21 supplied to the dither circuit 42, and the upper 16 bits of the random sequence are added to the data S.
24 is supplied to the ECC encoding circuit 43. For example, an M sequence is used as the random sequence. ECC
The encoding circuit 43 performs encoding such as predetermined error correction, and records the redundant code of the error correction code together with the data on the recording medium 44. The data reproduced from the recording medium 44 is supplied to the ECC decoding circuit 45, is subjected to decoding such as predetermined error correction, and the data is taken out from the output terminal 46 as 16-bit data.
【0006】このディザー処理が行われたときのデータ
の遷移の一例を図15に示す。S21は、入力データを
示し、24ビットからなるデータ〔0000 0000
0001 0110 0111 0000〕である。
S22は、8ビットからなるランダム系列〔0100
0111〕を示し、ディザー回路42において、入力デ
ータS21の下位8ビットとの加算がなされる。その加
算結果は、〔00000000 0001 0110
1011 0111〕として、S23に示す。そして、
データS24に示すように下位8ビットを切り捨てるこ
とにより、16ビットのデータとして、記録媒体44へ
記録される。記録された16ビットのデータが再生さ
れ、そして、S25に示すように、8ビット分の `0'
を下位側に付加したデータ〔0000 0000 00
01 0110 0000 0000〕が取り出され
る。FIG. 15 shows an example of data transition when the dither process is performed. S21 represents input data, which is data of 24 bits [0000 0000
0001 0110 0111 0000].
S22 is an 8-bit random sequence [0100
0111], and the dither circuit 42 adds the lower 8 bits of the input data S21. The addition result is [00000000 0001 0110].
1011 0111] is shown in S23. And
By truncating the lower 8 bits as shown in the data S24, the data is recorded in the recording medium 44 as 16-bit data. The recorded 16-bit data is reproduced, and as shown in S25, 8 bits of `0 '
Data added to the lower side [0000 0000 00
01 0110 0000 0000] is taken out.
【0007】ここで、オーディオデータに対して、周波
数分解して符号化する方式の一例として、サブバンド符
号化の場合を図16に示す。この図16は、M分割する
サブバンド符号化方式の構成例である。先ず符号化側で
は、51で示す入力端子からオーディオデータが供給さ
れ、供給されたオーディオデータは、分割フィルタ52
へ供給される。この分割フィルタ52は、バンドパスフ
ィルタ53とダウンサブサンプリング54から構成さ
れ、供給されたオーディオデータは、バンドパスフィル
タ53によって、M個の周波数領域へ分割される。この
とき、各サブバンドのデータ量に応じて、全体で一定の
データ量になるように量子化レベル(ALLOC)が割
り当てられる。FIG. 16 shows a case of sub-band coding as an example of a method of frequency-decomposing and coding audio data. FIG. 16 shows an example of the configuration of a subband coding method for M division. First, on the encoding side, audio data is supplied from an input terminal indicated by 51, and the supplied audio data is divided by a division filter 52.
Supplied to The division filter 52 is composed of a bandpass filter 53 and a down subsampling 54, and the supplied audio data is divided by the bandpass filter 53 into M frequency regions. At this time, the quantization level (ALLOC) is assigned according to the data amount of each subband so that the total data amount is constant.
【0008】M分割されたデータは、ダウンサブサンプ
リング54へ供給され、このダウンサブサンプリング5
4では、例えば24ビットのデータを16ビットのデー
タへ変換する。16ビットへ変換されたデータは、分割
フィルタ52から量子化器55へ供給され、量子化器5
5において、各サブバンドのデータが各サブバンドの最
大値に対応した値で正規化された後、この割り当てられ
た量子化レベルで量子化される。量子化されたデータ
は、パッキング回路56において、ビットストリームの
フォーマットに並び換えられる。このビットストリーム
上には、各サブバンドの正規化係数(SF)と量子化レ
ベル(ALLOC)も記録される。The M-divided data is supplied to the down subsampling 54, and the down subsampling 5
In 4, for example, 24-bit data is converted into 16-bit data. The data converted into 16 bits is supplied from the division filter 52 to the quantizer 55, and the quantizer 5
In 5, the data of each subband is normalized with a value corresponding to the maximum value of each subband and then quantized with this assigned quantization level. The quantized data is rearranged in the bit stream format in the packing circuit 56. The normalization coefficient (SF) and the quantization level (ALLOC) of each subband are also recorded on this bitstream.
【0009】復号化側では、パッキング分解回路57に
おいて、ビットストリームの状態から各サブバンドのデ
ータ列に並び換えられ、記録されていた量子化レベルと
正規化係数に応じて、元のサブバンドのデータ列に並び
換えられ、記録されていた量子化レベルと、正規化係数
に応じて、元のサブバンドのデータに変換される。その
データは、逆量子化器58において再量子化され、合成
フィルタ59へ供給される。合成フィルタ59は、アッ
プサブサンプリング60とバンドパスフィルタ61から
構成され、アップサブサンプリング60において、16
ビットのデータが24ビットのデータへ変換される。バ
ンドパスフィルタ61において、元のオーディオデータ
に復号され、出力端子62から取り出される。On the decoding side, the packing decomposition circuit 57 rearranges the data stream of each subband from the state of the bitstream, and according to the recorded quantization level and normalization coefficient, the original subband is reconstructed. The data is rearranged into a data string and converted into the original subband data according to the recorded quantization level and the normalization coefficient. The data is requantized in the dequantizer 58 and supplied to the synthesis filter 59. The synthesizing filter 59 includes an up subsampling 60 and a bandpass filter 61.
The bit data is converted into 24-bit data. In the bandpass filter 61, the original audio data is decoded and taken out from the output terminal 62.
【0010】上述した従来のディザー処理とサブバンド
符号化、および復号化を組み合わせた構成の一例を図1
7に示す。この構成は、71で示すシステムコンピュー
タインタフェースを介して供給される信号、およびタイ
ミング発生回路72により制御が行われる。符号化時に
おいて、入力端子73を介してオーディオデータがディ
ザー回路74へ供給され、ディザー回路74では、供給
されたオーディオデータが例えば24ビットから16ビ
ットへ変換される。すなわち、このディザー回路74に
おいて、供給されたオーディオデータのビット数が削減
され、そのオーディオデータは、分割フィルタ75へ供
給される。FIG. 1 shows an example of a configuration in which the above-mentioned conventional dither processing, subband coding, and decoding are combined.
7 shows. This configuration is controlled by a signal supplied through a system computer interface indicated by 71 and a timing generation circuit 72. At the time of encoding, audio data is supplied to the dither circuit 74 via the input terminal 73, and the dither circuit 74 converts the supplied audio data from, for example, 24 bits to 16 bits. That is, the number of bits of the supplied audio data is reduced in this dither circuit 74, and the audio data is supplied to the division filter 75.
【0011】分割フィルタ75では、供給されたデータ
がM個のサブバンドへ分割され、ビットアロケーション
76へ供給される。ビットアロケーション76では、各
サブバンドのデータ量に応じて、全体で一定のデータ量
になるように量子化レベル(ALLOC)が割り当てら
れる。各サブバンドのデータは、量子化器77におい
て、この割り当てられた量子化レベルで量子化され、ビ
ットストリームフォーマット化回路78へ供給される。
ビットストリームフォーマット化回路78では、量子化
された各サブバンドのデータがビットストリームのフォ
ーマットに並び換えられる。このビットストリーム上に
は、各サブバンドの正規化係数(SF)および量子化レ
ベル(ALLOC)も記録され、出力端子79を介して
図示しないECC符号化回路へ供給される。The division filter 75 divides the supplied data into M subbands and supplies the divided data to the bit allocation 76. In the bit allocation 76, the quantization level (ALLOC) is assigned according to the data amount of each subband so that the total data amount is constant. The data of each subband is quantized by the quantizer 77 at this assigned quantization level, and is supplied to the bitstream formatting circuit 78.
In the bitstream formatting circuit 78, the quantized data of each subband is rearranged into a bitstream format. The normalization coefficient (SF) and the quantization level (ALLOC) of each subband are also recorded on this bit stream, and are supplied to an ECC encoding circuit (not shown) via the output terminal 79.
【0012】復号化時では、上述と同様に図示しないE
CC復号化回路からビットストリームのデータが入力端
子81を介してビットストリームフォーマット分割回路
82へ供給される。ビットストリームフォーマット分割
回路82では、供給されたビットストリームのデータか
ら各サブバンドのデータへ並び換えられ、ビットアロケ
ーションデコーダ83へ供給される。ビットアロケーシ
ョンデコーダ83では、記録されていた量子化レベルに
基づいて各サブバンドのデータに変換され、逆量子化器
84へ供給される。逆量子化器84において、逆量子化
が行われたデータが合成フィルタ85を介してオーディ
オデータとして、出力端子86から取り出される。At the time of decoding, E (not shown) is used as described above.
Bitstream data is supplied from the CC decoding circuit to the bitstream format division circuit 82 via the input terminal 81. In the bit stream format division circuit 82, the supplied bit stream data is rearranged into sub band data and supplied to the bit allocation decoder 83. The bit allocation decoder 83 converts the recorded quantization level into data of each subband and supplies the data to the inverse quantizer 84. In the inverse quantizer 84, the inversely quantized data is taken out from the output terminal 86 as audio data via the synthesis filter 85.
【0013】上述のディザー回路74をソフトウェア処
理で実現する場合の一例を図18のフローチャートに示
す。このフローチャートが開始されるとステップ91の
データ入力から制御が始まる。ステップ91(データ入
力)において、入力されたデータは、ステップ92のラ
ンダム系列加算において、ランダム系列が加算される。
ランダム系列として、M系列(多項式でx19+x5 +x
2 +x+1)を使用する。このステップ92(ランダム
系列加算)では、そのランダム系列の下位8ビットと、
24ビットから構成される入力データとその入力データ
の第23ビットの値とが加算され、算出された25ビッ
トからなるデータが出力される。An example of implementing the above-mentioned dither circuit 74 by software processing is shown in the flowchart of FIG. When this flow chart is started, the control starts from the data input in step 91. In step 91 (data input), random series is added to the input data in the random series addition in step 92.
As a random sequence, M sequence (polynomial x 19 + x 5 + x
2 + x + 1) is used. In this step 92 (random sequence addition), the lower 8 bits of the random sequence,
The input data composed of 24 bits and the value of the 23rd bit of the input data are added, and the calculated data of 25 bits is output.
【0014】ステップ93のオーバーフロー検出では、
ステップ92(ランダム系列加算)において演算された
データがオーバーフローしたか否かが検出されオーバー
フローが検出されない場合、ステップ94へ制御が移
り、オーバーフローが検出された場合、ステップ95へ
制御が移る。ステップ94のデータ出力では、ステップ
92(ランダム系列加算)において、算出された24ビ
ットからなるデータの第8ビット〜第23ビットを、す
なわちディザー(丸め)処理が行われたデータとして出
力される。ステップ95のオーバーフロー演算では、ス
テップ92(ランダム系列加算)において、算出された
24ビットからなるデータの第23ビットの値を16ビ
ット分並べ、ディザー処理が行われたデータとして出力
される。In the overflow detection of step 93,
Whether or not the data calculated in step 92 (random sequence addition) has overflowed is detected. If no overflow is detected, the control proceeds to step 94. If an overflow is detected, the control proceeds to step 95. In the data output of step 94, the 8th to 23rd bits of the 24-bit data calculated in step 92 (random sequence addition), that is, the data that has been subjected to the dither (rounding) processing, are output. In the overflow operation of step 95, the value of the 23rd bit of the 24-bit data calculated in step 92 (random sequence addition) is arranged for 16 bits and output as dithered data.
【0015】[0015]
【発明が解決しようとする課題】しかしながら、従来の
処理では、元の入力データの下位8ビットの情報は、常
に失われてしまうため、ディザー処理がなされた際に発
生する量子化ノイズは、高調波ノイズとして可聴領域に
発生する。入力信号が大振幅の場合にはマスキング効果
により聞こえないが、小振幅の場合にはマスキング効果
が弱まるため、この量子化ノイズが知覚されるようにな
る問題があった。However, in the conventional processing, since the lower 8 bits of information of the original input data is always lost, the quantization noise generated when the dither processing is performed is It is generated in the audible area as wave noise. When the input signal has a large amplitude, it cannot be heard due to the masking effect, but when the input signal has a small amplitude, the masking effect is weakened, and this quantization noise is perceived.
【0016】さらに、24ビットからなる入力信号に対
して、フィルタ等の内部演算精度の問題から入力信号の
ビット数の精度を確保することが困難であり、また、逆
に入力ビット長まで精度を確保するには、内部演算の精
度を向上させる必要があり、ハード量が非常に大きくな
ってしまう問題があった。Further, it is difficult to secure the accuracy of the number of bits of the input signal with respect to the input signal of 24 bits due to the problem of the internal calculation accuracy of the filter and the like, and conversely, the accuracy up to the input bit length is required. In order to secure it, it is necessary to improve the precision of the internal calculation, which causes a problem that the amount of hardware becomes very large.
【0017】従って、この発明の目的は、これらを鑑み
て符号化時に、ブロック内の最大値を検出し、その値に
応じてブロックの全てのデータに一律にビットシフト
(ゲインを上げる)を行い、そのビットシフト情報もブ
ロックと共に伝送し、復号化時には、ブロックと共に伝
送されたビットシフト情報に応じた分だけ全てのデータ
を一律にビットシフト(ゲインを下げる)を行うこと
で、内部の演算精度のビット数を大きくすることなく、
小さい振幅の精度を高くし、音質を高めることができる
ディジタル信号伝送装置を提供することにある。Therefore, an object of the present invention is to detect the maximum value in a block at the time of encoding in view of these points, and uniformly perform bit shift (increase gain) on all data in the block according to the detected value. , The bit shift information is also transmitted along with the block, and at the time of decoding, all data is uniformly bit-shifted (the gain is lowered) by the amount corresponding to the bit shift information transmitted together with the block. Without increasing the number of bits of
An object of the present invention is to provide a digital signal transmission device capable of enhancing the accuracy of small amplitude and enhancing the sound quality.
【0018】[0018]
【課題を解決するための手段】この発明は、入力された
ディジタルデータがブロック毎に分割されるブロック分
割手段と、ブロック毎に最大値が検出される最大値検出
手段と、検出された最大値に基づいてディジタルデータ
に対してシフト処理を行うと共に、丸め処理を行うビッ
トシフト手段と、ビットシフト手段において、行われた
シフト処理をビットシフト情報としてシフト処理および
丸め処理がされたディジタルデータと共に伝送する手段
とからなることを特徴とするディジタル信号伝送装置で
ある。SUMMARY OF THE INVENTION The present invention is directed to a block dividing means for dividing input digital data into blocks, a maximum value detecting means for detecting a maximum value for each block, and a detected maximum value. Bit shift means for performing a rounding process on the digital data based on the above, and transmitting the shift process performed by the bit shifting means as bit shift information together with the digital data subjected to the shift process and the rounding process. It is a digital signal transmission device comprising:
【0019】[0019]
【作用】一例として、10個のデータを1つのブロック
とし、その1つのブロック毎にディザー処理を行う。こ
の場合、ブロック毎の信号のレベルに応じて適応的にシ
フト処理を切り換える。これによって、丸め処理をした
ときに、ノイズを抑えることができる。さらに、そのデ
ィザー処理の行われたブロックに対して符号化、および
復号を行うときに、注目ブロックとその注目ブロックの
隣接ブロックとを使用することにより高い音質を得るこ
とができる。As an example, 10 pieces of data are set as one block, and dither processing is performed for each block. In this case, the shift processing is adaptively switched according to the signal level of each block. This makes it possible to suppress noise when the rounding process is performed. Furthermore, when encoding and decoding the block on which the dither processing has been performed, high sound quality can be obtained by using the block of interest and the block adjacent to the block of interest.
【0020】[0020]
【実施例】以下、この発明に係るディジタル信号伝送装
置の一実施例について、図面を参照しながら説明する。
まず、2を補数とするコードの場合、A/D変換後のデ
ィジタルサンプリングデータの上位ビットには、オーデ
ィオデータの振幅が小さいときには、正のデータでは `
0' が連続し、負のデータでは `1' が連続する。この
状態は、情報の冗長度が大きいといえ、 `0' または `
1' が連続する範囲をヘッドルームと称する。したがっ
て、データをあるブロック単位で扱う場合には、ブロッ
ク内の最大値(最小のヘッドルーム)のデータに応じて
ビットシフト(ゲインを上げる)を行い、そのビットシ
フトの情報をブロック毎に伝送することで、より細かい
情報を同じ記録容量で送ることができる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a digital signal transmission device according to the present invention will be described below with reference to the drawings.
First, in the case of a code with 2's complement, if the amplitude of the audio data is small in the upper bits of the digital sampling data after A / D conversion, the
0's are continuous, and in negative data, '1' are continuous. In this state, it can be said that the redundancy of information is large,
The range in which 1'is continuous is called headroom. Therefore, when handling data in units of a certain block, bit shift (increase gain) is performed according to the maximum value (minimum headroom) data in the block, and the bit shift information is transmitted for each block. This allows more detailed information to be sent with the same recording capacity.
【0021】そして、この一実施例のディザー処理につ
いて説明する。図1は、記録時のシフト量が0の場合
(すなわち、シフトを行わない場合)の一例を示す。先
ず、10個のデータを1つのブロックとして扱うため、
図1Aには、0〜9の番号が付された10個の入力デー
タが示されている。この図1Aのヘッドルームから、こ
のブロックは、振幅が大きいといえる。そのため、この
ブロックのシフト量が0とされる。すなわち、24ビッ
トから16ビットへ変換するときに、図1Bに示すよう
LSB側から8ビットが削減された10個のデータと、
シフト量が0であることを示すビットシフト値(3ビッ
トのコード) `000' とが記録(伝送)される。この
記録データを再生(受信)する場合、図1Cに示すよう
にLSB側に8ビット分の `0' が付加される。The dither processing of this embodiment will be described. FIG. 1 shows an example in which the shift amount during recording is 0 (that is, when the shift is not performed). First, to handle 10 data as one block,
In FIG. 1A, ten pieces of input data numbered 0 to 9 are shown. From the headroom of FIG. 1A, it can be said that this block has a large amplitude. Therefore, the shift amount of this block is set to zero. That is, when converting from 24 bits to 16 bits, 10 pieces of data in which 8 bits are reduced from the LSB side as shown in FIG. 1B,
A bit shift value (3-bit code) `000` indicating that the shift amount is 0 is recorded (transmitted). When this recorded data is reproduced (received), 8-bit `0` is added to the LSB side as shown in FIG. 1C.
【0022】同様に、この一実施例である図2は、記録
時のシフト量が4の場合の一例を示す。図2Aには、1
0個の入力データが示されている。この入力データ(図
2A)は、振幅が小さい(ヘッドルームが大きい)た
め、このブロックのシフト量が4とされる。すなわち、
24ビットから16ビットへ変換するときに、図2Bに
示すようにMSB側へ4ビットのビットシフトの後、下
位8ビットが削減され、16ビットとなった10個のデ
ータと、シフト量が4であることを示すビットシフト値
`100' とが記録される。この記録されたデータを再
生する場合、図2Cに示すようにMSBのビット、すな
わち第0ビットの値を4ビット分、MSB側へ付加し、
下位4ビットに `0' を付加することにより、24ビッ
トからなる再生データとして出力される。Similarly, FIG. 2, which is an example of this embodiment, shows an example in which the shift amount during recording is 4. In FIG. 2A, 1
Zero input data are shown. Since the input data (FIG. 2A) has a small amplitude (large headroom), the shift amount of this block is 4. That is,
When converting from 24 bits to 16 bits, after the bit shift of 4 bits to the MSB side as shown in FIG. 2B, the lower 8 bits are reduced, and 10 pieces of data having 16 bits and the shift amount are 4 Bit shift value indicating that
"100" is recorded. When reproducing the recorded data, as shown in FIG. 2C, the MSB bit, that is, the value of the 0th bit, is added to the MSB side by 4 bits,
By adding "0" to the lower 4 bits, it is output as reproduced data consisting of 24 bits.
【0023】また、ディザー処理された10個の16ビ
ットのデータと共に記録されるビットシフト値は、シフ
ト量が0のとき `000' で示され、ゲインは1倍とな
る。シフト量が1のときビットシフト値は `001' で
示され、ゲインは2倍となり、シフト量が2のときビッ
トシフト値は `010' で示され、ゲインは4倍とな
る。さらに、シフト量が3のときビットシフト値は `0
11' で示され、ゲインは8倍となり、シフト量が4の
ときビットシフト値は `100' で示され、ゲインは1
6倍となる。このビットシフト値はブロック毎に伝送す
るため、ビットシフト値の分だけデータ量は増加する。
しかし、16ビットのデータを160サンプル毎にブロ
ックとする場合、増加量はビットシフト値が3ビットか
ら構成されているため、3/(160×16)=0.1
17〔%〕とごくわずかである。以下同様に、シフト量
が5、6、7とすることも可能である。さらに、ビット
シフト値を4ビットで表すならば、シフト量は8とする
ことも可能である。The bit shift value recorded together with the 10 pieces of dither-processed 16-bit data is represented by `000` when the shift amount is 0, and the gain becomes 1 time. When the shift amount is 1, the bit shift value is represented by `001` and the gain is doubled. When the shift amount is 2, the bit shift value is represented by` 010` and the gain is 4 times. Furthermore, when the shift amount is 3, the bit shift value is `0.
11 ', the gain becomes 8 times, when the shift amount is 4, the bit shift value is shown as'100' and the gain is 1
It will be 6 times. Since this bit shift value is transmitted for each block, the data amount increases by the bit shift value.
However, when 16-bit data is divided into blocks every 160 samples, the increment is 3 / (160 × 16) = 0.1 because the bit shift value is composed of 3 bits.
It is a very small amount of 17%. Similarly, the shift amounts may be 5, 6, and 7 below. Further, if the bit shift value is represented by 4 bits, the shift amount can be set to 8.
【0024】次に、図3は、この発明が適用されたディ
ジタル信号伝送装置の一実施例のブロック図を示す。こ
のディジタル信号伝送装置は、1で示すシステムコンピ
ュータインタフェースを介して供給される信号とタイミ
ング発生回路2により制御される。入力端子3を介して
入力データS1がブロック遅延回路5と最大値検出回路
6へ供給される。ブロック遅延回路5では、最大値検出
回路6において、そのブロックの最大値が検出される時
間、そのブロックが遅延される。最大値検出回路6にお
いて、入力端子4から供給されるブロッククロックS2
に基づいて、ブロック毎に検出された最大値がビットシ
フト値S4として、ビットシフト回路7とビットストリ
ームフォーマット化回路12へ供給される。Next, FIG. 3 shows a block diagram of an embodiment of a digital signal transmission apparatus to which the present invention is applied. This digital signal transmission apparatus is controlled by a signal supplied through a system computer interface shown by 1 and a timing generation circuit 2. Input data S1 is supplied to the block delay circuit 5 and the maximum value detection circuit 6 via the input terminal 3. In the block delay circuit 5, the block is delayed for the time when the maximum value detection circuit 6 detects the maximum value of the block. In the maximum value detection circuit 6, the block clock S2 supplied from the input terminal 4
Based on the above, the maximum value detected for each block is supplied to the bit shift circuit 7 and the bit stream formatting circuit 12 as a bit shift value S4.
【0025】ビットシフト回路7では、ブロック遅延回
路5から供給された遅延データS5が、ビットシフト値
S4に応じてシフトされる。シフトが行われたシフトデ
ータS11は、ディザー回路8へ供給される。ディザー
回路8では、シフトデータS11に対するM系列の加算
と丸め処理が行われ、ディザーデータS6として分割フ
ィルタ9へ供給される。分割フィルタ9では、供給され
たディザーデータS6がM個の周波数領域へ分割され、
分割されたディザーデータS6は、ビットアロケーショ
ン10において、ブロック全体で一定のデータ量になる
ように量子化レベル(ALLOC)が割り当てられる。
割り当てられた量子化レベルに基づいて、量子化器11
では、データに対して量子化が行われる。ビットストリ
ームフォーマット化回路12では、量子化されたデー
タ、正規化係数(SF)、量子化レベル(ALLOC)
そしてビットシフト値S4がビットストリームの形式で
フォーマット化され、符号化データS7として図示して
いないECC符号化回路等に出力端子13を介して供給
される。In the bit shift circuit 7, the delay data S5 supplied from the block delay circuit 5 is shifted according to the bit shift value S4. The shifted shift data S11 is supplied to the dither circuit 8. The dither circuit 8 performs addition and rounding of the M series on the shift data S11, and supplies the dither data S6 to the division filter 9. The division filter 9 divides the supplied dither data S6 into M frequency regions,
In the bit allocation 10, the divided dither data S6 is assigned a quantization level (ALLOC) so that the entire block has a constant data amount.
Based on the assigned quantization level, the quantizer 11
Then, the data is quantized. In the bit stream formatting circuit 12, the quantized data, the normalization coefficient (SF), and the quantization level (ALLOC)
Then, the bit shift value S4 is formatted in the form of a bit stream and supplied as encoded data S7 to an ECC encoding circuit (not shown) or the like via the output terminal 13.
【0026】図示していないECC復号化回路等から入
力端子21を介して復号データS8がビットストリーム
フォーマット分割回路22へ供給される。ビットストリ
ームフォーマット分割回路22では、供給された復号デ
ータS8からビットシフト値S9とデータを分離し、ビ
ットシフト値S9はビットシフト回路26へ供給され、
データはビットアロケーションデコーダ23へ供給され
る。ビットアロケーションデコーダ23では、供給され
たデータの量子化レベルが検出され、逆量子化器24に
おいて、供給されたデータに対して逆量子化が行われ
る。合成フィルタ25では、逆量子化されたデータの周
波数上での合成が行われ、ビットシフト回路26におい
て、合成されたデータは、ビットストリームフォーマッ
ト分割回路22から供給されるビットシフト値S9に基
づいてシフトされ、出力データS10として出力端子2
7から取り出される。Decoded data S8 is supplied to a bit stream format division circuit 22 from an ECC decoding circuit (not shown) via an input terminal 21. The bit stream format division circuit 22 separates the data S8 and the bit shift value S9 from the supplied decoded data S8, and the bit shift value S9 is supplied to the bit shift circuit 26.
The data is supplied to the bit allocation decoder 23. The bit allocation decoder 23 detects the quantization level of the supplied data, and the dequantizer 24 dequantizes the supplied data. In the synthesis filter 25, the dequantized data is synthesized on the frequency, and in the bit shift circuit 26, the synthesized data is based on the bit shift value S9 supplied from the bit stream format division circuit 22. The output terminal 2 is shifted and output as output data S10.
Taken from 7.
【0027】ここで、この発明のディジタル信号伝送装
置のタイミングチャートの一例を図4に示す。S1は、
入力端子3から入力される入力データを示し、1ブロッ
ク毎に供給されていることがわかる。ブロッククロック
S2は、入力端子4から供給される立ち下がりクロック
を示している。このクロックは、ブロック毎に立ち下が
る。最大値検出回路6において、最大値S3が検出さ
れ、その検出された最大値S3に基づいてビットシフト
値S4が最大値検出回路6から出力される。後述するよ
うに、この一実施例では、最大値S3は、MSBの次の
上位ビットから `0' または `1' が連続するビット数
(ヘッドルーム)を検出する。Here, an example of a timing chart of the digital signal transmission apparatus of the present invention is shown in FIG. S1 is
The input data input from the input terminal 3 is shown, and it can be seen that the data is supplied for each block. The block clock S2 indicates the falling clock supplied from the input terminal 4. This clock falls for each block. The maximum value detection circuit 6 detects the maximum value S3, and the maximum value detection circuit 6 outputs the bit shift value S4 based on the detected maximum value S3. As will be described later, in this embodiment, the maximum value S3 detects the number of bits (headroom) in which "0" or "1" continues from the next upper bit of the MSB.
【0028】また、最大値検出回路6において、最大値
を検出するのに必要な時間、ブロック遅延回路5におい
て、遅延が行われ、遅延信号S5が発生する。供給され
た遅延データS5に対して、ディザー処理が行われ、サ
ブバンド符号化回路へディザーデータS6が出力され
る。また、S8に示すような再生されたデータは、サブ
バンド信号の復号化回路からブロック毎に供給され、ビ
ットストリームフォーマット分割回路22から分離され
たビットシフト値S9が供給される。再生されたデータ
が出力データS10として出力される。Further, the maximum value detection circuit 6 delays the block delay circuit 5 for the time required to detect the maximum value, and the delay signal S5 is generated. Dither processing is performed on the supplied delay data S5, and dither data S6 is output to the subband encoding circuit. The reproduced data as shown in S8 is supplied for each block from the sub-band signal decoding circuit, and the bit shift value S9 separated from the bit stream format division circuit 22 is supplied. The reproduced data is output as output data S10.
【0029】この一実施例で行われている信号処理の一
例を図5に示す。符号化時では、入力データS1の最大
値(ヘッドルーム)が検出され、検出された最大値で定
まるシフト量に基づいてシフトが行われる。ここでは、
シフト量を0としている。シフト処理が行われたシフト
データS11に対してディザー処理を行うためのランダ
ム系列S12が下位8ビットに加算され、加算されたシ
フトデータS11の下位8ビットを削減することにより
ディザーデータS6が生成される。このディザーデータ
S6の第15ビットのZは、ディザー処理による繰り上
げによって決定する。復号時は、再生された信号S13
に対して下位8ビットに `0' を付加することにより出
力データS10が出力される。An example of signal processing performed in this embodiment is shown in FIG. At the time of encoding, the maximum value (headroom) of the input data S1 is detected, and the shift is performed based on the shift amount determined by the detected maximum value. here,
The shift amount is 0. The random sequence S12 for performing the dither process is added to the lower 8 bits of the shift data S11 that has been subjected to the shift process, and the lower 8 bits of the added shift data S11 is reduced to generate the dither data S6. It The 15th bit Z of the dither data S6 is determined by carrying it up by the dither processing. When decoding, the reproduced signal S13
The output data S10 is output by adding "0" to the lower 8 bits.
【0030】この一実施例で行われている信号処理の一
例を図6に示す。符号化時では、入力データS1の最大
値(ヘッドルーム)が検出され、検出された最大値で定
まるシフト量に基づいてシフトが行われる。ここでは、
シフト量を2としている。シフト処理が行われたシフト
データS11に対してディザー処理を行うためのランダ
ム系列S12が下位8ビットに加算され、加算されたシ
フトデータS11の下位8ビットを削減することにより
ディザーデータS6が生成される。このディザーデータ
S6の第15ビットのZは、ディザー処理による繰り上
げによって決定する。復号時は、再生された信号S13
に対して下位側に2ビットのビットシフトが行われ、さ
らに下位に6ビット分の `0' が付加され、上位には第
0ビットの値、すなわち `0' が2ビット分、付加さ
れ、出力データS10として出力される。FIG. 6 shows an example of the signal processing performed in this embodiment. At the time of encoding, the maximum value (headroom) of the input data S1 is detected, and the shift is performed based on the shift amount determined by the detected maximum value. here,
The shift amount is 2. The random sequence S12 for performing the dither process is added to the lower 8 bits of the shift data S11 that has been subjected to the shift process, and the lower 8 bits of the added shift data S11 is reduced to generate the dither data S6. It The 15th bit Z of the dither data S6 is determined by carrying it up by the dither processing. When decoding, the reproduced signal S13
2 bits are bit-shifted to the lower side, 6 bits of `0 'are added to the lower side, and the value of the 0th bit, that is,` 0', is added to the upper side of 2 bits. It is output as output data S10.
【0031】この一実施例で行われている信号処理の一
例を図7に示す。符号化時では、入力データS1の最大
値(ヘッドルーム)が検出され、検出された最大値で定
まるシフト量に基づいてシフトが行われる。ここでは、
シフト量を2としている。シフト処理が行われたシフト
データS11に対してディザー処理を行うためのランダ
ム系列S12が下位8ビットに加算され、加算されたシ
フトデータS11の下位8ビットを削減することにより
ディザーデータS6が生成される。このときシフトデー
タS11は、上位に4ビットシフトされているため下位
8ビットの値は全て `0' となり、どのようなランダム
系列S12を加算しても第15bitの値が変化するこ
とはなく、この図8のディザーデータS6は、Zとなっ
ていない。復号時は、再生された信号S13に対して下
位に4ビットのビットシフトが行われ、さらに下位に4
ビット分の `0' が付加され、上位には第0ビットの
値、すなわち `0' が4ビット分、付加され、出力デー
タS10として出力される。FIG. 7 shows an example of the signal processing performed in this embodiment. At the time of encoding, the maximum value (headroom) of the input data S1 is detected, and the shift is performed based on the shift amount determined by the detected maximum value. here,
The shift amount is 2. The random sequence S12 for performing the dither process is added to the lower 8 bits of the shift data S11 that has been subjected to the shift process, and the lower 8 bits of the added shift data S11 is reduced to generate the dither data S6. It At this time, since the shift data S11 is shifted to the upper 4 bits, the values of the lower 8 bits are all "0", and the value of the 15th bit does not change even if any random sequence S12 is added. The dither data S6 in FIG. 8 is not Z. At the time of decoding, the reproduced signal S13 is bit-shifted by 4 bits in the lower order, and further 4 bits in the lower order.
Bits of "0" are added, and the value of the 0th bit, that is, "0", of 4 bits is added to the higher order and output as output data S10.
【0032】次に、最大値検出回路6における最大値の
求め方の一例を図8を参照して説明する。図8Aは、M
SB(第0ビットの値)が `0' となっているため、正
のデータである。正のデータの場合、第2番目の上位ビ
ットから `0' が連続する範囲(ヘッドルームと称す
る)が求められる。図8の例では、このヘッドルームが
10ビットである。図8Bは、MSB(第0ビットの
値)が `1' となっているため、負のデータであり、ヘ
ッドルームが3ビットとして求められる。また、データ
が負の場合、全ビット反転し図8Cに示すように表され
る。この図8Cにおいてもヘッドルームは、図8Bと何
ら変わらず3ビットから構成されている。そして、ブロ
ック内の全データのヘッドルームが求めらると、全デー
タの中から最小となるヘッドルームが検出される。検出
された最小となるヘッドルームを有するデータがそのブ
ロックの最大値となる。このヘッドルームは、ビットシ
フト値と対応している。すなわち、ブロックのヘッドル
ームの最小値が3として検出された場合、シフト量も3
となるためである。Next, an example of how to obtain the maximum value in the maximum value detection circuit 6 will be described with reference to FIG. FIG. 8A shows M
Since SB (the value of the 0th bit) is "0", the data is positive. In the case of positive data, a range (referred to as headroom) where `0 'continues from the second most significant bit is obtained. In the example of FIG. 8, this headroom is 10 bits. In FIG. 8B, since the MSB (the value of the 0th bit) is `1`, the data is negative and the headroom is calculated as 3 bits. Further, when the data is negative, all bits are inverted and represented as shown in FIG. 8C. Also in FIG. 8C, the headroom is composed of 3 bits, which is the same as in FIG. 8B. Then, when the headroom of all the data in the block is obtained, the minimum headroom is detected from all the data. The data with the smallest detected headroom becomes the maximum for that block. This headroom corresponds to the bit shift value. That is, when the minimum value of the headroom of the block is detected as 3, the shift amount is also 3
This is because
【0033】サブバンド符号化を使用した、この発明の
一実施例において、分割数32、符号長320サンプル
の場合のビットストリームの構成例を図9に示す。この
例は625/50方式のテレビジョン信号に付随するオ
ーディオ信号をサブバンド符号化した例である。図9A
において、F0、F1、F2、‥‥は、ビデオフレーム
の各フレームで発生するオーディオデータである。図9
Bに示すように1つのフレームが320サンプル毎に6
分割される。この320サンプルは、32個のサブバン
ドデータが10サンプルで1920サンプルを構成して
いる。FIG. 9 shows a configuration example of a bit stream in the case where the number of divisions is 32 and the code length is 320 samples in one embodiment of the present invention using subband coding. In this example, an audio signal accompanying a 625/50 system television signal is subband-encoded. Figure 9A
, F0, F1, F2, ... Are audio data generated in each frame of the video frame. Figure 9
As shown in B, one frame has 6 samples every 320 samples.
Will be divided. In this 320 samples, 32 sub-band data are 10 samples and constitute 1920 samples.
【0034】また、図9Cに示すように各ブロックに
は、エンコード時の量子化レベルを示す情報(ALLO
C)と、各サブバンドブロック内のデータの最大値を示
す情報(SF)が同時に記録されている。また、ブロッ
クの付加情報として、Ancillary(ANC)デ
ータも記録されている。このALLOCは4ビットから
構成され、SFは6ビットから構成される。図9Eに示
すANCデータは、8ビットから構成され、この8ビッ
トのうちの3ビットにゲイン情報が記録され、残り5ビ
ットは、保存用にされている。再生時にこのゲイン情報
に基づいて、ビットシフトすることで、データを再生す
る。Further, as shown in FIG. 9C, each block has information (ALLO) indicating a quantization level at the time of encoding.
C) and information (SF) indicating the maximum value of data in each subband block are recorded at the same time. Further, ancillary (ANC) data is also recorded as additional information of the block. This ALLOC consists of 4 bits, and SF consists of 6 bits. The ANC data shown in FIG. 9E is composed of 8 bits, gain information is recorded in 3 bits of the 8 bits, and the remaining 5 bits are for storage. At the time of reproduction, data is reproduced by bit-shifting based on this gain information.
【0035】図10は、この発明に係るオーディオデー
タの振幅とシフト量との関係の一例を示す。図10A
は、入力されたオーディオデータの振幅を示す。図10
Bは、ブロック毎の振幅を斜線で表している。図10C
には、検出された最大値と予め設定されたしきい値との
関係が示されている。ブロック番号B0、B1、B2、
B9、B10、B12は、振幅が大きく2倍のしきい値
を超えていないためシフト量を0とする。ブロック番号
B3、B4、B8、B11は、4倍のしきい値を超えて
いるためシフト量を2とする。さらに、ブロック番号B
5、B6、B7は、16倍の振幅をこえているためシフ
ト量を4とする。図10Dは、ブロック毎のビットシフ
ト値とそのゲインを表している。FIG. 10 shows an example of the relationship between the amplitude of audio data and the shift amount according to the present invention. Figure 10A
Indicates the amplitude of the input audio data. Figure 10
In B, the amplitude of each block is represented by diagonal lines. Figure 10C
Shows the relationship between the detected maximum value and a preset threshold value. Block numbers B0, B1, B2,
B9, B10, and B12 have a large amplitude and do not exceed the double threshold value, and thus the shift amount is set to 0. Since the block numbers B3, B4, B8, and B11 exceed the threshold value of 4 times, the shift amount is set to 2. Furthermore, block number B
Since 5, B6, and B7 exceed 16 times the amplitude, the shift amount is set to 4. FIG. 10D shows the bit shift value and its gain for each block.
【0036】ここで、周波数分解して符号化するサブバ
ンド符号化に使用する分割フィルタの一例の処理を図1
1に示す。この分割フィルタは、1つのブロックを処理
するために、図11Aに示すように前後のブロックのデ
ータが使用される。この一例では、図11Bに示すよう
な構成によりフィルタリング処理が行われる。1で示す
入力端子を介してデータが入力され、そのデータは、サ
ンプル遅延素子そしてのDフリップフロップ32および
所定のフィルタ係数h0 を乗算する乗算器330 へ供給
される。このDフリップフロップ320 へ供給されたデ
ータは、クロック毎にDフリップフロップ320 からD
フリップフロップ32510 まで伝送される。このDフリ
ップフロップ320 〜32510 から取り出された512
タップに対して、それぞれフィルタ係数h0 〜h511 の
乗算器320 〜32511 が接続され、これらの乗算出力
が加算器34において全て加算され、出力端子35から
取り出される。Here, FIG. 1 shows an example of processing of a division filter used for sub-band coding which is frequency-decomposed and coded.
It is shown in FIG. In order to process one block, this division filter uses the data of the preceding and following blocks as shown in FIG. 11A. In this example, the filtering process is performed by the configuration shown in FIG. 11B. Data is input through the input terminal 1 and is supplied to the sample delay element, the D flip-flop 32, and the multiplier 33 0 that multiplies the predetermined filter coefficient h 0 . Data supplied to the D flip-flop 32 0, D from D flip-flop 32 0 at each clock
It is transmitted to the flip-flop 32 510 . 512 extracted from the D flip-flops 32 0 to 32 510
Against tap is multiplied 32 0-32 511 filter coefficients h 0 to h 511 respectively connected, these multipliers outputs are all added in adder 34, it is taken out from an output terminal 35.
【0037】このように、隣接するブロックの影響を受
ける符号化では、符号化時に関係するブロックの最大値
を考慮しながらゲインを決定する必要がある。サブバン
ド符号化時には、符号化されるすべてのブロックのシフ
ト量を一定とするためのビットシフトを行う。すなわ
ち、この例では、注目ブロックと隣接ブロックの3つの
ブロックの中から最も少ないシフト量が検出され、検出
されたシフト量が3つのブロックのシフト量となるよう
に検出されたシフト量と異なるシフト量を持つブロック
は、ビットシフトを行う。復号時には、注目ブロックの
シフト量に合わせるために、前後のブロックのシフト量
が相対的に同じになるように処理を施し、復号が行われ
る。復号が行われた注目ブロックは、シフト量に応じて
LSB側にビット毎にビットシフトが行われ、出力され
る。As described above, in the coding affected by the adjacent blocks, it is necessary to determine the gain while considering the maximum value of the related blocks at the time of coding. At the time of sub-band coding, bit shift is performed to make the shift amount of all coded blocks constant. That is, in this example, the smallest shift amount is detected from the three blocks of the target block and the adjacent block, and the shift amount different from the detected shift amount is the shift amount of the three blocks. Blocks with quantities do bit shifting. At the time of decoding, in order to match the shift amount of the block of interest, processing is performed so that the shift amounts of the preceding and following blocks are relatively the same, and decoding is performed. The decoded block of interest is bit-shifted bit by bit on the LSB side in accordance with the shift amount and output.
【0038】ここで、図10に示したビットシフト処理
がされたデータがブロック毎にサブバンド符号化回路
(分割フィルタ)に供給された場合の符号化、および復
号の処理を図12に示す。先ず、図12Aに示すように
ブロックB2が符号化回路へ入力され、このとき注目さ
れるブロックB1が符号化される。この注目ブロックB
1は、上述したように2倍のしきい値を超えていないた
め、シフト量が0であり、符号化されるときに用いられ
る隣接ブロックB0、B2のシフト量も0のため、符号
化されたブロックb1のシフト量も0とされる。FIG. 12 shows the encoding and decoding processing when the data subjected to the bit shift processing shown in FIG. 10 is supplied to the subband encoding circuit (division filter) for each block. First, as shown in FIG. 12A, the block B2 is input to the encoding circuit, and the block B1 noticed at this time is encoded. This attention block B
Since 1 does not exceed the double threshold value as described above, the shift amount is 0, and the shift amounts of the adjacent blocks B0 and B2 used at the time of encoding are also 0, and thus are encoded. The shift amount of the block b1 is also set to 0.
【0039】この符号化されたブロックb1が復号回路
(合成フィルタ)へ入力されるとき注目されるブロック
は、b0となる。このとき隣接ブロックb−1、b1の
シフト量は、注目ブロックb0のシフト量と同じ0のた
めその状態で復号が行われ、ブロックB0が復号され
る。この復号されたブロックB0は、ビットシフト回路
に供給される。そのときのゲインは1であり、ビットシ
フトを行うことなく出力データが得られる。The block noticed when the coded block b1 is input to the decoding circuit (synthesis filter) is b0. At this time, since the shift amounts of the adjacent blocks b-1 and b1 are 0, which is the same as the shift amount of the target block b0, decoding is performed in that state, and the block B0 is decoded. The decoded block B0 is supplied to the bit shift circuit. The gain at that time is 1, and output data can be obtained without performing bit shift.
【0040】次に、図12Bに示すように、シフト量が
2のブロックB3がサブバンド符号化回路(分割フィル
タ)へ入力された場合、注目ブロックB2が符号化され
る。この符号化時において、ブロックB1、B2のシフ
ト量が0のため、ブロックB3のシフト量が2から0へ
変換される。すなわち、ブロックB3のデータをシフト
量が0(ゲインが1)となるようにビットシフトが行わ
れる。そのビットシフトが行われた後、符号化が行われ
る。よって、符号化されたブロックb2のシフト量は、
0となる。この符号化されたブロックb2が復号回路
(合成フィルタ)へ入力されるとき注目されるブロック
は、b1となる。このときブロックb0、b2のシフト
量は、注目ブロックb1のシフト量と同じ0のためその
状態で復号が行われ、ブロックB1が復号される。この
復号されたブロックB1は、ビットシフト回路に供給さ
れる。そのときのゲインは1であり、ビットシフトを行
うことなく出力データが得られる。Next, as shown in FIG. 12B, when the block B3 having a shift amount of 2 is input to the subband coding circuit (division filter), the block of interest B2 is coded. At the time of this encoding, since the shift amounts of the blocks B1 and B2 are 0, the shift amount of the block B3 is converted from 2 to 0. That is, the data of the block B3 is bit-shifted so that the shift amount is 0 (gain is 1). After the bit shift is performed, encoding is performed. Therefore, the shift amount of the encoded block b2 is
It becomes 0. The block noticed when this encoded block b2 is input to the decoding circuit (synthesis filter) is b1. At this time, since the shift amounts of the blocks b0 and b2 are 0, which is the same as the shift amount of the target block b1, the decoding is performed in that state, and the block B1 is decoded. The decoded block B1 is supplied to the bit shift circuit. The gain at that time is 1, and output data can be obtained without performing bit shift.
【0041】さらに、図12Cに示すように、シフト量
が2のブロックB4がサブバンド符号化回路(分割フィ
ルタ)へ入力された場合、注目ブロックB3が符号化さ
れる。この符号化時において、ブロックB2のシフト量
が0のため、ブロックB3、B4のシフト量が2から0
へ変換される。すなわち、ブロックB3、B4のデータ
をシフト量が0(ゲインが1)となるようにビットシフ
トが行われる。そのビットシフトが行われた後、符号化
が行われる。よって、符号化されたブロックb3のシフ
ト量は、0となる。この符号化されたブロックb3が復
号回路(合成フィルタ)へ入力されるとき注目されるブ
ロックは、b2となる。このときブロックb1、b3の
シフト量は、注目ブロックb2のシフト量と同じ0のた
めその状態で復号が行われ、ブロックB2が復号され
る。この復号されたブロックB2は、ビットシフト回路
に供給される。そのときのゲインは1であり、ビットシ
フトを行うことなく出力データが得られる。Further, as shown in FIG. 12C, when the block B4 having the shift amount of 2 is input to the subband coding circuit (division filter), the target block B3 is coded. At the time of this encoding, since the shift amount of the block B2 is 0, the shift amounts of the blocks B3 and B4 are 2 to 0.
Is converted to. That is, the data of the blocks B3 and B4 are bit-shifted so that the shift amount becomes 0 (gain is 1). After the bit shift is performed, encoding is performed. Therefore, the shift amount of the encoded block b3 becomes 0. The block noticed when the coded block b3 is input to the decoding circuit (synthesis filter) is b2. At this time, since the shift amounts of the blocks b1 and b3 are 0, which is the same as the shift amount of the target block b2, decoding is performed in that state, and the block B2 is decoded. The decoded block B2 is supplied to the bit shift circuit. The gain at that time is 1, and output data can be obtained without performing bit shift.
【0042】そして、図12Dに示すように、シフト量
が4のブロックB5がサブバンド符号化回路(分割フィ
ルタ)へ入力された場合、注目ブロックB4が符号化さ
れる。この符号化時において、ブロックB3、B4のシ
フト量が2のため、ブロックB5のシフト量が4から2
へ変換される。すなわち、ブロックB5のデータをシフ
ト量が2(ゲインが4)となるようにビットシフトが行
われる。そのビットシフトが行われた後、符号化が行わ
れる。よって、符号化されたブロックb4のシフト量
は、2となる。Then, as shown in FIG. 12D, when the block B5 having the shift amount of 4 is input to the subband coding circuit (division filter), the target block B4 is coded. At the time of this encoding, since the shift amounts of blocks B3 and B4 are 2, the shift amount of block B5 is 4 to 2
Is converted to. That is, the data of the block B5 is bit-shifted so that the shift amount is 2 (gain is 4). After the bit shift is performed, encoding is performed. Therefore, the shift amount of the encoded block b4 is 2.
【0043】この符号化されたブロックb4が復号回路
(合成フィルタ)へ入力されるとき注目されるブロック
は、b3となる。このときブロックb2のシフト量は、
注目ブロックb3のシフト量と同じ0であり、ブロック
b4のシフト量は、注目ブロックb3のシフト量と異な
るため、このブロックb4のシフト量を注目ブロックb
3のシフト量と同じ0へ変換する。すなわち、符号化時
と同様にブロックb4のデータをシフト量が0(ゲイン
が1)となるようにビットシフトが行われた後、復号が
行われる。復号されたブロックB3は、シフト量が0で
ある。この復号されたブロックB2は、ビットシフト回
路に供給される。そのときのゲインは1であり、ビット
シフトを行うことなく出力データが得られる。The block noticed when the coded block b4 is input to the decoding circuit (synthesis filter) is b3. At this time, the shift amount of the block b2 is
The shift amount of the block b4 is 0, which is the same as the shift amount of the block b3 of interest, and the shift amount of the block b4 is different from the shift amount of the block b3 of interest.
Converted to 0, which is the same as the shift amount of 3. That is, as in the case of encoding, the data of the block b4 is bit-shifted so that the shift amount is 0 (gain is 1) and then decoded. The amount of shift of the decoded block B3 is 0. The decoded block B2 is supplied to the bit shift circuit. The gain at that time is 1, and output data can be obtained without performing bit shift.
【0044】次に、図12Eに示すように、シフト量が
4のブロックB6がサブバンド符号化回路(分割フィル
タ)へ入力された場合、注目ブロックB5が符号化され
る。この符号化時において、ブロックB4のシフト量が
2のため、ブロックB5、B6のシフト量が4から2へ
変換される。すなわち、ブロックB5、B6のデータを
シフト量が2(ゲインが4)となるようにビットシフト
が行われる。そのビットシフトが行われた後、符号化が
行われる。よって、符号化されたブロックb5のシフト
量は、2となる。Next, as shown in FIG. 12E, when the block B6 having a shift amount of 4 is input to the subband coding circuit (division filter), the block of interest B5 is coded. At the time of this encoding, since the shift amount of the block B4 is 2, the shift amount of the blocks B5 and B6 is converted from 4 to 2. That is, the data of the blocks B5 and B6 are bit-shifted so that the shift amount is 2 (gain is 4). After the bit shift is performed, encoding is performed. Therefore, the shift amount of the encoded block b5 is 2.
【0045】この符号化されたブロックb5が復号回路
(合成フィルタ)へ入力されるとき注目されるブロック
は、b4となる。このときブロックb5のシフト量は、
注目ブロックb4のシフト量と同じ0であり、ブロック
b3のシフト量は、注目ブロックb4のシフト量と異な
るため、このブロックb3のシフト量を0から2へ変換
する。すなわち、符号化時と同様にブロックb3のデー
タをシフト量が2(ゲインが4)となるようにビットシ
フトが行われた後、復号が行われる。復号されたシフト
量が2のブロックB4は、ビットシフト回路でLSB側
に2ビットのビットシフトが行われ、すなわちゲイン1
/4とされた後、出力される。The block noticed when the coded block b5 is input to the decoding circuit (synthesis filter) is b4. At this time, the shift amount of the block b5 is
The shift amount of the target block b4 is 0, which is the same as the shift amount of the target block b4, and the shift amount of the block b3 is different from the shift amount of the target block b4. Therefore, the shift amount of this block b3 is converted from 0 to 2. That is, as in the case of encoding, the data of the block b3 is bit-shifted so that the shift amount is 2 (gain is 4) and then decoded. The decoded block B4 having the shift amount of 2 is bit-shifted by 2 bits to the LSB side by the bit shift circuit, that is, the gain is 1
It is output after being set to / 4.
【0046】そして、図12Fに示すようにブロックB
7がサブバンド符号化回路(分割フィルタ)へ入力さ
れ、このとき注目されるブロックB6が符号化される。
この注目ブロックB6は、シフト量が4であり、符号化
されるときに用いられる隣接ブロックB5、B7のシフ
ト量も4のため、符号化されたブロックb6のシフト量
も4とされる。この符号化されたブロックb6が復号回
路(合成フィルタ)へ入力されるとき注目されるブロッ
クは、b5となる。この符号化されたブロックb6が復
号回路へ入力されるとき注目されるブロックは、b5と
なる。このときブロックb4のシフト量は、注目ブロッ
クb5のシフト量と同じ2であり、ブロックb6のシフ
ト量は、注目ブロックb5のシフト量と異なるため、こ
のブロックb6のシフト量を4から2へ変換する。すな
わち、符号化時と同様にブロックb6のデータをシフト
量が2(ゲインが4)となるようにビットシフトが行わ
れた後、復号が行われる。復号されたシフト量が2のブ
ロックB5は、ビットシフト回路でLSB側に2ビット
のビットシフトが行われ、すなわちゲイン1/4とされ
た後、出力される。Then, as shown in FIG. 12F, block B
7 is input to the sub-band encoding circuit (division filter), and the block B6 noticed at this time is encoded.
The target block B6 has a shift amount of 4, and the adjacent blocks B5 and B7 used at the time of encoding also have a shift amount of 4. Therefore, the encoded block b6 also has a shift amount of 4. The block noted when this encoded block b6 is input to the decoding circuit (synthesis filter) is b5. The block to be noticed when this encoded block b6 is input to the decoding circuit is b5. At this time, the shift amount of the block b4 is 2 which is the same as the shift amount of the target block b5, and the shift amount of the block b6 is different from the shift amount of the target block b5. Therefore, the shift amount of this block b6 is converted from 4 to 2. To do. That is, as in the case of encoding, the data of the block b6 is bit-shifted so that the shift amount is 2 (gain is 4) and then decoded. The decoded block B5 having a shift amount of 2 is subjected to 2-bit bit shift to the LSB side by the bit shift circuit, that is, the gain is set to 1/4, and then output.
【0047】さらに、図12Gに示すように、シフト量
が2のブロックB8がサブバンド符号化回路(分割フィ
ルタ)へ入力された場合、注目ブロックB7が符号化さ
れる。この符号化時において、ブロックB8のシフト量
が2のため、ブロックB6、B7のシフト量が4から2
へ変換される。すなわち、ブロックB6、B7のデータ
をシフト量が2(ゲインが4)となるようにビットシフ
トが行われる。そのビットシフトが行われた後、符号化
が行われる。よって、符号化されたブロックb7のシフ
ト量は、2となる。Further, as shown in FIG. 12G, when the block B8 having the shift amount of 2 is input to the subband coding circuit (division filter), the target block B7 is coded. At the time of this encoding, since the shift amount of the block B8 is 2, the shift amount of the blocks B6 and B7 is 4 to 2
Is converted to. That is, the data of the blocks B6 and B7 are bit-shifted so that the shift amount is 2 (gain is 4). After the bit shift is performed, encoding is performed. Therefore, the shift amount of the encoded block b7 is 2.
【0048】この符号化されたブロックb7が復号回路
(合成フィルタ)へ入力されるとき注目されるブロック
は、b6となる。このときブロックb5、b7のシフト
量は、注目ブロックb6のシフト量と異なるため、この
ブロックb5、b7のシフト量を2から4へ変換する。
すなわち、符号化時と同様にブロックb5、b7のデー
タをシフト量が4(ゲインが16)となるようにビット
シフトが行われた後、復号が行われる。復号されたシフ
ト量が4のブロックB6は、ビットシフト回路でLSB
側に4ビットのビットシフトが行われ、すなわちゲイン
1/16とれた後、出力される。The block noticed when the coded block b7 is input to the decoding circuit (synthesis filter) is b6. At this time, since the shift amounts of the blocks b5 and b7 are different from the shift amount of the target block b6, the shift amounts of the blocks b5 and b7 are converted from 2 to 4.
That is, as in the case of encoding, the data of the blocks b5 and b7 are bit-shifted so that the shift amount is 4 (gain is 16) and then decoded. The block B6 having the decoded shift amount of 4 is LSB in the bit shift circuit.
4 bits are bit-shifted to the side, that is, the gain is set to 1/16 and then output.
【0049】そして、図12Hに示すように、シフト量
が0のブロックB9がサブバンド符号化回路(分割フィ
ルタ)へ入力された場合、注目ブロックB8が符号化さ
れる。この符号化時において、ブロックB9のシフト量
が0のため、ブロックB7のシフト量は4から0へ変換
され、ブロックB8のシフト量は2から0へ変換され
る。すなわち、ブロックB7、B8のデータをシフト量
が0(ゲインが1)となるようにビットシフトが行われ
る。そのビットシフトが行われた後、符号化が行われ
る。よって、符号化されたブロックb8のシフト量は、
0となる。Then, as shown in FIG. 12H, when the block B9 having a shift amount of 0 is input to the subband coding circuit (division filter), the target block B8 is coded. At the time of this encoding, since the shift amount of the block B9 is 0, the shift amount of the block B7 is converted from 4 to 0, and the shift amount of the block B8 is converted from 2 to 0. That is, the data of the blocks B7 and B8 are bit-shifted so that the shift amount is 0 (gain is 1). After the bit shift is performed, encoding is performed. Therefore, the shift amount of the encoded block b8 is
It becomes 0.
【0050】この符号化されたブロックb8が復号回路
(合成フィルタ)へ入力されるとき注目されるブロック
は、b7となる。このときシフト量が2の注目ブロック
b7と同じシフト量にブロックb6、b8は変換され
る。すなわち、ブロックb6のシフト量は4から2(ゲ
インが16から4)となるようにビットシフトが行わ
れ、ブロックb8のシフト量は0から2(ゲインが1か
ら4)となるようにビットシフトが行われる。これらの
ビットシフトが行われた後、復号が行われ、シフト量が
2の注目ブロックB7は、ビットシフト回路でLSB側
に2ビットのビットシフトが行われ、すなわちゲイン1
/4とされた後、出力される。The block noticed when the coded block b8 is input to the decoding circuit (synthesis filter) is b7. At this time, the blocks b6 and b8 are converted into the same shift amount as the target block b7 whose shift amount is 2. That is, the bit shift is performed so that the shift amount of the block b6 is 4 to 2 (gain is 16 to 4), and the shift amount of the block b8 is 0 to 2 (gain is 1 to 4). Is done. After these bit shifts are performed, decoding is performed, and the target block B7 having a shift amount of 2 is bit-shifted by 2 bits to the LSB side by the bit shift circuit, that is, a gain of 1 is obtained.
It is output after being set to / 4.
【0051】ここで、この実施例では、ディジタルオー
ディオのデータについてのみ説明がなされたが、ディジ
タルオーディオのデータ以外にディジタルオーディオビ
デオのデータに用いることも可能である。Although only the digital audio data has been described in this embodiment, the digital audio data may be used in addition to the digital audio data.
【0052】[0052]
【発明の効果】この発明によれば、ブロック毎に最大値
(ヘッドルーム)の検出が行われ、そのブロックに応じ
たディザー処理を行うためデータの振幅の大きさに応じ
たディザー処理を行うことができる。According to the present invention, the maximum value (headroom) is detected for each block, and the dither processing according to the block is performed, so that the dither processing according to the magnitude of the amplitude of the data is performed. You can
【0053】さらに、この発明によれば、処理を行うビ
ット数を削減することにより、内部の演算精度を従来と
何ら変更することなく使用することができる。すなわ
ち、ハードを大きくする必要がなく使用することができ
る。Further, according to the present invention, by reducing the number of bits to be processed, it is possible to use the internal calculation accuracy without any change. In other words, it can be used without increasing the hardware.
【図1】この発明に係る一実施例のディザー処理の説明
に用いる。FIG. 1 is used to explain a dither process of an embodiment according to the present invention.
【図2】この発明に係る一実施例のディザー処理の説明
に用いる。FIG. 2 is used to explain a dither process of an embodiment according to the present invention.
【図3】この発明のディジタル信号伝送装置の一実施例
を示すブロック図である。FIG. 3 is a block diagram showing an embodiment of a digital signal transmission device of the present invention.
【図4】この発明のディジタル信号伝送装置の一例のタ
イミングチャートである。FIG. 4 is a timing chart of an example of a digital signal transmission device of the present invention.
【図5】この発明に係る一実施例のディザー処理の説明
に用いる略線図である。FIG. 5 is a schematic diagram used to describe a dither process according to an embodiment of the present invention.
【図6】この発明に係る一実施例のディザー処理の説明
に用いる略線図である。FIG. 6 is a schematic diagram used to describe a dither process according to an embodiment of the present invention.
【図7】この発明に係る一実施例のディザー処理の説明
に用いる略線図である。FIG. 7 is a schematic diagram used to describe a dither process according to an embodiment of the present invention.
【図8】この発明に係る一例のヘッドルームの説明に用
いる略線図である。FIG. 8 is a schematic diagram used to describe an example headroom according to the present invention.
【図9】この発明に係るビットストリームの一例を示し
た略線図である。FIG. 9 is a schematic diagram showing an example of a bit stream according to the present invention.
【図10】この発明に係るオーディオデータの振幅とシ
フト量の関係の一例を示した略線図である。FIG. 10 is a schematic diagram showing an example of the relationship between the amplitude of audio data and the shift amount according to the present invention.
【図11】この発明に係るサブバンド符号化の一実施例
を示す略線図である。FIG. 11 is a schematic diagram showing one embodiment of subband coding according to the present invention.
【図12】この発明に係るブロック毎の符号化および復
号を説明するための一例を記した略線図である。FIG. 12 is a schematic diagram showing an example for explaining encoding and decoding for each block according to the present invention.
【図13】従来の一例のディザー処理の説明に用いる。FIG. 13 is used for explaining a conventional example of dither processing.
【図14】従来のディザー処理の一例を示すブロック図
である。FIG. 14 is a block diagram showing an example of conventional dither processing.
【図15】従来のディザー処理の説明に用いる略線図で
ある。FIG. 15 is a schematic diagram used to describe conventional dither processing.
【図16】従来のサブバンド復号化の一例を示すブロッ
ク図である。FIG. 16 is a block diagram showing an example of conventional subband decoding.
【図17】従来のディジタル信号伝送装置の一例を示す
ブロック図である。FIG. 17 is a block diagram showing an example of a conventional digital signal transmission device.
【図18】従来のディザー処理の一例を示すフローチャ
ートである。FIG. 18 is a flowchart showing an example of conventional dither processing.
1 システムコンピュータインタフェース 2 タイミング発生回路 5 ブロック遅延回路 6 最大値検出回路 7 ビットシフト回路 8 ディザー回路 9 分割フィルタ 10 ビットアロケーション 11 量子化器 12 ビットストリームフォーマット化回路 22 ビットストリームフォーマット分割回路 23 ビットアロケーションデコーダ 24 逆量子化器 25 合成フィルタ 26 ビットシフト回路 1 system computer interface 2 timing generation circuit 5 block delay circuit 6 maximum value detection circuit 7 bit shift circuit 8 dither circuit 9 division filter 10 bit allocation 11 quantizer 12 bit stream formatting circuit 22 bit stream format division circuit 23 bit allocation decoder 24 inverse quantizer 25 synthesis filter 26 bit shift circuit
Claims (6)
毎に分割されるブロック分割手段と、 上記ブロック毎に最大値が検出される最大値検出手段
と、 検出された上記最大値に基づいて上記ディジタルデータ
に対してシフト処理を行うと共に、丸め処理を行うビッ
トシフト手段と、 上記ビットシフト手段において、行われた上記シフト処
理をビットシフト情報として上記シフト処理および丸め
処理がされたディジタルデータと共に伝送する手段とか
らなることを特徴とするディジタル信号伝送装置。1. A block dividing means for dividing input digital data into blocks, a maximum value detecting means for detecting a maximum value for each block, and the digital data based on the detected maximum value. A bit shift means for performing a shift process and a round process on the same, and a means for transmitting the shift process performed by the bit shift means as bit shift information together with the digital data subjected to the shift process and the round process. A digital signal transmission device comprising:
置において、 上記シフト処理および丸め処理がされたディジタルデー
タの下位側の複数ビットに対して、ランダム化を行う手
段をさらに有することを特徴とするディジタル信号伝送
装置。2. The digital signal transmission device according to claim 1, further comprising means for randomizing a plurality of lower bits of the digital data that has been subjected to the shift processing and the rounding processing. Digital signal transmission equipment.
処理を行い、上記シフト処理が行われた上記ディジタル
データのLSB側のビットを削減することを特徴とする
ディジタル信号伝送装置。3. In a digital signal transmission device, when the value of input digital data is large, a shift process is performed in a direction toward the MSB side of the digital data, and the bit on the LSB side of the digital data subjected to the shift process. A digital signal transmission device, characterized in that
毎に分割されるブロック分割手段と、 上記ブロック毎に最大値が検出される最大値検出手段
と、 検出された上記最大値に基づいて上記ディジタルデータ
に対してシフト処理を行うと共に、丸め処理を行うビッ
トシフト手段と、 上記シフト処理あるいは上記丸め処理がされたディジタ
ルデータが供給される圧縮符号化手段と、 上記圧縮符号化手段の出力データと上記シフト処理を指
示するビットシフト情報とを伝送することを特徴とする
ディジタル信号伝送装置。4. A block dividing means for dividing input digital data into blocks, a maximum value detecting means for detecting a maximum value for each block, and the digital data based on the detected maximum value. Bit shift means for performing shift processing and rounding processing, compression encoding means to which the shifted or rounded digital data is supplied, output data of the compression encoding means, and A digital signal transmission device, which transmits bit shift information instructing a shift process.
圧縮符号の復号化手段と、 受信された上記ディジタルデータからビットシフト情報
を分離するビットシフト情報分離手段と、 分離された上記ビットシフト情報に基づいて、上記符号
化手段の出力データのMSB側および/またはLSB側
に所定のビットを付加するビットシフト手段とからなる
ことを特徴とするディジタル信号受信装置。5. A compression code decoding means for decoding the received digital data, a bit shift information separating means for separating bit shift information from the received digital data, and based on the separated bit shift information. And a bit shift means for adding a predetermined bit to the MSB side and / or the LSB side of the output data of the encoding means.
置において、 受信されたディジタルデータの値が小さい場合、 上記ディジタルデータと共に記録されているビットシフ
ト情報を分離し、上記ビットシフト情報に応じたシフト
処理を上記ディジタルデータに対して行い、上記ディジ
タルデータのLSB側には `0' の値を付加し、MSB
側には上記ディジタルデータのMSBの値を付加するこ
とを特徴とするディジタル信号伝送装置。6. The digital signal receiving apparatus according to claim 5, wherein when the value of the received digital data is small, the bit shift information recorded together with the digital data is separated, and the bit shift information is recorded according to the bit shift information. The shift processing is performed on the digital data, and a value of "0" is added to the LSB side of the digital data to obtain the MSB.
A digital signal transmission device characterized in that the MSB value of the digital data is added to the side.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6335717A JPH08181617A (en) | 1994-12-21 | 1994-12-21 | Digital signal transmitter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6335717A JPH08181617A (en) | 1994-12-21 | 1994-12-21 | Digital signal transmitter |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08181617A true JPH08181617A (en) | 1996-07-12 |
Family
ID=18291693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6335717A Pending JPH08181617A (en) | 1994-12-21 | 1994-12-21 | Digital signal transmitter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08181617A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002052732A1 (en) * | 2000-12-22 | 2002-07-04 | Sony Corporation | Encoder and decoder |
JP2010244594A (en) * | 2009-04-02 | 2010-10-28 | J&K Car Electronics Corp | Bit extension device, method, and program |
CN102740069A (en) * | 2011-04-05 | 2012-10-17 | 索尼公司 | Data processing apparatuses, data processing method, program, and camera system |
US9203557B2 (en) | 2012-09-14 | 2015-12-01 | Fujitsu Limited | Receiver and receiving method |
-
1994
- 1994-12-21 JP JP6335717A patent/JPH08181617A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002052732A1 (en) * | 2000-12-22 | 2002-07-04 | Sony Corporation | Encoder and decoder |
US7016502B2 (en) | 2000-12-22 | 2006-03-21 | Sony Corporation | Encoder and decoder |
KR100844810B1 (en) * | 2000-12-22 | 2008-07-09 | 소니 가부시끼 가이샤 | Encoder and decoder |
JP2010244594A (en) * | 2009-04-02 | 2010-10-28 | J&K Car Electronics Corp | Bit extension device, method, and program |
CN102740069A (en) * | 2011-04-05 | 2012-10-17 | 索尼公司 | Data processing apparatuses, data processing method, program, and camera system |
JP2012222453A (en) * | 2011-04-05 | 2012-11-12 | Sony Corp | Data processing device, data processing method, program, and camera system |
US9203557B2 (en) | 2012-09-14 | 2015-12-01 | Fujitsu Limited | Receiver and receiving method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3178026B2 (en) | Digital signal encoding device and decoding device | |
US5128963A (en) | 3-mode PCM/DPCM/APCM maximizing dynamic range | |
US4685115A (en) | Apparatus for transmitting digital signals | |
EP0145788B1 (en) | Method and apparatus for transmitting digital signal | |
JPH08190764A (en) | Method and device for processing digital signal and recording medium | |
JP2001142498A (en) | Method and device for digital signal processing, method and device for digital signal recording, and recording medium | |
US6097880A (en) | Digital signal processing method, digital signal processing apparatus, digital signal recording method, digital signal recording apparatus, recording medium, digital signal transmission method and digital signal transmission apparatus | |
KR100307596B1 (en) | Lossless coding and decoding apparatuses of digital audio data | |
US6310564B1 (en) | Method and apparatus for compressively coding/decoding digital data to reduce the use of band-width or storage space | |
US20070118362A1 (en) | Audio compression/decompression device | |
US4783792A (en) | Apparatus for transmitting digital signal | |
JPH08181617A (en) | Digital signal transmitter | |
JPH0846516A (en) | Device and method for information coding, device and method for information decoding and recording medium | |
JP3193515B2 (en) | Voice coded communication system and apparatus therefor | |
JP4180124B2 (en) | Data prediction in transmission systems. | |
JPH0574252B2 (en) | ||
JP3227948B2 (en) | Decryption device | |
JP3606388B2 (en) | Audio data reproducing method and audio data reproducing apparatus | |
JP3930596B2 (en) | Audio signal encoding method | |
JP3092331B2 (en) | Signal processing device | |
JPH0414529B2 (en) | ||
JP2992994B2 (en) | How to encode digital audio data | |
JP2005266458A (en) | Device and method for error compensation | |
JP3200886B2 (en) | Audio signal processing method | |
JP3134335B2 (en) | Digital signal encoding method and digital signal decoding device |