JPH0818024A - Amplification-type solid image pickup element and its manufacturing method - Google Patents
Amplification-type solid image pickup element and its manufacturing methodInfo
- Publication number
- JPH0818024A JPH0818024A JP6145014A JP14501494A JPH0818024A JP H0818024 A JPH0818024 A JP H0818024A JP 6145014 A JP6145014 A JP 6145014A JP 14501494 A JP14501494 A JP 14501494A JP H0818024 A JPH0818024 A JP H0818024A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- impurity
- type
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 42
- 239000007787 solid Substances 0.000 title description 3
- 239000012535 impurity Substances 0.000 claims abstract description 185
- 239000000758 substrate Substances 0.000 claims abstract description 121
- 230000004888 barrier function Effects 0.000 claims abstract description 65
- 238000005468 ion implantation Methods 0.000 claims description 63
- 239000004065 semiconductor Substances 0.000 claims description 50
- 238000003860 storage Methods 0.000 claims description 49
- 230000003321 amplification Effects 0.000 claims description 41
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 41
- 238000003384 imaging method Methods 0.000 claims description 31
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 25
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 25
- 229910052796 boron Inorganic materials 0.000 claims description 25
- 238000009792 diffusion process Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 25
- 229910052698 phosphorus Inorganic materials 0.000 claims description 25
- 239000011574 phosphorus Substances 0.000 claims description 25
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 52
- 229910052710 silicon Inorganic materials 0.000 abstract description 52
- 239000010703 silicon Substances 0.000 abstract description 52
- 238000009826 distribution Methods 0.000 abstract description 37
- 238000009825 accumulation Methods 0.000 abstract description 12
- 238000009413 insulation Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 12
- 238000002513 implantation Methods 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 230000001133 acceleration Effects 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000003870 refractory metal Substances 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 3
- 230000006698 induction Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000010485 coping Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、光電変換部となる各画
素が、例えばp形の半導体基板上に絶縁層を介してゲー
ト電極を有して構成される増幅型固体撮像素子及びその
製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplification type solid-state image pickup device in which each pixel serving as a photoelectric conversion part has a gate electrode on a p-type semiconductor substrate via an insulating layer, and a method for manufacturing the same. Regarding the method.
【0002】[0002]
【従来の技術】近時、固体撮像素子の高解像度化の要求
に伴って、光電変換部となる各画素の構成として、光信
号電荷を増幅することができる内部増幅型固体撮像素子
の研究、開発が進められている。2. Description of the Related Art Recently, in response to a demand for higher resolution of solid-state image pickup devices, research on an internal amplification type solid-state image pickup device capable of amplifying optical signal charges as a configuration of each pixel to be a photoelectric conversion unit, Development is in progress.
【0003】この内部増幅型固体撮像素子の主なものと
して、現在、静電誘導トランジスタ(SIT),増幅型
MISイメージャ(AMI),電荷変調デバイス(CM
D),基体電荷変調型イメージャなどの各種撮像デバイ
スが知られている。The main components of the internal amplification type solid-state image pickup device are currently electrostatic induction transistors (SIT), amplification type MIS imagers (AMI), charge modulation devices (CM).
D), various image pickup devices such as a substrate charge modulation type imager are known.
【0004】上記増幅型MISイメージャ(AMI)に
関しては、「テレビジョン学会誌:1075頁〜108
2頁,vol−41,No.11,1987年」にその
記載があり、電荷変調デバイス(CMD)に関しては、
「テレビジョン学会誌:1047頁〜1053頁,vo
l−41,No.11,1987年」にその記載があ
る。また、横型静電誘導トランジスタに関しては、特開
昭61−136388号公報に記載される先行技術があ
り、基体電荷変調型イメージャに関しては、米国特許明
細書:No.4,901,129(特開昭64−149
59号公報参照)及び特開平2−180071号公報に
記載される先行技術がある。Regarding the above-mentioned amplification type MIS imager (AMI), "Journal of the Television Society: 1075 to 108".
Page 2, vol-41, No. 11, 1987 ”, regarding the charge modulation device (CMD),
"Journal of the Television Society: 1047-1053, vo
l-41, No. 11, 1987 ”. Regarding the lateral static induction transistor, there is a prior art described in Japanese Patent Laid-Open No. 61-136388, and regarding the substrate charge modulation type imager, US Pat. 4,901,129 (Japanese Patent Laid-Open No. 64-149
59) and Japanese Patent Laid-Open No. 2-180071.
【0005】ここで、上記内部増幅型固体撮像素子の代
表例として、基体電荷変調型イメージャを主体に説明す
ると、このイメージャの撮像領域に例えばマトリクス状
に多数配される各画素の構成は、図5に示すように、例
えばp形のシリコン基板101上に例えばSiO2等の
絶縁層102を介して例えば導電化された多結晶シリコ
ン層あるいは高融点金属シリサイド層等によるゲート電
極103が形成されて構成されている。Here, a substrate charge modulation type imager will be mainly described as a typical example of the internal amplification type solid-state image pickup device. The configuration of each pixel arranged in a matrix in the image pickup region of the imager is as follows. As shown in FIG. 5, a gate electrode 103 made of, for example, a conductive polycrystalline silicon layer or a refractory metal silicide layer is formed on a p-type silicon substrate 101 with an insulating layer 102 made of SiO 2 or the like interposed therebetween. Has been done.
【0006】具体的には、上記p形のシリコン基板10
1上に、空乏層ストッパ領域104となる第1のp形ウ
ェル領域が形成され、この空乏層ストッパ領域104に
囲まれてオーバーフローバリア領域105となる島領域
としてのn形ウェル領域が形成され、更にこのオーバー
フローバリア領域105に囲まれて信号蓄積領域106
となる島領域としての第2のp形ウェル領域が形成され
る。そして、シリコン基板101の上記信号蓄積領域1
06上、画素となる部分に絶縁層102を介して平面リ
ング状のゲート電極103が形成され、上記信号蓄積領
域106中、ゲート電極103で囲まれた部分にn形の
ソース領域107Sが形成され、ゲート電極103の周
りにn形のドレイン領域107Dが形成されて、この基
体電荷変調型イメージャの画素が構成されている。Specifically, the p-type silicon substrate 10 is used.
On the first depletion layer stopper region 104, a first p-type well region is formed, and an n-type well region as an island region surrounded by the depletion layer stopper region 104 is formed. Furthermore, the signal storage region 106 is surrounded by the overflow barrier region 105.
A second p-type well region is formed as an island region. Then, the signal storage region 1 of the silicon substrate 101
06, a planar ring-shaped gate electrode 103 is formed in a pixel portion via an insulating layer 102, and an n-type source region 107S is formed in a portion surrounded by the gate electrode 103 in the signal storage region 106. An n-type drain region 107D is formed around the gate electrode 103 to form a pixel of this substrate charge modulation type imager.
【0007】このイメージャの受光動作は、まず、電荷
蓄積期間において、例えばソース領域107Sを接地電
位、ドレイン領域107Dを正電位、ゲート電極103
を絶対値が大である負電位(即ち、低レベル電位)に設
定する。このとき、各画素に光が入射すると、光発生電
子はその発生位置に応じてソース領域107S、ドレイ
ン領域107Dあるいはオーバーフローバリア領域10
5に流出する。一方、光発生正孔は、p形の信号蓄積領
域106に蓄積される。In the light receiving operation of this imager, first, in the charge accumulation period, for example, the source region 107S is at the ground potential, the drain region 107D is at the positive potential, and the gate electrode 103.
Is set to a negative potential having a large absolute value (that is, a low level potential). At this time, when light is incident on each pixel, photo-generated electrons are generated in the source region 107S, the drain region 107D or the overflow barrier region 10 depending on the generation position.
Outflow to 5. On the other hand, the photogenerated holes are stored in the p-type signal storage region 106.
【0008】次に、読出し時においては、ゲート電極1
03に絶対値が小である負電位(即ち、高レベル電位)
を印加する。このとき、p形の信号蓄積領域106に蓄
積されている光発生正孔の電荷量に応じて、バックゲー
トの効果が加わり、これによりシリコン基板101の表
面電荷が変調され、この変調された表面の電荷量(電子
数)によって、ソース・ドレイン電流が変化し、結果的
に光信号電荷に応じた読み出しが可能となる。Next, at the time of reading, the gate electrode 1
Negative potential whose absolute value is small in 03 (that is, high level potential)
Is applied. At this time, the effect of the back gate is added according to the charge amount of the photo-generated holes accumulated in the p-type signal accumulation region 106, whereby the surface charge of the silicon substrate 101 is modulated, and this modulated surface is obtained. The source / drain current changes depending on the amount of charges (the number of electrons) of, and as a result, it becomes possible to read according to the optical signal charges.
【0009】ここで、上記基体電荷変調型イメージャに
おける画素の作り方を図6及び図7を参照しながら説明
する。Here, a method of forming a pixel in the substrate charge modulation type imager will be described with reference to FIGS. 6 and 7.
【0010】まず、図6(a)に示すように、p型のシ
リコン基板101の表面にp型の不純物、例えばボロン
(B)を拡散させる。この拡散は、シリコン基板101
を炉(温度800〜1200℃)の中に入れ、必要な不
純物(この場合、ボロン(B))を含んだ不活性ガスを
流して行なわれる。このとき、p型のシリコン基板10
1の表面にp型の不純物導入領域111が形成される。First, as shown in FIG. 6A, p-type impurities such as boron (B) are diffused on the surface of the p-type silicon substrate 101. This diffusion is the silicon substrate 101.
Is placed in a furnace (temperature of 800 to 1200 ° C.) and an inert gas containing necessary impurities (boron (B) in this case) is caused to flow. At this time, the p-type silicon substrate 10
A p-type impurity introduction region 111 is formed on the surface of No. 1.
【0011】次に、図6(b)に示すように、シリコン
基板101を約1100℃の温度で約24時間、窒素雰
囲気中で熱処理を行なう。この熱処理によって、シリコ
ン基板の表面に形成されているp型の不純物導入領域1
11からシリコン基板101の厚み方向にp型の不純物
が熱拡散して、拡散深さが大きい第1のp型ウェル領
域、即ちp形の空乏層ストッパ領域104が形成され
る。Next, as shown in FIG. 6B, the silicon substrate 101 is heat-treated at a temperature of about 1100 ° C. for about 24 hours in a nitrogen atmosphere. By this heat treatment, the p-type impurity introduction region 1 formed on the surface of the silicon substrate
P-type impurities are thermally diffused from 11 in the thickness direction of the silicon substrate 101 to form a first p-type well region having a large diffusion depth, that is, a p-type depletion layer stopper region 104.
【0012】次に、図6(c)に示すように、上記空乏
層ストッパ領域104の表面にn型の不純物、例えばリ
ン(P)を拡散させる。この拡散は、シリコン基板10
1を炉(温度800〜1200℃)の中に入れ、必要な
不純物(この場合、リン(P))を含んだ不活性ガスを
流して行なわれる。このとき、空乏層ストッパ領域10
4の表面にn型の不純物導入領域112が形成される。Next, as shown in FIG. 6C, an n-type impurity such as phosphorus (P) is diffused into the surface of the depletion layer stopper region 104. This diffusion is performed on the silicon substrate 10.
1 is placed in a furnace (temperature of 800 to 1200 ° C.), and an inert gas containing necessary impurities (in this case, phosphorus (P)) is flowed. At this time, the depletion layer stopper region 10
An n-type impurity introduction region 112 is formed on the surface of No. 4.
【0013】次に、図7(a)に示すように、シリコン
基板101を約1100℃の温度で約24時間、窒素雰
囲気中で熱処理を行なう。この熱処理によって、空乏層
ストッパ領域104の表面に形成されているn型の不純
物導入領域112からシリコン基板101の厚み方向に
n型の不純物が熱拡散して、拡散深さが上記空乏層スト
ッパ領域104よりも浅いn形ウェル領域、即ちn形の
オーバーフローバリア領域105が形成される。Next, as shown in FIG. 7A, the silicon substrate 101 is heat-treated at a temperature of about 1100 ° C. for about 24 hours in a nitrogen atmosphere. By this heat treatment, n-type impurities are thermally diffused in the thickness direction of the silicon substrate 101 from the n-type impurity introduction region 112 formed on the surface of the depletion layer stopper region 104, and the diffusion depth is the above-mentioned depletion layer stopper region. An n-type well region shallower than 104, that is, an n-type overflow barrier region 105 is formed.
【0014】次に、図7(b)に示すように、シリコン
基板101の表面にp型の不純物、例えばボロン(B)
を拡散させる。このとき、オーバーフローバリア領域1
05の表面に第2のp型ウェル領域、即ちp形の信号蓄
積領域106が形成される。Next, as shown in FIG. 7B, p-type impurities such as boron (B) are formed on the surface of the silicon substrate 101.
To spread. At this time, the overflow barrier region 1
A second p-type well region, that is, a p-type signal storage region 106 is formed on the surface of 05.
【0015】その後、図5に示すように、上記各種不純
物拡散領域が形成されたシリコン基板101上に、例え
ばSiO2等からなる絶縁層102を形成した後、全面
に多結晶シリコン層あるいは高融点金属によるシリサイ
ド層又はポリサイド層(以下、単に多結晶シリコン層等
と記す)を形成する。その後、この多結晶シリコン層等
をパターニングして画素に対応する箇所に多結晶シリコ
ン層等を残して、該多結晶シリコン層等によるゲート電
極103を形成する。After that, as shown in FIG. 5, an insulating layer 102 made of, for example, SiO 2 is formed on the silicon substrate 101 on which the various impurity diffusion regions are formed, and then a polycrystalline silicon layer or a refractory metal is formed on the entire surface. To form a silicide layer or polycide layer (hereinafter, simply referred to as a polycrystalline silicon layer or the like). After that, the polycrystalline silicon layer or the like is patterned to leave the polycrystalline silicon layer or the like at the portion corresponding to the pixel, and the gate electrode 103 is formed from the polycrystalline silicon layer or the like.
【0016】次に、上記ゲート電極103をマスクとし
て、信号蓄積領域106の表面にn形の不純物、例えば
リン(P)をイオン注入して、n形のソース領域107
S及びドレイン領域107Dを形成する。その後、図示
しないが、絶縁層を介して各種配線層を配線形成し、該
配線層が配線形成される部分にAl層による遮光層並び
に全面にパッシベーション膜及び色フィルタ層等を形成
することにより、基体電荷変調型イメージャが作製され
る。Next, using the gate electrode 103 as a mask, an n-type impurity, for example, phosphorus (P) is ion-implanted into the surface of the signal storage region 106 to form an n-type source region 107.
The S and drain regions 107D are formed. Thereafter, although not shown, various wiring layers are formed through an insulating layer, and a light-shielding layer made of an Al layer and a passivation film and a color filter layer are formed on the entire surface where the wiring layers are formed. A substrate charge modulation imager is produced.
【0017】[0017]
【発明が解決しようとする課題】ところで、従来の基体
電荷変調型イメージャにおいては、p形の空乏層ストッ
パ領域104及びn形のオーバーフローバリア領域10
5をシリコン基板101表面から深い位置に形成するた
めに、熱拡散法を用いるようにしている。By the way, in the conventional substrate charge modulation type imager, the p-type depletion layer stopper region 104 and the n-type overflow barrier region 10 are used.
In order to form 5 at a deep position from the surface of the silicon substrate 101, the thermal diffusion method is used.
【0018】上述した製法を要約すると、シリコン基板
101の表面に導入したp形の不純物を熱拡散によりシ
リコン基板101の深くまで拡散してp形の空乏層スト
ッパ領域104を形成し、その後、シリコン基板101
の表面に導入したn形の不純物を熱拡散により空乏層ス
トッパ領域104より浅く拡散してn形のオーバーフロ
ーバリア領域105を形成するようにしている。In summary of the above-mentioned manufacturing method, p-type impurities introduced into the surface of the silicon substrate 101 are diffused deep into the silicon substrate 101 by thermal diffusion to form a p-type depletion layer stopper region 104, and thereafter, silicon is formed. Board 101
The n-type impurities introduced into the surface of the n are diffused shallower than the depletion layer stopper region 104 by thermal diffusion to form the n-type overflow barrier region 105.
【0019】この場合のシリコン基板101表面からの
深さに対するキャリア濃度分布と、不純物濃度分布をそ
れぞれ図8(a)及び(b)に示す。The carrier concentration distribution and the impurity concentration distribution with respect to the depth from the surface of the silicon substrate 101 in this case are shown in FIGS. 8A and 8B, respectively.
【0020】この従来の基体電荷変調型イメージャにお
けるn形のオーバーフローバリア領域105と空乏層ス
トッパ領域104は、図8(b)に示すように、n型不
純物(リン(P))とp型不純物(ボロン(B))の不
純物濃度分布の差分で形成されることになる。具体的に
は、p型の信号蓄積領域の下端y1から深さy2まで
は、リン(P)の不純物濃度がボロン(B)のそれより
も高いことから、この深さ方向の領域(深さy1〜y2
の領域)においては、n形のキャリア濃度が支配的とな
り、結果的に図8(a)に示すように、n形のウェル領
域(n形のオーバーフローバリア領域105)が形成さ
れることになる。As shown in FIG. 8B, the n-type overflow barrier region 105 and the depletion layer stopper region 104 in this conventional substrate charge modulation type imager have n-type impurities (phosphorus (P)) and p-type impurities. It is formed by the difference in the impurity concentration distribution of (boron (B)). Specifically, since the impurity concentration of phosphorus (P) is higher than that of boron (B) from the lower end y1 to the depth y2 of the p-type signal storage region, this region in the depth direction (depth y1-y2
Region), the n-type carrier concentration becomes dominant, resulting in the formation of an n-type well region (n-type overflow barrier region 105) as shown in FIG. .
【0021】次に、上記深さy2から更に深い位置y3
にかけては、ボロン(B)の不純物濃度がリン(P)の
それよりも高くなるため、この深さ方向の領域(深さy
2〜y3の領域)においては、p形のキャリア濃度が支
配的となり、結果的に図8(a)に示すように、p形の
ウェル領域(p形の空乏層ストッパ領域104)が形成
されることになる。Next, a position y3 which is deeper than the depth y2.
Since the impurity concentration of boron (B) becomes higher than that of phosphorus (P), the region in the depth direction (depth y
2 to y3), the p-type carrier concentration becomes dominant, and as a result, a p-type well region (p-type depletion layer stopper region 104) is formed as shown in FIG. Will be.
【0022】このように、上記n形のオーバーフローバ
リア領域105及びp形の空乏層ストッパ領域104
は、p形の不純物(ボロン(B))とn形の不純物(リ
ン(P))との濃度分布の差分で形成されることにな
る。As described above, the n-type overflow barrier region 105 and the p-type depletion layer stopper region 104 are formed.
Is formed by the difference in concentration distribution between the p-type impurity (boron (B)) and the n-type impurity (phosphorus (P)).
【0023】そのため、製造プロセスのわずかなばらつ
き、例えばn形不純物及びp形不純物のイオン注入量、
注入エネルギー、熱拡散時の温度、時間等にばらつきが
あった場合、オーバーフローバリア領域105及び空乏
層ストッパ領域104のキャリア濃度に大きな影響を及
ぼして画素として作製した後の素子特性に大きなばらつ
きを生じさせるという問題が生じる。Therefore, slight variations in the manufacturing process, for example, ion implantation amounts of n-type impurities and p-type impurities,
If there are variations in implantation energy, temperature during thermal diffusion, time, etc., the carrier concentration in the overflow barrier region 105 and the depletion layer stopper region 104 is greatly affected, resulting in large variations in device characteristics after fabrication as a pixel. The problem of causing it occurs.
【0024】また、n形のオーバーフローバリア領域1
05を形成するために、シリコン基板101の表面に導
入したリン(P)により、シリコン基板101の表面に
おけるn形不純物濃度が高くなっているため(図8
(b)のaで示すポイントを参照)、その後に形成され
るボロン(B)を使った信号蓄積領域106の不純物濃
度分布の制御範囲が狭くなり、p形のキャリア濃度を低
濃度で制御することが困難になる。The n-type overflow barrier region 1
In order to form 05, phosphorus (P) introduced into the surface of the silicon substrate 101 increases the n-type impurity concentration on the surface of the silicon substrate 101 (FIG. 8).
(Refer to point a in (b)), the control range of the impurity concentration distribution of the signal accumulation region 106 using boron (B) formed thereafter is narrowed, and the p-type carrier concentration is controlled at a low concentration. Becomes difficult.
【0025】また、シリコン基板101表面に形成され
たp形の信号蓄積領域106を電荷変調領域として機能
させるために、p形不純物濃度を高くしなければなら
ず、その結果、電荷読出し時においてバックゲート効果
による電荷変調を良好に行なわせるために、ゲート電極
103に印加するゲート電位を高くする必要があり、駆
動電源電圧の低減化傾向に対応できないという問題が生
じる。Further, in order for the p-type signal storage region 106 formed on the surface of the silicon substrate 101 to function as a charge modulation region, the p-type impurity concentration must be increased, and as a result, the background voltage is read during charge reading. In order to satisfactorily perform charge modulation by the gate effect, it is necessary to increase the gate potential applied to the gate electrode 103, which causes a problem that the tendency of reducing the drive power supply voltage cannot be dealt with.
【0026】本発明は、上記の課題に鑑みてなされたも
ので、その目的とするところは、半導体基板に形成され
る各種不純物拡散領域の不純物濃度の制御性が良好で、
画素として作製した場合の素子特性のばらつきがほとん
どない増幅型固体撮像素子を提供することにある。The present invention has been made in view of the above problems. An object of the present invention is that the controllability of the impurity concentration of various impurity diffusion regions formed in a semiconductor substrate is good,
An object of the present invention is to provide an amplification type solid-state image pickup device having almost no variation in device characteristics when manufactured as a pixel.
【0027】また、本発明の他の目的は、半導体基板の
表面に形成される信号蓄積領域の不純物濃度分布の制御
範囲を広くとることができ、プロセス設計の自由度を高
めることができる増幅型固体撮像素子を提供することに
ある。Another object of the present invention is to provide an amplification type in which the control range of the impurity concentration distribution of the signal storage region formed on the surface of the semiconductor substrate can be wide and the degree of freedom in process design can be increased. It is to provide a solid-state image sensor.
【0028】また、本発明の他の目的は、半導体基板の
表面に形成される信号蓄積領域の不純物濃度を低濃度で
制御することが可能となり、電荷読出し時においてバッ
クゲート効果による電荷変調を良好に行なわせるため
に、ゲート電極に印加するゲート電位を高くする必要が
なくなり、駆動電源電圧の低減化傾向に十分対応できる
増幅型固体撮像素子を提供することにある。Another object of the present invention is to make it possible to control the impurity concentration of the signal storage region formed on the surface of the semiconductor substrate at a low concentration, and to improve the charge modulation due to the back gate effect during charge reading. Therefore, there is no need to increase the gate potential applied to the gate electrode, and it is an object of the present invention to provide an amplification type solid-state imaging device that can sufficiently cope with the tendency of reducing the driving power supply voltage.
【0029】また、本発明は、半導体基板に形成される
各種不純物拡散領域の不純物濃度の制御性を良好にする
ことができ、画素として作製した場合における素子特性
のばらつきを抑えることができる増幅型固体撮像素子の
製造方法を提供することにある。Further, according to the present invention, it is possible to improve the controllability of the impurity concentration of various impurity diffusion regions formed on the semiconductor substrate, and to suppress the variation in the element characteristics when it is manufactured as a pixel. It is to provide a method for manufacturing a solid-state image sensor.
【0030】また、本発明の他の目的は、半導体基板の
表面に形成される信号蓄積領域の不純物濃度分布の制御
範囲を広くとることができ、プロセス設計の自由度を高
めることができる増幅型固体撮像素子の製造方法を提供
することにある。Another object of the present invention is to provide an amplification type device capable of widening the control range of the impurity concentration distribution of the signal storage region formed on the surface of the semiconductor substrate and increasing the degree of freedom in process design. It is to provide a method for manufacturing a solid-state image sensor.
【0031】また、本発明の他の目的は、半導体基板の
表面に形成される信号蓄積領域の不純物濃度を低濃度で
制御することができ、電荷読出し時においてバックゲー
ト効果による電荷変調を良好に行なわせるために、ゲー
ト電極に印加するゲート電位を高くする必要がなくな
り、駆動電源電圧の低減化傾向に十分対応できる増幅型
固体撮像素子を容易に作製することができる増幅型固体
撮像素子の製造方法を提供することにある。Another object of the present invention is to control the impurity concentration of the signal accumulating region formed on the surface of the semiconductor substrate at a low concentration so that the charge modulation due to the back gate effect can be favorably performed during charge reading. Since it is not necessary to increase the gate potential applied to the gate electrode, the amplification type solid-state imaging device capable of easily manufacturing the amplification type solid-state imaging device capable of coping with the reduction tendency of the driving power supply voltage can be easily manufactured. To provide a method.
【0032】[0032]
【課題を解決するための手段】本発明は、光電変換部と
なる各画素が、第1導電形の半導体基板1上に絶縁層2
を介して形成されたゲート電極3と、半導体基板1の表
面に形成された第2導電形のソース領域7S及びドレイ
ン領域7Dとを有して構成される増幅型固体撮像素子に
おいて、半導体基板1中に形成される不純物拡散領域の
うち、少なくともゲート電極3下が、半導体基板1の表
面から順に、第1導電形の信号蓄積領域6、第2導電形
不純物のイオン注入により形成されたオーバーフローバ
リア領域5、第1導電形不純物のイオン注入により形成
された空乏層ストッパ領域4となるように構成する。According to the present invention, each pixel serving as a photoelectric conversion portion has an insulating layer 2 on a semiconductor substrate 1 of the first conductivity type.
In the amplification type solid-state imaging device including the gate electrode 3 formed through the gate electrode 3 and the source region 7S and the drain region 7D of the second conductivity type formed on the surface of the semiconductor substrate 1, the semiconductor substrate 1 Of the impurity diffusion regions formed therein, at least the lower part of the gate electrode 3 is formed in order from the surface of the semiconductor substrate 1 by a signal storage region 6 of the first conductivity type and an overflow barrier formed by ion implantation of impurities of the second conductivity type. The region 5 and the depletion layer stopper region 4 formed by the ion implantation of the first conductivity type impurities are formed.
【0033】この場合、信号蓄積領域6とオーバーフロ
ーバリア領域5との間に、不純物濃度が上記信号蓄積領
域6の不純物濃度よりも低い第1導電形領域8を形成し
て構成するようにしてもよい。In this case, the first conductivity type region 8 having an impurity concentration lower than the impurity concentration of the signal storage region 6 may be formed between the signal storage region 6 and the overflow barrier region 5. Good.
【0034】また、上記構成において、空乏層ストッパ
領域4の形成においてそのイオン注入源となる第1導電
形不純物を、オーバーフローバリア領域5の形成におい
てそのイオン注入源となる第2導電形不純物よりもその
イオン注入の飛程が長い不純物とすることが望ましい。
この場合、第2導電形不純物をリン(P)とし、第1導
電形不純物をボロン(B)とすることができる。Further, in the above structure, the first conductivity type impurity which becomes the ion implantation source in the formation of the depletion layer stopper region 4 is more than the second conductivity type impurity which becomes the ion implantation source in the formation of the overflow barrier region 5. It is desirable that the impurities have a long range of ion implantation.
In this case, the second conductivity type impurity can be phosphorus (P) and the first conductivity type impurity can be boron (B).
【0035】また、本発明は、光電変換部となる各画素
が、第1導電形の半導体基板1上に絶縁層2を介して形
成されたゲート電極3と、半導体基板1の表面に形成さ
れた第2導電形のソース領域7S及びドレイン領域7D
とを有して構成される増幅型固体撮像素子の製造方法に
おいて、半導体基板1の深い位置に第1導電形不純物を
イオン注入して、第1導電形の空乏層ストッパ領域4を
形成する工程と、半導体基板1の空乏層ストッパ領域4
の形成位置よりも浅い位置に第2導電形不純物をイオン
注入して、第2導電形のオーバーフローバリア領域5を
形成する工程と、半導体基板1の表面に、第1導電形の
信号蓄積領域6を形成する工程とを有するようにする。Further, according to the present invention, each pixel serving as a photoelectric conversion portion is formed on the surface of the semiconductor substrate 1 and the gate electrode 3 formed on the semiconductor substrate 1 of the first conductivity type via the insulating layer 2. Second conductivity type source region 7S and drain region 7D
And a step of forming a first conductivity type depletion layer stopper region 4 by ion-implanting a first conductivity type impurity into a deep position of the semiconductor substrate 1 in the method for manufacturing an amplification type solid-state imaging device including And the depletion layer stopper region 4 of the semiconductor substrate 1.
Forming a second conductivity type overflow barrier region 5 by ion-implanting a second conductivity type impurity at a position shallower than the formation position of the first conductivity type, and a signal accumulation region 6 of the first conductivity type on the surface of the semiconductor substrate 1. And a step of forming.
【0036】この場合、空乏層ストッパ領域4の形成に
おいてそのイオン注入源となる第1導電形不純物とし
て、オーバーフローバリア領域5の形成においてそのイ
オン注入源となる第2導電形不純物よりもイオン注入の
飛程が長い不純物を用いることができ、第2導電形不純
物としてリン(P)を用い、第1導電形不純物としてボ
ロン(B)を用いることができる。In this case, as the first conductivity type impurity which becomes the ion implantation source in the formation of the depletion layer stopper region 4, more ion implantation than the second conductivity type impurity which becomes the ion implantation source in the formation of the overflow barrier region 5 is performed. An impurity having a long range can be used, phosphorus (P) can be used as the second conductivity type impurity, and boron (B) can be used as the first conductivity type impurity.
【0037】また、上記製造方法において、第1導電形
不純物のイオン注入エネルギーと第2導電形不純物のイ
オン注入エネルギーとを同一にして導入する。Further, in the above manufacturing method, the ion implantation energy of the first conductivity type impurities and the ion implantation energy of the second conductivity type impurities are made the same.
【0038】[0038]
【作用】本発明に係る増幅型固体撮像素子においては、
電荷蓄積期間中において、ゲート電極3に例えば低レベ
ルのゲート電位が印加される。このとき、各画素に光が
入射すると、光入射によって発生した電荷のうち、一方
の電荷はその発生位置に応じてソース領域7S及びドレ
イン領域7Dあるいはオーバーフローバリア領域5に流
出し、他方の電荷は、信号蓄積領域6に蓄積される。In the amplification type solid state image pickup device according to the present invention,
During the charge accumulation period, for example, a low level gate potential is applied to the gate electrode 3. At this time, when light is incident on each pixel, one of the charges generated by the light incidence flows out to the source region 7S and the drain region 7D or the overflow barrier region 5 according to the generation position, and the other charge is discharged. , Are stored in the signal storage area 6.
【0039】次に、読出し時においては、ゲート電極3
に高レベルのゲート電位が印加される。このとき、信号
蓄積領域6に蓄積されている電荷の量に応じて、バック
ゲートの効果が加わり、これにより半導体基板1の表面
電荷が変調され、この変調された表面の電荷量によっ
て、ソース・ドレイン電流が変化し、結果的に光信号電
荷に応じた読み出しが可能となる。Next, at the time of reading, the gate electrode 3
A high level gate potential is applied to. At this time, the effect of the back gate is added according to the amount of electric charge accumulated in the signal accumulating region 6, whereby the surface charge of the semiconductor substrate 1 is modulated, and the modulated amount of electric charge on the surface causes the source The drain current changes, and as a result, it becomes possible to read out according to the optical signal charge.
【0040】特に、この発明においては、オーバーフロ
ーバリア領域5が第2導電形不純物のイオン注入により
形成され、空乏層ストッパ領域4が第1導電形不純物の
イオン注入により形成されていることから、各領域の不
純物濃度分布は、イオン注入によって不純物が打ち込ま
れた位置を濃度ピークとする正規分布あるいはガウス分
布に近い分布となり、互いに打ち消し合う成分が少なく
なる。In particular, in the present invention, since the overflow barrier region 5 is formed by ion implantation of the second conductivity type impurity and the depletion layer stopper region 4 is formed by ion implantation of the first conductivity type impurity. The impurity concentration distribution of the region becomes a distribution close to a normal distribution or a Gaussian distribution having a concentration peak at the position where impurities are implanted by ion implantation, and there are few components that cancel each other out.
【0041】従って、各領域のキャリア濃度は、不純物
濃度分布の形状に影響されることなく、不純物注入量に
対応した値となる。その結果、従来のように、長時間の
熱処理によって、基板1の深さ方向に熱拡散させて形成
させる場合と異なり、各領域のキャリア濃度をイオン注
入時の注入量にて直接制御することが可能となる。しか
も、各領域のキャリア濃度を、他の領域の不純物濃度に
左右されずにそれぞれ個別にイオン注入量にて制御する
ことが可能となる。Therefore, the carrier concentration of each region becomes a value corresponding to the impurity implantation amount without being influenced by the shape of the impurity concentration distribution. As a result, unlike the conventional case where the substrate 1 is formed by thermal diffusion in the depth direction of the substrate 1 by heat treatment for a long time, the carrier concentration of each region can be directly controlled by the implantation amount at the time of ion implantation. It will be possible. In addition, the carrier concentration of each region can be controlled individually by the ion implantation amount without being influenced by the impurity concentration of other regions.
【0042】このことから、オーバーフローバリア領域
5及び空乏層ストッパ領域4の各不純物濃度の制御性が
良好となり、画素として作製した場合の素子特性のばら
つきがほとんどなくなる。As a result, the controllability of the impurity concentrations of the overflow barrier region 5 and the depletion layer stopper region 4 is improved, and there is almost no variation in device characteristics when the device is manufactured as a pixel.
【0043】また、直接不純物をイオン注入してオーバ
ーフローバリア領域5及び空乏層ストッパ領域4を形成
することから、半導体基板1表面の不純物濃度が高くな
るという問題が解消され、従って、半導体基板1の表面
に形成される信号蓄積領域6の不純物濃度を高くしなけ
ればならないという不都合を回避することができる。こ
のことは、信号蓄積領域6の不純物濃度を低濃度で制御
できることにつながる。Further, since the impurities are directly ion-implanted to form the overflow barrier region 5 and the depletion layer stopper region 4, the problem that the impurity concentration on the surface of the semiconductor substrate 1 becomes high is solved. It is possible to avoid the inconvenience of increasing the impurity concentration of the signal storage region 6 formed on the surface. This leads to control of the impurity concentration of the signal storage region 6 at a low concentration.
【0044】従って、半導体基板1の表面に形成される
信号蓄積領域6の不純物濃度分布の制御範囲を広くとる
ことができ、プロセス設計の自由度を高めることができ
ることになる。しかも、電荷読出し時においてバックゲ
ート効果による電荷変調を良好に行なわせるために、ゲ
ート電極3に印加するゲート電位を高くする必要がなく
なるため、駆動電源電圧の低減化傾向に十分対応でき
る。Therefore, the control range of the impurity concentration distribution of the signal storage region 6 formed on the surface of the semiconductor substrate 1 can be widened, and the degree of freedom in process design can be increased. Moreover, since it is not necessary to increase the gate potential applied to the gate electrode 3 in order to favorably perform charge modulation by the back gate effect during charge reading, it is possible to sufficiently cope with the tendency of reduction of the driving power supply voltage.
【0045】特に、空乏層ストッパ領域4の形成におい
てそのイオン注入源となる第1導電形不純物を、オーバ
ーフローバリア領域5の形成においてそのイオン注入源
となる第2導電形不純物よりもそのイオン注入の飛程が
長い不純物とした場合においては、例えば第1導電形不
純物と第2導電形不純物を同じ注入エネルギーでイオン
注入した場合、半導体基板1の表面から深い位置に第1
導電形不純物が注入されることになり、第2導電形不純
物は、それよりも浅い位置に注入されることになる。こ
れにより、第1導電形不純物による空乏層ストッパ領域
4は、第2導電形不純物によるオーバーフローバリア領
域5よりも深い位置に形成されることになる。Particularly, the impurity of the first conductivity type which becomes the ion implantation source in the formation of the depletion layer stopper region 4 is implanted more than the impurity of the second conductivity type which becomes the ion implantation source in the formation of the overflow barrier region 5. When the impurities having a long range are used, for example, when the first conductivity type impurities and the second conductivity type impurities are ion-implanted with the same implantation energy, the first conductivity type impurities and the second conductivity type impurities are first implanted deeper from the surface of the semiconductor substrate 1.
The conductivity type impurities will be implanted, and the second conductivity type impurities will be implanted at a shallower position than that. As a result, the depletion layer stopper region 4 due to the first conductivity type impurities is formed at a position deeper than the overflow barrier region 5 due to the second conductivity type impurities.
【0046】この場合、加速エネルギーが制限されたイ
オン注入装置を用いても第1導電形不純物による空乏層
ストッパ領域4を第2導電形不純物によるオーバーフロ
ーバリア領域5よりも深い位置に容易に形成することが
可能となり、イオン注入装置の仕様変更や特注品を購入
しなければならないという問題がなくなる。これは、イ
オン注入にかかる製造コストの低廉化につながり、ひい
ては、増幅型固体撮像素子を作製する場合の全体の製造
コストの低廉化に寄与させることができる。In this case, the depletion layer stopper region 4 of the first conductivity type impurity is easily formed at a position deeper than the overflow barrier region 5 of the second conductivity type impurity even by using the ion implantation apparatus with the limited acceleration energy. This makes it possible to eliminate the problem of changing the specifications of the ion implanter and purchasing a custom-made product. This leads to a reduction in the manufacturing cost associated with ion implantation, which in turn can contribute to a reduction in the overall manufacturing cost when manufacturing an amplification type solid-state imaging device.
【0047】次に、本発明に係る増幅型固体撮像素子の
製造方法においては、半導体基板1の深い位置に第1導
電形不純物をイオン注入して、第1導電形の空乏層スト
ッパ領域4を形成し、その後、半導体基板1の上記空乏
層ストッパ領域4の形成位置よりも浅い位置に第2導電
形不純物をイオン注入して、第2導電形のオーバーフロ
ーバリア領域5を形成し、その後、半導体基板1の表面
に、第1導電形の信号蓄積領域6を形成する。Next, in the method of manufacturing an amplification type solid-state imaging device according to the present invention, the first conductivity type impurities are ion-implanted into the semiconductor substrate 1 at a deep position to form the first conductivity type depletion layer stopper region 4. After that, the second conductivity type impurities are ion-implanted at a position shallower than the position where the depletion layer stopper region 4 is formed on the semiconductor substrate 1 to form the second conductivity type overflow barrier region 5, and then the semiconductor is formed. A signal storage region 6 of the first conductivity type is formed on the surface of the substrate 1.
【0048】この製造方法においては、オーバーフロー
バリア領域5が直接第2導電形不純物をイオン注入する
ことにより形成され、空乏層ストッパ領域4が直接第1
導電形不純物をイオン注入することにより形成されるこ
とから、各領域の不純物濃度はイオン注入時の不純物注
入量に対応した値となる。従って、従来のように、長時
間の熱処理によって、基板1の深さ方向に熱拡散させて
形成させる場合と異なり、各領域の不純物濃度をイオン
注入時の注入量にて直接制御することが可能となる。し
かも、各領域の不純物濃度を、他の領域の不純物濃度に
左右されずにそれぞれ個別にイオン注入量にて制御する
ことが可能となる。In this manufacturing method, the overflow barrier region 5 is formed by directly ion-implanting the second conductivity type impurity, and the depletion layer stopper region 4 is directly formed into the first region.
Since it is formed by ion-implanting conductivity type impurities, the impurity concentration of each region has a value corresponding to the amount of impurity implantation at the time of ion implantation. Therefore, unlike the conventional case where thermal diffusion is performed in the depth direction of the substrate 1 by a long-time heat treatment, the impurity concentration of each region can be directly controlled by the implantation amount at the time of ion implantation. Becomes Moreover, the impurity concentration of each region can be individually controlled by the ion implantation amount without being influenced by the impurity concentrations of the other regions.
【0049】このことから、オーバーフローバリア領域
5及び空乏層ストッパ領域4の各不純物濃度の制御性を
良好にすることができ、画素として作製した場合の素子
特性のばらつきを抑えることができる。As a result, the controllability of each impurity concentration in the overflow barrier region 5 and the depletion layer stopper region 4 can be improved, and variations in element characteristics when the device is manufactured as a pixel can be suppressed.
【0050】また、直接不純物をイオン注入してオーバ
ーフローバリア領域5及び空乏層ストッパ領域4を形成
することから、半導体基板1表面の不純物濃度が高くな
るという問題が解消され、従って、半導体基板1の表面
に形成される信号蓄積領域6の不純物濃度を高くしなけ
ればならないという不都合を回避することができる。こ
のことは、信号蓄積領域6の不純物濃度を低濃度で制御
できることにつながる。Further, since the impurity is directly ion-implanted to form the overflow barrier region 5 and the depletion layer stopper region 4, the problem that the impurity concentration on the surface of the semiconductor substrate 1 becomes high is solved, and therefore, the semiconductor substrate 1 is prevented. It is possible to avoid the inconvenience of increasing the impurity concentration of the signal storage region 6 formed on the surface. This leads to control of the impurity concentration of the signal storage region 6 at a low concentration.
【0051】従って、半導体基板1の表面に形成される
信号蓄積領域6の不純物濃度分布の制御範囲を広くとる
ことができ、プロセス設計の自由度を高めることができ
ることになる。このことから、この発明に係る製造方法
によれば、電荷読出し時においてバックゲート効果によ
る電荷変調を良好に行なわせるために、ゲート電極3に
印加するゲート電位を高くする必要がなく、駆動電源電
圧の低減化傾向に十分対応できる増幅型固体撮像素子を
容易に作製することができる。Therefore, the control range of the impurity concentration distribution of the signal storage region 6 formed on the surface of the semiconductor substrate 1 can be widened, and the degree of freedom in process design can be increased. From this, according to the manufacturing method of the present invention, it is not necessary to increase the gate potential applied to the gate electrode 3 in order to favorably perform the charge modulation by the back gate effect at the time of reading the charge, and the drive power supply voltage is not required. It is possible to easily manufacture an amplification type solid-state imaging device which can sufficiently cope with the tendency of reduction.
【0052】特に、空乏層ストッパ領域4の形成におい
てそのイオン注入源となる第1導電形不純物として、オ
ーバーフローバリア領域5の形成においてそのイオン注
入源となる第2導電形不純物よりもそのイオン注入の飛
程が長い不純物を用いるようにしているため、例えば第
1導電形不純物と第2導電形不純物を同じ注入エネルギ
ーでイオン注入した場合、半導体基板1の表面から深い
位置に第1導電形不純物が注入されることになり、第2
導電形不純物は、それよりも浅い位置に注入されること
になる。これにより、第1導電形不純物による空乏層ス
トッパ領域4は、第2導電形不純物によるオーバーフロ
ーバリア領域5よりも深い位置に形成されることにな
る。Particularly, as the first conductivity type impurity which becomes the ion implantation source in the formation of the depletion layer stopper region 4, the ion conductivity of the ion implantation becomes larger than that of the second conductivity type impurity which becomes the ion implantation source in the formation of the overflow barrier region 5. Since the impurities having a long range are used, for example, when the first conductivity type impurities and the second conductivity type impurities are ion-implanted with the same implantation energy, the first conductivity type impurities are deeply located from the surface of the semiconductor substrate 1. Will be injected, second
The conductivity type impurity is implanted at a shallower position than that. As a result, the depletion layer stopper region 4 due to the first conductivity type impurities is formed at a position deeper than the overflow barrier region 5 due to the second conductivity type impurities.
【0053】従って、加速エネルギーが制限されたイオ
ン注入装置を用いても上記第1導電形不純物による空乏
層ストッパ領域4を第2導電形不純物によるオーバーフ
ローバリア領域5よりも深い位置に容易に形成すること
が可能となり、イオン注入装置の仕様変更や特注品を購
入しなければならないという問題がなくなる。これは、
イオン注入にかかる製造コストの低廉化につながり、ひ
いては、増幅型固体撮像素子を作製する場合の全体の製
造コストの低廉化に寄与させることができる。Therefore, the depletion layer stopper region 4 due to the first conductivity type impurities is easily formed at a position deeper than the overflow barrier region 5 due to the second conductivity type impurities even if an ion implantation apparatus with limited acceleration energy is used. This makes it possible to eliminate the problem of changing the specifications of the ion implanter and purchasing a custom-made product. this is,
This leads to a reduction in the manufacturing cost associated with ion implantation, which in turn can contribute to a reduction in the overall manufacturing cost when manufacturing an amplification type solid-state imaging device.
【0054】[0054]
【実施例】以下、本発明に係る増幅型固体撮像素子を基
体電荷変調型イメージャに適用した実施例(以下、単に
実施例に係る固体撮像素子と記す)を図1〜図4を参照
しながら説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which the amplification type solid-state image pickup device according to the present invention is applied to a substrate charge modulation type imager (hereinafter, simply referred to as a solid-state image pickup device according to the embodiment) will be described with reference to FIGS. explain.
【0055】この実施例に係る固体撮像素子、特に、こ
の固体撮像素子の撮像領域に例えばマトリクス状に多数
配される各画素の構成は、図1に示すように、例えばp
形のシリコン基板1上に例えばSiO2等の絶縁層2を
介して例えば導電化された多結晶シリコン層あるいは高
融点金属シリサイド層等によるゲート電極3が形成され
て構成されている。As shown in FIG. 1, the solid-state image pickup device according to this embodiment, in particular, the configuration of a large number of pixels arranged in a matrix in the image pickup region of the solid-state image pickup device is, for example, p.
A gate electrode 3 made of, for example, a conductive polycrystalline silicon layer, a refractory metal silicide layer, or the like is formed on a silicon substrate 1 in the shape of an insulating layer 2 made of, for example, SiO 2.
【0056】具体的には、上記p形のシリコン基板1の
所定深さをイオン注入中心位置x1とするp形の空乏層
ストッパ領域4が形成され、上記中心位置x1よりも浅
い位置をイオン注入中心位置x2とするn形のオーバー
フローバリア領域5が形成され、シリコン基板1の表面
部分にp形の信号蓄積領域6が形成される。そして、シ
リコン基板1の上記信号蓄積領域6上、画素となる部分
に絶縁層2を介して平面リング状のゲート電極3が形成
され、信号蓄積領域6中、ゲート電極3で囲まれた部分
にn形のソース領域7Sが形成され、ゲート電極3の周
りにn形のドレイン領域7Dが形成されて、この実施例
に係る固体撮像素子の画素が構成されている。Specifically, a p-type depletion layer stopper region 4 having an ion implantation center position x1 at a predetermined depth of the p-type silicon substrate 1 is formed, and a position shallower than the center position x1 is ion-implanted. An n-type overflow barrier region 5 having a center position x2 is formed, and a p-type signal storage region 6 is formed on the surface portion of the silicon substrate 1. A planar ring-shaped gate electrode 3 is formed on the signal storage region 6 of the silicon substrate 1 in a pixel portion via the insulating layer 2. In the signal storage region 6, a gate electrode 3 is surrounded by the gate electrode 3. The n-type source region 7S is formed, and the n-type drain region 7D is formed around the gate electrode 3 to form the pixel of the solid-state imaging device according to this embodiment.
【0057】上記p形の空乏層ストッパ領域4は、p形
不純物(例えばボロン(B))を直接イオン注入するこ
とによって形成され、n形のオーバーフローバリア領域
5は、n形不純物(例えばリン(P))を直接イオン注
入することによって形成され、p形の信号蓄積領域は拡
散によって形成されている。この詳しい製造方法につい
ては後述する。The p-type depletion layer stopper region 4 is formed by directly implanting p-type impurities (for example, boron (B)), and the n-type overflow barrier region 5 is formed by n-type impurities (for example, phosphorus ( P)) is directly ion-implanted, and the p-type signal storage region is formed by diffusion. The detailed manufacturing method will be described later.
【0058】そして、この実施例においては、p形の空
乏層ストッパ領域4のイオン注入中心位置x1とn形の
オーバーフローバリア領域5のイオン注入中心位置x2
間の距離d1、及びp形の信号蓄積領域の拡散中心位置
x3とn形のオーバーフローバリア領域5のイオン注入
中心位置x2間の距離d2との関係が、d1<d2とな
っており、上記距離d2が比較的長く設定されているこ
とから、信号蓄積領域6を形成する前の状態では、シリ
コン基板1中、オーバーフローバリア領域5よりも表面
側の領域8は、その不純物濃度が基板濃度とほぼ同じに
なっており、上記p形の信号蓄積領域6は、この基板濃
度とほぼ同じ低濃度のp形領域に形成されることにな
る。In this embodiment, the ion implantation center position x1 of the p-type depletion layer stopper region 4 and the ion implantation center position x2 of the n-type overflow barrier region 5 are used.
The relationship between the distance d1 and the distance d2 between the diffusion center position x3 of the p-type signal storage region and the ion implantation center position x2 of the n-type overflow barrier region 5 is d1 <d2. Since d2 is set to be relatively long, the impurity concentration of the region 8 on the surface side of the overflow barrier region 5 in the silicon substrate 1 is almost equal to the substrate concentration in the state before the signal storage region 6 is formed. Since the same, the p-type signal storage region 6 is formed in a p-type region having a low concentration almost equal to the substrate concentration.
【0059】このイメージャの受光動作は、まず、電荷
蓄積期間において、例えばソース領域7Sを接地電位、
ドレイン領域7Dを正電位、ゲート電極3を負電位(即
ち、低レベル電位)に設定する。このとき、各画素に光
が入射すると、光発生電子はその発生位置に応じてソー
ス領域7S、ドレイン領域7Dあるいはn形のオーバー
フローバリア領域5に流出する。一方、光発生正孔は、
p形の信号蓄積領域6に蓄積される。In the light receiving operation of this imager, first, in the charge accumulation period, for example, the source region 7S is set to the ground potential,
The drain region 7D is set to a positive potential and the gate electrode 3 is set to a negative potential (that is, a low level potential). At this time, when light is incident on each pixel, the photo-generated electrons flow out to the source region 7S, the drain region 7D or the n-type overflow barrier region 5 depending on the generation position. On the other hand, the photogenerated holes are
It is stored in the p-type signal storage region 6.
【0060】この状態を図2(a)のゲート電極3下の
ポテンシャル分布に基づいて説明すると、ゲート電位V
gが低レベルのとき、深さ方向のポテンシャル分布は、
実線aに示すように、n形のオーバーフローバリア領域
5のイオン注入中心位置x2に対応した深さにおいて極
小点p1を有する分布となっている。そのため、この極
小点p1よりも浅い領域では、光発生正孔hがポテンシ
ャルの傾斜に沿って移動し、p形の信号蓄積領域6に光
発生正孔hが蓄積されることになる。This state will be described based on the potential distribution below the gate electrode 3 in FIG. 2A.
When g is low level, the potential distribution in the depth direction is
As shown by the solid line a, the distribution has a minimum point p1 at the depth corresponding to the ion implantation center position x2 of the n-type overflow barrier region 5. Therefore, in the region shallower than the minimum point p1, the photogenerated holes h move along the potential gradient, and the photogenerated holes h are accumulated in the p-type signal accumulating region 6.
【0061】次に、読出し時においては、ゲート電極3
に正電位(即ち、高レベル電位)を印加する。このと
き、p形の信号蓄積領域6に蓄積されている光発生正孔
hの電荷量Qhに応じて、バックゲートの効果が加わ
り、これによりシリコン基板1の表面電荷が変調され、
この変調された表面の電荷量(電子数)Qeによって、
ソース・ドレイン電流が変化し、結果的に光信号正孔h
の電荷量Qhに応じた読み出しが可能となる。Next, at the time of reading, the gate electrode 3
A positive potential (that is, a high level potential) is applied to. At this time, the effect of the back gate is added according to the charge amount Qh of the photo-generated holes h accumulated in the p-type signal accumulation region 6, whereby the surface charge of the silicon substrate 1 is modulated,
By this modulated surface charge amount (number of electrons) Qe,
The source / drain current changes, and as a result, the optical signal hole h
It becomes possible to read out according to the charge amount Qh.
【0062】この状態を図2(b)のゲート電極3下の
ポテンシャル分布に基づいて説明すると、ゲート電位V
gが高レベルのとき、深さ方向のポテンシャル分布は、
実線bに示すように、信号蓄積領域6の表面電位がゲー
ト電位Vgにつられて高くなり、これにより、シリコン
基板1の表面と上記n形のオーバーフローバリア領域5
のイオン注入中心位置x2(極小点p1)との間に極大
点p2が生じた分布となる。This state will be described based on the potential distribution below the gate electrode 3 in FIG. 2B.
When g is at a high level, the potential distribution in the depth direction is
As indicated by the solid line b, the surface potential of the signal storage region 6 becomes higher along with the gate potential Vg, which causes the surface of the silicon substrate 1 and the n-type overflow barrier region 5 described above.
The distribution has a maximum point p2 between the ion implantation center position x2 and the minimum point p1.
【0063】そして、ゲート電位Vgが高レベルとなっ
ているときに、信号蓄積領域6に光発生正孔hが蓄積さ
れている場合には、一点鎖線cで示すようなポテンシャ
ル分布となる。このポテンシャル分布は、上記極大点p
2に対応した位置に同じく極大点p3を有し、n形のオ
ーバーフローバリア領域4のイオン注入中心位置x2
(極小点p1)に対応した位置に極小点p4を有した分
布となる。Then, when the photo-generated holes h are accumulated in the signal accumulating region 6 when the gate potential Vg is at a high level, the potential distribution is as shown by the one-dot chain line c. This potential distribution has the maximum point p
2 also has a maximum point p3 at a position corresponding to 2, and the ion implantation center position x2 of the n-type overflow barrier region 4
The distribution has a minimum point p4 at a position corresponding to (the minimum point p1).
【0064】光発生正孔hは、上記極大点p3に蓄積さ
れることになり、この極大点p3に蓄積される光発生正
孔hの電荷量Qhに応じてシリコン基板1の表面(ゲー
ト電極3下)にチャネルが形成されることになる。The photo-generated holes h are accumulated at the maximum point p3, and the surface (gate electrode) of the silicon substrate 1 is determined according to the charge amount Qh of the photo-generated holes h accumulated at the maximum point p3. Channel 3) will be formed.
【0065】つまり、光発生正孔hの蓄積電荷量Qhに
応じてバックゲートの効果が加わり、表面チャネル内の
電子数Qeを変調することになる。この表面の変調され
た電荷量(電子数)Qeによって、ソース・ドレイン電
流が変化し、結果的に光発生正孔hの電荷量Qhに応じ
た読み出しが可能となる。That is, the effect of the back gate is added according to the accumulated charge amount Qh of the photogenerated holes h, and the number of electrons Qe in the surface channel is modulated. The source / drain current is changed by the modulated charge amount (electron number) Qe of the surface, and as a result, it becomes possible to read out according to the charge amount Qh of the photogenerated hole h.
【0066】次に、この実施例に係る増幅型固体撮像素
子、特にその画素部分の製造方法を図3に基づいて説明
する。なお、図1と対応するものについては同符号を記
す。Next, a method of manufacturing the amplification type solid-state image pickup device according to this embodiment, particularly the pixel portion thereof will be described with reference to FIG. The same reference numerals are given to those corresponding to FIG.
【0067】まず、図3(a)に示すように、低濃度の
p型シリコン基板1に対してp型の不純物、例えばボロ
ン(B)を、注入量=0.3×1012〜3.0×1012
[ions/cm2 ]、注入エネルギー=2[MeV]
でイオン注入してp形の空乏層ストッパ領域4を形成す
る。このとき、シリコン基板1中、空乏層ストッパ領域
4よりも表面側には、不純物濃度が基板濃度とほぼ同じ
であるp形の低濃度領域8が存在することになる。First, as shown in FIG. 3A, a p-type impurity such as boron (B) is injected into the low-concentration p-type silicon substrate 1 by an implantation amount of 0.3 × 10 12 to 3. 0 x 10 12
[Ions / cm 2 ], injection energy = 2 [MeV]
Is ion-implanted to form a p-type depletion layer stopper region 4. At this time, in the silicon substrate 1, a p-type low concentration region 8 having an impurity concentration substantially the same as the substrate concentration exists on the surface side of the depletion layer stopper region 4.
【0068】ここで、シリコン基板1をターゲットとし
た場合において、加速エネルギーが3MeVのときのボ
ロン(B)の飛程Rbは約2.85μmであり、ボロン
(B)は、シリコン基板1の表面から深さx1の位置を
中心に打ち込まれることになる。When the silicon substrate 1 is used as the target, the range Rb of boron (B) when the acceleration energy is 3 MeV is about 2.85 μm, and the boron (B) is the surface of the silicon substrate 1. It is driven centered on the position of depth x1.
【0069】次に、図3(b)に示すように、p型シリ
コン基板1に対して今度はn型の不純物、例えばリン
(P)を、注入量=0.5×1011〜5.0×10
11[ions/cm2 ]、注入エネルギー=2[Me
V]でイオン注入してn形のオーバーフローバリア領域
5を形成する。このとき、シリコン基板1中、オーバー
フローバリア領域5よりも表面側には、不純物濃度が基
板濃度とほぼ同じであるp形の低濃度領域8が存在する
ことになる。Next, as shown in FIG. 3B, an n-type impurity such as phosphorus (P) is injected into the p-type silicon substrate 1 this time, the implantation amount is 0.5 × 10 11 to 5. 0x10
11 [ions / cm 2 ], injection energy = 2 [Me
V] is ion-implanted to form the n-type overflow barrier region 5. At this time, in the silicon substrate 1, a p-type low concentration region 8 having an impurity concentration substantially the same as the substrate concentration exists on the surface side of the overflow barrier region 5.
【0070】ここで、シリコン基板1をターゲットとし
た場合において、加速エネルギーが3MeVのときのリ
ン(P)の飛程Rpは約1.98μmであり、リン
(P)は、シリコン基板1の表面から上記ボロン(B)
が打ち込まれた深さよりも浅い位置x2を中心に打ち込
まれることになる。When the silicon substrate 1 is used as a target, the range Rp of phosphorus (P) when the acceleration energy is 3 MeV is about 1.98 μm, and the phosphorus (P) is the surface of the silicon substrate 1. To the above boron (B)
Will be driven centered on a position x2 that is shallower than the depth at which was driven.
【0071】次に、図3(c)に示すように、p型シリ
コン基板1に対して今度はp型の不純物、例えばリン
(P)を拡散させる。この拡散は、シリコン基板1を炉
(温度800〜1200℃)の中に入れ、必要な不純物
(この場合、ボロン(B))を含んだ不活性ガスを流し
て行なわれる。この拡散処理により、シリコン基板1の
表面における低濃度領域8にp形の信号蓄積領域6が形
成される。Next, as shown in FIG. 3C, a p-type impurity such as phosphorus (P) is diffused into the p-type silicon substrate 1 this time. This diffusion is performed by placing the silicon substrate 1 in a furnace (temperature of 800 to 1200 ° C.) and flowing an inert gas containing necessary impurities (boron (B) in this case). By this diffusion process, the p-type signal storage region 6 is formed in the low concentration region 8 on the surface of the silicon substrate 1.
【0072】その後、図示しないが、上記イオン注入に
よってシリコン基板に生じた結晶欠陥を改善するために
熱処理を行なう。Thereafter, although not shown, a heat treatment is performed to improve the crystal defects generated in the silicon substrate by the above ion implantation.
【0073】そして、図1に示すように、上記各種不純
物拡散領域(p形の空乏層ストッパ領域4,n形のオー
バーフローバリア領域5及びp形の信号蓄積領域6)が
形成されたシリコン基板1上に、例えばSiO2等から
なる絶縁層2を形成した後、全面に多結晶シリコン層あ
るいは高融点金属によるシリサイド層又はポリサイド層
(以下、単に多結晶シリコン層等と記す)を形成する。
その後、この多結晶シリコン層等をパターニングして画
素に対応する箇所に多結晶シリコン層等を残して、該多
結晶シリコン層等によるゲート電極3を形成する。Then, as shown in FIG. 1, the silicon substrate 1 on which the various impurity diffusion regions (p-type depletion layer stopper region 4, n-type overflow barrier region 5 and p-type signal storage region 6) are formed. After forming an insulating layer 2 made of, for example, SiO 2 or the like, a polycrystalline silicon layer or a silicide layer or a polycide layer made of a refractory metal (hereinafter simply referred to as a polycrystalline silicon layer or the like) is formed on the entire surface.
After that, the polycrystalline silicon layer or the like is patterned to leave the polycrystalline silicon layer or the like in the portion corresponding to the pixel, and the gate electrode 3 is formed of the polycrystalline silicon layer or the like.
【0074】次に、上記ゲート電極3をマスクとして、
p形の信号蓄積領域6の表面にn形の不純物、例えばリ
ン(P)をイオン注入して、n形のソース領域7S及び
ドレイン領域7Dを形成する。その後、図示しないが、
絶縁層を介して各種配線層を配線形成し、該配線層が配
線形成される部分にAl層による遮光層並びに全面にパ
ッシベーション膜及び色フィルタ層等を形成することに
より、本実施例に係る固体撮像素子が作製される。Next, using the gate electrode 3 as a mask,
An n-type impurity such as phosphorus (P) is ion-implanted into the surface of the p-type signal storage region 6 to form an n-type source region 7S and drain region 7D. After that, although not shown,
Various wiring layers are formed through an insulating layer, and a light-shielding layer made of an Al layer and a passivation film and a color filter layer are formed on the entire surface of the wiring layer. An image sensor is manufactured.
【0075】このように、上記実施例に係る固体撮像素
子においては、オーバーフローバリア領域5がリン
(P)のイオン注入により形成され、空乏層ストッパ領
域4がボロン(B)のイオン注入により形成されている
ことから、図4(b)に示すように、各領域(空乏層ス
トッパ領域4,オーバーフローバリア領域5及び信号蓄
積領域6)の不純物濃度分布は、イオン注入によって不
純物が打ち込まれた位置x1及びx2並びに拡散中心位
置x3をそれぞれ濃度ピークとする正規分布に近い分布
となり、互いに打ち消し合う成分が少なくなる。As described above, in the solid-state image pickup device according to the above-described embodiment, the overflow barrier region 5 is formed by phosphorus (P) ion implantation, and the depletion layer stopper region 4 is formed by boron (B) ion implantation. Therefore, as shown in FIG. 4B, the impurity concentration distribution of each region (the depletion layer stopper region 4, the overflow barrier region 5, and the signal storage region 6) is the position x1 at which the impurity is implanted by the ion implantation. And x2 and the diffusion center position x3 are distribution peaks close to the normal distribution, and the components canceling each other are reduced.
【0076】従って、図4(a)に示すように、各領域
(空乏層ストッパ領域4,オーバーフローバリア領域5
及び信号蓄積領域6)のキャリア濃度は、不純物濃度分
布の形状に影響されることなく、不純物注入量に対応し
た値となる。その結果、従来のように、長時間の熱処理
によって、基板の深さ方向に熱拡散させて形成させる場
合と異なり、各領域(空乏層ストッパ領域4,オーバー
フローバリア領域5及び信号蓄積領域6)のキャリア濃
度をイオン注入時の注入量にて直接制御することが可能
となる。しかも、各領域のキャリア濃度を、他の領域の
不純物濃度に左右されずにそれぞれ個別にイオン注入量
にて制御することが可能となる。Therefore, as shown in FIG. 4A, each region (depletion layer stopper region 4, overflow barrier region 5)
Also, the carrier concentration of the signal storage region 6) has a value corresponding to the impurity implantation amount without being influenced by the shape of the impurity concentration distribution. As a result, unlike the conventional case where the substrate is formed by thermal diffusion in the depth direction of the substrate by heat treatment for a long time, each region (depletion layer stopper region 4, overflow barrier region 5, and signal storage region 6) is formed. It is possible to directly control the carrier concentration by the implantation amount at the time of ion implantation. In addition, the carrier concentration of each region can be controlled individually by the ion implantation amount without being influenced by the impurity concentration of other regions.
【0077】このことから、オーバーフローバリア領域
5及び空乏層ストッパ領域4の各不純物濃度の制御性が
良好となり、画素として作製した場合の素子特性のばら
つきがほとんどなくなる。As a result, the controllability of the impurity concentrations of the overflow barrier region 5 and the depletion layer stopper region 4 is improved, and there is almost no variation in element characteristics when the device is manufactured as a pixel.
【0078】また、直接リン(P)及びボロン(B)を
イオン注入してそれぞれオーバーフローバリア領域5及
び空乏層ストッパ領域4を形成することから、シリコン
基板1表面の不純物濃度をほぼ基板濃度(低濃度)に近
い値に維持することができ、シリコン基板1の表面に形
成される信号蓄積領域6の不純物濃度を高くしなければ
ならないという不都合を回避することができる。このこ
とは、信号蓄積領域6の不純物濃度を低濃度で制御でき
ることにつながる。Further, since the overflow barrier region 5 and the depletion layer stopper region 4 are formed by directly ion-implanting phosphorus (P) and boron (B), respectively, the impurity concentration on the surface of the silicon substrate 1 is almost the substrate concentration (low). It is possible to maintain the value close to (concentration) and avoid the disadvantage that the impurity concentration of the signal storage region 6 formed on the surface of the silicon substrate 1 must be increased. This leads to control of the impurity concentration of the signal storage region 6 at a low concentration.
【0079】従って、シリコン基板1の表面に形成され
る信号蓄積領域6の不純物濃度分布の制御範囲を広くと
ることができると同時に、プロセス設計の自由度を高め
ることができることになり、信号蓄積領域6のキャリア
濃度分布を設計通りにすることが容易になる。しかも、
電荷読出し時においてバックゲート効果による電荷変調
を良好に行なわせるために、ゲート電極3に印加するゲ
ート電位Vgを高くする必要がなくなるため、駆動電源
電圧の低減化傾向に十分対応できる。Therefore, the control range of the impurity concentration distribution of the signal storage region 6 formed on the surface of the silicon substrate 1 can be widened and, at the same time, the degree of freedom in process design can be increased. It becomes easy to make the carrier concentration distribution of 6 as designed. Moreover,
Since it is not necessary to increase the gate potential Vg applied to the gate electrode 3 in order to favorably perform the charge modulation by the back gate effect at the time of reading the charge, it is possible to sufficiently cope with the reduction tendency of the driving power supply voltage.
【0080】特に、上記空乏層ストッパ領域4の形成に
おいてそのイオン注入源となるp形不純物を、上記オー
バーフローバリア領域5の形成においてそのイオン注入
源となるn形不純物(リン(P))よりもそのイオン注
入の飛程が長い不純物(この実施例においては、ボロン
(B))としているため、このp形不純物(ボロン
(B))とn形不純物(リン(P))を同じ注入エネル
ギーでイオン注入した際、シリコン基板1の表面から深
い位置にp形不純物(ボロン(B))が注入されること
になり、n形不純物(リン(P))は、それよりも浅い
位置に注入されることになる。これにより、p形不純物
(ボロン(B))による空乏層ストッパ領域4は、n形
不純物(リン(P))によるオーバーフローバリア領域
5よりも深い位置に形成されることになる。In particular, the p-type impurity which becomes the ion implantation source in the formation of the depletion layer stopper region 4 is more than the n-type impurity (phosphorus (P)) which becomes the ion implantation source in the formation of the overflow barrier region 5. Since the ion implantation has a long range (boron (B) in this embodiment), the p-type impurity (boron (B)) and the n-type impurity (phosphorus (P)) are implanted with the same implantation energy. When the ions are implanted, the p-type impurity (boron (B)) is implanted at a deep position from the surface of the silicon substrate 1, and the n-type impurity (phosphorus (P)) is implanted at a shallower position than that. Will be. As a result, the depletion layer stopper region 4 due to the p-type impurity (boron (B)) is formed at a position deeper than the overflow barrier region 5 due to the n-type impurity (phosphorus (P)).
【0081】この場合、加速エネルギーが制限されたイ
オン注入装置を用いてもp形不純物(ボロン(B))に
よる空乏層ストッパ領域4をn形不純物(リン(P))
によるオーバーフローバリア領域5よりも深い位置に容
易に形成することが可能となり、イオン注入装置の仕様
変更や特注品を購入しなければならないという問題がな
くなる。これは、イオン注入にかかる製造コストの低廉
化につながり、ひいては、増幅型固体撮像素子を作製す
る場合の全体の製造コストの低廉化に寄与させることが
できる。In this case, the depletion layer stopper region 4 due to the p-type impurity (boron (B)) is used as the n-type impurity (phosphorus (P)) even if an ion implantation apparatus with limited acceleration energy is used.
It is possible to easily form it at a position deeper than the overflow barrier region 5, and there is no problem of changing the specification of the ion implantation apparatus or having to purchase a custom-made product. This leads to a reduction in the manufacturing cost associated with ion implantation, which in turn can contribute to a reduction in the overall manufacturing cost when manufacturing an amplification type solid-state imaging device.
【0082】[0082]
【発明の効果】上述のように、本発明に係る増幅型固体
撮像素子によれば、光電変換部となる各画素が、第1導
電形の半導体基板上に絶縁層を介して形成されたゲート
電極と、上記半導体基板の表面に形成された第2導電形
のソース領域及びドレイン領域とを有して構成される増
幅型固体撮像素子において、上記半導体基板中に形成さ
れる不純物拡散領域のうち、少なくともゲート電極下
が、上記半導体基板の表面から順に、第1導電形の信号
蓄積領域、第2導電形不純物のイオン注入により形成さ
れたオーバーフローバリア領域、第1導電形不純物のイ
オン注入により形成された第1導電形の空乏層ストッパ
領域となるようにしたので、半導体基板に形成される各
種不純物拡散領域の不純物濃度の制御性が良好となり、
画素として作製した場合の素子特性のばらつきを抑える
ことができる。As described above, according to the amplification type solid-state image pickup device of the present invention, each pixel serving as a photoelectric conversion portion is formed on the semiconductor substrate of the first conductivity type through the insulating layer. In an amplification type solid-state imaging device including an electrode and a second conductivity type source region and a drain region formed on the surface of the semiconductor substrate, in an impurity diffusion region formed in the semiconductor substrate, , At least under the gate electrode, in order from the surface of the semiconductor substrate, formed by a signal accumulation region of the first conductivity type, an overflow barrier region formed by ion implantation of impurities of the second conductivity type, and ion implantation of impurities of the first conductivity type. Since the depletion layer stopper region of the first conductivity type is formed as described above, the controllability of the impurity concentration of various impurity diffusion regions formed in the semiconductor substrate is improved,
It is possible to suppress variations in element characteristics when manufactured as pixels.
【0083】しかも、半導体基板の表面に形成される信
号蓄積領域の不純物濃度分布の制御範囲を広くとること
ができ、プロセス設計の自由度を高めることができる。
また、半導体基板の表面に形成される信号蓄積領域の不
純物濃度を低濃度で制御することが可能となり、電荷読
出し時においてバックゲート効果による電荷変調を良好
に行なわせるために、ゲート電極に印加するゲート電位
を高くする必要がなくなり、駆動電源電圧の低減化傾向
に十分対応させることができる。Moreover, the control range of the impurity concentration distribution of the signal storage region formed on the surface of the semiconductor substrate can be widened, and the degree of freedom in process design can be increased.
Further, it becomes possible to control the impurity concentration of the signal storage region formed on the surface of the semiconductor substrate at a low concentration, and in order to favorably perform charge modulation due to the back gate effect during charge reading, it is applied to the gate electrode. It is not necessary to increase the gate potential, and it is possible to sufficiently cope with the tendency of reducing the driving power supply voltage.
【0084】また、本発明に係る増幅型固体撮像素子に
よれば、上記構成において、上記空乏層ストッパ領域の
形成においてそのイオン注入源となる上記第1導電形不
純物を、上記オーバーフローバリア領域の形成において
そのイオン注入源となる上記第2導電形不純物よりもそ
のイオン注入の飛程が長い不純物としたので、加速エネ
ルギーが制限されたイオン注入装置を用いても上記第1
導電形不純物による空乏層ストッパ領域を第2導電形不
純物によるオーバーフローバリア領域よりも深い位置に
容易に形成することが可能となり、イオン注入にかかる
製造コストの低廉化につながり、ひいては、増幅型固体
撮像素子を作製する場合の全体の製造コストの低廉化に
寄与させることができる。Further, according to the amplification type solid-state imaging device of the present invention, in the above structure, the first conductivity type impurity which becomes an ion implantation source in the formation of the depletion layer stopper region is formed in the overflow barrier region. In this case, since the ion implantation range is longer than that of the second conductivity type impurity which is the ion implantation source, even if the ion implantation device with limited acceleration energy is used,
It is possible to easily form the depletion layer stopper region due to the conductivity type impurity at a position deeper than the overflow barrier region due to the second conductivity type impurity, which leads to a reduction in the manufacturing cost for the ion implantation, and thus the amplification type solid-state imaging. This can contribute to the reduction of the overall manufacturing cost when manufacturing the element.
【0085】また、本発明に係る増幅型固体撮像素子の
製造方法によれば、光電変換部となる各画素が、第1導
電形の半導体基板上に絶縁層を介して形成されたゲート
電極と、上記半導体基板の表面に形成された第2導電形
のソース領域及びドレイン領域とを有して構成される増
幅型固体撮像素子の製造方法において、上記半導体基板
の深い位置に第1導電形不純物をイオン注入して、第1
導電形の空乏層ストッパ領域を形成する工程と、上記半
導体基板の上記空乏層ストッパ領域の形成位置よりも浅
い位置に第2導電形不純物をイオン注入して、第2導電
形のオーバーフローバリア領域を形成する工程と、上記
半導体基板の表面に、第1導電形の信号蓄積領域を形成
する工程とを有するようにしたので、半導体基板に形成
される各種不純物拡散領域の不純物濃度の制御性を良好
にすることができ、画素として作製した場合における素
子特性のばらつきを抑えることができる。Further, according to the method for manufacturing an amplification type solid-state image pickup device according to the present invention, each pixel to be a photoelectric conversion portion has a gate electrode formed on the semiconductor substrate of the first conductivity type via an insulating layer. A method for manufacturing an amplification type solid-state imaging device having a source region and a drain region of the second conductivity type formed on the surface of the semiconductor substrate, wherein an impurity of the first conductivity type is provided at a deep position of the semiconductor substrate. Ion implantation, first
A step of forming a conductivity type depletion layer stopper region, and ion implantation of a second conductivity type impurity into the semiconductor substrate at a position shallower than a position where the depletion layer stopper region is formed to form a second conductivity type overflow barrier region. Since the step of forming and the step of forming the signal accumulation region of the first conductivity type on the surface of the semiconductor substrate are included, the controllability of the impurity concentration of various impurity diffusion regions formed in the semiconductor substrate is excellent. Therefore, it is possible to suppress variations in device characteristics when the device is manufactured as a pixel.
【0086】しかも、半導体基板の表面に形成される信
号蓄積領域の不純物濃度分布の制御範囲を広くとること
ができ、プロセス設計の自由度を高めることができる。
そして、半導体基板の表面に形成される信号蓄積領域の
不純物濃度を低濃度で制御することができ、電荷読出し
時においてバックゲート効果による電荷変調を良好に行
なわせるために、ゲート電極に印加するゲート電位を高
くする必要がなくなり、駆動電源電圧の低減化傾向に十
分対応できる増幅型固体撮像素子を容易に作製すること
ができる。Moreover, the control range of the impurity concentration distribution of the signal storage region formed on the surface of the semiconductor substrate can be widened, and the degree of freedom in process design can be increased.
Then, the impurity concentration of the signal storage region formed on the surface of the semiconductor substrate can be controlled at a low concentration, and the gate applied to the gate electrode in order to favorably perform the charge modulation by the back gate effect during charge reading. It is not necessary to increase the potential, and an amplification type solid-state imaging device that can sufficiently cope with the tendency of reducing the driving power supply voltage can be easily manufactured.
【0087】また、本発明に係る増幅型固体撮像素子の
製造方法によれば、上記製造方法において、上記空乏層
ストッパ領域の形成においてそのイオン注入源となる上
記第1導電形不純物として、上記オーバーフローバリア
領域の形成においてそのイオン注入源となる上記第2導
電形不純物よりもそのイオン注入の飛程が長い不純物を
用いるようにしたので、加速エネルギーが制限されたイ
オン注入装置を用いても上記第1導電形不純物による空
乏層ストッパ領域を第2導電形不純物によるオーバーフ
ローバリア領域よりも深い位置に容易に形成することが
可能となり、イオン注入にかかる製造コストの低廉化に
つながり、ひいては、増幅型固体撮像素子を作製する場
合の全体の製造コストの低廉化に寄与させることができ
る。Further, according to the method for manufacturing an amplification type solid-state image pickup device according to the present invention, in the above-mentioned manufacturing method, the overflow as the first conductivity type impurity which becomes an ion implantation source in the formation of the depletion layer stopper region. In forming the barrier region, since an impurity having a longer ion implantation range than that of the second conductivity type impurity serving as an ion implantation source is used, even if an ion implantation apparatus with limited acceleration energy is used, It is possible to easily form the depletion layer stopper region due to the first conductivity type impurity at a position deeper than the overflow barrier region due to the second conductivity type impurity, which leads to a reduction in the manufacturing cost for the ion implantation, and thus an amplification type solid state. This can contribute to a reduction in the overall manufacturing cost when manufacturing the image pickup device.
【図1】本発明に係る増幅型固体撮像素子を基体電荷変
調型イメージャに適用した実施例(以下、単に実施例に
係る固体撮像素子と記す)の構成、特にその画素部分の
構成を示す断面図である。FIG. 1 is a cross-sectional view showing a configuration of an embodiment (hereinafter, simply referred to as a solid-state image pickup device according to the embodiment) in which an amplification type solid-state image pickup device according to the present invention is applied to a substrate charge modulation type imager, particularly a configuration of a pixel portion thereof. It is a figure.
【図2】実施例に係る固体撮像素子の信号蓄積期間及び
信号読出し期間におけるゲート電極下のポテンシャル図
である。FIG. 2 is a potential diagram under a gate electrode during a signal accumulating period and a signal reading period of the solid-state imaging device according to the example.
【図3】実施例に係る固体撮像素子の製造方法を示す工
程図である。FIG. 3 is a process drawing showing the manufacturing method of the solid-state imaging device according to the embodiment.
【図4】実施例に係る固体撮像素子のゲート電極下にお
ける各種不純物拡散領域の深さ方向に対するキャリア濃
度分布及び不純物濃度分布を示す特性図である。FIG. 4 is a characteristic diagram showing a carrier concentration distribution and an impurity concentration distribution in the depth direction of various impurity diffusion regions under the gate electrode of the solid-state imaging device according to the example.
【図5】従来例に係る固体撮像素子の構成、特にその画
素部分の構成を示す断面図である。FIG. 5 is a cross-sectional view showing a configuration of a solid-state imaging device according to a conventional example, particularly a configuration of a pixel portion thereof.
【図6】従来例に係る固体撮像素子の製造方法を示す工
程図(その1)である。FIG. 6 is a process diagram (1) showing a method for manufacturing a solid-state imaging device according to a conventional example.
【図7】従来例に係る固体撮像素子の製造方法を示す工
程図(その2)である。FIG. 7 is a process diagram (2) showing the method for manufacturing the solid-state imaging device according to the conventional example.
【図8】従来例に係る固体撮像素子のゲート電極下にお
ける各種不純物拡散領域の深さ方向に対するキャリア濃
度分布及び不純物濃度分布を示す特性図である。FIG. 8 is a characteristic diagram showing a carrier concentration distribution and an impurity concentration distribution in a depth direction of various impurity diffusion regions under a gate electrode of a solid-state imaging device according to a conventional example.
1 シリコン基板 2 絶縁膜 3 ゲート電極 4 空乏層ストッパ領域 5 オーバーフローバリア領域 6 信号蓄積領域 7S ソース領域 7D ドレイン領域 1 Silicon Substrate 2 Insulating Film 3 Gate Electrode 4 Depletion Layer Stopper Region 5 Overflow Barrier Region 6 Signal Storage Region 7S Source Region 7D Drain Region
Claims (8)
の半導体基板上に絶縁層を介して形成されたゲート電極
と、上記半導体基板の表面に形成された第2導電形のソ
ース領域及びドレイン領域とを有して構成される増幅型
固体撮像素子において、 上記半導体基板中に形成される不純物拡散領域のうち、
少なくともゲート電極下が、上記半導体基板の表面から
順に、第1導電形の信号蓄積領域、第2導電形不純物の
イオン注入により形成されたオーバーフローバリア領
域、第1導電形不純物のイオン注入により形成された第
1導電形の空乏層ストッパ領域を有することを特徴とす
る増幅型固体撮像素子。1. A pixel electrode, which serves as a photoelectric conversion unit, is formed on a semiconductor substrate of a first conductivity type via an insulating layer, and a source of a second conductivity type is formed on the surface of the semiconductor substrate. In an amplification type solid-state imaging device having a region and a drain region, among the impurity diffusion regions formed in the semiconductor substrate,
At least a portion below the gate electrode is formed in order from the surface of the semiconductor substrate by a signal storage region of the first conductivity type, an overflow barrier region formed by ion implantation of impurities of the second conductivity type, and an ion implantation of impurities of the first conductivity type. An amplification type solid-state imaging device having a depletion layer stopper region of the first conductivity type.
バリア領域との間に、不純物濃度が上記信号蓄積領域の
不純物濃度よりも低い第1導電形領域が形成されている
ことを特徴とする請求項1記載の増幅型固体撮像素子。2. A first conductivity type region having an impurity concentration lower than that of the signal storage region is formed between the signal storage region and the overflow barrier region. The amplification type solid-state imaging device described.
そのイオン注入源となる上記第1導電形不純物が、上記
オーバーフローバリア領域の形成においてそのイオン注
入源となる上記第2導電形不純物よりもイオン注入の飛
程が長い不純物であることを特徴とする請求項1又は2
記載の増幅型固体撮像素子。3. The impurity of the first conductivity type, which is an ion implantation source in the formation of the depletion layer stopper region, is more ion-implanted than the impurity of the second conductivity type, which is an ion implantation source in the formation of the overflow barrier region. 3. An impurity having a long range of
The amplification type solid-state imaging device described.
り、上記第1導電形不純物がボロン(B)であることを
特徴とする請求項3記載の増幅型固体撮像素子。4. The amplification type solid-state imaging device according to claim 3, wherein the second conductivity type impurity is phosphorus (P), and the first conductivity type impurity is boron (B).
の半導体基板上に絶縁層を介して形成されたゲート電極
と、上記半導体基板の表面に形成された第2導電形のソ
ース領域及びドレイン領域とを有して構成される増幅型
固体撮像素子の製造方法において、 上記半導体基板の深い位置に第1導電形不純物をイオン
注入して、第1導電形の空乏層ストッパ領域を形成する
工程と、 上記半導体基板の上記空乏層ストッパ領域の形成位置よ
りも浅い位置に第2導電形不純物をイオン注入して、第
2導電形のオーバーフローバリア領域を形成する工程
と、 上記半導体基板の表面に、第1導電形の信号蓄積領域を
形成する工程とを有することを特徴とする増幅型固体撮
像素子の製造方法。5. A pixel electrode, which serves as a photoelectric conversion unit, is formed on a semiconductor substrate of a first conductivity type via an insulating layer, and a source of a second conductivity type is formed on the surface of the semiconductor substrate. A method for manufacturing an amplification type solid-state imaging device having a region and a drain region, wherein a first conductivity type impurity is ion-implanted into a deep position of the semiconductor substrate to form a first conductivity type depletion layer stopper region. Forming a second conductivity type overflow barrier region by ion-implanting a second conductivity type impurity at a position shallower than a position where the depletion layer stopper region is formed in the semiconductor substrate; And a step of forming a signal storage region of the first conductivity type on the surface of the solid-state image pickup device.
そのイオン注入源となる上記第1導電形不純物として、
上記オーバーフローバリア領域の形成においてそのイオ
ン注入源となる上記第2導電形不純物よりもイオン注入
の飛程が長い不純物を用いることを特徴とする請求項5
記載の増幅型固体撮像素子の製造方法。6. The impurity of the first conductivity type which serves as an ion implantation source in the formation of the depletion layer stopper region,
6. An impurity having a longer ion implantation range than the second conductivity type impurity, which serves as an ion implantation source in the formation of the overflow barrier region, is used.
A method for manufacturing the amplification type solid-state imaging device described.
を用い、上記第1導電形不純物としてボロン(B)を用
いることを特徴とする請求項6記載の増幅型固体撮像素
子の製造方法。7. The phosphorus (P) as the second conductivity type impurity
7. The method for manufacturing an amplification type solid-state image pickup device according to claim 6, wherein boron (B) is used as the first conductivity type impurity.
ルギーと上記第2導電形不純物のイオン注入エネルギー
とが同一であることを特徴とする請求項5、6又は7記
載の増幅型固体撮像素子の製造方法。8. The amplification type solid-state imaging device according to claim 5, wherein the ion implantation energy of the first conductivity type impurities and the ion implantation energy of the second conductivity type impurities are the same. Manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6145014A JPH0818024A (en) | 1994-06-27 | 1994-06-27 | Amplification-type solid image pickup element and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6145014A JPH0818024A (en) | 1994-06-27 | 1994-06-27 | Amplification-type solid image pickup element and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0818024A true JPH0818024A (en) | 1996-01-19 |
Family
ID=15375448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6145014A Pending JPH0818024A (en) | 1994-06-27 | 1994-06-27 | Amplification-type solid image pickup element and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0818024A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998002923A2 (en) * | 1996-07-16 | 1998-01-22 | Abb Research Ltd. | DEPLETION REGION STOPPER FOR pn JUNCTION IN SILICON CARBIDE |
KR100280014B1 (en) * | 1996-11-01 | 2001-02-01 | 마찌다 가쯔히꼬 | Amplified photoelectric conversion element, manufacturing method thereof and amplified solid state imaging device |
-
1994
- 1994-06-27 JP JP6145014A patent/JPH0818024A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998002923A2 (en) * | 1996-07-16 | 1998-01-22 | Abb Research Ltd. | DEPLETION REGION STOPPER FOR pn JUNCTION IN SILICON CARBIDE |
KR100280014B1 (en) * | 1996-11-01 | 2001-02-01 | 마찌다 가쯔히꼬 | Amplified photoelectric conversion element, manufacturing method thereof and amplified solid state imaging device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7705373B2 (en) | Solid state image pickup device and manufacturing method therefor | |
JP3177514B2 (en) | Solid-state image sensor | |
US7488617B2 (en) | CMOS image sensor and method for manufacturing the same | |
US6504195B2 (en) | Alternate method for photodiode formation in CMOS image sensors | |
JPH11126893A (en) | Solid-state image-pickup element and manufacture thereof | |
US6351003B1 (en) | Solid-state imaging device and manufacturing method therefor | |
US7432543B2 (en) | Image sensor pixel having photodiode with indium pinning layer | |
JP2003101004A (en) | Solid-state image pickup device and manufacturing method therefor | |
KR20050038034A (en) | Image sensor, camera system comprising the image sensor and method of manufacturing such a device | |
JPH0818024A (en) | Amplification-type solid image pickup element and its manufacturing method | |
KR100748318B1 (en) | Image sensor and method for fabricating the same | |
JP4561328B2 (en) | Solid-state imaging device and manufacturing method thereof | |
KR20040058697A (en) | CMOS image sensor with curing photo diode's surface defects and method for fabricating thereof | |
JPH04218966A (en) | Solid state pickup device and fabrication and driving thereof | |
JPH08153866A (en) | Solid-state image sensing element and manufacture thereof | |
JP2004063498A (en) | Mos type solid state imaging device and method of manufacturing the same | |
KR100741881B1 (en) | Transistor of semiconductor CMOS image sensor and method of manufacturing the same | |
JP3320589B2 (en) | Solid-state imaging device and method of manufacturing the same | |
KR20040058739A (en) | Fabricating method of CMOS image sensor | |
JP2006147757A (en) | Solid state imaging device and its manufacturing method | |
JP2001102557A (en) | Solid-state image pickup device and manufacturing method therefor | |
JP2005209673A (en) | Photoelectric converter, method of manufucturing the same, and solid state imaging device | |
JPH01211966A (en) | Solid-state sensing element and manufacture thereof | |
JP2007142035A (en) | Solid state imaging device and manufacturing method thereof | |
JP2574304B2 (en) | Method for manufacturing solid-state imaging device |