JPH0817805A - Semiconductor manufacturing device - Google Patents
Semiconductor manufacturing deviceInfo
- Publication number
- JPH0817805A JPH0817805A JP16899294A JP16899294A JPH0817805A JP H0817805 A JPH0817805 A JP H0817805A JP 16899294 A JP16899294 A JP 16899294A JP 16899294 A JP16899294 A JP 16899294A JP H0817805 A JPH0817805 A JP H0817805A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- silicon oxide
- oxide film
- electrode
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体製造装置に関
し、特にエッチング装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus, and more particularly to an etching apparatus.
【０００２】[0002]
【従来の技術】近年、半導体素子の微細化に伴って、素
子を構成する薄膜の膜厚（縦方向）に比べ、素子の寸法
（横方向）の縮小が顕著になってきている。その結果、
素子表面の段差が増大し、半導体素子製造に最も重要な
フォトリソグラフィ技術において焦点深度の余裕度が確
保できなくなったり、段差部に配線層のエッチング残り
を生じて素子の製造歩留りが悪化する等の問題が生じて
いる。2. Description of the Related Art In recent years, with the miniaturization of semiconductor elements, the reduction in the dimension (horizontal direction) of the element has become remarkable as compared with the film thickness (vertical direction) of the thin film forming the element. as a result,
The step height of the element surface increases, it becomes impossible to secure the depth of focus margin in the photolithography technology, which is the most important for semiconductor element manufacturing, and the etching yield of the wiring layer is generated in the step portion, which deteriorates the manufacturing yield of the element. There is a problem.
【０００３】そこで、素子表面の段差を軽減するために
平坦化技術がクローズアップされている。平坦化の方法
としては幾つかの技術が提案されており、最も簡便で有
効な方法として、フォトレジスト膜による平坦化技術
（エッチバック法）がある。Therefore, a flattening technique has been focused on in order to reduce the step difference on the device surface. Several techniques have been proposed as a planarization method, and the most simple and effective method is a planarization technique using a photoresist film (etchback method).
【０００４】フォトレジスト膜による平坦化技術では、
シリコン酸化膜で覆われた半導体基板上にフォトレジス
トを塗布し、その後にフォトレジスト及びシリコン酸化
膜のエッチング速度比（選択比）が１となるようにし
て、シリコン酸化膜の表面が平坦になるまでエッチバッ
クを行う。In the flattening technique using a photoresist film,
A photoresist is applied on a semiconductor substrate covered with a silicon oxide film, and then the etching rate ratio (selection ratio) of the photoresist and the silicon oxide film becomes 1 so that the surface of the silicon oxide film becomes flat. Etch back up.
【０００５】[0005]
【発明が解決しようとする課題】しかし、上述のフォト
レジスト膜による平坦化技術では、エッチバック開始直
後にフォトレジストのみをエッチバックし、フォトレジ
スト膜厚が一番薄い段差上部のシリコン酸化膜が露出し
た後はフォトレジスト及びシリコン酸化膜の両方をエッ
チバックし、エッチバックの最後ではシリコン酸化膜の
みをエッチバックすることになる。また、このとき、プ
ラズマ中にはエッチング反応によって生成された反応生
成物が供給される。一方、エッチング選択比は、プラズ
マ中のラジカル粒子と、半導体基板に入射する正イオン
とに依存することが知られており、特にフォトレジスト
は有機物質であることから、そのエッチング速度はプラ
ズマ中の酸素又は酸素ラジカルの分圧に強く依存する。However, in the above-described flattening technique using the photoresist film, only the photoresist is etched back immediately after the start of etching back, and the silicon oxide film on the step having the smallest photoresist film thickness is formed. After the exposure, both the photoresist and the silicon oxide film are etched back, and only the silicon oxide film is etched back at the end of the etch back. At this time, the reaction product generated by the etching reaction is supplied into the plasma. On the other hand, it is known that the etching selectivity depends on the radical particles in the plasma and the positive ions incident on the semiconductor substrate. Particularly, since the photoresist is an organic substance, its etching rate is It strongly depends on the partial pressure of oxygen or oxygen radicals.
【０００６】従って、フォトレジスト膜厚が一番薄い段
差上部のシリコン酸化膜が露出し、フォトレジスト及び
シリコン酸化膜の両方をエッチバックすると、プラズマ
中にシリコン酸化膜の反応生成物である酸素や酸化物が
供給される。この結果、これらの反応生成物がフォトレ
ジストと反応し、フォトレジストのエッチング速度がシ
リコン酸化膜に比べて増大し、所望の平坦化形状が得ら
れなくなるという問題があった。Therefore, when the silicon oxide film above the step having the thinnest photoresist film thickness is exposed and both the photoresist and the silicon oxide film are etched back, oxygen and reaction products of the silicon oxide film are generated in the plasma. Oxide is supplied. As a result, there is a problem that these reaction products react with the photoresist, the etching rate of the photoresist increases as compared with the silicon oxide film, and the desired flattened shape cannot be obtained.
【０００７】そこで、本発明の目的は、フォトレジスト
とシリコン酸化膜とを同時にエッチングする際に、シリ
コン酸化膜からの反応生成物の影響を回避してフォトレ
ジストとシリコン酸化膜とを常にエッチング選択比１で
エッチングすることのできる半導体製造装置を提供する
ことである。Therefore, an object of the present invention is to always select etching between the photoresist and the silicon oxide film while avoiding the influence of reaction products from the silicon oxide film when etching the photoresist and the silicon oxide film at the same time. An object of the present invention is to provide a semiconductor manufacturing apparatus capable of etching at a ratio of 1.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体製造装置は、第１の高周波電源に接
続された基板載置用電極及びこれと平行に設置された対
向電極を処理室内に有し、上記基板載置用電極と上記対
向電極との間に生成された反応性ガスプラズマによって
上記基板載置用電極上に載置された基板をドライエッチ
ングする半導体製造装置において、上記基板載置用電極
の近傍に配置されており、且つ、少なくとも炭素を含有
する膜で覆われた互いに対向する一対の電極と、上記一
対の電極間に高周波電圧を印加する第２の高周波電源
と、上記処理室内の炭素系ガスの発光スペクトルを検出
する発光スペクトル検出器と、上記発光スペクトル検出
器のデータを基に上記第２の高周波電源のスイッチを開
閉するスイッチング手段とを具備する。In order to achieve the above object, a semiconductor manufacturing apparatus of the present invention comprises a substrate mounting electrode connected to a first high frequency power source and a counter electrode arranged in parallel therewith. In a semiconductor manufacturing apparatus having in the processing chamber, dry etching a substrate mounted on the substrate mounting electrode by the reactive gas plasma generated between the substrate mounting electrode and the counter electrode, A second high-frequency power source that is disposed in the vicinity of the substrate mounting electrode and that is opposed to each other and that is covered with a film containing at least carbon and that applies a high-frequency voltage between the pair of electrodes. And an emission spectrum detector for detecting an emission spectrum of the carbon-based gas in the processing chamber, and switching for opening and closing the switch of the second high frequency power source based on the data of the emission spectrum detector. ; And a stage.
【０００９】[0009]
【作用】本発明では、プラズマ生成のための高周波電源
とは異なる高周波電源に接続された一対の電極を樹脂膜
等の炭素を含有する膜で被覆することによって、シリコ
ン酸化膜のエッチングを開始したときにエッチングガス
とは独立して有機物をドライエッチングプラズマ中に供
給する。また、シリコン酸化膜のエッチング面積の増加
に伴って高周波電源の出力を増大させ、プラズマ中の有
機成分を増大させる。In the present invention, etching of the silicon oxide film is started by coating a pair of electrodes connected to a high frequency power source different from the high frequency power source for plasma generation with a film containing carbon such as a resin film. At times, organic substances are supplied into the dry etching plasma independently of the etching gas. In addition, the output of the high frequency power source is increased as the etching area of the silicon oxide film is increased, and the organic components in the plasma are increased.
【００１０】即ち、電極に印加された高周波電位により
樹脂膜からプラズマ中に供給される有機物がシリコン酸
化膜から供給される酸素及び酸化物と反応してＣＯ又は
ＣＯ2 となるので、シリコン酸化膜から供給される酸素
及び酸化物がフォトレジストと反応する確率が著しく減
少する。従って、フォトレジストのエッチング速度の増
大を抑制できるので、エッチング選択比を１に維持する
ことができる。That is, since the organic substances supplied from the resin film into the plasma by the high frequency potential applied to the electrodes react with oxygen and oxide supplied from the silicon oxide film to form CO or CO 2 , the silicon oxide film is formed. The probability that oxygen and oxides supplied from the reactor will react with the photoresist is significantly reduced. Therefore, an increase in the etching rate of the photoresist can be suppressed, and the etching selection ratio can be maintained at 1.
【００１１】[0011]
【実施例】以下、本発明の実施例を図面を参照して説明
する。Embodiments of the present invention will be described below with reference to the drawings.
【００１２】図１に、本実施例のプラズマエッチング装
置の概略を示す。図１のプラズマエッチング装置は、真
空処理室１１内に、プラズマ生成のための高周波電源６
に接続された上部電極１、上部電極１と平行に対向する
下部電極２、並びに、プラズマ生成とは別に独立した例
えば周波数２ＭＨｚ以下の高周波電源５に接続された第
１の電極３及び第２の電極４の４つの電極を有してい
る。下部電極２上には、半導体基板７が載置されてい
る。尚、第２の電極４は第１の電極３と平行に対向して
いるが、これらは、半導体基板７を取り囲むように一体
の円筒型としてもよい。また、第１の電極３及び第２の
電極４は、下部電極２の近傍に配置されているが、上部
電極１の近傍に配置してもよい。FIG. 1 schematically shows the plasma etching apparatus of this embodiment. The plasma etching apparatus of FIG. 1 includes a high frequency power source 6 for generating plasma in a vacuum processing chamber 11.
Connected to the upper electrode 1, a lower electrode 2 facing in parallel with the upper electrode 1, and a first electrode 3 and a second electrode connected to a high frequency power source 5 having a frequency of 2 MHz or less, which is independent of plasma generation. It has four electrodes, electrode 4. A semiconductor substrate 7 is placed on the lower electrode 2. The second electrode 4 is opposed to the first electrode 3 in parallel, but they may be integrally formed in a cylindrical shape so as to surround the semiconductor substrate 7. Although the first electrode 3 and the second electrode 4 are arranged near the lower electrode 2, they may be arranged near the upper electrode 1.
【００１３】第１の電極３及び第２の電極４の表面のプ
ラズマ接触部は、高分子有機化合物からなる樹脂膜８で
夫々被覆されている。尚、樹脂膜８は、第１の電極３及
び第２の電極４の表面を覆わなくてもよく、これら電極
３、４の間に格子構造やハニカム構造の樹脂膜板を介す
るようにしてもよく、樹脂棒を介するようにしてもよ
い。また、樹脂膜８を構成する樹脂の成分は、炭素を含
有するものであればよく、フォトレジスト膜でもよい。The plasma contact portions on the surfaces of the first electrode 3 and the second electrode 4 are each covered with a resin film 8 made of a high molecular organic compound. The resin film 8 may not cover the surfaces of the first electrode 3 and the second electrode 4, and a resin film plate having a lattice structure or a honeycomb structure may be interposed between the electrodes 3 and 4. Of course, a resin rod may be used. Further, the component of the resin forming the resin film 8 may be one containing carbon, and may be a photoresist film.
【００１４】検知器１０は、プラズマ中のＣＯ又はＣＯ
2 等の炭素ガスの発光スペクトルを検知する。制御器１
２は、検知器１０によって検知されたＣＯ又はＣＯ2 等
の発光スペクトルの発光レベルに応じて、例えば高周波
電源５のスイッチを開閉することによって高周波電源５
の出力を変化させる機能を有する。また、高周波電源
５、６は夫々接地されている。The detector 10 uses CO or CO in the plasma.
Detect the emission spectrum of carbon gas such as 2 . Controller 1
The high frequency power source 5 is provided by opening / closing a switch of the high frequency power source 5, for example, according to the emission level of the emission spectrum of CO or CO 2 detected by the detector 10.
Has the function of changing the output of. The high frequency power supplies 5 and 6 are grounded.
【００１５】次に、図１に示すプラズマエッチング装置
を用いて、フォトレジスト膜による平坦化を行う方法を
図１及び図２を参照して説明する。Next, a method of planarizing with a photoresist film using the plasma etching apparatus shown in FIG. 1 will be described with reference to FIGS. 1 and 2.
【００１６】まず、図２（ａ）に示すように、半導体基
板２１上に、所望形状の導電膜２２ａ、２２ｂを形成し
た後、導電膜２２ａ、２２ｂの全体が覆われるようにシ
リコン酸化膜２３を全面に成膜する。この段階では、シ
リコン酸化膜２３の表面には、導電膜２２ａ、２２ｂの
膜厚に起因する段差形状が残っている。しかる後、全面
にフォトレジスト２４を回転塗布し、半導体基板７を図
１に示すドライエッチング装置の下部電極２上に載置す
る。First, as shown in FIG. 2A, after the conductive films 22a and 22b having a desired shape are formed on the semiconductor substrate 21, the silicon oxide film 23 is covered so that the conductive films 22a and 22b are entirely covered. Is formed on the entire surface. At this stage, a step shape due to the film thickness of the conductive films 22a and 22b remains on the surface of the silicon oxide film 23. Thereafter, the photoresist 24 is spin-coated on the entire surface, and the semiconductor substrate 7 is placed on the lower electrode 2 of the dry etching apparatus shown in FIG.
【００１７】次に、図２（ｂ）に示すように、図示しな
いガス供給システムからＡｒ、ＣＨＦ3 及びＣＦ4 を装
置内に導入し、真空ポンプ（図示せず）を用いて真空処
理室１１内を圧力０．５Ｔｏｒｒに維持する。そして、
高周波電源６にパワー密度３Ｗ／ｃｍ2 の高周波を印加
してエッチングプラズマを形成する。さらに、検知器１
０を作動させ、処理室１１内でのＣＯ又はＣＯ2 等の発
光スペクトルの検出を開始し、フォトレジスト２４のエ
ッチバックを始める。すると、所定時間後、フォトレジ
スト膜厚が一番薄い段差上部のシリコン酸化膜２３が表
面に露出する。Next, as shown in FIG. 2B, Ar, CHF 3 and CF 4 are introduced into the apparatus from a gas supply system (not shown), and a vacuum processing chamber 11 using a vacuum pump (not shown). The inside pressure is maintained at 0.5 Torr. And
A high frequency having a power density of 3 W / cm 2 is applied to the high frequency power source 6 to form etching plasma. Furthermore, the detector 1
0 is started to start detection of emission spectrum of CO, CO 2 or the like in the processing chamber 11, and etching back of the photoresist 24 is started. Then, after a predetermined time, the silicon oxide film 23 above the step having the smallest photoresist film thickness is exposed on the surface.
【００１８】次に、図２（ｃ）に示すように、引き続い
て、フォトレジスト２４及びシリコン酸化膜２３の両方
をエッチバックする。このとき、プラズマ中にはシリコ
ン酸化膜２３の反応生成物である酸素や酸化物が供給さ
れるようになる。この供給された酸素や酸化物は、エッ
チングガスに含まれる炭素やフォトレジスト２４の反応
生成物である炭素と反応し、その結果、プラズマ中にＣ
ＯやＣＯ2 が生成される。そして、この生成されたＣＯ
やＣＯ2 の発光スペクトルが検知器１０によって観察さ
れるようになる。Next, as shown in FIG. 2C, subsequently, both the photoresist 24 and the silicon oxide film 23 are etched back. At this time, oxygen and oxide, which are reaction products of the silicon oxide film 23, are supplied into the plasma. The supplied oxygen and oxide react with carbon contained in the etching gas and carbon which is a reaction product of the photoresist 24, and as a result, C in the plasma.
O and CO 2 are produced. And this generated CO
The emission spectrum of CO 2 and CO 2 will be observed by the detector 10.
【００１９】検知器１０はＣＯやＣＯ2 の発光スペクト
ルの検知信号を制御器１２に送る。制御器１２は、高周
波電源５を起動させ、第１の電極３及び第２の電極４に
パワー密度０．５Ｗ／ｃｍ2 を印加する。これにより、
プラズマ中の正イオンは高周波電源５が負電圧のときに
第１の電極３及び第２の電極４に入射し、第１の電極３
及び第２の電極４を被覆している樹脂膜８をスパッタリ
ングするようになる。この結果、樹脂膜８を構成してい
る炭素又は炭素化合物がプラズマ中に放出されてプラズ
マ中の炭素成分が増加し、その炭素又は炭素成分がシリ
コン酸化膜２３の反応生成物である酸素や酸化物と反応
し、ＣＯ又はＣＯ2 となる。従って、シリコン酸化膜２
３から供給される酸素及び酸化物がフォトレジスト２４
と反応する確率が著しく減少し、フォトレジスト２４の
エッチング速度がシリコン酸化膜２３のエッチング速度
に比べて増加することがない。The detector 10 sends a detection signal of the emission spectrum of CO or CO 2 to the controller 12. The controller 12 activates the high frequency power supply 5 and applies a power density of 0.5 W / cm 2 to the first electrode 3 and the second electrode 4. This allows
The positive ions in the plasma enter the first electrode 3 and the second electrode 4 when the high frequency power supply 5 has a negative voltage, and
Then, the resin film 8 covering the second electrode 4 is sputtered. As a result, the carbon or carbon compound forming the resin film 8 is released into the plasma, and the carbon component in the plasma increases, and the carbon or carbon component is oxygen or oxidation that is a reaction product of the silicon oxide film 23. Reacts with substances to form CO or CO 2 . Therefore, the silicon oxide film 2
Oxygen and oxide supplied from the photoresist 3
The reaction rate of the photoresist 24 is significantly reduced, and the etching rate of the photoresist 24 does not increase as compared with the etching rate of the silicon oxide film 23.
【００２０】さらに、エッチバックの進行とともに被エ
ッチング面積はフォトレジスト２４主体からシリコン酸
化膜２３主体に移ってくる。そして、この被エッチング
面積比の変化に伴って検知器１０で検知されるＣＯやＣ
Ｏ2 の発光スペクトル等の発光レベルが増加する。制御
器１２は、この発光レベルの増加に応じて、それに見合
った分だけ高周波電源５の出力を増加させ、樹脂膜８か
ら放出されるプラズマ中の炭素又は炭素成分を増加させ
る。その結果、エッチバックの進行とともにシリコン酸
化膜２３の反応生成物である酸素や酸化物の供給が増大
しても、フォトレジスト２４のエッチング速度が増大す
ることがなくなる。従って、フォトレジスト２４のエッ
チング速度を一定に、即ち、フォトレジスト２４とシリ
コン酸化膜２３のエッチング選択比を１のままに保つこ
とができる。Further, as the etching back progresses, the area to be etched moves from the photoresist 24 main body to the silicon oxide film 23 main body. Then, CO and C detected by the detector 10 in accordance with the change in the etched area ratio.
The emission level such as the emission spectrum of O 2 increases. The controller 12 increases the output of the high-frequency power source 5 by an amount commensurate with the increase in the emission level, and increases carbon or carbon components in the plasma emitted from the resin film 8. As a result, the etching rate of the photoresist 24 does not increase even if the supply of oxygen or oxide, which is a reaction product of the silicon oxide film 23, increases as the etching back progresses. Therefore, the etching rate of the photoresist 24 can be kept constant, that is, the etching selection ratio between the photoresist 24 and the silicon oxide film 23 can be kept at 1.
【００２１】次に、図２（ｄ）に示すように、全面にシ
リコン酸化膜２３が露出した段階でエッチングを停止す
る。このとき、シリコン酸化膜２３とフォトレジスト２
４のエッチング選択比が１に維持されていたので、シリ
コン酸化膜２３の表面は略平坦になっている。Next, as shown in FIG. 2D, the etching is stopped when the silicon oxide film 23 is exposed on the entire surface. At this time, the silicon oxide film 23 and the photoresist 2
Since the etching selection ratio of No. 4 was maintained at 1, the surface of the silicon oxide film 23 was substantially flat.
【００２２】[0022]
【発明の効果】本発明によれば、樹脂膜からプラズマ中
に供給される有機物がシリコン酸化膜から供給される酸
素及び酸化物と反応してＣＯ又はＣＯ2 となるので、シ
リコン酸化膜から供給される酸素及び酸化物がフォトレ
ジストと反応する確率が著しく減少する。従って、フォ
トレジストのエッチング速度の増大を抑制でき、フォト
レジストとシリコン酸化膜とのエッチング選択比を常に
１に維持したままエッチバックができるので、表面を確
実に平坦化することができる。よって、後に形成される
配線等の断線を防止でき、高い信頼性の半導体装置を製
造することが可能になる。According to the present invention, the organic substance supplied from the resin film into the plasma reacts with oxygen and oxide supplied from the silicon oxide film to form CO or CO 2. The probability that the oxygen and oxides that have reacted with the photoresist will be significantly reduced. Therefore, an increase in the etching rate of the photoresist can be suppressed, and the etching back can be performed while the etching selection ratio between the photoresist and the silicon oxide film is always maintained at 1. Therefore, the surface can be surely flattened. Therefore, it is possible to prevent disconnection of wirings and the like that will be formed later, and it is possible to manufacture a highly reliable semiconductor device.
【図１】本発明の実施例の半導体製造装置の概略図であ
る。FIG. 1 is a schematic diagram of a semiconductor manufacturing apparatus according to an embodiment of the present invention.
【図２】図１の装置によりエッチングを行う方法を工程
順に示した断面図である。2A to 2D are cross-sectional views showing a method of performing etching by the apparatus of FIG. 1 in order of steps.
１ 上部電極 ２ 下部電極 ３ 第１の電極 ４ 第２の電極 ５、６ 高周波電源 ７、２１ 半導体基板 ８ 樹脂膜 １０ 検知器 １２ 制御器 ２２ａ、２２ｂ 導電膜 ２３ シリコン酸化膜 ２４ フォトレジスト 1 Upper Electrode 2 Lower Electrode 3 First Electrode 4 Second Electrode 5 and 6 High Frequency Power Supply 7 and 21 Semiconductor Substrate 8 Resin Film 10 Detector 12 Controller 22a and 22b Conductive Film 23 Silicon Oxide Film 24 Photoresist
Claims (1)
用電極及びこれと平行に設置された対向電極を処理室内
に有し、上記基板載置用電極と上記対向電極との間に生
成された反応性ガスプラズマによって上記基板載置用電
極上に載置された基板をドライエッチングする半導体製
造装置において、 上記基板載置用電極の近傍に配置されており、且つ、少
なくとも炭素を含有する膜で覆われた互いに対向する一
対の電極と、 上記一対の電極間に高周波電圧を印加する第２の高周波
電源と、 上記処理室内の炭素系ガスの発光スペクトルを検出する
発光スペクトル検出器と、 上記発光スペクトル検出器のデータを基に上記第２の高
周波電源のスイッチを開閉するスイッチング手段とを具
備することを特徴とする半導体製造装置。1. A substrate mounting electrode connected to a first high frequency power source and a counter electrode arranged in parallel with the substrate mounting electrode are provided in a processing chamber, and between the substrate mounting electrode and the counter electrode. In a semiconductor manufacturing apparatus for dry etching a substrate placed on the substrate mounting electrode by the generated reactive gas plasma, the semiconductor manufacturing device is arranged in the vicinity of the substrate mounting electrode, and contains at least carbon. A pair of electrodes facing each other covered with a film, a second high frequency power source for applying a high frequency voltage between the pair of electrodes, and an emission spectrum detector for detecting an emission spectrum of the carbon-based gas in the processing chamber. And a switching means for opening and closing a switch of the second high frequency power source based on the data of the emission spectrum detector.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16899294A JPH0817805A (en) | 1994-06-28 | 1994-06-28 | Semiconductor manufacturing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16899294A JPH0817805A (en) | 1994-06-28 | 1994-06-28 | Semiconductor manufacturing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0817805A true JPH0817805A (en) | 1996-01-19 |
Family
ID=15878352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16899294A Withdrawn JPH0817805A (en) | 1994-06-28 | 1994-06-28 | Semiconductor manufacturing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817805A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11145118A (en) * | 1997-11-06 | 1999-05-28 | Nec Corp | Method and apparatus for etching |
| JPH11195644A (en) * | 1997-07-22 | 1999-07-21 | Matsushita Electron Corp | Manufacturing equipment and method of semiconductor device |
| US6927173B2 (en) | 1996-04-26 | 2005-08-09 | Renesas Technology Corp. | Plasma processing method |
| JP2005259805A (en) * | 2004-03-09 | 2005-09-22 | Hitachi High-Technologies Corp | Plasma etching system and method |
| WO2011158469A1 (en) * | 2010-06-16 | 2011-12-22 | 株式会社アルバック | Substrate etching method and method for manufacturing sapphire substrate |
-
1994
- 1994-06-28 JP JP16899294A patent/JPH0817805A/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6927173B2 (en) | 1996-04-26 | 2005-08-09 | Renesas Technology Corp. | Plasma processing method |
| KR100511803B1 (en) * | 1996-04-26 | 2005-11-16 | 가부시끼가이샤 히다치 세이사꾸쇼 | Manufacturing method of semiconductor device |
| JPH11195644A (en) * | 1997-07-22 | 1999-07-21 | Matsushita Electron Corp | Manufacturing equipment and method of semiconductor device |
| JPH11145118A (en) * | 1997-11-06 | 1999-05-28 | Nec Corp | Method and apparatus for etching |
| JP2005259805A (en) * | 2004-03-09 | 2005-09-22 | Hitachi High-Technologies Corp | Plasma etching system and method |
| WO2011158469A1 (en) * | 2010-06-16 | 2011-12-22 | 株式会社アルバック | Substrate etching method and method for manufacturing sapphire substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101209535B1 (en) | etch profile control | |
| US20050061447A1 (en) | Plasma etching apparatus | |
| KR101414307B1 (en) | Method and apparatus for providing mask in semiconductor processing | |
| US8263499B2 (en) | Plasma processing method and computer readable storage medium | |
| US7381653B2 (en) | Plasma processing method | |
| KR20150018592A (en) | Hardmask open and etch profile control with hardmask open | |
| JPH0336300B2 (en) | ||
| US6831018B2 (en) | Method for fabricating semiconductor device | |
| KR20070037647A (en) | Method for stripping photoresist from etched wafer | |
| US20120129278A1 (en) | Dry etching method | |
| US20040256357A1 (en) | Methods of etching photoresist on substrates | |
| WO2002103773A1 (en) | Dry-etcching method | |
| US20040063328A1 (en) | Method of etching shaped features on a substrate | |
| KR20070045082A (en) | Dry etching method | |
| JPH0817805A (en) | Semiconductor manufacturing device | |
| KR100557843B1 (en) | Dry developing method | |
| CN1203442A (en) | Process and apparatus for dry-etching semiconductor layer | |
| US20020011462A1 (en) | Method of processing organic antireflection layers | |
| Khare et al. | CH4/H2/Ar/Cl2 electron cyclotron resonance plasma etching of via holes for InP‐based microwave devices | |
| JPH0797578B2 (en) | Method for flattening surface of semiconductor device | |
| KR20060020621A (en) | Method providing an improved bi-layer photoresist pattern | |
| US5230771A (en) | Plasma etching indium tin oxide using a deposited silicon nitride mask | |
| JP2950110B2 (en) | Plasma etching method | |
| US5509995A (en) | Process for anisotropically etching semiconductor material | |
| US6596625B2 (en) | Method and device for producing a metal/metal contact in a multilayer metallization of an integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |