JPH081734B2 - Disc playback device - Google Patents

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は,2チヤンネルのデイジタルオーデイオ信号
が記録されるデイジタルデイスクを用い，この２チヤン
ネルのデイジタルオーデイオ信号以外のデイジタルデー
タを記憶するようにしたデイスク再生装置に関する。DETAILED DESCRIPTION OF THE INVENTION "Industrial field of application" The present invention uses a digital disk in which a 2-channel digital audio signal is recorded, and stores digital data other than the 2-channel digital audio signal. Disc playback device

「背景技術とその問題点」 光学式のデイジタルオーデイオデイスク（コンパクト
デイスクと称される）を用いたシステムは，高品質のス
テレオ音楽を再生できるデイスクシステムである。この
デイスクシステムによつて，プレーヤーの構成を大幅に
変更せずに，ステレオ音楽以外に，文字を表わすデー
タ，表示用データ，プログラムのデータなどのデイジタ
ルデータを再生できれば，表示装置を付加することによ
つてグラフイツクスによる図表，統計や，スチル画像に
よる図鑑などの視覚的情報の再生装置や，ビデオゲーム
装置を実現することができ，コンパクトデイスクシステ
ムの応用範囲を広げることができる。現行のコンパクト
デイスクのデータ記憶容量は，約500Mバイトあり，従来
のフレキシブルデイスクの記憶容量よりかなり大きい利
点を有している。“Background Technology and Its Problems” A system that uses an optical digital audio disc (called a compact disc) is a disc system that can reproduce high-quality stereo music. If this disk system can reproduce not only stereo music but also digital data such as character data, display data, and program data without changing the configuration of the player drastically, a display device will be added. Therefore, it is possible to realize a device for reproducing visual information such as charts and statistics by graphic images, a picture book by still images, and a video game device, and it is possible to expand the application range of the compact disk system. The current compact disk has a data storage capacity of about 500 Mbytes, which is an advantage over the conventional flexible disk storage capacity.

一方，コンパクトデイスクは，オーデイオ信号の再生
を考えているために，デイスク上のデータの頭出しは，
音楽の曲単位や，楽節単位のように比較的大きい単位で
あつた。しかし，記憶装置としては,128バイトから10K
バイト程度のより細かい単位でデータの読出しを行なえ
ることが必要である。On the other hand, the compact disc is considering reproduction of the audio signal, and therefore the data at the beginning of the disc cannot be found.
It was a relatively large unit such as a song unit of music or a passage unit. However, as a storage device, 128 bytes to 10K
It is necessary to be able to read data in smaller units such as bytes.

また，音楽信号の場合は，頭出しの精度は，聴感上問
題とならない範囲で低くて良い。したがつて，コンパク
トデイスクからの再生信号から分離されたメインチヤン
ネルのオーデイオデータは，一旦バツフアメモリに書込
まれ，エラー訂正の処理に委ねられると共に，データ中
の時間軸変動が除去される。しかしながら，サブコーデ
イング信号は，上述のように，厳しい頭出しの精度を要
求されないので，構成のローコスト化のために，時間軸
変動の除去がなされない。したがつて，コンパクトデイ
スク再生装置をデータメモリとして使用しようとする
と，サブコーデイング信号によつて正確にリードアドレ
スを指定することができない問題点があつた。Also, in the case of a music signal, the cueing accuracy may be low as long as it does not cause a hearing problem. Therefore, the audio data of the main channel separated from the reproduced signal from the compact disc is once written in the buffer memory and subjected to error correction processing, and the time base fluctuation in the data is removed. However, as described above, the sub-coding signal does not require strict cueing accuracy, and thus the time-axis fluctuation is not removed for cost reduction of the configuration. Therefore, when the compact disk reproducing device is used as a data memory, there is a problem that the read address cannot be accurately specified by the sub-coding signal.

「発明の目的」 この発明は，既存のデイジタルオーデイオ用のデイス
クを使用することにより，デイジタルオーデイオ信号の
代りに，プログラム，データなどのデイジタル信号を読
出すことを可能としたデイスク再生装置の提供を目的と
するものである。[Object of the Invention] The present invention provides a disk reproducing device capable of reading a digital signal such as a program or data instead of a digital audio signal by using an existing disk for digital audio. It is intended.

この発明の他の目的は，現行のコンパクトデイスクの
再生処理回路には変更を与えず，外部回路の付加のみ
で，メインチヤンネルのデイジタル信号のアドレシング
を可能とできるデイスク再生装置を提供することにあ
る。Another object of the present invention is to provide a disk reproducing apparatus capable of addressing a digital signal of a main channel only by adding an external circuit without changing a reproducing processing circuit of a current compact disk. .

「発明の概要」 この発明は，メインデイジタルデータとこのメインデ
イジタルデータを選択的に再生するためのサブデイジタ
ルデータとが共通のトラツクに記録されたデイスクの再
生装置に関するものである。[Summary of the Invention] The present invention relates to a disk reproducing apparatus in which main digital data and sub-digital data for selectively reproducing the main digital data are recorded in a common track.

この発明は，デイスクの再生信号に同期した書込みク
ロツクを発生する手段と，一定周期の読出しクロツクを
発生する手段と，デイスクから再生されたメインデイジ
タルデータが書込みクロツクにより書込まれ，読出しク
ロツクにより読出されるバツフアメモリと，デイスクか
ら再生されたサブデイジタルデータが書込みクロツクに
より書込まれ，読出しクロツクにより読出されるFIFOバ
ツフアレジスタと，書込みアドレスおよび読出しアドレ
スにより、FIFOバッファレジスタの状態を監視するアド
レス監視手段と、FIFOバツフアレジスタから読出された
サブデイジタルデータによりメインデイジタルデータの
再生位置をさがす制御手段とを備えたデイスク再生装置
である。According to the present invention, a means for generating a write clock in synchronization with a reproduction signal of a disk, a means for generating a read clock at a constant cycle, and main digital data reproduced from the disk are written by the write clock and read by the read clock. Address buffer that monitors the status of the FIFO buffer register by the buffer memory and the FIFO buffer register where the sub digital data reproduced from the disk is written by the write clock and read by the read clock. And a control means for searching the reproduction position of the main digital data by the sub-digital data read from the FIFO buffer register.

「実施例」 この発明の一実施例は，コンパクトデイスクに対して
この発明を適用したものである。[Embodiment] An embodiment of the present invention is an application of the present invention to a compact disk.

コンパクトデイスクに記録される信号がオーデイオデ
ータの場合のデータ構成について第１図及び第２図を参
照して説明する。The data structure when the signal recorded on the compact disk is audio data will be described with reference to FIGS. 1 and 2.

第１図は，コンパクトデイスクに記録されているデー
タストリームを示すものである。記録データの588ビツ
トを１フレームとし，この１フレーム毎の特定のビツト
パターンのフレーム同期パルスFSの後には,3ビツトの直
流分抑圧ビツトRBが設けられ，更に，その後に各々が14
ビツトの０〜32番のデータビツトDBと,3ビツトの直流分
抑圧ビツトRBとが交互に設けられている。このデータビ
ツトDBのうちで０番目のものは，サブコーデイング信号
あるいはユーザーズビツトと呼ばれ，デイスクの再生制
御，関連する情報の表示などに使用されるものである。
１〜12,17〜28番目のデータビツトDBは，メインチヤン
ネルのオーデイオデータに割当てられ，残る13〜16,29
〜32番目のデータビツトDBは，メインチヤンネルのエラ
ー訂正コードのパリテイデータに割当てられる。各デー
タビツトDBは，記録時に８−14変換により８ビツトのデ
ータが14ビツトに変換されたものである。FIG. 1 shows a data stream recorded on a compact disc. One frame is 588 bits of recorded data, a 3-bit DC suppression bit RB is provided after the frame synchronization pulse FS of a specific bit pattern for each frame, and then 14 bits each.
Bits 0 to 32 of data bits DB and 3 bits of DC component suppression bit RB are provided alternately. The 0th one of the data bits DB is called a sub-coding signal or user's bit, and is used for disk reproduction control and related information display.
The 1st to 12th, 17th to 28th data bit DBs are allocated to the audio data of the main channel, and the remaining 13th to 16th, 29th.
The 32nd data bit DB is assigned to the parity data of the main channel error correction code. In each data bit DB, 8 bits of data are converted into 14 bits by 8-14 conversion at the time of recording.

第２図は，直流分抑圧ビツトを除き，各データビツト
DBを８ビツトとして,98フレームを順に並列に並べた状
態を示す。０及び１のフレームのサブコーデイング信号
Ｐ〜Ｗは，所定のビツトパターンであるシンクパターン
を形成している。また,Qチヤンネルに関しては,98フレ
ームのうちの終端側の16フレームにエラー検出用のCRC
コードが挿入されている。Figure 2 shows each data bit except the DC suppression bit.
Shown is a state where 98 frames are arranged in parallel in order with the DB being 8 bits. The sub-coding signals P to W of the 0 and 1 frames form a sync pattern which is a predetermined bit pattern. Regarding the Q channel, the CRC for error detection is applied to 16 frames on the terminal side of the 98 frames.
Code has been inserted.

Ｐチヤンネルは，ポーズ及び音楽を示すフラツグであ
つて，音楽で低レベル，ポーズで高レベルとされ，リー
ドアウト区間で2Hz周期のパルスとされる。したがつ
て，このＰチヤンネルの検出及び計数を行なうことによ
つて，指定された音楽を選択して再生することが可能と
なる。Ｑチヤンネルは，同種の制御をより複雑に行なう
ことができ，例えばＱチヤンネルの情報をデイスク再生
装置に設けられたマイクロコンピユータに取り込んで，
音楽の再生途中でも直ちに他の音楽の再生に移行するな
どのランダム選曲を行なうことができる。これ以外のＲ
チヤンネル〜Ｗチヤンネルは，デイスクに記録されてい
る曲の作詞者，作曲者，その解説，詩などを表示した
り，音声で解説するために用いられる。The P-channel is a flag that indicates a pose and music. The P-channel is a low level for music, a high level for pause, and a pulse of 2 Hz cycle in the lead-out section. Therefore, by detecting and counting the P-channel, it becomes possible to select and reproduce the designated music. The Q-channel can perform the same kind of control in a more complicated manner. For example, the information of the Q-channel is taken in by the microcomputer provided in the disk reproducing device,
Random selection of music, such as immediately shifting to the reproduction of other music, can be performed even during the reproduction of music. R other than this
Channel to W Channel is used to display the lyricist, composer, commentary, poem, etc. of the song recorded on the disc, or to give a voice commentary.

Ｑチヤンネルの98ビツトのうちで，先頭の２ビツトが
シンクパターンとされ，次の４ビツトがコントロールビ
ツトとされ，更に，次の４ビツトがアドレスビツトとさ
れ，その後の72ビツトがデータビツトとされ，最後にエ
ラー検出用のCRCコードが付加される。データビツトの7
2ビツト内に，トラツク番号コードTNRとインデツクスコ
ードＸとが含まれている。トラツク番号コードTNRは,00
〜99まで変化しうるもので，インデツクスコードＸも同
様に00〜99まで変化しうるものである。更に,Qチヤンネ
ルのデータとして，曲及びポーズの時間を示す時間表示
コードと，コンパクトデイスクのプログラムエリアの最
初から最外周側の終端まで連続的に変化する絶対時間を
表示する時間表示コードとが含まれる。これらの時間表
示コードは，各々が２桁の分，秒，フレームのコードに
より構成される。１秒は,75フレームに分割される。デ
イジタルデータのように，音楽より短かい単位でコンパ
クトデイスクをアクセスするためには，上述の絶対時間
に関する時間表示コードが用いられる。Of the 98 bits of the Q channel, the first 2 bits are used as a sync pattern, the next 4 bits are used as a control bit, the next 4 bits are used as an address bit, and the subsequent 72 bits are used as a data bit. ， At the end, CRC code for error detection is added. Data Bit 7
The track number code TNR and the index code X are included in the two bits. Track number code TNR is 00
The index code X can also change from 00 to 99. In addition, the Q channel data includes a time display code that indicates the time of the song and pause, and a time display code that displays the absolute time that continuously changes from the beginning of the program area of the compact disc to the end of the outermost peripheral side. Be done. Each of these time display codes is composed of a 2-digit minute, second, and frame code. One second is divided into 75 frames. In order to access a compact disc in units shorter than music, such as digital data, the above-mentioned time display code regarding absolute time is used.

この一実施例は，メインチヤンネルのデータとしてデ
イジタルデータを記録する時に，サブコーデイング信号
のＰチヤンネル及びＱチヤンネルのデータ構成は，コン
パクトデイスクと同じものとしている。第３図は，デイ
ジタルデータの記録フオーマツトを示す。デイジタルデ
ータは，（588×４バイト＝2352バイト）を単位とする
もので，この単位が１ブロツクとされる。第３図で左チ
ヤンネル及び右チヤンネルは，ステレオ音楽データの左
右のチヤンネルのサンプルデータとの対応を示すもので
ある。前述のように，ステレオ音楽データの場合には，
フレーム同期信号で規定される区間内に（６×２×２＝
24バイト）のデータが記録されているので，ステレオ音
楽データと同一の信号フオーマツト（第１図）によりデ
イジタルデータを記録すると,1ブロツク（2352バイト）
は，第０フレームから第97フレームまでに記録される。
したがつて，サブコーデイング信号の変化の周期の98フ
レームをくずすことなくデイジタルデータを記録でき
る。In this embodiment, when recording digital data as main channel data, the data structure of the P and Q channels of the sub-coding signal is the same as that of the compact disk. FIG. 3 shows a recording format of digital data. Digital data has a unit of (588 × 4 bytes = 2352 bytes), and this unit is one block. In FIG. 3, the left channel and the right channel show the correspondence between the stereo music data and the sample data of the left and right channels. As mentioned above, in the case of stereo music data,
Within the section specified by the frame synchronization signal (6 × 2 × 2 =
Since 24 bytes of data are recorded, if digital data is recorded with the same signal format (Fig. 1) as stereo music data, 1 block (2352 bytes)
Are recorded from the 0th frame to the 97th frame.
Therefore, the digital data can be recorded without breaking the 98 frames of the cycle of change of the sub-coding signal.

１ブロツクのデイジタルデータの最初の１バイトは，
全て０のビツトとされ，その後の10バイトが全て１のビ
ツトとされ，更にその後の１バイトが全て０のビツトと
される。この12バイトの区間が１ブロツクのデイジタル
データの先頭を示すヘツダとされる。ヘツダの後に，各
１バイトの分，秒，セクター，モードのデータが付加さ
れる。分，秒，セクターは,1ブロツクのアドレスであつ
て，セクターは，フレームと同様に75セクターで１秒と
なるものである。モードのデータは，そのブロツクのデ
イジタルデータの種類などを示すものである。ヘツダ，
アドレス（分，秒，セクター），モードを除く残りの23
40バイトに，スチル画データなどのデイジタルデータが
挿入される。The first 1 byte of digital data of 1 block is
Bits of all 0s are set, 10 bytes after that are set to all 1s, and 1 byte after that is set to all 0s. This 12-byte section is used as a header indicating the beginning of one block of digital data. After the header, 1-byte minute, second, sector, and mode data are added. The minute, second, and sector are addresses of 1 block, and the sector is 75 seconds, which is 1 second like the frame. The mode data indicates the type of digital data of the block. Hezda,
Address (minute, second, sector), the remaining 23 excluding mode
Digital data such as still image data is inserted in 40 bytes.

第４図は，この発明の一実施例の構成を示すものであ
る。第４図において,1が上述のフオーマツトのデイジタ
ル信号がスパイラル状に記録されたコンパクトデイスク
を示す。コンパクトデイスク１は，スピンドルモータ２
によつて，回転される。この場合，線速度一定でもつて
コンパクトデイスク１が回転するように，スピンドルサ
ーボ回路３によつてスピンドルモータ２が制御される。FIG. 4 shows the structure of an embodiment of the present invention. In FIG. 4, reference numeral 1 indicates a compact disk in which the digital signal of the above-mentioned format is recorded in a spiral shape. Compact disk 1 is spindle motor 2
It is rotated by. In this case, the spindle motor 2 is controlled by the spindle servo circuit 3 so that the compact disk 1 rotates at a constant linear velocity.

４がオプテイカルヘツドを示し，オプテイカルヘツド
４は，読取用のレーザ光を発生するレーザー源，ビーム
スリツタ，対物レンズ等の光学系，コンパクトデイスク
１で反射されたレーザー光の受光素子等を有している。
オプテイカルヘツド４は，スレツド送りモータ５によつ
て，コンパクトデイスク１の半径方向を移動できるよう
にされている。スレツド送りモータ５は，スレツドドラ
イブ回路６によつてドライブされる。また，オプテイカ
ルヘツド４は，コンパクトデイスク１の信号面と直交す
る方向及びこれと平行する方向の２方向において変位可
能とされ，再生時のレーザー光のフオーカシング及びト
ラツキングが常に良好とされるように制御される。この
ために，フオーカスサーボ回路７及びトラツキングサー
ボ回路８が設けられている。Reference numeral 4 denotes an optical head, and the optical head 4 has a laser source for generating a laser beam for reading, an optical system such as a beam slitter, an objective lens, and a light receiving element for the laser beam reflected by the compact disc 1. are doing.
The optical head 4 can be moved in the radial direction of the compact disk 1 by a thread feed motor 5. The thread feed motor 5 is driven by a thread drive circuit 6. Further, the optical head 4 is displaceable in two directions, a direction orthogonal to the signal surface of the compact disc 1 and a direction parallel thereto, so that focusing and tracking of the laser light at the time of reproduction are always good. Controlled. For this purpose, a focus servo circuit 7 and a tracking servo circuit 8 are provided.

オプテイカルヘツド４の再生信号がRFアンプ９に供給
される。オプテイカルヘツド４には，例えばシリンドリ
カルレンズと４分割デイテクタの組合せからなるフオー
カスエラー検出部と３つのレーザースポツトを用いるト
ラツキングエラー検出部とが設けられている。RFアンプ
９の出力信号がクロツク抽出回路10に供給される。この
クロツク抽出回路10の出力（データ及びクロツク）がフ
レーム同期検出回路11に供給される。コンパクトデイス
ク１に記録されているデイジタル信号は,EFM変調されて
いる。EFM変調は,8ビツトのデータを14ビツトの好まし
い（即ち，変調された信号の最小反転時間が長く，その
低域成分が少なくなるような14ビツト）パターンにブロ
ツク変換する方法である。デイジタル復調回路12は,EFM
の復調を行なう構成とされる。クロツク抽出回路10によ
り取り出されたビツトクロツク及びフレーム同期検出回
路11で検出されたフレーム同期信号がデイジタル復調回
路12及びスピンドルサーボ回路３に供給される。The reproduction signal of the optical head 4 is supplied to the RF amplifier 9. The optical head 4 is provided with, for example, a focus error detection section formed of a combination of a cylindrical lens and a four-divided detector and a tracking error detection section using three laser spots. The output signal of the RF amplifier 9 is supplied to the clock extraction circuit 10. The output (data and clock) of the clock extraction circuit 10 is supplied to the frame synchronization detection circuit 11. The digital signal recorded on the compact disc 1 is EFM-modulated. EFM modulation is a method of block-converting 8-bit data into a 14-bit preferable pattern (that is, a 14-bit pattern in which the minimum inversion time of the modulated signal is long and the low-frequency component is small). The digital demodulation circuit 12 is an EFM
Is configured to demodulate. The bit clock extracted by the clock extraction circuit 10 and the frame synchronization signal detected by the frame synchronization detection circuit 11 are supplied to the digital demodulation circuit 12 and the spindle servo circuit 3.

デイジタル復調回路12では，サブコーデイング信号の
分離がなされ，このサブコーデイング信号がバツフア回
路13を介してシステムコントローラ14に供給される。シ
ステムコントローラ14には,CPUが設けられ，コンパクト
デイスク１の回転動作，スレツド送り動作，オプテイカ
ルヘツド４の読取動作などがシステムコントローラ14に
よつて制御される構成とされる。システムコントローラ
14には，後述のインターフエース19を介して制御指令が
供給される。つまり，サブコーデイング信号を用いるコ
ンパクトデイスク１から希望するデイジタル信号の読出
しを行なうための制御がシステムコントローラ14によつ
て行なわれる。In the digital demodulation circuit 12, the sub-coding signal is separated, and the sub-coding signal is supplied to the system controller 14 via the buffer circuit 13. The system controller 14 is provided with a CPU, and the system controller 14 controls the rotation operation of the compact disk 1, the thread feeding operation, the reading operation of the optical head 4, and the like. System controller
A control command is supplied to 14 via an interface 19 described later. That is, the system controller 14 controls to read out a desired digital signal from the compact disc 1 using the sub-coding signal.

デイジタル復調回路12から出力されるメインデイジタ
ルデータがRAMコントローラ15を経てRAM16及びエラー訂
正回路17に供給される。このRAMコントローラ15,RAM16
及びエラー訂正回路17により，時間軸変動の除去，エラ
ー訂正，エラー補間の処理がなされ，その出力にメイン
デイジタルデータが取り出される。オーデイオデータが
記録されているコンパクトデイスクを再生する時には,R
AMコントローラ15にD/Aコンバータが接続される。ここ
では，デイジタルデータのままで出力に取り出すため
に,D/Aコンバータが設けられておらず，再生デイジタル
データがデータ変換回路18に供給される。このデータ変
換回路18には，再生されたサブコーデイング信号もバツ
フア回路13から供給され，再生データがシリアル信号の
形態に変換される。The main digital data output from the digital demodulation circuit 12 is supplied to the RAM 16 and the error correction circuit 17 via the RAM controller 15. This RAM controller 15, RAM16
Further, the error correction circuit 17 carries out the processing of removing the time base fluctuation, the error correction and the error interpolation, and the main digital data is taken out to the output. When playing a compact disc on which audio data is recorded, R
A D / A converter is connected to the AM controller 15. Here, since the digital data is taken out as it is to the output, no D / A converter is provided, and the reproduced digital data is supplied to the data conversion circuit 18. The reproduced sub-coding signal is also supplied to the data conversion circuit 18 from the buffer circuit 13, and the reproduced data is converted into a serial signal form.

このシリアル信号がインターフエース19に供給され，
また，システムコントローラ14に対するデータがインタ
ーフエース19を介してマイクロコンピユータシステム20
から供給される。マイクロコンピユータシステム20は，
読出しアドレスを指定し，この読出しアドレスの他にス
タート信号などのドライブコントロール信号をインター
フエース19及びシステムコントローラ14に与える。This serial signal is supplied to the interface 19,
In addition, the data for the system controller 14 is transferred via the interface 19 to the micro computer system 20.
Supplied from Microcomputer system 20,
A read address is specified, and a drive control signal such as a start signal is given to the interface 19 and the system controller 14 in addition to this read address.

第５図は，データ変換回路18から出力されるシリアル
信号のワードフオーマツトの一例を示す。このシリアル
信号は,32ビツトを１ワードとしており，最初の４ビツ
トがプリアンプル，次の４ビツトがオーデイオデータの
補助ビツト，次の20ビツトがデイジタルオーデイオサン
プルである。デイジタルオーデイオサンプルが16ビツト
の時は，最下位ビツト（LSB）から16ビツト挿入され
る。デイジタルオーデイオサンプルの後に４ビツトが付
加される。この４ビツトのうちで,Vで示すビツトは，そ
のワードのデイジタルオーデイオサンプルが有効である
かどうかを示すフラツグであり,Uで示すビツトがサブコ
ーデイング信号の各ビツトであり,Cで示すビツトがチヤ
ンネルを識別するビツトであり,Pがパリテイビツトであ
る。このサブコーデイング信号のビツトＵは，ワードフ
オーマツトの夫々に１ビツトずつ挿入されて順次伝送さ
れる。FIG. 5 shows an example of the word format of the serial signal output from the data conversion circuit 18. This serial signal has 32 bits as one word. The first 4 bits are a preamp, the next 4 bits are an auxiliary bit of audio data, and the next 20 bits are a digital audio sample. When the digital audio sample has 16 bits, 16 bits are inserted from the lowest bit (LSB). Four bits are added after the digital audio sample. Among these 4 bits, the bit indicated by V is a flag indicating whether the digital audio sample of the word is valid, the bit indicated by U is each bit of the sub-coding signal, and the bit indicated by C. Is the bit for identifying the channel, and P is the parity bit. The bit U of the sub-coding signal is inserted one by one in each of the word formats and transmitted sequentially.

この発明の一実施例では，バツフア回路13によりサブ
コーデイング信号の時間軸変動分を除去している。この
時間軸補正は，メインチヤンネルのデイジタル信号に関
して,RAMコントローラ15及びRAM16によつてなされるの
と同様のものである。つまり,RAMコントローラ15は，検
出されたフレーム同期信号から再生信号に同期したライ
トクロツクを形成し，このライトクロツクによつて,RAM
16にデイジタル信号を書込み,RAM16からデイジタル信号
を読出す時には，水晶発振器の出力から形成されたリー
ドクロツクを用いるようにしている。このライトクロツ
ク及びリードクロツクがバツフア回路13へのサブコーデ
イング信号の書込み及び読出しに用いられる。したがつ
てバツフア回路13から読出されたサブコーデイング信号
は，時間軸変動を含まず，メインチヤンネルのデイジタ
ル信号との時間的関係がこの時間軸変動によつて変化し
てしまうことが防止される。In one embodiment of the present invention, the buffer circuit 13 removes the time-axis variation of the sub-coding signal. This time base correction is the same as that performed by the RAM controller 15 and the RAM 16 for the digital signal of the main channel. That is, the RAM controller 15 forms a write clock synchronized with the reproduction signal from the detected frame synchronization signal, and the RAM clock is generated by this write clock.
When writing a digital signal to 16 and reading a digital signal from RAM 16, a read clock formed from the output of the crystal oscillator is used. The write clock and the read clock are used for writing and reading the sub-coding signal to and from the buffer circuit 13. Therefore, the sub-coding signal read from the buffer circuit 13 does not include a time axis fluctuation, and the time relationship with the digital signal of the main channel is prevented from changing due to this time axis fluctuation. .

この発明の一実施例では，まず，マイクロコンピユー
タシステム20において，所定のアドレスに対するリード
命令が実行される。このアドレスは,Qチヤンネルの絶対
時間表示用のコードそのものであつて，インターフエー
ス19を介して，アドレスがシステムコントローラ14に供
給される。システムコントローラ14は，スレツドドライ
ブ回路６を制御し，オプテイカルヘツド４により再生さ
れたサブコーデイング信号を見ながら，目的とする読取
り位置の近傍の位置にオプテイカルヘツド４を移動させ
る。この例では再生されたサブコーデイング信号にエラ
ーが含まれることによつて，設定されたサブコーデイン
グ信号が再生されないでアクセス動作が終了しない誤動
作を防止するために，数ブロツク離れた位置より再生を
開始するようにしている。そして，再生されたサブコー
デイング信号が指定されたアドレスに一致することによ
り，又は近傍の正しいサブコード信号の位置から再生を
開始してフレーム同期信号をカウントすることの何れか
の方法で目的とするブロツクを捕えるようにしている。In one embodiment of the present invention, first, a read instruction for a predetermined address is executed in the microcomputer system 20. This address is the code itself for displaying the absolute time of the Q channel, and the address is supplied to the system controller 14 via the interface 19. The system controller 14 controls the thread drive circuit 6 and moves the optical head 4 to a position near the target reading position while watching the sub-coding signal reproduced by the optical head 4. In this example, since the reproduced sub-coding signal contains an error, the set sub-coding signal is not reproduced and the access operation is not terminated. I'm trying to get started. Then, when the reproduced sub-coding signal coincides with the specified address, or the reproduction is started from the correct sub-code signal position in the vicinity, and the frame synchronization signal is counted. I'm trying to catch the block that does.

上述のバツフア回路13は，第６図に示す構成のもので
ある。第６図において,21がFIFO（First-In-First-Ou
t）バツフアレジスタを示し，このFIFOバツフアレジス
タ21に入力端子22から再生サブコーデイング信号が供給
される。FIFOバツフアレジスタ21には，ライトアドレス
発生器23からのライトアドレスが供給されると共に，リ
ードアドレス発生器24からのリードアドレスが供給され
る。FIFOバツフアレジスタ21は，入力されるデータを順
に記憶しながら，先着順にデータを出力するもので，ラ
イトアドレス及びリードアドレスを互いに独立に供給で
きるものである。The buffer circuit 13 described above has the configuration shown in FIG. In FIG. 6, 21 is a FIFO (First-In-First-Ou).
t) a buffer register, to which a reproduction sub-coding signal is supplied from the input terminal 22 to the FIFO buffer register 21. The FIFO buffer register 21 is supplied with the write address from the write address generator 23 and the read address from the read address generator 24. The FIFO buffer register 21 outputs the data on a first-come-first-served basis while sequentially storing the input data, and can supply the write address and the read address independently of each other.

ライトアドレス発生器23には，入力端子25から再生サ
ブコーデイング信号に同期したライトフレームクロツク
が供給され，リードアドレス発生器24には，水晶発振器
の出力を分周して形成したリードフレームクロツクが供
給される。前述のように,FIFOバツフアレジスタ21から
は，メインチヤンネルのデイジタルデータと同様に時間
軸変動分が除去されたサブコーデイング信号が出力され
る。27は，ライトアドレス及びリードアドレスが供給さ
れ，両者の差を監視するアドレスモニタである。このア
ドレスモニタ27は，再生信号中に含まれる時間軸変動分
が設定範囲を超え,FIFOバツフアレジスタ21がアンダー
フロー或いはオーバーフローするおそれを検出するため
のものである。アドレスモニタ27の出力によつて，例え
ばライトアドレスの変化が一時的に中断されるような制
御が行なわれる。このために，アドレスモニタ27によつ
て，ライトアドレス発生器23及びリードアドレス発生器
24の動作が制御される。The write address generator 23 is supplied with a write frame clock synchronized with the reproduction sub-coding signal from the input terminal 25, and the read address generator 24 is divided into a read frame clock formed by dividing the output of the crystal oscillator. Tsukuku is supplied. As described above, the FIFO buffer register 21 outputs the sub-coding signal from which the time-axis fluctuation component is removed as in the digital data of the main channel. 27 is an address monitor which is supplied with a write address and a read address and monitors the difference between the two. The address monitor 27 is for detecting the possibility that the time axis fluctuation included in the reproduced signal exceeds the set range and the FIFO buffer register 21 underflows or overflows. By the output of the address monitor 27, control is performed so that, for example, the change of the write address is temporarily interrupted. For this purpose, the address monitor 27 allows the write address generator 23 and the read address generator 23 to operate.
24 movements are controlled.

「発明の効果」 この発明に依れば，従来のフレキシブルデイスクに比
べて頗る大容量のデイスク記憶装置を実現することがで
き，然も，取り扱いに適した量を単位としてデイジタル
信号を読出すことができる。[Advantages of the Invention] According to the present invention, it is possible to realize a large-capacity disk storage device as compared with a conventional flexible disk, and still read a digital signal in a unit suitable for handling. You can

また，この発明に依れば既に，商品化されているコン
パクトデイスクのようなステレオ音楽信号の再生のため
のデイスクに対して，エラー訂正方式，記録データのフ
オーマツトなどの信号形態及び信号の処理の同一性を保
つて，ステレオ音楽信号以外のデイジタルデータを記録
することができる。In addition, according to the present invention, for a disc for reproducing a stereo music signal such as a compact disc which has already been commercialized, an error correction method, a signal form such as a format of recorded data, and a signal processing are provided. Digital data other than stereo music signals can be recorded while maintaining the sameness.

更に，この発明は，現行のコンパクトデイスクの再生
処理回路には，変更を与えず，外部回路の付加のみでメ
インチヤンネルのデイジタル信号のアドレシングを可能
とでき，新たに再生処理回路のLSIを設計しないですむ
利点がある。Further, the present invention does not change the reproduction processing circuit of the existing compact disk and enables the addressing of the digital signal of the main channel only by adding the external circuit, and does not newly design the LSI of the reproduction processing circuit. There is an advantage.

【図面の簡単な説明】[Brief description of drawings]

第１図及び第２図はこの発明が適用されるコンパクトデ
イスクの記録データのデータ構成の説明に用いる略線
図，第３図はこの発明の一実施例におけるデイジタルデ
ータを記録する時の１ブロツクの構成を示す略線図，第
４図はこの発明の一実施例の全体の構成を示すブロツク
図，第５図はこの発明の一実施例におけるシリアルデー
タのワードフオーマツトを示す略線図，第６図はバツフ
ア回路の一例のブロツク図である。 １……コンパクトデイスク,2……スピンドモータ,4……
オプテイカルヘツド,5……スレツド送りモータ,13……
バツフア回路,14……システムコントローラ,16……RAM,
19……インターフエース,20……マイクロコンピユータ
システム,21……FIFOバツフアレジスタ。1 and 2 are schematic diagrams used for explaining the data structure of the recording data of the compact disk to which the present invention is applied, and FIG. 3 is one block when recording digital data in one embodiment of the present invention. 4 is a block diagram showing the overall construction of an embodiment of the present invention, and FIG. 5 is a schematic diagram showing the word format of serial data in an embodiment of the present invention. FIG. 6 is a block diagram of an example of the buffer circuit. 1 …… Compact disk, 2 …… Spinned motor, 4 ……
Optical head, 5 …… Thread feed motor, 13 ……
Buffer circuit, 14 …… System controller, 16 …… RAM,
19 …… Interface, 20 …… Microcomputer system, 21 …… FIFO buffer register.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 堀 克弥 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (56)参考文献 特公 平４−63462（ＪＰ，Ｂ２) ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Katsuya Hori 6-735 Kitashinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation (56) References Japanese Patent Publication 4-63462 (JP, B2)

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】メインディジタルデータにこのメインディ
ジタルデータを選択的に再生するためのサブディジタル
データが付加されて記録されたディスクの再生装置にお
いて、 上記ディスクの再生信号に同期した書込みクロックを発
生する手段と、 一定周期の読出しクロックを発生する手段と、 上記ディスクから再生された上記メインディジタルデー
タが上記書込みクロックにより書込まれると共に、上記
読出しクロックにより読出されるバッファメモリと、 上記ディスクから再生された上記サブディジタルデータ
が書込まれ、読出されるFIFOバッファレジスタと、 上記書込みクロックが供給されて上記FIFOバッファレジ
スタの書込みアドレスを発生する書込みアドレス発生手
段と、 上記読出しクロックが供給されて上記FIFOバッファレジ
スタの読出しアドレスを発生する読出しアドレス発生手
段と、 上記書込みアドレス及び読出しアドレスにより、上記FI
FOバッファレジスタの状態を監視するアドレス監視手段
と、 上記FIFOバッファレジスタから上記読出しアドレスによ
り読出された上記サブディジタルデータにより、上記メ
インディジタルデータの再生位置をさがす制御手段とを
備えたディスク再生装置。1. A reproducing apparatus for a disc in which sub-digital data for selectively reproducing the main digital data is added to main digital data and recorded, and a write clock synchronized with a reproduction signal of the disc is generated. Means, a means for generating a read clock of a constant period, the main digital data reproduced from the disk is written by the write clock, a buffer memory read by the read clock, and reproduced from the disk. Further, the FIFO buffer register to which the sub-digital data is written and read, the write address generating means for supplying the write clock to generate the write address of the FIFO buffer register, and the FIFO to which the read clock is supplied. Buffer register A read address generating means for generating a read address by the write address and the read address, the FI
A disk reproducing apparatus comprising: address monitoring means for monitoring the state of the FO buffer register; and control means for searching the reproduction position of the main digital data by the sub-digital data read from the FIFO buffer register at the read address.