JPH0817292B2 - 広帯域複合増幅器 - Google Patents
広帯域複合増幅器Info
- Publication number
- JPH0817292B2 JPH0817292B2 JP1018637A JP1863789A JPH0817292B2 JP H0817292 B2 JPH0817292 B2 JP H0817292B2 JP 1018637 A JP1018637 A JP 1018637A JP 1863789 A JP1863789 A JP 1863789A JP H0817292 B2 JPH0817292 B2 JP H0817292B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- input
- output
- input terminal
- high speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、広帯域複合増幅器に関するものであり、詳
しくは、最大出力振幅の改善に関するものである。
しくは、最大出力振幅の改善に関するものである。
〈従来の技術〉 第４図は、従来の複合増幅器の一例を示す回路図であ
る。図において、INは入力信号einが入力される入力端
子であり、OUTは出力信号eoutが出力される出力端子で
ある。１は比較的高い周波数領域にわたって帯域内ゲイ
ンＡを有するが直流のオフセットおよびドリフトが比較
的大きい高速増幅器あり、その出力信号e2は加算器２の
一方の入力端子に接続されている。3,4は周波数特性は
高速増幅器１よりは劣るものの直流のオフセットおよび
ドリフトは高速増幅器１よりも優れた演算増幅器であ
る。演算増幅器３の非反転入力端子は共通電位点に接続
され、反転入力端子は抵抗R1を介して高速増幅器１の入
力端子に接続されるとともに抵抗R2を介して演算増幅器
３の出力端子に接続されている。演算増幅器３の出力端
子は抵抗R3を介して演算増幅器４の反転入力端子に接続
され、演算増幅器４の反転入力端子は抵抗R4を介して加
算器２の出力端子に接続されるとともにコンデンサC1を
介して演算増幅器４の出力端子および加算器２の他方の
入力端子に接続されている。ここで、抵抗R1とR2の抵抗
値の比R1：R2は1:1に設定され、抵抗R3とR4の抵抗値の
比R3：R4は1:Aに設定されている。
る。図において、INは入力信号einが入力される入力端
子であり、OUTは出力信号eoutが出力される出力端子で
ある。１は比較的高い周波数領域にわたって帯域内ゲイ
ンＡを有するが直流のオフセットおよびドリフトが比較
的大きい高速増幅器あり、その出力信号e2は加算器２の
一方の入力端子に接続されている。3,4は周波数特性は
高速増幅器１よりは劣るものの直流のオフセットおよび
ドリフトは高速増幅器１よりも優れた演算増幅器であ
る。演算増幅器３の非反転入力端子は共通電位点に接続
され、反転入力端子は抵抗R1を介して高速増幅器１の入
力端子に接続されるとともに抵抗R2を介して演算増幅器
３の出力端子に接続されている。演算増幅器３の出力端
子は抵抗R3を介して演算増幅器４の反転入力端子に接続
され、演算増幅器４の反転入力端子は抵抗R4を介して加
算器２の出力端子に接続されるとともにコンデンサC1を
介して演算増幅器４の出力端子および加算器２の他方の
入力端子に接続されている。ここで、抵抗R1とR2の抵抗
値の比R1：R2は1:1に設定され、抵抗R3とR4の抵抗値の
比R3：R4は1:Aに設定されている。
このような構成において、入力信号einは高速増幅器
に入力信号e1として入力されe2＝Ａ・einとして増幅さ
れて出力されるとともに、演算増幅器３で反転されて−
einとして出力される。演算増幅器４の反転入力端子に
は、演算増幅器３から反転出力される−einと加算器２
の出力信号eoutがA:1の割合で電流加算される。この電
流加算値は、入力信号einと高速増幅器１のゲインＡと
の積Ａ・einと出力信号eoutとの誤差成分にあたる。こ
の誤差成分は演算増幅器４で増幅されて加算器２に加え
られ、高速増幅器１の出力信号と加算される。すなわ
ち、演算増幅器3,4は誤差増幅器を構成している。
に入力信号e1として入力されe2＝Ａ・einとして増幅さ
れて出力されるとともに、演算増幅器３で反転されて−
einとして出力される。演算増幅器４の反転入力端子に
は、演算増幅器３から反転出力される−einと加算器２
の出力信号eoutがA:1の割合で電流加算される。この電
流加算値は、入力信号einと高速増幅器１のゲインＡと
の積Ａ・einと出力信号eoutとの誤差成分にあたる。こ
の誤差成分は演算増幅器４で増幅されて加算器２に加え
られ、高速増幅器１の出力信号と加算される。すなわ
ち、演算増幅器3,4は誤差増幅器を構成している。
これにより、入力信号einの高周波成分は高速増幅器
１で増幅されて低周波成分および直流成分は演算増幅器
3,4で構成される誤差増幅部で増幅されることになり、
回路全体の周波数特性は第５図に示すようになる。
１で増幅されて低周波成分および直流成分は演算増幅器
3,4で構成される誤差増幅部で増幅されることになり、
回路全体の周波数特性は第５図に示すようになる。
第６図は、第４図の入力信号einとして（ａ）に示す
ような±Vinの方形波を入力した場合の動作波形図であ
る。高速増幅器１は（ｂ）に示すように入力信号をＡ倍
に増幅するが、同時に自信が持つオフセットとドリフト
も同様にＡ倍に増幅して出力に加算することになる。す
なわち、出力信号e2のＨレベルは＋Ａ（Vin＋Voff）に
なり、ＬレベルはＡ（−Vin＋Voff）になる。なお、V
offは、高速増幅器１の入力信号に換算されたオフセッ
トとドリフトの和である。また、高速増幅器１の低域の
周波数特性が悪いと時間の経過に従って出力信号e2のレ
ベル２がVdのように変動してしまう。誤差増幅部は、高
速増幅器１で発生するこれらの直流および低域での誤差
を補完するように、すなわち演算増幅器４の出力信号e3
が（ｃ）に示すように入力信号のＡ倍（e3＝−Ａ・
Voff）になるように動作する。最終的にはこれら高速増
幅器１の出力信号e2と誤差増幅部の出力信号e3は加算機
２で加算され、加算器２の出力信号eoutは、（ｄ）に示
すように、方形波入力信号±Vinを忠実にＡ倍したもの
になり、Ｈレベルは＋Ａ・Vin,Lレベルは−Ａ・Vinにな
る。
ような±Vinの方形波を入力した場合の動作波形図であ
る。高速増幅器１は（ｂ）に示すように入力信号をＡ倍
に増幅するが、同時に自信が持つオフセットとドリフト
も同様にＡ倍に増幅して出力に加算することになる。す
なわち、出力信号e2のＨレベルは＋Ａ（Vin＋Voff）に
なり、ＬレベルはＡ（−Vin＋Voff）になる。なお、V
offは、高速増幅器１の入力信号に換算されたオフセッ
トとドリフトの和である。また、高速増幅器１の低域の
周波数特性が悪いと時間の経過に従って出力信号e2のレ
ベル２がVdのように変動してしまう。誤差増幅部は、高
速増幅器１で発生するこれらの直流および低域での誤差
を補完するように、すなわち演算増幅器４の出力信号e3
が（ｃ）に示すように入力信号のＡ倍（e3＝−Ａ・
Voff）になるように動作する。最終的にはこれら高速増
幅器１の出力信号e2と誤差増幅部の出力信号e3は加算機
２で加算され、加算器２の出力信号eoutは、（ｄ）に示
すように、方形波入力信号±Vinを忠実にＡ倍したもの
になり、Ｈレベルは＋Ａ・Vin,Lレベルは−Ａ・Vinにな
る。
ところで、このような回路では、高速増幅器１の入出
力端子間にバイアス電圧が現れないものを用いる必要が
あるが、高速増幅器の種類には入出力端子間に数100mV
〜数Ｖのバイアス電圧が発生したり、電源の制約などに
より希望の電圧レベルが得られないものがある。このよ
うな種類の高速増幅器は、第４図のような回路接続で用
いることはできない。
力端子間にバイアス電圧が現れないものを用いる必要が
あるが、高速増幅器の種類には入出力端子間に数100mV
〜数Ｖのバイアス電圧が発生したり、電源の制約などに
より希望の電圧レベルが得られないものがある。このよ
うな種類の高速増幅器は、第４図のような回路接続で用
いることはできない。
そこで、例えば第７図に示すように、高速増幅器１の
入力端子に結合コンデンサC2を設けて入力信号を交流結
合させるとともに出力端子側にはレベルシフト回路６を
設けることが提案されている。すなわち、第７図におい
て、入力端子INは結合コンデンサC2を介して加算器５の
一方の入力端子に接続され、演算増幅器４の出力端子は
加算器５の他方の入力端子に接続され、加算器５の出力
端子は高速増幅器１の入力端子に接続されている。出力
端子OUTと高速増幅器１の出力端子の間にはレベルシフ
ト回路６が接続されている。
入力端子に結合コンデンサC2を設けて入力信号を交流結
合させるとともに出力端子側にはレベルシフト回路６を
設けることが提案されている。すなわち、第７図におい
て、入力端子INは結合コンデンサC2を介して加算器５の
一方の入力端子に接続され、演算増幅器４の出力端子は
加算器５の他方の入力端子に接続され、加算器５の出力
端子は高速増幅器１の入力端子に接続されている。出力
端子OUTと高速増幅器１の出力端子の間にはレベルシフ
ト回路６が接続されている。
このような構成において、入力端子INは結合コンデン
サC2を介して高速増幅器１の入力端子に接続されている
ので、高速増幅器１の入力端子にはバイアス電圧は現れ
ない。一方、入力信号がない状態で高速増幅器１の出力
信号に発生する電圧は、レベルシフト回路６によってほ
ぼキャンセルされる。また、結合コンデンサC2による低
域周波数での通過量の減少とレベルシフト回路６の誤差
および高速増幅器１のオフセット，ドリフト分は演算増
幅器４を中心にした帰還回路で補正される。
サC2を介して高速増幅器１の入力端子に接続されている
ので、高速増幅器１の入力端子にはバイアス電圧は現れ
ない。一方、入力信号がない状態で高速増幅器１の出力
信号に発生する電圧は、レベルシフト回路６によってほ
ぼキャンセルされる。また、結合コンデンサC2による低
域周波数での通過量の減少とレベルシフト回路６の誤差
および高速増幅器１のオフセット，ドリフト分は演算増
幅器４を中心にした帰還回路で補正される。
第８図は第７図で用いるレベルシフト回路６の具体例
を示す回路図であり、ツェナーダイオードZDを用いる例
を示している。ここで、ツェナーダイオードZDとして
は、ツェナー電圧が高速増幅器１の無信号の出力電圧ｅ
とほぼ等しい値のものを用いる。
を示す回路図であり、ツェナーダイオードZDを用いる例
を示している。ここで、ツェナーダイオードZDとして
は、ツェナー電圧が高速増幅器１の無信号の出力電圧ｅ
とほぼ等しい値のものを用いる。
しかし、このようなツェナーダイオードZDを用いた場
合には、交流の応答に対してツェナーダイオードZDの非
線形特性の影響が現れ、出力電圧が変化するとツェナー
ダイオードZDに流れる電流が変化して降下電圧が変化す
る。これにより出力電圧も変化するが、時間が経過する
と演算増幅器４を中心とする帰還回路が変化に追付いて
正確な出力電圧に補正される。これは、例えば方形波を
入力した場合、レベルが変化した直後に補正の困難な非
線形歪みが発生することを意味する。このようなツェナ
ーダイオードの非線形特性に起因する歪みの発生を回避
するためには歪みを生じないレベルシフト回路を用いれ
ばよいが、そのような回路は構成が複雑になってしま
う。
合には、交流の応答に対してツェナーダイオードZDの非
線形特性の影響が現れ、出力電圧が変化するとツェナー
ダイオードZDに流れる電流が変化して降下電圧が変化す
る。これにより出力電圧も変化するが、時間が経過する
と演算増幅器４を中心とする帰還回路が変化に追付いて
正確な出力電圧に補正される。これは、例えば方形波を
入力した場合、レベルが変化した直後に補正の困難な非
線形歪みが発生することを意味する。このようなツェナ
ーダイオードの非線形特性に起因する歪みの発生を回避
するためには歪みを生じないレベルシフト回路を用いれ
ばよいが、そのような回路は構成が複雑になってしま
う。
他の回路構成として、第９図に示すように、高速増幅
器１の入力端子，出力端子のそれぞれに結合コンデンサ
C2，C3を接続することも提案されている。
器１の入力端子，出力端子のそれぞれに結合コンデンサ
C2，C3を接続することも提案されている。
このような構成によれば、高速増幅器１の入力端子，
出力端子のそれぞれに発生する直流成分は結合コンデン
サC2，C3によりカットされ、回路全体の入力端子INおよ
び出力端子OUTには現れない。ドリフト，オフセットに
ついても同様である。結合コンデンサC2，C3による低域
特性の劣化に対しては演算増幅器４を中心とする帰還回
路が補正を行う。これにより、前述のような非線形歪み
の問題を部品点数を増加させることなく解決できる。
出力端子のそれぞれに発生する直流成分は結合コンデン
サC2，C3によりカットされ、回路全体の入力端子INおよ
び出力端子OUTには現れない。ドリフト，オフセットに
ついても同様である。結合コンデンサC2，C3による低域
特性の劣化に対しては演算増幅器４を中心とする帰還回
路が補正を行う。これにより、前述のような非線形歪み
の問題を部品点数を増加させることなく解決できる。
しかし、このような回路では、出力振幅がとれないと
いう問題がある。第10図は第６図と同様に入力信号ein
として（ａ）に示すような±Vinの方形波を入力した場
合の動作波形図である。ここで、方形波の周期は信号源
インピーダンスと演算増幅器３の和と結合コンデンサC2
との積による時定数τよりも充分大きいものとする。高
速増幅器１の入力端子には結合コンデンサC2が接続され
ているので、方形波のレベルが変化する直前での高速増
幅器１の入力電圧e1はその入力バイアス電圧とほぼ等し
くなっている。そして、方形波のレベルが変化した瞬間
（ｂ）に示すようにその振幅だけ高速増幅器１の入力電
圧e1は変化するが、時間が経過すると前述のCRの時定数
τにより入力バイアス電圧になる。その後、方形波のレ
ベルが元に戻ると、今度は前とは逆の方向に方形波の振
幅だけ変化する。結局、高速増幅器１の入力電圧e1の最
大で方形波の振幅の２倍（２Vin）変化することにな
る。従って、回路全体の最大出力振幅は、（ｃ），
（ｄ）から明らかなように高速増幅器１の最大出力振幅
の1/2になってしまう。
いう問題がある。第10図は第６図と同様に入力信号ein
として（ａ）に示すような±Vinの方形波を入力した場
合の動作波形図である。ここで、方形波の周期は信号源
インピーダンスと演算増幅器３の和と結合コンデンサC2
との積による時定数τよりも充分大きいものとする。高
速増幅器１の入力端子には結合コンデンサC2が接続され
ているので、方形波のレベルが変化する直前での高速増
幅器１の入力電圧e1はその入力バイアス電圧とほぼ等し
くなっている。そして、方形波のレベルが変化した瞬間
（ｂ）に示すようにその振幅だけ高速増幅器１の入力電
圧e1は変化するが、時間が経過すると前述のCRの時定数
τにより入力バイアス電圧になる。その後、方形波のレ
ベルが元に戻ると、今度は前とは逆の方向に方形波の振
幅だけ変化する。結局、高速増幅器１の入力電圧e1の最
大で方形波の振幅の２倍（２Vin）変化することにな
る。従って、回路全体の最大出力振幅は、（ｃ），
（ｄ）から明らかなように高速増幅器１の最大出力振幅
の1/2になってしまう。
〈発明が解決しようとする課題〉 本発明は、このような点に着目したものであり、その
目的は、最大出力振幅の大きさが改善された広帯域複合
増幅器を提供することにある。
目的は、最大出力振幅の大きさが改善された広帯域複合
増幅器を提供することにある。
〈課題を解決するための手段〉 本発明の広帯域複合増幅器は、 高速増幅器と、 この高速増幅器の入力端子側に接続された結合用の第
１のコンデンサおよび出力端子側に接続された結合用の
第２のコンデンサと、 一方の入力端子に前記第２のコンデンサの出力信号を
受ける加算器と、 前記第１のコンデンサに加える入力信号を受けその極
性を反転して出力する増幅器と、 帰還路にコンデンサが接続された演算増幅器を備え、
この演算増幅器の入力端子に前記増幅器の出力と前記加
算器の出力をＡ対１（Ａは前記高速増幅器のゲイン）の
割合で電流加算して入力し、この演算増幅器の出力信号
を前記加算器の他方の入力端子に入力すると共に、 Rin／（Rf＋Rin）＝1/A ただし、Rinは前記高速増幅器の合成入力インピーダ
ンスの関係を満たす抵抗Rfを介して前記高速増幅器の入
力端子に入力するように構成してなる誤差補正回路 からなることを特徴とする。
１のコンデンサおよび出力端子側に接続された結合用の
第２のコンデンサと、 一方の入力端子に前記第２のコンデンサの出力信号を
受ける加算器と、 前記第１のコンデンサに加える入力信号を受けその極
性を反転して出力する増幅器と、 帰還路にコンデンサが接続された演算増幅器を備え、
この演算増幅器の入力端子に前記増幅器の出力と前記加
算器の出力をＡ対１（Ａは前記高速増幅器のゲイン）の
割合で電流加算して入力し、この演算増幅器の出力信号
を前記加算器の他方の入力端子に入力すると共に、 Rin／（Rf＋Rin）＝1/A ただし、Rinは前記高速増幅器の合成入力インピーダ
ンスの関係を満たす抵抗Rfを介して前記高速増幅器の入
力端子に入力するように構成してなる誤差補正回路 からなることを特徴とする。
〈作用〉 本発明における誤差補正回路の出力信号の一部は高速
増幅器の入力端子にも加えられるので、入力信号のレベ
ルが変化した場合であっても入力信号のレベルは一定に
保たれる。
増幅器の入力端子にも加えられるので、入力信号のレベ
ルが変化した場合であっても入力信号のレベルは一定に
保たれる。
〈実施例〉 以下、図面を用いて本発明の実施例を詳細に説明す
る。
る。
第１図は本発明の原理ブロック図であり、第９図と同
一部分には同一符号を付けている。第１図において、７
は誤差補正回路である。この誤差補正回路７の一方の入
力端子には結合コンデンサC2の入力信号が入力されて他
方の入力端子には加算機２の出力信号が入力され、その
出力信号は加算器２の他方の入力端子に入力されるとと
もに一部は抵抗Rfを介して高速増幅器１の入力端子に入
力されている。
一部分には同一符号を付けている。第１図において、７
は誤差補正回路である。この誤差補正回路７の一方の入
力端子には結合コンデンサC2の入力信号が入力されて他
方の入力端子には加算機２の出力信号が入力され、その
出力信号は加算器２の他方の入力端子に入力されるとと
もに一部は抵抗Rfを介して高速増幅器１の入力端子に入
力されている。
第２図は本発明の一実施例を示す回路図であり、第９
図と同一部分には同一符号を付けている。第２図と第９
図の異なる点は、演算増幅器４の出力信号の一部を抵抗
Rfを介して高速増幅器１の入力端子に入力していること
である。第２図において、加算器２としては、例えばエ
ミッタフォロワを用いる。
図と同一部分には同一符号を付けている。第２図と第９
図の異なる点は、演算増幅器４の出力信号の一部を抵抗
Rfを介して高速増幅器１の入力端子に入力していること
である。第２図において、加算器２としては、例えばエ
ミッタフォロワを用いる。
入力端の変化量がΔeinであるとすると、出力端には
Ａ倍された出力変化量 Δeout＝Ａ×Δein ……（１） が発生する。コンデンサC3の出力側はDCカットされた出
力であるため、これを補正する増幅器４の出力（これを
Δe4とする）の最終値はΔeoutに等しくなる。
Ａ倍された出力変化量 Δeout＝Ａ×Δein ……（１） が発生する。コンデンサC3の出力側はDCカットされた出
力であるため、これを補正する増幅器４の出力（これを
Δe4とする）の最終値はΔeoutに等しくなる。
Δe4＝Δeout ……（２） 増幅器４の出力DC変化量Δe4と高速増幅器１の入力端
の変化量Δe1との関係は抵抗分割比から Δe1＝Δe4×Rin／（Rf＋Rin） ……（３） ただし、Rinは高速増幅器１の合成入力インピーダン
スで対応付けられる。
の変化量Δe1との関係は抵抗分割比から Δe1＝Δe4×Rin／（Rf＋Rin） ……（３） ただし、Rinは高速増幅器１の合成入力インピーダン
スで対応付けられる。
上記（２）式と（３）式から Δe1＝Δeout×Rin／（Rf＋Rin） ……（４） となる。（４）式に（１）式を代入すると、 Δe1＝Ａ×Δein×Rin／（Rf＋Rin） ……（５） となる。最終的にはΔe1＝Δeinとなるため、（５）
式は Rin／（Rf＋Rin）＝1/A ……（６） となる。
式は Rin／（Rf＋Rin）＝1/A ……（６） となる。
したがって、増幅器４の出力端と高速増幅器１の入力
端に接続される抵抗Rfとしては、上記（６）式の関係を
満たす抵抗を使用する。
端に接続される抵抗Rfとしては、上記（６）式の関係を
満たす抵抗を使用する。
第３図は、方形波が入力された場合の第２図の動作を
説明する波形図である。（ａ）に示すような方形波が入
力されている場合において、入力信号einのレベルが変
化した後は高速増幅器１の出力信号e2は（ｂ）に破線で
示すように１次遅れで変化しようとするが、演算増幅器
４を中心として構成された誤差補正回路７の出力信号の
一部が前述のような抵抗値に設定されている抵抗Rfを介
して高速増幅器１の入力端子に帰還されているので、高
速増幅器１の出力信号e2は（ｂ）に実線で示すように一
定に保たれる。また、レベルが元に戻った場合にも同様
の補正動作が実行される。なお、（ｂ）において、Vbは
無信号入力時に高速増幅器１の入力端子，入力信号に現
れるバイアス電圧である。従って、出力信号e2の波形は
入力信号einの波形とほぼ等しくなる。これにより、
（ｃ）に示すように高速増幅器１の最大出力振幅がほぼ
そのまま回路全体の最大出力振幅になる。
説明する波形図である。（ａ）に示すような方形波が入
力されている場合において、入力信号einのレベルが変
化した後は高速増幅器１の出力信号e2は（ｂ）に破線で
示すように１次遅れで変化しようとするが、演算増幅器
４を中心として構成された誤差補正回路７の出力信号の
一部が前述のような抵抗値に設定されている抵抗Rfを介
して高速増幅器１の入力端子に帰還されているので、高
速増幅器１の出力信号e2は（ｂ）に実線で示すように一
定に保たれる。また、レベルが元に戻った場合にも同様
の補正動作が実行される。なお、（ｂ）において、Vbは
無信号入力時に高速増幅器１の入力端子，入力信号に現
れるバイアス電圧である。従って、出力信号e2の波形は
入力信号einの波形とほぼ等しくなる。これにより、
（ｃ）に示すように高速増幅器１の最大出力振幅がほぼ
そのまま回路全体の最大出力振幅になる。
〈発明の効果〉 以上説明したように、本発明によれば、比較的簡単な
構成で、無信号入力時に入力端子，入力信号にバイアス
電圧が現れるような高速増幅器を用いてその最大出力振
幅を減少させることがない広帯域複合増幅器が実現で
き、実用上の効果は大きい。
構成で、無信号入力時に入力端子，入力信号にバイアス
電圧が現れるような高速増幅器を用いてその最大出力振
幅を減少させることがない広帯域複合増幅器が実現で
き、実用上の効果は大きい。
第１図は本発明の原理ブロック図、第２図は本発明の一
実施例を示す回路図、第３図は第２図の動作を説明する
波形図、第４図は従来の複合増幅器の一例を示す回路
図、第５図は第４図の周波数特性例図、第６図は第４図
の動作を説明する波形図、第７図は従来の複合増幅器の
他の例を示す回路図、第８図は第７図で用いるレベルシ
フト回路の具体例を示す回路図、第９図も従来の複合増
幅器の他の例を示す回路図、第10図は第９図の動作を説
明する波形図である。 １……高速増幅器、２……加算器、７……誤差補正回
路、C2，C3……結合コンデンサ、Rf……帰還抵抗。
実施例を示す回路図、第３図は第２図の動作を説明する
波形図、第４図は従来の複合増幅器の一例を示す回路
図、第５図は第４図の周波数特性例図、第６図は第４図
の動作を説明する波形図、第７図は従来の複合増幅器の
他の例を示す回路図、第８図は第７図で用いるレベルシ
フト回路の具体例を示す回路図、第９図も従来の複合増
幅器の他の例を示す回路図、第10図は第９図の動作を説
明する波形図である。 １……高速増幅器、２……加算器、７……誤差補正回
路、C2，C3……結合コンデンサ、Rf……帰還抵抗。
Claims (1)
- 【請求項１】高速増幅器と、 この高速増幅器の入力端子側に接続された結合用の第１
のコンデンサおよび出力端子側に接続された結合用の第
２のコンデンサと、 一方の入力端子に前記第２のコンデンサの出力信号を受
ける加算器と、 前記第１のコンデンサに加える入力信号を受けその極性
を反転して出力する増幅器と、 帰還路にコンデンサが接続された演算増幅器を備え、こ
の演算増幅器の入力端子に前記増幅器の出力と前記加算
器の出力をＡ対１（Ａは前記高速増幅器のゲイン）の割
合で電流加算して入力し、この演算増幅器の出力信号を
前記加算器の他方の入力端子に入力すると共に、 Rin／（Rf＋Rin）＝1/A ただし、Rinは前記高速増幅器の合成入力インピーダン
スの関係を満たす抵抗Rfを介して前記高速増幅器の入力
端子に入力するように構成してなる誤差補正回路 からなることを特徴とする広帯域複合増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1018637A JPH0817292B2 (ja) | 1989-01-27 | 1989-01-27 | 広帯域複合増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1018637A JPH0817292B2 (ja) | 1989-01-27 | 1989-01-27 | 広帯域複合増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02199907A JPH02199907A (ja) | 1990-08-08 |
| JPH0817292B2 true JPH0817292B2 (ja) | 1996-02-21 |
Family
ID=11977123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1018637A Expired - Lifetime JPH0817292B2 (ja) | 1989-01-27 | 1989-01-27 | 広帯域複合増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817292B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2772418B2 (ja) * | 1990-11-09 | 1998-07-02 | 菊水電子工業株式会社 | オシロスコープ用の高入力インピーダンス広帯域増幅器 |
-
1989
- 1989-01-27 JP JP1018637A patent/JPH0817292B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02199907A (ja) | 1990-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0079098B1 (en) | Amplifier with signal-dependent voltage supply source | |
| US20080157830A1 (en) | Triangle oscillator and pulse width modulator | |
| JPH0320090B2 (ja) | ||
| NL8006006A (nl) | Versterkingsbesturingsketen. | |
| US4716398A (en) | Linearity control circuit for digital to analog converter | |
| US20070052478A1 (en) | Low distortion class-d amplifier using carrier reference signal symmetry modulation. | |
| JPH0817292B2 (ja) | 広帯域複合増幅器 | |
| US4134076A (en) | Pulse width modulated signal amplifier | |
| EP0921635A1 (en) | Power amplifier device | |
| US20090072902A1 (en) | Low distortion class-d amplifier | |
| US3614644A (en) | Amplifier apparatus with distortion compensation | |
| JPH0230912Y2 (ja) | ||
| JPH06120747A (ja) | 差動増幅器 | |
| JP2981953B2 (ja) | 線形送信回路 | |
| JPH0738541B2 (ja) | 増幅器装置 | |
| JPH046129B2 (ja) | ||
| JPS6340904Y2 (ja) | ||
| JP2590914B2 (ja) | 歪発生回路 | |
| RU2115224C1 (ru) | Усилитель мощности звуковой частоты | |
| JPH03286605A (ja) | 光受信回路 | |
| JP3107680B2 (ja) | 線形送信回路 | |
| JPH0215381Y2 (ja) | ||
| JPH0321058Y2 (ja) | ||
| JPS6336744Y2 (ja) | ||
| JP3080241B2 (ja) | 複合アンプ |