JPH0817231B2 - 組織ドープ構造半導体装置 - Google Patents
組織ドープ構造半導体装置Info
- Publication number
- JPH0817231B2 JPH0817231B2 JP4014209A JP1420992A JPH0817231B2 JP H0817231 B2 JPH0817231 B2 JP H0817231B2 JP 4014209 A JP4014209 A JP 4014209A JP 1420992 A JP1420992 A JP 1420992A JP H0817231 B2 JPH0817231 B2 JP H0817231B2
- Authority
- JP
- Japan
- Prior art keywords
- doped
- layer
- electron
- semiconductor device
- impurity atoms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 239000012535 impurity Substances 0.000 claims description 67
- 239000002184 metal Substances 0.000 claims description 17
- 125000006850 spacer group Chemical group 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 4
- 125000004429 atom Chemical group 0.000 description 54
- 230000037230 mobility Effects 0.000 description 28
- 238000000034 method Methods 0.000 description 18
- 230000000694 effects Effects 0.000 description 16
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 12
- 125000005842 heteroatom Chemical group 0.000 description 12
- 238000004904 shortening Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000001629 suppression Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000001803 electron scattering Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000005639 quantum mechanical wave Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000000958 atom scattering Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000027756 respiratory electron transport chain Effects 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
- H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は組織ドープ構造を採用す
ることにより高電子移動度を実現可能にした、半導体装
置に関するものである。
ることにより高電子移動度を実現可能にした、半導体装
置に関するものである。
【０００２】
【従来の技術】近年、エレクトロニクスの分野におい
て、増幅器の広帯域化、演算回路の高速化等のため、そ
れらの構成要素として用いられる半導体装置（デバイ
ス）の高速化が要求されている。この高速化のための手
法は、対象となる半導体装置に応じて種々提案されてい
る。例えば、電界効果形トランジスタ（またはバイポー
ラ形トランジスタ）の場合、ゲート長短縮（またはベー
ス幅短縮）によって電子（キャリア）の移動速度を高め
る手法や、変調ドーピングによって電子の移動速度を高
める手法が知られている。
て、増幅器の広帯域化、演算回路の高速化等のため、そ
れらの構成要素として用いられる半導体装置（デバイ
ス）の高速化が要求されている。この高速化のための手
法は、対象となる半導体装置に応じて種々提案されてい
る。例えば、電界効果形トランジスタ（またはバイポー
ラ形トランジスタ）の場合、ゲート長短縮（またはベー
ス幅短縮）によって電子（キャリア）の移動速度を高め
る手法や、変調ドーピングによって電子の移動速度を高
める手法が知られている。
【０００３】上記ゲート長短縮による手法は、トランジ
スタ動作が半導体結晶中で電子を走行させて得られるこ
とから、電子の移動すべき距離（電界効果形トランジス
タではソースおよびドレイン間の距離）をゲート長短縮
に応じて短縮して電子の走行時間を短くすることにより
トランジスタ動作の高速化を図るものである。しかしこ
の手法は、ゲート長を短くし過ぎるとゲートとしての効
果が減少して本来の目的を果たさなくなるため限界があ
り、またソース・ドレイン間距離の短縮にも限界があ
る。そこで、以下の変調ドーピングによる手法が考えら
れた。
スタ動作が半導体結晶中で電子を走行させて得られるこ
とから、電子の移動すべき距離（電界効果形トランジス
タではソースおよびドレイン間の距離）をゲート長短縮
に応じて短縮して電子の走行時間を短くすることにより
トランジスタ動作の高速化を図るものである。しかしこ
の手法は、ゲート長を短くし過ぎるとゲートとしての効
果が減少して本来の目的を果たさなくなるため限界があ
り、またソース・ドレイン間距離の短縮にも限界があ
る。そこで、以下の変調ドーピングによる手法が考えら
れた。
【０００４】変調ドーピングによる手法は、江崎らによ
り提案され（L.Esaki and T.Tsu:Superlattice and neg
ative differential conductivity in semiconductors,
IBM J. Res. Deverop.，14，61（1970))、電子の供給源
として必要な不純物原子が散乱源にもなることから、電
子移動速度を決定する主要因の１つである不純物原子に
よる散乱を抑制することによりトランジスタ動作の高速
化を図るものであり、変調ドープ構造を採用している。
この場合、不純物原子がポテンシャル障壁に集中するこ
とから、電子が走行する部分から不純物原子を出来る限
り空間的に離間させて配列するためスペーサ層を設けて
電子の不純物散乱の発生を極力抑えようとしており、こ
れにより不純物散乱を増やさずに不純物原子のキャリア
濃度のみを増やすことが可能になる。
り提案され（L.Esaki and T.Tsu:Superlattice and neg
ative differential conductivity in semiconductors,
IBM J. Res. Deverop.，14，61（1970))、電子の供給源
として必要な不純物原子が散乱源にもなることから、電
子移動速度を決定する主要因の１つである不純物原子に
よる散乱を抑制することによりトランジスタ動作の高速
化を図るものであり、変調ドープ構造を採用している。
この場合、不純物原子がポテンシャル障壁に集中するこ
とから、電子が走行する部分から不純物原子を出来る限
り空間的に離間させて配列するためスペーサ層を設けて
電子の不純物散乱の発生を極力抑えようとしており、こ
れにより不純物散乱を増やさずに不純物原子のキャリア
濃度のみを増やすことが可能になる。
【０００５】この手法の有効性は、精密な結晶法として
分子線エピタキシーを用いることによりＤｉｎｇｌｅら
により実証され（R.Dingle，H.L.Stormer, A.C.Gossard
andW.Eiegmann:Electron mobilities in modulation-d
oped semiconductor heterojunction superlattices，A
ppl. Phys. Lett., 33 ，665(1978))、さらに三村らに
より高電子移動度トランジスタ（ＨＥＭＴ）としてデバ
イス応用された（T.Mimura，S.Hiyamizu，T.Fujii and
K.Nanbu:Jpn. J. Appl. Phys., 19, L225(1980) ）。
分子線エピタキシーを用いることによりＤｉｎｇｌｅら
により実証され（R.Dingle，H.L.Stormer, A.C.Gossard
andW.Eiegmann:Electron mobilities in modulation-d
oped semiconductor heterojunction superlattices，A
ppl. Phys. Lett., 33 ，665(1978))、さらに三村らに
より高電子移動度トランジスタ（ＨＥＭＴ）としてデバ
イス応用された（T.Mimura，S.Hiyamizu，T.Fujii and
K.Nanbu:Jpn. J. Appl. Phys., 19, L225(1980) ）。
【０００６】さらに、電子の伝導チャンネルを電子の波
長と同程度の極微小寸法からなる断面とすることにより
不純物原子による散乱を抑制する手法が榊らにより提案
されている（H.Sakaki:Scattering suppression and hi
gh-mobility effect of size-quantized electrons in
urtrafine semiconductor wire structures, Jpn. J.Ap
pl. phys.，19，L735(1990)）。この手法は、半導体結
晶中に極微細な構造の量子細線を形成して、その中を通
過する電子が不純物原子による散乱を受け難くするもの
である。ここで散乱確率が大幅に減少するのは、伝導チ
ャンネルが単一モードの電子波導波路となっている場合
には散乱によって移る先のモードとして反射方向モード
のみとなるが、反射方向に散乱されるためには大きな運
動量変化引き起こす必要があるからである。この場合、
伝導チャンネルが単一モードの電子波導波路になるとい
う、電子の量子力学的波動特性に基づく効果を利用して
いる。
長と同程度の極微小寸法からなる断面とすることにより
不純物原子による散乱を抑制する手法が榊らにより提案
されている（H.Sakaki:Scattering suppression and hi
gh-mobility effect of size-quantized electrons in
urtrafine semiconductor wire structures, Jpn. J.Ap
pl. phys.，19，L735(1990)）。この手法は、半導体結
晶中に極微細な構造の量子細線を形成して、その中を通
過する電子が不純物原子による散乱を受け難くするもの
である。ここで散乱確率が大幅に減少するのは、伝導チ
ャンネルが単一モードの電子波導波路となっている場合
には散乱によって移る先のモードとして反射方向モード
のみとなるが、反射方向に散乱されるためには大きな運
動量変化引き起こす必要があるからである。この場合、
伝導チャンネルが単一モードの電子波導波路になるとい
う、電子の量子力学的波動特性に基づく効果を利用して
いる。
【０００７】
【発明が解決しようとする課題】上述した変調ドーピン
グでは、高電子移動度を実現するためには、電子供給源
である不純物原子層と伝導チャンネルとの間にスペーサ
層を設けて両者を空間的に離間させることが必要不可欠
となり、スペーサ層を厚くするほど散乱抑制効果が大き
くなる。ここで対象となる半導体装置が例えば電界効果
形トランジスタであって、ソースおよびドレインの２つ
の電極間に変調ドープ構造が存在するものである場合、
ゲートに電圧（電荷）を印加することでヘテロ界面付近
の電子密度を制御する際に、ゲートとヘテロ界面とが対
向した平板コンデンサと見なせることから、対向するヘ
テロ界面に逆極性の電荷が蓄積される現象と理解するこ
とができ、その際公知のように、平板コンデンサの端部
効果が生じる。すなわち、ゲート電極から発した電気力
線は電極端部で広がるため、その全てが対向方向のヘテ
ロ界面の二次元電子ガス（２ＤＥＧ）に終端することは
できず、他の部分に終端することになる。この端部効果
は、ゲートに印加した電荷の一部しかトランジスタ動作
に寄与していないことを意味し、所望の制御を達成する
のに必要な電荷量の増大を招き、トランジスタ動作時間
の短縮という所期の目的を阻害する要因となる。
グでは、高電子移動度を実現するためには、電子供給源
である不純物原子層と伝導チャンネルとの間にスペーサ
層を設けて両者を空間的に離間させることが必要不可欠
となり、スペーサ層を厚くするほど散乱抑制効果が大き
くなる。ここで対象となる半導体装置が例えば電界効果
形トランジスタであって、ソースおよびドレインの２つ
の電極間に変調ドープ構造が存在するものである場合、
ゲートに電圧（電荷）を印加することでヘテロ界面付近
の電子密度を制御する際に、ゲートとヘテロ界面とが対
向した平板コンデンサと見なせることから、対向するヘ
テロ界面に逆極性の電荷が蓄積される現象と理解するこ
とができ、その際公知のように、平板コンデンサの端部
効果が生じる。すなわち、ゲート電極から発した電気力
線は電極端部で広がるため、その全てが対向方向のヘテ
ロ界面の二次元電子ガス（２ＤＥＧ）に終端することは
できず、他の部分に終端することになる。この端部効果
は、ゲートに印加した電荷の一部しかトランジスタ動作
に寄与していないことを意味し、所望の制御を達成する
のに必要な電荷量の増大を招き、トランジスタ動作時間
の短縮という所期の目的を阻害する要因となる。
【０００８】ところで、この端部効果は、ゲート長のゲ
ート〜ヘテロ界面間隔に対する比が小さくなるほど顕著
になることから、ゲート長の短縮によりトランジスタ動
作時間を短縮しようとする場合には、それと同時にゲー
ト〜ヘテロ界面間隔も短縮する必要がある。しかしなが
ら、ゲート〜ヘテロ界面間隔は、上述した電子の散乱抑
制効果を得るためにスペーサ層を挿入することから、ス
ペーサ層として必要な厚み以下にすることはできない。
したがって、原子の散乱抑制とゲート長短縮とはトレー
ドオフの関係になり、変調ドープ構造によるトランジス
タ動作の高速化には限界がある。
ート〜ヘテロ界面間隔に対する比が小さくなるほど顕著
になることから、ゲート長の短縮によりトランジスタ動
作時間を短縮しようとする場合には、それと同時にゲー
ト〜ヘテロ界面間隔も短縮する必要がある。しかしなが
ら、ゲート〜ヘテロ界面間隔は、上述した電子の散乱抑
制効果を得るためにスペーサ層を挿入することから、ス
ペーサ層として必要な厚み以下にすることはできない。
したがって、原子の散乱抑制とゲート長短縮とはトレー
ドオフの関係になり、変調ドープ構造によるトランジス
タ動作の高速化には限界がある。
【０００９】一方、上述した量子細線による手法は、単
一モード伝搬という性質を利用しているため、これによ
り散乱を抑制し得る反面、量子細線を流れる電流値が制
限されてしまう。すなわち、単一モード伝送路では、フ
ェルミ粒子である電子により運び得る電流は、エネルギ
ー幅によって１ｅｖ当たり約８０μＡまでに制限され、
チャンネルの導電率は約８０μｍｈｏになることから、
大電流を得るためには種々の工夫によってチャンネルの
導電率を増やす必要がある。また、実際に半導体デバイ
スに適用して、この手法の有効性を実際に引き出すため
には、精密結晶技術のみならず、成長面内に電子の波長
程度の超微細構造を形成する技術が必要になる。
一モード伝搬という性質を利用しているため、これによ
り散乱を抑制し得る反面、量子細線を流れる電流値が制
限されてしまう。すなわち、単一モード伝送路では、フ
ェルミ粒子である電子により運び得る電流は、エネルギ
ー幅によって１ｅｖ当たり約８０μＡまでに制限され、
チャンネルの導電率は約８０μｍｈｏになることから、
大電流を得るためには種々の工夫によってチャンネルの
導電率を増やす必要がある。また、実際に半導体デバイ
スに適用して、この手法の有効性を実際に引き出すため
には、精密結晶技術のみならず、成長面内に電子の波長
程度の超微細構造を形成する技術が必要になる。
【００１０】本発明は、電子（キャリア）の量子力学的
波動性に基づき、不純物原子の配列に規則性を持たせる
ことにより、上述した問題を解決することを目的とす
る。
波動性に基づき、不純物原子の配列に規則性を持たせる
ことにより、上述した問題を解決することを目的とす
る。
【００１１】
【課題を解決するための手段】この目的のため、本発明
の組織ドープ構造半導体装置は、請求項１に示す如く、
ゲート金属層と、不純物原子をドーピングした電子供給
層と、スペーサ層と、アンドープ層とを積層した積層構
造を基板上に形成した半導体装置であって、前記電子供
給層中に不純物原子を、隣り合う不純物原子が、キャリ
ア波の進行方向およびそれと直交する方向に、当該電子
波長またはコヒーレンス長に基づいて決定した間隔で規
則的に配列されている組織ドープ構造を形成して成るこ
とを特徴とするものである。
の組織ドープ構造半導体装置は、請求項１に示す如く、
ゲート金属層と、不純物原子をドーピングした電子供給
層と、スペーサ層と、アンドープ層とを積層した積層構
造を基板上に形成した半導体装置であって、前記電子供
給層中に不純物原子を、隣り合う不純物原子が、キャリ
ア波の進行方向およびそれと直交する方向に、当該電子
波長またはコヒーレンス長に基づいて決定した間隔で規
則的に配列されている組織ドープ構造を形成して成るこ
とを特徴とするものである。
【００１２】
【作用】本発明の請求項１の構成においては、基板上に
ゲート金属層と、不純物原子をドーピングした電子供給
層と、スペーサ層と、アンドープ層とを積層した積層構
造を形成し、前記電子供給層中に不純物原子を、隣り合
う不純物原子が、キャリア波の進行方向およびそれと直
交する方向に、当該電子波長またはコヒーレンス長に基
づいて決定した間隔で規則的に配列されている組織ドー
プ構造を形成して半導体装置を構成し、その際、前記組
織ドープ構造は、例えば、隣り合う不純物原子が、請求
項２の如く、キャリア波の進行方向に当該電子波長の１
／２未満の間隔で、キャリア波進行方向と直交する方向
に当該電子波長未満の間隔で配列されていたり、あるい
は請求項３の如く、キャリア波の進行方向およびそれと
直交する方向に、当該電子のコヒーレンス長の１／２未
満の間隔で配列されていたり、あるいは請求項１の構成
において、請求項４の如く、単原子層またはそれと同等
の薄層に不純物原子を集中させたデルタドープ層をキャ
リア波の進行方向またはそれと直交する方向に複数層積
層して不純物原子ドープ層を形成している。このように
電子供給源としてドーピングした不純物原子が規則的に
配列された半導体装置では、キャリア波が進行する際
に、多数の不純物原子の散乱源としての作用が重畳され
て互いに打ち消し合い、結局散乱が抑制されることにな
り、高移動度の実現、ひいては半導体動作の高速化が可
能になる。
ゲート金属層と、不純物原子をドーピングした電子供給
層と、スペーサ層と、アンドープ層とを積層した積層構
造を形成し、前記電子供給層中に不純物原子を、隣り合
う不純物原子が、キャリア波の進行方向およびそれと直
交する方向に、当該電子波長またはコヒーレンス長に基
づいて決定した間隔で規則的に配列されている組織ドー
プ構造を形成して半導体装置を構成し、その際、前記組
織ドープ構造は、例えば、隣り合う不純物原子が、請求
項２の如く、キャリア波の進行方向に当該電子波長の１
／２未満の間隔で、キャリア波進行方向と直交する方向
に当該電子波長未満の間隔で配列されていたり、あるい
は請求項３の如く、キャリア波の進行方向およびそれと
直交する方向に、当該電子のコヒーレンス長の１／２未
満の間隔で配列されていたり、あるいは請求項１の構成
において、請求項４の如く、単原子層またはそれと同等
の薄層に不純物原子を集中させたデルタドープ層をキャ
リア波の進行方向またはそれと直交する方向に複数層積
層して不純物原子ドープ層を形成している。このように
電子供給源としてドーピングした不純物原子が規則的に
配列された半導体装置では、キャリア波が進行する際
に、多数の不純物原子の散乱源としての作用が重畳され
て互いに打ち消し合い、結局散乱が抑制されることにな
り、高移動度の実現、ひいては半導体動作の高速化が可
能になる。
【００１３】
【実施例】以下、本発明の実施例を図面に基づき詳細に
説明する。図１は本発明の組織ドープ構造半導体装置の
第１実施例の構成を示す断面図である。この第１実施例
は組織ドープ構造を高移動度トランジスタ（High Elect
ron Mobility Transistor：以下ＨＥＭＴと称す）に適
用したものであり、図中１０は半絶縁性基板を示す。
説明する。図１は本発明の組織ドープ構造半導体装置の
第１実施例の構成を示す断面図である。この第１実施例
は組織ドープ構造を高移動度トランジスタ（High Elect
ron Mobility Transistor：以下ＨＥＭＴと称す）に適
用したものであり、図中１０は半絶縁性基板を示す。
【００１４】半絶縁性基板１０は、例えばＧａＡｓと
し、その上にバッファ層１１、アンドープＧａＡｓ層１
２および電子供給層１３を順次積層し、さらに電子供給
層１３上にソース金属層１４、ゲート金属層１５および
ドレイン金属層１６を積層して夫々ソース電極、ゲート
電極およびドレイン電極を形成する。アンドープＧａＡ
ｓ層１２は、ＧａＡｓに不純物原子が極力混入しないよ
うにした高純度のものであり、電子供給層１３は、例え
ばＧａＡｓにドナー原子をドーピングしたｎ‐ＡｌＧａ
Ａｓとする。アンドープＧａＡｓ層１２および電子供給
層１３のヘテロ界面には電子が蓄積されて２次元電子ガ
ス（２ＤＥＧ）１７を形成し、それが２次元電子チャン
ネルとなる。なお、本例ではＧａＡｓ／ＡｌＧａＡｓ系
ヘテロ接合を用いてＨＥＭＴを構成したが、これに限定
されるものではなく、ＩｎＧａＡｓ／ＩｎＡｌＡｓ、Ｓ
ｉ／ＳｉＧｅを用いてもよい。
し、その上にバッファ層１１、アンドープＧａＡｓ層１
２および電子供給層１３を順次積層し、さらに電子供給
層１３上にソース金属層１４、ゲート金属層１５および
ドレイン金属層１６を積層して夫々ソース電極、ゲート
電極およびドレイン電極を形成する。アンドープＧａＡ
ｓ層１２は、ＧａＡｓに不純物原子が極力混入しないよ
うにした高純度のものであり、電子供給層１３は、例え
ばＧａＡｓにドナー原子をドーピングしたｎ‐ＡｌＧａ
Ａｓとする。アンドープＧａＡｓ層１２および電子供給
層１３のヘテロ界面には電子が蓄積されて２次元電子ガ
ス（２ＤＥＧ）１７を形成し、それが２次元電子チャン
ネルとなる。なお、本例ではＧａＡｓ／ＡｌＧａＡｓ系
ヘテロ接合を用いてＨＥＭＴを構成したが、これに限定
されるものではなく、ＩｎＧａＡｓ／ＩｎＡｌＡｓ、Ｓ
ｉ／ＳｉＧｅを用いてもよい。
【００１５】電子供給層１３には、図２の斜視図に示す
ように組織ドープ構造１３ａが形成され、組織ドープ構
造１３ａには、多数の不純物原子１８が、以下に示すよ
うに規則的に配列されている。すなわち、図２において
キャリア波の進行方向をｚ方向、それと直交する方向を
ｘ，ｙ方向とすると、隣り合う不純物原子の間隔ｘ，
ｙ，ｚを、（１）ｘ＜λかつｙ＜λかつｚ＜λ／２、
（２）ｘ＜λ0 ／２かつｙ＜λ0 ／２かつｚ＜λ0 ／２
の内の何れか１つの関係にする（ただし、λ；電子波
長、λ0 ；電子波のコヒーレンス長）。この組織ドープ
構造１３ａとヘテロ接合面との間には、不純物原子１８
が極力混入しないようにしたスペーサ層１３ｂを形成す
る。なお、上記条件を満たす組織ドープ構造１３ａを形
成するに当たり、単原子層またはそれと同等の薄層に不
純物原子を集中させたデルタドープ層１９をキャリア波
の進行方向（図２に示すｘｚ平面と平行な平面、もしく
はｙｚ平面と平行な平面）、またはそれと直交する方向
（ｘｙ平面と平行な平面）に複数層積層して不純物原子
ドープ層を形成するものとする。
ように組織ドープ構造１３ａが形成され、組織ドープ構
造１３ａには、多数の不純物原子１８が、以下に示すよ
うに規則的に配列されている。すなわち、図２において
キャリア波の進行方向をｚ方向、それと直交する方向を
ｘ，ｙ方向とすると、隣り合う不純物原子の間隔ｘ，
ｙ，ｚを、（１）ｘ＜λかつｙ＜λかつｚ＜λ／２、
（２）ｘ＜λ0 ／２かつｙ＜λ0 ／２かつｚ＜λ0 ／２
の内の何れか１つの関係にする（ただし、λ；電子波
長、λ0 ；電子波のコヒーレンス長）。この組織ドープ
構造１３ａとヘテロ接合面との間には、不純物原子１８
が極力混入しないようにしたスペーサ層１３ｂを形成す
る。なお、上記条件を満たす組織ドープ構造１３ａを形
成するに当たり、単原子層またはそれと同等の薄層に不
純物原子を集中させたデルタドープ層１９をキャリア波
の進行方向（図２に示すｘｚ平面と平行な平面、もしく
はｙｚ平面と平行な平面）、またはそれと直交する方向
（ｘｙ平面と平行な平面）に複数層積層して不純物原子
ドープ層を形成するものとする。
【００１６】なお、本例では組織ドープ構造１３ａをＨ
ＥＭＴに適用した場合を示したが、この代りに図９に示
すようにバイポーラトランジスタに適用してもよい。そ
の場合、極薄ベース層を形成するＰ層内に、キャリア波
の進行方向（ｚ方向）に不純物原子が１個だけ存在し、
ｘｙ平面内において不純物原子をｘ＜λかつｙ＜λとな
るよう配列したデルタドープ層を１層または２層以上形
成することにより、散乱抑制効果が得られる。
ＥＭＴに適用した場合を示したが、この代りに図９に示
すようにバイポーラトランジスタに適用してもよい。そ
の場合、極薄ベース層を形成するＰ層内に、キャリア波
の進行方向（ｚ方向）に不純物原子が１個だけ存在し、
ｘｙ平面内において不純物原子をｘ＜λかつｙ＜λとな
るよう配列したデルタドープ層を１層または２層以上形
成することにより、散乱抑制効果が得られる。
【００１７】上記組織ドープ構造１３ａにおいて、不純
物原子１８を規則的に配列する手法としては、例えば、
走査トンネル電子顕微鏡（ＳＴＭ）を用いて不純物原子
を単原子操作して所望の位置関係に配列する手法を用い
るものとし、これにより上記規則的配列を高精度で実現
する。ここで、前記手法の代わりに、自己組織性（セル
フオーガナイズ）を利用する手法を用いてもよいが、そ
の場合、不純物原子の規則的配列の精度が単原子操作の
場合よりも低くなる。なお、この自己組織性を用いる手
法については、例えば、T.Tatsumi, I.Hirosawa, T.Nii
no, H.Hirayama and J.Mizuki:Activation efficiency
of a B√３×√３／Si(111) structure covered with m
olecular beam deposited amorphousSior SiO2 ，NEC
マイクロエレクトロニクス研究所、宮崎台、A. P. L. 5
7 ，(1) ，2 July 1990 ，73に発表されている。この論
文では、高真空中でシリコンの清浄な表面にボロンを１
原子層分堆積させると、結晶面および堆積温度を適宜選
択することにより、ボロンがシリコン原子と置き替わっ
たサイトに入り、しかも、√３×√３という規則正しい
位置に配列され、この規則正しいサイトの置き換えによ
り全てのボロンがイオン化することが記載されている。
物原子１８を規則的に配列する手法としては、例えば、
走査トンネル電子顕微鏡（ＳＴＭ）を用いて不純物原子
を単原子操作して所望の位置関係に配列する手法を用い
るものとし、これにより上記規則的配列を高精度で実現
する。ここで、前記手法の代わりに、自己組織性（セル
フオーガナイズ）を利用する手法を用いてもよいが、そ
の場合、不純物原子の規則的配列の精度が単原子操作の
場合よりも低くなる。なお、この自己組織性を用いる手
法については、例えば、T.Tatsumi, I.Hirosawa, T.Nii
no, H.Hirayama and J.Mizuki:Activation efficiency
of a B√３×√３／Si(111) structure covered with m
olecular beam deposited amorphousSior SiO2 ，NEC
マイクロエレクトロニクス研究所、宮崎台、A. P. L. 5
7 ，(1) ，2 July 1990 ，73に発表されている。この論
文では、高真空中でシリコンの清浄な表面にボロンを１
原子層分堆積させると、結晶面および堆積温度を適宜選
択することにより、ボロンがシリコン原子と置き替わっ
たサイトに入り、しかも、√３×√３という規則正しい
位置に配列され、この規則正しいサイトの置き換えによ
り全てのボロンがイオン化することが記載されている。
【００１８】次にＨＥＭＴの動作原理について図３〜６
によって説明する。一般に、半絶縁性基板上に構成した
高純度ＧａＡｓ層、ｎ‐ＡｌＧａＡｓ層およびゲート金
属層による積層構造（変調ドープ構造）では、ｎ‐Ａｌ
ＧａＡｓ層は表面空乏化とヘテロ界面空乏化とによって
空乏化し、ｎ‐ＡｌＧａＡｓ層内の電子はエネルギーが
低いゲート金属層とＧａＡｓ層とへ移動する。この内、
ＧａＡｓ層へ移動した電子は、ヘテロ界面に蓄積されて
図３に示すように２次元電子ガス（２ＤＥＧ）を形成す
る。この電子は母体の不純物イオン（ｎ‐ＡｌＧａＡｓ
層）から空間的に離間されており、不純物原子による散
乱を受け難くなっている。この積層構造は、不純物が表
面から深さ方向に向かって急峻に分布している。
によって説明する。一般に、半絶縁性基板上に構成した
高純度ＧａＡｓ層、ｎ‐ＡｌＧａＡｓ層およびゲート金
属層による積層構造（変調ドープ構造）では、ｎ‐Ａｌ
ＧａＡｓ層は表面空乏化とヘテロ界面空乏化とによって
空乏化し、ｎ‐ＡｌＧａＡｓ層内の電子はエネルギーが
低いゲート金属層とＧａＡｓ層とへ移動する。この内、
ＧａＡｓ層へ移動した電子は、ヘテロ界面に蓄積されて
図３に示すように２次元電子ガス（２ＤＥＧ）を形成す
る。この電子は母体の不純物イオン（ｎ‐ＡｌＧａＡｓ
層）から空間的に離間されており、不純物原子による散
乱を受け難くなっている。この積層構造は、不純物が表
面から深さ方向に向かって急峻に分布している。
【００１９】ここで、ｎ‐ＡｌＧａＡｓ層を表面空乏層
よりも薄く設計した場合、ヘテロ界面も表面空乏層範囲
に入り空乏化するため、ゲート電極に正電荷を印加する
と表面空乏層は薄くなり、図４に示すようにヘテロ界面
に２ＤＥＧが蓄積される（エンハンスメントモード）。
一方、ｎ‐ＡｌＧａＡｓ層を表面空乏層よりも多少厚く
設計した場合、空乏層はヘテロ界面まで達せず電子が蓄
積された状態になるが、ゲート電極に負電荷を印加する
と表面空乏層が伸びて２ＤＥＧが空乏化する（デプレッ
ションモード）。これらの何れか一方を採用して、２Ｄ
ＥＧの密度をゲート電圧によって制御する。上記積層構
造をＨＥＭＴのソース電極とドレイン電極との間に構成
することにより両電極間の導電率をゲート電圧で制御す
ることができ、ゲートに信号が入力されてからソース・
ドレイン間に電流が流れ始めるまでの時間がＨＥＭＴの
動作時間になり、この動作時間は電子がソースからドレ
インまで走行するのに要する走行時間と等しくなる。し
たがってこの走行時間を短縮することがトランジスタの
動作速度を高めることになる。
よりも薄く設計した場合、ヘテロ界面も表面空乏層範囲
に入り空乏化するため、ゲート電極に正電荷を印加する
と表面空乏層は薄くなり、図４に示すようにヘテロ界面
に２ＤＥＧが蓄積される（エンハンスメントモード）。
一方、ｎ‐ＡｌＧａＡｓ層を表面空乏層よりも多少厚く
設計した場合、空乏層はヘテロ界面まで達せず電子が蓄
積された状態になるが、ゲート電極に負電荷を印加する
と表面空乏層が伸びて２ＤＥＧが空乏化する（デプレッ
ションモード）。これらの何れか一方を採用して、２Ｄ
ＥＧの密度をゲート電圧によって制御する。上記積層構
造をＨＥＭＴのソース電極とドレイン電極との間に構成
することにより両電極間の導電率をゲート電圧で制御す
ることができ、ゲートに信号が入力されてからソース・
ドレイン間に電流が流れ始めるまでの時間がＨＥＭＴの
動作時間になり、この動作時間は電子がソースからドレ
インまで走行するのに要する走行時間と等しくなる。し
たがってこの走行時間を短縮することがトランジスタの
動作速度を高めることになる。
【００２０】ここで、電子走行速度は散乱によって制限
され、この散乱の主要因は低温では不純物散乱となるこ
とから、ＨＥＭＴは上述したように電子が走行する空間
領域がキャリアを供給する母体イオンから離間されてい
るため不純物散乱を受け難くなる。例えば、散乱低減効
果を示す指標の１つである移動度を温度の関数として表
わした図５（K.Hirakawa，H.Sakaki，Phys. Rev.，B33,
8291(1986) より引用）において、散乱低減効果は移動
度の上昇で表わされ、ＧａＡｓの移動度は３００［Ｋ］
では８５００であるが、室温付近ではフォノン散乱によ
り移動度が制限され、温度が低下するにつれてフォノン
密度が減少し、これによりフォノン散乱が減少して移動
度が上昇する。この移動度の上昇は、スペーサ層を設け
ない場合、不純物イオンによる散乱が効いてくるため図
示のように１００［Ｋ］付近から鈍化する。
され、この散乱の主要因は低温では不純物散乱となるこ
とから、ＨＥＭＴは上述したように電子が走行する空間
領域がキャリアを供給する母体イオンから離間されてい
るため不純物散乱を受け難くなる。例えば、散乱低減効
果を示す指標の１つである移動度を温度の関数として表
わした図５（K.Hirakawa，H.Sakaki，Phys. Rev.，B33,
8291(1986) より引用）において、散乱低減効果は移動
度の上昇で表わされ、ＧａＡｓの移動度は３００［Ｋ］
では８５００であるが、室温付近ではフォノン散乱によ
り移動度が制限され、温度が低下するにつれてフォノン
密度が減少し、これによりフォノン散乱が減少して移動
度が上昇する。この移動度の上昇は、スペーサ層を設け
ない場合、不純物イオンによる散乱が効いてくるため図
示のように１００［Ｋ］付近から鈍化する。
【００２１】そこで、図６に示すようにスペーサ層１３
ｂを設けて不純物を電子が走行する空間領域から遠ざけ
ることにより、不純物散乱を抑制することができる。し
たがって、スペーサ層の挿入により低温化に伴う移動度
の上昇をさらに続行させることができ、極低温では１０
０００００以上の高移動度を実現することができる。以
上説明したことは変調ドープ構造において電子の散乱が
減少することの明確な実証となると同時に、不純物によ
る散乱を抑制するためにはスペーサ層を設けることが必
要不可欠なことも示している。
ｂを設けて不純物を電子が走行する空間領域から遠ざけ
ることにより、不純物散乱を抑制することができる。し
たがって、スペーサ層の挿入により低温化に伴う移動度
の上昇をさらに続行させることができ、極低温では１０
０００００以上の高移動度を実現することができる。以
上説明したことは変調ドープ構造において電子の散乱が
減少することの明確な実証となると同時に、不純物によ
る散乱を抑制するためにはスペーサ層を設けることが必
要不可欠なことも示している。
【００２２】ところで、変調ドープ構造では、ゲートに
電圧（電荷）を印加することでヘテロ界面付近の電子密
度を制御する際に、前述したように平板コンデンサの端
部効果が生じることから、スペーサ層はある厚み以上に
することはできず、したがって原子の散乱抑制とゲート
長短縮とはトレードオフの関係になり、変調ドープ構造
によるトランジスタ動作の高速化には限界がある。そこ
で、散乱要因を遠ざけるのではなく、電子の波動性に基
づく干渉により散乱を抑制する、本実施例の組織ドープ
構造が考え出された。この組織ドープ構造は、電子が走
行する空間領域の近くに（極端な場合には電子が走行す
る空間自体に）散乱要因が存在しても散乱抑制効果が得
られるため、上記変調ドープ構造に比べ極めて有効性が
高く、この散乱抑制の原理を不純物原子の配列に対して
適用することができる。以下にこの散乱抑制の原理を２
つの例、すなわち不純物を一平面内に配列したとき電子
波がその平面に沿う方向（以下ｚ方向）に通過する場合
と、その平面と直交する方向（以下ｙ方向）に通過する
場合とを用いて、波動力学的に解析する。
電圧（電荷）を印加することでヘテロ界面付近の電子密
度を制御する際に、前述したように平板コンデンサの端
部効果が生じることから、スペーサ層はある厚み以上に
することはできず、したがって原子の散乱抑制とゲート
長短縮とはトレードオフの関係になり、変調ドープ構造
によるトランジスタ動作の高速化には限界がある。そこ
で、散乱要因を遠ざけるのではなく、電子の波動性に基
づく干渉により散乱を抑制する、本実施例の組織ドープ
構造が考え出された。この組織ドープ構造は、電子が走
行する空間領域の近くに（極端な場合には電子が走行す
る空間自体に）散乱要因が存在しても散乱抑制効果が得
られるため、上記変調ドープ構造に比べ極めて有効性が
高く、この散乱抑制の原理を不純物原子の配列に対して
適用することができる。以下にこの散乱抑制の原理を２
つの例、すなわち不純物を一平面内に配列したとき電子
波がその平面に沿う方向（以下ｚ方向）に通過する場合
と、その平面と直交する方向（以下ｙ方向）に通過する
場合とを用いて、波動力学的に解析する。
【００２３】平面上で並進対称に配列された散乱源があ
るとき、この平面に沿って伝搬する電子波の散乱につい
て解析する。散乱源が一つの平面（ｙ＝０、すなわち図
２のｘｚ平面）上に配列されている場合、次の並進対称
性が成立する。
るとき、この平面に沿って伝搬する電子波の散乱につい
て解析する。散乱源が一つの平面（ｙ＝０、すなわち図
２のｘｚ平面）上に配列されている場合、次の並進対称
性が成立する。
【００２４】
【数１】
【００２５】
【数２】
【００２６】
【数３】
【００２７】
【数４】
【００２８】
【数５】
【００２９】
【数６】
【００３０】
【数７】
【００３１】
【数８】
【００３２】
【数９】
【００３３】
【数１０】
【００３４】
【数１１】
【００３５】
【数１２】
【００３６】
【数１３】
【００３７】
【数１４】
【００３８】
【数１５】
【００３９】
【数１６】
【００４０】
【数１７】
【００４１】
【数１８】
【００４２】以上から明らかなように、不純物原子を規
則的に配列した場合には電子の散乱が抑制されることが
理論的に実証された。なお、具体的な数値例としては、
原子配列面（散乱面）の間隔が電子波長λの１／２未満
のときブラッグ反射が生じず、電子波長λは熱平衡状態
で５０ｎｍ程度であることから、電子のコヒーレンス長
が十分に長い（例えば１μm)場合、コヒーレンス長のこ
とを考慮する必要はなく、隣り合う不純物原子の間隔は
ｘ，ｙ方向において５０ｎｍ未満、ｚ方向において２５
ｎｍ未満である必要がある。一方、コヒーレンス長が影
響する場合、コヒーレンス長内に多数の散乱源が存在す
る必要があり、コヒーレンス長内に存在する不純物原子
のみが規則的配列の効果を発揮することから、隣り合う
不純物原子の間隔はコヒーレンス長λ0 が１００ｎｍの
場合、ｘ，ｙ，ｚ方向において少なくともλ0 ／２＝５
０ｎｍ未満、好ましくはλ0 ／５＝２０ｎｍ未満である
必要がある。これらの条件は十分実現可能であり、これ
らの条件から前述した不純物原子の規則的配列の条件
（１），（２）が導かれることになる。
則的に配列した場合には電子の散乱が抑制されることが
理論的に実証された。なお、具体的な数値例としては、
原子配列面（散乱面）の間隔が電子波長λの１／２未満
のときブラッグ反射が生じず、電子波長λは熱平衡状態
で５０ｎｍ程度であることから、電子のコヒーレンス長
が十分に長い（例えば１μm)場合、コヒーレンス長のこ
とを考慮する必要はなく、隣り合う不純物原子の間隔は
ｘ，ｙ方向において５０ｎｍ未満、ｚ方向において２５
ｎｍ未満である必要がある。一方、コヒーレンス長が影
響する場合、コヒーレンス長内に多数の散乱源が存在す
る必要があり、コヒーレンス長内に存在する不純物原子
のみが規則的配列の効果を発揮することから、隣り合う
不純物原子の間隔はコヒーレンス長λ0 が１００ｎｍの
場合、ｘ，ｙ，ｚ方向において少なくともλ0 ／２＝５
０ｎｍ未満、好ましくはλ0 ／５＝２０ｎｍ未満である
必要がある。これらの条件は十分実現可能であり、これ
らの条件から前述した不純物原子の規則的配列の条件
（１），（２）が導かれることになる。
【００４３】上述した組織ドープ構造の散乱抑制の原理
の有効性は、以下の論文（A.F.J.Levi，S.L.McCall，an
d P.M.Platzman:Nonrandom doping and elastic scatte
ringof carriers in semiconductors，AT&T Bell Labor
atories，Murray Hill, NewJersey 07974 Received 31
October 1988) から理解することができる。この論文で
は、半導体の結晶成長中、単原子層またはそれと同等の
薄層に不純物原子を集中させたデルタドープ層をキャリ
ア波の進行方向またはそれと直交する方向に複数層積層
して不純物原子ドープ層を形成したとき、デルタドープ
層には不純物原子がある程度規則性を持って（nonrando
m)配列されることになるが、その場合、散乱が減少する
ことが述べられている。すなわち、不純物原子の自己組
織配列シミュレーションの結果に基づき、不純物原子が
完全に規則性を持って配列された場合を示す統計的な平
均値がある特定な値であり、完全にランダムに配列され
た場合を示す統計的な平均値が他の特定な値であると
き、現実に生じる両者の中間値を取る場合の移動度を計
算した結果、電子移動速度が３倍になる（散乱損失が１
／３になる）ことが判明した。
の有効性は、以下の論文（A.F.J.Levi，S.L.McCall，an
d P.M.Platzman:Nonrandom doping and elastic scatte
ringof carriers in semiconductors，AT&T Bell Labor
atories，Murray Hill, NewJersey 07974 Received 31
October 1988) から理解することができる。この論文で
は、半導体の結晶成長中、単原子層またはそれと同等の
薄層に不純物原子を集中させたデルタドープ層をキャリ
ア波の進行方向またはそれと直交する方向に複数層積層
して不純物原子ドープ層を形成したとき、デルタドープ
層には不純物原子がある程度規則性を持って（nonrando
m)配列されることになるが、その場合、散乱が減少する
ことが述べられている。すなわち、不純物原子の自己組
織配列シミュレーションの結果に基づき、不純物原子が
完全に規則性を持って配列された場合を示す統計的な平
均値がある特定な値であり、完全にランダムに配列され
た場合を示す統計的な平均値が他の特定な値であると
き、現実に生じる両者の中間値を取る場合の移動度を計
算した結果、電子移動速度が３倍になる（散乱損失が１
／３になる）ことが判明した。
【００４４】ところでこの論文は、上記記載から明らか
なように、不純物原子がある程度規則性を持って配列さ
れる場合を想定しており、不純物原子が完全に規則性を
持って配列される場合については言及していない。した
がって、本実施例の組織ドープ構造は、この論文による
構造とは散乱抑制効果において顕著な差があり、高電子
移動度が得られる。このようにＨＥＭＴにおいて高電子
移動度が実現されることは、動作速度を高速化する要因
になる。すなわち、実際の半導体デバイスにおいて、電
子移動度を高めることは直ちにＨＥＭＴの動作速度の高
速化を実現することにはならないが（電子移動度と動作
速度との関係については諸学説があり、理論的に確立し
ていないが、動作速度は電子移動度よりも飽和速度に大
きく依存するというのが通説である）、ＨＥＭＴの動作
速度が高速化される傾向が見られる。したがって、本実
施例の組織ドープ構造を適用したＨＥＭＴは、半導体製
造技術の進歩に伴い、動作速度が飛躍的に向上する可能
性が極めて高い。
なように、不純物原子がある程度規則性を持って配列さ
れる場合を想定しており、不純物原子が完全に規則性を
持って配列される場合については言及していない。した
がって、本実施例の組織ドープ構造は、この論文による
構造とは散乱抑制効果において顕著な差があり、高電子
移動度が得られる。このようにＨＥＭＴにおいて高電子
移動度が実現されることは、動作速度を高速化する要因
になる。すなわち、実際の半導体デバイスにおいて、電
子移動度を高めることは直ちにＨＥＭＴの動作速度の高
速化を実現することにはならないが（電子移動度と動作
速度との関係については諸学説があり、理論的に確立し
ていないが、動作速度は電子移動度よりも飽和速度に大
きく依存するというのが通説である）、ＨＥＭＴの動作
速度が高速化される傾向が見られる。したがって、本実
施例の組織ドープ構造を適用したＨＥＭＴは、半導体製
造技術の進歩に伴い、動作速度が飛躍的に向上する可能
性が極めて高い。
【００４５】図７は本発明の組織ドープ構造半導体装置
の、第２実施例の要部の構成を示す斜視図であり、図中
２０はシリコン基板（シリコン結晶層）を示す。この第
２実施例は組織ドープ構造をＭＯＳトランジスタに適用
したものであり、シリコン基板２０上に絶縁膜（例えば
ＳｉＯ2 膜）２１を積層し、絶縁膜２１上にソース金属
層２２、ゲート金属層２３およびドレイン金属層２４を
積層して夫々ソース電極、ゲート電極およびドレイン電
極を形成する。シリコン基板２０には、第１実施例と同
様の規則性を有する組織ドープ構造を形成するドーピン
グを行い、不純物原子２６を規則的に配列する。このと
き、シリコン基板２０の上部（絶縁膜２１寄りの部分）
には誘起電子層２５が形成される。この組織ドープ構造
により、ＭＯＳトランジスタにおいて第１実施例と同様
の作用効果（すなわち散乱抑制による電子移動度の向
上）が得られる。
の、第２実施例の要部の構成を示す斜視図であり、図中
２０はシリコン基板（シリコン結晶層）を示す。この第
２実施例は組織ドープ構造をＭＯＳトランジスタに適用
したものであり、シリコン基板２０上に絶縁膜（例えば
ＳｉＯ2 膜）２１を積層し、絶縁膜２１上にソース金属
層２２、ゲート金属層２３およびドレイン金属層２４を
積層して夫々ソース電極、ゲート電極およびドレイン電
極を形成する。シリコン基板２０には、第１実施例と同
様の規則性を有する組織ドープ構造を形成するドーピン
グを行い、不純物原子２６を規則的に配列する。このと
き、シリコン基板２０の上部（絶縁膜２１寄りの部分）
には誘起電子層２５が形成される。この組織ドープ構造
により、ＭＯＳトランジスタにおいて第１実施例と同様
の作用効果（すなわち散乱抑制による電子移動度の向
上）が得られる。
【００４６】図８は本発明の組織ドープ構造半導体装置
の、第３実施例の要部の構成を示す斜視図であり、図中
３０は量子井戸チャンネルを示す。この第３実施例は組
織ドープ構造をヘテロ構造トランジスタに適用したもの
であり、量子井戸チャンネル３０上に絶縁層３１を積層
し、絶縁層３１上にソース金属層３２、ゲート金属層３
３およびドレイン金属層３４を積層して夫々ソース電
極、ゲート電極およびドレイン電極を形成する。量子井
戸チャンネル３０には、第１実施例と同様の規則性を有
する組織ドープ構造を形成するドーピングを行い、不純
物原子３５を規則的に配列する。この組織ドープ構造に
より、ヘテロ構造トランジスタにおいて第１実施例と同
様の作用効果（すなわち散乱抑制による電子移動度の向
上）が得られる。
の、第３実施例の要部の構成を示す斜視図であり、図中
３０は量子井戸チャンネルを示す。この第３実施例は組
織ドープ構造をヘテロ構造トランジスタに適用したもの
であり、量子井戸チャンネル３０上に絶縁層３１を積層
し、絶縁層３１上にソース金属層３２、ゲート金属層３
３およびドレイン金属層３４を積層して夫々ソース電
極、ゲート電極およびドレイン電極を形成する。量子井
戸チャンネル３０には、第１実施例と同様の規則性を有
する組織ドープ構造を形成するドーピングを行い、不純
物原子３５を規則的に配列する。この組織ドープ構造に
より、ヘテロ構造トランジスタにおいて第１実施例と同
様の作用効果（すなわち散乱抑制による電子移動度の向
上）が得られる。
【００４７】
【発明の効果】かくして本発明の組織ドープ構造半導体
装置は上述の如く、電子（キャリア）の量子力学的波動
性に基づき、不純物原子の配列に規則性を持たせたか
ら、電子供給源としてドーピングした不純物原子が半導
体装置内に規則的に配列される結果、キャリア波が進行
する際に、多数の不純物原子の散乱源としての作用が重
畳されて互いに打ち消し合い、結局散乱が抑制されるこ
とになり、高移動度の実現、ひいては半導体動作の高速
化が可能になる。
装置は上述の如く、電子（キャリア）の量子力学的波動
性に基づき、不純物原子の配列に規則性を持たせたか
ら、電子供給源としてドーピングした不純物原子が半導
体装置内に規則的に配列される結果、キャリア波が進行
する際に、多数の不純物原子の散乱源としての作用が重
畳されて互いに打ち消し合い、結局散乱が抑制されるこ
とになり、高移動度の実現、ひいては半導体動作の高速
化が可能になる。
【図１】本発明の組織ドープ構造半導体装置の第１実施
例の構成を示す断面図である。
例の構成を示す断面図である。
【図２】同例の組織ドープ構造の構造を示す斜視図であ
る。
る。
【図３】高移動度トランジスタの動作原理を説明するた
めの図である。
めの図である。
【図４】高移動度トランジスタの動作原理を説明するた
めの図である。
めの図である。
【図５】高移動度トランジスタの動作原理を説明するた
めの図である。
めの図である。
【図６】高移動度トランジスタの動作原理を説明するた
めの図である。
めの図である。
【図７】本発明の組織ドープ構造半導体装置の、第２実
施例の要部の構成を示す斜視図である。
施例の要部の構成を示す斜視図である。
【図８】本発明の組織ドープ構造半導体装置の、第３実
施例の要部の構成を示す斜視図である。
施例の要部の構成を示す斜視図である。
【図９】本発明の組織ドープ構造をバイポーラトランジ
スタに適用した場合を示す図である。
スタに適用した場合を示す図である。
10 半絶縁性基板 12 アンドープ層（アンドープＧａＡｓ層） 13 電子供給層 13a 組織ドープ構造 13b スペーサ層 14 ソース金属層 15 ゲート金属層 16 ドレイン金属層 17 ２次元電子ガス（２ＤＥＧ；２次元電子チャンネ
ル） 18 不純物原子 19 デルタドープ層
ル） 18 不純物原子 19 デルタドープ層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/812
Claims (6)
- 【請求項１】 ゲート金属層と、不純物原子をドーピン
グした電子供給層と、スペーサ層と、アンドープ層とを
積層した積層構造を基板上に形成した半導体装置であっ
て、前記電子供給層中に不純物原子を、隣り合う不純物
原子が、キャリア波の進行方向およびそれと直交する方
向に、当該電子波長またはコヒーレンス長に基づいて決
定した間隔で規則的に配列されている組織ドープ構造を
形成して成ることを特徴とする、組織ドープ構造半導体
装置。 - 【請求項２】 前記組織ドープ構造は、隣り合う不純物
原子が、キャリア波の進行方向に当該電子波長の１／２
未満の間隔で、キャリア波進行方向と直交する方向に当
該電子波長未満の間隔で配列されていることを特徴とす
る、請求項１記載の組織ドープ構造半導体装置。 - 【請求項３】 前記組織ドープ構造は、隣り合う不純物
原子が、キャリア波の進行方向およびそれと直交する方
向に、当該電子のコヒーレンス長の１／２未満の間隔で
配列されていることを特徴とする、請求項１記載の組織
ドープ構造半導体装置。 - 【請求項４】 前記組織ドープ構造は、単原子層または
それと同等の薄層に不純物原子を集中させたデルタドー
プ層をキャリア波の進行方向またはそれと直交する方向
に複数層積層して不純物原子ドープ層を形成したことを
特徴とする、請求項１、２または３記載の組織ドープ構
造半導体装置。 - 【請求項５】 前記組織ドープ構造をチャンネルとした
電界効果形トランジスタであることを特徴とする、請求
項４記載の組織ドープ構造半導体装置。 - 【請求項６】 前記組織ドープ構造をチャンネルとした
高電子移動度トランジスタであることを特徴とする、請
求項４記載の組織ドープ構造半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4014209A JPH0817231B2 (ja) | 1992-01-29 | 1992-01-29 | 組織ドープ構造半導体装置 |
| US08/009,755 US5412231A (en) | 1992-01-29 | 1993-01-27 | Semiconductor device having organically doped structure |
| EP93101298A EP0553807A1 (en) | 1992-01-29 | 1993-01-28 | Semiconductor device having organically doped structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4014209A JPH0817231B2 (ja) | 1992-01-29 | 1992-01-29 | 組織ドープ構造半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05206173A JPH05206173A (ja) | 1993-08-13 |
| JPH0817231B2 true JPH0817231B2 (ja) | 1996-02-21 |
Family
ID=11854717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4014209A Expired - Lifetime JPH0817231B2 (ja) | 1992-01-29 | 1992-01-29 | 組織ドープ構造半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5412231A (ja) |
| EP (1) | EP0553807A1 (ja) |
| JP (1) | JPH0817231B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07254275A (ja) * | 1994-01-31 | 1995-10-03 | Toshiba Corp | 半導体記憶装置 |
| JPH08107216A (ja) * | 1994-10-04 | 1996-04-23 | Fujitsu Ltd | 半導体装置 |
| US6423614B1 (en) * | 1998-06-30 | 2002-07-23 | Intel Corporation | Method of delaminating a thin film using non-thermal techniques |
| CA2495309C (en) * | 2002-08-13 | 2011-11-08 | Massachusetts Institute Of Technology | Semiconductor nanocrystal heterostructures |
| US7394094B2 (en) * | 2005-12-29 | 2008-07-01 | Massachusetts Institute Of Technology | Semiconductor nanocrystal heterostructures |
| WO2010082926A1 (en) | 2009-01-14 | 2010-07-22 | Hewlett-Packard Development Company, L.P. | Method for doping an electrically actuated device |
| WO2014039472A1 (en) * | 2012-09-04 | 2014-03-13 | Massachusetts Institute Of Technology | Solid-state cloaking for electrical charge carrier mobility control |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4882609A (en) * | 1984-11-19 | 1989-11-21 | Max-Planck Gesellschaft Zur Forderung Der Wissenschafter E.V. | Semiconductor devices with at least one monoatomic layer of doping atoms |
| US4613541A (en) * | 1985-01-12 | 1986-09-23 | Mitsubishi Denki Kabushiki Kaisha | Electronic device using electron transport proteins |
| JPS61174776A (ja) * | 1985-01-30 | 1986-08-06 | Sony Corp | ヘテロ接合電界効果トランジスタ |
| JPH0770690B2 (ja) * | 1986-01-14 | 1995-07-31 | オリンパス光学工業株式会社 | 三次元トンネルメモリ装置 |
| EP0312237A3 (en) * | 1987-10-13 | 1989-10-25 | AT&T Corp. | Interface charge enhancement in delta-doped heterostructure |
| JPH067591B2 (ja) * | 1990-03-27 | 1994-01-26 | 新技術事業団 | シリコン固体表面への有機分子の植え付け方法 |
-
1992
- 1992-01-29 JP JP4014209A patent/JPH0817231B2/ja not_active Expired - Lifetime
-
1993
- 1993-01-27 US US08/009,755 patent/US5412231A/en not_active Expired - Fee Related
- 1993-01-28 EP EP93101298A patent/EP0553807A1/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| US5412231A (en) | 1995-05-02 |
| JPH05206173A (ja) | 1993-08-13 |
| EP0553807A1 (en) | 1993-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9842921B2 (en) | Direct tunnel barrier control gates in a two-dimensional electronic system | |
| US6753593B1 (en) | Quantum wire field-effect transistor and method of making the same | |
| Luryi et al. | Resonant tunneling of two‐dimensional electrons through a quantum wire: A negative transconductance device | |
| US5234848A (en) | Method for fabricating lateral resonant tunneling transistor with heterojunction barriers | |
| US20070290193A1 (en) | Field effect transistor devices and methods | |
| US4704622A (en) | Negative transconductance device | |
| JPH06232417A (ja) | 半導体装置およびその製造方法 | |
| JPH0817231B2 (ja) | 組織ドープ構造半導体装置 | |
| EP0335498A2 (en) | Field-effect transistor having a lateral surface superlattice, and method of making the same | |
| Hasegawa et al. | Molecular-beam epitaxy and device applications of III-V semiconductor nanowires | |
| JP2722885B2 (ja) | 電界効果トランジスタ | |
| JPH07326730A (ja) | 半導体装置，その製造方法，単一電子デバイス，及びその製造方法 | |
| Seabaugh et al. | Quantum functional devices: Present status and future prospects | |
| Pierre et al. | Intrinsic and doped coupled quantum dots created by local modulation of implantation in a silicon nanowire | |
| EP4111505A1 (en) | Electronic device | |
| JP4334246B2 (ja) | 量子半導体装置及びその製造方法 | |
| JP2020184619A (ja) | トンネル電界効果トランジスタ | |
| JPH0354465B2 (ja) | ||
| JP3435793B2 (ja) | 量子素子 | |
| Fujisawa et al. | Nanostructure fabrication and the science using focused ion beams | |
| JPH05102198A (ja) | 擬１次元電界効果トランジスタとその製造方法 | |
| Larkin et al. | Field-induced charge accumulation in V-groove quantum wires | |
| JPH02192737A (ja) | 電界効果トランジスタ | |
| Gvozdić et al. | Superiority of p-type spin transistors | |
| EP0366861A1 (en) | Semiconductor ballistic transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |