JPH0816628A - 論理シミュレーションライブラリの作成方法及びその装置 - Google Patents
論理シミュレーションライブラリの作成方法及びその装置Info
- Publication number
- JPH0816628A JPH0816628A JP6147304A JP14730494A JPH0816628A JP H0816628 A JPH0816628 A JP H0816628A JP 6147304 A JP6147304 A JP 6147304A JP 14730494 A JP14730494 A JP 14730494A JP H0816628 A JPH0816628 A JP H0816628A
- Authority
- JP
- Japan
- Prior art keywords
- data
- capacitance
- creating
- netlist
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 論理シミュレーションライブラリの精度を向
上させる。 【構成】 ネットリスト抽出手段２２はマスクパターン
２１から配線容量及び寄生容量を含んだトランジスタレ
ベルのネットリスト２３を抽出する。回路シミュレーシ
ョン手段２４はネットリスト２３から動作特性データ２
５を作成する。入力容量抽出・算出手段２７は、ネット
リスト２３からゲート長さ、ゲート幅、ドレイン領域の
面積、配線容量及び寄生容量よりなる入力容量に関する
パラメータを得ると共に、容量計算パラメーター２６か
ら単位ゲート長さ当たりの容量値、単位ゲート幅当たり
の容量値及びドレイン領域の単位面積当たりの容量値よ
りなる容量計算パラメーター２６を得て、前記入力容量
に関するパラメーターと前記容量計算パラメーター２６
とから入力容量データ２８を作成する。論理シミュレー
ションライブラリ作成手段３０は、動作データ２５と入
力容量データ２８と論理接続データ２９とから論理シミ
ュレーションライブラリ３１を生成する。
上させる。 【構成】 ネットリスト抽出手段２２はマスクパターン
２１から配線容量及び寄生容量を含んだトランジスタレ
ベルのネットリスト２３を抽出する。回路シミュレーシ
ョン手段２４はネットリスト２３から動作特性データ２
５を作成する。入力容量抽出・算出手段２７は、ネット
リスト２３からゲート長さ、ゲート幅、ドレイン領域の
面積、配線容量及び寄生容量よりなる入力容量に関する
パラメータを得ると共に、容量計算パラメーター２６か
ら単位ゲート長さ当たりの容量値、単位ゲート幅当たり
の容量値及びドレイン領域の単位面積当たりの容量値よ
りなる容量計算パラメーター２６を得て、前記入力容量
に関するパラメーターと前記容量計算パラメーター２６
とから入力容量データ２８を作成する。論理シミュレー
ションライブラリ作成手段３０は、動作データ２５と入
力容量データ２８と論理接続データ２９とから論理シミ
ュレーションライブラリ３１を生成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路のマス
クパターンの入力容量を詳細に抽出することにより、半
導体集積回路の論理シミュレーションの精度を向上させ
ることができる論理シミュレーションライブラリ作成方
法及び装置に関するものである。
クパターンの入力容量を詳細に抽出することにより、半
導体集積回路の論理シミュレーションの精度を向上させ
ることができる論理シミュレーションライブラリ作成方
法及び装置に関するものである。
【０００２】
【従来の技術】従来より、半導体集積回路の設計を行な
う際、半導体集積回路の動作を確認するために論理シミ
ュレーションを行なっている。論理シミュレーションを
行なうためには、半導体集積回路を構成している半導体
基本素子（例えば、フリップフロップやインバータ等）
の入力容量情報を、半導体基本素子の動作特性情報及び
論理接続情報と共にセルライブラリとして作り込んでお
く必要がある。
う際、半導体集積回路の動作を確認するために論理シミ
ュレーションを行なっている。論理シミュレーションを
行なうためには、半導体集積回路を構成している半導体
基本素子（例えば、フリップフロップやインバータ等）
の入力容量情報を、半導体基本素子の動作特性情報及び
論理接続情報と共にセルライブラリとして作り込んでお
く必要がある。
【０００３】以下、従来の論理シミュレーションライブ
ラリ作成方法及び装置について説明する。
ラリ作成方法及び装置について説明する。
【０００４】図２は、一般的な論理シミュレーションラ
イブラリの作成方法及び作成装置を示しており、同図に
示すように、半導体集積回路のマスクパターン１からネ
ットリスト抽出手段２によってトランジスタレベルのネ
ットリスト３を抽出する。ネットリスト３はトランジス
タの配線容量及び寄生容量を含んだ詳細なデータであ
る。
イブラリの作成方法及び作成装置を示しており、同図に
示すように、半導体集積回路のマスクパターン１からネ
ットリスト抽出手段２によってトランジスタレベルのネ
ットリスト３を抽出する。ネットリスト３はトランジス
タの配線容量及び寄生容量を含んだ詳細なデータであ
る。
【０００５】論理シミュレーションライブラリ９を作成
するには、動作特性データ５と入力容量データ６と論理
接続データ７とが必要である。
するには、動作特性データ５と入力容量データ６と論理
接続データ７とが必要である。
【０００６】動作特性データ５とは、遅延時間、消費電
力、及びセットアップタイム、ホールドタイム、最小パ
ルス幅等のようなタイミングチェック等に関するデータ
であって、トランジスタレベルのネットリスト３を入力
とした回路シミュレーション手段４にって作成される。
力、及びセットアップタイム、ホールドタイム、最小パ
ルス幅等のようなタイミングチェック等に関するデータ
であって、トランジスタレベルのネットリスト３を入力
とした回路シミュレーション手段４にって作成される。
【０００７】入力容量データ６は、半導体集積回路のマ
スクパターンよりトランジスタのゲート長さ及びゲート
幅を読み取り、ゲート長さ及びゲート幅に単位長さ当た
りの容量値及び単位幅当たりの容量値をそれぞれを掛け
合わせることにより算出している。また、論理接続デー
タ７は論理回路図や真理値表を基に手作業により作成し
ている。
スクパターンよりトランジスタのゲート長さ及びゲート
幅を読み取り、ゲート長さ及びゲート幅に単位長さ当た
りの容量値及び単位幅当たりの容量値をそれぞれを掛け
合わせることにより算出している。また、論理接続デー
タ７は論理回路図や真理値表を基に手作業により作成し
ている。
【０００８】以上説明した動作特性データ５、入力容量
データ６及び論理接続データ７を基にして論理シミュレ
ーションライブラリ作成手段８によって論理シミュレー
ションライブラリ９が作成される。
データ６及び論理接続データ７を基にして論理シミュレ
ーションライブラリ作成手段８によって論理シミュレー
ションライブラリ９が作成される。
【０００９】
【発明が解決しようとする課題】ところで、前記従来の
ライブラリ作成方法及び装置においては、入力容量デー
タとしては、トランジスタのゲート長さ及びゲート幅よ
りなるゲート容量しか算出されておらず、半導体基本素
子の配線容量や寄生容量は考慮されていない。
ライブラリ作成方法及び装置においては、入力容量デー
タとしては、トランジスタのゲート長さ及びゲート幅よ
りなるゲート容量しか算出されておらず、半導体基本素
子の配線容量や寄生容量は考慮されていない。
【００１０】しかしながら、微細な半導体集積回路装置
のプロセスにおいては、半導体基本素子の配線容量及び
寄生容量が論理シミュレーションに与える影響は無視す
ることができないほど大きい。このため、従来のライブ
ラリ作成方法及び装置によると、高精度な論理シミュレ
ーションを実現できないという問題があった。
のプロセスにおいては、半導体基本素子の配線容量及び
寄生容量が論理シミュレーションに与える影響は無視す
ることができないほど大きい。このため、従来のライブ
ラリ作成方法及び装置によると、高精度な論理シミュレ
ーションを実現できないという問題があった。
【００１１】前記に鑑み、本発明は、高精度な論理シミ
ュレーションを実現することができる論理シミュレーシ
ョンライブラリの作成方法及び作成装置を提供すること
を目的とする。
ュレーションを実現することができる論理シミュレーシ
ョンライブラリの作成方法及び作成装置を提供すること
を目的とする。
【００１２】
【課題を解決するための手段】前記の目的を達成するた
め、本発明が講じた解決手段は、論理シミュレーション
ライブラリの作成方法を、半導体集積回路のマスクパタ
ーンから、トランジスタのゲート長さ、ゲート幅、ドレ
イン領域の面積、配線容量及び寄生容量よりなる入力容
量パラメーターを含むトランジスタレベルのネットリス
トを抽出するネットリスト抽出工程と、前記ネットリス
ト抽出工程において抽出されたトランジスタレベルのネ
ットリストから動作特性データを作成する動作特性デー
タ作成工程と、前記ネットリスト抽出工程において抽出
されたトランジスタレベルのネットリストに含まれてい
る入力容量パラメーターと、予め求めた単位ゲート長さ
当たりの容量値、単位ゲート幅当たりの容量値及びドレ
イン領域の単位面積当たりの容量値よりなる容量計算パ
ラメーターとから入力容量データを作成する入力容量デ
ータ作成工程と、前記動作特性データ作成工程において
作成された動作特性データと、前記入力容量データ作成
工程において作成された入力容量データと、予め求めた
論理接続データとから論理シミュレーションライブラリ
を作成する論理シミュレーションライブラリ作成工程と
を備えている構成とするものである。
め、本発明が講じた解決手段は、論理シミュレーション
ライブラリの作成方法を、半導体集積回路のマスクパタ
ーンから、トランジスタのゲート長さ、ゲート幅、ドレ
イン領域の面積、配線容量及び寄生容量よりなる入力容
量パラメーターを含むトランジスタレベルのネットリス
トを抽出するネットリスト抽出工程と、前記ネットリス
ト抽出工程において抽出されたトランジスタレベルのネ
ットリストから動作特性データを作成する動作特性デー
タ作成工程と、前記ネットリスト抽出工程において抽出
されたトランジスタレベルのネットリストに含まれてい
る入力容量パラメーターと、予め求めた単位ゲート長さ
当たりの容量値、単位ゲート幅当たりの容量値及びドレ
イン領域の単位面積当たりの容量値よりなる容量計算パ
ラメーターとから入力容量データを作成する入力容量デ
ータ作成工程と、前記動作特性データ作成工程において
作成された動作特性データと、前記入力容量データ作成
工程において作成された入力容量データと、予め求めた
論理接続データとから論理シミュレーションライブラリ
を作成する論理シミュレーションライブラリ作成工程と
を備えている構成とするものである。
【００１３】また、論理シミュレーションライブラリの
作成装置を、半導体集積回路のマスクパターンから、ト
ランジスタのゲート長さ、ゲート幅、ドレイン領域の面
積、配線容量及び寄生容量よりなる入力容量パラメータ
ーを含むトランジスタレベルのネットリストを抽出する
ネットリスト抽出手段と、前記ネットリスト抽出手段に
よって抽出されるトランジスタレベルのネットリストか
ら動作特性データを作成する動作特性データ作成手段
と、前記ネットリスト抽出手段によって抽出されるトラ
ンジスタレベルのネットリストに含まれている入力容量
パラメーターと、単位ゲート長さ当たりの容量値、単位
ゲート幅当たりの容量値及びドレイン領域の単位面積当
たりの容量値よりなる容量計算パラメーターとから入力
容量データを作成する入力容量データ作成手段と、前記
動作特性データ作成手段によって作成される動作特性デ
ータと、前記入力容量データ作成手段によって作成され
る入力容量データと、論理接続データとから論理シミュ
レーションライブラリを作成する論理シミュレーション
ライブラリ作成手段とを備えている構成とするものであ
る。
作成装置を、半導体集積回路のマスクパターンから、ト
ランジスタのゲート長さ、ゲート幅、ドレイン領域の面
積、配線容量及び寄生容量よりなる入力容量パラメータ
ーを含むトランジスタレベルのネットリストを抽出する
ネットリスト抽出手段と、前記ネットリスト抽出手段に
よって抽出されるトランジスタレベルのネットリストか
ら動作特性データを作成する動作特性データ作成手段
と、前記ネットリスト抽出手段によって抽出されるトラ
ンジスタレベルのネットリストに含まれている入力容量
パラメーターと、単位ゲート長さ当たりの容量値、単位
ゲート幅当たりの容量値及びドレイン領域の単位面積当
たりの容量値よりなる容量計算パラメーターとから入力
容量データを作成する入力容量データ作成手段と、前記
動作特性データ作成手段によって作成される動作特性デ
ータと、前記入力容量データ作成手段によって作成され
る入力容量データと、論理接続データとから論理シミュ
レーションライブラリを作成する論理シミュレーション
ライブラリ作成手段とを備えている構成とするものであ
る。
【００１４】
【作用】請求項１又は２の構成により、半導体集積回路
のマスクパターンから抽出した全ての入力容量、特にト
ランジスタの配線容量及び寄生容量を含む入力容量に基
づき詳細な入力容量データを作成し、該詳細な入力容量
データと動作特性データと論理接続データとから論理シ
ミュレーションライブラリを作成するため、論理シミュ
レーションライブラリに前記詳細な入力容量データを反
映させることができる。
のマスクパターンから抽出した全ての入力容量、特にト
ランジスタの配線容量及び寄生容量を含む入力容量に基
づき詳細な入力容量データを作成し、該詳細な入力容量
データと動作特性データと論理接続データとから論理シ
ミュレーションライブラリを作成するため、論理シミュ
レーションライブラリに前記詳細な入力容量データを反
映させることができる。
【００１５】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。
しながら説明する。
【００１６】図１は、本発明の一実施例に係る論理シミ
ュレーションライブラリの作成装置を示している。図１
において、２１は半導体集積回路のマスクパターン、２
２はネットリスト抽出手段、２３は配線容量や寄生容量
等を含んだトランジスタレベルのネットリスト、２４は
動作特性データ作成手段としての回路シミュレーション
手段、２５は動作特性データ、２６は容量計算パラメー
タ、２７は入力容量データ作成手段としての入力容量抽
出・算出手段、２８は入力容量データ、２９は論理接続
データ、３０は論理シミュレーションライブラリ生成手
段、３１は生成された論理シミュレーションライブラリ
である。
ュレーションライブラリの作成装置を示している。図１
において、２１は半導体集積回路のマスクパターン、２
２はネットリスト抽出手段、２３は配線容量や寄生容量
等を含んだトランジスタレベルのネットリスト、２４は
動作特性データ作成手段としての回路シミュレーション
手段、２５は動作特性データ、２６は容量計算パラメー
タ、２７は入力容量データ作成手段としての入力容量抽
出・算出手段、２８は入力容量データ、２９は論理接続
データ、３０は論理シミュレーションライブラリ生成手
段、３１は生成された論理シミュレーションライブラリ
である。
【００１７】動作特性データ２５は、遅延時間、消費電
力、及びセットアップタイム、ホールドタイム、最小パ
ルス幅等のようなタイミングチェック等に関するデータ
であって、トランジスタレベルのネットリスト２３を入
力とする回路シミュレーション手段２４から得られる。
力、及びセットアップタイム、ホールドタイム、最小パ
ルス幅等のようなタイミングチェック等に関するデータ
であって、トランジスタレベルのネットリスト２３を入
力とする回路シミュレーション手段２４から得られる。
【００１８】容量計算パラメータ２６は、容量計算のた
めの係数パラメータであって、単位ゲート長さ当たりの
ゲート容量値、単位ゲート幅当たりのゲート容量値及び
ドレイン領域の単位面積当たりの容量値よりなる。
めの係数パラメータであって、単位ゲート長さ当たりの
ゲート容量値、単位ゲート幅当たりのゲート容量値及び
ドレイン領域の単位面積当たりの容量値よりなる。
【００１９】以下、前記のように構成された論理シミュ
レーションライブラリ作成装置を用いて論理シミュレー
ションライブラリを作成する方法について説明する。
レーションライブラリ作成装置を用いて論理シミュレー
ションライブラリを作成する方法について説明する。
【００２０】まず、マスクパターン２１からネットリス
ト抽出手段２２によって配線容量や寄生容量を含んだ詳
細なトランジスタレベルのネットリスト２３を抽出す
る。
ト抽出手段２２によって配線容量や寄生容量を含んだ詳
細なトランジスタレベルのネットリスト２３を抽出す
る。
【００２１】次に、従来例と同様に、ネットリスト２３
を入力として回路シミュレーション手段２４を実行させ
て動作特性データ２５を抽出する。
を入力として回路シミュレーション手段２４を実行させ
て動作特性データ２５を抽出する。
【００２２】入力容量抽出・算出手段２７は、トランジ
スタレベルのネットリスト２３から入力容量に関する全
てのパラメータ、すなわちトランジスタのゲート長さ、
ゲート幅、ドレイン領域の面積、配線容量及び寄生容量
を抽出し、抽出した入力容量に関するパラメーターのう
ち、トランジスタのゲート長さ、ゲート幅及びドレイン
領域の面積に、容量計算パラメーター２６である単位ゲ
ート長さ当たりのゲート容量値、単位ゲート幅当たりの
ゲート容量値及びドレイン領域の単位面積当たりの容量
値をそれぞれ掛け合わせて入力容量データ２８を算出す
る。
スタレベルのネットリスト２３から入力容量に関する全
てのパラメータ、すなわちトランジスタのゲート長さ、
ゲート幅、ドレイン領域の面積、配線容量及び寄生容量
を抽出し、抽出した入力容量に関するパラメーターのう
ち、トランジスタのゲート長さ、ゲート幅及びドレイン
領域の面積に、容量計算パラメーター２６である単位ゲ
ート長さ当たりのゲート容量値、単位ゲート幅当たりの
ゲート容量値及びドレイン領域の単位面積当たりの容量
値をそれぞれ掛け合わせて入力容量データ２８を算出す
る。
【００２３】論理シミュレーションライブラリ生成手段
３０は、前記のようにして得られた動作特性データ２５
及び入力容量データ２８と、論理回路図や真理値表を基
に作成された論理接続データ２９とから、論理シミュレ
ーションライブラリ３１を生成する。
３０は、前記のようにして得られた動作特性データ２５
及び入力容量データ２８と、論理回路図や真理値表を基
に作成された論理接続データ２９とから、論理シミュレ
ーションライブラリ３１を生成する。
【００２４】以上のように、本実施例によれば、入力容
量データ２８にゲート容量だけでなく配線容量や寄生容
量も含まれているため、入力容量データ２８が実デバイ
スにより近い容量値となるので、入力容量データ２８を
基に生成した論理シミュレーションライブラリ３１の精
度は向上する。
量データ２８にゲート容量だけでなく配線容量や寄生容
量も含まれているため、入力容量データ２８が実デバイ
スにより近い容量値となるので、入力容量データ２８を
基に生成した論理シミュレーションライブラリ３１の精
度は向上する。
【００２５】
【発明の効果】本発明に係る論理シミュレーションの作
成方法によると、半導体集積回路のマスクパターンから
抽出した全ての入力容量、特に半導体基本素子の配線容
量及び寄生容量を含む入力容量に基づき詳細な入力容量
データを作成し、該詳細な入力容量データと動作特性デ
ータと論理接続データとから論理シミュレーションライ
ブラリを作成するため、論理シミュレーションライブラ
リに前記詳細な入力容量データを反映させることができ
るので、実デバイスの動作に極めて近い論路シミュレー
ションを実行することが可能になる。
成方法によると、半導体集積回路のマスクパターンから
抽出した全ての入力容量、特に半導体基本素子の配線容
量及び寄生容量を含む入力容量に基づき詳細な入力容量
データを作成し、該詳細な入力容量データと動作特性デ
ータと論理接続データとから論理シミュレーションライ
ブラリを作成するため、論理シミュレーションライブラ
リに前記詳細な入力容量データを反映させることができ
るので、実デバイスの動作に極めて近い論路シミュレー
ションを実行することが可能になる。
【００２６】また、本発明に係る論理シミュレーション
の作成装置によると、前記同様、論理シミュレーション
ライブラリに前記詳細な入力容量データを反映させるこ
とができるので、実デバイスの動作に極めて近い論路シ
ミュレーションを実行することが可能になる。
の作成装置によると、前記同様、論理シミュレーション
ライブラリに前記詳細な入力容量データを反映させるこ
とができるので、実デバイスの動作に極めて近い論路シ
ミュレーションを実行することが可能になる。
【図１】本発明の一実施例に係る論理シミュレーション
ライブラリの作成方法のフローチャート及び作成装置の
構成を示す図である。
ライブラリの作成方法のフローチャート及び作成装置の
構成を示す図である。
【図２】従来の論理シミュレーションライブラリの作成
方法のフローチャート及び作成装置の構成を示す図であ
る。
方法のフローチャート及び作成装置の構成を示す図であ
る。
２１ マスクパターン ２２ ネットリスト抽出手段 ２３ トランジスタレベルのネットリスト ２４ 回路シミュレーション手段（動作特性データ作成
手段） ２５ 動作特性データ ２６ 容量計算パラメーター ２７ 入力容量抽出・算出手段（入力容量データ作成手
段） ２８ 入力容量データ ２９ 論理接続データ ３０ 論理シミュレーションライブラリ作成手段 ３１ 論理シミュレーションライブラリ
手段） ２５ 動作特性データ ２６ 容量計算パラメーター ２７ 入力容量抽出・算出手段（入力容量データ作成手
段） ２８ 入力容量データ ２９ 論理接続データ ３０ 論理シミュレーションライブラリ作成手段 ３１ 論理シミュレーションライブラリ
Claims (2)
- 【請求項１】 半導体集積回路のマスクパターンから、
トランジスタのゲート長さ、ゲート幅、ドレイン領域の
面積、配線容量及び寄生容量よりなる入力容量パラメー
ターを含むトランジスタレベルのネットリストを抽出す
るネットリスト抽出工程と、 前記ネットリスト抽出工程において抽出されたトランジ
スタレベルのネットリストから動作特性データを作成す
る動作特性データ作成工程と、 前記ネットリスト抽出工程において抽出されたトランジ
スタレベルのネットリストに含まれている入力容量パラ
メーターと、予め求めた単位ゲート長さ当たりの容量
値、単位ゲート幅当たりの容量値及びドレイン領域の単
位面積当たりの容量値よりなる容量計算パラメーターと
から入力容量データを作成する入力容量データ作成工程
と、 前記動作特性データ作成工程において作成された動作特
性データと、前記入力容量データ作成工程において作成
された入力容量データと、予め求めた論理接続データと
から論理シミュレーションライブラリを作成する論理シ
ミュレーションライブラリ作成工程とを備えていること
を特徴とする論理シミュレーションライブラリの作成方
法。 - 【請求項２】 半導体集積回路のマスクパターンから、
トランジスタのゲート長さ、ゲート幅、ドレイン領域の
面積、配線容量及び寄生容量よりなる入力容量パラメー
ターを含むトランジスタレベルのネットリストを抽出す
るネットリスト抽出手段と、 前記ネットリスト抽出手段によって抽出されるトランジ
スタレベルのネットリストから動作特性データを作成す
る動作特性データ作成手段と、 前記ネットリスト抽出手段によって抽出されるトランジ
スタレベルのネットリストに含まれている入力容量パラ
メーターと、単位ゲート長さ当たりの容量値、単位ゲー
ト幅当たりの容量値及びドレイン領域の単位面積当たり
の容量値よりなる容量計算パラメーターとから入力容量
データを作成する入力容量データ作成手段と、 前記動作特性データ作成手段によって作成される動作特
性データと、前記入力容量データ作成手段によって作成
される入力容量データと、論理接続データとから論理シ
ミュレーションライブラリを作成する論理シミュレーシ
ョンライブラリ作成手段とを備えていることを特徴とす
る論理シミュレーションライブラリの作成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6147304A JPH0816628A (ja) | 1994-06-29 | 1994-06-29 | 論理シミュレーションライブラリの作成方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6147304A JPH0816628A (ja) | 1994-06-29 | 1994-06-29 | 論理シミュレーションライブラリの作成方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0816628A true JPH0816628A (ja) | 1996-01-19 |
Family
ID=15427176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6147304A Withdrawn JPH0816628A (ja) | 1994-06-29 | 1994-06-29 | 論理シミュレーションライブラリの作成方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0816628A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100411767B1 (ko) * | 2000-03-16 | 2003-12-24 | 엔이씨 일렉트로닉스 코포레이션 | 회로 시뮬레이션 방법 및 장치 |
-
1994
- 1994-06-29 JP JP6147304A patent/JPH0816628A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100411767B1 (ko) * | 2000-03-16 | 2003-12-24 | 엔이씨 일렉트로닉스 코포레이션 | 회로 시뮬레이션 방법 및 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070130486A1 (en) | Timing constraints methodology for enabling clock reconvergence pessimism removal in extracted timing models | |
| US6463567B1 (en) | LSI design system through model creation for functional block and LSI design method therefor | |
| US6212492B1 (en) | Apparatus and method for circuit simulation which accounts for parasitic elements | |
| US7975249B2 (en) | Operation timing verifying apparatus and program | |
| Orshansky et al. | Direct sampling methodology for statistical analysis of scaled CMOS technologies | |
| KR960040230A (ko) | 집적회로가 하나의 제조공정에서 다른 제조공정으로 이동되어 생성될 수 있도록 하는 방법 및 시스템 | |
| JP2002092065A (ja) | 回路設計方法及び回路設計装置 | |
| JPH0816628A (ja) | 論理シミュレーションライブラリの作成方法及びその装置 | |
| JP3156311B2 (ja) | 半導体論理セルライブラリ生成装置 | |
| US7191412B1 (en) | Method and apparatus for processing a circuit description for logic simulation | |
| US6711534B1 (en) | Method of analyzing a circuit having at least one structural loop between different channel connected components within the circuit | |
| CN116882356B (zh) | 一种版图布局中高压电平转换影响低压信号的预测方法 | |
| KR100567069B1 (ko) | 반도체 장치의 설계 방법 | |
| JPH0618619A (ja) | 集積回路クロック信号遅れ検証方法 | |
| JPH0618617A (ja) | 集積回路クロックド素子動作検証方法 | |
| JP2000194734A (ja) | 半導体集積回路のバックアノテ―ション方法 | |
| US7058908B2 (en) | Systems and methods utilizing fast analysis information during detailed analysis of a circuit design | |
| Boon et al. | Advanced Database Set Reduction Through Layout Trimming Technique for Fast Post Layout Simulation | |
| Dioury et al. | Accurate static timing analysis for deep submicronic CMOS circuits | |
| US7290231B2 (en) | Method for reducing standard delay format file size | |
| MILIĆ | Tuning Logic Simulator for Estimation of VLSI Timing Degradation under Aging. | |
| JPH1070192A (ja) | 半導体回路抽出装置 | |
| JP3185892B2 (ja) | タイミングシミュレーション方法 | |
| JPH05283529A (ja) | Ｌｓｉ設計用データベースの作成装置 | |
| JPH06337904A (ja) | レイアウト検証装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |