JPH08162431A - 半導体装置の平坦化方法 - Google Patents
半導体装置の平坦化方法Info
- Publication number
- JPH08162431A JPH08162431A JP6297391A JP29739194A JPH08162431A JP H08162431 A JPH08162431 A JP H08162431A JP 6297391 A JP6297391 A JP 6297391A JP 29739194 A JP29739194 A JP 29739194A JP H08162431 A JPH08162431 A JP H08162431A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- interlayer insulating
- stopper
- insulating film
- polished
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】CMP処理おける被研磨面に窪みが生じるのを
防止でき、且つ、工程数も少ない半導体装置の平坦化方
法を提供する。 【構成】第1層間絶縁膜11の表面上に金属配線層12
を形成し、金属配線層12の表面上にストッパとして窒
化シリコン膜13を形成する。次に窒化シリコン膜13
および金属配線層12を順次パターニングする。パター
ニングされた窒化シリコン膜13および金属配線層12
を含む第1層間絶縁膜11の表面上に第2層間絶縁膜1
5を形成する。次いで第2層間絶縁膜15を化学機械的
に研磨し、金属配線層12が研磨されてpHが変化した
ことに基づいて第2層間絶縁膜15の研磨を終了する。
防止でき、且つ、工程数も少ない半導体装置の平坦化方
法を提供する。 【構成】第1層間絶縁膜11の表面上に金属配線層12
を形成し、金属配線層12の表面上にストッパとして窒
化シリコン膜13を形成する。次に窒化シリコン膜13
および金属配線層12を順次パターニングする。パター
ニングされた窒化シリコン膜13および金属配線層12
を含む第1層間絶縁膜11の表面上に第2層間絶縁膜1
5を形成する。次いで第2層間絶縁膜15を化学機械的
に研磨し、金属配線層12が研磨されてpHが変化した
ことに基づいて第2層間絶縁膜15の研磨を終了する。
Description
【0001】
【産業上の利用分野】本発明は、化学機械的研磨による
半導体装置の平坦化方法に関する。
半導体装置の平坦化方法に関する。
【0002】
【従来の技術】半導体装置の高密度化が進展すると共
に、デバイス構造がより三次元化され、その表面の凹凸
が大きくなる形にある。このため、半導体装置製造の途
中段階で凹凸表面を平坦化する平坦化処理が行われてい
る。
に、デバイス構造がより三次元化され、その表面の凹凸
が大きくなる形にある。このため、半導体装置製造の途
中段階で凹凸表面を平坦化する平坦化処理が行われてい
る。
【0003】近年、半導体装置の新しい平坦化技術とし
て、化学機械的研磨(以下、CMPという)技術が着目
をあびている。CMPは、層間絶縁膜等の平坦化を、シ
リコンウエハ作製の最終仕上げ工程のウエハ研磨に近い
機械的研磨技術を用いて行おうというものである。
て、化学機械的研磨(以下、CMPという)技術が着目
をあびている。CMPは、層間絶縁膜等の平坦化を、シ
リコンウエハ作製の最終仕上げ工程のウエハ研磨に近い
機械的研磨技術を用いて行おうというものである。
【0004】CMPは、例えば、定盤に貼り付けられた
研磨パッドに研磨スラリーを供給しつつ、スピンドルヘ
ッドに取り付けられたシリコンウエハの被研磨対象であ
る半導体装置の膜を定盤上の研磨パッドに押し当てる。
この際、定盤およびスピンドルヘッドは回転しているの
で、シリコンウエハおよび研磨パッドは夫々回転してい
る。これにより膜が研磨される。
研磨パッドに研磨スラリーを供給しつつ、スピンドルヘ
ッドに取り付けられたシリコンウエハの被研磨対象であ
る半導体装置の膜を定盤上の研磨パッドに押し当てる。
この際、定盤およびスピンドルヘッドは回転しているの
で、シリコンウエハおよび研磨パッドは夫々回転してい
る。これにより膜が研磨される。
【0005】このようなCMP技術では研磨の終点検出
が大きな課題になっている。すなわち、例えば、層間絶
縁膜の平坦化では、半導体装置のメタル配線等が露出す
る少し前に研磨を終了する必要がある。しかしながら、
研磨の状態は、研磨パッドや研磨スラリーの状況によっ
ても異なってくる。このため、CMP処理の程度によっ
てロット間で層間絶縁膜の膜厚が不均一になりやすい。
が大きな課題になっている。すなわち、例えば、層間絶
縁膜の平坦化では、半導体装置のメタル配線等が露出す
る少し前に研磨を終了する必要がある。しかしながら、
研磨の状態は、研磨パッドや研磨スラリーの状況によっ
ても異なってくる。このため、CMP処理の程度によっ
てロット間で層間絶縁膜の膜厚が不均一になりやすい。
【0006】このような層間絶縁膜の膜厚を均一にする
ために、CMP用のストッパを設けることが行われてい
る。すなわち、図5(A)に示すように、所定のパター
ンで配線層51が形成された第1層間絶縁膜52の表面
に、ストッパ53を形成する。ストッパ53は、配線層
51の間に形成する。ストッパ53は、例えば、窒化シ
リコン(Si3N4)からなる。このように配線層51
およびストッパ53を含む第1層間絶縁膜52の表面上
に、図5(B)に示すように例えば、BPSGからなる
第2層間絶縁膜54を堆積させる。第2層間絶縁膜54
の表面は、配線層51およびストッパ53に対応した凹
凸が生じている。
ために、CMP用のストッパを設けることが行われてい
る。すなわち、図5(A)に示すように、所定のパター
ンで配線層51が形成された第1層間絶縁膜52の表面
に、ストッパ53を形成する。ストッパ53は、配線層
51の間に形成する。ストッパ53は、例えば、窒化シ
リコン(Si3N4)からなる。このように配線層51
およびストッパ53を含む第1層間絶縁膜52の表面上
に、図5(B)に示すように例えば、BPSGからなる
第2層間絶縁膜54を堆積させる。第2層間絶縁膜54
の表面は、配線層51およびストッパ53に対応した凹
凸が生じている。
【0007】次に、第2層間絶縁膜54に対してリフロ
ー処理を施して、図5(C)に示すように、第2層間絶
縁膜54の凹凸を小さくする。この後、第2層間絶縁膜
54に対してCMPを施す。CMPが進行すると第2層
間絶縁膜54が研磨され、図5(D)に示すように、ス
トッパ53が第2層間絶縁膜54の表面に露出する。ス
トッパ53が研磨され始めると研磨スラリーのpHが変
化する。そこで、研磨スラリーのpH変化の変化を検知
することにより、CMPの終点を検出している。また、
ストッパ53は、第2層間絶縁膜54よりもエッチング
レートが低いため、ストッパ53が研磨され始めると第
2層間絶縁膜54全体のエッチングレートも低下する。
このため、CMPの終点の検出からCMP処理の停止ま
での緩衝としても機能する。また、このエッチングレー
トの低下によりCMPの終点検出を行うことも可能であ
る。
ー処理を施して、図5(C)に示すように、第2層間絶
縁膜54の凹凸を小さくする。この後、第2層間絶縁膜
54に対してCMPを施す。CMPが進行すると第2層
間絶縁膜54が研磨され、図5(D)に示すように、ス
トッパ53が第2層間絶縁膜54の表面に露出する。ス
トッパ53が研磨され始めると研磨スラリーのpHが変
化する。そこで、研磨スラリーのpH変化の変化を検知
することにより、CMPの終点を検出している。また、
ストッパ53は、第2層間絶縁膜54よりもエッチング
レートが低いため、ストッパ53が研磨され始めると第
2層間絶縁膜54全体のエッチングレートも低下する。
このため、CMPの終点の検出からCMP処理の停止ま
での緩衝としても機能する。また、このエッチングレー
トの低下によりCMPの終点検出を行うことも可能であ
る。
【0008】
【発明が解決しようとする課題】しかしながら、上述の
ストッパ53を用いたCMPの終点検出は、ストッパ5
3を形成するために、配線層51を形成した後、第1層
間絶縁膜52の表面に例えば窒化シリコンを堆積した
後、ホトリソグラフ技術を用いてパターニングする必要
がある。このため、工程数も増加すると共に、ストッパ
53のパターニングのための専用のマスクが必要であ
る。
ストッパ53を用いたCMPの終点検出は、ストッパ5
3を形成するために、配線層51を形成した後、第1層
間絶縁膜52の表面に例えば窒化シリコンを堆積した
後、ホトリソグラフ技術を用いてパターニングする必要
がある。このため、工程数も増加すると共に、ストッパ
53のパターニングのための専用のマスクが必要であ
る。
【0009】また、ストッパ53を形成する位置は、配
線層51のパターンデザインにより制約を受ける。この
ため、ストッパ53どうしの間隔が大きくなりやすい。
しかしながら、ストッパ53のエッチングレートよりも
第2層間絶縁膜54のエッチングレートの方が小さいた
め、図6に示すように、ストッパ53の間には窪み55
が生じてしまう。この窪みの深さAは、図7に示すよう
に、ストッパ53の間隔Bが大きくなるほど深くなる。
このため、ストッパ53の間隔Bを小さくすることが望
ましい。しかし、半導体装置の高集積化が求められる現
状では配線層51のパターンデザインを優先する必要が
あり、ストッパ53の間隔Bがある程度大きくなること
は回避できない。また、部分的にストッパ53の間隔B
を小さくすることができたとしても、半導体装置内で第
2層間絶縁膜54の膜厚にバラツキが生じてしまう。
線層51のパターンデザインにより制約を受ける。この
ため、ストッパ53どうしの間隔が大きくなりやすい。
しかしながら、ストッパ53のエッチングレートよりも
第2層間絶縁膜54のエッチングレートの方が小さいた
め、図6に示すように、ストッパ53の間には窪み55
が生じてしまう。この窪みの深さAは、図7に示すよう
に、ストッパ53の間隔Bが大きくなるほど深くなる。
このため、ストッパ53の間隔Bを小さくすることが望
ましい。しかし、半導体装置の高集積化が求められる現
状では配線層51のパターンデザインを優先する必要が
あり、ストッパ53の間隔Bがある程度大きくなること
は回避できない。また、部分的にストッパ53の間隔B
を小さくすることができたとしても、半導体装置内で第
2層間絶縁膜54の膜厚にバラツキが生じてしまう。
【0010】本発明は、かかる点に鑑みてなされたもの
であり、CMP処理おける被研磨面に窪みが生じるのを
防止でき、且つ、工程数も少ない半導体装置の平坦化方
法を提供する。
であり、CMP処理おける被研磨面に窪みが生じるのを
防止でき、且つ、工程数も少ない半導体装置の平坦化方
法を提供する。
【0011】
【課題を解決するための手段】本発明は、下地の表面上
に形成された被保護物の表面上にストッパを形成する工
程、前記ストッパおよび前記被保護物を含む前記下地の
表面上に被研磨層を形成する工程、前記被研磨層を化学
機械的に研磨する工程、および、前記被保護層が研磨さ
れたことに基づいて前記被研磨層の研磨を終了する工程
を具備することを特徴とする半導体装置の平坦化方法を
提供する。
に形成された被保護物の表面上にストッパを形成する工
程、前記ストッパおよび前記被保護物を含む前記下地の
表面上に被研磨層を形成する工程、前記被研磨層を化学
機械的に研磨する工程、および、前記被保護層が研磨さ
れたことに基づいて前記被研磨層の研磨を終了する工程
を具備することを特徴とする半導体装置の平坦化方法を
提供する。
【0012】本発明は、第2に、下地の表面上に被保護
層を形成する工程、前記被保護層の表面上にストッパ層
を形成する工程、前記ストッパ層をパターンニングする
工程、次いで前記被保護層をパターニングする工程、パ
ターニングされた前記ストッパ層および前記被保護層を
含む前記下地の表面上に被研磨層を形成する工程、前記
被研磨層を化学機械的に研磨する工程、および、前記被
保護層が研磨されたことに基づいて前記被研磨層の研磨
を終了する工程を具備することを特徴とする半導体装置
の平坦化方法を提供する。
層を形成する工程、前記被保護層の表面上にストッパ層
を形成する工程、前記ストッパ層をパターンニングする
工程、次いで前記被保護層をパターニングする工程、パ
ターニングされた前記ストッパ層および前記被保護層を
含む前記下地の表面上に被研磨層を形成する工程、前記
被研磨層を化学機械的に研磨する工程、および、前記被
保護層が研磨されたことに基づいて前記被研磨層の研磨
を終了する工程を具備することを特徴とする半導体装置
の平坦化方法を提供する。
【0013】
【作用】第1の発明は、被保護物の表面上にストッパを
形成した後、下地の表面上に被研磨層を形成し、この被
研磨層を化学機械的に研磨する。化学機械的な研磨が進
行すると、被研磨層の表面上にストッパが露出して研磨
され始める。ストッパが研磨され始めたことに基づいて
被研磨層の研磨を終了する。ストッパは被保護物の表面
上に形成されているので、被保護物のパターンと同じに
形成される。従って、被保護物と同様の間隔でストッパ
が形成される。このため、ストッパの間隔は被保護物の
間隔よりも大きくなることがない。
形成した後、下地の表面上に被研磨層を形成し、この被
研磨層を化学機械的に研磨する。化学機械的な研磨が進
行すると、被研磨層の表面上にストッパが露出して研磨
され始める。ストッパが研磨され始めたことに基づいて
被研磨層の研磨を終了する。ストッパは被保護物の表面
上に形成されているので、被保護物のパターンと同じに
形成される。従って、被保護物と同様の間隔でストッパ
が形成される。このため、ストッパの間隔は被保護物の
間隔よりも大きくなることがない。
【0014】第2の発明は、下地の表面上に被保護層お
よびストッパ層を順次積層して形成した後、これらの2
層を同じパターンでパターンニングする。従って、スト
ッパ層を被保護層と異なるパターンで別にパターニング
する場合に比べて工程数が低減される。
よびストッパ層を順次積層して形成した後、これらの2
層を同じパターンでパターンニングする。従って、スト
ッパ層を被保護層と異なるパターンで別にパターニング
する場合に比べて工程数が低減される。
【0015】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。
に説明する。
【0016】図1(A)〜(D)および図2(A)〜
(B)は、本発明の半導体装置の平坦化方法の一実施例
の各工程を夫々示す断面図である。
(B)は、本発明の半導体装置の平坦化方法の一実施例
の各工程を夫々示す断面図である。
【0017】図1(A)に示すように、ウエハ(図示せ
ず)の表面側に形成された第1相関絶縁膜11の表面上
に、例えば、アルミニウム、タングステン、銅からなる
金属配線層12を例えばCVD法により膜厚0.7μm
で堆積した。次に、金属配線層12の表面上にストッパ
として窒化シリコン膜13を膜厚0.5μmで堆積す
る。
ず)の表面側に形成された第1相関絶縁膜11の表面上
に、例えば、アルミニウム、タングステン、銅からなる
金属配線層12を例えばCVD法により膜厚0.7μm
で堆積した。次に、金属配線層12の表面上にストッパ
として窒化シリコン膜13を膜厚0.5μmで堆積す
る。
【0018】次いで、窒化シリコン膜13を、図1
(B)に示すように通常のホトリソグラフィ技術により
パターニングする。すなわち、窒化シリコン膜13の表
面上にフォトレジストを塗布する。通常の金属配線層1
2のパターニングに使用するガラスマスクを使用して、
このフォトレジストを露光および現像してレジストマス
ク14を形成する。このレジストマスクを用いて、窒化
シリコン膜13をRIEによりパターニングする。この
後、金属配線層12を、図1(C)に示すように、同じ
レジストマスク14を使用してRIEによりパターニン
グする。パターニング終了後、レジストマスク14を除
去する。
(B)に示すように通常のホトリソグラフィ技術により
パターニングする。すなわち、窒化シリコン膜13の表
面上にフォトレジストを塗布する。通常の金属配線層1
2のパターニングに使用するガラスマスクを使用して、
このフォトレジストを露光および現像してレジストマス
ク14を形成する。このレジストマスクを用いて、窒化
シリコン膜13をRIEによりパターニングする。この
後、金属配線層12を、図1(C)に示すように、同じ
レジストマスク14を使用してRIEによりパターニン
グする。パターニング終了後、レジストマスク14を除
去する。
【0019】パターニングした金属配線層12および窒
化シリコン膜13を含む第1層間絶縁膜11の表面上
に、図1(D)に示すように、例えば、BPSGからな
る第2層間絶縁膜15を膜厚3μmで堆積させた。この
とき、第2層間絶縁膜15の表面には、金属配線層12
および窒化シリコン膜13の凹凸に対応した凹凸が生じ
た。
化シリコン膜13を含む第1層間絶縁膜11の表面上
に、図1(D)に示すように、例えば、BPSGからな
る第2層間絶縁膜15を膜厚3μmで堆積させた。この
とき、第2層間絶縁膜15の表面には、金属配線層12
および窒化シリコン膜13の凹凸に対応した凹凸が生じ
た。
【0020】この後、第2層間絶縁膜15を、900℃
で加熱してリフロー処理を施して、図2(A)に示すよ
うに第2層間絶縁膜15の表面の凹凸を大まかに取り除
いた。
で加熱してリフロー処理を施して、図2(A)に示すよ
うに第2層間絶縁膜15の表面の凹凸を大まかに取り除
いた。
【0021】次いで、第2層間絶縁膜15をCMP処理
により研磨する。具体的には、図3に示すように、上記
処理が施された第2層間絶縁膜15を有するウエハ31
を、スピンドルヘッド32に取り付けた。次に、定盤3
3に貼り付けられた研磨パッドに、供給ノズル34を介
して研磨スラリー(水酸化カリウム水溶液およびコロイ
ダルシリカ)を供給しつつ、スピンドルヘッド32に取
り付けられたウエハ34の第2層間絶縁膜15を研磨パ
ッドに押し当てた。この状態で、定盤33およびスピン
ドルヘッド32を回転させた。これにより、第2層間絶
縁膜15が研磨パッドおよび研磨スラリー中のコロイダ
ルシリカにより機械的に磨耗するとともに、水酸化カリ
ウムと第2層間絶縁膜15を構成するBPSGとの化学
的反応により、第2層間絶縁膜15が研磨されてゆく。
により研磨する。具体的には、図3に示すように、上記
処理が施された第2層間絶縁膜15を有するウエハ31
を、スピンドルヘッド32に取り付けた。次に、定盤3
3に貼り付けられた研磨パッドに、供給ノズル34を介
して研磨スラリー(水酸化カリウム水溶液およびコロイ
ダルシリカ)を供給しつつ、スピンドルヘッド32に取
り付けられたウエハ34の第2層間絶縁膜15を研磨パ
ッドに押し当てた。この状態で、定盤33およびスピン
ドルヘッド32を回転させた。これにより、第2層間絶
縁膜15が研磨パッドおよび研磨スラリー中のコロイダ
ルシリカにより機械的に磨耗するとともに、水酸化カリ
ウムと第2層間絶縁膜15を構成するBPSGとの化学
的反応により、第2層間絶縁膜15が研磨されてゆく。
【0022】このようにCMPが進行し、第2層間絶縁
膜15が研磨されると、図2(B)に示すように、スト
ッパ13が第2層間絶縁膜15の表面に露出する。そし
て、ストッパ13が研磨され始めると研磨スラリーのp
Hが9から5に変化する。この研磨スラリーのpH変化
を検知したら、直ちにまたは所定時間経過後CMPを終
了する。
膜15が研磨されると、図2(B)に示すように、スト
ッパ13が第2層間絶縁膜15の表面に露出する。そし
て、ストッパ13が研磨され始めると研磨スラリーのp
Hが9から5に変化する。この研磨スラリーのpH変化
を検知したら、直ちにまたは所定時間経過後CMPを終
了する。
【0023】上記説明したように、本実施例の半導体装
置の平坦化方法によれば、金属配線層12の表面上にス
トッパとして窒化シリコン膜13を形成した後、第1層
間絶縁膜11の表面上に第2層間絶縁膜14を堆積し、
第2層間絶縁膜14をCMP処理して研磨する。窒化シ
リコン膜13が研磨されることによって研磨スラリーの
pHが変化したのを検出してCMP処理の終点を決定す
ることができる。また、窒化シリコン膜13は、第2層
間絶縁膜14よりもエッチングレートが低いため、窒化
シリコン膜13が研磨され始めると第2層間絶縁膜14
全体のエッチングレートも低下する。このため、CMP
の終点の検出からCMP処理の停止までの緩衝としても
機能する。この結果、ウエハ内の第2層間絶縁膜13の
膜厚のばらつきをすくなくすることができる。
置の平坦化方法によれば、金属配線層12の表面上にス
トッパとして窒化シリコン膜13を形成した後、第1層
間絶縁膜11の表面上に第2層間絶縁膜14を堆積し、
第2層間絶縁膜14をCMP処理して研磨する。窒化シ
リコン膜13が研磨されることによって研磨スラリーの
pHが変化したのを検出してCMP処理の終点を決定す
ることができる。また、窒化シリコン膜13は、第2層
間絶縁膜14よりもエッチングレートが低いため、窒化
シリコン膜13が研磨され始めると第2層間絶縁膜14
全体のエッチングレートも低下する。このため、CMP
の終点の検出からCMP処理の停止までの緩衝としても
機能する。この結果、ウエハ内の第2層間絶縁膜13の
膜厚のばらつきをすくなくすることができる。
【0024】また、本実施例では、金属配線層12の表
面上にストッパとして窒化シリコン膜13が形成されて
いるので、窒化シリコン膜13どうしの間隔は極めて小
さく設定することができる。この結果、窒化シリコン膜
13の間に窪みが形成されるのを抑制することができ
る。また、窒化シリコン膜13は金属配線層12と同じ
パターンで形成する。このため、窒化シリコン膜13を
金属配線層12と別に設けた場合と異なり、窒化シリコ
ン膜13のパターンのために金属配線層12のパターン
デザインが制約されることがない。
面上にストッパとして窒化シリコン膜13が形成されて
いるので、窒化シリコン膜13どうしの間隔は極めて小
さく設定することができる。この結果、窒化シリコン膜
13の間に窪みが形成されるのを抑制することができ
る。また、窒化シリコン膜13は金属配線層12と同じ
パターンで形成する。このため、窒化シリコン膜13を
金属配線層12と別に設けた場合と異なり、窒化シリコ
ン膜13のパターンのために金属配線層12のパターン
デザインが制約されることがない。
【0025】また、窒化シリコン膜13は、金属配線層
12のパターニングに用いられるマスクパターンでパタ
ーニングされる。このため、金属配線層12および窒化
シリコン膜13を順次積層し、これらの2層を同一のレ
ジストマスクで順次エッチングしてパターニングするこ
とができる。この結果、窒化シリコン膜13を異なるパ
ターンでパターニングする場合に比べて工程数を低減す
ることができる。また、窒化シリコン膜13のパターン
を別途設計し、フォトマスクを用意する必要もない。
12のパターニングに用いられるマスクパターンでパタ
ーニングされる。このため、金属配線層12および窒化
シリコン膜13を順次積層し、これらの2層を同一のレ
ジストマスクで順次エッチングしてパターニングするこ
とができる。この結果、窒化シリコン膜13を異なるパ
ターンでパターニングする場合に比べて工程数を低減す
ることができる。また、窒化シリコン膜13のパターン
を別途設計し、フォトマスクを用意する必要もない。
【0026】上記第1実施例では、ストッパとして窒化
シリコン膜の単一層を使用した場合について説明した
が、ストッパの材質はこれに限定されることなく、例え
ば、ポリシリコン、シリコン酸化物、窒化チタン、ポリ
イミドのように必要に応じて適宜選択して使用すること
ができる。
シリコン膜の単一層を使用した場合について説明した
が、ストッパの材質はこれに限定されることなく、例え
ば、ポリシリコン、シリコン酸化物、窒化チタン、ポリ
イミドのように必要に応じて適宜選択して使用すること
ができる。
【0027】また、ストッパは単一層だけでなく複数層
であっても良い。例えば、図4(A)に示すように、膜
厚0.7μmの金属配線層12の表面上に、膜厚0.5
μmの窒化シリコン膜またはポリシリコン膜からなる第
1ストッパ層41と、膜厚0.3μmのシリコン酸化膜
または窒化チタン膜からなる第2ストッパ層4とを順次
形成しても良い。この場合、配線に与えるダメージを低
減する点で好ましい。
であっても良い。例えば、図4(A)に示すように、膜
厚0.7μmの金属配線層12の表面上に、膜厚0.5
μmの窒化シリコン膜またはポリシリコン膜からなる第
1ストッパ層41と、膜厚0.3μmのシリコン酸化膜
または窒化チタン膜からなる第2ストッパ層4とを順次
形成しても良い。この場合、配線に与えるダメージを低
減する点で好ましい。
【0028】また、図4(B)に示すように、膜厚0.
7μmの金属配線層12の表面上に、膜厚0.3μmの
シリコン酸化膜または窒化チタン膜からなる第1ストッ
パ層43と、膜厚0.5μmの窒化シリコン膜またはポ
リシリコン膜からなる第2ストッパ層44とを順次形成
しても良い。この場合、層間絶縁膜との密着性を向上さ
せる点で好ましい。
7μmの金属配線層12の表面上に、膜厚0.3μmの
シリコン酸化膜または窒化チタン膜からなる第1ストッ
パ層43と、膜厚0.5μmの窒化シリコン膜またはポ
リシリコン膜からなる第2ストッパ層44とを順次形成
しても良い。この場合、層間絶縁膜との密着性を向上さ
せる点で好ましい。
【0029】また、図4(C)に示すように、膜厚0.
7μmの金属配線層12の表面上に、膜厚0.3μmの
シリコン酸化膜または窒化チタン膜からなる第1ストッ
パ層45と、膜厚0.5μmの窒化シリコン膜またはポ
リシリコン膜からなる第2ストッパ層46、膜厚0.3
μmのシリコン酸化膜または窒化チタン膜からなる第3
ストッパ層47とを順次形成しても良い。この場合、終
点を検出する点で好ましい。
7μmの金属配線層12の表面上に、膜厚0.3μmの
シリコン酸化膜または窒化チタン膜からなる第1ストッ
パ層45と、膜厚0.5μmの窒化シリコン膜またはポ
リシリコン膜からなる第2ストッパ層46、膜厚0.3
μmのシリコン酸化膜または窒化チタン膜からなる第3
ストッパ層47とを順次形成しても良い。この場合、終
点を検出する点で好ましい。
【0030】また、本実施例では、第1層間絶縁膜11
の表面上に形成された第2層間絶縁膜15の表面の平坦
化を例に挙げて説明したが、これに限定されるものでは
なく、例えば、ポリシリコン構造物等に適用可能であ
る。このような各種の平坦化処理において被研磨層に適
したストッパの材質を選択する必要がある。
の表面上に形成された第2層間絶縁膜15の表面の平坦
化を例に挙げて説明したが、これに限定されるものでは
なく、例えば、ポリシリコン構造物等に適用可能であ
る。このような各種の平坦化処理において被研磨層に適
したストッパの材質を選択する必要がある。
【0031】
【発明の効果】以上説明したように、本願の第1の発明
によれば、被保護物の表面上にストッパを形成した後、
下地の表面上に被研磨層を形成し、この被研磨層を化学
機械的に研磨する。これにより、ストッパを被保護物と
同じに間隔で形成できるため、被保護物の配置パターン
に影響を与えることなく、ストッパの間隔を被保護物と
同じだけ小さくすることが可能である。この結果、スト
ッパの間に窪みが生じるのを抑制することができる。
によれば、被保護物の表面上にストッパを形成した後、
下地の表面上に被研磨層を形成し、この被研磨層を化学
機械的に研磨する。これにより、ストッパを被保護物と
同じに間隔で形成できるため、被保護物の配置パターン
に影響を与えることなく、ストッパの間隔を被保護物と
同じだけ小さくすることが可能である。この結果、スト
ッパの間に窪みが生じるのを抑制することができる。
【0032】また、本願の第2の発明によれば、下地の
表面上に被保護層およびストッパ層を順次積層して形成
した後、これらの2層を同じパターンでパターンニング
する。従って、ストッパ層を被保護層と異なるパターン
で別にパターニングする場合に比べて工程数が低減さ
れ、半導体装置の平坦化を簡単に且つ短時間で行うこと
ができる。
表面上に被保護層およびストッパ層を順次積層して形成
した後、これらの2層を同じパターンでパターンニング
する。従って、ストッパ層を被保護層と異なるパターン
で別にパターニングする場合に比べて工程数が低減さ
れ、半導体装置の平坦化を簡単に且つ短時間で行うこと
ができる。
【図1】(A)〜(D)は、本発明の半導体装置の平坦
化方法の一実施例の各工程を夫々示す断面図。
化方法の一実施例の各工程を夫々示す断面図。
【図2】(A)〜(B)は、本発明の半導体装置の平坦
化方法の一実施例の各工程を夫々示す断面図。
化方法の一実施例の各工程を夫々示す断面図。
【図3】第1実施例の半導体装置の平坦化方法で用いる
CMP装置を示す説明図。
CMP装置を示す説明図。
【図4】(A)〜(C)は本発明の半導体装置の平坦化
方法のストッパの変形例を夫々示す断面図。
方法のストッパの変形例を夫々示す断面図。
【図5】(A)〜(D)は従来の半導体装置の平坦化方
法の一実施例の各工程を夫々示す断面図。
法の一実施例の各工程を夫々示す断面図。
【図6】従来の半導体装置の平坦化方法におけるストッ
パの配置を示す断面図。
パの配置を示す断面図。
【図7】ストッパ間の窪みの深さとストッパの間隔の関
係を示す特性図。
係を示す特性図。
11…第1層間絶縁膜、12…金属配線層、13…スト
ッパ、14…レジストマスク、15…第2層間絶縁膜、
31…ウエハ、32…スピンドルヘッド、33…定盤、
34…供給ノズル。
ッパ、14…レジストマスク、15…第2層間絶縁膜、
31…ウエハ、32…スピンドルヘッド、33…定盤、
34…供給ノズル。
Claims (2)
- 【請求項1】 下地の表面上に形成された被保護物の表
面上にストッパを形成する工程、前記ストッパおよび前
記被保護物を含む前記下地の表面上に被研磨層を形成す
る工程、前記被研磨層を化学機械的に研磨する工程、お
よび、前記被保護層が研磨されたことに基づいて前記被
研磨層の研磨を終了する工程を具備することを特徴とす
る半導体装置の平坦化方法。 - 【請求項2】 下地の表面上に被保護層を形成する工
程、前記被保護層の表面上にストッパ層を形成する工
程、前記ストッパ層をパターンニングする工程、次いで
前記被保護層をパターニングする工程、パターニングさ
れた前記ストッパ層および前記被保護層を含む前記下地
の表面上に被研磨層を形成する工程、前記被研磨層を化
学機械的に研磨する工程、および、前記被保護層が研磨
されたことに基づいて前記被研磨層の研磨を終了する工
程を具備することを特徴とする半導体装置の平坦化方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6297391A JPH08162431A (ja) | 1994-11-30 | 1994-11-30 | 半導体装置の平坦化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6297391A JPH08162431A (ja) | 1994-11-30 | 1994-11-30 | 半導体装置の平坦化方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08162431A true JPH08162431A (ja) | 1996-06-21 |
Family
ID=17845889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6297391A Pending JPH08162431A (ja) | 1994-11-30 | 1994-11-30 | 半導体装置の平坦化方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08162431A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6419785B1 (en) | 1998-05-06 | 2002-07-16 | International Business Machines Corporation | Endpoint detection by chemical reaction |
US6440263B1 (en) | 1998-05-06 | 2002-08-27 | International Business Machines Corporation | Indirect endpoint detection by chemical reaction and chemiluminescence |
KR100403251B1 (ko) * | 2000-06-28 | 2003-10-30 | 인터내셔널 비지네스 머신즈 코포레이션 | 격막 구조물의 화학적-기계적 연마에서의 종점 검출 |
KR100515721B1 (ko) * | 2002-07-11 | 2005-09-16 | 주식회사 하이닉스반도체 | 화학적 기계적 연마 공정의 연마 종료 시점 검출 방법 |
US7498263B2 (en) | 2005-01-04 | 2009-03-03 | Samsung Electronics Co., Ltd. | Method of planarizing an inter-metal insulation film |
-
1994
- 1994-11-30 JP JP6297391A patent/JPH08162431A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6419785B1 (en) | 1998-05-06 | 2002-07-16 | International Business Machines Corporation | Endpoint detection by chemical reaction |
US6440263B1 (en) | 1998-05-06 | 2002-08-27 | International Business Machines Corporation | Indirect endpoint detection by chemical reaction and chemiluminescence |
US6506341B2 (en) | 1998-05-06 | 2003-01-14 | International Business Machines Corporation | Chemiluminescence detection apparatus |
KR100403251B1 (ko) * | 2000-06-28 | 2003-10-30 | 인터내셔널 비지네스 머신즈 코포레이션 | 격막 구조물의 화학적-기계적 연마에서의 종점 검출 |
KR100515721B1 (ko) * | 2002-07-11 | 2005-09-16 | 주식회사 하이닉스반도체 | 화학적 기계적 연마 공정의 연마 종료 시점 검출 방법 |
US7498263B2 (en) | 2005-01-04 | 2009-03-03 | Samsung Electronics Co., Ltd. | Method of planarizing an inter-metal insulation film |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2874486B2 (ja) | ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法 | |
JPH1092821A (ja) | 半導体素子の配線形成方法 | |
JPH0745616A (ja) | 半導体装置の製造方法 | |
US6335285B1 (en) | Method for manufacturing a globally planarized semiconductor device | |
US5863825A (en) | Alignment mark contrast enhancement | |
JPH07249626A (ja) | 半導体装置の製造方法 | |
US6025270A (en) | Planarization process using tailored etchback and CMP | |
JP3946880B2 (ja) | 半導体装置のコンタクトプラグ形成方法 | |
JP3047343B2 (ja) | 半導体装置の製造方法 | |
JPH08162431A (ja) | 半導体装置の平坦化方法 | |
JP3880929B2 (ja) | 半導体ウェハに位置合わせ用マーキングを施す方法 | |
JP2003347406A (ja) | 電子装置の設計方法および製造方法 | |
US6593238B1 (en) | Method for determining an endpoint and semiconductor wafer | |
US6596639B1 (en) | Method for chemical/mechanical planarization of a semiconductor wafer having dissimilar metal pattern densities | |
US20040018733A1 (en) | Method of planarizing a surface of a semiconductor wafer | |
JPH08222632A (ja) | 多層配線形成方法および構造 | |
US6881675B2 (en) | Method and system for reducing wafer edge tungsten residue utilizing a spin etch | |
JP3116879B2 (ja) | 半導体装置の製造方法 | |
US20020132492A1 (en) | Method of fabricating a semiconductor device using two chemical mechanical polishing processes to polish regions having different conductive pattern densities | |
JPH09148270A (ja) | エッチング方法及び半導体装置の製造方法 | |
JPH07297193A (ja) | 集積回路平坦化方法 | |
JPH09123059A (ja) | 研磨方法 | |
JP3556154B2 (ja) | 半導体装置の製造方法 | |
US6899597B2 (en) | Chemical mechanical polishing (CMP) process using fixed abrasive pads | |
JPH05182885A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031118 |