JPH08162013A - Electron emission element, electron source, image forming device using it and manufacture - Google Patents
Electron emission element, electron source, image forming device using it and manufactureInfo
- Publication number
- JPH08162013A JPH08162013A JP32929694A JP32929694A JPH08162013A JP H08162013 A JPH08162013 A JP H08162013A JP 32929694 A JP32929694 A JP 32929694A JP 32929694 A JP32929694 A JP 32929694A JP H08162013 A JPH08162013 A JP H08162013A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- photoresist
- thin film
- conductive thin
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、表面伝導型電子放出素
子と、該素子を複数備えた電子源、及び該電子源を用い
て構成した表示装置や露光装置等の画像形成装置に関わ
り、特にそれらの製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface conduction electron-emitting device, an electron source provided with a plurality of such devices, and an image forming apparatus such as a display device and an exposure device configured by using the electron source. In particular, it relates to a manufacturing method thereof.
【０００２】[0002]
【従来の技術】表面伝導型電子放出素子は、絶縁性の基
板上に形成された導電性薄膜に、膜面に平行に電流を流
すことにより電子放出が生ずる現象を利用するものであ
る。2. Description of the Related Art A surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs when a current is passed through a conductive thin film formed on an insulating substrate in parallel with the film surface.
【０００３】表面伝導型電子放出素子の典型的な構成例
としては、図１８に示すように、絶縁性の基板１上に設
けた一対の素子電極４，５間を連絡する金属酸化物等の
導電性薄膜３に、予めフォーミングと称される通電処理
により電子放出部２を形成したものが挙げられる。フォ
ーミングは、導電性薄膜３の両端に、電圧を印加通電す
ることで通常行われ、導電性薄膜３を局所的に破壊、変
形もしくは変質させて構造を変化させ、電気的に高抵抗
な状態の電子放出部２を形成する処理である。電子放出
は、上記電子放出部２が形成された導電性薄膜３に電圧
を印加して電流を流すことにより、電子放出部２に発生
した亀裂付近から行われる。As a typical configuration example of the surface conduction electron-emitting device, as shown in FIG. 18, a metal oxide or the like for connecting between a pair of device electrodes 4 and 5 provided on an insulating substrate 1 is used. An example of the conductive thin film 3 is one in which the electron emitting portion 2 is formed in advance by an energization process called forming. The forming is usually performed by applying a voltage to both ends of the conductive thin film 3 to locally destroy, deform or alter the conductive thin film 3 to change the structure, thereby forming a high electrical resistance state. This is a process of forming the electron emitting portion 2. The electron emission is performed from the vicinity of the crack generated in the electron emitting portion 2 by applying a voltage to the conductive thin film 3 on which the electron emitting portion 2 is formed and flowing a current.
【０００４】上記表面伝導型電子放出素子は、構造が単
純で製造も比較的容易であることから、大面積にわたり
多数配列形成できる利点がある。そこで、この特徴を活
かすための種々の応用が研究されている。例えば、荷電
ビーム源、表示装置等の画像形成装置への利用が挙げら
れる。Since the surface conduction electron-emitting device has a simple structure and is relatively easy to manufacture, it has an advantage that many arrays can be formed over a large area. Therefore, various applications for utilizing this feature are being researched. For example, it can be used for an image forming apparatus such as a charged beam source and a display device.
【０００５】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端（両素
子電極）を配線（共通配線とも呼ぶ）にて各々結線した
行を多数行配列（梯型配置とも呼ぶ）した電子源が挙げ
られる（特開昭６４−３１３３２号公報、特開平１−２
８３７４９号公報、特開平２−２５７５５２号公報）。Conventionally, as an example in which a large number of surface conduction electron-emitting devices are formed in an array, surface conduction electron-emitting devices are arranged in parallel and both ends (both device electrodes) of each surface conduction electron-emitting device are wired. An electron source may be an electron source in which a plurality of rows (also referred to as a common wiring) are arranged in rows (also referred to as a ladder arrangement) (JP-A-64-31332 and JP-A-1-2).
No. 83749, Japanese Patent Laid-Open No. 2-257552).
【０００６】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
（アメリカ特許第５０６６８８３号明細書）。Further, particularly in the case of the display device, a surface conduction electron emission device can be used as a self-luminous display device which can be a flat panel display device similar to the display device using liquid crystal and does not require a backlight. A display device has been proposed (US Pat. No. 5,066,883) in which an electron source in which a large number of elements are arranged and a phosphor which emits visible light when irradiated with an electron beam from the electron source are combined.
【０００７】次に、上述した導電性薄膜を用いた表面伝
導型電子放出素子の従来の製造方法について図１９を用
いて説明する。先ず、絶縁性基板１上に真空蒸着技術、
フォトリソグラフィ技術により、素子電極４，５を形成
する（図１９（ａ））。次に、レジスト５０１を塗布し
（図１９（ｂ））、露光、現像によりパターニングして
導電性薄膜を形成したくない部分にレジスト膜５０１を
設ける（図１９（ｃ））。次に、この上に導電性薄膜３
を成膜し（図１９（ｄ））、最後にレジスト膜５０１を
リフトオフして除去することにより所定の形状にパター
ニングされた導電性薄膜３を形成し上記表面伝導型電子
放出素子を得ていた。また、この導電性薄膜３のパター
ニング方法として、レジストを塗布する前に導電性薄膜
を全面に成膜し、その後レジストパターンを形成してエ
ッチングする方法も用いられていた。Next, a conventional method of manufacturing a surface conduction electron-emitting device using the above-mentioned conductive thin film will be described with reference to FIG. First, vacuum deposition technology on the insulating substrate 1,
The device electrodes 4 and 5 are formed by the photolithography technique (FIG. 19A). Next, a resist 501 is applied (FIG. 19B), and is patterned by exposure and development to form a resist film 501 in a portion where a conductive thin film is not desired to be formed (FIG. 19C). Then, a conductive thin film 3 is formed on this.
Was formed (FIG. 19D), and finally, the resist film 501 was lifted off and removed to form the conductive thin film 3 patterned in a predetermined shape to obtain the surface conduction electron-emitting device. . Further, as a patterning method of the conductive thin film 3, a method of forming a conductive thin film on the entire surface before applying a resist, then forming a resist pattern and etching it has been used.
【０００８】[0008]
【発明が解決しようとする課題】ところで上述した従来
の製造方法では、所望の形状の導電性薄膜３を得るため
に、レジスト膜５０１のパターニング工程用として、通
常のフォトリソグラフィ法を用いる場合はフォトマスク
とアライメント露光装置とが、また電子ビーム描画法等
の直接描画法を用いる場合ではＥＢ描画装置等が必要で
あった。このため、製造装置が複雑であると共に、製造
工程数が多くなり、大面積加工に向かない。In the conventional manufacturing method described above, in order to obtain the conductive thin film 3 having a desired shape, a photolithography method is used when a normal photolithography method is used for the patterning step of the resist film 501. When the mask and the alignment exposure apparatus are used, or when the direct writing method such as the electron beam writing method is used, the EB writing apparatus or the like is required. For this reason, the manufacturing apparatus is complicated and the number of manufacturing steps increases, which is not suitable for large area processing.
【０００９】特に、多数の表面伝導型電子放出素子を表
示装置等の電子源として用いる場合には、各素子の不良
発生率を低減し、歩留りを高めることが重要であるが、
この不良発生率を低減するには、より少ない工程数で素
子の製造が可能であれば、その達成を期待できる。ま
た、製造コストの低減を図るうえでも、工程数を減少さ
せることは効果が期待できる。Particularly, when a large number of surface conduction electron-emitting devices are used as an electron source for a display device or the like, it is important to reduce the defect occurrence rate of each device and increase the yield.
In order to reduce this defect occurrence rate, if it is possible to manufacture an element with a smaller number of steps, it can be expected to be achieved. Also, in order to reduce the manufacturing cost, reducing the number of steps can be expected to be effective.
【００１０】従って本発明の目的とするところは、電子
放出部が設けられた導電性薄膜を有する表面伝導型電子
放出素子及びそれを用いた電子源並びに画像形成装置に
おいて、特に導電性薄膜のパターニング工程を簡略化で
き、装置コストが安く、大面積化に向いた製造方法を提
供することにある。Therefore, it is an object of the present invention to provide a surface conduction electron-emitting device having a conductive thin film provided with an electron-emitting portion, an electron source using the same, and an image forming apparatus, in particular, patterning of the conductive thin film. An object of the present invention is to provide a manufacturing method that can simplify the process, has a low device cost, and is suitable for a large area.
【００１１】[0011]
【課題を解決するための手段及び作用】上記目的を達成
するために成された本発明の構成は以下の通りである。Means and Actions for Solving the Problems The constitution of the present invention made to achieve the above object is as follows.
【００１２】本発明の第一は、基板上に形成した一対の
素子電極間を連絡する導電性薄膜に電子放出部が設けら
れた表面伝導型電子放出素子の製造方法において、上記
導電性薄膜のパターニング工程が、上記素子電極が形成
されている基板面にフォトレジストを形成する工程と、
該素子電極が露光マスクとなるように該素子電極が形成
されている基板面とは反対側の面より露光する工程を含
むことを特徴とする電子放出素子の製造方法にある。A first aspect of the present invention is a method of manufacturing a surface conduction electron-emitting device, wherein an electron-emitting portion is provided on a conductive thin film that connects a pair of device electrodes formed on a substrate. A patterning step, a step of forming a photoresist on the surface of the substrate on which the element electrode is formed,
A method of manufacturing an electron-emitting device, comprising a step of exposing from a surface opposite to a substrate surface on which the device electrode is formed so that the device electrode serves as an exposure mask.
【００１３】上記本発明第一は、さらにその特徴とし
て、前記フォトレジストがポジ型であり、該フォトレジ
ストの形成工程、前記露光工程、現像工程、導電性薄膜
の成膜工程を順次行った後、該フォトレジストを除去す
ること、前記フォトレジストがネガ型であり、導電性薄
膜の成膜工程、該フォトレジストの形成工程、前記露光
工程、現像工程を順次行った後、該導電性薄膜のエッチ
ングを行うこと、前記フォトレジストが、前記導電性薄
膜の構成材料となる金属を有する有機金属化合物を含む
ネガ型フォトレジストであり、該フォトレジストの形成
工程、前記露光工程、現像工程を順次行った後、該フォ
トレジストを分解除去することにより、前記導電性薄膜
を得ること、前記フォトレジストが、前記導電性薄膜の
構成材料となる金属を有する有機金属化合物を含むネガ
型フォトレジストであり、該フォトレジストの形成工
程、前記露光工程、現像工程を順次行った後、該フォト
レジストを焼成することにより、前記導電性薄膜を得る
こと、前記露光工程に用いる光が発散光であることをも
含む。The first aspect of the present invention is further characterized in that the photoresist is a positive type, and after the photoresist forming step, the exposing step, the developing step, and the conductive thin film forming step are sequentially performed. After removing the photoresist, the photoresist is a negative type, and the conductive thin film forming step, the photoresist forming step, the exposing step, and the developing step are sequentially performed, and then the conductive thin film is removed. Performing etching, the photoresist is a negative photoresist containing an organometallic compound having a metal to be a constituent material of the conductive thin film, the photoresist forming step, the exposure step, the developing step is performed sequentially Then, the photoresist is decomposed and removed to obtain the conductive thin film, and the photoresist is a metal that is a constituent material of the conductive thin film. A negative photoresist containing an organometallic compound, wherein the photoresist forming step, the exposing step, and the developing step are sequentially performed, and then the photoresist is baked to obtain the conductive thin film, It also includes that the light used in the exposure step is divergent light.
【００１４】また、本発明の第二は、一対の素子電極間
を連絡する導電性薄膜に電子放出部が設けられた表面伝
導型電子放出素子を、基板上に複数備えた電子源の製造
方法において、上記複数の電子放出素子の導電性薄膜の
パターニング工程が、上記素子電極が形成されている基
板面にフォトレジストを形成する工程と、該素子電極、
及び電子放出素子を駆動するための配線が露光マスクと
なるように該素子電極が形成されている基板面とは反対
側の面より露光する工程を含むことを特徴とする電子源
の製造方法にある。A second aspect of the present invention is a method of manufacturing an electron source having a plurality of surface conduction electron-emitting devices, each of which is provided with an electron-emitting portion on a conductive thin film connecting a pair of device electrodes, on a substrate. In the step of patterning the conductive thin films of the plurality of electron-emitting devices, the step of forming a photoresist on the surface of the substrate on which the element electrodes are formed, and the element electrodes,
And a method for manufacturing an electron source, including a step of exposing from a surface opposite to a surface of a substrate on which the element electrode is formed so that a wiring for driving an electron-emitting device serves as an exposure mask. is there.
【００１５】上記本発明第二は、さらにその特徴とし
て、前記フォトレジストがポジ型であり、該フォトレジ
ストの形成工程、前記露光工程、現像工程、導電性薄膜
の成膜工程を順次行った後、該フォトレジストを除去す
ること、前記フォトレジストがネガ型であり、導電性薄
膜の成膜工程、該フォトレジストの形成工程、前記露光
工程、現像工程を順次行った後、該導電性薄膜のエッチ
ングを行うこと、前記フォトレジストが、前記導電性薄
膜の構成材料となる金属を有する有機金属化合物を含む
ネガ型フォトレジストであり、該フォトレジストの形成
工程、前記露光工程、現像工程を順次行った後、該フォ
トレジストを分解除去することにより、前記導電性薄膜
を得ること、前記フォトレジストが、前記導電性薄膜の
構成材料となる金属を有する有機金属化合物を含むネガ
型フォトレジストであり、該フォトレジストの形成工
程、前記露光工程、現像工程を順次行った後、該フォト
レジストを焼成することにより、前記導電性薄膜を得る
こと、前記露光工程に用いる光が発散光であること、前
記電子源は、複数の電子放出素子を配列した素子列を少
なくとも１列以上有し、各電子放出素子を駆動するため
の配線がマトリクス配置されていること、前記電子源
は、複数の電子放出素子を配列した素子列を少なくとも
１列以上有し、各電子放出素子を駆動するための配線が
梯状配置されていることをも含む。The second aspect of the present invention is further characterized in that the photoresist is a positive type, and the photoresist forming step, the exposing step, the developing step, and the conductive thin film forming step are sequentially performed. After removing the photoresist, the photoresist is a negative type, and the conductive thin film forming step, the photoresist forming step, the exposing step, and the developing step are sequentially performed, and then the conductive thin film is removed. Performing etching, the photoresist is a negative photoresist containing an organometallic compound having a metal to be a constituent material of the conductive thin film, the photoresist forming step, the exposure step, the developing step is performed sequentially Then, the photoresist is decomposed and removed to obtain the conductive thin film, and the photoresist is a metal that is a constituent material of the conductive thin film. A negative photoresist containing an organometallic compound, wherein the photoresist forming step, the exposing step, and the developing step are sequentially performed, and then the photoresist is baked to obtain the conductive thin film, The light used in the exposure process is divergent light, and the electron source has at least one or more device rows in which a plurality of electron-emitting devices are arranged, and wirings for driving each electron-emitting device are arranged in a matrix. That is, the electron source has at least one or more device rows in which a plurality of electron-emitting devices are arranged, and wirings for driving each electron-emitting device are arranged in a ladder shape.
【００１６】また、本発明の第三は、上記本発明第二の
製造方法で電子源を製造し、得られた電子源を、該電子
源から放出される電子線の照射により画像を形成する画
像形成部材と組み合わせることを特徴とする画像形成装
置の製造方法にある。According to a third aspect of the present invention, an electron source is manufactured by the above-mentioned second manufacturing method of the present invention, and the obtained electron source is irradiated with an electron beam emitted from the electron source to form an image. A method of manufacturing an image forming apparatus characterized by combining with an image forming member.
【００１７】更に本発明は、上記本発明の製造方法によ
り得られた電子放出素子あるいは電子源あるいは画像形
成装置にある。Further, the present invention resides in an electron-emitting device, an electron source or an image forming apparatus obtained by the manufacturing method of the present invention.
【００１８】上記のように、本発明は表面伝導型電子放
出素子、該表面伝導型電子放出素子を複数配列形成した
電子源、該電子源を用いた画像形成装置に係るもので、
各発明の構成及び作用を以下に更に説明する。As described above, the present invention relates to a surface conduction electron-emitting device, an electron source in which a plurality of surface conduction electron-emitting devices are arrayed, and an image forming apparatus using the electron source.
The structure and operation of each invention will be further described below.
【００１９】図１，図２は本発明の表面伝導型電子放出
素子の一例を示したものであり、図１は本発明の製造方
法に係る露光工程に平行光を用いて作製したもの、図２
は発散光を用いて作製したものである。これらの図にお
いて、１は基板、２は電子放出部、３は電子放出部を含
む導電性薄膜、４と５は素子電極である。FIGS. 1 and 2 show an example of the surface conduction electron-emitting device of the present invention, and FIG. 1 is a view of a device manufactured by using parallel light in the exposure step according to the manufacturing method of the present invention. Two
Is produced using divergent light. In these figures, 1 is a substrate, 2 is an electron emitting portion, 3 is a conductive thin film including an electron emitting portion, and 4 and 5 are device electrodes.
【００２０】基板１としては光透過性の材料が用いら
れ、例えば石英ガラス、Ｎａ等の不純物含有量を減少さ
せたガラス、青板ガラス、青板ガラスにスパッタ法等に
よりＳｉＯ2 を積層した積層体等が挙げられる。As the substrate 1, a light-transmissive material is used, for example, quartz glass, glass with a reduced content of impurities such as Na, soda-lime glass, a laminated body in which SiO 2 is laminated on soda-lime glass by a sputtering method, or the like. Is mentioned.
【００２１】対向する素子電極４，５の材料としては、
一般的導体材料が用いられ、例えばＮｉ，Ｃｒ，Ａｕ，
Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属或は
合金、及びＰｄ，Ａｇ，Ａｕ，ＲｕＯ2 ，Ｐｄ−Ａｇ等
の金属或は金属酸化物とガラス等から構成される印刷導
体等から適宜選択される。尚、この素子電極４，５は、
後述するように露光工程におけるマスク機能を有するも
のである。As the material of the device electrodes 4 and 5 facing each other,
Common conductor materials are used, such as Ni, Cr, Au,
Metal or alloy such as Mo, W, Pt, Ti, Al, Cu and Pd, and printed conductor composed of metal or metal oxide such as Pd, Ag, Au, RuO 2 , Pd-Ag and glass. Etc. are appropriately selected. The element electrodes 4 and 5 are
As will be described later, it has a mask function in the exposure process.
【００２２】素子電極間隔Ｌ、素子電極長さＷ、導電性
薄膜３の形状等は、応用される形態等によって、適宜設
計される。The element electrode interval L, the element electrode length W, the shape of the conductive thin film 3 and the like are appropriately designed according to the applied form.
【００２３】素子電極間隔Ｌは、数百Å〜数百μｍであ
ることが好ましく、より好ましくは、素子電極４，５間
に印加する電圧と電子放出し得る電界強度等により、数
μｍ〜数十μｍである。素子電極長さＷは、電極の抵抗
値や電子放出特性を考慮すると、好ましくは数μｍ〜数
百μｍである。また、素子電極厚ｄ１は、用いる電極材
料の導電率により異なるが、数百Å〜数μｍである。The device electrode spacing L is preferably several hundred Å to several hundred μm, and more preferably several μm to several depending on the voltage applied between the device electrodes 4 and 5 and the electric field strength capable of emitting electrons. It is 10 μm. The device electrode length W is preferably several μm to several hundreds μm in consideration of the resistance value of the electrodes and electron emission characteristics. The element electrode thickness d1 is several hundred Å to several μm, though it depends on the conductivity of the electrode material used.
【００２４】導電性薄膜３は、良好な電子放出特性を得
るためには、微粒子で構成された微粒子膜であるのが特
に好ましく、その膜厚ｄ２は、好ましくは数Å〜数千Å
で、特に好ましくは１０Å〜５００Åであり、その抵抗
値は、１０3 〜１０7 Ω／□のシート抵抗値である。The conductive thin film 3 is particularly preferably a fine particle film composed of fine particles in order to obtain good electron emission characteristics, and the film thickness d2 thereof is preferably several Å to several thousand Å.
And particularly preferably 10Å to 500Å, and the resistance value thereof is a sheet resistance value of 10 3 to 10 7 Ω / □.
【００２５】導電性薄膜３を構成する材料としては、例
えばＰｄ，Ｐｔ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃ
ｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ等の金属、Ｐｄ
Ｏ，ＳｎＯ2 ，Ｉｎ2 Ｏ3 ，ＰｂＯ，Ｓｂ2O 3等の酸化
物、ＨｆＢ2,ＺｒＢ 2，Ｌａ，Ｂ6 ，ＣｅＢ6 ，ＹＢ
4 ，ＧｄＢ4 等の硼化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，Ｔ
ａＣ，ＳｉＣ，ＷＣ等の炭化物、ＴｉＮ，ＺｒＮ，Ｈｆ
Ｎ等の窒化物、Ｓｉ，Ｇｅ等の半導体、カーボン等が挙
げられる。As the material for forming the conductive thin film 3, for example, Pd, Pt, Ag, Au, Ti, In, Cu, C
Metals such as r, Fe, Zn, Sn, Ta, W, Pb, Pd
O, SnO 2 , In 2 O 3 , oxides such as PbO and Sb 2 O 3 , HfB 2 , ZrB 2 , La, B 6 , CeB 6 , YB
4 , boride such as GdB 4 , TiC, ZrC, HfC, T
Carbides such as aC, SiC, WC, TiN, ZrN, Hf
Examples thereof include nitrides such as N, semiconductors such as Si and Ge, carbon and the like.
【００２６】尚、上記微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態（島状も含む）の膜を指す。微
粒子膜である場合、微粒子の粒径は、数Å〜数千Åであ
るのが好ましく、特に好ましくは１０Å〜２００Åであ
る。The fine particle film is a film in which a plurality of fine particles are aggregated, and its fine structure is not only in a state where the fine particles are individually dispersed and arranged but also in a state where the fine particles are adjacent to each other or overlap each other (island shape). (Including)). In the case of a fine particle film, the particle diameter of the fine particles is preferably several Å to several thousand Å, particularly preferably 10 Å to 200 Å.
【００２７】電子放出部２には亀裂が含まれており、電
子放出はこの亀裂付近から行われる。この亀裂を含む電
子放出部２及び亀裂自体は、導電性薄膜３の膜厚、膜
質、材料及び後述するフォーミング条件等の製法に依存
して形成される。従って、電子放出部２の位置及び形状
は図１及び図２に示されるような位置及び形状に特定さ
れるものではない。A crack is included in the electron emitting portion 2, and the electron is emitted from the vicinity of this crack. The electron emitting portion 2 including the crack and the crack itself are formed depending on the film thickness of the conductive thin film 3, the film quality, the material, the forming conditions described later, and the like. Therefore, the position and shape of the electron emitting portion 2 are not limited to the position and shape shown in FIGS. 1 and 2.
【００２８】亀裂は、数Å〜数百Åの粒径の導電性微粒
子を有することもある。この導電性微粒子は、導電性薄
膜３を構成する材料の元素の一部、あるいは全てと同様
の物である。また、亀裂を含む電子放出部２及びその近
傍の導電性薄膜３は炭素あるいは炭素化合物を有するこ
ともある。The crack may have conductive fine particles having a particle diameter of several Å to several hundred Å. The conductive fine particles are the same as some or all of the elements of the material forming the conductive thin film 3. Further, the electron emitting portion 2 including a crack and the conductive thin film 3 in the vicinity thereof may contain carbon or a carbon compound.
【００２９】次に、図１，図２に示した本発明の表面伝
導型電子放出素子の製造方法の一例を、図３の製造工程
図に基づいて説明する。尚、以下に示す工程ａ〜ｆは図
３の（ａ）〜（ｆ）に対応する。Next, an example of a method of manufacturing the surface conduction electron-emitting device of the present invention shown in FIGS. 1 and 2 will be described with reference to the manufacturing process chart of FIG. Note that steps a to f shown below correspond to (a) to (f) in FIG.
【００３０】工程ａ：基板１を洗剤、純水および有機溶
剤により十分に洗浄した後、真空蒸着法，スパッタ法等
により素子電極材料を堆積させた後、フォトリソグラフ
ィー技術等により基板１の面上に素子電極４，５を形成
する。Step a: After the substrate 1 is thoroughly washed with a detergent, pure water and an organic solvent, a device electrode material is deposited by a vacuum deposition method, a sputtering method or the like, and then on the surface of the substrate 1 by a photolithography technique or the like. Element electrodes 4 and 5 are formed on the substrate.
【００３１】工程ｂ：この基板１上にポジ型フォトレジ
スト２１を形成した後、基板の裏面より光２２を照射す
る。光２２の波長及び照射量は、基板１を透過し、且つ
フォトレジスト２１を感光させることが必要条件であ
る。Step b: After forming a positive type photoresist 21 on the substrate 1, light 22 is irradiated from the back surface of the substrate. The wavelength and the irradiation amount of the light 22 are necessary conditions for transmitting the substrate 1 and exposing the photoresist 21 to light.
【００３２】この光２２として、半導体プロセスで一般
的に用いられている平行光を使用すると、最終的に作製
される素子形態は図１に示したものとなる。一方、発散
光を使用すると光の一部が素子電極４，５の上部にも回
り込むため、最終的に作製される素子形態は図２に示し
たものとなり、導電性薄膜３による素子電極４，５の段
差被覆率が向上し、好ましい。When parallel light generally used in a semiconductor process is used as the light 22, the form of the finally manufactured element is as shown in FIG. On the other hand, when divergent light is used, a part of the light also wraps around the upper portions of the element electrodes 4 and 5, so that the finally manufactured element has the form shown in FIG. The step coverage of No. 5 is improved, which is preferable.
【００３３】工程ｃ：フォトレジスト２１を現像し、所
望の導電性薄膜の反転パターンを形成する。Step c: The photoresist 21 is developed to form a desired inverted pattern of the conductive thin film.
【００３４】従来、導電性薄膜のパターン形成に導電性
薄膜の反転パターンを有する上記のようなフォトレジス
トを用いる製造工程では、フォトレジストを塗布後、フ
ォトマスク及びアライメント露光装置を用いて、基板表
面より光照射を行い、同様のレジストパターンを得てい
た。一方、本発明では、素子電極４，５、また、後述の
電子源においては素子電極及び配線部分がフォトマスク
として機能し、所謂セルフアライメントを可能としてい
るため、フォトマスクと基板とのアライメント工程が不
要である。このため、アライメント不良による位置ずれ
は原理的に起こらない。Conventionally, in a manufacturing process using a photoresist having an inverted pattern of a conductive thin film for forming a pattern of a conductive thin film, after coating the photoresist, a photomask and an alignment exposure apparatus are used to form a substrate surface. Further, light irradiation was performed to obtain a similar resist pattern. On the other hand, in the present invention, since the device electrodes 4 and 5, and also the device electrodes and the wiring portions in the electron source described later function as a photomask and enable so-called self-alignment, the alignment process between the photomask and the substrate can be performed. It is unnecessary. For this reason, in principle, misalignment due to poor alignment does not occur.
【００３５】工程ｄ：基板１上の全面に有機金属溶液を
塗布後、加熱焼成処理を施して導電性薄膜３を形成す
る。上記有機金属溶液とは、前述の導電性薄膜３の構成
材料の金属を主元素とする有機化合物の溶液である。Step d: An organometallic solution is applied to the entire surface of the substrate 1 and then heated and baked to form a conductive thin film 3. The above-mentioned organic metal solution is a solution of an organic compound whose main element is a metal of the constituent material of the conductive thin film 3 described above.
【００３６】尚、ここでは有機金属溶液の塗布法により
説明したが、これに限ることなく、真空蒸着法、スパッ
タ法、化学的気相堆積法、分散塗布法、ディッピング
法、スピンナー法等を用いることもできる。Although the organic metal solution coating method has been described here, the present invention is not limited to this, and a vacuum vapor deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method, a spinner method or the like may be used. You can also
【００３７】また、詳しくは後述の実施例にて説明する
が、上記有機金属化合物を含むネガ型フォトレジストを
用いて前記フォトレジスト２１を形成した場合には、本
工程を省略することができる。Further, as will be described later in detail, when the photoresist 21 is formed by using the negative photoresist containing the organometallic compound, this step can be omitted.
【００３８】工程ｅ：通常のリフトオフ法により、フォ
トレジスト２１と一緒に不要な導電性薄膜部分を除去す
ることにより、素子電極４，５間を連絡する所望のパタ
ーンを有する導電性薄膜３を形成する。Step e: An unnecessary conductive thin film portion is removed together with the photoresist 21 by a normal lift-off method to form a conductive thin film 3 having a desired pattern for connecting the device electrodes 4 and 5. To do.
【００３９】工程ｆ：続いて、フォーミングと呼ばれる
通電処理を施す。素子電極４，５間に不図示の電源より
通電すると、導電性薄膜３の部位に構造の変化した電子
放出部２が形成される。この通電処理により導電性薄膜
３を局所的に破壊、変形もしくは変質せしめ、構造の変
化した部位が電子放出部２である。Step f: Subsequently, an energization process called forming is performed. When electricity is applied between the device electrodes 4 and 5 from a power source (not shown), the electron emitting portion 2 having a changed structure is formed at the portion of the conductive thin film 3. By this energization treatment, the conductive thin film 3 is locally destroyed, deformed or altered, and the electron-emissive portion 2 is a portion whose structure is changed.
【００４０】フォーミングの電圧波形の例を図４に示
す。FIG. 4 shows an example of the voltage waveform of forming.
【００４１】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合（図４（ａ））と、パルス波高値を増加させな
がら電圧パルスを印加する場合（図４（ｂ））がある。The voltage waveform is particularly preferably a pulse waveform,
There are a case where a voltage pulse whose pulse peak value is a constant voltage is continuously applied (FIG. 4A) and a case where a voltage pulse is applied while increasing the pulse peak value (FIG. 4B).
【００４２】まず、パルス波高値を定電圧とした場合に
ついて説明する。図４（ａ）におけるＴ１及びＴ２は電
圧波形のパルス幅とパルス間隔であり、例えば、Ｔ１を
１μ秒〜１０ｍ秒、Ｔ２を１０μ秒〜１００ｍ秒とし、
波高値（フォ−ミング時のピ−ク電圧）を前述した表面
伝導型電子放出素子の形態に応じて適宜選択して、適当
な真空度、例えば１０-4〜１０-5Ｔｏｒｒ程度の真空雰
囲気下で、数秒から数十分印加する。尚、印加する電圧
波形は、図示される三角波に限定されるものではなく、
矩形波等の所望の波形を用いることができる。First, the case where the pulse peak value is a constant voltage will be described. In FIG. 4A, T1 and T2 are the pulse width and pulse interval of the voltage waveform, for example, T1 is 1 μsec to 10 msec, T2 is 10 μsec to 100 msec,
The peak value (peak voltage during forming) is appropriately selected according to the form of the surface conduction electron-emitting device described above, and a vacuum atmosphere having an appropriate degree of vacuum, for example, about 10 −4 to 10 −5 Torr. Under a few seconds to several tens of minutes. The voltage waveform to be applied is not limited to the illustrated triangular wave,
A desired waveform such as a rectangular wave can be used.
【００４３】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について説明する。図４（ｂ）に
おけるＴ１及びＴ２は図４（ａ）と同様であり、波高値
（フォ−ミング時のピ−ク電圧）を、例えば０．１Ｖス
テップ程度づつ増加させ、図４（ａ）の説明と同様の適
当な真空雰囲気下で印加する。Next, the case where the voltage pulse is applied while the pulse crest value is increased will be described. T1 and T2 in FIG. 4 (b) are the same as those in FIG. 4 (a), and the peak value (peak voltage during forming) is increased by, for example, about 0.1 V step, and FIG. The application is performed under an appropriate vacuum atmosphere similar to the description of 1.
【００４４】尚、パルス間隔Ｔ２中で、導電性薄膜３
（図１及び図２参照）を局所的に破壊、変形もしくは変
質させない程度の電圧、例えば０．１Ｖ程度の電圧で素
子電流を測定して抵抗値を求め、例えば１Ｍオーム以上
の抵抗を示した時にフォーミングを終了する。In the pulse interval T2, the conductive thin film 3
(See FIGS. 1 and 2) A resistance value is obtained by measuring the device current at a voltage that does not locally break, deform, or alter the characteristics, for example, a voltage of about 0.1 V, and a resistance of 1 M ohm or more is shown. Sometimes forming ends.
【００４５】基本的には以上の工程ａ〜ｆによって本発
明の表面伝導型電子放出素子を得ることができるが、更
に活性化工程を施すことが好ましい。Basically, the surface conduction electron-emitting device of the present invention can be obtained by the above steps a to f, but it is preferable to further perform the activation step.
【００４６】活性化工程とは、例えば１０-4〜１０-5Ｔ
ｏｒｒ程度の真空度で、フォーミング工程での説明と同
様に、パルス波高値を定電圧としたパルスの印加を繰り
返す処理のことをいい、真空雰囲気中に存在する有機物
質から炭素あるいは炭素化合物を電子放出部２（図１及
び図２参照）に堆積させることで、素子電流、放出電流
の状態を著しく向上させることができる工程である。こ
の活性化工程は、例えば素子電流や放出電流を測定しな
がら行って、例えば放出電流が飽和した時点で終了する
ようにすれば効果的であるので好ましい。また、活性化
工程でのパルス波高値は、好ましくは素子を駆動する際
に印加する駆動電圧の波高値である。The activation step is, for example, 10 −4 to 10 −5 T.
As with the description in the forming step, it is a process of repeating the application of a pulse with a pulse peak value of a constant voltage at a vacuum degree of about orr. It is an electron transfer of carbon or a carbon compound from an organic substance present in a vacuum atmosphere. By depositing on the emission part 2 (see FIGS. 1 and 2), the state of the device current and the emission current can be remarkably improved. It is effective to perform this activation step while measuring the device current and the emission current, for example, and to end it when the emission current is saturated, because it is effective. The pulse peak value in the activation step is preferably the peak value of the drive voltage applied when driving the element.
【００４７】尚、上記炭素及び炭素化合物とは、グラフ
ァイト（単結晶及び多結晶の双方を指す）、非晶質カー
ボン（非晶質カーボン及びこれと多結晶グラファイトと
の混合物を指す）である。また、その堆積膜厚は、好ま
しくは５００Å以下、より好ましくは３００Å以下であ
る。The above-mentioned carbon and carbon compound are graphite (both single crystal and polycrystal) and amorphous carbon (amorphous carbon and a mixture thereof with polycrystal graphite). The deposited film thickness is preferably 500 Å or less, more preferably 300 Å or less.
【００４８】このようにして得られる本発明の表面伝導
型電子放出素子の基本特性を以下に説明する。The basic characteristics of the surface conduction electron-emitting device of the present invention thus obtained will be described below.
【００４９】図５は、表面伝導型電子放出素子の電子放
出特性を測定するための測定評価系の一例を示す概略構
成図で、まずこの測定評価系を説明する。FIG. 5 is a schematic block diagram showing an example of a measurement / evaluation system for measuring the electron emission characteristics of the surface conduction electron-emitting device. First, the measurement / evaluation system will be described.
【００５０】図５において、図１と同じ符号は同じ部材
を示す。また、５１は素子に素子電圧Ｖｆを印加するた
めの電源、５０は素子電極４，５間の導電性薄膜３を流
れる素子電流Ｉｆを測定するための電流計、５４は電子
放出部２より放出される放出電流Ｉｅを捕捉するための
アノ−ド電極、５３はアノ−ド電極５４に電圧を印加す
るための高圧電源、５２は電子放出部５より放出される
放出電流Ｉｅを測定するための電流計、５５は真空装
置、５６は排気ポンプである。5, the same reference numerals as those in FIG. 1 indicate the same members. Further, 51 is a power supply for applying a device voltage Vf to the device, 50 is an ammeter for measuring a device current If flowing through the conductive thin film 3 between the device electrodes 4 and 5, and 54 is an electron emitting portion 2. An anode electrode for trapping the emission current Ie generated, 53 is a high-voltage power supply for applying a voltage to the anode electrode 54, and 52 is a measurement of the emission current Ie emitted from the electron emission portion 5. An ammeter, 55 is a vacuum device, and 56 is an exhaust pump.
【００５１】表面伝導型電子放出素子及びアノ−ド電極
５４等は真空装置５５内に設置され、この真空装置５５
には不図示の真空計等の必要な機器が具備されており、
所望の真空下で表面伝導型電子放出素子の測定評価がで
きるようになっている。The surface conduction electron-emitting device, the anode electrode 54 and the like are installed in a vacuum device 55.
Is equipped with necessary equipment such as a vacuum gauge (not shown),
The surface conduction electron-emitting device can be measured and evaluated under a desired vacuum.
【００５２】排気ポンプ５６は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置５５全体及び表面伝導型電子放出素子の
基板１は、不図示のヒーターにより２００℃程度まで加
熱できるようになっている。尚、この測定評価系は、後
述するような表示パネル（図８における２０１参照）の
組み立て段階において、表示パネル及びその内部を真空
装置５５及びその内部として構成することで、前述のフ
ォーミング工程及び活性化工程における測定評価及び処
理に応用することができるものである。The exhaust pump 56 is composed of a normal high vacuum system such as a turbo pump and a rotary pump, and an ultra high vacuum system such as an ion pump.
The entire vacuum device 55 and the substrate 1 of the surface conduction electron-emitting device can be heated up to about 200 ° C. by a heater (not shown). Note that this measurement and evaluation system is configured such that the display panel and the inside thereof are configured as the vacuum device 55 and the inside thereof at the stage of assembling the display panel (see 201 in FIG. 8) which will be described later, so that the above-described forming process and activation are performed. It can be applied to measurement evaluation and processing in the chemical conversion process.
【００５３】以下に述べる表面伝導型電子放出素子の基
本特性は、上記測定評価系のアノ−ド電極５４の電圧を
１ｋＶ〜１０ｋＶとし、アノ−ド電極５４と表面伝導型
電子放出素子の距離Ｈを２ｍｍ〜８ｍｍとして、通常測
定を行う。The basic characteristics of the surface conduction electron-emitting device described below are that the voltage of the anode electrode 54 of the above-mentioned measurement evaluation system is 1 kV to 10 kV, and the distance H between the anode electrode 54 and the surface conduction electron-emitting device is H. Is set to 2 mm to 8 mm, and normal measurement is performed.
【００５４】まず、放出電流Ｉｅ及び素子電流Ｉｆと、
素子電圧Ｖｆの関係の典型的な例を図６（図中の実線）
に示す。尚、図６において、放出電流Ｉｅは素子電流Ｉ
ｆに比べて著しく小さいので、任意単位で示されてい
る。First, the emission current Ie and the device current If,
FIG. 6 (solid line in the figure) shows a typical example of the relationship of the element voltage Vf.
Shown in In FIG. 6, the emission current Ie is the device current Ie.
Since it is significantly smaller than f, it is shown in arbitrary units.
【００５５】図６から明らかなように、表面伝導型電子
放出素子は、放出電流Ｉｅに対する次の３つの特徴的特
性を有する。As is apparent from FIG. 6, the surface conduction electron-emitting device has the following three characteristic characteristics with respect to the emission current Ie.
【００５６】まず第１に、表面伝導型電子放出素子はあ
る電圧（しきい値電圧と呼ぶ：図６中のＶｔｈ）以上の
素子電圧Ｖｆを印加すると急激に放出電流Ｉｅが増加
し、一方、しきい値電圧Ｖｔｈ以下では放出電流Ｉｅが
殆ど検出されない。即ち、放出電流Ｉｅに対する明確な
しきい値電圧Ｖｔｈを持った非線形素子である。First, in the surface conduction electron-emitting device, when a device voltage Vf higher than a certain voltage (called threshold voltage: Vth in FIG. 6) is applied, the emission current Ie rapidly increases, while At the threshold voltage Vth or less, the emission current Ie is hardly detected. That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.
【００５７】第２に、放出電流Ｉｅが素子電圧Ｖｆに対
して単調増加する特性（ＭＩ特性と呼ぶ）を有するた
め、放出電流Ｉｅは素子電圧Ｖｆで制御できる。Secondly, since the emission current Ie has a characteristic of monotonically increasing with respect to the element voltage Vf (referred to as MI characteristic), the emission current Ie can be controlled by the element voltage Vf.
【００５８】第３に、アノード電極５４（図５参照）に
捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に
依存する。即ち、アノード電極５４に捕捉される電荷量
は、素子電圧Ｖｆを印加する時間により制御できる。Thirdly, the emitted charges captured by the anode electrode 54 (see FIG. 5) depend on the time for applying the device voltage Vf. That is, the amount of charges captured by the anode electrode 54 can be controlled by the time for which the device voltage Vf is applied.
【００５９】図６に実線で示した特性は、放出電流Ｉｅ
が素子電圧Ｖｆに対してＭＩ特性を有すると同時に、素
子電流Ｉｆも素子電圧Ｖｆに対してＭＩ特性を有してい
るが、図６に破線で示すように、素子電流Ｉｆは素子電
圧Ｖｆに対して電圧制御型負性抵抗特性（ＶＣＮＲ特性
と呼ぶ）を示す場合もある。いずれの特性を示すかは、
素子の製法及び測定時の測定条件等に依存する。但し、
素子電流Ｉｆが素子電圧Ｖｆに対してＶＣＮＲ特性を有
する素子でも、放出電流Ｉｅは素子電圧Ｖｆに対してＭ
Ｉ特性を有する。The characteristic shown by the solid line in FIG. 6 is the emission current Ie.
Has an MI characteristic with respect to the element voltage Vf, and at the same time, the element current If also has an MI characteristic with respect to the element voltage Vf. However, as indicated by a broken line in FIG. 6, the element current If becomes the element voltage Vf. On the other hand, it may exhibit a voltage control type negative resistance characteristic (called a VCNR characteristic). Which characteristic is exhibited is
It depends on the manufacturing method of the device and the measurement conditions at the time of measurement. However,
Even if the device current If has a VCNR characteristic with respect to the device voltage Vf, the emission current Ie is M with respect to the device voltage Vf.
It has the I characteristic.
【００６０】以上のような本発明の表面伝導型電子放出
素子の特徴的特性のため、複数の素子を配置した電子源
や画像形成装置等でも、入力信号に応じて、容易に放出
電子量を制御することができることとなり、多方面への
応用ができる。Due to the characteristic characteristics of the surface conduction electron-emitting device of the present invention as described above, even in an electron source or an image forming apparatus in which a plurality of devices are arranged, the amount of emitted electrons can be easily adjusted according to an input signal. Since it can be controlled, it can be applied to various fields.
【００６１】次に、本発明の電子源における表面伝導型
電子放出素子の配列について説明する。Next, the arrangement of the surface conduction electron-emitting devices in the electron source of the present invention will be described.
【００６２】本発明の電子源における表面伝導型電子放
出素子の配列方式としては、従来の技術の項で述べたよ
うな梯型配置の他、ｍ本のＸ方向配線の上にｎ本のＹ方
向配線を層間絶縁層を介して設置し、表面伝導型電子放
出素子の一対の素子電極に各々Ｘ方向配線、Ｙ方向配線
を接続した配列方式が挙げられる。これを以後単純マト
リクス配置と呼ぶ。まず、この単純マトリクス配置につ
いて詳述する。As a method of arranging the surface conduction electron-emitting devices in the electron source of the present invention, in addition to the ladder arrangement as described in the section of the prior art, n Ys on m X-direction wirings are arranged. There is an arrangement method in which directional wirings are provided via an interlayer insulating layer and an X-direction wiring and a Y-direction wiring are connected to a pair of device electrodes of the surface conduction electron-emitting device. This is hereinafter referred to as a simple matrix arrangement. First, this simple matrix arrangement will be described in detail.
【００６３】前述した表面伝導型電子放出素子の基本的
特性によれば、印加される素子電圧Ｖｆがしきい値電圧
Ｖｔｈを超える場合には、印加するパルス状電圧の波高
値とパルス幅で電子放出量を制御できる。一方、しきい
値電圧Ｖｔｈ以下では、殆ど電子の放出はされない。従
って、多数の表面伝導型電子放出素子を配置した場合に
おいても、単純なマトリクス配線だけで入力信号に応じ
て制御したパルス状電圧を印加し、個々の素子を選択し
て独立に駆動可能となる。According to the basic characteristics of the surface conduction electron-emitting device described above, when the applied device voltage Vf exceeds the threshold voltage Vth, the electron is generated at the peak value and pulse width of the applied pulsed voltage. The amount of release can be controlled. On the other hand, below the threshold voltage Vth, almost no electrons are emitted. Therefore, even when a large number of surface conduction electron-emitting devices are arranged, it becomes possible to apply a pulsed voltage controlled according to an input signal only by simple matrix wiring, select individual devices and drive them independently. .
【００６４】単純マトリクス配置は上記原理に基づくも
のであり、本発明の電子源の一例である単純マトリクス
配置の電子源の構成について、図７に基づいて更に説明
する。The simple matrix arrangement is based on the above principle, and the structure of the electron source of the simple matrix arrangement, which is an example of the electron source of the present invention, will be further described with reference to FIG.
【００６５】図７において、基板１は既に説明したよう
なガラス板等であり、この基板１上に配列された表面伝
導型電子放出素子１０４の個数及び形状は用途に応じて
適宜設定されるものである。In FIG. 7, the substrate 1 is a glass plate or the like as described above, and the number and shape of the surface conduction electron-emitting devices 104 arranged on the substrate 1 are appropriately set according to the application. Is.
【００６６】ｍ本のＸ方向配線１０２は、各々外部端子
ＤＸ１，ＤＸ２，・・・ＤＸｍを有するもので、基板１
上に、真空蒸着法，印刷法，スパッタ法等で形成した導
電性金属等である。また、多数の表面伝導型電子放出素
子１０４にほぼ均等に電圧が供給されるように、材料、
膜厚、配線幅が設定されている。The m X-direction wirings 102 have external terminals DX1, DX2, ... DXm, respectively, and are provided on the substrate 1
A conductive metal or the like formed on the upper surface by a vacuum deposition method, a printing method, a sputtering method, or the like. In addition, the material, so that the voltage is supplied almost evenly to the large number of surface conduction electron-emitting devices 104,
The film thickness and wiring width are set.
【００６７】ｎ本のＹ方向配線１０３は、各々外部端子
ＤＹ１，ＤＹ２，・・・ＤＹｎを有するもので、Ｘ方向
配線１０２と同様に作成される。The n Y-direction wirings 103 each have external terminals DY1, DY2, ... DYn, and are formed similarly to the X-direction wirings 102.
【００６８】これらｍ本のＸ方向配線１０２とｎ本のＹ
方向配線１０３間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このｍ，ｎは共に正の整数である。These m X-direction wirings 102 and n Y-wirings
An interlayer insulating layer (not shown) is provided between the directional wirings 103 and electrically separated to form a matrix wiring. In addition, both m and n are positive integers.
【００６９】不図示の層間絶縁層は、真空蒸着法，印刷
法，スパッタ法等で形成されたＳｉＯ2 等であり、Ｘ方
向配線１０２を形成した基板１の全面或は一部に所望の
形状で形成され、特に、Ｘ方向配線１０２とＹ方向配線
１０３の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。また、Ｘ方向配線１０２と
Ｙ方向配線１０３は各々外部端子として引き出されてい
る。The interlayer insulating layer (not shown) is SiO 2 or the like formed by a vacuum evaporation method, a printing method, a sputtering method or the like, and has a desired shape on the entire surface or a part of the substrate 1 on which the X-direction wiring 102 is formed. In particular, the film thickness, material, and manufacturing method are appropriately set so as to withstand the potential difference at the intersection of the X-direction wiring 102 and the Y-direction wiring 103. The X-direction wiring 102 and the Y-direction wiring 103 are drawn out as external terminals.
【００７０】更に、表面伝導型電子放出素子１０４の対
向する素子電極（不図示）が、ｍ本のＸ方向配線１０２
と、ｎ本のＹ方向配線１０３と、真空蒸着法，印刷法，
スパッタ法等で形成された導電性金属等からなる結線１
０５によって電気的に接続されているものである。Furthermore, the opposing device electrodes (not shown) of the surface conduction electron-emitting device 104 are m number of X-direction wirings 102.
And n Y-direction wirings 103, a vacuum deposition method, a printing method,
Connection 1 made of a conductive metal or the like formed by a sputtering method or the like
05 are electrically connected.
【００７１】ここで、ｍ本のＸ方向配線１０２と、ｎ本
のＹ方向配線１０３と、結線１０５と、対向する素子電
極とは、その構成元素の一部あるいは全部が同一であっ
ても、またそれぞれ異なっていてもよく、前述の素子電
極の材料等より適宜選択される。これら素子電極への配
線は、素子電極と材料が同一である場合には、素子電極
と総称する場合もある。また、表面伝導型電子放出素子
１０４は、基板１あるいは不図示の層間絶縁層上どちら
に形成してもよい。Here, the m X-direction wirings 102, the n Y-direction wirings 103, the connecting wires 105, and the opposing element electrodes may have the same or partial constituent elements. Further, they may be different from each other, and are appropriately selected from the above-mentioned material of the device electrode and the like. The wiring to these element electrodes may be generically referred to as an element electrode when the same material as the element electrode is used. The surface conduction electron-emitting device 104 may be formed either on the substrate 1 or on an interlayer insulating layer (not shown).
【００７２】また、詳しくは後述するが、前記Ｘ方向配
線１０２には、Ｘ方向に配列された表面伝導型電子放出
素子１０４の行を入力信号に応じて走査するために、走
査信号を印加する不図示の走査信号印加手段が電気的に
接続されている。Further, as will be described later in detail, a scanning signal is applied to the X-direction wiring 102 in order to scan the rows of the surface conduction electron-emitting devices 104 arranged in the X-direction according to an input signal. A scanning signal applying means (not shown) is electrically connected.
【００７３】一方、Ｙ方向配線１０３には、Ｙ方向に配
列された表面伝導型電子放出素子１０４の列の各列を入
力信号に応じて変調するために、変調信号を印加する不
図示の変調信号印加手段が電気的に接続されている。各
表面伝導型電子放出素子１０４に印加される駆動電圧
は、当該表面伝導型電子放出素子に印加される走査信号
と変調信号の差電圧として供給されるものである。On the other hand, a modulation signal (not shown) is applied to the Y-direction wiring 103 in order to modulate each row of the surface conduction electron-emitting devices 104 arranged in the Y-direction according to an input signal. The signal applying means is electrically connected. The drive voltage applied to each surface conduction electron-emitting device 104 is supplied as a difference voltage between the scanning signal and the modulation signal applied to the surface conduction electron-emitting device.
【００７４】次に、以上のような単純マトリクス配置の
本発明の電子源を用いた本発明の画像形成装置の一例
を、図８〜図１０を用いて説明する。尚、図８は表示パ
ネル２０１の基本構成図であり、図９は蛍光膜１１４を
示す図であり、図１０は図８の表示パネル２０１でＮＴ
ＳＣ方式のテレビ信号に応じてテレビジョン表示を行う
ための駆動回路の一例を示すブロック図である。Next, an example of the image forming apparatus of the present invention using the electron source of the present invention having the above simple matrix arrangement will be described with reference to FIGS. 8 is a basic configuration diagram of the display panel 201, FIG. 9 is a diagram showing the fluorescent film 114, and FIG. 10 is the display panel 201 of FIG.
It is a block diagram showing an example of a drive circuit for performing a television display according to an SC system television signal.
【００７５】図８において、１は上述のようにして本発
明の表面伝導型電子放出素子を配置した電子源の基板、
１１１は基板１を固定したリアプレ−ト、１１６はガラ
ス基板１１３の内面に画像形成部材であるところの蛍光
膜１１４とメタルバック１１５等が形成されたフェ−ス
プレ−ト、１１２は支持枠である。リアプレ−ト１１
１，支持枠１１２及びフェ−スプレ−ト１１６は、これ
らの接合部分にフリットガラス等を塗布し、大気中ある
いは窒素雰囲気中で４００℃〜５００℃で１０分間以上
焼成することで封着して、外囲器１１８を構成してい
る。In FIG. 8, 1 is a substrate of an electron source in which the surface conduction electron-emitting device of the present invention is arranged as described above,
Reference numeral 111 is a rear plate on which the substrate 1 is fixed, 116 is a face plate on which a fluorescent film 114, which is an image forming member, and a metal back 115 are formed on the inner surface of a glass substrate 113, and 112 is a support frame. . Rear plate 11
1, the support frame 112 and the face plate 116 are sealed by applying frit glass or the like to their joints and baking at 400 ° C. to 500 ° C. for 10 minutes or more in the air or a nitrogen atmosphere. , The envelope 118 is configured.
【００７６】図８において、１０２，１０３は表面伝導
型電子放出素子１０４の一対の素子電極４，５（図１及
び図２参照）に接続されたＸ方向配線及びＹ方向配線
で、各々外部端子Ｄｘ１ないしＤｘｍ、Ｄｙ１ないしＤ
ｙｎを有している。In FIG. 8, 102 and 103 are X-direction wirings and Y-direction wirings connected to the pair of device electrodes 4 and 5 (see FIGS. 1 and 2) of the surface conduction electron-emitting device 104, each of which is an external terminal. Dx1 to Dxm, Dy1 to D
have yn.
【００７７】外囲器１１８は、上述の如く、フェ−スプ
レ−ト１１６、支持枠１１２、リアプレ−ト１１１で構
成されている。しかし、リアプレ−ト１１１は主に基板
１の強度を補強する目的で設けられるものであり、基板
１自体で十分な強度を持つ場合は別体のリアプレ−ト１
１１は不要であり、基板１に直接支持枠１１２を封着
し、フェ−スプレ−ト１１６、支持枠１１２、基板１に
て外囲器１１８を構成しても良い。また、フェースプレ
ート１１６とリアプレート１１１の間に、スペーサーと
呼ばれる不図示の支持体を更に設置することで、大気圧
に対して十分な強度を有する外囲器１１８とすることも
できる。The envelope 118 is composed of the face plate 116, the support frame 112, and the rear plate 111 as described above. However, the rear plate 111 is provided mainly for the purpose of reinforcing the strength of the substrate 1, and when the substrate 1 itself has sufficient strength, the rear plate 1 is a separate body.
11, the support frame 112 may be directly sealed to the substrate 1, and the face plate 116, the support frame 112, and the substrate 1 may constitute the envelope 118. Further, by further installing a support body (not shown) called a spacer between the face plate 116 and the rear plate 111, it is possible to form the envelope 118 having sufficient strength against atmospheric pressure.
【００７８】蛍光膜１１４は、モノクロ−ムの場合は蛍
光体１２２のみから成るが、カラ−の場合は、蛍光体１
２２の配列により、ブラックストライプ（図９（ａ））
あるいはブラックマトリクス（図９（ｂ））等と呼ばれ
る黒色導電材１２１と、蛍光体１２２とで構成される。
ブラックストライプ、ブラックマトリクスを設ける目的
は、カラ−表示の場合必要となる三原色の各蛍光体１２
２間の塗り分け部を黒くすることで混色等を目立たなく
することと、蛍光膜１１４における外光反射によるコン
トラストの低下を抑制することである。黒色導電材１２
１の材料としては、通常よく用いられている黒鉛を主成
分とする材料だけでなく、導電性があり、光の透過及び
反射が少ない材料であれば他の材料を用いることもでき
る。The fluorescent film 114 is composed of only the fluorescent material 122 in the case of monochrome, but is composed of the fluorescent material 1 in the case of color.
22 stripes, black stripes (Fig. 9 (a))
Alternatively, it is composed of a black conductive material 121 called a black matrix (FIG. 9B) and the like, and a phosphor 122.
The purpose of providing the black stripes and the black matrix is to provide each of the three primary color phosphors 12 required for color display.
It is to make the color-mixed portions between the two black so as to make the color mixture inconspicuous and to suppress the deterioration of the contrast due to the reflection of external light on the fluorescent film 114. Black conductive material 12
As the material of No. 1, not only a commonly used material containing graphite as a main component, but also another material can be used as long as it is a material having conductivity and little transmission and reflection of light.
【００７９】ガラス基板１１３に蛍光体１２２を塗布す
る方法としては、モノクロ−ム、カラ−によらず、沈殿
法や印刷法が用いられる。As a method for applying the phosphor 122 to the glass substrate 113, a precipitation method or a printing method is used regardless of monochrome or color.
【００８０】また、図８に示されるように、蛍光膜１１
４の内面側には通常メタルバック１１５が設けられる。
メタルバック１１５の目的は、蛍光体１２２（図９参
照）の発光のうち内面側への光をフェ−スプレ−ト１１
６側へ鏡面反射することにより輝度を向上すること、高
圧端子Ｈｖから電子ビ−ム加速電圧を印加するための電
極として作用すること、外囲器１１８内で発生した負イ
オンの衝突によるダメ−ジからの蛍光体１２２の保護等
である。メタルバック１１５は、蛍光膜１１４の作製
後、蛍光膜１１４の内面側表面の平滑化処理（通常、フ
ィルミングと呼ばれる）を行い、その後Ａｌを真空蒸着
等で堆積することで作製できる。Further, as shown in FIG.
A metal back 115 is usually provided on the inner surface side of 4.
The purpose of the metal back 115 is to allow the light emitted from the phosphor 122 (see FIG. 9) toward the inner surface side to face the face plate 11.
6 to improve the brightness by specular reflection, to act as an electrode for applying an electron beam accelerating voltage from the high voltage terminal Hv, and to prevent damage due to collision of negative ions generated in the envelope 118. For example, protection of the fluorescent substance 122 from the light. The metal back 115 can be manufactured by performing smoothing processing (usually called filming) on the inner surface of the fluorescent film 114 after manufacturing the fluorescent film 114, and then depositing Al by vacuum vapor deposition or the like.
【００８１】フェ−スプレ−ト１１６には、更に蛍光膜
１１４の導電性を高めるため、蛍光膜１１４の外面側に
透明電極（不図示）を設けてもよい。The face plate 116 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 114 in order to further enhance the conductivity of the fluorescent film 114.
【００８２】前述の封着を行う際、カラ−の場合は各色
蛍光体１２２と表面伝導型電子放出素子１０４とを対応
させなくてはいけないため、十分な位置合わせを行う必
要がある。In the case of the above-mentioned sealing, in the case of a color, the phosphors 122 of the respective colors must correspond to the surface conduction electron-emitting devices 104, so that it is necessary to perform sufficient alignment.
【００８３】外囲器１１８内は、不図示の排気管を通
じ、１０-6〜１０-7Ｔｏｒｒ程度の真空度にされ、封止
される。また、外囲器１１８の封止を行う直前あるいは
封止後に、ゲッタ−処理を行う場合もある。これは、抵
抗加熱あるいは高周波加熱等の加熱法により、外囲器１
１８内の所定の位置に配置したゲッタ−（不図示）を加
熱し、蒸着膜を形成する処理である。ゲッタ−は通常Ｂ
ａ等が主成分であり、該蒸着膜の吸着作用により、例え
ば１０-5〜１０-7Ｔｏｒｒの真空度を維持するためのも
のである。The inside of the envelope 118 is sealed to a vacuum degree of about 10 −6 to 10 −7 Torr through an exhaust pipe (not shown). Further, the getter process may be performed immediately before or after the envelope 118 is sealed. This is done by a heating method such as resistance heating or high frequency heating.
In this process, a getter (not shown) arranged at a predetermined position in 18 is heated to form a vapor deposition film. Getter is usually B
The main component is a and the like, and is for maintaining a vacuum degree of, for example, 10 −5 to 10 −7 Torr by the adsorption action of the vapor deposition film.
【００８４】尚、前述したフォーミング及びこれ以降の
表面伝導型電子放出素子の製造工程は、通常、外囲器１
１８の封止直前又は封止後に行われるもので、その内容
は前述の通りである。The above-described forming process and the subsequent manufacturing process of the surface conduction electron-emitting device are usually performed in the envelope 1.
It is performed immediately before or after the sealing of 18, and the content thereof is as described above.
【００８５】上述の表示パネル２０１は、例えば図１０
に示されるような駆動回路で駆動することができる。
尚、図１０において、２０１は前記表示パネルであり、
２０２は走査回路、２０３は制御回路、２０４はシフト
レジスタ、２０５はラインメモリ、２０６は同期信号分
離回路、２０７は変調信号発生器、Ｖｘ及びＶａは直流
電圧源である。The display panel 201 described above is, for example, as shown in FIG.
It can be driven by a driving circuit as shown in FIG.
In FIG. 10, 201 is the display panel,
202 is a scanning circuit, 203 is a control circuit, 204 is a shift register, 205 is a line memory, 206 is a sync signal separation circuit, 207 is a modulation signal generator, and Vx and Va are DC voltage sources.
【００８６】図１０に示されるように、表示パネル２０
１は、外部端子Ｄｘ１ないしＤｘｍ、外部端子Ｄｙ１な
いしＤｙｎ、及び高圧端子Ｈｖを介して外部の電気回路
と接続されている。このうち、外部端子Ｄｘ１ないしＤ
ｘｍには、前記表示パネル２０１内に設けられている表
面伝導型電子放出素子、すなわちｍ行ｎ列の行列状にマ
トリクス配置された表面伝導型電子放出素子群を１行
（ｎ素子）づつ順次駆動して行くための走査信号が印加
される。As shown in FIG. 10, the display panel 20
1 is connected to an external electric circuit via the external terminals Dx1 to Dxm, the external terminals Dy1 to Dyn, and the high-voltage terminal Hv. Of these, the external terminals Dx1 to Dx
In xm, a surface conduction electron-emitting device provided in the display panel 201, that is, a group of surface conduction electron-emitting devices arranged in a matrix of m rows and n columns is sequentially arranged for each row (n elements). A scanning signal for driving is applied.
【００８７】一方、外部端子Ｄｙ１ないしＤｙｎには、
前記走査信号により選択された１行の各素子の出力電子
ビームを制御する為の変調信号が印加される。また、高
圧端子Ｈｖには、直流電圧源Ｖａより、例えば１０ｋＶ
の直流電圧が供給される。これは表面伝導型電子放出素
子より出力される電子ビームに、蛍光体を励起するのに
十分なエネルギーを付与する為の加速電圧である。On the other hand, the external terminals Dy1 to Dyn are connected to
A modulation signal for controlling the output electron beam of each element in one row selected by the scanning signal is applied. Further, the high voltage terminal Hv is, for example, 10 kV from the DC voltage source Va.
DC voltage is supplied. This is an accelerating voltage for giving enough energy to excite the phosphor to the electron beam output from the surface conduction electron-emitting device.
【００８８】走査回路２０２は、内部にｍ個のスイッチ
ング素子（図１０中、Ｓ１ないしＳｍで模式的に示す）
を備えるもので、各スイッチング素子Ｓ１〜Ｓｍは、直
流電圧源Ｖｘの出力電圧もしくは０Ｖ（グランドレベ
ル）のいずれか一方を選択して、表示パネル２０１の外
部端子Ｄｘ１ないしＤｘｍと電気的に接続するものであ
る。各スイッチング素子Ｓ１〜Ｓｍは、制御回路２０３
が出力する制御信号Ｔｓｃａｎに基づいて動作するもの
で、実際には、例えばＦＥＴのようなスイッチング機能
を有する素子を組み合わせることにより容易に構成する
ことが可能である。The scanning circuit 202 has therein m switching elements (schematically shown by S1 to Sm in FIG. 10).
Each of the switching elements S1 to Sm selects either the output voltage of the DC voltage source Vx or 0V (ground level) and is electrically connected to the external terminals Dx1 to Dxm of the display panel 201. It is a thing. Each of the switching elements S1 to Sm includes a control circuit 203.
It operates on the basis of the control signal Tscan output from the device, and in fact, it can be easily configured by combining elements having a switching function such as an FET.
【００８９】本例における前記直流電圧源Ｖｘは、前記
表面伝導型電子放出素子の特性（しきい値電圧）に基づ
き、走査されていない表面伝導型電子放出素子に印加さ
れる駆動電圧がしきい値電圧以下となるような一定電圧
を出力するよう設定されている。The DC voltage source Vx in this example has a threshold drive voltage applied to the surface-conduction electron-emitters that are not scanned, based on the characteristics (threshold voltage) of the surface-conduction electron-emitters. It is set to output a constant voltage that is less than or equal to the value voltage.
【００９０】制御回路２０３は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きをもつものである。次に説明する
同期信号分離回路２０６より送られる同期信号Ｔｓｙｎ
ｃに基づいて、各部に対してＴｓｃａｎ、Ｔｓｆｔ及び
Ｔｍｒｙの各制御信号を発生する。The control circuit 203 has a function of matching the operation of each part so that an appropriate display is performed based on an image signal input from the outside. The synchronization signal Tsyn sent from the synchronization signal separation circuit 206 described below
Based on c, Tscan, Tsft, and Tmry control signals are generated for each unit.
【００９１】同期信号分離回路２０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離する為の回路で、良く知られてい
るように、周波数分離（フィルター）回路を用いれば、
容易に構成できるものである。同期信号分離回路２０６
により分離された同期信号は、これも良く知られるよう
に、垂直同期信号と水平同期信号より成る。ここでは説
明の便宜上、Ｔｓｙｎｃとして図示する。一方、前記テ
レビ信号から分離された画像の輝度信号成分を便宜上Ｄ
ＡＴＡ信号と図示する。このＤＡＴＡ信号はシフトレジ
スタ２０４に入力される。The synchronizing signal separation circuit 206 is a circuit for separating a synchronizing signal component and a luminance signal component from an externally input NTSC television signal, and as is well known, a frequency separating (filtering) ) Using a circuit,
It can be easily constructed. Sync signal separation circuit 206
The synchronizing signal separated by means of a vertical synchronizing signal and a horizontal synchronizing signal are also well known. Here, for convenience of explanation, it is shown as Tsync. On the other hand, the luminance signal component of the image separated from the television signal is referred to as D for convenience.
This is shown as an ATA signal. This DATA signal is input to the shift register 204.
【００９２】シフトレジスタ２０４は、時系列的にシリ
アル入力される前記ＤＡＴＡ信号を、画像の１ライン毎
にシリアル／パラレル変換するためのもので、前記制御
回路２０３より送られる制御信号Ｔｓｆｔに基づいて動
作する。この制御信号Ｔｓｆｔは、シフトレジスタ２０
４のシフトクロックであると言い換えても良い。また、
シリアル／パラレル変換された画像１ライン分（表面伝
導型電子放出素子のｎ素子分の駆動データに相当する）
のデータは、Ｉｄ１ないしＩｄｎのｎ個の並列信号とし
て前記シフトレジスタ２０４より出力される。The shift register 204 is for serially / parallel-converting the DATA signal serially input in time series for each line of the image, and based on the control signal Tsft sent from the control circuit 203. Operate. The control signal Tsft is supplied to the shift register 20.
In other words, it may be said that the shift clock is four. Also,
One line of serial / parallel converted image (corresponding to driving data for n elements of the surface conduction electron-emitting device)
Data is output from the shift register 204 as n parallel signals Id1 to Idn.
【００９３】ラインメモリ２０５は、画像１ライン分の
データを必要時間だけ記憶する為の記憶装置であり、制
御回路２０３より送られる制御信号Ｔｍｒｙに従って適
宜Ｉｄ１ないしＩｄｎの内容を記憶する。記憶された内
容は、Ｉ’ｄ１ないしＩ’ｄｎとして出力され、変調信
号発生器２０７に入力される。The line memory 205 is a storage device for storing data for one line of an image for a required time, and stores the contents of Id1 to Idn in accordance with the control signal Tmry sent from the control circuit 203. The stored contents are output as I′d1 to I′dn and input to the modulation signal generator 207.
【００９４】変調信号発生器２０７は、前記画像データ
Ｉ’ｄ１ないしＩ’ｄｎの各々に応じて、表面伝導型電
子放出素子の各々を適切に駆動変調する為の信号線で、
その出力信号は、外部端子Ｄｙ１ないしＤｙｎを通じて
表示パネル２０１内の表面伝導型電子放出素子に印加さ
れる。The modulation signal generator 207 is a signal line for appropriately driving and modulating each of the surface conduction electron-emitting devices according to each of the image data I'd1 to I'dn.
The output signal is applied to the surface conduction electron-emitting device in the display panel 201 through the external terminals Dy1 to Dyn.
【００９５】前述したように、表面伝導型電子放出素子
は電子放出に明確なしきい値電圧を有しており、しきい
値電圧を超える電圧が印加された場合にのみ電子放出が
生じる。また、しきい値電圧を超える電圧に対しては、
表面伝導型電子放出素子への印加電圧の変化に応じて放
出電流も変化して行く。表面伝導型電子放出素子の材料
や構成、製造方法を変える事により、しきい値電圧の値
や、印加電圧に対する放出電流の変化の度合いが変わる
場合もあるが、いずれにしても以下のような事が言え
る。As described above, the surface conduction electron-emitting device has a clear threshold voltage for electron emission, and electron emission occurs only when a voltage exceeding the threshold voltage is applied. For voltages exceeding the threshold voltage,
The emission current also changes according to the change in the voltage applied to the surface conduction electron-emitting device. The value of the threshold voltage and the degree of change of the emission current with respect to the applied voltage may be changed by changing the material, structure, and manufacturing method of the surface conduction electron-emitting device. I can say things.
【００９６】即ち、表面伝導型電子放出素子にパルス状
の電圧を印加する場合、例えばしきい値電圧以下の電圧
を印加しても電子放出は生じないが、しきい値電圧を超
える電圧を印加する場合には電子放出を生じる。その
際、第１には電圧パルスの波高値を変化させることによ
り、出力される電子ビームの強度を制御することが可能
である。第２には、電圧パルスの幅を変化させることに
より、出力される電子ビームの電荷の総量を制御するこ
とが可能である。That is, when a pulsed voltage is applied to the surface conduction electron-emitting device, electron emission does not occur even if a voltage below the threshold voltage is applied, but a voltage exceeding the threshold voltage is applied. If it does, electron emission occurs. At that time, firstly, it is possible to control the intensity of the output electron beam by changing the peak value of the voltage pulse. Secondly, it is possible to control the total amount of charges of the output electron beam by changing the width of the voltage pulse.
【００９７】従って、入力信号に応じて表面伝導型電子
放出素子を変調する方式としては、電圧変調方式とパル
ス幅変調方式とが挙げられる。電圧変調方式を行う場
合、変調信号発生器２０７としては、一定の長さの電圧
パルスを発生するが、入力されるデータに応じて適宜パ
ルスの波高値を変調できる電圧変調方式の回路を用い
る。また、パルス幅変調方式を行う場合、変調信号発生
器２０７としては、一定の波高値の電圧パルスを発生す
るが、入力されるデータに応じて適宜パルス幅を変調で
きるパルス幅変調方式の回路を用いる。Therefore, as a method of modulating the surface conduction electron-emitting device according to the input signal, there are a voltage modulation method and a pulse width modulation method. In the case of performing the voltage modulation method, the modulation signal generator 207 uses a voltage modulation method circuit that generates a voltage pulse of a constant length, but can appropriately modulate the pulse peak value according to the input data. In the case of performing the pulse width modulation method, the modulation signal generator 207 generates a voltage pulse having a constant peak value, but a circuit of the pulse width modulation method capable of appropriately modulating the pulse width according to the input data is used. To use.
【００９８】シフトレジスタ２０４やラインメモリ２０
５は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル／パラレル変換や記憶が
所定の速度で行えるものであればよい。The shift register 204 and the line memory 20
5 may be of a digital signal type or an analog signal type as long as it can perform serial / parallel conversion and storage of an image signal at a predetermined speed.
【００９９】デジタル信号式を用いる場合には、同期信
号分離回路２０６の出力信号ＤＡＴＡをデジタル信号化
する必要がある。これは同期信号分離回路２０６の出力
部にＡ／Ｄ変換器を設けることで行える。When the digital signal type is used, it is necessary to convert the output signal DATA of the sync signal separation circuit 206 into a digital signal. This can be done by providing an A / D converter at the output of the sync signal separation circuit 206.
【０１００】また、これと関連して、ラインメモリ２０
５の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器２０７に設けられる回路が若干異なるも
のとなる。In connection with this, the line memory 20
Depending on whether the output signal of 5 is a digital signal or an analog signal,
The circuit provided in the modulation signal generator 207 is slightly different.
【０１０１】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器２０７には、例えば良く知られてい
るＤ／Ａ変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器２０７は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器（カウン
タ）及び計数器の出力値と前記メモリの出力値を比較す
る比較器（コンパレータ）を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を表
面伝導型電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。That is, in the case of the voltage modulation method using a digital signal, for example, a well-known D / A conversion circuit may be used as the modulation signal generator 207, and an amplification circuit or the like may be added if necessary. Further, in the case of a pulse width modulation method using a digital signal, the modulation signal generator 207, for example, a high-speed oscillator and a counter (counter) that counts the number of waves output by the oscillator, and the output value of the counter and the output value of the memory. It can be easily configured by using a circuit in which comparators for comparison are combined. Further, if necessary, an amplifier for voltage-amplifying the pulse-width-modulated modulation signal output from the comparator to the drive voltage of the surface conduction electron-emitting device may be added.
【０１０２】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器２０７には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路（ＶＣＯ）を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付け加えてもよ
い。On the other hand, in the case of the voltage modulation method using analog signals, the modulation signal generator 207 may be an amplifier circuit using, for example, a well-known operational amplifier, and a level shift circuit or the like may be added if necessary. May be. Further, in the case of the pulse width modulation method using an analog signal, for example, a well-known voltage controlled oscillation circuit (VCO) may be used, and the voltage is amplified to the drive voltage of the surface conduction electron-emitting device as necessary. May be added.
【０１０３】以上のような表示パネル２０１及び駆動回
路を有する本発明の画像形成装置は、外部端子Ｄｘ１〜
Ｄｘｍ及びＤｙ１〜Ｄｙｎから電圧を印加することによ
り、任意の電子放出素子１０４から電子を放出させるこ
とができ、高圧端子Ｈｖを通じてメタルバック１１５あ
るいは透明電極（不図示）に高電圧を印加して電子ビ−
ムを加速し、加速した電子ビームを蛍光膜１１４に衝突
させることで生じる励起・発光によって、ＮＴＳＣ方式
のテレビ信号に応じてテレビジョン表示を行うことがで
きるものである。The image forming apparatus of the present invention having the display panel 201 and the driving circuit as described above has the external terminals Dx1 to Dx1.
By applying a voltage from Dxm and Dy1 to Dyn, an electron can be emitted from any electron-emitting device 104, and a high voltage is applied to the metal back 115 or a transparent electrode (not shown) through the high-voltage terminal Hv. Bee
A television display can be performed according to an NTSC television signal by excitation / light emission caused by accelerating the beam and causing the accelerated electron beam to collide with the fluorescent film 114.
【０１０４】尚、以上説明した構成は、表示等に用いら
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号例と
してＮＴＳＣ方式を挙げたが、本発明の画像形成装置は
これに限られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式
等の他の方式でもよく、更にはこれらよりも多数の走査
線からなるＴＶ信号、例えばＭＵＳＥ方式をはじめとす
る高品位ＴＶ方式でもよい。The above-described structure is a schematic structure necessary for obtaining the image forming apparatus of the present invention used for display or the like, and the detailed parts such as the material of each member are limited to the above contents. However, it is appropriately selected so as to suit the purpose of the image forming apparatus. Further, although the NTSC system has been taken as an example of the input signal, the image forming apparatus of the present invention is not limited to this, and other systems such as PAL and SECAM systems may be used, and more scanning lines than these may be used. The TV signal may be a high-definition TV system such as the MUSE system.
【０１０５】次に、前述の梯型配置の電子源及びこれを
用いた本発明の画像形成装置の一例について、図１１及
び図１２を用いて説明する。Next, an example of the above-mentioned ladder-type electron source and an image forming apparatus of the present invention using the electron source will be described with reference to FIGS. 11 and 12.
【０１０６】図１１において、１は基板、１０４は表面
伝導型電子放出素子、３０４は表面伝導型電子放出素子
１０４を接続する共通配線で１０本設けられており、各
々外部端子Ｄ１〜Ｄ１０を有している。In FIG. 11, 1 is a substrate, 104 is a surface conduction electron-emitting device, and 304 is a common wiring for connecting the surface conduction electron-emitting device 104. Ten common wirings are provided, each having external terminals D1 to D10. are doing.
【０１０７】表面伝導型電子放出素子１０４は、基板１
上に並列に複数個配置される。これを素子行と呼ぶ。そ
してこの素子行が複数行配置されて電子源を構成してい
る。The surface conduction electron-emitting device 104 is the substrate 1
A plurality of them are arranged in parallel on the top. This is called an element row. A plurality of these element rows are arranged to form an electron source.
【０１０８】各素子行の共通配線３０４（例えば外部端
子Ｄ１とＤ２の共通配線３０４）間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線Ｄ２〜Ｄ９について、各々
相隣接する共通配線３０４、即ち相隣接する外部端子Ｄ
２とＤ３，Ｄ４とＤ５，Ｄ６とＤ７，Ｄ８とＤ９の共通
配線３０４を一体の同一配線としても行うことができ
る。By applying an appropriate drive voltage between the common wiring 304 of each element row (for example, the common wiring 304 of the external terminals D1 and D2), each element row can be driven independently. That is, a voltage exceeding the threshold voltage may be applied to the element row where the electron beam is desired to be emitted, and a voltage lower than the threshold voltage may be applied to the element row where the electron beam is not desired to be emitted. The application of such a driving voltage is performed on the common wirings D2 to D9 located between the element rows by the common wirings 304 adjacent to each other, that is, the external terminals D adjacent to each other.
The common wiring 304 of 2 and D3, D4 and D5, D6 and D7, and D8 and D9 can also be formed as an integrated same wiring.
【０１０９】図１２は、上記梯型配置の電子源を備えた
表示パネル３０１の構造を示す図である。FIG. 12 is a diagram showing the structure of a display panel 301 having the above-mentioned ladder-type electron sources.
【０１１０】図１２において、３０２はグリッド電極、
３０３は電子が通過するための開口、Ｄ１〜Ｄｍは各表
面伝導型電子放出素子に電圧を印加するための外部端
子、Ｇ１〜Ｇｎはグリッド電極３０２に接続された端子
である。また、各素子行間の共通配線３０４は一体の同
一配線として基板１上に形成されている。In FIG. 12, 302 is a grid electrode,
Reference numeral 303 is an opening through which electrons pass, D1 to Dm are external terminals for applying a voltage to each surface conduction electron-emitting device, and G1 to Gn are terminals connected to the grid electrode 302. Further, the common wiring 304 between each element row is formed on the substrate 1 as an integrated single wiring.
【０１１１】尚、図１２において図８と同じ符号は同じ
部材を示すものであり、図８に示される単純マトリクス
配置の電子源を用いた表示パネル２０１との大きな違い
は、基板１とフェースプレート１１６の間にグリッド電
極３０２を備えている点である。In FIG. 12, the same reference numerals as those in FIG. 8 indicate the same members, and a big difference from the display panel 201 using the electron source of the simple matrix arrangement shown in FIG. The point is that the grid electrode 302 is provided between 116.
【０１１２】基板１とフェースプレート１１６の間に
は、上記のようにグリッド電極３０２が設けられてい
る。このグリッド電極３０２は、表面伝導型電子放出素
子１０４から放出された電子ビームを変調することがで
きるもので、梯型配置の素子行と直交して設けられたス
トライプ状の電極に、電子ビームを通過させるために、
各表面伝導型電子放出素子１０４に対応して１個づつ円
形の開口３０３を設けたものとなっている。The grid electrode 302 is provided between the substrate 1 and the face plate 116 as described above. The grid electrode 302 is capable of modulating the electron beam emitted from the surface conduction electron-emitting device 104, and the electron beam is applied to the stripe-shaped electrodes provided orthogonally to the device rows in the ladder type arrangement. To pass
A circular opening 303 is provided for each of the surface conduction electron-emitting devices 104.
【０１１３】グリッド電極３０２の形状や配置位置は、
必ずしも図１２に示すようなものでなくともよく、開口
３０３をメッシュ状に多数設けることもあり、またグリ
ッド電極３０２を、例えば表面伝導型電子放出素子１０
４の周囲や近傍に設けてもよい。The shape and arrangement position of the grid electrode 302 are
The shape is not necessarily shown in FIG. 12, and a large number of openings 303 may be provided in a mesh shape, and the grid electrode 302 may be provided, for example, in the surface conduction electron-emitting device 10.
It may be provided around 4 or in the vicinity thereof.
【０１１４】外部端子Ｄ１〜Ｄｍ及びＧ１〜Ｇｎは不図
示の駆動回路に接続されている。そして、素子行を１列
づつ順次駆動（走査）していくのと同期して、グリッド
電極３０２の列に画像１ライン分の変調信号を印加する
ことにより、各電子ビームの蛍光膜１１４への照射を制
御し、画像を１ラインづつ表示することができる。The external terminals D1 to Dm and G1 to Gn are connected to a drive circuit (not shown). Then, in synchronization with the sequential driving (scanning) of the element rows one column at a time, a modulation signal for one line of the image is applied to the columns of the grid electrode 302, so that each electron beam is applied to the fluorescent film 114. The irradiation can be controlled and the image can be displayed line by line.
【０１１５】以上のように、本発明の画像形成装置は、
単純マトリクス配置及び梯型配置のいずれの本発明の電
子源を用いても得ることができ、上述したテレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置として好適な画像形成装置が得
られる。更には、感光ドラム等とで構成した光プリンタ
−の露光装置としても用いることができるものである。As described above, the image forming apparatus of the present invention is
An image formation that can be obtained by using the electron source of the present invention in either a simple matrix arrangement or a trapezoidal arrangement and is suitable not only as a display device for the television broadcast described above but also as a display device for a video conference system, a computer, or the like. The device is obtained. Further, it can also be used as an exposure device of an optical printer constituted by a photosensitive drum and the like.
【０１１６】[0116]
【実施例】以下に実施例を挙げ、本発明を更に説明す
る。EXAMPLES The present invention will be further described with reference to the following examples.
【０１１７】［実施例１］本実施例では、図１に示した
ような表面伝導型電子放出素子の多数個を単純マトリク
ス配置した図７に示したような電子源を作製した例を説
明する。[Embodiment 1] In this embodiment, an example of manufacturing an electron source as shown in FIG. 7 in which a large number of surface conduction electron-emitting devices as shown in FIG. 1 are arranged in a simple matrix will be described. .
【０１１８】本実施例で作製した電子源における、図７
中の複数のＸ方向配線１０２、及び複数のＹ方向配線１
０３のそれぞれの交点に配置した複数の表面伝導型電子
放出素子１０４のうちの一つを模式的に示したのが図１
３であり、その製造工程を示したのが図１４である。こ
れらの図において、１は基板、３は導電性薄膜、４，５
は素子電極、４０１は層間絶縁膜、４０２は素子電極ギ
ャップ、４０３はフォトレジスト、４０４は光、４０５
は露光現像工程によりフォトレジストが除去された部分
である。FIG. 7 shows the electron source manufactured in this example.
A plurality of X-direction wirings 102 and a plurality of Y-direction wirings 1
1 schematically shows one of the plurality of surface-conduction type electron-emitting devices 104 arranged at respective intersections of 03.
3 and the manufacturing process thereof is shown in FIG. In these figures, 1 is a substrate, 3 is a conductive thin film, and 4, 5
Is an element electrode, 401 is an interlayer insulating film, 402 is an element electrode gap, 403 is a photoresist, 404 is light, 405
Is a portion where the photoresist is removed by the exposure and development process.
【０１１９】以下、本実施例の製造工程について説明す
る。The manufacturing process of this embodiment will be described below.
【０１２０】（１）石英基板１上に、真空蒸着法により
金属を堆積後、通常のフォトリソ・エッチング法により
Ｙ方向配線１０３を形成した。この時、Ｙ方向配線１０
３は、後に形成するギャップ４０２の部分に窓４０６を
開けておく。続いて、層間絶縁膜４０１として通常の真
空成膜法によりＳｉＯ2 を堆積し、通常のフォトリソ・
エッチング法によりコンタクトホール部及び不要な部分
を除去した。次に素子電極４，５、及びＸ方向配線１０
２を通常の真空蒸着法及びフォトリソ・エッチング法に
よりそれぞれ形成した（図１４（ａ））。本実施例で
は、Ｙ方向配線１０３およびＸ方向配線１０２の材料に
Ａｕ（金）を、素子電極４，５の材料にＰｔ（白金）を
用いた。(1) After depositing a metal on the quartz substrate 1 by the vacuum vapor deposition method, the Y-direction wiring 103 was formed by the usual photolithography / etching method. At this time, the Y-direction wiring 10
In No. 3, a window 406 is opened in the gap 402 portion to be formed later. Subsequently, SiO 2 is deposited as an interlayer insulating film 401 by a normal vacuum film forming method, and a normal photolithography
The contact hole portion and unnecessary portions were removed by the etching method. Next, the device electrodes 4, 5 and the X-direction wiring 10
2 was formed by the usual vacuum vapor deposition method and photolithography etching method (FIG. 14A). In this example, Au (gold) was used as the material for the Y-direction wiring 103 and the X-direction wiring 102, and Pt (platinum) was used as the material for the device electrodes 4 and 5.
【０１２１】（２）フォトレジスト４０３を塗布した
後、基板１の裏面より光４０４を照射した。ここで、フ
ォトレジスト４０３としては紫外線に感度を有する通常
のポジ型を使用した。また、光４０４の波長及び照射量
は、石英基板１及びＳｉＯ2 層間絶縁膜４０１を透過
し、且つ、フォトレジスト４０３を感光できることが必
要条件であり、本実施例においては紫外線の平行光を用
いた（図１４（ｂ））。(2) After applying the photoresist 403, light 404 is irradiated from the back surface of the substrate 1. Here, as the photoresist 403, a normal positive type having sensitivity to ultraviolet rays was used. In addition, the wavelength and the irradiation amount of the light 404 are required to be able to pass through the quartz substrate 1 and the SiO 2 interlayer insulating film 401 and to expose the photoresist 403. In this embodiment, parallel rays of ultraviolet light are used. (Fig. 14 (b)).
【０１２２】（３）フォトレジスト４０３を現像して、
所望の導電性薄膜の反転パターンを形成後、厚さ約１０
ｎｍの導電性薄膜３を形成した（図１４（ｃ））。(3) Develop the photoresist 403,
After forming the reverse pattern of the desired conductive thin film, the thickness is about 10
A conductive thin film 3 having a thickness of nm was formed (FIG. 14C).
【０１２３】本実施例では、有機パラジウム（奥野製薬
（株）製、ｃｃｐ−４２３０）含有溶液を塗布した後、
３００℃で１０分間の加熱処理をして、酸化パラジウム
（ＰｄＯ）微粒子（平均粒径：約５ｎｍ）からなる微粒
子膜を形成し、導電性薄膜３とした。なお、ここで述べ
る微粒子の粒径とは、粒子形状が認識可能な微粒子につ
いての径を言う。In this example, after applying a solution containing organic palladium (manufactured by Okuno Chemical Industries Co., Ltd., ccp-4230),
A heat treatment was performed at 300 ° C. for 10 minutes to form a fine particle film made of fine particles of palladium oxide (PdO) (average particle diameter: about 5 nm), and the conductive thin film 3 was obtained. The particle size of the fine particles described here refers to the diameter of the fine particles whose particle shape can be recognized.
【０１２４】（４）通常のリフトオフ法によりフォトレ
ジスト４０３と一緒に不要部分の導電性薄膜を除去し、
所望のパターンを有する導電性薄膜３を得た（図１４
（ｄ））。(4) An unnecessary portion of the conductive thin film is removed together with the photoresist 403 by a normal lift-off method,
A conductive thin film 3 having a desired pattern was obtained (FIG. 14).
(D)).
【０１２５】以上のようにして作製した未フォーミング
電子源の素子部分（図１３参照）は、素子電極間隔Ｌが
２μｍ、導電性薄膜の幅Ｗが３００μｍである。ここ
で、ＷはＹ方向配線１０３に形成した窓４０６で決まる
寸法である。In the element portion of the unformed electron source (see FIG. 13) manufactured as described above, the element electrode interval L is 2 μm and the width W of the conductive thin film is 300 μm. Here, W is a dimension determined by the window 406 formed in the Y-direction wiring 103.
【０１２６】次に、この未フォーミング電子源を図５の
測定評価系の真空装置５５内に設置し、排気ポンプ５６
にて排気して、真空装置５５内の真空引きを行った。続
いて、真空装置５５内が十分な真空度に達した後、Ｘ方
向配線１０２及びＹ方向配線１０３を通じ各表面伝導型
電子放出素子の素子電極４，５間に電圧を印加してフォ
ーミング処理を行い、電子放出部２（図１及び図２参
照）を形成した。フォ−ミング処理には図４（ａ）に示
した電圧波形を用いた。Next, this unformed electron source is installed in the vacuum device 55 of the measurement evaluation system of FIG.
Then, the inside of the vacuum device 55 was evacuated. Then, after the inside of the vacuum device 55 reaches a sufficient degree of vacuum, a voltage is applied between the device electrodes 4 and 5 of each surface conduction electron-emitting device through the X-direction wiring 102 and the Y-direction wiring 103 to perform the forming process. Then, the electron emitting portion 2 (see FIGS. 1 and 2) was formed. The voltage waveform shown in FIG. 4A was used for the forming process.
【０１２７】本実施例ではＴ１を１ｍ秒、Ｔ２を１０ｍ
秒とし、三角波の波高値（フォ−ミング時のピ−ク電
圧）は５Ｖとし、フォ−ミング処理は約１×１０-6Ｔｏ
ｒｒの真空雰囲気下で６０秒間行った。In this embodiment, T1 is 1 ms and T2 is 10 m.
The peak value of the triangular wave (peak voltage during forming) is 5 V, and the forming process is about 1 × 10 −6 To.
It was performed for 60 seconds under a vacuum atmosphere of rr.
【０１２８】以上のようにして完成した電子源の電子放
出特性の測定を、上記測定評価系を用いて行った。尚、
測定条件は、アノ−ド電極５４と電子源基板１との距離
Ｈを５ｍｍ、アノ−ド電極５４の電位を１ｋＶ、電子放
出特性測定時の真空装置５５内の真空度を約１×１０
-6.5Ｔｏｒｒとした。そして、複数のＹ方向配線１０３
を全てアース電位に、複数のＸ方向配線１０２の内の１
本を＋１４Ｖとした。The electron emission characteristics of the electron source completed as described above were measured using the above measurement evaluation system. still,
The measurement conditions are such that the distance H between the anode electrode 54 and the electron source substrate 1 is 5 mm, the potential of the anode electrode 54 is 1 kV, and the vacuum degree in the vacuum device 55 at the time of measuring the electron emission characteristics is about 1 × 10.
-6.5 Torr. Then, the plurality of Y-direction wirings 103
All to the ground potential, and one of the plural X-direction wirings 102
The book was set to + 14V.
【０１２９】その結果、各表面伝導型電子放出素子の放
出電流Ｉｅは１．０μＡで、この時素子中を流れる素子
電流Ｉｆは２．０ｍＡであり、導電性薄膜３のパターニ
ングを従来方法によって行った以外は全く同様にして作
製した素子と同程度の特性を示した。As a result, the emission current Ie of each surface conduction electron-emitting device was 1.0 μA, and the device current If flowing in the device at this time was 2.0 mA, so that the conductive thin film 3 was patterned by the conventional method. Except for the above, the device showed characteristics similar to those of the device manufactured in the same manner.
【０１３０】［実施例２］本実施例では、実施例１と同
様の図７及び図１３に示したような電子源を作製した別
の例を説明する。[Embodiment 2] In this embodiment, another example in which an electron source similar to that of Embodiment 1 as shown in FIGS. 7 and 13 is manufactured will be described.
【０１３１】本実施例の特徴は、導電性薄膜のパターニ
ングを、ネガ型フォトレジストを用いたエッチング法に
より行った点にあり、その製造工程を図１５を用いて説
明する。尚、図１５において、図１３及び図１４と同一
符号で示したものは同等部材を示している。The feature of this embodiment is that the conductive thin film is patterned by an etching method using a negative photoresist, and its manufacturing process will be described with reference to FIG. Note that, in FIG. 15, the same reference numerals as those in FIGS. 13 and 14 denote the same members.
【０１３２】（１）実施例１と同様の材料及びプロセス
により、Ｙ方向配線１０３、層間絶縁膜４０１、素子電
極４，５、Ｘ方向配線１０２をそれぞれ形成した（図１
５（ａ））。(1) The Y-direction wiring 103, the interlayer insulating film 401, the device electrodes 4 and 5, and the X-direction wiring 102 are formed by using the same material and process as in Example 1 (FIG. 1).
5 (a)).
【０１３３】（２）基板１の上面全面に有機パラジウム
（奥野製薬（株）製、ｃｃｐ−４２３０）含有溶液を塗
布した後、３００℃で１０分間の加熱処理をして、酸化
パラジウム（ＰｄＯ）微粒子（平均粒径：約５ｎｍ）か
らなる微粒子膜を形成し、導電性薄膜３とした。次に、
ネガ型フォトレジスト４０７を塗布した後、基板１の裏
面より紫外線４０４を照射した（図１５（ｂ））。ここ
で、導電性薄膜３が紫外線を吸収しないことが必要条件
であるが、導電性薄膜は薄い微粒子膜であり、実質的に
不連続膜であることから実際にはほとんど問題とはなら
ない。(2) After applying a solution containing organic palladium (manufactured by Okuno Chemical Industries Co., Ltd., ccp-4230) on the entire upper surface of the substrate 1, heat treatment was performed at 300 ° C. for 10 minutes to obtain palladium oxide (PdO). A fine particle film made of fine particles (average particle diameter: about 5 nm) was formed to be a conductive thin film 3. next,
After applying the negative photoresist 407, the back surface of the substrate 1 was irradiated with ultraviolet rays 404 (FIG. 15B). Here, it is a necessary condition that the conductive thin film 3 does not absorb ultraviolet rays. However, since the conductive thin film is a thin fine particle film and is a substantially discontinuous film, there is practically no problem.
【０１３４】（３）フォトレジスト４０７を現像して、
所望の導電性薄膜のパターンと同形状のレジストパター
ンを形成した（図１５（ｃ））。本実施例ではネガ型レ
ジストを使用したので、光のあたらなかった部分が現像
により除去される。(3) Develop the photoresist 407,
A resist pattern having the same shape as the desired conductive thin film pattern was formed (FIG. 15C). Since the negative resist is used in this embodiment, the portion not exposed to light is removed by development.
【０１３５】（４）最後に、Ａｒ（アルゴン）プラズマ
によるドライエッチング法により導電性薄膜をパターニ
ング後、フォトレジスト４０７を除去し、所望のパター
ンを有する導電性薄膜３を得た（図１４（ｄ））。(4) Finally, after patterning the conductive thin film by the dry etching method using Ar (argon) plasma, the photoresist 407 is removed to obtain the conductive thin film 3 having a desired pattern (FIG. 14 (d). )).
【０１３６】以上のようにして作製した未フォーミング
電子源を、実施例１と同様にしてフォーミング処理した
後、電子放出特性の測定を行ったところ、実施例１と同
様の素子特性が得られた。The unformed electron source manufactured as described above was subjected to the forming treatment in the same manner as in Example 1 and the electron emission characteristics were measured. As a result, the same element characteristics as in Example 1 were obtained. .
【０１３７】［実施例３］本実施例では、実施例１，２
と同様の図７及び図１３に示したような電子源を作製し
た別の例を説明する。[Embodiment 3] In this embodiment, Embodiments 1 and 2 are used.
Another example in which the same electron source as shown in FIGS. 7 and 13 is manufactured will be described.
【０１３８】本実施例の特徴は、導電性薄膜のパターニ
ングを、導電性薄膜の構成材料となる金属を有する有機
金属化合物を含むネガ型フォトレジストを用いて行った
点にあり、その製造工程を図１６を用いて説明する。
尚、図１６において、図１３及び図１４と同一符号で示
したものは同等部材を示している。The feature of this embodiment is that the conductive thin film is patterned using a negative photoresist containing an organometallic compound having a metal which is a constituent material of the conductive thin film. This will be described with reference to FIG.
Note that, in FIG. 16, the same reference numerals as those in FIGS. 13 and 14 denote the same members.
【０１３９】（１）実施例１と同様の材料及びプロセス
により、Ｙ方向配線１０３、層間絶縁膜４０１、素子電
極４，５、Ｘ方向配線１０２をそれぞれ形成した（図１
６（ａ））。(1) The Y-direction wiring 103, the interlayer insulating film 401, the device electrodes 4 and 5, and the X-direction wiring 102 are formed by using the same materials and processes as in Example 1 (FIG. 1).
6 (a)).
【０１４０】（２）基板１の上面全面に有機パラジウム
（奥野製薬（株）製、ｃｃｐ−４２３０）を溶解したネ
ガ型フォトレジスト４０８を塗布した後、基板１の裏面
より紫外線４０４を照射した（図１６（ｂ））。(2) After applying a negative photoresist 408 in which organic palladium (manufactured by Okuno Chemical Industries Co., Ltd., ccp-4230) is dissolved on the entire upper surface of the substrate 1, ultraviolet rays 404 are irradiated from the rear surface of the substrate 1 ( FIG. 16B).
【０１４１】（３）フォトレジスト４０８を現像して、
所望の導電性薄膜のパターンと同形状のレジストパター
ンを形成した（図１６（ｃ））。(3) Develop the photoresist 408,
A resist pattern having the same shape as the desired conductive thin film pattern was formed (FIG. 16C).
【０１４２】（４）最後に、５００℃で１時間焼成する
ことによりフォトレジスト４０８を焼失させ、酸化パラ
ジウム（ＰｄＯ）微粒子（平均粒径：約５ｎｍ）からな
る微粒子膜を得、所望のパターンを有する導電性薄膜３
を得た（図１６（ｄ））。(4) Finally, the photoresist 408 is burned off by baking at 500 ° C. for 1 hour to obtain a fine particle film made of fine particles of palladium oxide (PdO) (average particle diameter: about 5 nm), and a desired pattern is formed. Conductive thin film 3
Was obtained (FIG. 16 (d)).
【０１４３】以上のようにして作製した未フォーミング
電子源を、実施例１と同様にしてフォーミング処理した
後、電子放出特性の測定を行ったところ、実施例１と同
様の素子特性が得られた。The unformed electron source manufactured as described above was subjected to the forming treatment in the same manner as in Example 1 and then the electron emission characteristics were measured. As a result, the same element characteristics as in Example 1 were obtained. .
【０１４４】［実施例４］本実施例では、実施例１と同
様にして作製した図７に示したような電子源を用いて、
図８に示したような画像形成装置を作製した例を説明す
る。[Embodiment 4] In this embodiment, an electron source as shown in FIG.
An example of manufacturing the image forming apparatus as shown in FIG. 8 will be described.
【０１４５】まず、未フォ−ミングの電子源の基板１を
リアプレ−ト１１１に固定した後、基板１の５ｍｍ上方
に、フェ−スプレ−ト１１６（ガラス基板１１３の内面
に画像形成部材であるところの蛍光膜１１４とメタルバ
ック１１５が形成されて構成される。）を支持枠１１２
を介し配置し、フェ−スプレ−ト１１６、支持枠１１
２、リアプレ−ト１１１の接合部にフリットガラスを塗
布し、大気中で４００℃乃至５００℃で１０分以上焼成
することで封着した（図８参照）。また、リアプレ−ト
１１１への基板１の固定もフリットガラスで行った。First, after fixing the substrate 1 of the unformed electron source to the rear plate 111, the face plate 116 (image forming member on the inner surface of the glass substrate 113 is located 5 mm above the substrate 1). The fluorescent film 114 and the metal back 115 are formed.) The support frame 112
Through the face plate 116, the support frame 11
2. Frit glass was applied to the joint portion of the rear plate 111, and the frit glass was baked in the air at 400 ° C. to 500 ° C. for 10 minutes or more for sealing (see FIG. 8). Further, the frit glass was also used to fix the substrate 1 to the rear plate 111.
【０１４６】画像形成部材であるところの蛍光膜１１４
は、モノクロ−ムの場合は蛍光体のみから成るが、本実
施例では蛍光体はストライプ形状（図９（ａ）参照）を
採用し、先に黒色導電材１２１でブラックストライプを
形成し、その間隙部にスラリー法により各色蛍光体１２
２を塗布して蛍光膜１１４を作製した。黒色導電材１２
１としては、通常よく用いられている黒鉛を主成分とす
る材料を用いた。Fluorescent film 114 which is an image forming member
In the case of monochrome, it is composed of only the phosphor, but in this embodiment, the phosphor has a stripe shape (see FIG. 9A), and a black stripe is first formed with the black conductive material 121. Each color phosphor 12 is formed in the gap by the slurry method.
2 was applied to produce a fluorescent film 114. Black conductive material 12
As 1, a commonly used material containing graphite as a main component was used.
【０１４７】また、蛍光膜１１４の内面側にはメタルバ
ック１１５を設けた。メタルバック１１５は、蛍光膜１
１４の作製後、蛍光膜１１４の内面側表面の平滑化処理
（通常、フィルミングと呼ばれる）を行い、その後、Ａ
ｌを真空蒸着することで作製した。A metal back 115 is provided on the inner surface side of the fluorescent film 114. The metal back 115 is the fluorescent film 1.
After producing 14, the inner surface of the fluorescent film 114 is smoothed (usually called filming), and then A
1 was vacuum-deposited.
【０１４８】フェ−スプレ−ト１１６には、更に蛍光膜
１１４の導電性を高めるため、蛍光膜１１４の外面側に
透明電極が設けられる場合もあるが、本実施例では、メ
タルバック１１５のみで十分な導電性が得られたので省
略した。The face plate 116 may be provided with a transparent electrode on the outer surface side of the fluorescent film 114 in order to further enhance the conductivity of the fluorescent film 114, but in this embodiment, only the metal back 115 is used. It was omitted because sufficient conductivity was obtained.
【０１４９】前述の封着を行う際、カラーの場合は各色
蛍光体１２２と電子放出素子１０４とを対応させなくて
はいけないため、十分な位置合わせを行った。When performing the above-mentioned sealing, in the case of a color, since the phosphors 122 of the respective colors and the electron-emitting devices 104 have to correspond to each other, a sufficient alignment is performed.
【０１５０】以上のようにして完成した外囲器１１８内
の雰囲気を排気管（不図示）を通じ真空ポンプにて排気
し、十分な真空度に達した後、外部端子Ｄｘ１〜Ｄｘｍ
及びＤｙ１〜Ｄｙｎを通じ、各表面伝導型電子放出素子
１０４の素子電極４，５間に電圧を印加し、実施例１と
同様にしてフォ−ミング処理を行い、電子放出部２を作
製した。The atmosphere inside the envelope 118 completed as described above is exhausted by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, the external terminals Dx1 to Dxm.
And Dy1 to Dyn, a voltage was applied between the device electrodes 4 and 5 of each surface conduction electron-emitting device 104, and a forming process was performed in the same manner as in Example 1 to fabricate the electron-emitting portion 2.
【０１５１】この後、一層安定な動作を得るために、不
図示の排気管を通じ外囲器１１８内を１０-7Ｔｏｒｒ程
度の真空度とし、該排気管をガスバ−ナで熱することで
溶着し、外囲器１１８の封止を行った。最後に、封止後
の真空度を維持するために、高周波加熱法でゲッタ−処
理を行った。ゲッターはＢａを主成分とした。After that, in order to obtain a more stable operation, the inside of the envelope 118 is evacuated to a vacuum degree of about 10 -7 Torr through an exhaust pipe (not shown), and the exhaust pipe is heated by a gas burner to perform welding. Then, the envelope 118 was sealed. Finally, in order to maintain the degree of vacuum after sealing, a getter process was performed by a high frequency heating method. The getter was mainly composed of Ba.
【０１５２】以上のようにして単純マトリクス配置の電
子源を用いて構成した表示パネル２０１（図８参照）に
おいて、外部端子Ｄｘ１ないしＤｘｍ，Ｄｙ１ないしＤ
ｙｎを通じ、走査信号及び変調信号を不図示の信号発生
手段により、各表面伝導型電子放出素子１０４にそれぞ
れ印加することにより電子放出させると共に、高圧端子
Ｈｖを通じてメタルバック１１５に数ｋＶ以上の高圧を
印加して、電子ビ−ムを加速し、蛍光膜１１４に衝突さ
せ、励起・発光させることで画像を表示することができ
た。In the display panel 201 (see FIG. 8) constructed by using the electron sources in the simple matrix arrangement as described above, the external terminals Dx1 to Dxm and Dy1 to Dy are provided.
Through yn, a scanning signal and a modulation signal are applied to each surface conduction electron-emitting device 104 by a signal generating means (not shown) to emit electrons, and a high voltage of several kV or more is applied to the metal back 115 through the high voltage terminal Hv. It was possible to display an image by accelerating the electron beam to cause it to collide with the fluorescent film 114 to excite and emit light.
【０１５３】［実施例５］図１７は、実施例４の表示パ
ネル（ディスプレイパネル）２０１（図８参照）を、例
えばテレビジョン放送をはじめとする種々の画像情報源
より提供される画像情報を表示できるように構成した本
発明の画像表示装置の一例を示す図である。[Fifth Embodiment] FIG. 17 shows a display panel (display panel) 201 (see FIG. 8) of the fourth embodiment, which displays image information provided from various image information sources such as television broadcasting. It is a figure which shows an example of the image display apparatus of this invention comprised so that it could display.
【０１５４】図中２０１はディスプレイパネル、１００
１はディスプレイパネルの駆動回路、１００２はディス
プレイコントローラ、１００３はマルチプレクサ、１０
０４はデコーダ、１００５は入出力インターフェース回
路、１００６はＣＰＵ、１００７は画像生成回路、１０
０８，１００９及び１０１０は画像メモリインターフェ
ース回路、１０１１は画像入力インターフェース回路、
１０１２及び１０１３はＴＶ信号受信回路、１０１４は
入力部である。In the figure, 201 is a display panel, 100
1 is a display panel drive circuit, 1002 is a display controller, 1003 is a multiplexer, 10
Reference numeral 04 is a decoder, 1005 is an input / output interface circuit, 1006 is a CPU, 1007 is an image generation circuit, 10
08, 1009 and 1010 are image memory interface circuits, 1011 are image input interface circuits,
Reference numerals 1012 and 1013 are TV signal receiving circuits and 1014 is an input unit.
【０１５５】尚、本表示装置は、例えばテレビジョン信
号のように映像情報と音声情報の両方を含む信号を受信
する場合には、当然映像の表示と同時に音声を再生する
ものであるが、本発明の特徴と直接関係しない音声情報
の受信、分離、再生、処理、記憶などに関する回路やス
ピーカーなどについては説明を省略する。When the display device receives a signal including both video information and audio information, such as a television signal, it naturally reproduces audio at the same time as displaying video. Descriptions of circuits, speakers, etc. relating to reception, separation, reproduction, processing, and storage of audio information that are not directly related to the features of the invention will be omitted.
【０１５６】以下、画像信号の流れに沿って各部を説明
してゆく。Each section will be described below along the flow of the image signal.
【０１５７】先ず、ＴＶ信号受信回路１０１３は、例え
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるＴＶ画像信号を受信するための回路である。First, the TV signal receiving circuit 1013 is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or spatial optical communication.
【０１５８】受信するＴＶ信号の方式は特に限られるも
のではなく、例えば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥ
ＣＡＭ方式などの諸方式でも良い。また、これらよりさ
らに多数の走査線よりなるＴＶ信号、例えばＭＵＳＥ方
式をはじめとするいわゆる高品位ＴＶは、大面積化や大
画素数化に適した前記ディスプレイパネル２０１の利点
を生かすのに好適な信号源である。The TV signal system to be received is not particularly limited, and examples thereof include NTSC system, PAL system and SE.
Various methods such as a CAM method may be used. Further, a TV signal including a larger number of scanning lines than these, for example, a so-called high-definition TV such as the MUSE system is suitable for taking advantage of the display panel 201 suitable for a large area and a large number of pixels. It is a signal source.
【０１５９】ＴＶ信号受信回路１０１３で受信されたＴ
Ｖ信号は、デコーダ１００４に出力される。T received by the TV signal receiving circuit 1013
The V signal is output to the decoder 1004.
【０１６０】画像ＴＶ信号受信回路１０１２は、例えば
同軸ケーブルや光ファイバーなどのような有線伝送系を
用いて伝送されるＴＶ画像信号を受信するための回路で
ある。前記ＴＶ信号受信回路１０１３と同様に、受信す
るＴＶ信号の方式は特に限られるものではなく、また本
回路で受信されたＴＶ信号もデコーダ１００４に出力さ
れる。The image TV signal receiving circuit 1012 is a circuit for receiving a TV image signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. Similar to the TV signal receiving circuit 1013, the system of the TV signal to be received is not particularly limited, and the TV signal received by this circuit is also output to the decoder 1004.
【０１６１】画像入力インターフェース回路１０１１
は、例えばＴＶカメラや画像読取スキャナーなどの画像
入力装置から供給される画像信号を取り込むための回路
で、取り込まれた画像信号はデコーダ１００４に出力さ
れる。Image input interface circuit 1011
Is a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner, and the captured image signal is output to the decoder 1004.
【０１６２】画像メモリインターフェース回路１０１０
は、ビデオテープレコーダー（以下ＶＴＲと略す）に記
憶されている画像信号を取り込むための回路で、取り込
まれた画像信号はデコーダ１００４に出力される。Image memory interface circuit 1010
Is a circuit for capturing an image signal stored in a video tape recorder (hereinafter abbreviated as VTR), and the captured image signal is output to the decoder 1004.
【０１６３】画像メモリインターフェース回路１００９
は、ビデオディスクに記憶されている画像信号を取り込
むための回路で、取り込まれた画像信号はデコーダ１０
０４に出力される。Image memory interface circuit 1009
Is a circuit for capturing the image signal stored in the video disc.
It is output to 04.
【０１６４】画像メモリ−インターフェース回路１００
８は、いわゆる静止画ディスクのように、静止画像デー
タを記憶している装置から画像信号を取り込むための回
路で、取り込まれた静止画像データはデコーダ１００４
に出力される。Image memory-interface circuit 100
Reference numeral 8 denotes a circuit for capturing an image signal from a device that stores still image data, such as a so-called still image disc. The captured still image data is decoded by a decoder 1004.
Is output to
【０１６５】入出力インターフェース回路１００５は、
本表示装置と、外部のコンピュータ、コンピュータネッ
トワークもしくはプリンタなどの出力装置とを接続する
ための回路である。画像データや文字・図形情報の入出
力を行なうのはもちろんのこと、場合によっては本表示
装置の備えるＣＰＵ１００６と外部との間で制御信号や
数値データの入出力などを行なうことも可能である。The input / output interface circuit 1005 is
It is a circuit for connecting the display device to an external computer, a computer network, or an output device such as a printer. It is of course possible to input / output image data and character / graphic information, and in some cases, input / output control signals and numerical data between the CPU 1006 of the display device and the outside.
【０１６６】画像生成回路１００７は、前記入出力イン
ターフェース回路１００５を介して外部から入力される
画像データや文字・図形情報や、或いはＣＰＵ１００６
より出力される画像データや文字・図形情報に基づき表
示用画像データを生成するための回路である。本回路の
内部には、例えば画像データや文字・図形情報を蓄積す
るための書き換え可能メモリや、文字コードに対応する
画像パターンが記憶されている読み出し専用メモリや、
画像処理を行なうためのプロセッサなどをはじめとして
画像の生成に必要な回路が組み込まれている。The image generation circuit 1007 receives image data, character / graphic information, or CPU 1006 input from the outside via the input / output interface circuit 1005.
It is a circuit for generating display image data based on image data and character / graphic information output from the output. Inside this circuit, for example, a rewritable memory for accumulating image data and character / graphic information, a read-only memory that stores image patterns corresponding to character codes,
The circuits necessary for image generation, such as a processor for image processing, are incorporated.
【０１６７】本回路により生成された表示用画像データ
は、デコーダ１００４に出力されるが、場合によっては
前記入出力インターフェース回路１００５を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。The display image data generated by this circuit is output to the decoder 1004, but in some cases, it can be output to an external computer network or printer via the input / output interface circuit 1005.
【０１６８】ＣＰＵ１００６は、主として本表示装置の
動作制御や、表示画像の生成、選択、編集に関わる作業
を行なう。The CPU 1006 mainly performs operations related to operation control of the display device and generation, selection and editing of a display image.
【０１６９】例えば、マルチプレクサ１００３に制御信
号を出力し、ディスプレイパネル２０１に表示する画像
信号を適宜選択したり組み合わせたりする。また、その
際には表示する画像信号に応じてディスプレイパネルコ
ントローラ１００２に対して制御信号を発生し、画面表
示周波数や走査方法（例えばインターレースかノンイン
ターレースか）や一画面の走査線の数など表示装置の動
作を適宜制御する。また、前記画像生成回路１００７に
対して画像データや文字・図形情報を直接出力したり、
或いは前記入出力インターフェース回路１００５を介し
て外部のコンピュータやメモリをアクセスして画像デー
タや文字・図形情報を入力する。For example, a control signal is output to the multiplexer 1003 to appropriately select or combine image signals to be displayed on the display panel 201. At that time, a control signal is generated to the display panel controller 1002 according to the image signal to be displayed, and the screen display frequency, the scanning method (for example, interlaced or non-interlaced), the number of scanning lines in one screen, etc. are displayed. The operation of the device is controlled appropriately. In addition, image data and character / graphic information are directly output to the image generation circuit 1007,
Alternatively, the external computer or memory is accessed through the input / output interface circuit 1005 to input image data or character / graphic information.
【０１７０】尚、ＣＰＵ１００６は、むろんこれ以外の
目的の作業にも関わるものであっても良い。例えば、パ
ーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。或いは前述したように、入出力インターフェース回
路１００５を介して外部のコンピューターネットワーク
と接続し、例えば数値計算などの作業を外部機器と協同
して行なっても良い。The CPU 1006 may, of course, be involved in work for other purposes. For example, it may be directly related to a function of generating and processing information, such as a personal computer or a word processor. Alternatively, as described above, the computer may be connected to an external computer network via the input / output interface circuit 1005, and work such as numerical calculation may be performed in cooperation with an external device.
【０１７１】入力部１０１４は、前記ＣＰＵ１００６に
使用者が命令やプログラム、或いはデータなどを入力す
るためのものであり、例えばキーボードやマウスの他、
ジョイスティック、バーコードリーダー、音声認識装置
など多様な入力機器を用いることが可能である。The input unit 1014 is used by the user to input commands, programs, data, etc. to the CPU 1006. For example, in addition to a keyboard and a mouse,
It is possible to use various input devices such as a joystick, a bar code reader, and a voice recognition device.
【０１７２】デコーダ１００４は、前記１００７ないし
１０１３より入力される種々の画像信号を３原色信号、
または輝度信号とＩ信号、Ｑ信号に逆変換するための回
路である。尚、同図中に点線で示すように、デコーダ１
００４は内部に画像メモリを備えるのが望ましい。これ
は、例えばＭＵＳＥ方式をはじめとして、逆変換するに
際して画像メモリを必要とするようなテレビ信号を扱う
ためである。The decoder 1004 converts various image signals input from the above 1007 to 1013 into three primary color signals,
Alternatively, it is a circuit for inverse conversion into a luminance signal, an I signal, and a Q signal. In addition, as shown by a dotted line in FIG.
It is desirable that 004 has an image memory inside. This is to handle a television signal that requires an image memory for reverse conversion, such as the MUSE method.
【０１７３】画像メモリを備えることにより、静止画の
表示が容易になる。或いは前記画像生成回路１００７及
びＣＰＵ１００６と協同して画像の間引き、補間、拡
大、縮小、合成をはじめとする画像処理や編集が容易に
なるという利点が得られる。The provision of the image memory makes it easy to display a still image. Alternatively, the image processing circuit 1007 and the CPU 1006 cooperate with each other to obtain an advantage of facilitating image processing and editing such as image thinning, interpolation, enlargement, reduction, and composition.
【０１７４】マルチプレクサ１００３は前記ＣＰＵ１０
０６より入力される制御信号に基づき表示画像を適宜選
択するものである。即ち、マルチプレクサ１００３はデ
コーダ１００４から入力される逆変換された画像信号の
うちから所望の画像信号を選択して駆動回路１００１に
出力する。その場合には、一画面表示時間内で画像信号
を切り換えて選択することにより、いわゆる多画面テレ
ビのように、一画面を複数の領域に分けて領域によって
異なる画像を表示することも可能である。The multiplexer 1003 is the CPU 10
The display image is appropriately selected on the basis of the control signal input from 06. That is, the multiplexer 1003 selects a desired image signal from the inversely converted image signals input from the decoder 1004 and outputs it to the drive circuit 1001. In that case, by switching and selecting image signals within one screen display time, it is possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen television. .
【０１７５】ディスプレイパネルコントローラ１００２
は、前記ＣＰＵ１００６より入力される制御信号に基づ
き駆動回路１００１の動作を制御するための回路であ
る。Display panel controller 1002
Is a circuit for controlling the operation of the drive circuit 1001 based on a control signal input from the CPU 1006.
【０１７６】ディスプレイパネル２０１の基本的な動作
に関わるものとして、例えばディスプレイパネル２０１
の駆動用電源（不図示）の動作シーケンスを制御するた
めの信号を駆動回路１００１に対して出力する。ディス
プレイパネル２０１の駆動方法に関わるものとして、例
えば画面表示周波数や走査方法（例えばインターレース
かノンインターレースか）を制御するための信号を駆動
回路１００１に対して出力する。また、場合によって
は、表示画像の輝度、コントラスト、色調、シャープネ
スといった画質の調整に関わる制御信号を駆動回路１０
０１に対して出力する場合もある。As the elements related to the basic operation of the display panel 201, for example, the display panel 201
A signal for controlling the operation sequence of the driving power source (not shown) is output to the driving circuit 1001. As a signal relating to the driving method of the display panel 201, for example, a signal for controlling a screen display frequency and a scanning method (for example, interlace or non-interlace) is output to the drive circuit 1001. In some cases, the drive circuit 10 outputs control signals relating to image quality adjustment such as brightness, contrast, color tone, and sharpness of a display image.
It may be output to 01.
【０１７７】駆動回路１００１は、ディスプレイパネル
２０１に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ１００３から入力される画像信
号と、前記ディスプレイパネルコントローラ１００２よ
り入力される制御信号に基づいて動作するものである。The drive circuit 1001 is a circuit for generating a drive signal to be applied to the display panel 201, based on the image signal input from the multiplexer 1003 and the control signal input from the display panel controller 1002. It works.
【０１７８】以上、各部の機能を説明したが、図１７に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル２
０１に表示することが可能である。即ち、テレビジョン
放送をはじめとする各種の画像信号はデコーダ１００４
において逆変換された後、マルチプレクサ１００３にお
いて適宜選択され、駆動回路１００１に入力される。一
方、ディスプレイコントローラ１００２は、表示する画
像信号に応じて駆動回路１００１の動作を制御するため
の制御信号を発生する。駆動回路１００１は、上記画像
信号と制御信号に基づいてディスプレイパネル２０１に
駆動信号を印加する。これにより、ディスプレイパネル
２０１において画像が表示される。これらの一連の動作
は、ＣＰＵ１００６により統括的に制御される。The function of each unit has been described above. With the configuration illustrated in FIG. 17, the display panel 2 displays image information input from various image information sources in this display device.
01 can be displayed. That is, various image signals such as television broadcasts are transmitted to the decoder 1004.
After being inversely converted in, the signal is appropriately selected in the multiplexer 1003 and input to the driving circuit 1001. On the other hand, the display controller 1002 generates a control signal for controlling the operation of the drive circuit 1001 according to the image signal to be displayed. The drive circuit 1001 applies a drive signal to the display panel 201 based on the image signal and the control signal. As a result, the image is displayed on the display panel 201. These series of operations are centrally controlled by the CPU 1006.
【０１７９】本画像形成装置においては、前記デコーダ
１００４に内蔵する画像メモリや、画像生成回路１００
７及びＣＰＵ１００６が関与することにより、単に複数
の画像情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補間、色変換、画像の
縦横比変換などをはじめとする画像処理や、合成、消
去、接続、入れ替え、はめ込みなどをはじめとする画像
編集を行なうことも可能である。また、本実施例の説明
では、特に触れなかったが、上記画像処理や画像編集と
同様に、音声情報に関しても処理や編集を行なうための
専用回路を設けても良い。In this image forming apparatus, the image memory built in the decoder 1004 and the image generating circuit 100 are included.
7 and the CPU 1006 are involved not only to display one selected from a plurality of image information but also to enlarge, reduce, rotate, move, edge emphasize, thin out, and interpolate the displayed image information. It is also possible to perform image processing such as color conversion and aspect ratio conversion of images, and image editing such as combining, erasing, connecting, replacing, and fitting. Although not particularly mentioned in the description of the present embodiment, a dedicated circuit for performing processing and editing on audio information may be provided as in the above-mentioned image processing and image editing.
【０１８０】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピューターの端末機
器、ワードプロセッサをはじめとする事務用端末機器、
ゲーム機などの機能を一台で兼ね備えることが可能で、
産業用或いは民生用として極めて応用範囲が広い。Therefore, the present image forming apparatus is a display device for television broadcasting, a terminal device for a video conference, an image editing device for handling still images and moving images, a computer terminal device, an office terminal device such as a word processor,
It is possible to combine the functions of a game console etc. with one unit,
It has an extremely wide range of applications for industrial or consumer use.
【０１８１】尚、図１７は、表面伝導型電子放出素子を
電子ビーム源とする表示パネルを用いた画像形成装置と
する場合の構成の一例を示したに過ぎず、本発明の画像
形成装置がこれのみに限定されるものでないことは言う
までもない。It should be noted that FIG. 17 shows only an example of the configuration in the case of an image forming apparatus using a display panel having a surface conduction electron-emitting device as an electron beam source. It goes without saying that the present invention is not limited to this.
【０１８２】例えば図１７の構成要素の内、使用目的上
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加しても良い。例えば、本画像形成装置をテレビ電
話機として応用する場合には、テレビカメラ、音声マイ
ク、照明機、モデムを含む送受信回路などを構成要素に
追加するのが好適である。For example, among the constituent elements shown in FIG. 17, circuits relating to functions unnecessary for the purpose of use may be omitted.
On the contrary, the constituent elements may be added depending on the purpose of use. For example, when the image forming apparatus is applied as a videophone, it is preferable to add a television camera, a voice microphone, an illuminator, a transmission / reception circuit including a modem, and the like to the constituent elements.
【０１８３】本画像形成装置においては、とりわけ本発
明によるディスプレイパネル２０１の薄型化が容易なた
め、表示装置の奥行きを小さくすることができる。それ
に加えて、大画面化が容易で輝度が高く視野角特性にも
優れるため、臨場感あふれ迫力に富んだ画像を視認性良
く表示することが可能である。In the present image forming apparatus, since the display panel 201 according to the present invention can be easily thinned, the depth of the display apparatus can be reduced. In addition, since it is easy to make a large screen, has high brightness, and has excellent viewing angle characteristics, it is possible to display a highly realistic image with high power and good visibility.
【０１８４】[0184]
【発明の効果】以上説明したように、本発明によれば、
表面伝導型電子放出素子の電子放出用の膜となる導電性
薄膜のパターニングに際して、素子電極（電子源にあっ
ては素子電極及び配線）を露光マスクとした裏面露光を
行うことにより、従来必要不可欠であったフォトマスク
やアライメント露光装置等が不要となり、製造工程及び
製造装置の簡略化が可能となった。また、これによるス
ループット及び歩留りの向上などによりコストダウンが
成される。As described above, according to the present invention,
When patterning a conductive thin film that becomes a film for electron emission of a surface conduction electron-emitting device, back surface exposure is performed by using a device electrode (device electrode and wiring in the case of an electron source) as an exposure mask, which is conventionally necessary. The photomask, the alignment exposure device, and the like, which had been described above, are no longer required, and the manufacturing process and the manufacturing device can be simplified. Further, the cost is reduced by improving the throughput and the yield.
【図１】本発明の表面伝導型電子放出素子の一例を示す
上面図及び断面図である。FIG. 1 is a top view and a sectional view showing an example of a surface conduction electron-emitting device of the present invention.
【図２】本発明の表面伝導型電子放出素子の別の例を示
す上面図及び断面図である。FIG. 2 is a top view and a cross-sectional view showing another example of the surface conduction electron-emitting device of the present invention.
【図３】本発明の表面伝導型電子放出素子の製造方法の
一例を説明するための断面図である。FIG. 3 is a cross-sectional view for explaining an example of the method of manufacturing the surface conduction electron-emitting device of the present invention.
【図４】フォーミング処理に用いる電圧波形の一例であ
る。FIG. 4 is an example of a voltage waveform used in forming processing.
【図５】表面伝導型電子放出素子の電子放出特性を測定
するための測定評価系の概略図である。FIG. 5 is a schematic diagram of a measurement evaluation system for measuring electron emission characteristics of a surface conduction electron-emitting device.
【図６】本発明の表面伝導型電子放出素子の、放出電流
Ｉｅ及び素子電流Ｉｆと、素子電圧Ｖｆの関係の典型的
な例を示す図である。FIG. 6 is a diagram showing a typical example of the relationship between the emission current Ie and the device current If and the device voltage Vf of the surface conduction electron-emitting device of the present invention.
【図７】単純マトリクス配置の電子源の概略図である。FIG. 7 is a schematic diagram of an electron source with a simple matrix arrangement.
【図８】単純マトリクス配置の電子源を備えた表示パネ
ルの概略構成を示す部分切り欠き斜視図である。FIG. 8 is a partially cutaway perspective view showing a schematic configuration of a display panel provided with an electron source having a simple matrix arrangement.
【図９】表示パネルに用いる蛍光膜の構成例を示す図で
ある。FIG. 9 is a diagram showing a configuration example of a fluorescent film used in a display panel.
【図１０】ＮＴＳＣ方式のテレビ信号に応じて画像表示
を行う画像形成装置の駆動回路の一例を示すブロック図
である。FIG. 10 is a block diagram showing an example of a drive circuit of an image forming apparatus that displays an image in accordance with an NTSC television signal.
【図１１】梯型配置の電子源の概略図である。FIG. 11 is a schematic view of a ladder-type electron source.
【図１２】梯型配置の電子源を備えた表示パネルの概略
構成を示す部分切り欠き斜視図である。FIG. 12 is a partial cutaway perspective view showing a schematic configuration of a display panel provided with a trapezoidal arrangement of electron sources.
【図１３】実施例１〜３にて示す本発明の電子源の部分
平面及び部分断面を示す図である。FIG. 13 is a diagram showing a partial plane view and a partial cross section of the electron source of the present invention shown in Examples 1 to 3;
【図１４】実施例１にて示す本発明の電子源の製造工程
を説明するための断面図である。FIG. 14 is a cross-sectional view for explaining the manufacturing process for the electron source of the present invention shown in Example 1.
【図１５】実施例２にて示す本発明の電子源の製造工程
を説明するための断面図である。FIG. 15 is a cross-sectional view for explaining a manufacturing process of the electron source of the present invention shown in Example 2.
【図１６】実施例３にて示す本発明の電子源の製造工程
を説明するための断面図である。FIG. 16 is a cross-sectional view for explaining the manufacturing process for the electron source of the present invention shown in Example 3.
【図１７】実施例５にて示す画像形成装置のブロック図
である。FIG. 17 is a block diagram of the image forming apparatus according to the fifth embodiment.
【図１８】従来例の表面伝導型電子放出素子の上面図及
び断面図である。FIG. 18 is a top view and a cross-sectional view of a conventional surface conduction electron-emitting device.
【図１９】従来例の表面伝導型電子放出素子の製造方法
を説明するための断面図である。FIG. 19 is a cross-sectional view for explaining the method of manufacturing the surface conduction electron-emitting device of the conventional example.
１ 基板 ２ 電子放出部 ３ 導電性薄膜 ４，５ 素子電極 ２１ ポジ型フォトレジスト ２２ 光 ５０ 導電性薄膜３を流れる素子電流Ｉｆを測定するた
めの電流計 ５１ 表面伝導型電子放出素子に素子電圧Ｖｆを印加す
るための電源 ５２ 電子放出部２より放出される放出電流Ｉｅを測定
するための電流計 ５３ アノード電極５４に電圧を印加するための高圧電
源 ５４ 電子放出部２より放出される電子を捕捉するため
のアノ−ド電極 ５５ 真空装置 ５６ 排気ポンプ １０２ Ｘ方向配線 １０３ Ｙ方向配線 １０４ 表面伝導型電子放出素子 １０５ 結線 １１１ リアプレ−ト １１２ 支持枠 １１３ ガラス基板 １１４ 蛍光膜 １１５ メタルバック １１６ フェ−スプレ−ト Ｈｖ 高圧端子 １１８ 外囲器 １２１ 黒色導電材 １２２ 蛍光体 ２０１ 表示パネル ２０２ 走査回路 ２０３ 制御回路 ２０４ シフトレジスタ ２０５ ラインメモリ ２０６ 同期信号分離回路 ２０７ 変調信号発生器 Ｖａ 直流電圧源 Ｖｘ 直流電圧源 ３０１ 表示パネル ３０２ グリッド電極 ３０３ 電子が通過するための開口 ３０４ 表面伝導型電子放出素子１０４を配線する共通
配線 ４０１ 層間絶縁膜 ４０２ 素子電極ギャップ ４０３ ポジ型フォトレジスト ４０４ 光（紫外線） ４０５ 露光現像工程によりフォトレジストが除去され
た部分 ４０６ Ｙ方向配線に形成した窓 ４０７ ネガ型フォトレジスト ４０８ 有機金属化合物を含むネガ型フォトレジスト １００１ ディスプレイパネル２０１の駆動回路 １００２ ディスプレイコントローラ １００３ マルチプレクサ １００４ デコーダ １００５ 入出力インターフェース回路 １００６ ＣＰＵ １００７ 画像生成回路 １００８，１００９，１０１０ 画像メモリインターフ
ェース回路 １０１１ 画像入力インターフェース回路 １０１２，１０１３ ＴＶ信号受信回路 １０１４ 入力部DESCRIPTION OF SYMBOLS 1 Substrate 2 Electron emission part 3 Conductive thin film 4,5 Element electrode 21 Positive photoresist 22 Light 50 Ammeter for measuring the element current If flowing through the electroconductive thin film 51 Element voltage Vf for surface conduction electron-emitting element A power source 52 for applying a voltage, an ammeter 53 for measuring an emission current Ie emitted from the electron emitting portion 2, a high voltage power source for applying a voltage to the anode electrode 54, 54 an electron emitted from the electron emitting portion 2 is captured. Anode electrode 55 vacuum device 56 exhaust pump 102 X-direction wiring 103 Y-direction wiring 104 surface conduction electron-emitting device 105 connection 111 rear plate 112 support frame 113 glass substrate 114 fluorescent film 115 metal back 116 face spray -T Hv high-voltage terminal 118 envelope 121 black conductive material 122 phosphor 201 display panel 202 Scan circuit 203 Control circuit 204 Shift register 205 Line memory 206 Synchronous signal separation circuit 207 Modulation signal generator Va DC voltage source Vx DC voltage source 301 Display panel 302 Grid electrode 303 Electron passage opening 304 Surface conduction electron emission Common wiring for wiring the element 104 401 Interlayer insulating film 402 Element electrode gap 403 Positive photoresist 404 Light (ultraviolet) 405 Part where photoresist is removed by exposure and development process 406 Window formed in Y direction wiring 407 Negative photoresist 408 Negative photoresist containing organometallic compound 1001 Driving circuit of display panel 201 1002 Display controller 1003 Multiplexer 1004 Decoder 1005 Input / output interface times 1006 CPU 1007 image generating circuit 1008,1009,1010 image memory interface circuit 1011 image input interface circuit 1012 and 1013 TV signal receiving circuit 1014 input
Claims (18)
絡する導電性薄膜に電子放出部が設けられた表面伝導型
電子放出素子の製造方法において、 上記導電性薄膜のパターニング工程が、上記素子電極が
形成されている基板面にフォトレジストを形成する工程
と、該素子電極が露光マスクとなるように該素子電極が
形成されている基板面とは反対側の面より露光する工程
を含むことを特徴とする電子放出素子の製造方法。1. A method of manufacturing a surface conduction electron-emitting device, wherein an electron-emitting portion is provided on a conductive thin film that connects a pair of device electrodes formed on a substrate, wherein the patterning step of the conductive thin film comprises: A step of forming a photoresist on the surface of the substrate on which the element electrode is formed, and a step of exposing from a surface opposite to the surface of the substrate on which the element electrode is formed so that the element electrode serves as an exposure mask A method for manufacturing an electron-emitting device, comprising:
フォトレジストの形成工程、前記露光工程、現像工程、
導電性薄膜の成膜工程を順次行った後、該フォトレジス
トを除去することを特徴とする請求項１に記載の電子放
出素子の製造方法。2. The photoresist is a positive type, and the photoresist forming step, the exposing step, the developing step,
The method of manufacturing an electron-emitting device according to claim 1, wherein the photoresist is removed after sequentially performing the steps of forming the conductive thin film.
電性薄膜の成膜工程、該フォトレジストの形成工程、前
記露光工程、現像工程を順次行った後、該導電性薄膜の
エッチングを行うことを特徴とする請求項１に記載の電
子放出素子の製造方法。3. The photoresist is a negative type, and the conductive thin film is etched after the conductive thin film forming step, the photoresist forming step, the exposing step, and the developing step are sequentially performed. The method for manufacturing an electron-emitting device according to claim 1, wherein.
の構成材料となる金属を有する有機金属化合物を含むネ
ガ型フォトレジストであり、該フォトレジストの形成工
程、前記露光工程、現像工程を順次行った後、該フォト
レジストを分解除去することにより、前記導電性薄膜を
得ることを特徴とする請求項１に記載の電子放出素子の
製造方法。4. The photoresist is a negative photoresist containing an organometallic compound having a metal that is a constituent material of the conductive thin film, and the photoresist forming step, the exposing step, and the developing step are sequentially performed. The method for manufacturing an electron-emitting device according to claim 1, wherein the conductive thin film is obtained by decomposing and removing the photoresist after that.
の構成材料となる金属を有する有機金属化合物を含むネ
ガ型フォトレジストであり、該フォトレジストの形成工
程、前記露光工程、現像工程を順次行った後、該フォト
レジストを焼成することにより、前記導電性薄膜を得る
ことを特徴とする請求項１に記載の電子放出素子の製造
方法。5. The photoresist is a negative photoresist containing an organometallic compound having a metal that is a constituent material of the conductive thin film, and the photoresist forming step, the exposing step, and the developing step are sequentially performed. The method of manufacturing an electron-emitting device according to claim 1, wherein the conductive thin film is obtained by subsequently baking the photoresist.
ことを特徴とする請求項１〜５のいずれかに記載の電子
放出素子の製造方法。6. The method for manufacturing an electron-emitting device according to claim 1, wherein the light used in the exposing step is divergent light.
法により得られた電子放出素子。7. An electron-emitting device obtained by the manufacturing method according to claim 1.
に電子放出部が設けられた表面伝導型電子放出素子を、
基板上に複数備えた電子源の製造方法において、 上記複数の電子放出素子の導電性薄膜のパターニング工
程が、上記素子電極が形成されている基板面にフォトレ
ジストを形成する工程と、該素子電極、及び電子放出素
子を駆動するための配線が露光マスクとなるように該素
子電極が形成されている基板面とは反対側の面より露光
する工程を含むことを特徴とする電子源の製造方法。8. A surface conduction electron-emitting device having an electron-emitting portion on a conductive thin film for connecting a pair of device electrodes,
In the method of manufacturing an electron source provided on a substrate, the step of patterning the conductive thin films of the electron-emitting devices includes the step of forming a photoresist on the surface of the substrate on which the element electrodes are formed, and the element electrodes. And a step of exposing from a surface opposite to the substrate surface on which the device electrode is formed so that the wiring for driving the electron-emitting device serves as an exposure mask. .
フォトレジストの形成工程、前記露光工程、現像工程、
導電性薄膜の成膜工程を順次行った後、該フォトレジス
トを除去することを特徴とする請求項８に記載の電子源
の製造方法。9. The photoresist is a positive type, and the photoresist forming step, the exposing step, the developing step,
9. The method for manufacturing an electron source according to claim 8, wherein the photoresist is removed after sequentially performing the steps of forming the conductive thin film.
導電性薄膜の成膜工程、該フォトレジストの形成工程、
前記露光工程、現像工程を順次行った後、該導電性薄膜
のエッチングを行うことを特徴とする請求項８に記載の
電子源の製造方法。10. The photoresist is a negative type,
A step of forming a conductive thin film, a step of forming the photoresist,
The method of manufacturing an electron source according to claim 8, wherein the conductive thin film is etched after the exposure step and the developing step are sequentially performed.
膜の構成材料となる金属を有する有機金属化合物を含む
ネガ型フォトレジストであり、該フォトレジストの形成
工程、前記露光工程、現像工程を順次行った後、該フォ
トレジストを分解除去することにより、前記導電性薄膜
を得ることを特徴とする請求項８に記載の電子源の製造
方法。11. The photoresist is a negative photoresist containing an organometallic compound having a metal which is a constituent material of the conductive thin film, and the photoresist forming step, the exposing step, and the developing step are sequentially performed. 9. The method of manufacturing an electron source according to claim 8, wherein the conductive thin film is obtained by decomposing and removing the photoresist after that.
膜の構成材料となる金属を有する有機金属化合物を含む
ネガ型フォトレジストであり、該フォトレジストの形成
工程、前記露光工程、現像工程を順次行った後、該フォ
トレジストを焼成することにより、前記導電性薄膜を得
ることを特徴とする請求項８に記載の電子源の製造方
法。12. The photoresist is a negative photoresist containing an organometallic compound having a metal that is a constituent material of the conductive thin film, and the photoresist forming step, the exposing step, and the developing step are sequentially performed. 9. The method of manufacturing an electron source according to claim 8, wherein the conductive thin film is obtained by baking the photoresist after baking.
ることを特徴とする請求項８〜１２のいずれかに記載の
電子源の製造方法。13. The method of manufacturing an electron source according to claim 8, wherein the light used in the exposure step is divergent light.
配列した素子列を少なくとも１列以上有し、各電子放出
素子を駆動するための配線がマトリクス配置されている
ことを特徴とする請求項８〜１３のいずれかに記載の電
子源の製造方法。14. The electron source has at least one device row in which a plurality of electron-emitting devices are arranged, and wirings for driving each electron-emitting device are arranged in a matrix. Item 14. A method for manufacturing an electron source according to any one of items 8 to 13.
配列した素子列を少なくとも１列以上有し、各電子放出
素子を駆動するための配線が梯状配置されていることを
特徴とする請求項８〜１３のいずれかに記載の電子源の
製造方法。15. The electron source has at least one device row in which a plurality of electron-emitting devices are arranged, and wirings for driving each electron-emitting device are arranged in a ladder. The method for manufacturing an electron source according to claim 8.
造方法により得られた電子源。16. An electron source obtained by the manufacturing method according to claim 8.
造方法で電子源を製造し、得られた電子源を、該電子源
から放出される電子線の照射により画像を形成する画像
形成部材と組み合わせることを特徴とする画像形成装置
の製造方法。17. An image forming method in which an electron source is manufactured by the manufacturing method according to claim 8 and an image is formed by irradiating the obtained electron source with an electron beam emitted from the electron source. A method of manufacturing an image forming apparatus, characterized in that the method is combined with a member.
られた画像形成装置。18. An image forming apparatus obtained by the manufacturing method according to claim 17.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32929694A JPH08162013A (en) | 1994-12-05 | 1994-12-05 | Electron emission element, electron source, image forming device using it and manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32929694A JPH08162013A (en) | 1994-12-05 | 1994-12-05 | Electron emission element, electron source, image forming device using it and manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08162013A true JPH08162013A (en) | 1996-06-21 |
Family
ID=18219881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32929694A Withdrawn JPH08162013A (en) | 1994-12-05 | 1994-12-05 | Electron emission element, electron source, image forming device using it and manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08162013A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005222952A (en) * | 2004-02-05 | 2005-08-18 | Samsung Sdi Co Ltd | Method of manufacturing field emitter |
| KR100658667B1 (en) * | 2001-02-16 | 2006-12-15 | 삼성에스디아이 주식회사 | Method of making triode type field emission display device with carbon emission layer |
-
1994
- 1994-12-05 JP JP32929694A patent/JPH08162013A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100658667B1 (en) * | 2001-02-16 | 2006-12-15 | 삼성에스디아이 주식회사 | Method of making triode type field emission display device with carbon emission layer |
| JP2005222952A (en) * | 2004-02-05 | 2005-08-18 | Samsung Sdi Co Ltd | Method of manufacturing field emitter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3072825B2 (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus | |
| JPH08153460A (en) | Electron source and image forming device using it | |
| JP2909702B2 (en) | Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof | |
| JPH08162002A (en) | Surface conductive electron emission element, electron source, image forming device using it and manufacture | |
| JP3185082B2 (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus using the same | |
| JPH08162013A (en) | Electron emission element, electron source, image forming device using it and manufacture | |
| JP2932240B2 (en) | Electron source, image forming apparatus using the same, and methods of manufacturing the same | |
| JP2961499B2 (en) | Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same | |
| JP2872591B2 (en) | Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same | |
| JP2866307B2 (en) | Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same | |
| JP2961500B2 (en) | Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus | |
| JP2976175B2 (en) | Electron emitting element, electron source, manufacturing method thereof, and image forming apparatus using the electron source | |
| JP2961494B2 (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus using the same | |
| JPH08180796A (en) | Surface conduction electron emitting element, electron source, image forming apparatus, and manufacture thereof | |
| JP2946178B2 (en) | Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus | |
| JP2946177B2 (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus using the same | |
| JPH0831306A (en) | Electron emitting element, electron source, image forming deice using the source, and their manufacture | |
| JPH08102250A (en) | Electron emission element, electron source, and image forming apparatus using them, and manufacture thereof | |
| JPH08162011A (en) | Electron emission element, electron source, image forming device using it and manufacture | |
| JPH08329829A (en) | Surface conduction type electron emitting element, electron source using the same, image forming device, and their method of manufacture | |
| JPH0864119A (en) | Electron source, image forming device using this electron source and manufacture thereof | |
| JPH08162004A (en) | Electron emission element, electron source and image forming device using it | |
| JPH0831313A (en) | Electron emitting element, electron source, image forming device using the source, and their manufacture | |
| JPH08273517A (en) | Electron emitting element, electron source and image forming device | |
| JPH08250049A (en) | Electron emitting element, electron source using this electron emitting element, image forming device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020205 |