JPH0815716A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH0815716A JPH0815716A JP15090794A JP15090794A JPH0815716A JP H0815716 A JPH0815716 A JP H0815716A JP 15090794 A JP15090794 A JP 15090794A JP 15090794 A JP15090794 A JP 15090794A JP H0815716 A JPH0815716 A JP H0815716A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- circuit board
- display device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、液晶表示素子と、その
駆動用の回路基板を含んでなる液晶表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device including a liquid crystal display element and a circuit board for driving the same.
【０００２】[0002]
【従来の技術】液晶表示装置は、一般に、表示用透明画
素電極と配向膜等をそれぞれ積層した面が対向するよう
に所定の間隙を隔てて２枚の透明ガラス基板を重ね合わ
せ、該両基板間の縁部に枠状に設けたシール材により、
両基板を貼り合わせると共に、シール材の一部に設けた
液晶封入口から両基板間のシール材の内側に液晶を封
入、封止し、さらに両基板の外側に偏光板を設けて成る
液晶表示素子（すなわち、液晶表示パネルあるいは液晶
表示部）と、液晶表示素子の下に配置され、液晶表示素
子に光を供給するバックライトと、液晶表示素子の外周
部の外側に配置された駆動用の回路基板と、これらの各
部材を保持するモールド成形品である枠状体と、これら
の各部材を収納し、液晶表示窓があけられた金属製フレ
ーム等を含んで構成されている。2. Description of the Related Art Generally, a liquid crystal display device is formed by stacking two transparent glass substrates with a predetermined gap so that the surfaces on which the transparent pixel electrodes for display and the alignment film are laminated face each other. With the frame-shaped sealing material at the edge between,
A liquid crystal display in which both substrates are bonded together, liquid crystal is sealed inside the sealing material between both substrates through a liquid crystal sealing port provided in a part of the sealing material, and a polarizing plate is provided outside both substrates. An element (that is, a liquid crystal display panel or a liquid crystal display unit), a backlight arranged below the liquid crystal display element for supplying light to the liquid crystal display element, and a driving unit arranged outside the outer peripheral portion of the liquid crystal display element. It includes a circuit board, a frame-shaped body that is a molded product that holds each of these members, and a metal frame that houses each of these members and has a liquid crystal display window opened.
【０００３】なお、液晶表示素子と回路基板とは、液晶
駆動用の集積回路チップ（ドライバ）を搭載したテープ
キャリアパッケージ（ＴＣＰ）により電気的に接続され
ている。The liquid crystal display element and the circuit board are electrically connected by a tape carrier package (TCP) having an integrated circuit chip (driver) for driving the liquid crystal mounted thereon.
【０００４】アクティブ・マトリクス方式の液晶表示装
置は、マトリクス状に配列された複数の画素電極のそれ
ぞれに対応して非線形素子（スイッチング素子）を設け
たものである。各画素における液晶は理論的には常時駆
動（デューティ比 1.0）されているので、時分割駆動方
式を採用している、いわゆる単純マトリクス方式と比べ
てアクティブ・マトリクス方式はコントラストが良く、
特にカラー液晶表示装置では欠かせない技術となりつつ
ある。スイッチング素子として代表的なものとしては薄
膜トランジスタ（ＴＦＴ）がある。The active matrix type liquid crystal display device is provided with a non-linear element (switching element) corresponding to each of a plurality of pixel electrodes arranged in a matrix. Since the liquid crystal in each pixel is theoretically always driven (duty ratio 1.0), the contrast of the active matrix method is better than that of the so-called simple matrix method, which employs the time division driving method.
In particular, it is becoming an indispensable technology for color liquid crystal display devices. A typical example of the switching element is a thin film transistor (TFT).
【０００５】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置は、例えば特開昭
６３−３０９９２１号公報や、「冗長構成を採用した1
2.5型アクティブ・マトリクス方式カラー液晶ディスプ
レイ」、日経エレクトロニクス、頁193〜210、1986年12
月15日、日経マグロウヒル社発行、で知られている。An active matrix type liquid crystal display device using thin film transistors is disclosed in, for example, Japanese Unexamined Patent Publication No. 63-309921, "1.
2.5-inch active matrix color LCD ", Nikkei Electronics, pages 193-210, 1986 12
Known on the 15th of March, published by Nikkei McGraw-Hill, Inc.
【０００６】従来のアクティブ・マトリクス方式の液晶
表示装置は、薄膜トランジスタや走査信号線および映像
信号線が形成され、液晶を封止した液晶表示素子の周囲
に、前記走査信号線および映像信号線を駆動する集積回
路チップが必要とする液晶表示データや液晶表示タイミ
ング信号を生成し、各集積回路チップへ伝達する周辺回
路配線が形成された回路基板が配置されている。液晶表
示素子と回路基板とは、集積回路チップをテープキャリ
アに搭載したテープキャリアパッケージにより電気的に
接続されている。すなわち、回路基板の駆動用配線の出
力端子と、テープキャリアパッケージの入力端子とが半
田付けにより接続され、テープキャリアパッケージの出
力端子と液晶表示素子の走査信号線あるいは映像信号線
の入力端子とが異方性導電膜を介して電気的に接続され
る。なお、テープキャリアパッケージは、液晶表示素子
と回路基板との間、主として回路基板上に載置される。In a conventional active matrix type liquid crystal display device, thin film transistors, scanning signal lines and video signal lines are formed, and the scanning signal lines and video signal lines are driven around a liquid crystal display element in which liquid crystal is sealed. A circuit board is provided on which peripheral circuit wirings for generating liquid crystal display data and liquid crystal display timing signals required by the integrated circuit chip and transmitting them to each integrated circuit chip are formed. The liquid crystal display element and the circuit board are electrically connected by a tape carrier package in which an integrated circuit chip is mounted on a tape carrier. That is, the output terminal of the drive wiring of the circuit board and the input terminal of the tape carrier package are connected by soldering, and the output terminal of the tape carrier package and the input terminal of the scanning signal line or the video signal line of the liquid crystal display element are connected. It is electrically connected through the anisotropic conductive film. The tape carrier package is placed mainly on the circuit board between the liquid crystal display element and the circuit board.
【０００７】図９は、従来の液晶表示素子とプリント回
路基板とテープキャリアパッケージとの接続を示す断面
図である。FIG. 9 is a sectional view showing a connection between a conventional liquid crystal display element, a printed circuit board and a tape carrier package.
【０００８】ＰＮＬは液晶表示素子（すなわち、液晶表
示パネルあるいは液晶表示部）、ＰＣＢはガラスエポキ
シ樹脂から成り、配線が印刷により形成されたプリント
回路基板、ＴＣＰは集積回路チップを実装したテープキ
ャリアパッケージ、ＳＬＤはプリント回路基板ＰＣＢの
信号配線の出力端子（図示省略）とテープキャリアパッ
ケージＴＣＰの入力端子とを接続する半田接続部、ＡＣ
ＦはテープキャリアパッケージＴＣＰの出力端子と液晶
表示素子ＰＮＬの入力端子とを接続する異方性導電膜で
ある。The PNL is a liquid crystal display element (that is, a liquid crystal display panel or a liquid crystal display unit), the PCB is a printed circuit board on which wiring is formed by printing, and the TCP is a tape carrier package on which an integrated circuit chip is mounted. , SLD is a solder connection portion for connecting an output terminal (not shown) of the signal wiring of the printed circuit board PCB and an input terminal of the tape carrier package TCP, AC
F is an anisotropic conductive film that connects the output terminal of the tape carrier package TCP and the input terminal of the liquid crystal display element PNL.
【０００９】[0009]
【発明が解決しようとする課題】液晶表示装置の表示色
数が増えて表示データのデータ線数（映像信号線数）が
増加すると、従来の液晶表示装置では、周辺回路配線を
プリント基板に印刷により形成しているため、配線ピッ
チの微細化が制約され、多層基板を使用してもプリント
基板の外形寸法、特に幅が大きくなり、液晶表示装置の
最外形寸法も大きくなる問題があった。When the number of display colors of the liquid crystal display device increases and the number of data lines of display data (the number of video signal lines) increases, in the conventional liquid crystal display device, the peripheral circuit wiring is printed on the printed circuit board. Since it is formed by the method, there is a problem that the miniaturization of the wiring pitch is restricted, and even when a multilayer substrate is used, the outer dimension of the printed board becomes large, especially the width, and the outermost dimension of the liquid crystal display device becomes large.
【００１０】現在、表示部として液晶表示装置を実装す
るノートブックサイズのパソコンやワープロの市場が急
激に拡大しており、表示画面の周囲のいわゆる額縁部の
幅をできるだけ縮小したいという要求が強くなってい
る。額縁部の幅は、主として液晶表示素子の外周部に配
置される回路基板の幅で決まるので、額縁部の幅を小さ
くするためには回路基板の幅を小さくしなければならな
い。しかし、最近の傾向である液晶表示装置の表示色数
の増加、多階調表示、高精細化、大画面化に伴って、回
路基板を介してテープキャリアパッケージに供給される
電気信号線、電源線等の配線の数は増加する一方であ
り、額縁部の幅はますます増大する傾向にある。回路基
板の幅をできるだけ小さくして、接続本数を増やすに
は、回路基板の配線およびピッチを微細化して接続密度
を増加しなければならない。半導体技術の進歩によりテ
ープキャリアパッケージの幅は縮小されているが、駆動
回路基板の幅は縮小されていない。At present, the market of notebook-sized personal computers and word processors in which a liquid crystal display device is mounted as a display unit is rapidly expanding, and there is a strong demand for reducing the width of a so-called frame portion around the display screen as much as possible. ing. Since the width of the frame portion is mainly determined by the width of the circuit board arranged on the outer peripheral portion of the liquid crystal display element, the width of the circuit board must be reduced in order to reduce the width of the frame portion. However, with the recent trend of increasing the number of display colors of liquid crystal display devices, multi-gradation display, high definition, and large screen, electric signal lines and power supplies supplied to the tape carrier package through the circuit board. The number of wirings such as lines is increasing, and the width of the frame portion is increasing. In order to reduce the width of the circuit board as much as possible and increase the number of connections, the wiring and pitch of the circuit board must be miniaturized to increase the connection density. Although the width of the tape carrier package has been reduced due to the progress of semiconductor technology, the width of the driving circuit board has not been reduced.
【００１１】本発明の目的は、表示色数が増えて表示デ
ータのデータ線数が増加しても、回路基板の外形寸法を
縮小することができ、その結果、小型化を実現すること
ができる液晶表示装置を提供することにある。It is an object of the present invention to reduce the external dimensions of the circuit board even if the number of display colors increases and the number of display data lines increases, and as a result, downsizing can be realized. An object is to provide a liquid crystal display device.
【００１２】[0012]
【課題を解決するための手段】前記目的を達成するため
に、本発明は、それぞれ透明画素電極と配向膜とを設け
た面が対向するように２枚のガラスまたはプラスチック
から成る絶縁基板を所定の間隙を隔てて重ね合わせ、前
記両基板間の縁周囲に枠状に設けたシール材により前記
両基板を貼り合わせると共に、前記シール材の内側の前
記両基板間に液晶を封止して成る液晶表示素子と、前記
液晶表示素子の駆動用の半導体集積回路チップと、前記
液晶表示素子の駆動用の回路基板とを含んでなる液晶表
示装置において、前記回路基板がガラスまたはプラスチ
ックから成り、前記回路基板の配線（端子を含む）がホ
トエッチング技術（ホトリソグラフィー技術およびエッ
チング技術）によりパターニングされていることを特徴
とする。In order to achieve the above object, the present invention defines two insulating substrates made of glass or plastic so that the surfaces on which the transparent pixel electrodes and the alignment film are provided face each other. Are overlapped with each other with a gap therebetween, the both substrates are bonded together by a seal material provided in a frame shape around the edge between the both substrates, and liquid crystal is sealed between the both substrates inside the seal material. In a liquid crystal display device including a liquid crystal display element, a semiconductor integrated circuit chip for driving the liquid crystal display element, and a circuit board for driving the liquid crystal display element, the circuit board is made of glass or plastic, It is characterized in that the wiring (including terminals) of the circuit board is patterned by a photoetching technique (photolithography technique and etching technique).
【００１３】また、前記液晶表示素子と前記回路基板と
が、前記半導体集積回路チップを実装したテープキャリ
アパッケージにより電気的に接続されていることを特徴
とする。Further, the liquid crystal display element and the circuit board are electrically connected by a tape carrier package on which the semiconductor integrated circuit chip is mounted.
【００１４】あるいは、前記両基板の一方の前記絶縁基
板の面上に前記半導体集積回路チップが実装され、か
つ、前記一方の前記絶縁基板と前記回路基板とがフレキ
シブルプリンティドサーキットまたはボンディングワイ
ヤにより電気的に接続されていることを特徴とする。Alternatively, the semiconductor integrated circuit chip is mounted on the surface of the insulating substrate of one of the both substrates, and the one of the insulating substrate and the circuit substrate is formed by a flexible printed circuit or a bonding wire. It is characterized by being electrically connected.
【００１５】また、前記液晶表示素子を構成する一方の
絶縁基板と前記回路基板とが同一材料から成ることを特
徴とする。Further, one of the insulating substrates constituting the liquid crystal display element and the circuit substrate are made of the same material.
【００１６】また、前記液晶表示素子を構成する一方の
絶縁基板と前記回路基板とが同一材料の１枚の基板から
成ることを特徴とする。Further, one of the insulating substrates constituting the liquid crystal display element and the circuit substrate are formed of a single substrate made of the same material.
【００１７】また、前記回路基板の配線が絶縁膜を介し
て多層に設けられていることを特徴とする。Further, the wiring of the circuit board is provided in multiple layers via an insulating film.
【００１８】また、前記配線の１つが、グランドに接続
されるか、または直流電源の所定の電圧が印加されるベ
タ層であることを特徴とする。Further, one of the wirings is a solid layer which is connected to the ground or to which a predetermined voltage of a DC power source is applied.
【００１９】また、前記回路基板上に下層配線（１層と
は限らない）として駆動用配線が設けられ、その上に第
１の絶縁膜を介して上層配線として前記ベタ層が設けら
れ、その上に第２の絶縁膜が設けられていることを特徴
とする。A drive wiring is provided as a lower layer wiring (not limited to one layer) on the circuit board, and the solid layer is provided as an upper layer wiring on the circuit board via a first insulating film. A second insulating film is provided thereover.
【００２０】また、前記第１の絶縁膜および前記第２の
絶縁膜に前記回路基板面と垂直方向に一致する開口が設
けられ、前記駆動用配線の接続用出力端子が前記開口で
露出し、かつ、前記ベタ層は前記開口を回避するパター
ンとなっていることを特徴とする。Further, an opening is provided in the first insulating film and the second insulating film in a direction perpendicular to the circuit board surface, and a connection output terminal of the drive wiring is exposed in the opening. In addition, the solid layer has a pattern that avoids the opening.
【００２１】また、複数本の前記接続用出力端子は前記
回路基板面と平行な面内で第１の直線方向にそれぞれ伸
張し、前記接続用出力端子と接続される前記テープキャ
リアパッケージまたは前記フレキシブルプリンティドサ
ーキットの複数本の接続用入力端子は前記回路基板面と
平行な面内で前記第１の直線方向を横切る（例えば前記
第１の直線方向と垂直な）第２の直線方向に伸張し、か
つ、前記接続用出力端子を露出する前記開口は前記第１
の直線方向または第２の直線方向に対して斜めに配置し
てあることを特徴とする。The plurality of connection output terminals each extend in a first linear direction in a plane parallel to the circuit board surface, and are connected to the connection output terminals by the tape carrier package or the flexible. A plurality of connecting input terminals of the printed circuit extend in a second linear direction that traverses the first linear direction (eg, perpendicular to the first linear direction) in a plane parallel to the circuit board surface. And the opening exposing the connection output terminal is the first
Is arranged obliquely with respect to the linear direction or the second linear direction.
【００２２】さらに、前記接続用端子部と前記テープキ
ャリアパッケージまたは前記フレキシブルプリンティド
サーキットとが異方性導電膜を介して電気的に接続され
ていることを特徴とする。Further, the connection terminal portion and the tape carrier package or the flexible printed circuit are electrically connected via an anisotropic conductive film.
【００２３】[0023]
【作用】本発明では、回路基板をガラスまたはプラスチ
ックで構成し、かつ、回路基板の配線をホトエッチング
技術によりパターニングして形成することにより、配線
およびピッチを微細化し、配線密度を向上することがで
きる。In the present invention, the circuit board is made of glass or plastic, and the wiring of the circuit board is patterned and formed by the photoetching technique, whereby the wiring and the pitch can be miniaturized and the wiring density can be improved. it can.
【００２４】また、液晶表示素子を構成する絶縁基板
と、回路基板とをガラス、プラスチックのうち、同一の
材料により形成することにより、両者の線膨張係数を同
じにすることができ、両者間に接続されるテープキャリ
アパッケージ、フレキシブルプリンティドサーキット、
あるいはボンディングワイヤにストレスが生じるのを抑
制することができるので、機械的強度を向上することが
できる。By forming the insulating substrate constituting the liquid crystal display element and the circuit substrate from the same material of glass and plastic, the linear expansion coefficient of both can be made the same, and between them. Connected tape carrier package, flexible printed circuit,
Alternatively, it is possible to suppress the occurrence of stress on the bonding wire, so that the mechanical strength can be improved.
【００２５】[0025]
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。Embodiments of the present invention will be described in detail below with reference to the drawings.
【００２６】実施例１ 図１は、本発明の実施例１を示す液晶表示素子と回路基
板とテープキャリアパッケージとの接続を示す断面図で
ある。Example 1 FIG. 1 is a sectional view showing the connection between a liquid crystal display element, a circuit board and a tape carrier package showing Example 1 of the present invention.
【００２７】ＰＮＬは透明画素電極と配向膜とをそれぞ
れ設けた面が対向するように２枚の透明ガラス基板を所
定の間隙を隔てて重ね合わせ、その間に液晶を封止して
成る液晶表示素子（すなわち、液晶表示パネルあるいは
液晶表示部。後で詳述する）、ＣＢはガラスから成り、
配線が公知のホトエッチング技術によりパターニングさ
れた回路基板、ＴＣＰは集積回路チップを実装したテー
プキャリアパッケージ、ＡＣＦは回路基板ＣＢの信号配
線の出力端子（図示省略）とテープキャリアパッケージ
ＴＣＰの入力端子（すなわち、入力側アウタリード）、
およびテープキャリアパッケージＴＣＰの出力端子（す
なわち、出力側アウタリード）と液晶表示素子ＰＮＬの
入力端子とを接続する異方性導電膜である。The PNL is a liquid crystal display device in which two transparent glass substrates are stacked with a predetermined gap therebetween so that the surfaces provided with the transparent pixel electrodes and the alignment film face each other, and liquid crystal is sealed between them. (That is, a liquid crystal display panel or a liquid crystal display unit, which will be described in detail later), CB is made of glass,
A circuit board whose wiring is patterned by a known photoetching technique, TCP is a tape carrier package on which an integrated circuit chip is mounted, ACF is an output terminal (not shown) of the signal wiring of the circuit board CB, and an input terminal of the tape carrier package TCP (not shown). That is, the input side outer lead),
And an anisotropic conductive film that connects the output terminal of the tape carrier package TCP (that is, the outer lead on the output side) and the input terminal of the liquid crystal display element PNL.
【００２８】本実施例では、回路基板ＣＢをガラスで構
成し、回路基板ＣＢの配線をホトエッチング技術により
パターニングして形成したので、配線およびピッチを微
細化し、配線密度を高くすることができる。すなわち、
従来のプリント基板の場合は、配線の幅は０．１５ｍ
ｍ、配線ピッチは０．３ｍｍ程度であったが、本実施例
の回路基板ＣＢの場合は、配線の幅は０．０１ｍｍ、配
線ピッチは０．０２ｍｍ程度である。したがって、回路
基板ＣＢの外形寸法、特に回路基板ＣＢの幅を縮小する
ことができる。その結果、液晶表示装置の外形寸法、特
に額縁部の寸法を縮小することができ、大画面で小型の
液晶表示装置を提供することができる。In this embodiment, since the circuit board CB is made of glass and the wiring of the circuit board CB is formed by patterning by the photo-etching technique, the wiring and the pitch can be miniaturized and the wiring density can be increased. That is,
In the case of a conventional printed circuit board, the wiring width is 0.15m
m, the wiring pitch was about 0.3 mm, but in the case of the circuit board CB of this embodiment, the width of the wiring is 0.01 mm and the wiring pitch is about 0.02 mm. Therefore, the outer dimensions of the circuit board CB, especially the width of the circuit board CB can be reduced. As a result, the external dimensions of the liquid crystal display device, particularly the dimensions of the frame portion can be reduced, and a small-sized liquid crystal display device with a large screen can be provided.
【００２９】また、液晶表示素子ＰＮＬを構成する透明
ガラス基板（図７のＳＵＢ１、ＳＵＢ２）と、回路基板
ＣＢとを同一のガラス材料により形成したため、両者の
線膨張係数が同じなので、両者間に接続されるテープキ
ャリアパッケージＴＣＰに熱衝撃あるいは熱サイクルに
よるストレスが生じるのを抑制することができる。した
がって、機械的強度を向上することができ、配線の接続
信頼性を向上することができる。Further, since the transparent glass substrates (SUB1 and SUB2 in FIG. 7) and the circuit board CB which compose the liquid crystal display element PNL are made of the same glass material, they have the same linear expansion coefficient. It is possible to prevent the tape carrier package TCP to be connected from being stressed by thermal shock or thermal cycle. Therefore, the mechanical strength can be improved and the connection reliability of the wiring can be improved.
【００３０】実施例２ 図２は、本発明の実施例２を示す液晶表示素子と回路基
板との接続を示す断面図である。Embodiment 2 FIG. 2 is a sectional view showing the connection between a liquid crystal display element and a circuit board showing Embodiment 2 of the present invention.
【００３１】ＣＨＩは液晶表示素子ＰＮＬの駆動用の半
導体集積回路チップ、ＦＰＣは回路基板ＣＢと液晶表示
素子ＰＮＬとを電気的に接続するフレキシブルプリンテ
ィドサーキットである。CHI is a semiconductor integrated circuit chip for driving the liquid crystal display element PNL, and FPC is a flexible printed circuit for electrically connecting the circuit board CB and the liquid crystal display element PNL.
【００３２】本実施例では、集積回路チップＣＨＩの底
面に直接形成した接続端子であるバンプを、液晶表示素
子ＰＮＬの端子部に異方性導電膜ＡＣＦを介して接続
し、液晶表示素子ＰＮＬと回路基板ＣＢとはフキシブル
プリンティドサーキットＦＰＣを用いて異方性導電膜Ａ
ＣＦを介して接続している。本実施例でも、回路基板Ｃ
Ｂはガラスから成り、配線がホトエッチング技術により
パターニングされているので、実施例１と同様の作用、
効果が得られる。In this embodiment, the bumps which are the connection terminals formed directly on the bottom surface of the integrated circuit chip CHI are connected to the terminal portions of the liquid crystal display element PNL via the anisotropic conductive film ACF to form the liquid crystal display element PNL. The circuit board CB is an anisotropic conductive film A using a flexible printed circuit FPC.
It is connected via CF. Also in this embodiment, the circuit board C
B is made of glass, and the wiring is patterned by the photo-etching technique.
The effect is obtained.
【００３３】実施例３ 図３は、本発明の実施例３を示す液晶表示素子と回路基
板との接続を示す断面図である。Example 3 FIG. 3 is a cross-sectional view showing the connection between a liquid crystal display element and a circuit board showing Example 3 of the present invention.
【００３４】本実施例では、図２の実施例２の構造のう
ち、液晶表示素子ＰＮＬと回路基板ＣＢとの接続に公知
のボンディングワイヤＢＷを用いた点が異なる。なお、
ボンディングワイヤＢＷは、ボンディングワイヤＢＷど
うしの接触による信号線の短絡を防止するため、絶縁層
で被覆された被覆ワイヤを用いるか、あるいはボンディ
ングワイヤＢＷの弧の高さや形状を順次変えてボンディ
ングしていく。本実施例でも、実施例１と同様の作用、
効果が得られる。The present example is different from the structure of Example 2 in FIG. 2 in that a known bonding wire BW is used for connecting the liquid crystal display element PNL and the circuit board CB. In addition,
As the bonding wire BW, in order to prevent a short circuit of the signal line due to contact between the bonding wires BW, a covered wire covered with an insulating layer is used, or bonding is performed by sequentially changing the arc height or shape of the bonding wire BW. Go. Also in this embodiment, the same operation as in the first embodiment,
The effect is obtained.
【００３５】実施例４ 図４（ａ）は、本発明の実施例４を示す回路基板の部分
平面図、（ｂ）は（ａ）のＡ−Ａ切断線における断面図
である。Embodiment 4 FIG. 4A is a partial plan view of a circuit board showing Embodiment 4 of the present invention, and FIG. 4B is a sectional view taken along the line AA of FIG.
【００３６】本実施例では、まず、ガラスから成る回路
基板ＣＢの上に第１層配線（下層配線）として、ホトエ
ッチング技術により金属膜から成る信号配線ＳＷをパタ
ーニングし、その上に酸化シリコン膜（ＳｉＯ2膜）や
窒化シリコン膜（Ｓｉ3Ｎ4膜）等の絶縁膜から成るパッ
シベーション膜ＰＡＳ１を形成する。In this embodiment, first, a signal wiring SW made of a metal film is patterned as a first layer wiring (lower layer wiring) on a circuit board CB made of glass by a photoetching technique, and a silicon oxide film is formed thereon. A passivation film PAS1 made of an insulating film such as a (SiO 2 film) or a silicon nitride film (Si 3 N 4 film) is formed.
【００３７】次に、その上に第２層配線（上層配線）と
して、金属膜から成るベタ層ＡＷを形成する。ベタ層Ａ
Ｗは、グラウンドラインを強化し、外部から侵入したり
当該液晶表示装置内部で発生するノイズの影響を除き、
安定した表示品質を得、かつ、ＥＭＩ（エレクトロ マ
グネティック インタフィアレンス）を引き起こす不要
な輻射電波の発生を抑制するために設ける。ベタ層ＡＷ
には、接地電位０Ｖ、またはロジック電源電圧５Ｖ、あ
るいは３．３Ｖなどを、ここでは図示しないスルーホー
ルを介して供給する。なお、信号配線ＳＷおよびベタ層
ＡＷを構成する金属層としては、アルミニウム（Ａ
ｌ）、クロム（Ｃｒ）、高融点金属（Ｍｏ、Ｔｉ、Ｔ
ａ、Ｗ）、あるいは高融点金属シリサイド（ＭｏＳ
ｉ2、ＴｉＳｉ2、ＴａＳｉ2、ＷＳｉ2）膜の少なくとも
１層を用いることが可能である。Next, a solid layer AW made of a metal film is formed thereon as a second layer wiring (upper layer wiring). Solid layer A
W strengthens the ground line and removes the influence of noise that enters from the outside or that is generated inside the liquid crystal display device.
It is provided in order to obtain stable display quality and to suppress the generation of unnecessary radiated radio waves that cause EMI (electro magnetic interference). Solid layer AW
Is supplied with a ground potential of 0 V, a logic power supply voltage of 5 V, 3.3 V, or the like through a through hole (not shown). The metal layer forming the signal wiring SW and the solid layer AW includes aluminum (A
l), chromium (Cr), refractory metal (Mo, Ti, T
a, W) or refractory metal silicide (MoS
It is possible to use at least one layer of i 2 , TiSi 2 , TaSi 2 , WSi 2 ) film.
【００３８】次に、その上に２層目の絶縁膜としてパッ
シベーション膜ＰＡＳ１と同じ材料でパッシベーション
膜ＰＡＳ２を形成する。Next, a passivation film PAS2 is formed thereon as a second-layer insulating film with the same material as the passivation film PAS1.
【００３９】最後に、信号配線ＳＷの所定の位置上のパ
ッシベーション膜ＰＡＳ１、ＰＡＳ２に、図１の実施例
１の場合はテープキャリアパッケージＴＣＰ、図２の実
施例２の場合はフキシブルプリンティドサーキットＦＰ
Ｃ、あるいは図３の実施例３の場合はボンディングワイ
ヤＢＷの配線と該信号配線ＳＷとを接続するために、ス
ルーホールＴＨを形成する。なお、ベタ層ＡＷのパター
ンは、図４（ｂ）に示すようにこのスルーホールＴＨを
回避するパターンとなっている。Finally, on the passivation films PAS1 and PAS2 on the predetermined positions of the signal wiring SW, the tape carrier package TCP in the case of the embodiment 1 of FIG. 1 and the flexible printed film in the case of the embodiment 2 of FIG. Circuit FP
C, or in the case of the third embodiment of FIG. 3, a through hole TH is formed to connect the wiring of the bonding wire BW and the signal wiring SW. The pattern of the solid layer AW is a pattern that avoids the through hole TH, as shown in FIG.
【００４０】本実施例では、回路基板ＣＢの信号配線Ｓ
Ｗは、回路基板ＣＢの長さ方向（矢印Ｂ方向）にそれぞ
れ平行に伸張して形成され、テープキャリアパッケージ
ＴＣＰ等の配線は、信号配線ＳＷと垂直な回路基板ＣＢ
の幅方向（矢印Ｃ方向）にそれぞれ平行に伸張して形成
されている。したがって、信号配線ＳＷと接続するため
の複数個のスルーホールＴＨは、信号配線ＳＷおよびテ
ープキャリアパッケージＴＣＰ等の配線の伸張方向（あ
るいは回路基板ＣＢの長さ方向および幅方向）に対して
斜めに配置されている。なお、信号配線ＳＷは、集積回
路チップへの入力順に従ってレイアウトされている。In this embodiment, the signal wiring S on the circuit board CB is used.
W is formed by extending in parallel to the length direction of the circuit board CB (direction of arrow B), and the wiring of the tape carrier package TCP or the like is formed on the circuit board CB perpendicular to the signal wiring SW.
Are formed in parallel with each other in the width direction (direction of arrow C). Therefore, the plurality of through holes TH for connecting to the signal wiring SW are oblique to the extension direction of the wiring of the signal wiring SW and the tape carrier package TCP (or the length direction and the width direction of the circuit board CB). It is arranged. The signal wiring SW is laid out in the order of input to the integrated circuit chip.
【００４１】なお、上記実施例１〜４では、ガラスから
成る回路基板ＣＢを用いたが、プラスチックから成る回
路基板を用いてもよい。特に、液晶表示素子ＰＮＬを構
成する絶縁基板がプラスチックから成る場合は、回路基
板ＣＢを同じプラスチック材料で形成すると、両者の線
膨張係数が同じになり、両者間に接続されるテープキャ
リアパッケージＴＣＰ等に生じるストレスを抑制するこ
とができ、機械的強度が向上するので有効である。Although the circuit board CB made of glass is used in the first to fourth embodiments, a circuit board made of plastic may be used. In particular, when the insulating substrate forming the liquid crystal display element PNL is made of plastic, if the circuit board CB is made of the same plastic material, the linear expansion coefficient of both becomes the same, and the tape carrier package TCP or the like connected between the both. It is effective because it can suppress the stress that occurs in the first place and improves the mechanical strength.
【００４２】《アクティブ・マトリクス液晶表示装置》
以下、アクティブ・マトリクス方式のカラー液晶表示装
置にこの発明を適用した実施例を説明する。なお、以下
説明する図面で、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。<< Active Matrix Liquid Crystal Display Device >>
An embodiment in which the present invention is applied to an active matrix type color liquid crystal display device will be described below. In the drawings described below, components having the same function are designated by the same reference numeral, and repeated description thereof will be omitted.
【００４３】《液晶表示モジュールの全体構成》図５
は、液晶表示モジュールＭＤＬの各構成部品を示す分解
斜視図である。<< Overall Configuration of Liquid Crystal Display Module >> FIG.
[Fig. 3] is an exploded perspective view showing each component of the liquid crystal display module MDL.
【００４４】ＳＨＤは金属板から成る枠状のシールドケ
ース（メタルフレーム）、ＬＣＷその表示窓、ＰＮＬは
液晶表示素子（液晶表示パネル）、ＳＰＢは光拡散板、
ＭＦＲは中間フレーム、ＢＬはバックライト、ＢＬＳは
バックライト支持体、ＬＣＡは下側ケースであり、図に
示すような上下の配置関係で各部材が積み重ねられてモ
ジュールＭＤＬが組み立てられる。SHD is a frame-shaped shield case (metal frame) made of a metal plate, LCW display window, PNL is a liquid crystal display element (liquid crystal display panel), SPB is a light diffusion plate,
MFR is an intermediate frame, BL is a backlight, BLS is a backlight support, and LCA is a lower case, and the modules MDL are assembled by stacking the members in a vertical arrangement relationship as shown in the figure.
【００４５】モジュールＭＤＬは、シールドケースＳＨ
Ｄに設けられた爪ＣＬとフックＦＫによって全体が固定
されるようになっている。The module MDL is a shield case SH.
The whole is fixed by the claw CL and the hook FK provided on D.
【００４６】中間フレームＭＦＲは表示窓ＬＣＷに対応
する開口が設けられるように枠状に形成され、その枠部
分には拡散板ＳＰＢ、バックライト支持体ＢＬＳ並びに
各種回路部品の形状や厚みに応じた凹凸や、放熱用の開
口が設けられている。The intermediate frame MFR is formed in a frame shape so that an opening corresponding to the display window LCW is provided, and the frame portion has a diffusion plate SPB, a backlight support BLS, and various circuit components in accordance with the shapes and thicknesses thereof. There are irregularities and openings for heat dissipation.
【００４７】下側ケースＬＣＡはバックライト光の反射
体も兼ねており、効率のよい反射ができるよう、蛍光管
ＢＬに対応して反射山ＲＭが形成されている。The lower case LCA also serves as a reflector for backlight light, and a reflection mountain RM is formed corresponding to the fluorescent tube BL so as to reflect light efficiently.
【００４８】この図に示すモジュールＭＤＬの駆動回路
基板ＣＢ１は液晶表示素子ＰＮＬの材質と同一のガラス
から成り、駆動回路基板ＣＢ１の配線がホトエッチング
技術によりパターニングされている。したがって、配線
密度を向上することができるので、駆動配線基板ＣＢ１
の寸法を縮小することができ、モジュールＭＤＬの小型
化に有利で、かつ、熱ストレスに対する信頼性を向上す
ることができる。The drive circuit board CB1 of the module MDL shown in this figure is made of the same glass as the material of the liquid crystal display element PNL, and the wiring of the drive circuit board CB1 is patterned by the photoetching technique. Therefore, since the wiring density can be improved, the drive wiring board CB1
Can be reduced in size, which is advantageous for miniaturization of the module MDL and can improve reliability against heat stress.
【００４９】《マトリクス部の概要》図６はこの発明が
適用されるアクティブ・マトリクス方式カラー液晶表示
装置の一画素とその周辺を示す平面図、図７はマトリク
スの画素部を中央にして（図６の３−３切断線における
断面図）、両側に液晶表示素子角付近と映像信号端子部
付近を示す断面図である。<< Outline of Matrix Section >> FIG. 6 is a plan view showing one pixel and its periphery of an active matrix type color liquid crystal display device to which the present invention is applied, and FIG. 6 is a cross-sectional view taken along the line 3-3 of FIG. 6), and is a cross-sectional view showing the vicinity of the liquid crystal display element angle and the vicinity of the video signal terminal portion on both sides.
【００５０】図６に示すように、各画素は隣接する２本
の走査信号線（ゲート信号線または水平信号線）ＧＬ
と、隣接する２本の映像信号線（ドレイン信号線または
垂直信号線）ＤＬとの交差領域内（４本の信号線で囲ま
れた領域内）に配置されている。各画素は薄膜トランジ
スタＴＦＴ、透明画素電極ＩＴＯ１および保持容量素子
Ｃaddを含む。走査信号線ＧＬは図では左右方向に延在
し、上下方向に複数本配置されている。映像信号線ＤＬ
は上下方向に延在し、左右方向に複数本配置されてい
る。As shown in FIG. 6, each pixel has two adjacent scanning signal lines (gate signal lines or horizontal signal lines) GL.
And an adjacent two video signal lines (drain signal line or vertical signal line) DL are intersected with each other (in a region surrounded by four signal lines). Each pixel includes a thin film transistor TFT, a transparent pixel electrode ITO1 and a storage capacitor element Cadd. The scanning signal lines GL extend in the left-right direction in the figure, and a plurality of scanning signal lines GL are arranged in the vertical direction. Video signal line DL
Extend in the up-down direction and are arranged in the left-right direction.
【００５１】図７に示すように、液晶層ＬＣを基準にし
て下部透明ガラス基板ＳＵＢ１側には薄膜トランジスタ
ＴＦＴおよび透明画素電極ＩＴＯ１が形成され、上部透
明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮
光用ブラックマトリクスパターンＢＭが形成されてい
る。透明ガラス基板ＳＵＢ１、ＳＵＢ２の両面にはディ
ップ処理等によって形成された酸化シリコン膜ＳＩＯが
設けられている。As shown in FIG. 7, a thin film transistor TFT and a transparent pixel electrode ITO1 are formed on the lower transparent glass substrate SUB1 side based on the liquid crystal layer LC, and a color filter FIL and a light-shielding film are formed on the upper transparent glass substrate SUB2 side. A black matrix pattern BM is formed. Silicon oxide films SIO formed by dipping or the like are provided on both surfaces of the transparent glass substrates SUB1 and SUB2.
【００５２】上部透明ガラス基板ＳＵＢ２の内側（液晶
ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦＩ
Ｌ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（ＣＯ
Ｍ）および上部配向膜ＯＲＩ２が順次積層して設けられ
ている。On the inner surface (liquid crystal LC side) of the upper transparent glass substrate SUB2, a light shielding film BM and a color filter FI are provided.
L, protective film PSV2, common transparent pixel electrode ITO2 (CO
M) and the upper alignment film ORI2 are sequentially stacked.
【００５３】《薄膜トランジスタＴＦＴ》次に、図６、
図７に戻り、ＴＦＴ基板ＳＵＢ１側の構成を詳しく説明
する。<< Thin Film Transistor TFT >> Next, referring to FIG.
Returning to FIG. 7, the configuration on the TFT substrate SUB1 side will be described in detail.
【００５４】薄膜トランジスタＴＦＴは、ゲート電極Ｇ
Ｔに正のバイアスを印加すると、ソース−ドレイン間の
チャネル抵抗が小さくなり、バイアスを零にすると、チ
ャネル抵抗は大きくなるように動作する。The thin film transistor TFT has a gate electrode G
When a positive bias is applied to T, the channel resistance between the source and the drain decreases, and when the bias is zero, the channel resistance increases.
【００５５】各画素には複数（２つ）の薄膜トランジス
タＴＦＴ１、ＴＦＴ２が冗長して設けられる。薄膜トラ
ンジスタＴＦＴ１、ＴＦＴ２のそれぞれは、実質的に同
一サイズ（チャネル長、チャネル幅が同じ）で構成さ
れ、ゲート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、
intrinsic、導電型決定不純物がドープされていない）
非晶質シリコン（Ｓｉ）からなるｉ型半導体層ＡＳ、一
対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有す。な
お、ソース、ドレインは本来その間のバイアス極性によ
って決まるもので、この液晶表示装置の回路ではその極
性は動作中反転するので、ソース、ドレインは動作中入
れ替わると理解されたい。しかし、以下の説明では、便
宜上一方をソース、他方をドレインと固定して表現す
る。A plurality of (two) thin film transistors TFT1 and TFT2 are redundantly provided in each pixel. Each of the thin film transistors TFT1 and TFT2 has substantially the same size (channel length and channel width are the same), and has a gate electrode GT, a gate insulating film GI, and an i-type (intrinsic,
intrinsic, conductivity type determination impurities are not doped)
It has an i-type semiconductor layer AS made of amorphous silicon (Si), a pair of source electrodes SD1 and a drain electrode SD2. It should be understood that the source and drain are originally determined by the bias polarity between them, and the polarity is inverted during operation in the circuit of this liquid crystal display device, so it should be understood that the source and drain are switched during operation. However, in the following description, for convenience, one is fixed as the source and the other is fixed as the drain.
【００５６】《ゲート電極ＧＴ》ゲート電極ＧＴは走査
信号線ＧＬから垂直方向に突出する形状で構成されてい
る（Ｔ字形状に分岐されている）。ゲート電極ＧＴは薄
膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれの能動領
域を越えるよう突出している。薄膜トランジスタＴＦＴ
１、ＴＦＴ２のそれぞれのゲート電極ＧＴは、一体に
（共通のゲート電極として）構成されており、走査信号
線ＧＬに連続して形成されている。本例では、ゲート電
極ＧＴは、単層の第２導電膜ｇ２で形成されている。第
２導電膜ｇ２としては例えばスパッタで形成されたアル
ミニウム（Ａｌ）膜が用いられ、その上にはＡｌの陽極
酸化膜ＡＯＦが設けられている。<< Gate Electrode GT >> The gate electrode GT has a shape protruding vertically from the scanning signal line GL (branched into a T shape). The gate electrode GT projects so as to extend beyond the respective active regions of the thin film transistors TFT1 and TFT2. Thin film transistor TFT
The gate electrodes GT of the TFT 1 and the TFT 2 are integrally formed (as a common gate electrode) and are formed continuously with the scanning signal line GL. In this example, the gate electrode GT is formed of the single-layer second conductive film g2. An aluminum (Al) film formed by sputtering, for example, is used as the second conductive film g2, and an Al anodic oxide film AOF is provided thereon.
【００５７】このゲート電極ＧＴはｉ型半導体層ＡＳを
完全に覆うよう（下方からみて）それより大き目に形成
され、ｉ型半導体層ＡＳに外光やバックライト光が当た
らないよう工夫されている。The gate electrode GT is formed larger than it so as to completely cover the i-type semiconductor layer AS (as viewed from below), and is devised so that the i-type semiconductor layer AS is not exposed to outside light or backlight light. .
【００５８】《走査信号線ＧＬ》走査信号線ＧＬは第２
導電膜ｇ２で構成されている。この走査信号線ＧＬの第
２導電膜ｇ２はゲート電極ＧＴの第２導電膜ｇ２と同一
製造工程で形成され、かつ一体に構成されている。ま
た、走査信号線ＧＬ上にもＡｌの陽極酸化膜ＡＯＦが設
けられている。<< Scanning Signal Line GL >> The scanning signal line GL is the second
It is composed of a conductive film g2. The second conductive film g2 of the scanning signal line GL is formed in the same manufacturing process as the second conductive film g2 of the gate electrode GT, and is integrally formed. Also, an Al anodic oxide film AOF is provided on the scanning signal line GL.
【００５９】《絶縁膜ＧＩ》絶縁膜ＧＩは、薄膜トラン
ジスタＴＦＴ１、ＴＦＴ２において、ゲート電極ＧＴと
共に半導体層ＡＳに電界を与えるためのゲート絶縁膜と
して使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走
査信号線ＧＬの上層に形成されている。絶縁膜ＧＩとし
ては例えばプラズマＣＶＤで形成された窒化シリコン膜
が選ばれ、１２００〜２７００Åの厚さに（本実施例で
は、２０００Å程度）形成される。ゲート絶縁膜ＧＩ
は、マトリクス部ＡＲの全体を囲むように形成され、周
辺部は外部接続端子ＤＴＭ、ＧＴＭを露出するよう除去
されている。絶縁膜ＧＩは走査信号線ＧＬと映像信号線
ＤＬの電気的絶縁にも寄与している。<< Insulating Film GI >> The insulating film GI is used as a gate insulating film for applying an electric field to the semiconductor layer AS in the thin film transistors TFT1 and TFT2 together with the gate electrode GT. The insulating film GI is formed on the gate electrode GT and the scanning signal line GL. As the insulating film GI, for example, a silicon nitride film formed by plasma CVD is selected and is formed to a thickness of 1200 to 2700Å (in this embodiment, about 2000Å). Gate insulating film GI
Are formed so as to surround the entire matrix portion AR, and the peripheral portion is removed so as to expose the external connection terminals DTM and GTM. The insulating film GI also contributes to the electrical insulation between the scanning signal line GL and the video signal line DL.
【００６０】《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳ
は、本例では薄膜トランジスタＴＦＴ１、ＴＦＴ２のそ
れぞれに独立した島となるよう形成され、非晶質シリコ
ンで、２００〜２２００Åの厚さに（本実施例では、２
０００Å程度の膜厚）で形成される。層ｄ０はオーミッ
クコンタクト用のリン（Ｐ）をドープしたＮ+型非晶質
シリコン半導体層であり、下側にｉ型半導体層ＡＳが存
在し、上側に導電層ｄ２（ｄ３）が存在するところのみ
に残されている。<< i-type semiconductor layer AS >> i-type semiconductor layer AS
In this example, each of the thin film transistors TFT1 and TFT2 is formed as an independent island, and is made of amorphous silicon and has a thickness of 200 to 2200Å (2 in this example.
The film thickness is about 000Å). The layer d0 is a phosphorus (P) -doped N + -type amorphous silicon semiconductor layer for ohmic contact, where the i-type semiconductor layer AS is present on the lower side and the conductive layer d2 (d3) is present on the upper side. Only left.
【００６１】ｉ型半導体層ＡＳは走査信号線ＧＬと映像
信号線ＤＬとの交差部（クロスオーバ部）の両者間にも
設けられている。この交差部のｉ型半導体層ＡＳは交差
部における走査信号線ＧＬと映像信号線ＤＬとの短絡を
低減する。The i-type semiconductor layer AS is also provided between both the intersections (crossover portions) of the scanning signal lines GL and the video signal lines DL. The i-type semiconductor layer AS at the intersection reduces the short circuit between the scanning signal line GL and the video signal line DL at the intersection.
【００６２】《透明画素電極ＩＴＯ１》透明画素電極Ｉ
ＴＯ１は液晶表示部の画素電極の一方を構成する。<< Transparent Pixel Electrode ITO1 >> Transparent Pixel Electrode I
TO1 constitutes one of the pixel electrodes of the liquid crystal display section.
【００６３】透明画素電極ＩＴＯ１は薄膜トランジスタ
ＴＦＴ１のソース電極ＳＤ１および薄膜トランジスタＴ
ＦＴ２のソース電極ＳＤ１の両方に接続されている。こ
のため、薄膜トランジスタＴＦＴ１、ＴＦＴ２のうちの
１つに欠陥が発生しても、その欠陥が副作用をもたらす
場合はレーザ光等によって適切な箇所を切断し、そうで
ない場合は他方の薄膜トランジスタが正常に動作してい
るので放置すれば良い。透明画素電極ＩＴＯ１は第１導
電膜ｄ１によって構成されており、この第１導電膜ｄ１
はスパッタリングで形成された透明導電膜（Indium-Tin
-Oxide ＩＴＯ：ネサ膜）からなり、１０００〜２００
０Åの厚さに（本実施例では、１４００Å程度の膜厚）
形成される。The transparent pixel electrode ITO1 is the source electrode SD1 of the thin film transistor TFT1 and the thin film transistor T.
It is connected to both source electrodes SD1 of FT2. Therefore, even if a defect occurs in one of the thin film transistors TFT1 and TFT2, if the defect causes a side effect, an appropriate portion is cut by laser light or the like, and if not, the other thin film transistor operates normally. You can leave it alone because it does. The transparent pixel electrode ITO1 is composed of the first conductive film d1.
Is a transparent conductive film (Indium-Tin) formed by sputtering.
-Oxide ITO: Nesa film), 1000-200
With a thickness of 0Å (in this embodiment, a film thickness of about 1400Å)
It is formed.
【００６４】《ソース電極ＳＤ１、ドレイン電極ＳＤ
２》ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれ
は、Ｎ+型半導体層ｄ０に接触する第２導電膜ｄ２とそ
の上に形成された第３導電膜ｄ３とから構成されてい
る。<< Source Electrode SD1, Drain Electrode SD
2 >> Each of the source electrode SD1 and the drain electrode SD2 is composed of a second conductive film d2 in contact with the N + type semiconductor layer d0 and a third conductive film d3 formed thereon.
【００６５】第２導電膜ｄ２はスパッタで形成したクロ
ム（Ｃｒ）膜を用い、５００〜１０００Åの厚さに（本
実施例では、６００Å程度）で形成される。Ｃｒ膜は膜
厚を厚く形成するとストレスが大きくなるので、２００
０Å程度の膜厚を越えない範囲で形成する。Ｃｒ膜はＮ
+型半導体層ｄ０との接着性を良好にし、第３導電膜ｄ
３のＡｌがＮ+型半導体層ｄ０に拡散することを防止す
る（いわゆるバリア層の）目的で使用される。第２導電
膜ｄ２として、Ｃｒ膜の他に高融点金属（Ｍｏ、Ｔｉ、
Ｔａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉ2、Ｔ
ｉＳｉ2、ＴａＳｉ2、ＷＳｉ2）膜を用いてもよい。The second conductive film d2 is a chromium (Cr) film formed by sputtering and is formed to a thickness of 500 to 1000 Å (in this embodiment, about 600 Å). If the Cr film is formed thicker, the stress increases.
It is formed within a range not exceeding the film thickness of 0Å. Cr film is N
Adhesion to the + type semiconductor layer d0 is improved, and the third conductive film d
3 Al is used for the purpose of preventing diffusion of Al into the N + type semiconductor layer d0 (so-called barrier layer). As the second conductive film d2, in addition to the Cr film, refractory metals (Mo, Ti,
Ta, W) film, refractory metal silicide (MoSi 2 , T)
iSi 2, TaSi 2, WSi 2 ) film may be used.
【００６６】第３導電膜ｄ３はＡｌのスパッタリングで
３０００〜５０００Åの厚さに（本実施例では、４００
０Å程度）形成される。Ａｌ膜はＣｒ膜に比べてストレ
スが小さく、厚い膜厚に形成することが可能で、ソース
電極ＳＤ１、ドレイン電極ＳＤ２および映像信号線ＤＬ
の抵抗値を低減したり、ゲート電極ＧＴやｉ型半導体層
ＡＳに起因する段差乗り越えを確実にする（ステップカ
バーレッジを良くする）働きがある。The third conductive film d3 is formed by sputtering Al to a thickness of 3000 to 5000Å (400 in this embodiment).
0 Å) formed. The Al film has less stress than the Cr film and can be formed to have a large film thickness, and the source electrode SD1, the drain electrode SD2 and the video signal line DL can be formed.
Of the gate electrode GT and the i-type semiconductor layer AS are ensured (step coverage is improved).
【００６７】第２導電膜ｄ２、第３導電膜ｄ３を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスク
として、Ｎ+型半導体層ｄ０が除去される。つまり、ｉ
型半導体層ＡＳ上に残っていたＮ+型半導体層ｄ０は第
２導電膜ｄ２、第３導電膜ｄ３以外の部分がセルフアラ
インで除去される。このとき、Ｎ+型半導体層ｄ０はそ
の厚さ分は全て除去されるようエッチングされるので、
ｉ型半導体層ＡＳも若干その表面部分がエッチングされ
るが、その程度はエッチング時間で制御すればよい。After patterning the second conductive film d2 and the third conductive film d3 with the same mask pattern, using the same mask or the second conductive film d2 and the third conductive film d3 as a mask, the N + type semiconductor layer is formed. d0 is removed. That is, i
The N + type semiconductor layer d0 remaining on the type semiconductor layer AS is self-aligned except for the second conductive film d2 and the third conductive film d3. At this time, the N + type semiconductor layer d0 is etched so that the entire thickness thereof is removed,
The surface of the i-type semiconductor layer AS is slightly etched, but the degree thereof may be controlled by the etching time.
【００６８】《映像信号線ＤＬ》映像信号線ＤＬはソー
ス電極ＳＤ１、ドレイン電極ＳＤ２と同層の第２導電膜
ｄ２、第３導電膜ｄ３で構成されている。<Video Signal Line DL> The video signal line DL is composed of a second conductive film d2 and a third conductive film d3 in the same layer as the source electrode SD1 and the drain electrode SD2.
【００６９】《保護膜ＰＳＶ１》薄膜トランジスタＴＦ
Ｔおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が
設けられている。保護膜ＰＳＶ１は主に薄膜トランジス
タＴＦＴを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良いものを使用する。保護
膜ＰＳＶ１はたとえばプラズマＣＶＤ装置で形成した酸
化シリコン膜や窒化シリコン膜で形成されており、１μ
ｍ程度の膜厚で形成する。<< Protective Film PSV1 >> Thin Film Transistor TF
A protective film PSV1 is provided on the T and the transparent pixel electrode ITO1. The protective film PSV1 is formed mainly for protecting the thin film transistor TFT from moisture and the like,
Use one with high transparency and good moisture resistance. The protective film PSV1 is formed of, for example, a silicon oxide film or a silicon nitride film formed by a plasma CVD apparatus, and has a thickness of 1 μm.
It is formed with a film thickness of about m.
【００７０】保護膜ＰＳＶ１は、マトリクス部ＡＲの全
体を囲むように形成され、周辺部は外部接続端子ＤＴ
Ｍ，ＧＴＭを露出するよう除去され、また上基板側ＳＵ
Ｂ２の共通電極ＣＯＭを下側基板ＳＵＢ１の外部接続端
子接続用引出配線ＩＮＴに銀ペーストＡＧＰで接続する
部分も除去されている。保護膜ＰＳＶ１とゲート絶縁膜
ＧＩの厚さ関係に関しては、前者は保護効果を考え厚く
され、後者はトランジスタの相互コンダクタンスｇｍを
薄くされる。従って、保護効果の高い保護膜ＰＳＶ１は
周辺部もできるだけ広い範囲に亘って保護するようゲー
ト絶縁膜ＧＩよりも大きく形成されている。The protective film PSV1 is formed so as to surround the entire matrix portion AR, and the peripheral portion has the external connection terminal DT.
Removed to expose M and GTM, and SU on the upper substrate side
A portion for connecting the common electrode COM of B2 to the lead wire INT for connecting the external connection terminal of the lower substrate SUB1 with the silver paste AGP is also removed. Regarding the thickness relationship between the protective film PSV1 and the gate insulating film GI, the former is made thicker in consideration of the protective effect, and the latter is made thin in the transconductance gm of the transistor. Therefore, the protective film PSV1 having a high protective effect is formed larger than the gate insulating film GI so as to protect the peripheral portion over as wide a range as possible.
【００７１】《遮光膜ＢＭ》上部透明ガラス基板ＳＵＢ
２側には、外部光又はバックライト光がｉ型半導体層Ａ
Ｓに入射しないよう遮光膜ＢＭが設けられている。図７
に示す遮光膜ＢＭの閉じた多角形の輪郭線は、その内側
が遮光膜ＢＭが形成されない開口を示している。遮光膜
ＢＭは光に対する遮蔽性が高いたとえばアルミニウム膜
やクロム膜等で形成されており、本実施例ではクロム膜
がスパッタリングで１３００Å程度の厚さに形成され
る。<< Light-shielding film BM >> Upper transparent glass substrate SUB
On the second side, external light or backlight is exposed to the i-type semiconductor layer A.
A light shielding film BM is provided so as not to enter S. Figure 7
The closed polygonal contour line of the light-shielding film BM shown in (3) indicates an opening inside which the light-shielding film BM is not formed. The light-shielding film BM is formed of, for example, an aluminum film or a chromium film having a high light-shielding property, and in this embodiment, the chromium film is formed by sputtering to a thickness of about 1300Å.
【００７２】従って、薄膜トランジスタＴＦＴ１、ＴＦ
Ｔ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭおよび
大き目のゲート電極ＧＴによってサンドイッチにされ、
外部の自然光やバックライト光が当たらなくなる。遮光
膜ＢＭは各画素の周囲に格子状に形成され（いわゆるブ
ラックマトリクス）、この格子で１画素の有効表示領域
が仕切られている。従って、各画素の輪郭が遮光膜ＢＭ
によってはっきりとし、コントラストが向上する。つま
り、遮光膜ＢＭはｉ型半導体層ＡＳに対する遮光とブラ
ックマトリクスとの２つの機能をもつ。Therefore, the thin film transistors TFT1 and TF
The i-type semiconductor layer AS of T2 is sandwiched by the upper and lower light-shielding films BM and the large gate electrode GT,
External natural light or backlight does not hit. The light-shielding film BM is formed in a lattice shape around each pixel (so-called black matrix), and the effective display area of one pixel is partitioned by this lattice. Therefore, the outline of each pixel is the light-shielding film BM.
Improves clarity and contrast. That is, the light blocking film BM has two functions of blocking the i-type semiconductor layer AS and serving as a black matrix.
【００７３】透明画素電極ＩＴＯ１のラビング方向の根
本側のエッジ部分（図６右下部分）も遮光膜ＢＭによっ
て遮光されているので、上記部分にドメインが発生した
としても、ドメインが見えないので、表示特性が劣化す
ることはない。Since the edge portion of the transparent pixel electrode ITO1 on the base side in the rubbing direction (the lower right portion in FIG. 6) is also shielded by the light shielding film BM, even if a domain occurs in the above portion, the domain cannot be seen. The display characteristics do not deteriorate.
【００７４】遮光膜ＢＭは図６に示すように周辺部にも
額縁状に形成され、そのパターンはドット状に複数の開
口を設けた図２に示すマトリクス部のパターンと連続し
て形成されている。周辺部の遮光膜ＢＭは図６、図７に
示すように、シール部ＳＬの外側に延長され、パソコン
等の実装機に起因する反射光等の漏れ光がマトリクス部
に入り込むのを防いでいる。他方、この遮光膜ＢＭは基
板ＳＵＢ２の縁よりも約０．３〜１．０ｍｍ程内側に留
められ、基板ＳＵＢ２の切断領域を避けて形成されてい
る。As shown in FIG. 6, the light-shielding film BM is also formed in a frame shape in the peripheral portion, and its pattern is formed continuously with the pattern of the matrix portion shown in FIG. There is. As shown in FIGS. 6 and 7, the light shielding film BM in the peripheral portion is extended to the outside of the seal portion SL to prevent leakage light such as reflected light caused by a mounting machine such as a personal computer from entering the matrix portion. . On the other hand, the light-shielding film BM is retained inside about 0.3 to 1.0 mm from the edge of the substrate SUB2, and is formed so as to avoid the cut region of the substrate SUB2.
【００７５】《カラーフィルタＦＩＬ》カラーフィルタ
ＦＩＬは画素に対向する位置に赤、緑、青の繰り返しで
ストライプ状に形成される。カラーフィルタＦＩＬは透
明画素電極ＩＴＯ１の全てを覆うように大き目に形成さ
れ、遮光膜ＢＭはカラーフィルタＦＩＬおよび透明画素
電極ＩＴＯ１のエッジ部分と重なるよう透明画素電極Ｉ
ＴＯ１の周縁部より内側に形成されている。<< Color Filter FIL >> The color filter FIL is formed in a stripe shape by repeating red, green and blue at positions facing the pixels. The color filter FIL is formed to have a large size so as to cover all of the transparent pixel electrode ITO1, and the light shielding film BM overlaps with the edge portions of the color filter FIL and the transparent pixel electrode ITO1.
It is formed inside the peripheral portion of TO1.
【００７６】カラーフィルタＦＩＬは次のように形成す
ることができる。まず、上部透明ガラス基板ＳＵＢ２の
表面にアクリル系樹脂等の染色基材を形成し、フォトリ
ソグラフィ技術で赤色フィルタ形成領域以外の染色基材
を除去する。この後、染色基材を赤色染料で染め、固着
処理を施し、赤色フィルタＲを形成する。つぎに、同様
な工程を施すことによって、緑色フィルタＧ、青色フィ
ルタＢを順次形成する。The color filter FIL can be formed as follows. First, a dyeing base material such as an acrylic resin is formed on the surface of the upper transparent glass substrate SUB2, and the dyeing base material other than the red filter forming region is removed by a photolithography technique. After that, the dyed substrate is dyed with a red dye and a fixing process is performed to form a red filter R. Next, the green filter G and the blue filter B are sequentially formed by performing the same process.
【００７７】《保護膜ＰＳＶ２》保護膜ＰＳＶ２はカラ
ーフィルタＦＩＬの染料が液晶ＬＣに漏れることを防止
するために設けられている。保護膜ＰＳＶ２はたとえば
アクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成さ
れている。<< Protective Film PSV2 >> The protective film PSV2 is provided to prevent the dye of the color filter FIL from leaking to the liquid crystal LC. The protective film PSV2 is formed of a transparent resin material such as acrylic resin or epoxy resin.
【００７８】《共通透明画素電極ＩＴＯ２》共通透明画
素電極ＩＴＯ２は、下部透明ガラス基板ＳＵＢ１側に画
素ごとに設けられた透明画素電極ＩＴＯ１に対向し、液
晶ＬＣの光学的な状態は各画素電極ＩＴＯ１と共通透明
画素電極ＩＴＯ２との間の電位差（電界）に応答して変
化する。この共通透明画素電極ＩＴＯ２にはコモン電圧
Ｖcomが印加されるように構成されている。本実施例で
は、コモン電圧Ｖcomは映像信号線ＤＬに印加される最
小レベルの駆動電圧Ｖｄminと最大レベルの駆動電圧Ｖ
ｄmaxとの中間直流電位に設定されるが、映像信号駆動
回路で使用される集積回路の電源電圧を約半分に低減し
たい場合は、交流電圧を印加すれば良い。<< Common Transparent Pixel Electrode ITO2 >> The common transparent pixel electrode ITO2 faces the transparent pixel electrode ITO1 provided for each pixel on the lower transparent glass substrate SUB1 side, and the optical state of the liquid crystal LC is the pixel electrode ITO1. And the common transparent pixel electrode ITO2 change in response to a potential difference (electric field). A common voltage Vcom is applied to the common transparent pixel electrode ITO2. In this embodiment, the common voltage Vcom is the minimum level drive voltage Vdmin and the maximum level drive voltage V applied to the video signal line DL.
Although it is set to an intermediate DC potential with respect to dmax, an AC voltage may be applied if it is desired to reduce the power supply voltage of the integrated circuit used in the video signal drive circuit to about half.
【００７９】《表示装置全体等価回路》表示マトリクス
部の等価回路とその周辺回路の結線図を図８に示す。同
図は回路図ではあるが、実際の幾何学的配置に対応して
描かれている。ＡＲは複数の画素を二次元状に配列した
マトリクス・アレイである。<< Equivalent Circuit of Entire Display Device >> FIG. 8 shows a connection diagram of the equivalent circuit of the display matrix portion and its peripheral circuits. Although the figure is a circuit diagram, it is drawn corresponding to the actual geometrical arrangement. AR is a matrix array in which a plurality of pixels are two-dimensionally arranged.
【００８０】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１，２，３，…，endは走査タイミングの順序に従って
付加されている。In the figure, X means a video signal line DL, and subscripts G, B and R are added corresponding to green, blue and red pixels, respectively. Y represents the scanning signal line GL, and subscripts 1, 2, 3, ..., End are added according to the order of scanning timing.
【００８１】映像信号線Ｘ（添字省略）は交互に上側
（または奇数）映像信号駆動回路Ｈｅ、下側（または偶
数）映像信号駆動回路Ｈｏに接続されている。The video signal lines X (subscripts omitted) are alternately connected to the upper (or odd) video signal drive circuit He and the lower (or even) video signal drive circuit Ho.
【００８２】走査信号線Ｙ（添字省略）は垂直走査回路
Ｖに接続されている。The scanning signal line Y (subscript omitted) is connected to the vertical scanning circuit V.
【００８３】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。The SUP is a TFT liquid crystal display device that displays information for a CRT (cathode ray tube) from a power supply circuit or a host (upper processing unit) to obtain a plurality of divided and stabilized voltage sources from one voltage source. It is a circuit including a circuit for exchanging information for use.
【００８４】以上本発明を実施例に基づいて具体的に説
明したが、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。例えば、図４に示した実施例４
では、下層配線として信号配線ＳＷを設け、上層配線と
してベタ層ＡＷを設けたが、反対に下層配線としてベタ
層ＡＷを設け、上層配線として信号配線ＳＷを設けても
よい。また、図１〜図５に示した実施例では、回路基板
ＣＢと液晶表示素子ＰＮＬを構成する基板とを分離して
構成したが、回路基板ＣＢと液晶表示素子ＰＮＬを構成
する基板とを１枚の基板で一体に構成してもよい。さら
に、図５〜図８に示した実施例では、アクティブ・マト
リクス方式の液晶表示装置に適用した例を示したが、本
発明は単純マトリクス方式の液晶表示装置にも適用可能
である。Although the present invention has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and it goes without saying that various modifications can be made without departing from the scope of the invention. . For example, the fourth embodiment shown in FIG.
In the above, the signal wiring SW is provided as the lower layer wiring and the solid layer AW is provided as the upper layer wiring, but conversely, the solid layer AW may be provided as the lower layer wiring and the signal wiring SW may be provided as the upper layer wiring. Further, in the embodiments shown in FIGS. 1 to 5, the circuit board CB and the substrate forming the liquid crystal display element PNL are separately formed, but the circuit board CB and the substrate forming the liquid crystal display element PNL are separated by one. You may comprise integrally by the board | substrate of a sheet. Further, although the examples shown in FIGS. 5 to 8 are applied to the active matrix type liquid crystal display device, the present invention is also applicable to the simple matrix type liquid crystal display device.
【００８５】[0085]
【発明の効果】以上説明したように、本発明によれば、
回路基板の配線およびピッチを微細化し、配線密度を高
くすることができるので、回路基板の外形寸法を縮小す
ることができ、その結果、液晶表示装置の小型化を実現
することができる。また、回路基板と液晶表示素子の基
板とを同一材料で形成することにより、両者の線膨張係
数が同じになるので、両者間に設ける電気的接続手段に
生じる熱ストレスを抑制することができ、配線の接続信
頼性を向上することができる。As described above, according to the present invention,
Since the wiring and pitch of the circuit board can be made finer and the wiring density can be increased, the external dimensions of the circuit board can be reduced, and as a result, the liquid crystal display device can be miniaturized. Further, by forming the circuit board and the substrate of the liquid crystal display element with the same material, the linear expansion coefficient of both becomes the same, so that it is possible to suppress the thermal stress generated in the electrical connection means provided between the both. The connection reliability of wiring can be improved.
【図１】本発明の実施例１を示す液晶表示素子と回路基
板とテープキャリアパッケージとの接続を示す断面図で
ある。FIG. 1 is a cross-sectional view showing a connection between a liquid crystal display element, a circuit board, and a tape carrier package according to a first embodiment of the present invention.
【図２】本発明の実施例２を示す液晶表示素子と回路基
板との接続を示す断面図である。FIG. 2 is a cross-sectional view showing a connection between a liquid crystal display element and a circuit board according to a second embodiment of the present invention.
【図３】本発明の実施例３を示す液晶表示素子と回路基
板との接続を示す断面図である。FIG. 3 is a cross-sectional view showing a connection between a liquid crystal display element and a circuit board according to a third embodiment of the present invention.
【図４】（ａ）は、本発明の実施例４を示す回路基板の
部分平面図、（ｂ）は（ａ）のＡ−Ａ切断線における断
面図である。4A is a partial plan view of a circuit board showing a fourth embodiment of the present invention, and FIG. 4B is a sectional view taken along the line AA of FIG.
【図５】本発明の一実施例の液晶表示モジュールの分解
斜視図である。FIG. 5 is an exploded perspective view of a liquid crystal display module according to an embodiment of the present invention.
【図６】この発明が適用されるアクティブ・マトリック
ス方式のカラー液晶表示装置の液晶表示部の一画素とそ
の周辺を示す要部平面図である。FIG. 6 is a main-portion plan view showing one pixel and its periphery of a liquid crystal display portion of an active matrix type color liquid crystal display device to which the present invention is applied.
【図７】マトリクスの画素部を中央に、両側に液晶表示
素子角付近と映像信号端子部付近を示す断面図である。FIG. 7 is a cross-sectional view showing the vicinity of a liquid crystal display element angle and the vicinity of a video signal terminal portion on both sides, with the pixel portion of the matrix at the center.
【図８】アクティブ・マトリックス方式のカラー液晶表
示装置のマトリクス部とその周辺を含む回路図である。FIG. 8 is a circuit diagram including a matrix portion of an active matrix type color liquid crystal display device and its periphery.
【図９】従来の液晶表示素子とプリント回路基板とテー
プキャリアパッケージとの接続を示す断面図である。FIG. 9 is a cross-sectional view showing a connection between a conventional liquid crystal display element, a printed circuit board, and a tape carrier package.
ＰＮＬ…液晶表示素子、ＣＢ…回路基板、ＴＣＰ…テー
プキャリアパッケージ、ＡＣＦ…異方性導電膜、ＣＨＩ
…集積回路チップ、ＦＰＣ…フレキシブルプリンティド
サーキット、ＢＷ…ボンディングワイヤ、ＳＷ…信号配
線、ＰＡＳ１、ＰＡＳ２…パッシベーション膜、ＡＷ…
ベタ層、ＴＨ…スルーホール。PNL ... Liquid crystal display element, CB ... Circuit board, TCP ... Tape carrier package, ACF ... Anisotropic conductive film, CHI
... integrated circuit chip, FPC ... flexible printed circuit, BW ... bonding wire, SW ... signal wiring, PAS1, PAS2 ... passivation film, AW ...
Solid layer, TH ... through hole.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 徹 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Toru Watanabe 3300 Hayano, Mobara-shi, Chiba Hitachi, Ltd. Electronic Devices Division
Claims (11)
面が対向するように２枚のガラスまたはプラスチックか
ら成る絶縁基板を所定の間隙を隔てて重ね合わせ、前記
両基板間の縁周囲に枠状に設けたシール材により前記両
基板を貼り合わせると共に、前記シール材の内側の前記
両基板間に液晶を封止して成る液晶表示素子と、前記液
晶表示素子の駆動用の半導体集積回路チップと、前記液
晶表示素子の駆動用の回路基板とを含んでなる液晶表示
装置において、前記回路基板がガラスまたはプラスチッ
クから成り、前記回路基板の配線がホトエッチング技術
によりパターニングされていることを特徴とする液晶表
示装置。1. Two insulating substrates made of glass or plastic are superposed with a predetermined gap therebetween so that the surfaces provided with the transparent pixel electrodes and the alignment film face each other, and the insulating substrates are provided around the edge between the two substrates. A liquid crystal display element formed by bonding the two substrates with a frame-shaped sealing material and sealing liquid crystal between the two substrates inside the sealing material, and a semiconductor integrated circuit for driving the liquid crystal display element. In a liquid crystal display device including a chip and a circuit board for driving the liquid crystal display element, the circuit board is made of glass or plastic, and the wiring of the circuit board is patterned by a photoetching technique. Liquid crystal display device.
面が対向するように２枚のガラスまたはプラスチックか
ら成る絶縁基板を所定の間隙を隔てて重ね合わせ、前記
両基板間の縁周囲に枠状に設けたシール材により前記両
基板を貼り合わせると共に、前記シール材の内側の前記
両基板間に液晶を封止して成る液晶表示素子と、前記液
晶表示素子の駆動用の半導体集積回路チップと、前記液
晶表示素子の駆動用の回路基板とを含んでなる液晶表示
装置において、前記回路基板がガラスまたはプラスチッ
クから成り、前記回路基板の配線がホトエッチング技術
によりパターニングされ、かつ、前記液晶表示素子と前
記回路基板とが、前記半導体集積回路チップを実装した
テープキャリアパッケージにより電気的に接続されてい
ることを特徴とする液晶表示装置。2. An insulating substrate made of two pieces of glass or plastic is superposed with a predetermined gap so that the surfaces provided with the transparent pixel electrode and the alignment film are opposed to each other, and the insulating substrates are provided around the edge between the both substrates. A liquid crystal display element formed by bonding the two substrates with a frame-shaped sealing material and sealing liquid crystal between the two substrates inside the sealing material, and a semiconductor integrated circuit for driving the liquid crystal display element. In a liquid crystal display device including a chip and a circuit board for driving the liquid crystal display element, the circuit board is made of glass or plastic, and wiring of the circuit board is patterned by a photoetching technique, and the liquid crystal The display element and the circuit board are electrically connected by a tape carrier package on which the semiconductor integrated circuit chip is mounted. The liquid crystal display device.
面が対向するように２枚のガラスまたはプラスチックか
ら成る絶縁基板を所定の間隙を隔てて重ね合わせ、前記
両基板間の縁周囲に枠状に設けたシール材により前記両
基板を貼り合わせると共に、前記シール材の内側の前記
両基板間に液晶を封止して成る液晶表示素子と、前記液
晶表示素子の駆動用の半導体集積回路チップと、前記液
晶表示素子の駆動用の回路基板とを含んでなる液晶表示
装置において、前記回路基板がガラスまたはプラスチッ
クから成り、前記回路基板の配線がホトエッチング技術
によりパターニングされ、前記両基板の一方の前記絶縁
基板の面上に前記半導体集積回路チップが実装され、か
つ、前記一方の前記絶縁基板と前記回路基板とがフレキ
シブルプリンティドサーキットまたはボンディングワイ
ヤにより電気的に接続されていることを特徴とする液晶
表示装置。3. Two insulating substrates made of glass or plastic are superposed at a predetermined gap so that the surfaces provided with the transparent pixel electrodes and the alignment film face each other, and the insulating substrates are provided around the edge between the two substrates. A liquid crystal display element formed by bonding the two substrates with a frame-shaped sealing material and sealing liquid crystal between the two substrates inside the sealing material, and a semiconductor integrated circuit for driving the liquid crystal display element. In a liquid crystal display device including a chip and a circuit board for driving the liquid crystal display element, the circuit board is made of glass or plastic, and the wiring of the circuit board is patterned by a photoetching technique. The semiconductor integrated circuit chip is mounted on the surface of one of the insulating substrates, and the one of the insulating substrate and the circuit substrate is a flexible print. The liquid crystal display device characterized by being electrically connected by a circuit or the bonding wire.
板と前記回路基板とが同一材料から成ることを特徴とす
る請求項１、２、または３記載の液晶表示装置。4. The liquid crystal display device according to claim 1, 2 or 3, wherein one of the insulating substrate and the circuit substrate which constitute the liquid crystal display element is made of the same material.
板と前記回路基板とが同一材料の１枚の基板から成るこ
とを特徴とする請求項１、２、または３記載の液晶表示
装置。5. The liquid crystal display device according to claim 1, wherein one of the insulating substrate and the circuit substrate forming the liquid crystal display element is made of one substrate made of the same material.
に設けられていることを特徴とする請求項１、２、また
は３記載の液晶表示装置。6. The liquid crystal display device according to claim 1, wherein the wiring of the circuit board is provided in multiple layers via an insulating film.
か、または直流電源の所定の電圧が印加されるベタ層で
あることを特徴とする請求項６記載の液晶表示装置。7. The liquid crystal display device according to claim 6, wherein one of the wirings is a solid layer which is connected to the ground or to which a predetermined voltage of a DC power source is applied.
線が設けられ、その上に絶縁膜を介して上層配線として
前記ベタ層が設けられ、その上に絶縁膜が設けられてい
ることを特徴とする請求項６記載の液晶表示装置。8. A drive wiring is provided as a lower layer wiring on the circuit board, the solid layer is provided as an upper layer wiring via an insulating film, and an insulating film is provided thereon. The liquid crystal display device according to claim 6, which is characterized in that.
線が設けられ、その上に第１の絶縁膜を介して上層配線
として前記ベタ層が設けられ、その上に第２の絶縁膜が
設けられ、前記第１の絶縁膜および前記第２の絶縁膜に
前記回路基板面と垂直方向に一致する開口が設けられ、
前記駆動用配線の接続用端子が露出し、かつ、前記ベタ
層は前記開口を回避するパターンとなっていることを特
徴とする請求項６記載の液晶表示装置。9. A drive wiring is provided as a lower wiring on the circuit board, the solid layer is provided as an upper wiring via a first insulating film, and a second insulating film is provided thereon. An opening is provided in the first insulating film and the second insulating film in a direction perpendicular to the surface of the circuit board,
7. The liquid crystal display device according to claim 6, wherein the connection terminal of the drive wiring is exposed, and the solid layer has a pattern that avoids the opening.
配線が設けられ、その上に第１の絶縁膜を介して上層配
線として前記ベタ層が設けられ、その上に第２の絶縁膜
が設けられ、前記第１の絶縁膜および前記第２の絶縁膜
に前記回路基板面と垂直方向に一致する開口が設けら
れ、前記駆動用配線の接続用出力端子が前記開口で露出
し、かつ、前記ベタ層は前記開口を回避するパターンと
なっており、複数本の前記接続用出力端子は前記回路基
板面と平行な面内で第１の直線方向にそれぞれ伸張し、
前記接続用出力端子と接続される前記テープキャリアパ
ッケージまたは前記フレキシブルプリンティドサーキッ
トの複数本の接続用入力端子は前記回路基板面と平行な
面内で前記第１の直線方向を横切る第２の直線方向に伸
張し、かつ、前記接続用出力端子を露出する前記開口は
前記第１の直線方向または第２の直線方向に対して斜め
に配置してあることを特徴とする請求項６記載の液晶表
示装置。10. A drive wiring is provided as a lower wiring on the circuit board, the solid layer is provided as an upper wiring via a first insulating film, and a second insulating film is provided thereon. An opening is provided in the first insulating film and the second insulating film in the direction perpendicular to the circuit board surface, and a connection output terminal of the drive wiring is exposed in the opening, and The solid layer has a pattern for avoiding the opening, and the plurality of connection output terminals respectively extend in a first linear direction in a plane parallel to the circuit board surface,
The plurality of connecting input terminals of the tape carrier package or the flexible printed circuit connected to the connecting output terminal crosses the first linear direction in a plane parallel to the circuit board surface. 7. The opening extending in a linear direction and exposing the connecting output terminal is arranged obliquely with respect to the first linear direction or the second linear direction. Liquid crystal display device.
パッケージまたは前記フレキシブルプリンティドサーキ
ットとが異方性導電膜を介して電気的に接続されている
ことを特徴とする請求項９または１０記載の液晶表示装
置。11. The connection terminal portion and the tape carrier package or the flexible printed circuit are electrically connected to each other through an anisotropic conductive film. Liquid crystal display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15090794A JPH0815716A (en) | 1994-07-01 | 1994-07-01 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15090794A JPH0815716A (en) | 1994-07-01 | 1994-07-01 | Liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0815716A true JPH0815716A (en) | 1996-01-19 |
Family
ID=15506998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15090794A Pending JPH0815716A (en) | 1994-07-01 | 1994-07-01 | Liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0815716A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0836228A2 (en) * | 1996-10-09 | 1998-04-15 | Texas Instruments Inc. | Improvements in or relating to carrier tapes |
| KR19980017398A (en) * | 1996-08-30 | 1998-06-05 | 김광호 | Attaching Drive IC for Liquid Crystal Display Devices |
| US6366331B1 (en) | 1999-01-29 | 2002-04-02 | Nec Corporation | Active matrix liquid-crystal display device having improved terminal connections |
| WO2003107085A1 (en) * | 2002-06-13 | 2003-12-24 | ナノックス株式会社 | Liquid crystal display |
| US6902455B2 (en) | 2001-09-27 | 2005-06-07 | Canon Kabushiki Kaisha | Method of manufacturing member pattern, electron source, and image display device |
-
1994
- 1994-07-01 JP JP15090794A patent/JPH0815716A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980017398A (en) * | 1996-08-30 | 1998-06-05 | 김광호 | Attaching Drive IC for Liquid Crystal Display Devices |
| EP0836228A2 (en) * | 1996-10-09 | 1998-04-15 | Texas Instruments Inc. | Improvements in or relating to carrier tapes |
| EP0836228A3 (en) * | 1996-10-09 | 2000-04-19 | Texas Instruments Inc. | Improvements in or relating to carrier tapes |
| US6366331B1 (en) | 1999-01-29 | 2002-04-02 | Nec Corporation | Active matrix liquid-crystal display device having improved terminal connections |
| US6608663B2 (en) | 1999-01-29 | 2003-08-19 | Nec Lcd Technologies, Ltd. | Active matrix liquid-crystal display device having improved terminal connections |
| US6902455B2 (en) | 2001-09-27 | 2005-06-07 | Canon Kabushiki Kaisha | Method of manufacturing member pattern, electron source, and image display device |
| WO2003107085A1 (en) * | 2002-06-13 | 2003-12-24 | ナノックス株式会社 | Liquid crystal display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7821607B2 (en) | Liquid crystal display device | |
| JP3205373B2 (en) | Liquid crystal display | |
| JP3184853B2 (en) | Liquid crystal display | |
| US6335773B1 (en) | Liquid crystal display device in which the light length, polarizing axis, and alignment direction are related | |
| JPH06347827A (en) | Liquid crystal display device and its production | |
| JPH07146481A (en) | Liquid crystal display substrate | |
| JP3247793B2 (en) | Liquid crystal display | |
| JPH0815716A (en) | Liquid crystal display device | |
| JP3272848B2 (en) | Liquid crystal display device | |
| JPH06250221A (en) | Production of liquid crystal display substrate | |
| JPH06347825A (en) | Liquid crystal display device and its production | |
| JPH06265922A (en) | Liquid crystal display device | |
| JPH10133218A (en) | Equipment mounting tape carrier package and liquid crystal display device | |
| JPH08201847A (en) | Liquid crystal display device | |
| JP3311838B2 (en) | Liquid crystal display | |
| JPH07248493A (en) | Liquid crystal display device | |
| JPH0792489A (en) | Liquid crystal display device | |
| JPH07191339A (en) | Liquid crystal display device | |
| JPH06258667A (en) | Liquid crystal display device | |
| JPH0720487A (en) | Liquid crystal display element | |
| JPH08160446A (en) | Tape carrier and its production and liquid crystal display device formed by using this tape carrier | |
| JPH08248435A (en) | Electronic parts and liquid crystal display module formed by using these electronic parts | |
| JPH06265919A (en) | Liquid crystal display device | |
| JPH06258666A (en) | Liquid crystal display device | |
| JPH04260021A (en) | Manufacture of liquid crystal display device |