JPH08153714A - エッチング方法及び半導体装置の製造方法 - Google Patents

エッチング方法及び半導体装置の製造方法

Info

Publication number
JPH08153714A
JPH08153714A JP20347395A JP20347395A JPH08153714A JP H08153714 A JPH08153714 A JP H08153714A JP 20347395 A JP20347395 A JP 20347395A JP 20347395 A JP20347395 A JP 20347395A JP H08153714 A JPH08153714 A JP H08153714A
Authority
JP
Japan
Prior art keywords
resist
ions
etching
photoresist
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20347395A
Other languages
English (en)
Inventor
Keiichi Ueda
慶一 植田
Seiji Shibata
清司 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP20347395A priority Critical patent/JPH08153714A/ja
Publication of JPH08153714A publication Critical patent/JPH08153714A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 レジストを硬化して対レジスト選択比を高め
ること。 【解決手段】 マスクとしてのフォトレジスト7に燐イ
オンを導入することによって、レジスト7の表面層が硬
化し、対レジスト選択比が高まるので、簡単な工程で効
果的なエッチングを行うことができる。特に、フォトレ
ジスト7に対し、イオン種として燐イオンを用い、イオ
ン注入法により、ドーズ量0.5×1015cm-2以上で
注入することで、イオン注入後のレジスト膜厚の減少を
抑制でき、且つ、Alなどの金属配線層6における対レ
ジスト選択比が実質的にさらに高くなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フォトレジストを
マスクとして、マスク下の層をエッチングする方法及び
そのエッチング方法を利用した半導体装置の製造方法に
関する。
【0002】
【従来の技術】MOSデバイスなどの半導体装置の微細
化を図る上で、フォトリソグラフィ技術とエッチング技
術とにより半導体層、導電層又は絶縁層を精度良くエッ
チング加工することがきわめて重要な要素となってい
る。エッチングマスクとなるフォトレジストとエッチン
グ対象の層とのエッチング選択比を高めることも一つの
手段であり、例えば、特開平2−177536号公報
(H01L21/302)には、フォトレジストを、ケ
イ素イオン(Si+)を注入することにより硬化させ、
レジスト下のシリコン基板とのエッチング選択比を高め
てからドライエッチングする技術が記載されている。
【0003】
【発明が解決しようとする課題】従来例にあっては、ド
ーズ量が1×1016cm-2の条件において、当初1.0
μmであったレジストの膜厚が、注入後には0.54μ
mとほぼ半減する。これでは、レジストを硬化させてエ
ッチング選択比を高めた効果を相殺してしまう危惧があ
る。
【0004】本発明はこのような問題点に鑑み、簡単な
工程で、レジストとその下の層、特に、アルミニウムな
どの金属層とのエッチング選択比を高めることを目的と
する。
【0005】
【課題を解決するための手段】請求項1のエッチング方
法は、イオンが導入されたフォトレジストをマスクとし
て、マスク下の層をエッチングするものである。また、
請求項2のエッチング方法は、イオンとして、燐イオン
(P+)、ヒ素イオン(As+)、ホウ素イオン
(B+)、フッ素イオン(F+)及びアルゴンイオン(A
+)のうち1種以上を用いるものである。
【0006】また、請求項3のエッチング方法は、イオ
ン注入のドーズ量を、0.5×10 15cm-2以上とした
ものである。また、請求項5の半導体装置の製造方法
は、請求項1乃至4のいずれか1項に記載のエッチング
方法により、アルミニウム等の金属層をエッチングする
ものである。
【0007】また、請求項6の半導体装置の製造方法
は、アルミニウム等の金属層の上に、フォトレジストを
パターニングし、このフォトレジストに対し、燐イオン
(P+)及びアルゴンイオン(Ar+)の少なくとも一方
のイオンを、0.5×1015cm-2以上のドーズ量で注
入した後、前記フォトレジストをマスクとして前記金属
層をエッチングするものである。
【0008】また、請求項4のエッチング方法及び請求
項7の半導体装置の製造方法は、イオンを、フォトレジ
ストに対し、150KeV以下の加速エネルギーで注入
するものである。即ち、マスクとしてのフォトレジスト
に、燐イオン(P+)、ヒ素イオン(As+)、ホウ素イ
オン(B+)、フッ素イオン(F+)、アルゴンイオン
(Ar+)を導入することによって、レジストが硬化
し、マスク下の層とのエッチング選択比が高まる。
【0009】更に、イオン注入のドーズ量を、0.5×
1015cm-2以上とすることにより、エッチング選択比
が飛躍的に増加する。また、アルミニウム等の金属層
は、一般に対レジスト選択比が低いが、以上のエッチン
グ方法を行うことにより、対レジスト選択比が高くなっ
て、エッチングが制御しやすくなる。
【0010】特に、パターニングしたフォトレジストに
対し、燐イオン(P+)やアルゴンイオン(Ar+)を、
0.5×1015cm-2以上のドーズ量で注入した後、前
記フォトレジストをマスクとして金属層をエッチングす
ると、精度のよいエッチングができる。また、イオン
を、フォトレジストに対し、イオン注入法により150
KeV以下の加速エネルギーで注入することにより、イ
オン注入後のレジスト膜厚の減少を抑制できる。
【0011】
【発明の実施の形態】本発明の実施形態を図面に基づい
て説明する。図1〜図5は本発明を具体化したプロセス
を説明するための図である。 工程1(図1参照):単結晶シリコン基板1の上に、減
圧CVD法によりシリコン酸化膜2(有機−シラン系の
TEOS酸化膜)を200nm堆積し、その上に、DC
スパッタリング法により、TiN/Ti積層薄膜(膜厚
1000/500(計1500)Å)3、Al合金膜
(Al−Si(1%)−Cu(0.5%))(膜厚60
00Å)4、TiN薄膜(膜厚200Å)5をこの順に
積層形成することにより、金属配線層6を形成し、更
に、その上に、ノボラック系のポジ型フォトレジスト
(膜厚2μm)7をスピン塗布する。
【0012】工程2(図2参照):i線ステッパを用い
た露光、TMAH(Tetramethyl anmonium hydride)溶
液を用いた現像作業を経て、前記レジスト7をパターニ
ングする。 工程3(図3参照):デバイス全面に、イオン注入法に
より、燐イオン(P+)を注入する。これにより、前記
レジスト7に燐イオンが導入され、レジスト7の表面層
が硬化し、対レジスト選択比が高くなる。
【0013】工程4(図4参照):前記レジスト7をマ
スクとして、前記金属配線層6をドライエッチングす
る。このドライエッチングは、通常のマグネトロンRI
E(Reactive Ion Etching)法を用い、三塩化ホウ素ガ
ス(BCl3)(流量20sccm)と塩素ガス(C
2)(流量45sccm)との混合ガスを使用し、圧
力30mTorrで行う。
【0014】工程5(図5参照):前記レジスト7を、
アミン系剥離液を用いたダウンストリームアッシング法
により除去する。図6はレジストをマスクとし、Al合
金をエッチング加工する場合に、加速エネルギーが50
KeV、100KeV及び150KeVのそれぞれの条
件における燐イオンのドーズ量と対レジスト選択比との
関係を示している。
【0015】図の通り、イオンのドーズ量が多くなるほ
ど対レジスト選択比が高くなり、特に、いずれの場合に
おいても、ドーズ量が0.5×1015cm-2を屈曲点と
して、選択比が急激に増加している。このことから、高
い対レジスト選択比を得ようとするには、ドーズ量を
0.5×1015cm-2以上にすればよいことが分かる。
特に、加速エネルギーを150KeV、ドーズ量を1.
0×1016cm-2にしたときには、対レジスト選択比が
7.5になり、イオン注入を行っていない場合(約1.
5)の約5倍になる。
【0016】図7は図6と同じ条件における燐イオンの
ドーズ量とエッチングレートとの関係を、レジスト、A
l合金(AlSiCu)のそれぞれについて示したもの
である。Al合金のエッチングレートは、ドーズ量の多
い領域で若干加速エネルギーにより異なるが、概ねドー
ズ量の大小に係わらずほぼ一定である。
【0017】一方、レジストのエッチングレートは、ド
ーズ量が増加するに従って急激に低下する。即ち、レジ
ストが硬化して、レジストの膜厚がエッチングにより減
る量が少なくなることが分かる。以上の通り、本実施例
のエッチング方法にあっては、高い対レジスト選択比を
得ることができ、また、イオン注入に伴うレジスト膜厚
の減少量も最小限に抑えることができ、優れたエッチン
グ効果を得ることができる。
【0018】特に、レジストとのエッチング選択比が低
く、また、段差が大きくなりがちなアルミニウム等の金
属層をエッチングする場合には、従来、露光の際の焦点
深度や解像度が悪くなるのを承知で、レジストの膜厚を
通常よりも厚くしておくしかなかったが、本実施例のレ
ジスト硬化法により、レジストの膜厚を薄く設定するこ
とができる。
【0019】ここで、本発明方法により、対レジスト選
択比が向上するメカニズムを以下に説明する。メカニズ
ムを解析するために、3つの試料を用いた。 試料イオンを注入していないノボラック系フォトレジ
スト 試料加速エネルギー:150KeV、ドーズ量:1.
0×1016cm-2の条件で、アルゴンイオン(Ar+
を注入したノボラック系フォトレジスト 試料加速エネルギー:150KeV、ドーズ量:1.
0×1016cm-2の条件で、リンイオン(P+)を注入
したノボラック系フォトレジスト 図8は試料をレーザーラマン法(Laser-Raman)を用
いて評価し、レジスト表面層のラマンスペクトルを示し
たものである。900〜1900/cmの範囲にバンド
を観測することができ、このバンドを詳細に解析する
と、1550/cm付近の主バンド(図8A)と139
0/cm付近のショルダーバンド(図8B)に分離でき
る。この2つのラマンバンドは、層状グラファイト構造
(SP2結合)とダイヤモンド構造(SP3結合)とが混
在したダイヤモンド炭素膜に特有なものであることが既
に知られている。例えば、「M.Yoshikawa et al.,Appl.
Phys.Lett.,64(1988)6464.」で、スパッタリング法によ
り作製したダイヤモンド状炭素膜では、1550/cm
付近に主バンドを、1400/cm付近にショルダーバ
ンドを有するラマンスペクトルが観測されることが報告
されていることから、試料のレジスト表面層には、ダ
イヤモンド状炭素膜と類似したSP2結合とSP3結合と
が混在した構造が存在していると考えられる。
【0020】また、試料についても同様の観測を行っ
た結果、試料とほぼ同じラマンスペクトルが観察され
たことから、試料のレジスト表面層もダイヤモンド状
炭素膜が形成されていると考えられる。尚、試料につ
いても同様の観測を行ったが、特有のバンドは観測され
なかった。
【0021】図9はP+イオンを注入したノボラック系
フォトレジストを、Ar+プラズマに晒すことにより、
Ar+イオンによるスパッタリングレートを調べたもの
である。P+イオンのドーズ量が増加するとスパッタリ
ングレートが低下することから、イオン注入により改質
したレジストの表面層がダイヤモンド状の炭素膜構造と
なって硬化し、スパッタリング耐性が向上することが分
かる。
【0022】図10はP+イオンを注入したノボラック
系フォトレジストのドーズ量とレジスト膜厚との関係を
示したものである。イオン注入によってレジスト膜厚が
減少することを示すものであるが、当初のレジスト膜厚
1185nmに対し、加速エネルギー:150KeV、
ドーズ量:1.0×1016cm-2の条件であっても、約
250nmの減少に留まり、加速電圧を低くすると膜厚
の減少量は更に小さくなる。
【0023】本発明にあっては、以下の通りの変形例が
考えられる。 1)イオンとして、燐イオン(P+)に代えて、ヒ素イ
オン(As+)、ホウ素イオン(B+)、フッ素イオン
(F+)及びアルゴンイオン(Ar+)のうち1種以上を
用いる。これらのイオン種は、図11に示すように、単
体で用いても燐イオンとほぼ同じ対レジスト選択比
(4.7〜5.7)が得られ、イオン注入後のレジスト
膜厚の減少量を比較的小さく抑制できる。
【0024】2)被エッチング層としてTiN薄膜、A
l合金膜、Ti/TiN積層薄膜からなる金属配線層を
用いたが、TiやTiNはいわゆるバリヤメタル及びキ
ャップメタルとして機能させるためのものであり、Al
合金膜単体であってもよく、また、シリコン基板のよう
な半導体層やシリコン酸化膜のような絶縁層であっても
よい。
【0025】3)エッチング法として、プラズマRIE
法を用いたが、ECRプラズマエッチング、ヘリコン波
プラズマエッチング、ICPプラズマエッチングなどの
各種プラズマ源を用いたエッチング法、不活性ガスを用
いたスパッタエッチング法、反応性ガス(例えばCCl
4、SF6)を用いた反応性イオンビームエッチング法
(RIBE、反応性イオンミリングとも呼ばれる)を行
っても同様の効果を得ることができる。
【0026】
【発明の効果】本発明のエッチング方法にあっては、マ
スクとしてのフォトレジストにイオンを導入することに
よって、レジストが硬化し、対レジスト選択比が高まる
ので、簡単な工程でレジストの薄膜化が可能となり、微
細加工性能が向上する。特に、イオンを、フォトレジス
トに対し、イオン注入法により150KeV以下の加速
エネルギーで注入したり、イオンとして、燐イオン(P
+)、ヒ素イオン(As+)、ホウ素イオン(B+)、フ
ッ素イオン(F+)、アルゴンイオン(Ar+)を用いた
りすることで、対レジスト選択比が実質的にさらに高く
なる。
【0027】更に、イオンの注入量を、0.5×1015
cm-2以上とすることにより、対レジスト選択比を飛躍
的に増加させることができる。また、アルミニウム等の
金属層は、一般に対レジスト選択比が低いが、以上のエ
ッチング方法を行うことにより、対レジスト選択比が高
くなって、エッチングが制御しやすくなる。
【0028】特に、パターニングしたフォトレジストに
対し、燐イオン(P+)やアルゴンイオン(Ar+)を、
0.5×1015cm-2以上の注入量で注入した後、前記
フォトレジストをマスクとして金属層をエッチングする
と、対レジスト選択比が高く、エッチングが非常に制御
しやすくなる。
【図面の簡単な説明】
【図1】本発明の実施例におけるエッチングプロセスを
示す工程断面図である。
【図2】本発明の実施例におけるエッチングプロセスを
示す工程断面図である。
【図3】本発明の実施例におけるエッチングプロセスを
示す工程断面図である。
【図4】本発明の実施例におけるエッチングプロセスを
示す工程断面図である。
【図5】本発明の実施例におけるエッチングプロセスを
示す工程断面図である。
【図6】燐イオンドーズ量と対レジスト選択比との関係
を示すグラフである。
【図7】燐イオンドーズ量とエッチングレートとの関係
を示すグラフである。
【図8】燐イオンを注入したフォトレジストのラマンス
ペクトルを示す図である。
【図9】燐イオンを注入したフォトレジストにおけるド
ーズ量とスパッタリングレートとの関係を示すグラフで
ある。
【図10】燐イオンを注入したフォトレジストにおける
ドーズ量とレジスト膜厚との関係を示すグラフである。
【図11】異なるイオン種における対レジスト選択比を
示すグラフである。
【符号の説明】
1 シリコン基板(基板) 4 Al合金膜 6 金属配線層 7 フォトレジスト
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G03F 7/40 521 H01L 21/027

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 イオンが導入されたフォトレジストをマ
    スクとして、マスク下の層をエッチングするエッチング
    方法。
  2. 【請求項2】 前記イオンとして、燐イオン(P+)、
    ヒ素イオン(As+)、ホウ素イオン(B+)、フッ素イ
    オン(F+)及びアルゴンイオン(Ar+)のうち1種以
    上を用いることを特徴とした請求項1に記載のエッチン
    グ方法。
  3. 【請求項3】 前記イオンのドーズ量を、0.5×10
    15cm-2以上としたことを特徴とする請求項2に記載の
    エッチング方法。
  4. 【請求項4】 前記イオンを、前記フォトレジストに対
    し、イオン注入法により150KeV以下の加速エネル
    ギーで注入することを特徴とした請求項3に記載のエッ
    チング方法。
  5. 【請求項5】 請求項1乃至4のいずれか1項に記載の
    エッチング方法により、アルミニウム等の金属層をエッ
    チングすることを特徴とした半導体装置の製造方法。
  6. 【請求項6】 アルミニウム等の金属層の上に、フォト
    レジストをパターニングし、このフォトレジストに対
    し、燐イオン(P+)及びアルゴンイオン(Ar+)の少
    なくとも一方のイオンを、0.5×1015cm-2以上の
    ドーズ量で注入した後、前記フォトレジストをマスクと
    して前記金属層をエッチングすることを特徴とした半導
    体装置の製造方法。
  7. 【請求項7】 前記イオンを、前記フォトレジストに対
    し、150KeV以下の加速エネルギーで注入すること
    を特徴とした請求項6に記載の半導体装置の製造方法。
JP20347395A 1994-09-30 1995-08-09 エッチング方法及び半導体装置の製造方法 Pending JPH08153714A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20347395A JPH08153714A (ja) 1994-09-30 1995-08-09 エッチング方法及び半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-237502 1994-09-30
JP23750294 1994-09-30
JP20347395A JPH08153714A (ja) 1994-09-30 1995-08-09 エッチング方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH08153714A true JPH08153714A (ja) 1996-06-11

Family

ID=26513938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20347395A Pending JPH08153714A (ja) 1994-09-30 1995-08-09 エッチング方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH08153714A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994225A (en) * 1996-09-10 1999-11-30 United Microelectronics Corp. Method of etching metal with increased etching selectivity
US6200903B1 (en) * 1998-12-29 2001-03-13 Samsung Electronics, Co., Ltd. Method of manufacturing semiconductor devices
KR100338940B1 (ko) * 1999-11-18 2002-05-31 박종섭 반도체 장치의 콘택홀 형성방법
US6518196B2 (en) 2001-04-27 2003-02-11 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device
WO2003083889A1 (fr) * 2002-04-02 2003-10-09 Sony Corporation Procede de modelage de couche de materiau en pate en couches epaisses, procede de fabrication de dispositif d'emission electronique de champ a cathode froide, et procede de fabrication d'ecran d'emission electronique de champ a cathode froide
KR100422958B1 (ko) * 1996-12-31 2004-06-11 주식회사 하이닉스반도체 아르곤이온주입처리를통한미세패턴형성방법
KR100472029B1 (ko) * 2002-05-07 2005-03-08 동부아남반도체 주식회사 포토레지스트의 선택비 제어방법
JP2007310086A (ja) * 2006-05-17 2007-11-29 Toshiba Corp 半導体装置製造におけるパターン形成方法
JP5142236B1 (ja) * 2011-11-15 2013-02-13 エルシード株式会社 エッチング方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994225A (en) * 1996-09-10 1999-11-30 United Microelectronics Corp. Method of etching metal with increased etching selectivity
KR100422958B1 (ko) * 1996-12-31 2004-06-11 주식회사 하이닉스반도체 아르곤이온주입처리를통한미세패턴형성방법
US6200903B1 (en) * 1998-12-29 2001-03-13 Samsung Electronics, Co., Ltd. Method of manufacturing semiconductor devices
KR100338940B1 (ko) * 1999-11-18 2002-05-31 박종섭 반도체 장치의 콘택홀 형성방법
US6518196B2 (en) 2001-04-27 2003-02-11 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device
WO2003083889A1 (fr) * 2002-04-02 2003-10-09 Sony Corporation Procede de modelage de couche de materiau en pate en couches epaisses, procede de fabrication de dispositif d'emission electronique de champ a cathode froide, et procede de fabrication d'ecran d'emission electronique de champ a cathode froide
US7297469B2 (en) 2002-04-02 2007-11-20 Sony Corporation Method of patterning a thick-film paste material layer, method of manufacturing cold- cathode field emission device, and method of manufacturing a cold-cathode field emission display
KR100472029B1 (ko) * 2002-05-07 2005-03-08 동부아남반도체 주식회사 포토레지스트의 선택비 제어방법
JP2007310086A (ja) * 2006-05-17 2007-11-29 Toshiba Corp 半導体装置製造におけるパターン形成方法
JP5142236B1 (ja) * 2011-11-15 2013-02-13 エルシード株式会社 エッチング方法

Similar Documents

Publication Publication Date Title
US5369053A (en) Method for patterning aluminum metallizations
JPH09279367A (ja) Alテーパドライエッチング方法
JP3209169B2 (ja) ゲート電極の形成方法
JP2000091318A (ja) 半導体装置の製造方法
JPH08153714A (ja) エッチング方法及び半導体装置の製造方法
JP3511802B2 (ja) 金属配線の形成方法
JP3248072B2 (ja) 酸化膜エッチング方法
US6271154B1 (en) Methods for treating a deep-UV resist mask prior to gate formation etch to improve gate profile
US6461968B1 (en) Method for fabricating a semiconductor device
JP3279016B2 (ja) ドライエッチング方法
JP3235549B2 (ja) 導電層形成法
JPH03174724A (ja) パターン形成方法
JPH11102899A (ja) 半導体装置の製造方法
JPH07321091A (ja) エッチング方法及び配線形成方法
JPH07263406A (ja) 半導体装置の製造方法
JPH0758084A (ja) 半導体装置の製造方法
JP2708018B2 (ja) コンタクトホール形成方法
JP3185408B2 (ja) ドライエッチング方法
JP2550495B2 (ja) 半導体装置の製造方法
JP4792666B2 (ja) ステンシルマスク、その製造方法及び露光方法
JPH09181077A (ja) 半導体装置およびその製造方法
JP2643584B2 (ja) 半導体装置の製造方法
JP2708019B2 (ja) コンタクトホール形成方法
JPH03201529A (ja) 半導体装置の製造方法
JPH11233527A (ja) 半導体装置及びその製造方法