JPH08148477A - Semiconductor etching device - Google Patents
Semiconductor etching deviceInfo
- Publication number
- JPH08148477A JPH08148477A JP30990294A JP30990294A JPH08148477A JP H08148477 A JPH08148477 A JP H08148477A JP 30990294 A JP30990294 A JP 30990294A JP 30990294 A JP30990294 A JP 30990294A JP H08148477 A JPH08148477 A JP H08148477A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- etching
- protective film
- clamp member
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体エッチング装置、
特にドライエッチング工程で半導体ウェハを電極板に接
触させて固定するためのクランプ部材の構成に関する。BACKGROUND OF THE INVENTION The present invention relates to a semiconductor etching apparatus,
In particular, the present invention relates to a structure of a clamp member for contacting and fixing a semiconductor wafer to an electrode plate in a dry etching process.
【０００２】[0002]
【従来の技術】半導体製造プロセスの一つに、ドライエ
ッチング工程があり、このドライエッチング工程では、
半導体ウェハがクランプ部材により固定された状態で、
例えばコンタクトホール等の形成が行われる。図５に
は、プロセスチャンバー内においてクランプされた半導
体ウェハが示されており、図（Ａ）は上面から見た図、
図（Ｂ）は図（Ａ）のII−II線断面図である。図示され
るように、下部電極板（アノード側）１の上にウェハ
（Ｓｉ）２が載置されており、この状態でドーナツ状の
クランプ部材３によってウェハ２の外周部が上面から固
定される。2. Description of the Related Art A semiconductor manufacturing process includes a dry etching process. In this dry etching process,
With the semiconductor wafer fixed by the clamp member,
For example, a contact hole or the like is formed. FIG. 5 shows a semiconductor wafer clamped in a process chamber, FIG. 5 (A) is a top view,
FIG. 6B is a sectional view taken along line II-II of FIG. As shown in the figure, a wafer (Si) 2 is placed on a lower electrode plate (anode side) 1, and in this state the outer peripheral portion of the wafer 2 is fixed from the upper surface by a donut-shaped clamp member 3. .
【０００３】そして、プロセスチェンバー内に所定のガ
スを供給しながら、上記ウェハ２の上方へ配置されたカ
ソード（不図示）と上記下部電極板１により高周波（Ｒ
Ｆ）を与えることによって、プラズマ放電を生じさせる
ことができ、これによってドライエッチングが行われ
る。また、このドライエッチング工程後には、アルミニ
ウムパターンが形成され、その後に保護膜（絶縁膜）を
形成する工程が設定されており、この保護膜形成工程で
はプラズマＣＶＤ（Chemical Vapor Deposition）法に
より、ウェハ２のエッチング処理部分に保護膜が形成さ
れる。While supplying a predetermined gas into the process chamber, a high frequency (R) is generated by the cathode (not shown) arranged above the wafer 2 and the lower electrode plate 1.
By applying F), a plasma discharge can be generated, whereby dry etching is performed. After the dry etching step, an aluminum pattern is formed, and then a step of forming a protective film (insulating film) is set. In this protective film forming step, a wafer is formed by plasma CVD (Chemical Vapor Deposition) method. A protective film is formed on the etching-processed portion of 2.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、上記の
ドライエッチング工程では、ドーナツ形状のクランプ部
材３の開口部により露出する半導体ウェハ２の上面にし
か、エッチングができないことから、エッチング処理前
に形成した絶縁膜（ＳｉＯ2 ）が外周部から裏面に渡っ
て残り、アルミニウムパターン形成後の保護膜形成工程
ではこの絶縁膜の存在により、保護膜の形成効率が低下
するという問題があった。即ち、図６には、エッチング
処理後で、回路パターンが形成されたウェハ２の構成が
示されており、図示されるように、シリコン基板４の上
面にコンタクトホール等のためのエッチング処理が施さ
れるが、外周部から裏面にはＳｉＯ2 の絶縁膜５が残る
ことになる。なお、この後に、図示のようなアルミニウ
ムパターン６が形成される。However, in the above-mentioned dry etching step, since the etching can be performed only on the upper surface of the semiconductor wafer 2 exposed by the opening of the donut-shaped clamp member 3, it is formed before the etching process. The insulating film (SiO 2 ) remains from the outer peripheral portion to the back surface, and there is a problem that the efficiency of forming the protective film is lowered due to the presence of the insulating film in the protective film forming step after forming the aluminum pattern. That is, FIG. 6 shows the structure of the wafer 2 on which the circuit pattern is formed after the etching treatment. As shown in the drawing, the etching treatment for contact holes and the like is performed on the upper surface of the silicon substrate 4. However, the SiO 2 insulating film 5 remains from the outer peripheral portion to the back surface. After that, the aluminum pattern 6 as shown in the drawing is formed.
【０００５】図７には、半導体製造プロセスにおける上
記保護膜形成工程の装置構成が示されており、図示され
るように、この工程では、導電性の仕切板７の両面にウ
ェハ２が配置され、このウェハ２は電極ピン８で支持さ
れる。そして、この仕切板７には一つおきに同一の極性
となるように結線され、高周波電源９から高周波を印加
してプラズマＣＶＤが行われることになり、上記電極ピ
ン８は高周波供給の役目をする。FIG. 7 shows an apparatus configuration of the protective film forming step in the semiconductor manufacturing process. As shown in the figure, in this step, the wafers 2 are arranged on both surfaces of the conductive partition plate 7. The wafer 2 is supported by the electrode pins 8. Then, every other partition plate 7 is connected so as to have the same polarity, and high-frequency power is applied from the high-frequency power source 9 to perform plasma CVD. The electrode pins 8 serve to supply high-frequency waves. To do.
【０００６】しかし、図６に示されるように、この電極
ピン８はウェハ２の外周側面に当接されることになり、
この外周に残されている絶縁膜５の存在により高周波供
給が効率よく行われず、形成される保護膜の膜厚にバラ
ツキが発生するという問題があった。このため、従来で
はエッチング処理後に上記ウェハ２の裏面の絶縁膜を除
去し、高周波を裏面を介して与えるようにすることも行
われているが、これでは裏面の絶縁膜を除去するエッチ
ング前工程が更に必要となり、製造プロセス工程の簡略
化ができない。However, as shown in FIG. 6, the electrode pin 8 comes into contact with the outer peripheral side surface of the wafer 2,
Due to the existence of the insulating film 5 left on the outer periphery, high-frequency supply is not efficiently performed, and there is a problem in that the film thickness of the protective film formed varies. For this reason, conventionally, the insulating film on the back surface of the wafer 2 is removed after the etching process so that a high frequency is applied through the back surface. However, this is a pre-etching step for removing the insulating film on the back surface. However, the manufacturing process steps cannot be simplified.
【０００７】本発明は上記問題点を解決するためになさ
れたものであり、その目的は、不要な絶縁膜を除去する
ためのエッチング工程を追加することなく、保護膜形成
工程において均一な膜厚の保護膜を形成できる半導体エ
ッチング装置を提供することにある。The present invention has been made to solve the above problems, and an object thereof is to provide a uniform film thickness in the protective film forming step without adding an etching step for removing an unnecessary insulating film. It is an object of the present invention to provide a semiconductor etching apparatus capable of forming a protective film.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するため
に、本発明は、一方の電極板に接触配置された半導体ウ
ェハの外周をクランプ部材で固定する半導体エッチング
装置において、エッチング処理後の保護膜形成工程で電
極部（電極ピン等）が当接される半導体ウェハの外周端
部と上記クランプ部材の端部との間に所定の隙間が設定
されるように、クランプ部材に部分的に切欠きを設け、
この切欠きから上記半導体ウェハの外周部分をエッチン
グするようにしたことを特徴とする。第２請求項の発明
は、上記切欠きにより設定される半導体ウェハ外周の端
部とクランプ部材端部との間の隙間を、０．５ｍｍ以下
としたことを特徴とする。In order to achieve the above object, the present invention provides a semiconductor etching apparatus for fixing the outer periphery of a semiconductor wafer, which is placed in contact with one of the electrode plates, with a clamp member. The clamp member is partially cut so that a predetermined gap is set between the outer peripheral edge of the semiconductor wafer with which the electrode portion (electrode pin, etc.) abuts in the film forming step and the end portion of the clamp member. Make a notch,
The outer peripheral portion of the semiconductor wafer is etched from this notch. The invention according to the second aspect is characterized in that the gap between the end of the outer periphery of the semiconductor wafer and the end of the clamp member set by the notch is 0.5 mm or less.
【０００９】[0009]
【作用】上記の構成によれば、半導体ウェハ外周の端部
とクランプ部材端部との隙間が０．５ｍｍ以下となるよ
うに、切欠きがドーナツ形状クランプ部材の開口部に、
例えば２箇所形成される。この切欠きの幅は、保護膜形
成工程で用いられる電極ピンの直径が２ｍｍ程度である
から、２ｍｍ以上とされる。この切欠きによれば、プラ
ズマエッチングの効果が半導体ウェハの外周部分、即ち
上面から側面まで及び、この部分の不要な絶縁膜が除去
されることになる。従って、保護膜形成工程では、半導
体ウェハのエッチングされた外周側面の基板（シリコ
ン）に電極ピンが接触することになり、高周波供給が効
率よく行われる結果、均一な保護膜が形成できることに
なる。According to the above structure, the notch is formed in the opening of the donut-shaped clamp member so that the gap between the end of the outer periphery of the semiconductor wafer and the end of the clamp member is 0.5 mm or less.
For example, it is formed at two places. The width of the notch is set to 2 mm or more because the diameter of the electrode pin used in the protective film forming step is about 2 mm. According to the notch, the effect of plasma etching extends to the outer peripheral portion of the semiconductor wafer, that is, from the upper surface to the side surface, and the unnecessary insulating film in this portion is removed. Therefore, in the protective film forming step, the electrode pins come into contact with the substrate (silicon) on the etched outer peripheral side surface of the semiconductor wafer, and high-frequency supply is efficiently performed, so that a uniform protective film can be formed.
【００１０】更に、上記の隙間を０．５ｍｍ以下とした
場合は、エッチング工程で半導体ウェハを載置する電極
板（アノード）とクランプ部材の表面が保護できるとい
う利点がある。即ち、この隙間を０．５ｍｍ以上に設定
すると、切欠きからのプラズマ放電（プラズマ流）がウ
ェハの下側まで及び、この異常放電が電極板とクランプ
部材のアルマイト層（表面層）に影響を与え、最終的に
はエッチング効果によってアルマイト層が削れてしまう
ことが判明した。そこで、実験の結果、隙間を０．５ｍ
ｍ以下に、好ましくは０．２〜０．４ｍｍ程度に設定す
ることによって、プラズマエッチング効果をウェハ側面
までに限定できることを確認したものであり、これによ
って電極板及びクランプ部材の表面の保護が図れること
になる。Further, if the gap is 0.5 mm or less, there is an advantage that the surface of the electrode plate (anode) on which the semiconductor wafer is mounted and the surface of the clamp member can be protected in the etching process. That is, when this gap is set to 0.5 mm or more, plasma discharge (plasma flow) from the notch extends to the lower side of the wafer, and this abnormal discharge affects the alumite layer (surface layer) of the electrode plate and the clamp member. It was found that the alumite layer was scraped by the etching effect in the end. Therefore, as a result of the experiment, the gap is 0.5 m.
It has been confirmed that the plasma etching effect can be limited to the side surface of the wafer by setting m or less, preferably about 0.2 to 0.4 mm, whereby the surface of the electrode plate and the clamp member can be protected. It will be.
【００１１】[0011]
【実施例】図１には、実施例に係る半導体エッチング装
置のクランプ状態の上面図が示され、図２にはチェンバ
ー内の概略構成（図１のＩ−Ｉ断面図）が示されてい
る。まず、図２において、アノードの電極板１０はその
上に半導体ウェハ１２を載置するように構成され、この
電極板１０の上部に図１に示されるドーナツ形状のクラ
ンプ部材１３が配置される。このクランプ部材１３は、
電極板１０に形成された貫通孔内を上下動する支持棒１
４に支持されており、この支持棒１４を介して上下動す
るクランプ部材１３の爪部１５により、上記ウェハ１２
は電極板１０に固定される。また、このウェハ１２の上
方にカソード電極１６が配置されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a top view of a clamped state of a semiconductor etching apparatus according to an embodiment, and FIG. 2 shows a schematic configuration inside a chamber (a sectional view taken along the line II of FIG. 1). . First, in FIG. 2, the anode electrode plate 10 is constructed so that the semiconductor wafer 12 is placed thereon, and the donut-shaped clamp member 13 shown in FIG. 1 is arranged on the electrode plate 10. This clamp member 13 is
A support rod 1 that moves up and down in a through hole formed in the electrode plate 10.
The wafer 12 is supported by the claw portion 15 of the clamp member 13 that is vertically supported by the support rod 14.
Are fixed to the electrode plate 10. Further, a cathode electrode 16 is arranged above the wafer 12.
【００１２】そして、図１に示されるように、上記クラ
ンプ部材１３の内周側の爪部１５に切欠き１８が２箇所
（当該数は任意）設けられる。この切欠き１８の幅Ｄ
は、上述した保護膜形成工程で用いられる電極ピン８の
直径（例えば２ｍｍ程度）以上に設定される。また、図
３に示されるように、実施例では切欠き１８におけるク
ランプ部材１３の端部とウェハ１２の端部との隙間ｔ
を、０．２〜０．４ｍｍの範囲で設定しており、これに
よってエッチング効果が電極板１０及びクランプ部材１
３まで及ぶことがないようにしている。Then, as shown in FIG. 1, two notches 18 (the number of which is arbitrary) are provided in the claw portion 15 on the inner peripheral side of the clamp member 13. The width D of this notch 18
Is set to be equal to or larger than the diameter (for example, about 2 mm) of the electrode pin 8 used in the protective film forming step described above. Further, as shown in FIG. 3, in the embodiment, the gap t between the end of the clamp member 13 and the end of the wafer 12 in the notch 18 is formed.
Is set in the range of 0.2 to 0.4 mm, whereby the etching effect is improved by the electrode plate 10 and the clamp member 1.
I try not to reach three.
【００１３】このような構成のエッチング装置におい
て、実施例では次のような条件でドライエッチング処理
を実施した。 高周波（ＲＦ）パワー … ３３０Ｗ、 真空度 … ２．０±０．２ torr アノード−カソード間ギャップ … １０ｍｍ ガス流通 Ａｒ … ５００ SCCM ＣＨＦ3 … ４０ SCCM ＣＦ4 … ４０ SCCMIn the etching apparatus having such a structure, the dry etching process was carried out under the following conditions in the embodiment. High frequency (RF) power: 330 W, degree of vacuum: 2.0 ± 0.2 torr Anode-cathode gap: 10 mm Gas flow Ar: 500 SCCM CHF3: 40 SCCM CF4: 40 SCCM
【００１４】図４には、上記条件によるエッチング処理
の結果（図１のＩ−Ｉ断面図）が示されており、図
（Ａ）は処理前の状態であり、ウェハ１２のシリコン基
板２０の表面に絶縁膜（ＳｉＯ2 ）２１が形成されてい
る。このウェハ１２に対し、エッチング処理を施すと、
図（Ｂ）に示されるように、上面にコンタクトホール２
２が形成されると共に、切欠き１８の存在により隙間ｔ
（図３）からプラズマ放電がウェハ１２の側面まで及ぶ
ことになるので、図示のウェハ１２の側面部１００では
上面側から側面まで絶縁膜２１が削られる。FIG. 4 shows a result of the etching process under the above conditions (a sectional view taken along the line I--I of FIG. 1). FIG. 4A shows a state before the process and shows the silicon substrate 20 of the wafer 12. An insulating film (SiO 2 ) 21 is formed on the surface. When this wafer 12 is subjected to etching processing,
As shown in FIG. 2B, the contact hole 2 is formed on the upper surface.
2 is formed and the presence of the notch 18 causes a gap t.
Since the plasma discharge extends from (FIG. 3) to the side surface of the wafer 12, the insulating film 21 is removed from the upper surface side to the side surface in the side surface portion 100 of the illustrated wafer 12.
【００１５】従って、次の工程である保護膜形成工程
（図７）では、電極ピン８をクランプ部材１３の側面部
１００に当接することができ、これによって高周波の供
給が効率よく行われ、均一な保護膜（絶縁膜）をウェハ
１２上の処理面（アルミニウムパターン面）に付すこと
が可能となる。このようにして、実施例のドライエッチ
ング工程では、目的であるコンタクトホールの形成をす
るだけでなく、次の保護膜形成工程のためのエッチング
前処理を同時に行うことができ、これによって製造プロ
セスの簡略化を図ることが可能となる。Therefore, in the next step of forming the protective film (FIG. 7), the electrode pin 8 can be brought into contact with the side surface portion 100 of the clamp member 13, whereby the high frequency power can be efficiently supplied and uniform. It is possible to attach a different protective film (insulating film) to the processing surface (aluminum pattern surface) on the wafer 12. In this way, in the dry etching process of the embodiment, not only the target contact hole is formed, but also the etching pretreatment for the next protective film forming process can be performed at the same time. It is possible to achieve simplification.
【００１６】上記実施例において、切欠き１８における
図３の隙間ｔを０．２〜０．４ｍｍとしたが、この隙間
ｔはドライエッチングの条件によって多少相違し、この
条件によって適宜選択することになるが、これは０．５
ｍｍ以下とすることが好ましい。上述したように、隙間
ｔを０．５ｍｍより大きくすると、プラズマ放電がウェ
ハ１２の下側の電極板１０の側面及びクランプ部材１３
の側面にまで及び、これらの部材の表面のアルマイト層
に損傷を与える。従って、上記プラズマ放電がウェハ１
２の側面部に及ぶ程度の隙間ｔ、即ち０．５ｍｍ以下と
すれば、電極板１０及びクランプ部材１３の表面層の損
傷、削れが防止される。In the above embodiment, the gap t in FIG. 3 in the notch 18 is set to 0.2 to 0.4 mm. However, this gap t is slightly different depending on the dry etching condition, and it should be properly selected depending on this condition. But this is 0.5
It is preferable to set it to mm or less. As described above, when the gap t is larger than 0.5 mm, the plasma discharge causes the side surface of the electrode plate 10 on the lower side of the wafer 12 and the clamp member 13.
To the side surface of the aluminum alloy and damage the alumite layer on the surface of these members. Therefore, the above-mentioned plasma discharge
By setting the gap t to the extent that it extends to the side surface portion of 2, that is, 0.5 mm or less, damage and scraping of the surface layers of the electrode plate 10 and the clamp member 13 are prevented.
【００１７】上記実施例では、コンタクトホールを形成
する場合について説明したが、ドライエッチング工程で
他の回路パターンを形成する場合にも同様に適用するこ
とができる。In the above embodiment, the case of forming the contact hole has been described, but the same can be applied to the case of forming another circuit pattern in the dry etching process.
【００１８】[0018]
【発明の効果】以上説明したように、第１請求項の発明
によれば、クランプ部材に、半導体ウェハの外周端部と
クランプ部材端部との間に所定の隙間が設定される切欠
きを設け、エッチング処理後の保護膜形成工程で電極部
が当接されるウェハの外周部分をエッチングするように
したので、後の保護膜形成工程において均一な保護膜の
形成が可能となる。しかも、この外周部分のエッチング
工程は保護膜形成工程の前処理工程となるが、この前処
理工程がコンタクトホールのエッチング工程と同時に行
えることになり、製造プロセスの簡略化が図れるという
利点がある。As described above, according to the first aspect of the invention, the clamp member has the notch in which a predetermined gap is set between the outer peripheral edge of the semiconductor wafer and the clamp member edge. Since the outer peripheral portion of the wafer with which the electrode portion is brought into contact is etched in the protective film forming step after the provision and etching processing, a uniform protective film can be formed in the subsequent protective film forming step. Moreover, although the etching process of the outer peripheral portion is a pretreatment process of the protective film forming process, this pretreatment process can be performed at the same time as the contact hole etching process, and there is an advantage that the manufacturing process can be simplified.
【００１９】第２請求項の発明は、上記切欠きにより設
定される半導体ウェハの外周端部とクランプ部材端部と
の間の隙間を、０．５ｍｍ以下としたので、電極板及び
クランプ部材の表面層の損傷、削れを防止することが可
能となる。According to the second aspect of the present invention, the gap between the outer peripheral edge of the semiconductor wafer and the clamp member edge, which is set by the notch, is 0.5 mm or less. It is possible to prevent damage and scraping of the surface layer.
【図１】本発明の実施例に係る半導体エッチング装置の
クランプ部材を示す上面図である。FIG. 1 is a top view showing a clamp member of a semiconductor etching apparatus according to an embodiment of the present invention.
【図２】実施例の装置の概略構成を示す図１のＩ−Ｉ線
断面の側面図である。FIG. 2 is a side view of a cross section taken along line I-I of FIG. 1 showing a schematic configuration of an apparatus of an example.
【図３】切欠き部の構成を示す断面図である。FIG. 3 is a cross-sectional view showing a configuration of a cutout portion.
【図４】半導体ウェハのエッチング処理前の状態［図
（Ａ）］及びエッチング処理後の状態［図（Ｂ）］を示
す断面図である。FIG. 4 is a cross-sectional view showing a state of a semiconductor wafer before an etching process [FIG. (A)] and a state after an etching process [FIG.
【図５】従来のクランプ部材の構成を示す図で、図
（Ａ）は上面図、図（Ｂ）は図（Ａ）のII−II線断面図
である。5A and 5B are diagrams showing a configuration of a conventional clamp member, in which FIG. 5A is a top view and FIG. 5B is a sectional view taken along line II-II of FIG.
【図６】従来のウェハのエッチング処理後にアルミニウ
ムパターンを形成した状態を示す断面図である。FIG. 6 is a cross-sectional view showing a state in which an aluminum pattern is formed after a conventional wafer etching process.
【図７】保護膜形成工程の装置構成を示す図である。FIG. 7 is a diagram showing an apparatus configuration in a protective film forming step.
１，１０ … 電極板（アノード）、 ２，１２ … 半導体ウェハ、 ３，１３ … クランプ部材、 ８ … 電極ピン、 １６ … カソード、 １８ … 切欠き。 1, 10 ... Electrode plate (anode), 2, 12 ... Semiconductor wafer, 3, 13 ... Clamping member, 8 ... Electrode pin, 16 ... Cathode, 18 ... Notch.
Claims (2)
外周部をクランプ部材で固定する半導体エッチング装置
において、エッチング処理後の保護膜形成工程で電極部
が当接される半導体ウェハの外周端部と上記クランプ部
材の端部との間に所定の隙間が設定されるように、クラ
ンプ部材に部分的に切欠きを設け、この切欠きから上記
半導体ウェハの外周部分をエッチングするようにしたこ
とを特徴とする半導体エッチング装置。1. A semiconductor etching apparatus for fixing a peripheral portion of a semiconductor wafer, which is placed in contact with an electrode plate, with a clamp member, wherein a peripheral edge portion of the semiconductor wafer is in contact with the electrode portion in a protective film forming step after the etching treatment. So that a predetermined gap is set between the clamp member and the end of the clamp member, the clamp member is partially provided with a notch, and the outer peripheral portion of the semiconductor wafer is etched from the notch. Characteristic semiconductor etching equipment.
ハ外周部分とクランプ部材端部との間の隙間を、０．５
ｍｍ以下としたことを特徴とする上記第１請求項記載の
半導体エッチング装置。2. The gap between the outer peripheral portion of the semiconductor wafer and the end of the clamp member, which is set by the notch, is 0.5.
The semiconductor etching apparatus according to claim 1, wherein the etching depth is not more than mm.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30990294A JPH08148477A (en) | 1994-11-18 | 1994-11-18 | Semiconductor etching device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30990294A JPH08148477A (en) | 1994-11-18 | 1994-11-18 | Semiconductor etching device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08148477A true JPH08148477A (en) | 1996-06-07 |
Family
ID=17998712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30990294A Pending JPH08148477A (en) | 1994-11-18 | 1994-11-18 | Semiconductor etching device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08148477A (en) |
-
1994
- 1994-11-18 JP JP30990294A patent/JPH08148477A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7662723B2 (en) | Methods and apparatus for in-situ substrate processing | |
| KR100893956B1 (en) | Focus ring for semiconductor treatment and plasma treatment device | |
| KR0151769B1 (en) | Plasma etching apparatus | |
| US6558505B2 (en) | Method and apparatus for processing semiconductor substrates | |
| KR940011662A (en) | Anisotropic Etching Method and Apparatus | |
| KR19980042080A (en) | Improved Local Morphological Structure of Electrostatic Chuck and Manufacturing Method Thereof | |
| US20050269294A1 (en) | Etching method | |
| JPH05114583A (en) | Dry etching device | |
| US6889697B2 (en) | Post etching treatment process for high density oxide etcher | |
| US6165276A (en) | Apparatus for preventing plasma etching of a wafer clamp in semiconductor fabrication processes | |
| JPH07335570A (en) | Control method of substrate temperature in plasma treatment | |
| JPH0922934A (en) | Device and method to concentrate plasma on substrate during processing | |
| JP3362093B2 (en) | How to remove etching damage | |
| JP4602528B2 (en) | Plasma processing equipment | |
| JPH11330047A (en) | Etching apparatus and method thereof | |
| KR100255088B1 (en) | Apparatus for treating plasma | |
| JPH08148477A (en) | Semiconductor etching device | |
| JP3251762B2 (en) | Method of forming joint and method of joining members of processing apparatus | |
| JPS58102521A (en) | Manufacture of semiconductor device | |
| JPH08293488A (en) | Plasma processing device | |
| JPH08107139A (en) | Insulating ring member and semiconductor manufacturing device provided therewith | |
| KR19980034188A (en) | Lower electrode plate of semiconductor etching equipment | |
| JP3360588B2 (en) | Parallel plate type dry etcher | |
| KR100234542B1 (en) | Process for forming semiconductor device | |
| JP3214182B2 (en) | Film forming equipment |