JPH08147883A - Signal processor - Google Patents

Abstract

PURPOSE: To provide a signal processor which produces no time delay at the time of decoding compressed data and thereby allows the use of a compression method of high compressibility. CONSTITUTION: At the time of receiving the address instruction of a program searching address (or timing on the track), the calculator 10 finishes decode processing of the corresponding block in advance and store it into a temporary RAM 8. When the decode processing succeeding to the block is ready, the data stored in the temporary RAM 8 is outputted and decode processing of the succeeding blocks is continued to output the decoded data successively. Through this, an instruction to start replay allows to perform immediate sound reproduction.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】この発明は、高効率データ圧縮を
採用したレコーダ等に用いて好適な信号処理装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal processing apparatus suitable for use in a recorder or the like which employs highly efficient data compression.

【０００２】[0002]

【従来の技術】従来より、デジタルデータを記録する際
には、その記憶容量を小さくするために、各種のデジタ
ルデータ圧縮技術が用いられてきた。ここでは、代表的
な例として、帯域分割符号化（ＳＢＣ；サブバンドコー
ディング）および適応変換符号化（ＡＴＣ）について説
明する。帯域分割符号化による圧縮法では、アナログ波
形を帯域通過フィルタ（ＢＰＦ；Band Pass Filter）群
によって帯域分割して符号化する。さらに、帯域分割さ
れた信号に、その重要さに応じて適切なビット数を割当
て、該割当てられたビット数で量子化する。すなわち、
この方式では、これまでの圧縮法のように単に波形の統
計的な特性を考慮して圧縮するのではなく、信号を受け
取る人間の知覚処理過程に整合するようにして圧縮する
ようになっている。2. Description of the Related Art Conventionally, when recording digital data, various digital data compression techniques have been used to reduce the storage capacity. Here, as a typical example, band division coding (SBC; subband coding) and adaptive transform coding (ATC) will be described. In the compression method by band division coding, an analog waveform is band-divided by a band pass filter (BPF; Band Pass Filter) group and coded. Further, an appropriate number of bits is assigned to the band-divided signal according to its importance, and quantization is performed with the assigned number of bits. That is,
In this method, the compression is not performed simply by considering the statistical characteristics of the waveform as in the conventional compression methods, but is performed so as to match the perceptual processing process of the person who receives the signal. .

【０００３】また、適応変換符号化による圧縮法では、
アナログ波形を所定の区間毎に直交変換（例えば、フー
リエ変換によるスペクトル変換）し、その変換係数を適
応符号化する。ここで、適応符号化とは量子化間隔を適
宜、状況に応じて変化させながら量子化することであ
る。Further, in the compression method by adaptive transform coding,
The analog waveform is subjected to orthogonal transform (for example, spectrum transform by Fourier transform) for each predetermined section, and the transform coefficient is adaptively encoded. Here, the adaptive coding is to quantize while appropriately changing the quantization interval according to the situation.

【０００４】[0004]

【発明が解決しようとする課題】ところで、上述した圧
縮技術を、例えば、マルチトラックのレコーダに適用し
て、性能／価格比を上げようとすると、十分な圧縮性能
は得られるが、再生時の圧縮データのデコードの際に時
間遅れを生じるという問題がある。すなわち、マルチト
ラック・レコーダでは、例えば、予め圧縮記録しておい
た信号に同期させて、後から別のトラックに他の信号を
記録するという作業が行なわれる。この時、予め圧縮記
録しておいた信号を再生するのであるが、再生するため
のデータ処理に時間がかかるため、頭出しにおいて直ち
に再生音が出てこないという問題を生じる。特に、上述
した技術では、ＦＦＴ等のブロックデータ処理が含まれ
ており、これが聴感上無視できないほどの再生時の立上
がり遅れを生ずる。By the way, if the above-mentioned compression technique is applied to, for example, a multi-track recorder to increase the performance / price ratio, sufficient compression performance can be obtained, but There is a problem that a time delay occurs when decoding compressed data. That is, in a multi-track recorder, for example, an operation of later recording another signal on another track in synchronization with a signal that has been compressed and recorded in advance is performed. At this time, the signal that has been compressed and recorded in advance is reproduced. However, since it takes time to process the data for reproduction, there arises a problem that the reproduced sound does not immediately come out at the beginning of the search. In particular, in the above-mentioned technique, block data processing such as FFT is included, and this causes a rise delay in reproduction that cannot be ignored in terms of hearing.

【０００５】この発明は上述した事情に鑑みてなされた
もので、圧縮データのデコード時における時間遅れが生
ぜず、このため高圧縮率の圧縮法を効果的に用いること
ができる信号処理装置を提供することを目的としてい
る。The present invention has been made in view of the above-mentioned circumstances, and provides a signal processing device which can effectively use a compression method with a high compression rate without causing a time delay when decoding compressed data. The purpose is to do.

【０００６】[0006]

【課題を解決するための手段】上述した問題点を解決す
るために、請求項１記載の発明は、データを所定の圧縮
処理によって圧縮して外部記憶手段に記録するととも
に、前記外部記憶手段に記録した圧縮データを所定のデ
コード処理によって元のデータに戻し、該元のデータに
基づいて音信号を生成する信号処理装置において、発音
指示を発生する発音指示手段と、該発音指示に先立っ
て、前記圧縮データの所定の開始位置から所定の部分ま
でを予めデコード処理して元のデータに戻し、先頭デー
タとして所定の記憶手段に記憶し、該発音指示の発生に
応じて、前記所定の部分以降の圧縮データのデコード処
理を開始するとともに、前記所定の記憶手段に記憶され
た先頭データに基づいて音信号の発生を開始し、該先頭
データに基づいた音信号の発生に引き続いて先ほど開始
した前記デコード処理の結果生成された元のデータに基
づいて音信号を生成する演算手段とを設けてなるもので
ある。まあｔ、請求項２記載の発明は、請求項１記載の
発明において、前記演算手段の前記デコード処理は、所
定量の圧縮データ単位で実行され、かつ、該所定量の圧
縮データを再生して得られた元のデータに基づいて、該
所定量の圧縮データのデコード処理に要するデコード時
間より長い時間の音信号が生成可能であることを特徴と
する。また、請求項３に記載の発明は、請求項２記載の
発明において、前記演算手段は、前記先頭データに基づ
く音信号の生成期間内に、前記所定量の圧縮データのデ
コード処理が可能であることを特徴とする。また、請求
項４記載の発明は、所定のサンプル周期毎に波形サンプ
ルを供給する供給手段と、所定数のサンプルを記憶する
第１のバッファセットと、所定数のサンプルを記憶する
第２のバッファセットと、供給される波形サンプルを、
該第１のバッファセットと第２のバッファセットに交互
に所定数ずつ順次書き込む手段と、該書込手段による該
第１及び第２バッファセットへの所定数波形サンプルの
書込終了に応じて、書込の終了したバッファセットに記
憶された所定数の波形サンプルに基づく波形圧縮を実行
し、該バッファセット上に圧縮波形データを生成する演
算手段と、該演算手段の波形圧縮処理の終了に応じて、
該圧縮波形データを該バッファセットより外部記憶に転
送する転送手段とを備え、該演算手段が該所定数の波形
サンプルを圧縮するのに要する圧縮時間、および、該転
送手段が該圧縮波形データを転送するのに要する転送時
間が、それぞれ、該供給手段より所定数の波形サンプル
が供給される期間より短いことを特徴とする。In order to solve the above-mentioned problems, the invention according to claim 1 compresses data by a predetermined compression process and records it in an external storage means, and at the same time, in the external storage means. In the signal processing device for returning the recorded compressed data to the original data by a predetermined decoding process and generating the sound signal based on the original data, a sounding instruction means for generating a sounding instruction, and prior to the sounding instruction, The compressed data from a predetermined start position to a predetermined portion is previously decoded and restored to the original data, stored as predetermined data in a predetermined storage means, and after the predetermined portion, in response to the generation of the sounding instruction. The decoding process of the compressed data is started, the sound signal is started to be generated based on the head data stored in the predetermined storage means, and the sound signal based on the head data is generated. Following the generation is made by providing a calculating means for generating a sound signal on the basis of the original data generated as a result of the decoding process started earlier. According to the invention described in claim 2, in the invention described in claim 1, the decoding process of the arithmetic means is executed in a unit of a predetermined amount of compressed data, and the predetermined amount of compressed data is reproduced. It is characterized in that it is possible to generate a sound signal of a time longer than the decoding time required for the decoding processing of the predetermined amount of compressed data based on the obtained original data. According to a third aspect of the present invention, in the second aspect of the invention, the arithmetic means is capable of decoding the predetermined amount of compressed data within a generation period of a sound signal based on the head data. It is characterized by Further, the invention according to claim 4 is a supply means for supplying a waveform sample for each predetermined sample period, a first buffer set for storing a predetermined number of samples, and a second buffer for storing a predetermined number of samples. The set and the waveform sample supplied
In response to the means for sequentially writing a predetermined number of data in the first buffer set and the second buffer set alternately, and in response to the completion of writing a predetermined number of waveform samples in the first and second buffer sets by the writing means. Depending on the operation means for executing the waveform compression based on the predetermined number of the waveform samples stored in the buffer set which has been written and generating the compressed waveform data on the buffer set, and the completion of the waveform compression processing of the operation means. hand,
Transfer means for transferring the compressed waveform data from the buffer set to an external storage, the compression time required for the arithmetic means to compress the predetermined number of waveform samples, and the transfer means for transferring the compressed waveform data. The transfer time required for transfer is shorter than the period in which a predetermined number of waveform samples are supplied from the supply means.

【０００７】[0007]

【作用】外部記憶手段に記録された圧縮データの任意の
位置からデコード処理を行なう場合、該デコード処理に
先立って、圧縮データのデコード開始位置から所定の部
分までを演算手段によって予め元のデータに戻した後、
該データを所定の記憶手段に記憶する。そして、上記所
定の部分以降のデコード処理の準備が整った時点で、所
定の記憶手段に記憶したデコードされたデータを出力す
るとともに、該データの出力に引き続いて所定の部分以
降の圧縮データを演算手段によって順次デコード処理を
行なって出力する。When performing the decoding process from an arbitrary position of the compressed data recorded in the external storage means, prior to the decoding process, from the decoding start position of the compressed data to a predetermined portion is converted into the original data in advance by the calculating means. After returning
The data is stored in a predetermined storage means. Then, when the preparation for the decoding process after the predetermined part is completed, the decoded data stored in the predetermined storage means is output, and the compressed data after the predetermined part is calculated following the output of the data. The means sequentially perform decoding processing and output.

【０００８】[0008]

【実施例】次に図面を参照してこの発明の実施例につい
て説明する。図１はこの発明の一実施例の構成を示すブ
ロック図である。パネルスイッチ１は、同期再生の開
始、停止を指示、マークしたブロックの頭出しを指定、
また、同期再生するトラックを指定するためのキーなど
から構成されており、これらのキーの状態はＣＰＵ（中
央処理装置）５へ供給される。また、ディスプレイ２は
上記パネルスイッチ１による指示等、当該装置の状態を
表示する。Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. Panel switch 1 instructs start and stop of synchronized playback, specifies cueing of marked blocks,
Further, it is composed of keys for designating tracks to be synchronously reproduced, and the states of these keys are supplied to a CPU (central processing unit) 5. Further, the display 2 displays the state of the device, such as an instruction by the panel switch 1.

【０００９】ここで、パネルスイッチ１の一例を図２
（ａ）に示す。この図において、パネルスイッチ１は、
テンキー、録音再生の開始するキー、動作停止を指示す
るキー、再生トラックやデータ位置を指示するキー等か
ら構成されている。具体的には、再生の開始を指示する
「ＰＬＡＹ」キー１ａ、録音の開始を指示する「ＲＥ
Ｃ」キー１ｂ、上記再生および録音を停止させる「ＳＴ
ＯＰ」キー１ｃ、どのトラックまたは位置から再生する
かを指示する「トラック」キー１ｄおよび「位置」キー
１ｅ、後述する同期再生を行なう先頭位置を指示する
（マークする）「マーク」キー１ｆ、そして、同期再生
の開始を指示する「同期再生」キー１ｇからなる。ま
た、上述した各種キーに付帯して数値を入力するための
テンキー１ｈがある。Here, an example of the panel switch 1 is shown in FIG.
(A). In this figure, the panel switch 1 is
It is composed of a numeric keypad, a key for starting recording / reproducing, a key for instructing stop of operation, a key for instructing a reproduction track and a data position, and the like. Specifically, a "PLAY" key 1a for instructing start of reproduction and "RE" for instructing start of recording
C "key 1b," ST "to stop the above playback and recording
"OP" key 1c, "track" key 1d and "position" key 1e for instructing from which track or position reproduction is to be performed, "mark" key 1f for instructing (marking) a start position for carrying out synchronous reproduction described later, and , A "synchronous reproduction" key 1g for instructing the start of synchronous reproduction. There is also a numeric keypad 1h for inputting a numerical value in addition to the various keys described above.

【００１０】ディスプレイ２には、再生中のトラック名
や音色の種類、あるいは、押下されたキーによっては同
期再生されているトラック位置等が表示される。なお、
録音データはブロック単位で後述する外部記憶装置９に
記憶されており、１ブロックが１０２４サンプルのデー
タからなる。図２（ｂ）ではトラックキー１ｄが押下さ
れた際の表示例を示しており、この例の場合、トラック
名と、該トラックの演奏楽器名が表示されている。ま
た、図２（ｃ）では「位置」キー１ｅが押下された際の
表示例を示しており、所定のトラックにおいて、全体で
２６００ブロック中の８００ブロック目が指定されたこ
とが、数値とともに棒グラフで表されている。The display 2 displays the name of the track being reproduced, the type of tone color, or the position of the track being reproduced synchronously depending on the pressed key. In addition,
The recording data is stored in the external storage device 9 described later in block units, and one block consists of 1024 sample data. FIG. 2B shows a display example when the track key 1d is pressed. In this example, the track name and the playing instrument name of the track are displayed. Further, FIG. 2C shows a display example when the "position" key 1e is pressed, and the fact that the 800th block out of the 2600 blocks in total is designated in a predetermined track is indicated by a bar graph together with numerical values. It is represented by.

【００１１】ＣＰＵ５は所定のプログラムを実行し、当
該装置の各部を制御する。プログラムＲＯＭ（読み出し
専用メモリ）６には、当該装置において実行される上記
プログラム（後述）が記憶されている。ワーキングＲＡ
Ｍ（ランダムアクセスメモリ）７には上記ＣＰＵ５によ
る演算結果等が記憶される。また、テンポラリＲＡＭ８
には圧縮データをデコートする際に、同期再生される最
初の部分のデータが記憶される。外部記憶装置は、圧縮
データを記憶するものであり、例えば、ハードディス
ク、あるいはＤＲＡＭやフラッシュメモリのような半導
体メモリや光磁気ディスク等からなる。ＤＭＡ（ダイナ
ミックメモリアクセス）回路１４は、ＣＰＵからの指示
に応じて各種メモリや外部記憶、ＡＤＣ等の間のデータ
転送を行う。The CPU 5 executes a predetermined program to control each section of the device. A program ROM (read-only memory) 6 stores the above-mentioned program (described later) executed in the device. Working RA
The M (random access memory) 7 stores the calculation result by the CPU 5 and the like. In addition, temporary RAM8
At the time of decoding the compressed data, the data of the first portion to be synchronously reproduced is stored in the. The external storage device stores compressed data, and is composed of, for example, a hard disk, a semiconductor memory such as a DRAM or a flash memory, a magneto-optical disk, or the like. A DMA (Dynamic Memory Access) circuit 14 performs data transfer between various memories, external storage, ADC, etc. according to an instruction from the CPU.

【００１２】次に、演算器１０はＤＦＴベースのＡＴＣ
（Adaptive Transform Corder）の方法に基づく、圧縮
演算（エンコード）および再生演算（デコード）を行な
う。圧縮演算はブロック単位で行なわれるようになって
おり、１ブロックが１０２４波形サンプルからなってい
る。演算器１０は図３に示すブロック図のような構成と
なっており、該内部には１回の演算に用いられるブロッ
ク単位のバッファ（ＡＢＵＦ（ｉ），ＢＢＵＦ（ｉ）；
ｉ＝０，１）がそれぞれ２組設けられており、連続した
圧縮演算のために、交互に用いられる。言換えると、バ
ッファＡＢＵＦ（ｉ）は圧縮されていないリニア波形の
ためのバッファであり、バッファＢＢＵＦ（ｉ）は圧縮
された波形のためのバッファである。Next, the arithmetic unit 10 is a DFT-based ATC.
A compression calculation (encoding) and a reproduction calculation (decoding) are performed based on the (Adaptive Transform Corder) method. The compression calculation is performed in block units, and one block is composed of 1024 waveform samples. The arithmetic unit 10 has a structure as shown in the block diagram of FIG. 3, in which buffers (ABUF (i), BBUF (i);
i = 0, 1) are provided in two sets, and are alternately used for continuous compression calculation. In other words, the buffer ABUF (i) is the buffer for the uncompressed linear waveform and the buffer BBUF (i) is the buffer for the compressed waveform.

【００１３】次に、ＡＤＣ（アナログ／デジタル変換
器）１１はアナログ信号をデジタル信号に変換する。こ
のデジタル信号に対して圧縮が行なわれる。ＤＡＣ（デ
ジタル／アナログ変換器）１２はデコードされた圧縮デ
ータをアナログ信号に変換し、図示しないサウンドシス
テムへ供給する。サウンドシステムでは上記アナログ信
号をスピーカ等により楽音（または音声）として出力す
る。また、タイマ１３は割込み等をＣＰＵ５にかけるた
めの所定のクロックパルスを生成する。Next, an ADC (analog / digital converter) 11 converts an analog signal into a digital signal. The compression is performed on this digital signal. A DAC (digital / analog converter) 12 converts the decoded compressed data into an analog signal and supplies it to a sound system (not shown). The sound system outputs the analog signal as a musical sound (or voice) through a speaker or the like. The timer 13 also generates a predetermined clock pulse for applying an interrupt or the like to the CPU 5.

【００１４】次に、上述した構成による動作について、
図４〜図６に示すタイムチャートを参照して説明する。 ［ＲＥＣタイムチャート］まず、図４において、ＲＥＣ
キー１ｂが押下されると、ＡＤＣ１１によってデジタル
信号に変換されたデータがＣＰＵ５によって演算器１０
のバッファＡＢＵＦにブロック（１０２４サンプル）単
位で順次格納される。まず、バッファＡＢＵＦ（０）に
最初の１ブロック目（以下、第０ブロックという）のデ
ータが格納される。第０ブロックのデータが全て格納さ
れると、該バッファＡＢＵＦ（０）のデータが演算器に
よって圧縮が開始される。この圧縮時間を符号Ｄで示
す。この圧縮時に、バッファＡＢＵＦ（１）に次の第２
ブロック（「１」で示されている）のデータが格納され
ていく。また、圧縮されたデータはバッファＢＢＵＦ
（０）に書き込まれる。そして、第０ブロックのデータ
圧縮が終了すると、バッファＢＢＵＦ（０）のデータを
外部記憶装置９へ書き込む。この書き込みの時間を符号
Ｓで示す。この書き込みの間にも、バッファＡＢＵＦ
（１）へは第１ブロックのデータが格納されていく。Next, regarding the operation of the above-mentioned configuration,
This will be described with reference to the time charts shown in FIGS. [REC time chart] First, referring to FIG.
When the key 1b is pressed, the data converted into the digital signal by the ADC 11 is processed by the CPU 5 by the arithmetic unit 10
Are sequentially stored in the buffer ABUF in units of blocks (1024 samples). First, the data of the first block (hereinafter referred to as the 0th block) is stored in the buffer ABUF (0). When all the data of the 0th block is stored, the data in the buffer ABUF (0) is compressed by the arithmetic unit. This compression time is indicated by symbol D. During this compression, the buffer ABUF (1) is
The data of the block (indicated by "1") is stored. In addition, the compressed data is stored in the buffer BBUF.
Written to (0). Then, when the data compression of the 0th block is completed, the data of the buffer BBUF (0) is written to the external storage device 9. The time of this writing is indicated by the symbol S. During this writing, the buffer ABUF
The data of the first block is stored in (1).

【００１５】上記第１ブロックのデータの格納が終了す
ると、次に、該データの圧縮が行なわれ、圧縮データは
バッファＢＢＵＦ（１）に書き込まれる。そして、デー
タ圧縮が終了すると、バッファＢＢＵＦ（１）に書き込
まれた圧縮データは外部記憶装置へ書き込まれる。この
間に、バッファＡＢＵＦ（０）には、第２ブロックのデ
ータが格納されていく。以下、同様にして、バッファＡ
ＢＵＦ（０），（１）およびバッファＢＢＵＦ（０），
（１）を交互に用いることで連続して圧縮を行なってい
く。なお、この場合には、バッファＢＢＵＦはシングル
でもよい。あるいは、バッファＡＢＵＦ上で演算を行な
うようにすれば、バッファＢＢＵＦは１つも必要ない。When the storage of the data of the first block is completed, the data is then compressed and the compressed data is written in the buffer BBUF (1). When the data compression is completed, the compressed data written in the buffer BBUF (1) is written in the external storage device. During this period, the data of the second block is stored in the buffer ABUF (0). Thereafter, similarly, the buffer A
BUF (0), (1) and buffer BBUF (0),
The compression is continuously performed by alternately using (1). In this case, the buffer BBUF may be single. Alternatively, if the calculation is performed on the buffer ABUF, no buffer BBUF is required.

【００１６】［ＰＬＡＹタイムチャート］まず、図５に
おいて、ＰＬＡＹキー１ａが押下されると、外部記憶装
置９から第０ブロックの圧縮データを読み込み、バッフ
ァＢＢＵＦ（０）に格納する。圧縮データの格納が終了
すると、次に、演算器１０によるデコードが開始され
る。このデコードされた第０ブロックのデータはバッフ
ァＡＢＵＦ（０）に格納されていく。そして、デコード
が終了すると、バッファＡＢＵＦ（０）に格納された第
０ブロックのデータは順次ＤＡＣ１２に供給されてアナ
ログ信号に変換される。この間に、次の第１ブロックの
圧縮データを外部記憶装置９から読み込み、バッファＢ
ＢＵＦ（１）に格納していく。そして、圧縮データの格
納が終了すると、演算器によるデコードが行なわれ、デ
コードされた第１ブロックのデータはバッファＡＢＵＦ
（１）に格納されていく。[PLAY TIME CHART] First, in FIG. 5, when the PLAY key 1a is pressed, the compressed data of the 0th block is read from the external storage device 9 and stored in the buffer BBUF (0). When the storage of the compressed data is completed, the decoding by the arithmetic unit 10 is started next. The decoded data of the 0th block is stored in the buffer ABUF (0). When the decoding is completed, the 0th block data stored in the buffer ABUF (0) is sequentially supplied to the DAC 12 and converted into an analog signal. In the meantime, the compressed data of the next first block is read from the external storage device 9 and the buffer B
Store in BUF (1). Then, when the storage of the compressed data is completed, decoding is performed by the arithmetic unit, and the decoded data of the first block is stored in the buffer ABUF.
It is stored in (1).

【００１７】上記外部記憶装置９からの圧縮データをバ
ッファＢＢＵＦ（ｉ）に格納し、さらに、これをデコー
ドする合計時間（Ｓ＋Ｄ）は、バッファＡＢＵＦ（ｉ）
からＤＡＣ１２へデコードされたデータを供給する（ア
ナログ変換する）時間Ｅより必ずしも短い必要はなく、
各々が時間Ｅより短ければよい。すなわち、上記第０ブ
ロックのデコードされたデータがＤＡＣ１２に全て供給
されるまでには、上記第１ブロックの圧縮データの全て
は既にデコードされてバッファＡＢＵＦ（１）に格納さ
れている。したがって、第０ブロックのデコードされた
データ（バッファＡＢＵＦ（０））のＤＡＣ１２への供
給が終了すると、直ちに、第１ブロックのデコードされ
たデータ（バッファＡＢＵＦ（１））をＤＡＣ１２へ供
給し始める。以下、同様にして、バッファＡＢＵＦ
（０），（１）およびバッファＢＢＵＦ（０），（１）
を交互に用いることで、第２、第３ブロックの圧縮デー
タを順次デコードし、該デコードされたデータを連続し
てＤＡＣ１２へ供給する。The total time (S + D) for storing the compressed data from the external storage device 9 in the buffer BBUF (i) and decoding it is the buffer ABUF (i).
Is not necessarily shorter than the time E for supplying the decoded data from the DAC 12 (analog conversion),
Each should be shorter than the time E. That is, by the time all the decoded data of the 0th block is supplied to the DAC 12, all of the compressed data of the first block has already been decoded and stored in the buffer ABUF (1). Therefore, as soon as the supply of the decoded data of the 0th block (buffer ABUF (0)) to the DAC 12 is completed, the supply of the decoded data of the first block (buffer ABUF (1)) to the DAC 12 is started. Thereafter, similarly, the buffer ABUF
(0), (1) and buffers BBUF (0), (1)
Are alternately used, the compressed data of the second and third blocks are sequentially decoded, and the decoded data are continuously supplied to the DAC 12.

【００１８】［途中再生タイムチャート］次に、図６に
おいて、マークされた任意の位置から再生する場合につ
いて説明する。例えば、上述した図５に示すタイムチャ
ートにおいて、マークされた位置から再生する場合に
は、まず、所定の時間分（ＨＴ；ヘッドタイム）のデー
タを予め演算器１０によってデコードしてテンポラリー
ＲＡＭ８に記憶しておく。この場合には、第１ブロック
のデータ（マークされた位置以降のデータ）と第２ブロ
ックのデータをデコードしテンポラリーＲＡＭ８に記憶
しておく。そして、途中再生開始のタイミングを指示す
る同期パルスが供給されると、まず、上述したテンポラ
リーＲＡＭ８に記憶されていたデータ（マークされた位
置のアドレス以降のデータ）を所定サンプリング速度で
順次読み出してＤＡＣ１２へ供給し、サウンドシステム
から出力する。また、これと同時に、第３ブロックの圧
縮データを外部記憶装置９から読み込んでバッファＢＢ
ＵＦ（０）へ格納する。[Midway Playback Time Chart] Next, the case of playing back from an arbitrary position marked in FIG. 6 will be described. For example, in the time chart shown in FIG. 5 described above, when reproducing from a marked position, first, data for a predetermined time (HT; head time) is previously decoded by the arithmetic unit 10 and stored in the temporary RAM 8. I'll do it. In this case, the data of the first block (data after the marked position) and the data of the second block are decoded and stored in the temporary RAM 8. Then, when a sync pulse for instructing the timing of starting reproduction on the way is supplied, first, the data (data after the address at the marked position) stored in the temporary RAM 8 is sequentially read at a predetermined sampling speed, and the DAC 12 is read. To the sound system. At the same time, the compressed data of the third block is read from the external storage device 9 and stored in the buffer BB.
Store in UF (0).

【００１９】そして、上記格納が終了すると、演算器１
０によりバッファＢＢＵＦ（０）の圧縮データをデコー
ドし、これをバッファＡＢＵＦ（０）へ格納していく。
この時間、上記第１ブロックのデータと第２ブロックの
データは順次ＤＡＣ１２へ出力されている。そして、第
２ブロックのデータが出力し終えると、引き続き、バッ
ファＡＢＵＦ（０）に格納された第３ブロックのデータ
をＤＡＣ１２へ出力する。また、これと並行して、第４
ブロックの圧縮データを外部記憶装置９から読み込み、
バッファＢＢＵＦ（１）へ格納する。以下、上述した通
常のＰＬＡＹ動作と同様に、バッファＡＢＵＦ（０），
（１）およびＢＢＵＦ（０），（１）を交互に用いるこ
とで、順次、第５、第６、……第ｎブロックのデータを
デコードし、ＤＡＣ１２へ出力する。なお、この場合、
同期パルスが供給されるまでの処理をモードフラグＳＣ
を「１」（パルス待ち）とし、予めデコードしておいた
データの再生処理をモードフラグＳＣを「２」とし、さ
らに、通常の再生処理をモードフラグＳＣを「０」とし
て表す。When the above storage is completed, the arithmetic unit 1
With 0, the compressed data in the buffer BBUF (0) is decoded and stored in the buffer ABUF (0).
At this time, the data of the first block and the data of the second block are sequentially output to the DAC 12. Then, when the output of the data of the second block is completed, the data of the third block stored in the buffer ABUF (0) is continuously output to the DAC 12. In parallel with this, the fourth
Read the compressed data of the block from the external storage device 9,
Store in buffer BBUF (1). Thereafter, as in the normal PLAY operation described above, the buffers ABUF (0),
By alternately using (1) and BBUF (0) and (1), the data of the fifth, sixth, ... Nth blocks are sequentially decoded and output to the DAC 12. In this case,
Mode flag SC for processing until the synchronization pulse is supplied
Is set to "1" (waiting for a pulse), the reproduction process of predecoded data is represented by a mode flag SC of "2", and the normal reproduction process is represented by a mode flag SC of "0".

【００２０】ここで、ヘッドタイムＨＴの設定について
説明する。通常、ヘッドタイムＨＴは１フレーム以上、
２フレーム以下となる。これは、例えば、デコード演算
を無限に速くすると、遅れ時間は外部記憶装置９からの
圧縮データの読み込みに要する時間のみとなる。しかし
ながら、デコード演算を速くするには、当然のことなが
ら高速な演算器が必要となり、このため装置規模が大き
くなるとともに、コストも大となる。したがって、一般
的には、最低必要な演算速度（Ｓ＋Ｄ≦（１／５０ＫＨ
ｚ）×１０２４、すなわち、約２０ｍｓｅｃ）程度で設
計するのが望ましい。その場合、Ｓ＋Ｄが１フレーム分
の再生時間Ｅに近付き、この結果、途中再生時の遅れは
１〜２フレーム相当時間となる。Here, the setting of the head time HT will be described. Normally, the head time HT is 1 frame or more,
2 frames or less. For example, if the decoding operation is infinitely fast, the delay time is only the time required to read the compressed data from the external storage device 9. However, in order to speed up the decoding operation, naturally, a high-speed arithmetic unit is required, which increases the device scale and the cost. Therefore, in general, the minimum required calculation speed (S + D ≦ (1 / 50KH
z) × 1024, that is, about 20 msec) is desirable. In that case, S + D approaches the reproduction time E for one frame, and as a result, the delay during the intermediate reproduction is 1 to 2 frames.

【００２１】次に、上述したタイムチャートにおける動
作を図７〜図１４に示すフローチャートを参照して説明
する。まず、ＲＥＣキーオンイベント処理について図７
を参照して説明する。 ［ＲＥＣ処理］ＲＥＣキー１ｂが押下されると、ステッ
プＳＡ１において、タイマ１３が動作中であるか否かを
判断する。これは既にＰＬＡＹ処理またはＲＥＣ処理が
動作しているか否かを判断するためである。ここで、既
にＰＬＡＹ処理またはＲＥＣ処理が動作している場合に
は、ステップＳＡ１における判断結果が「ＹＥＳ」とな
り、当該処理を終了する。Next, the operation of the above time chart will be described with reference to the flow charts shown in FIGS. First, regarding the REC key-on event process, FIG.
Will be described with reference to. [REC Processing] When the REC key 1b is pressed, it is determined in step SA1 whether the timer 13 is operating. This is to determine whether the PLAY process or the REC process is already operating. Here, if the PLAY process or the REC process is already operating, the determination result in step SA1 is "YES", and the process is ended.

【００２２】一方、ＰＬＡＹ処理またはＲＥＣ処理がま
だ動作していない場合には、ステップＳＡ１における判
断結果は「ＮＯ」となり、ステップＳＡ２へ進む。ステ
ップＳＡ２では、パネルスイッチ１に設定されたトラッ
クおよび位置を外部記憶装置９のインターフェイスに設
定する。次に、ステップＳＡ３へ進み、演算器１０をエ
ンコーダとして動作するように設定する。On the other hand, when the PLAY process or the REC process is not operating yet, the result of the determination in step SA1 is "NO", and the process proceeds to step SA2. In step SA2, the track and position set in the panel switch 1 are set in the interface of the external storage device 9. Next, in step SA3, the arithmetic unit 10 is set to operate as an encoder.

【００２３】そして、ステップＳＡ４において、フラグ
ＲＥＣを「１」に、バッファフラグｉを「０」に、スト
ップフラグＳＦを「０」に設定する。なお、フラグＲＥ
ＣはＲＥＣ動作中であることを示すフラグであり、バッ
ファフラグｉはバッファＡＢＵＦ（ｉ）およびＢＢＵＦ
（ｉ）を指定するフラグである。また、ストップフラグ
ＳＦは後述するＳＴＯＰキー１ｃが押下された場合にセ
ットされるフラグである。次に、ステップＳＡ５へ進
み、タイマ１３による割込みをスタートし、当該処理を
終了する。Then, in step SA4, the flag REC is set to "1", the buffer flag i is set to "0", and the stop flag SF is set to "0". The flag RE
C is a flag indicating that the REC operation is in progress, and the buffer flag i is the buffers ABUF (i) and BBUF.
This is a flag that specifies (i). The stop flag SF is a flag that is set when the STOP key 1c described later is pressed. Next, the process proceeds to step SA5, the timer 13 starts an interrupt, and the process ends.

【００２４】［タイマ割込み処理］上記ステップＳＡ５
においてタイマ１３による割込みがスタートすると、タ
イマ１３が所定のタイミングでＣＰＵ５に割込みをかけ
る。割込みがかかると、ＣＰＵ５は図８に示すタイマ割
込み処理を実行する。この図において、まず、ステップ
ＳＢ１において、フラグＲＥＣが「１」であるか否かを
判断する。この場合、フラグＲＥＣは「１」であるの
で、ステップＳＢ１における判断結果は「ＹＥＳ」とな
り、ステップＳＢ２へ進む。ステップＳＢ２では、ＡＤ
Ｃ１１により入力波形をデジタル変換し、このデジタル
データをバッファＡＢＵＦ（ｉ）に順次格納する（この
場合、ｉは「０」である）。[Timer Interrupt Processing] Step SA5 above
When the interrupt by the timer 13 is started in, the timer 13 interrupts the CPU 5 at a predetermined timing. When an interrupt occurs, the CPU 5 executes the timer interrupt process shown in FIG. In this figure, first, in step SB1, it is determined whether or not the flag REC is "1". In this case, since the flag REC is "1", the determination result in step SB1 is "YES", and the process proceeds to step SB2. In step SB2, AD
The input waveform is digitally converted by C11, and the digital data is sequentially stored in the buffer ABUF (i) (in this case, i is "0").

【００２５】次に、ステップＳＢ３において、バッファ
ＡＢＵＦ（ｉ）に全てのデータが格納されたか否かを判
断する。そして、このステップＳＢ３における判断結果
が「ＹＥＳ」の場合、すなわち１ブロックのデータが全
て格納された場合には、ステップＳＢ４へ進み、バッフ
ァフラグｉを反転し（この場合、「１」とし）、次に読
み込むデータのためのバッファを準備した後、通常の処
理へ戻る。したがって、次の割込み時には、次にブロッ
クのデータがバッファＡＢＵＦ（１）に格納される。Next, in step SB3, it is determined whether or not all the data has been stored in the buffer ABUF (i). Then, if the determination result in step SB3 is "YES", that is, if all the data of one block is stored, the process proceeds to step SB4, the buffer flag i is inverted (in this case, "1" is set), After preparing the buffer for the data to be read next, it returns to the normal processing. Therefore, at the next interruption, the data of the next block is stored in the buffer ABUF (1).

【００２６】一方、上記ステップＳＢ３における判断結
果が「ＮＯ」の場合にはそのまま通常の処理へ戻り、次
の割込み時に、ステップＳＢ２において引き続き同じバ
ッファＡＢＵＦ（０）にデータを格納する。これは、上
記ステップＳＢ３における判断結果が「ＹＥＳ」になる
まで繰り返し行なわれる。なお、バッファＡＢＵＦ７の
ディジタルデータの書き込みをＣＰＵではなく、ＤＭＡ
回路に実行させるようにして、フラグＲＥＣが「１」の
場合には、ＤＭＡ転送を指示して直ちに戻り、次いで、
バッファＡＢＵＦに全てのデータが格納されたらＤＭＡ
インターフェースから割り込みを発生し、その割り込み
により、ステップＳＢ４を実行して、バッファフラグｉ
を反転するようにしてもよい。このような方式によれ
ば、ＣＰＵの負荷が軽減され、マルチトラックのときに
非常に有利である。以上のようにして、タイマ割込みが
発生する度に、ＡＤＣ１１より読み込んだデータをバッ
ファＡＢＵＦ（０）とＡＢＵＦ（１）とに交互に格納し
ていく。On the other hand, when the result of the determination in step SB3 is "NO", the process returns to the normal processing as it is, and at the next interruption, the data is continuously stored in the same buffer ABUF (0) in step SB2. This is repeated until the result of the determination in step SB3 is "YES". In addition, the writing of the digital data in the buffer ABUF7 is performed by the DMA instead of the CPU.
When the flag REC is "1" by causing the circuit to execute, DMA transfer is instructed to immediately return, and then,
DMA when all data is stored in the buffer ABUF
An interrupt is generated from the interface, the step SB4 is executed by the interrupt, and the buffer flag i
May be reversed. According to such a method, the load on the CPU is reduced, which is very advantageous in the case of multitrack. As described above, the data read from the ADC 11 is alternately stored in the buffers ABUF (0) and ABUF (1) each time the timer interrupt occurs.

【００２７】そして、上記ステップＳＢ４において、バ
ッファフラグｉを反転した時、すなわち、１ブロックの
データの格納が終了すると、演算器１０は、上記バッフ
ァＡＢＵＦ（ｉ）に格納されたデータの圧縮を開始し、
所定時間Ｄ経過後、該圧縮データはバッファＢＢＵＦ
（ｉ）へ格納される。When the buffer flag i is inverted in step SB4, that is, when the storage of one block of data is completed, the arithmetic unit 10 starts the compression of the data stored in the buffer ABUF (i). Then
After the lapse of a predetermined time D, the compressed data is stored in the buffer BBUF.
It is stored in (i).

【００２８】そして、上記圧縮が終了すると、タイマ１
３によってＣＰＵ５に割込みがかかり、図９に示すエン
コード終了割込み処理が実行される。 ［エンコード終了割込み処理］この図において、まず、
ステップＳＣ１において、ストップフラグＳＦが「１」
であるか否かを判断する。この場合、ＳＴＯＰキー１ｃ
が押下されていないとすると、ステップＳＣ１における
判断結果は「ＮＯ」となり、ステップＳＣ２へ進む。ス
テップＳＣ２では、バッファＢＢＵＦ（ｉ）に格納され
た圧縮データを１ブロック分、外部記憶装置９へ送出さ
せるべく、ＤＭＡへ指示する。次いで、ステップＳＣ３
において、１ブロック分のデータの送出が終了したら、
割り込みを発生させて、外部記憶ヘッダを更新させる指
示をＤＭＡへ指示する。上記割り込みは、ＤＭＡインタ
ーフェースから転送終了時に発せられる。この結果、Ｄ
ＭＡにより、バッファＢＢＵＦ（ｉ）のデータが、順
次、外部記憶装置９に転送される。ＣＰＵ５は、上記ス
テップＳ３の処理を終了すると、直ちに、通常の処理へ
戻る。以上の処理をＳＴＯＰキー１ｃが押下されるまで
繰り返し、外部記憶装置９へ順次圧縮データを書込む。When the above compression is completed, the timer 1
3, the CPU 5 is interrupted, and the encode end interrupt process shown in FIG. 9 is executed. [Encoding end interrupt process] In this figure, first,
In step SC1, the stop flag SF is "1".
Or not. In this case, STOP key 1c
If is not pressed, the determination result in step SC1 is "NO", and the process proceeds to step SC2. In step SC2, the DMA is instructed to send one block of the compressed data stored in the buffer BBUF (i) to the external storage device 9. Then, step SC3
In, when the transmission of data for one block is completed,
The DMA is instructed to generate an interrupt and update the external storage header. The interrupt is issued from the DMA interface at the end of transfer. As a result, D
The MA sequentially transfers the data in the buffer BBUF (i) to the external storage device 9. When the CPU 5 finishes the process of step S3, it immediately returns to the normal process. The above processing is repeated until the STOP key 1c is pressed, and the compressed data is sequentially written to the external storage device 9.

【００２９】そして、ＳＴＯＰキー１ｃが押下される
と、図１０に示するＳＴＯＰキーオンイベント処理を実
行する。 ［ＳＴＯＰキーオンイベント処理］まず、ステップＳＤ
１において、フラグＲＥＣが「１」であるか否かを判断
する。この場合、これまで上述したＲＥＣキーオンイベ
ント処理を行なっていたので、フラグＲＥＣは「１」で
ある。したがって、ステップＳＤ１における判断結果は
「ＹＥＳ」となり、ステップＳＤ２へ進む。ステップＳ
Ｄ２ではストップフラグＳＦを「１」とした後、通常の
処理へ戻る。ここで、上述したデータ圧縮終了時に割込
みがかかると、図９に示すステップＳＣ１における判断
結果が「ＹＥＳ」となり、ステップＳＣ４へ進む。ステ
ップＳＣ４ではタイマ割込みを停止する。そして、ステ
ップＳＣ５において、バッファＢＢＵＦ（ｉ）の最後に
エンドマークを書込む。Then, when the STOP key 1c is pressed, the STOP key-on event process shown in FIG. 10 is executed. [STOP key-on event processing] First, step SD
At 1, it is determined whether the flag REC is "1". In this case, since the REC key-on event process described above has been performed so far, the flag REC is "1". Therefore, the determination result in step SD1 is "YES", and the process proceeds to step SD2. Step S
At D2, the stop flag SF is set to "1", and then the normal processing is returned to. Here, if an interrupt occurs at the end of the above-described data compression, the determination result in step SC1 shown in FIG. 9 becomes "YES", and the process proceeds to step SC4. At step SC4, the timer interrupt is stopped. Then, in step SC5, the end mark is written at the end of the buffer BBUF (i).

【００３０】次に、ステップＳＣ６において、バッファ
ＢＢＵＦ（ｉ）に格納された圧縮データを外部記憶装置
９の次ブロックへ書込みを開始する。この処理は、ＤＭ
Ａにより実行され、外部記憶装置９のインターフェイス
からの書込み要求に応じてバッファＢＢＵＦ（ｉ）のデ
ータを、順次、外部記憶装置９に転送する。そして、バ
ッファＢＢＵＦ（ｉ）の全データを転送終了した時点で
当該書込み動作を終了する。次に、ステップＳＣ７へ進
み、次の外部記憶装置９に対するデータ書込みのため
に、ヘッダの更新を行ない、その後、通常の処理へ戻
る。以上の処理によって、ＲＥＣ処理を終了する。Next, in step SC6, writing of the compressed data stored in the buffer BBUF (i) to the next block of the external storage device 9 is started. This process is DM
The data in the buffer BBUF (i) is sequentially transferred to the external storage device 9 in response to a write request from the interface of the external storage device 9. Then, when the transfer of all the data in the buffer BBUF (i) is completed, the write operation is completed. Next, in step SC7, the header is updated to write data to the next external storage device 9, and then the process returns to normal processing. With the above processing, the REC processing ends.

【００３１】次に、ＰＬＡＹキーオンイベント処理につ
いて図１１に示すフローチャートを参照して説明する。 ［ＰＬＡＹ処理］ＰＬＡＹキー１ａが押下されると、ス
テップＳＥ１において、タイマ１３が動作中であるか否
かを判断する。これは、前述したステップＳＡ１と同様
に、既にＰＬＡＹ処理またはＲＥＣ処理が動作している
か否かを判断するためである。ここで、既にＰＬＡＹ処
理またはＲＥＣ処理が動作している場合には、ステップ
ＳＥ１における判断結果が「ＹＥＳ」となり、当該処理
を終了する。Next, the PLAY key-on event process will be described with reference to the flowchart shown in FIG. [PLAY processing] When the PLAY key 1a is pressed, it is determined in step SE1 whether or not the timer 13 is operating. This is to determine whether or not the PLAY process or the REC process is already operating, as in step SA1 described above. Here, when the PLAY process or the REC process is already operating, the determination result in step SE1 becomes "YES", and the process is ended.

【００３２】一方、ＰＬＡＹ処理またはＲＥＣ処理がま
だ動作していない場合には、ステップＳＥ１における判
断結果は「ＮＯ」となり、ステップＳＥ２へ進む。ステ
ップＳＥ２では、パネルスイッチ１によって設定された
トラックおよび位置を外部記憶装置９のインターフェイ
スに設定する。次に、ステップＳＥ３へ進み、演算器１
０をデコーダとして動作するように設定する。そして、
ステップＳＥ４において、フラグＲＥＣを「０」に、バ
ッファフラグｉを「０」に設定する。次に、ステップＳ
Ｅ５へ進み、タイマ割込みをスタートし、当該処理を終
了する。On the other hand, if the PLAY process or the REC process is not operating yet, the result of the determination in step SE1 is "NO", and the process proceeds to step SE2. In step SE2, the track and position set by the panel switch 1 are set in the interface of the external storage device 9. Next, in step SE3, the computing unit 1
Set 0 to operate as a decoder. And
In step SE4, the flag REC is set to "0" and the buffer flag i is set to "0". Next, step S
The process proceeds to E5, the timer interrupt is started, and the process ends.

【００３３】上記ステップＳＥ５においてタイマがスタ
ートすると、タイマ１０が所定のタイミングでＣＰＵ５
に割込みをかける。割込みがかかると、ＣＰＵ５は図５
に示すタイマ割込み処理を実行する。この図において、
まず、ステップＳＢ１において、フラグＲＥＣが「１」
であるか否かを判断する。この場合、フラグＲＥＣは
「０」であるので、ステップＳＢ１における判断結果は
「ＮＯ」となり、ステップＳＢ５へ進む。When the timer is started in step SE5, the timer 10 starts the CPU 5 at a predetermined timing.
Interrupt. When an interrupt occurs, the CPU 5
The timer interrupt processing shown in is executed. In this figure,
First, in step SB1, the flag REC is "1".
Or not. In this case, since the flag REC is "0", the determination result in step SB1 is "NO", and the process proceeds to step SB5.

【００３４】［通常ＰＬＡＹ処理］ステップＳＢ５では
モードフラグＳＣが０、１、または２のいずれであるか
を判断する。ここで、現在のＰＬＡＹ動作が通常の再生
動作であると、モードフラグＳＣは「０」であるため、
ステップＳＢ６へ進み、通常再生動作を行なう。ステッ
プＳＢ６ではバッファＡＢＵＦ（ｉ）よりデコードされ
たデータを順次読み出す。次に、ステップＳＢ７におい
て、上記ステップＳＢ６において読み出されたデータの
あったか否かを判断する。[Normal PLAY Processing] In step SB5, it is determined whether the mode flag SC is 0, 1, or 2. Here, if the current PLAY operation is a normal reproduction operation, the mode flag SC is "0".
The process proceeds to step SB6 to perform the normal reproduction operation. In step SB6, the decoded data is sequentially read from the buffer ABUF (i). Next, in step SB7, it is determined whether or not there is the data read in step SB6.

【００３５】ステップＳＢ７における判断結果が「ＹＥ
Ｓ」の場合、すなわち読み出されたデータがある場合に
はステップＳＢ８へ進む。ステップＳＢ８ではエンドマ
ークが検出されたか否かを判断する。そして、ステップ
ＳＢ８における判断結果が「ＮＯ」の場合にはステップ
ＳＢ９へ進む。ステップＳＢ９ではステップＳＢ６にお
いて読み出したデータをＤＡＣへ出力する。次に、ステ
ップＳＢ１０に進み、バッファＡＢＵＦ（ｉ）にデータ
が残っているか否かを判断する。ここで、データが残っ
ている場合には、ステップＳＢ１１における判断結果は
「ＮＯ」となり、そのまま当該処理を終了し、通常の処
理へ戻る。そして、次のタイマ割込みにおいて、前回、
読み出されたデータの次のデータから順次読み出し、Ｄ
ＡＣ１２へ出力する。この処理はバッファＡＢＵＦ
（ｉ）にデータがなくなるまで行なわれる。The result of the judgment in step SB7 is "YE
If "S", that is, if there is read data, the process proceeds to step SB8. In step SB8, it is determined whether the end mark is detected. Then, if the result of the determination in step SB8 is "NO", the operation proceeds to step SB9. In step SB9, the data read in step SB6 is output to the DAC. Next, in step SB10, it is determined whether data remains in the buffer ABUF (i). Here, when the data remains, the determination result in step SB11 is “NO”, the process is ended as it is, and the process returns to the normal process. And at the next timer interrupt,
Sequential reading from the data next to the read data, D
Output to AC12. This process is a buffer ABUF
This is repeated until there is no data in (i).

【００３６】そして、ステップＳＢ９においてデータを
ＤＡＣへ出力した後で、バッファＡＢＵＦ（ｉ）にデー
タがなくなると、ステップＳＢ１１における判断結果は
「ＹＥＳ」となり、ステップＳＢ１１へ進む。ステップ
ＳＢ１１ではバッファフラグｉを反転する。なお、この
時点（反転前）でバッファＡＢＵＦ（Ｎ＿ｉ）（ｉ＝０
ならばＮ＿ｉ＝１，ｉ＝１ならばＮ＿ｉ＝０）、すなわ
ち１つ前のバッファＡＢＵＦには、既にデコードされた
次のデータが格納されており、次回からのタイマ割り込
みにおける通常プレイ処理では、該バッファのデータが
再生される。次に、ステップＳＢ１２において、外部記
憶装置９からバッファＢＢＵＦ（Ｎ＿ｉ）へ圧縮データ
の次のブロックの読み込みを開始する。この処理は、Ｄ
ＭＡに指示することにより実行され、外部記憶装置９へ
の書込み開始と同様に、外部記憶装置９からの読み込み
要求に応じて順次バッファＢＢＵＦ（Ｎ＿ｉ）へ圧縮デ
ータを取り込み、１ブロック分の圧縮データを読み込む
とその動作を終了する。After the data is output to the DAC in step SB9, if there is no more data in the buffer ABUF (i), the determination result in step SB11 is "YES", and the process proceeds to step SB11. In step SB11, the buffer flag i is inverted. At this point (before inversion), the buffer ABUF (N_i) (i = 0
If it is N_i = 1, i = 1, then N_i = 0), that is, the next buffer ABUF stores the next decoded data, and in the normal play process in the timer interrupt from the next time, The data in the buffer is reproduced. Next, in step SB12, reading of the next block of compressed data from the external storage device 9 to the buffer BBUF (N_i) is started. This process is D
This is executed by instructing the MA, and similarly to the start of writing to the external storage device 9, the compressed data is sequentially fetched into the buffer BBUF (N_i) in response to the read request from the external storage device 9, and the compressed data for one block is acquired. When is read, the operation ends.

【００３７】そして、次の割込みでは他方のバッファに
対して同様の処理が行なわれる。すなわち、バッファＡ
ＢＵＦ（０），（１）およびＢＢＵＦ（０），（１）に
対して交互に処理が行なわれる。そして、ステップＳＢ
６において、読み込んだデータがエンドマークの場合
（データの最後の場合）には、ステップＳＢ８における
判断結果が「ＹＥＳ」となり、ステップＳＢ１３へ進
む。ステップＳＢ１３ではタイマ割込みを停止した後、
通常の処理へ戻る。また、読み込みデータがない場合に
はステップＳＢ７における判断結果は「ＮＯ」となり、
そのまま当該処理を終了し、通常の処理へ戻る。Then, at the next interrupt, the same processing is performed on the other buffer. That is, buffer A
BUF (0), (1) and BBUF (0), (1) are alternately processed. And step SB
In 6, when the read data is the end mark (in the case of the end of the data), the determination result in step SB8 is “YES”, and the process proceeds to step SB13. In step SB13, after stopping the timer interrupt,
Return to normal processing. If there is no read data, the determination result in step SB7 is "NO",
The process is finished as it is, and the process returns to the normal process.

【００３８】［マーク処理］上述した通常のＰＬＡＹ処
理において、図５に示すＭＰの位置でマークキー１ｆが
押下されると、図１２に示すマーク処理が実行される。
まず、ステップＳＦ１において、フラグＲＥＣが「０」
であるか否かを判断する。ここで、ＲＥＣ処理が行なわ
れている場合には、フラグＲＥＣが「１」となっている
ので、ステップＳＦ１における判断結果は「ＮＯ」とな
り、そのまま当該処理を終了し、通常の処理へ戻る。[Mark Processing] In the above-mentioned normal PLAY processing, when the mark key 1f is pressed at the position of MP shown in FIG. 5, the mark processing shown in FIG. 12 is executed.
First, in step SF1, the flag REC is "0".
Or not. Here, when the REC process is being performed, the flag REC is "1", so the result of the determination in step SF1 is "NO", and the process is ended and the process returns to the normal process.

【００３９】一方、ＰＬＡＹ処理が行なわれている場合
には、ステップＳＦ１における判断結果は「ＹＥＳ」と
なり、ステップＳＦ２へ進む。ステップＳＦ２では、マ
ークキー１ｆにより再生指定されたトラックの現在読み
出し位置を検出し、これをマークポインタＭＰに格納す
る。次に、ステップＳＦ３において、レジスタＭＰに応
じてヘッドタイムＨＴを設定する。そして、ステップＳ
Ｆ４へ進み、ＭＰ〜ＭＰ＋ＨＴ分のフレームに対応する
２ブロック分のデータを予め外部記憶装置９から読み込
み、デコードした後、テンポラリＲＡＭ８へ書込む。そ
して、当該処理を終了し、通常の処理へ戻る。On the other hand, when the PLAY process is being performed, the result of the determination in step SF1 is "YES", and the process proceeds to step SF2. In step SF2, the current read position of the track designated for reproduction by the mark key 1f is detected and stored in the mark pointer MP. Next, in step SF3, the head time HT is set according to the register MP. And step S
Proceeding to F4, the data of 2 blocks corresponding to the frames of MP to MP + HT is read from the external storage device 9 in advance, decoded, and then written to the temporary RAM 8. Then, the process is finished and the process returns to the normal process.

【００４０】［同期再生キー処理］そして、同期再生キ
ー１ｇが押下されると、図１３に示す同期再生キー処理
が実行される。まず、ステップＳＧ１においてタイマ割
込みを停止する。これにより、図５に示すタイマ割込み
処理が中断される。次に、ステップＳＧ２において、演
算器１０を圧縮データをデコードするためにデコーダに
設定する。次に、ステップＳＧ３へ進み、モードフラグ
ＳＣを「１」に設定し、その後、当該処理を終了し、通
常の処理へ戻る。以上の処理で、同期パルス待ち受け状
態に設定され、次に同期パルス（同期トリガ割り込み）
を受信したタイミングで同期再生がスタートする。[Synchronous reproduction key processing] When the synchronous reproduction key 1g is pressed, the synchronous reproduction key processing shown in FIG. 13 is executed. First, in step SG1, the timer interrupt is stopped. As a result, the timer interrupt processing shown in FIG. 5 is interrupted. Next, in step SG2, the arithmetic unit 10 is set as a decoder for decoding the compressed data. Next, the process proceeds to step SG3, the mode flag SC is set to "1", then the process is ended, and the process returns to the normal process. With the above processing, the sync pulse standby state is set, and then the sync pulse (sync trigger interrupt)
The synchronized playback starts at the timing of receiving.

【００４１】［同期トリガ割込み処理］次に、図６に示
す同期パルスが出力されると、図１４に示す同期トリガ
割込み処理が実行される。まず、ステップＳＨ１におい
て、モードフラグＳＣが「１」であるか否かを判断す
る。この場合、上述した同期再生キー処理において、モ
ードフラグＳＣが「１」に設定されているため、ステッ
プＳＨ１における判断結果は「ＹＥＳ」となり、ステッ
プＳＨ２へ進む。ステップＳＨ２では、モードフラグＳ
Ｃを「２」に設定する。次に、ステップＳＨ３へ進み、
マークポインタＭＰに基づいて、外部記憶装置９のトラ
ック中の読み込み開始ブロック（ステップＳＦ４にて読
み込んだブロックに続くブロック）を指定する。そし
て、ステップＳＨ４において、外部記憶装置９からのバ
ッファＢＢＵＦ（０）への初めのブロック（上記ステッ
プＳＨ３において設定された読み込み開始ブロック）の
データの読み込みを開始する。[Synchronous trigger interrupt process] Next, when the synchronous pulse shown in FIG. 6 is output, the synchronous trigger interrupt process shown in FIG. 14 is executed. First, in step SH1, it is determined whether the mode flag SC is "1". In this case, since the mode flag SC is set to "1" in the above-described synchronous reproduction key processing, the determination result in step SH1 is "YES", and the flow proceeds to step SH2. At step SH2, the mode flag S
Set C to "2". Then, proceed to step SH3,
Based on the mark pointer MP, the read start block (the block following the block read in step SF4) in the track of the external storage device 9 is designated. Then, in step SH4, reading of the data of the first block (the read start block set in step SH3) from the external storage device 9 to the buffer BBUF (0) is started.

【００４２】次に、ステップＳＨ５において、ヘッドタ
イムＨＴをカウントするカウンタＷＴを「０」に設定
し、ステップＳＨ６へ進む。ステップＳＨ６ではタイマ
を再びスタートする。これによって、図５に示すタイマ
割込み処理が所定の時間間隔で実行される。なお、ステ
ップＳＨ１において、モードフラグＳＣが「１」以外の
場合には、当該処理は実行されない。Next, at step SH5, the counter WT for counting the head time HT is set to "0", and the routine proceeds to step SH6. In step SH6, the timer is restarted. As a result, the timer interrupt process shown in FIG. 5 is executed at predetermined time intervals. In step SH1, if the mode flag SC is other than "1", the process is not executed.

【００４３】そして、タイマ割込みにより図５に示す処
理が実行されると、この場合、ＲＥＣ処理でないため、
ステップＳＢ１における判断結果は「ＮＯ」となり、ス
テップＳＢ５へ進む。また、この場合、上述した処理に
おいて、モードフラグＳＣが「２」に設定されているの
で、ステップＳＢ５を経て、ステップＳＢ１５へ進む。
ステップＳＢ１５ではテンポラリＲＡＭ８より予めステ
ップＳＦ４においてデコードされ、書き込まれたデータ
をタイマ割込毎に順次読み出す。When the processing shown in FIG. 5 is executed by the timer interrupt, in this case, the REC processing is not executed.
The determination result in step SB1 is "NO", and the process proceeds to step SB5. Further, in this case, since the mode flag SC is set to "2" in the above-described processing, the process proceeds to step SB15 via step SB5.
In step SB15, the data previously decoded in step SF4 and written in the temporary RAM 8 are sequentially read at each timer interrupt.

【００４４】そして、ステップＳＢ１６において、上記
データをＤＡＣ１２へ出力し、アナログ信号に変換した
後、図示しないサウンドシステムより出力する。次に、
ステップＳＢ１７において、前述したカウンタＷＴをイ
ンクリメントし、ステップＳＢ１８へ進む。ステップＳ
Ｂ１８ではカウンタＷＴがヘッドタイムＨＴ以上になっ
たか否かを判断する。そして、カウンタＷＴがヘッドタ
イムＨＴより小さい場合、すなわち、テンポラリＲＡＭ
８に格納されたデータが全て再生されていない場合に
は、ステップＳＢ１８における判断結果は「ＮＯ」とな
り、そのまま当該処理を終了し、通常の処理へ戻る。そ
して、タイマ割込みが発生する毎に、ステップＳＢ１７
においてカウンタＷＴをインクリメントし、ステップＳ
Ｂ１８においてカウンタＷＴがヘッドタイムＨＴ以上に
なったか否かを判断する。Then, in step SB16, the data is output to the DAC 12, converted into an analog signal, and then output from a sound system (not shown). next,
In step SB17, the above-mentioned counter WT is incremented, and the process proceeds to step SB18. Step S
At B18, it is determined whether or not the counter WT has reached the head time HT or more. When the counter WT is smaller than the head time HT, that is, the temporary RAM
If all the data stored in 8 has not been reproduced, the determination result in step SB18 is "NO", the process is ended as it is, and the process returns to the normal process. Then, each time a timer interrupt occurs, step SB17
At step S, the counter WT is incremented.
At B18, it is determined whether or not the counter WT has reached the head time HT or more.

【００４５】そして、テンポラリＲＡＭ８のデータが全
て再生されると、ステップＳＢ１８における判断結果が
「ＹＥＳ」となりステップＳＢ１９へ進む。ステップＳ
Ｂ１９ではバッファフラグｉを「０」に、モードフラグ
ＳＣを「０」（通常再生動作）に設定し、当該処理を終
了して通常の処理へ戻る。そして、次のタイマ割込みか
らは、モードフラグＳＣが「０」に設定されているた
め、ステップＳＢ６〜ＳＢ１３の通常再生の処理が行な
われる。一方、モードフラグＳＣが「１」の場合にはス
テップＳＢ１４におけるタイマ割込みエラー処理が行な
われる。（モードフラグＳＣに「１」をセットする図１
３の同期再生キー処理では、ステップＳＧ１でタイマを
止めており、正常な動作ではＳＣが「１」の間にタイマ
割込みは発生しない。）When all the data in the temporary RAM 8 is reproduced, the result of the determination in step SB18 is "YES" and the process proceeds to step SB19. Step S
In B19, the buffer flag i is set to "0" and the mode flag SC is set to "0" (normal reproduction operation), the process is ended and the process returns to the normal process. Since the mode flag SC is set to "0" from the next timer interrupt, the normal reproduction process of steps SB6 to SB13 is performed. On the other hand, when the mode flag SC is "1", the timer interrupt error processing in step SB14 is performed. (The mode flag SC is set to "1" in FIG.
In the synchronous reproduction key processing of No. 3, the timer is stopped in step SG1, and in normal operation, the timer interrupt does not occur while SC is "1". )

【００４６】このように、本実施例では、頭出しのアド
レス（あるいはトラック上のタイミング）指示を受けた
時点で、そのブロックのデコード処理を予め済ませ、こ
れをテンポラリＲＡＭ８に格納しておくことにより、再
生スタートの指示で直ちに音出しが可能となる。この装
置によれば、聴感上の応答性能を損うことなく、データ
量に対してその圧縮率がリニアなＰＣＭに比べ、圧縮器
の性能に応じてデータ量を１／２あるいは１／４にする
ことができる圧縮技術を効果的に利用することができ、
結果として記憶装置（ＨＤＤ，ＭＯＤ，ＭＴ等）の性能
限界（アクセス速度、記憶容量）から決定される最大オ
ーディオトラック数、最長録音時間を２倍あるいは４倍
等に向上させ得る。記憶装置は、エンコード、デコード
に必要な処理装置に比べ、高価、大きい、重いので２
台、４台と複数の記憶装置を装備するよりも、本装置採
用による効果は大きい。As described above, according to the present embodiment, when the address (or the timing on the track) for cueing is received, the decoding process of the block is completed in advance, and this is stored in the temporary RAM 8. , The sound can be output immediately by the instruction to start the reproduction. According to this device, the data amount is reduced to ½ or ¼ depending on the performance of the compressor, as compared with the PCM whose compression rate is linear with respect to the data amount without impairing the audible response performance. Can effectively utilize the compression technology that can
As a result, the maximum number of audio tracks and the maximum recording time, which are determined from the performance limits (access speed, storage capacity) of the storage device (HDD, MOD, MT, etc.), can be doubled or quadrupled. Storage devices are expensive, large, and heavy compared to the processing devices required for encoding and decoding.
The effect of adopting this device is greater than that of equipping four, four, and a plurality of storage devices.

【００４７】なお、上述した実施例では、演算器、ＡＤ
ＣおよびＤＡＣを１つとしたが、複数設けたり、時分割
的な処理によってマルチトラックレコーダとしてもよ
い。マルチトラックレコーダとした場合のＲＥＣ処理を
示すタイムチャートを図１５に示す。図１５において
は、４トラックのマルチトラックレコードを実現してお
り、トラックＴｒ１、Ｔｒ２およびＴｒ３は録音トラッ
ク、トラックＴｒ４は再生トラックとしている。図にお
いて、バッファＡＢＵＦでの圧縮、バッファＢＢＵＦ
（０）に書き込み処理は図４と同様にトラックＴｒ１、
Ｔｒ２およびＴｒ３の各々に対して行なわれる。シング
ルトラックの場合と異なる点は、外部記憶装置９へ書き
込む時間Ｓである。４トラックの場合には、次の圧縮が
終了するまでに、４トラック分の圧縮データを外部記憶
装置９へ転送する必要があるため、最長でも、１ブロッ
クの時間Ｂの１／４以下にする。In the above embodiment, the arithmetic unit, AD
Although one C and one DAC are provided, a plurality of C and DAC may be provided or a multi-track recorder may be provided by time-divisional processing. FIG. 15 shows a time chart showing the REC processing in the case of a multi-track recorder. In FIG. 15, a 4-track multi-track record is realized, and the tracks Tr1, Tr2 and Tr3 are recording tracks and the track Tr4 is a reproducing track. In the figure, compression in buffer ABUF, buffer BBUF
The writing process to (0) is performed by the track Tr1, as in FIG.
This is performed for each of Tr2 and Tr3. The difference from the case of the single track is the time S for writing to the external storage device 9. In the case of 4 tracks, it is necessary to transfer the compressed data for 4 tracks to the external storage device 9 by the time the next compression is completed. Therefore, at most, it is 1/4 or less of the time B of one block. .

【００４８】また、図４に示したＲＥＣ処理のタイムチ
ャートにおいて、圧縮時間Ｄと外部記憶装置への転送時
間Ｓの和が１ブロックの時間Ｂより大であるとき、すな
わち、Ｄ＋Ｓ＞Ｂとなる時は、ＲＥＣ処理のタイムチャ
ートは図１６に示すようになる。この場合、２つのバッ
ファＢＢＵＦを用いているため、外部記憶装置への書込
みを次のブロックのエンコード開始前までに終了しなく
てもよい。言換えると、外部記憶装置への書込みは、次
の外部記憶装置への書込みの開始直前に終了していれば
よい。したがって、例えば、マルチトラックでＲＥＣ／
ＰＬＡＹ（録音／再生）を行なう場合に適用でき、符号
Ｓ’で示す時間において他のトラックへの書込みや、読
み出しを行なうようにしてもよい。Further, in the time chart of the REC processing shown in FIG. 4, when the sum of the compression time D and the transfer time S to the external storage device is larger than the time B of one block, that is, D + S> B. At this time, the time chart of the REC process is as shown in FIG. In this case, since the two buffers BBUF are used, writing to the external storage device does not have to be completed before the start of encoding the next block. In other words, the writing to the external storage device may be completed immediately before the start of writing to the next external storage device. So, for example, REC /
This can be applied to the case of performing PLAY (recording / reproducing), and writing or reading to / from another track may be performed at the time indicated by reference sign S ′.

【００４９】また、図５に示したＰＬＡＹ処理のタイム
チャートにおける各タイミングは図１７に示すようにし
てもよい。図においては、バッファＢＢＵＦ（ｉ）の圧
縮データをデコード演算し、これをバッファＡＢＵＦ
（ｉ）へ転送する開始タイミングを外部記憶装置から次
の圧縮データを読み込むタイミングに一致させるように
している。これは、データを外部記憶装置からバッファ
へ転送する際の転送時間が一定でない場合でも、影響を
受けないようにするためである。Further, each timing in the time chart of the PLAY processing shown in FIG. 5 may be as shown in FIG. In the figure, the compressed data of the buffer BBUF (i) is decoded and calculated, and this is subjected to the buffer ABUF (i).
The start timing of transferring to (i) is made to coincide with the timing of reading the next compressed data from the external storage device. This is to prevent the data from being affected even if the transfer time for transferring the data from the external storage device to the buffer is not constant.

【００５０】また、本実施例では、同期パルスによる再
生開始指示に応じて直ちに再生を開始する”同期再生”
は、再生しようとするトラック上の任意位置を予めマー
クポインタＭＰに設定しておき、その位置から同期再生
を開始するという仕様であったが、マークポインタＭＰ
の設定をやめて、再生するトラックの先頭から同期再生
が行われるような仕様にしても良い。本実施例では、演
算器の圧縮処理、及び、伸張処理に要する時間は共に時
間ＤでありバッファＢＢＵＦから外部記憶装置９へのデ
ータ転送、及び外部記憶装置９からバッファＢＢＵＦへ
のデータ転送に要する時間は共に時間Ｓであるとした
が、これは、互いに異なる場合もあり得る。その場合
も、時間Ｅより短い（Ｄ＜Ｅ、Ｓ＜Ｅ）という条件は同
じで、それぞれの時間Ｄ、時間Ｓがその条件を満たす必
要がある。Further, in this embodiment, "synchronous reproduction" in which reproduction is immediately started in response to a reproduction start instruction by a synchronous pulse.
Was designed to set an arbitrary position on the track to be played back to the mark pointer MP in advance and start the synchronized playback from that position.
Alternatively, the specification may be made such that the synchronous reproduction is performed from the beginning of the track to be reproduced. In the present embodiment, the time required for the compression processing and the expansion processing of the arithmetic unit is the time D, and is required for the data transfer from the buffer BBUF to the external storage device 9 and the data transfer from the external storage device 9 to the buffer BBUF. Although both times are the time S, they may be different from each other. In that case also, the condition that it is shorter than the time E (D <E, S <E) is the same, and the respective time D and time S must satisfy the condition.

【００５１】図６の同期再生の説明では、ヘッドタイム
ＨＴの時間長に関する条件は１フレーム以上、２フレー
ム以下であったが、これは時間Ｓと時間Ｄの和が時間Ｅ
（＝１フレーム）以下の場合の条件であり、時間Ｓと時
間Ｄの和が１フレーム以上２フレーム以下の場合は、ヘ
ッドタイムＨＴの条件は２フレーム以上、３フレーム以
下となる。この条件の最大値よりも長いヘッドタイムを
設定しても動作には問題が無いが、その分、テンポラリ
ーＲＡＭ８の記憶容量が必要になり、効率が悪くなる。
また、最小値についてはさらに短縮が可能で、いずれの
場合も、ヘッドタイムＨＴが時間Ｓと時間Ｄの和より大
きくなる、すなわち、ヘットタイムＨＴの再生期間内に
次ブロックの転送（時間Ｓ）とデコード（時間Ｄ）が完
了することが保証されていれば良い。In the description of the synchronous reproduction of FIG. 6, the condition regarding the time length of the head time HT is 1 frame or more and 2 frames or less, but the sum of the time S and the time D is the time E.
The condition is (= 1 frame) or less, and when the sum of the time S and the time D is 1 frame or more and 2 frames or less, the condition of the head time HT is 2 frames or more and 3 frames or less. Even if a head time longer than the maximum value of this condition is set, there is no problem in the operation, but the storage capacity of the temporary RAM 8 is required correspondingly, and the efficiency deteriorates.
Further, the minimum value can be further shortened, and in any case, the head time HT becomes larger than the sum of the time S and the time D, that is, the transfer of the next block (time S) within the reproduction period of the head time HT. And decoding (time D) is guaranteed to be completed.

【００５２】[0052]

【発明の効果】以上、説明したように、この発明によれ
ば、外部記憶手段に記録された圧縮データの任意の位置
からデコード処理を行なう場合、該デコード処理に先立
って、圧縮データのデコード開始位置から所定の部分ま
でを予め元のデータに戻して所定の記憶手段に記憶し、
上記所定の部分以降のデコード処理の準備が整った時点
で、所定の記憶手段に記憶したデコードされたデータを
出力するとともに、該データの出力に引き続いて上記所
定の部分以降の圧縮データを順次デコード処理を行なっ
て出力する演算手段を具備するようにしたため、圧縮デ
ータのデコード時における時間遅れが生ぜず、このため
高圧縮率の圧縮法を効果的に用いることができるという
利点が得られる。As described above, according to the present invention, when the decoding process is performed from an arbitrary position of the compressed data recorded in the external storage means, the decoding of the compressed data is started prior to the decoding process. Restore the original data from the position to the predetermined part in advance and store it in the predetermined storage means,
When the preparation for the decoding process after the predetermined part is completed, the decoded data stored in the predetermined storage means is output, and the compressed data after the predetermined part is sequentially decoded following the output of the data. Since the processing means for performing processing and outputting is provided, there is no time delay when decoding the compressed data, and therefore there is an advantage that a compression method with a high compression rate can be effectively used.

【図面の簡単な説明】[Brief description of drawings]

【図１】 本発明の一実施例の構成を示すブロック図で
ある。FIG. 1 is a block diagram showing a configuration of an exemplary embodiment of the present invention.

【図２】 （ａ）は本実施例のパネルスイッチの外観を
示す図、（ｂ）はトラックキーが押下された時のディス
プレイの表示例を示す図、（ｃ）は位置キーが押下され
た時のディスプレイの表示例を示す図である。2A is a diagram showing an appearance of a panel switch of the present embodiment, FIG. 2B is a diagram showing a display example of a display when a track key is pressed, and FIG. 2C is a position key being pressed. It is a figure which shows the example of a display of the display at the time.

【図３】 図１の演算器１０の構成を示すブロック図で
ある。3 is a block diagram showing a configuration of an arithmetic unit 10 of FIG.

【図４】 本実施例におけるＲＥＣ処理を示すタイムチ
ャートである。FIG. 4 is a time chart showing REC processing in the present embodiment.

【図５】 同実施例におけるＰＬＡＹ処理を示すタイム
チャートである。FIG. 5 is a time chart showing a PLAY process in the embodiment.

【図６】 同実施例における途中再生処理を示すタイム
チャートである。FIG. 6 is a time chart showing a midway reproduction process in the embodiment.

【図７】 同実施例におけるＲＥＣキーオンイベント処
理を示すフローチャートである。FIG. 7 is a flowchart showing REC key-on event processing in the embodiment.

【図８】 同実施例におけるタイマ割込み処理を示すフ
ローチャートである。FIG. 8 is a flowchart showing a timer interrupt process in the embodiment.

【図９】 同実施例におけるエンコード終了割込み処理
を示すフローチャートである。FIG. 9 is a flowchart showing an encoding end interrupt process in the embodiment.

【図１０】 同実施例におけるＳＴＯＰキーオンイベン
ト処理を示すフローチャートである。FIG. 10 is a flowchart showing a STOP key-on event process in the embodiment.

【図１１】 同実施例におけるＰＬＡＹキーオンイベン
ト処理を示すフローチャートである。FIG. 11 is a flowchart showing a PLAY key-on event process in the embodiment.

【図１２】 同実施例におけるマーク処理を示すフロー
チャートである。FIG. 12 is a flowchart showing a mark process in the example.

【図１３】 同実施例における同期再生キー処理を示す
フローチャートである。FIG. 13 is a flowchart showing a synchronized playback key process in the embodiment.

【図１４】 同実施例における同期トリガ割込み処理を
示すフローチャートである。FIG. 14 is a flowchart showing a synchronization trigger interruption process in the embodiment.

【図１５】 マルチトラックレコーダとした場合のＲＥ
Ｃ処理を示すタイムチャートである。FIG. 15: RE in the case of a multi-track recorder
It is a time chart which shows C processing.

【図１６】 圧縮時間Ｄと外部記憶装置への転送時間Ｓ
の和が１ブロックの時間Ｂより大であるとき、すなわ
ち、Ｄ＋Ｓ＞Ｂとなる場合のＲＥＣ処理のタイムチャー
トである。FIG. 16 is a compression time D and a transfer time S to the external storage device.
Is a time chart of the REC processing when the sum of is larger than the time B of one block, that is, when D + S> B.

【図１７】 ＰＬＡＹ処理の変形例を示すタイムチャー
トである。FIG. 17 is a time chart showing a modified example of the PLAY process.

【符号の説明】[Explanation of symbols]

９……外部記憶装置、１０……演算器（演算手段）、８
……テンポラリＲＡＭ（所定の記憶手段）。9 ... External storage device, 10 ... Computing unit (computing means), 8
... Temporary RAM (predetermined storage means).

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 データを所定の圧縮処理によって圧縮し
て外部記憶手段に記録するとともに、前記外部記憶手段
に記録した圧縮データを所定のデコード処理によって元
のデータに戻し、該元のデータに基づいて音信号を生成
する信号処理装置において、 発音指示を発生する発音指示手段と、 該発音指示に先立って、前記圧縮データの所定の開始位
置から所定の部分までを予めデコード処理して元のデー
タに戻し、先頭データとして所定の記憶手段に記憶し、
該発音指示の発生に応じて、前記所定の部分以降の圧縮
データのデコード処理を開始するとともに、前記所定の
記憶手段に記憶された先頭データに基づいて音信号の発
生を開始し、該先頭データに基づいた音信号の発生に引
き続いて先ほど開始した前記デコード処理の結果生成さ
れた元のデータに基づいて音信号を生成する演算手段
と、 を具備することを特徴とする信号処理装置。1. The data is compressed by a predetermined compression process and recorded in an external storage means, and the compressed data recorded in the external storage means is returned to the original data by a predetermined decoding process, and based on the original data. In a signal processing device for generating a sound signal by generating a sound signal, a sound generation instruction means for generating a sound generation instruction, and prior to the sound generation instruction, decoding processing is performed in advance from a predetermined start position to a predetermined portion of the compressed data to obtain the original data. And store it in the predetermined storage means as the head data,
In response to the generation of the sounding instruction, the decoding process of the compressed data after the predetermined portion is started, and the generation of the sound signal is started based on the head data stored in the predetermined storage means. A signal processing device for generating a sound signal based on the original data generated as a result of the decoding process that has just started after the generation of the sound signal based on the above. 【請求項２】 前記演算手段の前記デコード処理は、所
定量の圧縮データ単位で実行され、かつ、該所定量の圧
縮データを再生して得られた元のデータに基づいて、該
所定量の圧縮データのデコード処理に要するデコード時
間より長い時間の音信号が生成可能であることを特徴と
する請求項１に記載の信号処理装置。2. The decoding process of the computing means is executed in units of a predetermined amount of compressed data, and the predetermined amount of compressed data is reproduced based on original data obtained by reproducing the predetermined amount of compressed data. The signal processing device according to claim 1, wherein a sound signal having a time longer than a decoding time required for decoding the compressed data can be generated. 【請求項３】 前記演算手段は、前記先頭データに基づ
く音信号の生成期間内に、前記所定量の圧縮データのデ
コード処理が可能であることを特徴とする請求項２記載
の信号処理装置。3. The signal processing apparatus according to claim 2, wherein the arithmetic means is capable of decoding the predetermined amount of compressed data within a generation period of a sound signal based on the head data. 【請求項４】 所定のサンプル周期毎に波形サンプルを
供給する供給手段と、 所定数のサンプルを記憶する第１のバッファセットと、 所定数のサンプルを記憶する第２のバッファセットと、 供給される波形サンプルを、該第１のバッファセットと
第２のバッファセットに交互に所定数ずつ順次書き込む
手段と、 該書込手段による該第１及び第２バッファセットへの所
定数波形サンプルの書込終了に応じて、書込の終了した
バッファセットに記憶された所定数の波形サンプルに基
づく波形圧縮を実行し、該バッファセット上に圧縮波形
データを生成する演算手段と、 該演算手段の波形圧縮処理の終了に応じて、該圧縮波形
データを該バッファセットより外部記憶に転送する転送
手段とを備え、 該演算手段が該所定数の波形サンプルを圧縮するのに要
する圧縮時間、および、該転送手段が該圧縮波形データ
を転送するのに要する転送時間が、それぞれ、該供給手
段より所定数の波形サンプルが供給される期間より短い
ことを特徴とする信号処理装置。4. A supply means for supplying a waveform sample for each predetermined sample period, a first buffer set for storing a predetermined number of samples, and a second buffer set for storing a predetermined number of samples. Means for sequentially writing a predetermined number of waveform samples to the first buffer set and the second buffer set alternately, and writing a predetermined number of waveform samples to the first and second buffer sets by the writing means. Upon completion, waveform compression based on a predetermined number of waveform samples stored in the buffer set for which writing has been completed is executed, and operation means for generating compressed waveform data on the buffer set, and waveform compression by the operation means Transfer means for transferring the compressed waveform data from the buffer set to an external storage according to the end of processing, and the arithmetic means compresses the predetermined number of waveform samples. And a transfer time required for the transfer means to transfer the compressed waveform data are shorter than a period in which a predetermined number of waveform samples are supplied from the supply means, respectively. Processing equipment.