JPH08139817A - Telephone exchange - Google Patents
Telephone exchangeInfo
- Publication number
- JPH08139817A JPH08139817A JP30437994A JP30437994A JPH08139817A JP H08139817 A JPH08139817 A JP H08139817A JP 30437994 A JP30437994 A JP 30437994A JP 30437994 A JP30437994 A JP 30437994A JP H08139817 A JPH08139817 A JP H08139817A
- Authority
- JP
- Japan
- Prior art keywords
- pcm
- rom
- data
- pcm data
- time slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Telephonic Communication Services (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＰＣＭデータを格納し
たＲＯＭにより音声合成を行う電話交換機に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a telephone exchange for synthesizing voice by a ROM storing PCM data.
【０００２】[0002]
【従来の技術】図８は、従来の電話交換機の構成例を示
すブロック図である。2. Description of the Related Art FIG. 8 is a block diagram showing a configuration example of a conventional telephone exchange.
【０００３】図８において、制御部１は、タイムスイッ
チ２等を制御するものであり、タイムスイッチ２は、制
御部１の制御によりＰＣＭデータの時分割交換を行う。
タイミング生成回路３は、タイムスイッチ２やその周辺
にタイミング信号を送出するものであり、信号線４は、
タイミング生成回路３からのタイミング信号を伝達す
る。In FIG. 8, a control unit 1 controls the time switch 2 and the like. The time switch 2 performs time division exchange of PCM data under the control of the control unit 1.
The timing generation circuit 3 sends a timing signal to the time switch 2 and its periphery, and the signal line 4 is
The timing signal from the timing generation circuit 3 is transmitted.
【０００４】シリアル／パラレル（Ｓ／Ｐ）変換器５〜
８は、下りＰＣＭハイウェイ２１〜２４からのＰＣＭデ
ータをシリアルからパラレルに変換して音声合成ＲＯＭ
１３、１４に送出するものであり、具体的には、７４Ｈ
Ｃ５９５等を用いている。信号線９〜１２は、シリアル
／パラレル変換器５〜８から音声合成ＲＯＭ１３、１４
のアドレス信号にＰＣＭデータを伝達する。Serial / parallel (S / P) converter 5
8 is a voice synthesis ROM for converting PCM data from the downstream PCM highways 21 to 24 from serial to parallel.
It is sent to 13 and 14, specifically, 74H
C595 etc. are used. The signal lines 9 to 12 are connected from the serial / parallel converters 5 to 8 to the voice synthesis ROMs 13 and 14.
The PCM data is transmitted to the address signal.
【０００５】音声合成ＲＯＭ１３、１４は、アドレス線
Ａ０からＡ７までに入力されるＰＣＭデータとアドレス
線Ａ８からＡ１５までに入力されるＰＣＭデータをＰＣ
Ｍデータとして加算してデータ線からＰＣＭデータとし
て出力するものであり、信号線１５、１６は、音声合成
ＲＯＭのデータ線から出力される加算されたＰＣＭデー
タをそれぞれパラレル／シリアル変換器１７、１８に伝
達する。The voice synthesis ROMs 13 and 14 store the PCM data input to the address lines A0 to A7 and the PCM data input to the address lines A8 to A15.
The signal lines 15 and 16 add the added PCM data output from the data line of the voice synthesis ROM to the parallel / serial converters 17 and 18, respectively. Communicate to.
【０００６】パラレル／シリアル（Ｐ／Ｓ）変換器１
７、１８は、音声合成ＲＯＭ１３、１４から出力される
加算されたパラレルのＰＣＭデータをシリアルに変換し
て上りＰＣＭハイウェイ２７、２８に送出するものであ
り、具体的には、７４ＨＣ１６６、７４ＨＣ５９７等を
用いている。Parallel / serial (P / S) converter 1
Reference numerals 7 and 18 convert the added parallel PCM data output from the voice synthesis ROMs 13 and 14 into serial data and send the serial PCM data to the upstream PCM highways 27 and 28. Specifically, the 74HC166 and 74HC597 are I am using.
【０００７】ＰＣＭハイウェイ１９〜２４は、タイムス
イッチ２から送出される下りＰＣＭハイウェイ、ＰＣＭ
ハイウェイ２５〜２８はタイムスイッチ２に入力される
上りＰＣＭハイウェイである。The PCM highways 19 to 24 are downlink PCM highways and PCM sent from the time switch 2.
The highways 25 to 28 are upstream PCM highways input to the time switch 2.
【０００８】ここで、上りＰＣＭハイウェイ、下りハイ
ウェイが２．０４８ＭＨｚで動作する場合について説明
する。１つのＰＣＭハイウェイは３２のタイムスロット
に時分割され、それぞれ８ビットのＰＣＭデータ等がの
せられている。Here, the case where the upstream PCM highway and the downstream highway operate at 2.048 MHz will be described. One PCM highway is time-divided into 32 time slots, each carrying 8-bit PCM data or the like.
【０００９】まず、音声合成ＲＯＭ１３およびその周辺
について説明する。First, the voice synthesis ROM 13 and its periphery will be described.
【００１０】図２は、音声合成ＲＯＭ１３およびその周
辺の動作を示すタイミングチャートである。FIG. 2 is a timing chart showing the operation of the voice synthesis ROM 13 and its peripherals.
【００１１】以下、このタイミングチャートを参照しな
がら説明する。下りハイウェイ２１、２２上のＰＣＭデ
ータは、それぞれシリアル／パラレル（Ｓ／Ｐ）変換器
５、６にシリアルにシフト入力される。そして、例え
ば、２０１のタイミングで立ち上がるＳ／Ｐラッチ信号
に従って、パラレル出力にラッチされる。このＳ／Ｐラ
ッチ信号は、タイミングチャートよりわかるようにタイ
ムスロットの境目に生じるので、タイムスロット毎に、
タイミングチャートのように下りＰＣＭハイウェイ２
１、２２のＰＣＭデータがＳ／Ｐ変換器５、６のパラレ
ルラッチ出力に変換される。Hereinafter, description will be given with reference to this timing chart. The PCM data on the downlink highways 21 and 22 are serially shift-input to the serial / parallel (S / P) converters 5 and 6, respectively. Then, for example, according to the S / P latch signal which rises at the timing of 201, it is latched to the parallel output. Since this S / P latch signal occurs at the boundary of time slots as can be seen from the timing chart,
Downward PCM highway 2 as shown in the timing chart
The PCM data of 1 and 22 are converted into parallel latch outputs of the S / P converters 5 and 6.
【００１２】これら２つのＳ／Ｐ変換器５、６のパラレ
ルラッチ出力は音声合成ＲＯＭ１３のアドレス信号に信
号線９、１０を介して接続されており、Ｓ／Ｐ変換器５
のパラレル出力は音声合成ＲＯＭ１３のアドレス信号Ａ
８〜Ａ１５に、Ｓ／Ｐ変換器６のパラレル出力は音声合
成ＲＯＭ１３のアドレス信号Ａ０〜Ａ７に入力されてい
る。音声合成ＲＯＭ１３はアドレス信号Ａ０〜Ａ７に入
力されるＰＣＭデータとアドレス信号Ａ８〜Ａ１５に入
力されるＰＣＭデータを加算したＰＣＭデータをデータ
として記憶しており、入力されたＰＣＭデータのアドレ
ス信号に応じた加算されたＰＣＭデータを出力する。The parallel latch outputs of these two S / P converters 5 and 6 are connected to the address signals of the voice synthesis ROM 13 via signal lines 9 and 10, and the S / P converter 5 is connected.
The parallel output of the address signal A of the voice synthesis ROM 13
8 to A15, the parallel output of the S / P converter 6 is input to the address signals A0 to A7 of the voice synthesis ROM 13. The voice synthesis ROM 13 stores, as data, PCM data obtained by adding the PCM data input to the address signals A0 to A7 and the PCM data input to the address signals A8 to A15, and according to the address signal of the input PCM data. And outputs the added PCM data.
【００１３】この出力データは、パラレル／シリアル変
換器１７に信号線１５を介して入力され、／ＳＬＯＡＤ
信号の２０２のタイミングでＰ／Ｓ変換器中のシフトレ
ジスタ内にラッチされる。このＰ／Ｓ変換器の／ＳＬＯ
ＡＤ信号は、タイミングチャートよりわかるように、タ
イムスロットの境目毎に生じて、同様の動作を繰り返
す。シフトレジスタ内のデータは、シリアルシフトされ
て上りＰＣＭハイウェイ２７のタイムスロットのチャネ
ル１にＰＣＭデータとして送出される。This output data is input to the parallel / serial converter 17 through the signal line 15 and is / SLOAD.
It is latched in the shift register in the P / S converter at the timing of signal 202. / SLO of this P / S converter
As can be seen from the timing chart, the AD signal is generated at each boundary of time slots and repeats the same operation. The data in the shift register is serially shifted and sent as PCM data to channel 1 of the time slot of the upstream PCM highway 27.
【００１４】このような動作は、各タイムスロット毎に
繰り返され、図２の２０１〜２０４のタイムスロットの
境目のタイミングでシリアル／パラレル変換器のラッチ
信号、パラレル／シリアル信号の／ＳＬＯＡＤ信号が各
変換器に入力されている。Such an operation is repeated for each time slot, and the latch signal of the serial / parallel converter and the parallel / serial signal / SLOAD signal are respectively generated at the timing of the boundary between the time slots 201 to 204 in FIG. Input to the converter.
【００１５】このように動作することにより、下りＰＣ
Ｍハイウェイ２１のタイムスロット３１のＰＣＭデータ
と下りＰＣＭハイウェイ２２のタイムスロット３１のＰ
ＣＭデータが加算されたＰＣＭデータが、上りＰＣＭハ
イウェイ２７のタイムスロット１に送出されるようにな
る。By operating in this way, the downlink PC
PCM data of the time slot 31 of the M highway 21 and P of the time slot 31 of the downlink PCM highway 22.
The PCM data to which the CM data has been added is sent to the time slot 1 of the upstream PCM highway 27.
【００１６】このような動作は、各タイムスロットで繰
り返されているので、下りＰＣＭハイウェイ２１、２２
のタイムスロットのＰＣＭデータの２つが加算されたＰ
ＣＭデータが、上りＰＣＭハイウェイ２７の２タイムス
ロット遅れたタイムスロットに送出されることになる。
このようにしてＰＣＭデータの音声の合成を行う。Since such an operation is repeated in each time slot, the downlink PCM highways 21, 22 are
P obtained by adding two of the PCM data of the time slots of
The CM data will be sent to the time slot of the upstream PCM highway 27 which is delayed by two time slots.
In this way, the voice of the PCM data is synthesized.
【００１７】このような動作は下りＰＣＭハイウェイ２
３、２４、シリアル／パラレル変換器７、８、信号線１
１、１２、音声合成ＲＯＭ１４、信号線１６、パラレル
／シリアル変換器１８、上りＰＣＭハイウェイ２８にお
いても同様な動作を行い、音声の合成を行う。Such an operation is performed by the down PCM highway 2
3, 24, serial / parallel converters 7, 8, signal line 1
The same operation is performed in the first and the second, the voice synthesis ROM 14, the signal line 16, the parallel / serial converter 18, and the upstream PCM highway 28 to synthesize the voice.
【００１８】ここで、例えば、三者会議を行う場合につ
いて、図３のタイムチャートを用いて説明する。Here, for example, a case of holding a three-party conference will be described with reference to the time chart of FIG.
【００１９】ここでＸ、Ｙ、Ｚの三者が会議通話を行う
とすると、話者Ｘからの音声のＰＣＭデータをタイムス
イッチ２で交換して下りＣＰＭハイウェイ２１のタイム
スロット０、１に送出し、また、話者Ｙからの音声のＰ
ＣＭデータをタイムスイッチ２で交換して、下りＰＣＭ
ハイウェイ２１のタイムスロット２と下りＰＣＭハイウ
ェイ２２のタイムスロット０に送出し、また、話者Ｚか
らの音声のＰＣＭデータをタイムスイッチ２で交換して
下りＰＣＭハイウェイ２２のタイムスロット１、２に送
出する。If three parties of X, Y, and Z make a conference call, the PCM data of the voice from the speaker X is exchanged by the time switch 2 and sent to the time slots 0 and 1 of the downlink CPM highway 21. Also, P of the voice from the speaker Y
CM data is exchanged by the time switch 2, and the downlink PCM
It is sent to the time slot 2 of the highway 21 and the time slot 0 of the downlink PCM highway 22, and the PCM data of the voice from the speaker Z is exchanged by the time switch 2 and sent to the time slots 1 and 2 of the downlink PCM highway 22. To do.
【００２０】すると、これら三者の音声はそれぞれ合成
されて、上りＰＣＭハイウェイ２７のタイムスロット２
には、ＸとＹの音声が合成された音声が送出され、同様
にタイムスロット３にはＸとＺの、タイムスロット４に
はＹとＺの音声が合成された音声が送出される。Then, the voices of these three parties are respectively synthesized, and the time slot 2 of the upstream PCM highway 27 is synthesized.
, A voice in which the X and Y voices are synthesized is transmitted, and similarly, a voice in which the X and Z voices are synthesized is transmitted to the time slot 3 and a voice in which the Y and Z voices are synthesized to the time slot 4.
【００２１】そして、上りＰＣＭハイウェイ２７のタイ
ムスロット２のＰＣＭデータをタイムスイッチ２で交換
して話者Ｚのタイムスロットに送出し、同様に、タイム
スロット３のＰＣＭデータを話者Ｙのタイムスロット
に、タイムスロット４のＰＣＭデータを話者Ｘのタイム
スロットに送出する。Then, the PCM data of the time slot 2 of the upstream PCM highway 27 is exchanged by the time switch 2 and sent to the time slot of the speaker Z, and similarly, the PCM data of the time slot 3 is transferred to the time slot of the speaker Y. Then, the PCM data of the time slot 4 is sent to the time slot of the speaker X.
【００２２】このようにすることで、例えば、一人の話
者は他の二者の音声が合成された音声を聞くことがで
き、三者会議が成立する。なお、四者以上の会議通話に
おいても、三者会議と同様に音声を合成していくことで
行うことができる。By doing so, for example, one speaker can hear the voice synthesized with the voices of the other two parties, and a three-party conference is established. It should be noted that a conference call for four or more parties can be made by synthesizing voices as in a three-party conference.
【００２３】[0023]
【発明が解決しようとする課題】しかしながら、上記従
来例では、１つの音声合成ＲＯＭで音声合成する数は、
１ハイウェイのタイムスロットの数と同じであり、その
数以上の音声の合成はできず、例えば、上記の例では、
１つの音声合成ＲＯＭで音声合成できる数は３２までと
なり、これ以上の数の音声合成を行うためには、従来例
のように音声合成ＲＯＭを２つにするなど、音声合成Ｒ
ＯＭの数を増やさなければならないという欠点があっ
た。However, in the above conventional example, the number of voices to be synthesized by one voice synthesis ROM is
It is the same as the number of time slots on one highway, and more than that number of voices cannot be synthesized. For example, in the above example,
The number of voices that can be voice-synthesized by one voice-synthesizing ROM is 32. To perform more voice-synthesizing, the number of voice-synthesizing ROMs should be increased to 2 as in the conventional example.
The drawback was that the number of OMs had to be increased.
【００２４】従って、会議通話もこの音声合成の数によ
って制限を受けるので、会議通話できる回線数を増やす
場合にも、同様の理由によって、音声合成ＲＯＭの数を
増やす必要があるという欠点があった。Therefore, since the conference call is also limited by the number of voice synthesis, the number of voice synthesis ROMs must be increased for the same reason when increasing the number of lines that can be used for the conference call. .
【００２５】本発明は、１つの音声合成ＲＯＭによっ
て、複数のＰＣＭハイウェイ上に音声合成されたＰＣＭ
データを送出することができる電話交換機を提供するこ
とを目的とする。The present invention is a PCM in which voice synthesis is performed on a plurality of PCM highways by one voice synthesis ROM.
It is an object to provide a telephone exchange capable of transmitting data.
【００２６】[0026]
【課題を解決するための手段】本発明は、上りおよび下
りのＰＣＭハイウェイを用いてＰＣＭコードを全二重交
換する時分割電話交換機において、所定の下りＰＣＭハ
イウェイのタイムスロットに音声合成するためのＰＣＭ
データを送出する手段と、上記下りＰＣＭハイウェイ上
のＰＣＭデータをアドレス信号としてＲＯＭに送出する
手段と、上記アドレス信号として入力される複数のＰＣ
Ｍデータを加算したＰＣＭコードを格納したＲＯＭと、
上記ＲＯＭからのデータ出力を上りＰＣＭハイウェイ上
に送出する手段と、１タイムスロット時間内に複数のア
ドレス信号としてのＰＣＭデータをＲＯＭに入力して複
数の加算されたＰＣＭデータを出力させる手段とを有
し、音声合成を行う１つのＲＯＭによって、複数のＰＣ
Ｍハイウェイ上に音声合成されたＰＣＭデータを送出す
ることを特徴とする。SUMMARY OF THE INVENTION The present invention is directed to a time division telephone exchange for full-duplex PCM code exchange using upstream and downstream PCM highways for voice synthesis in a predetermined time slot of the downstream PCM highway. PCM
Means for transmitting data, means for transmitting PCM data on the down PCM highway to the ROM as an address signal, and a plurality of PCs input as the address signal
ROM storing PCM code added with M data,
Means for sending the data output from the ROM to the upstream PCM highway and means for inputting the PCM data as a plurality of address signals to the ROM within one time slot time and outputting a plurality of added PCM data. Multiple PCs with one ROM that has voice synthesis
It is characterized in that PCM data subjected to voice synthesis is transmitted onto the M highway.
【００２７】[0027]
【実施例】図１は、本発明の第１実施例の構成を示すブ
ロック図である。1 is a block diagram showing the configuration of a first embodiment of the present invention.
【００２８】同図において、制御部１、タイムスイッチ
２、タイミング生成回路３、信号線４、Ｓ／Ｐ変換器５
〜８、音声合成ＲＯＭ１３、Ｐ／Ｓ変換器１７、１８、
ＰＣＭハイウェイ１９〜２８は、上記従来例と同様であ
るので説明を省略する。In the figure, the control unit 1, the time switch 2, the timing generation circuit 3, the signal line 4, and the S / P converter 5 are shown.
~ 8, voice synthesis ROM 13, P / S converters 17, 18,
The PCM highways 19 to 28 are the same as those in the above-mentioned conventional example, and therefore their explanations are omitted.
【００２９】信号線２９〜３２は、それぞれシリアル／
パラレル（Ｓ／Ｐ）変換器５〜８から出力されるパラレ
ル信号に変換されたＰＣＭデータをマルチプレクサ３
３、３４へ伝達する。The signal lines 29 to 32 are serial / serial.
Multiplexer 3 converts the PCM data converted into parallel signals output from parallel (S / P) converters 5-8.
It is transmitted to 3, 34.
【００３０】マルチプレクサ３３は、信号線２９、３１
からの入力信号をマルチプレクスして信号線３５へ出力
し、タイミング生成回路３からの切り換え信号が“Ｌ”
の時には、信号線２９からの信号を信号線３５に出力
し、切り換え信号が“Ｈ”の時には、信号線３１からの
信号を信号線３５に出力するように動作する。The multiplexer 33 includes signal lines 29 and 31.
The input signal from is output to the signal line 35 after being multiplexed, and the switching signal from the timing generation circuit 3 is "L".
When, the signal from the signal line 29 is output to the signal line 35, and when the switching signal is "H", the signal from the signal line 31 is output to the signal line 35.
【００３１】マルチプレクサ３４は、信号線３０、３２
からの入力信号をマルチプレクスして信号線３６へ出力
し、タイミング生成回路３からの切り換え信号が“Ｌ”
の時には、信号線３０からの信号を信号線３６に出力
し、切り換え信号が“Ｈ”の時には、信号線３２からの
信号を信号線３６に出力するように動作する。The multiplexer 34 includes signal lines 30 and 32.
Output signal to the signal line 36 after being multiplexed, and the switching signal from the timing generation circuit 3 is "L".
When, the signal from the signal line 30 is output to the signal line 36, and when the switching signal is "H", the signal from the signal line 32 is output to the signal line 36.
【００３２】信号線３５は、マルチプレクサ３３の出力
を音声合成ＲＯＭ１３のアドレス信号Ａ８〜Ａ１５まで
の信号として伝達するものであり、信号線３６は、マル
チプレクサ３４の出力を音声合成ＲＯＭ１３のアドレス
信号Ａ０〜Ａ７までの信号として伝達するものである。
また、信号線３７は、音声合成ＲＯＭ１３のデータ線か
ら出力される加算されたパラレルデータのＰＣＭデータ
をＰ／Ｓ変換器１７、１８に伝達するものである。A signal line 35 transmits the output of the multiplexer 33 as a signal of address signals A8 to A15 of the voice synthesis ROM 13, and a signal line 36 outputs the output of the multiplexer 34 to the address signals A0 to A0 of the voice synthesis ROM 13. It is transmitted as a signal up to A7.
Further, the signal line 37 is for transmitting the PCM data of the added parallel data output from the data line of the voice synthesis ROM 13 to the P / S converters 17 and 18.
【００３３】ここで、上りＰＣＭハイウェイ、下りＰＣ
Ｍハイウェイが、上述した従来例と同様に２．０４８Ｍ
Ｈｚで動作し、１つのＰＣＭハイウェイは３２のタイム
スロットに時分割され、それぞれ８ビットのＰＣＭデー
タ等がのせられているものとする。また、Ｐ／Ｓ変換器
１７、１８には、７４ＨＣ５９７を使用するものとす
る。Here, the upstream PCM highway and the downstream PC
The M highway is 2.048M as in the conventional example described above.
It is assumed that the PCM highway is operated at Hz and one PCM highway is time-divided into 32 time slots, each carrying 8-bit PCM data or the like. Moreover, 74HC597 shall be used for P / S converters 17 and 18.
【００３４】次に、この実施例における音声合成ＲＯＭ
１３およびその周辺について説明する。図４は、音声合
成ＲＯＭおよびその周辺のタイミングチャートである。Next, the voice synthesis ROM in this embodiment.
13 and its surroundings will be described. FIG. 4 is a timing chart of the voice synthesis ROM and its peripherals.
【００３５】以下、このタイミングチャートを参照しな
がら説明する。Hereinafter, description will be made with reference to this timing chart.
【００３６】下りＰＣＭハイウェイ２１〜２４上のＰＣ
Ｍデータは、それぞれＳ／Ｐ変換器５〜８にシリアルに
シフト入力される。そして、例えば、４０１のタイミン
グで立ち上がるＳ／Ｐラッチ信号に従って、それぞれの
パラレル出力にラッチされる。このＳ／Ｐラッチ信号
は、タイミングチャートからわかるようにタイムスロッ
トの境目に生じるので、タイムスロット毎に下りＰＣＭ
ハイウェイ２１〜２４のＰＣＭデータがＳ／Ｐ変換器５
〜８のパラレルラッチ出力に変換される。PC on the down PCM highways 21-24
The M data are serially shifted and input to the S / P converters 5 to 8, respectively. Then, for example, according to the S / P latch signal which rises at the timing of 401, the parallel outputs are latched. This S / P latch signal occurs at the boundary of time slots as can be seen from the timing chart.
The PCM data of the highways 21-24 is the S / P converter 5
To 8 parallel latch outputs.
【００３７】これら４つのＳ／Ｐ変換器５〜８からのパ
ラレル出力は、信号線２９〜３２を通してマルチプレク
サ３３、３４に入力される。マルチプレクサ３３、３４
は、タイミング生成回路３からの切り換え信号によって
制御され、例えば、タイミング４０１からタイミング４
０２のタイムスロットの前半は“Ｌ”で、タイミング４
０２からタイミング４０３のタイムスロットの後半は
“Ｈ”の信号となっている。The parallel outputs from these four S / P converters 5-8 are input to multiplexers 33, 34 through signal lines 29-32. Multiplexers 33 and 34
Are controlled by a switching signal from the timing generation circuit 3, and, for example, from timing 401 to timing 4
The first half of the 02 time slot is "L", and the timing 4
The second half of the time slot from 02 to timing 403 is an “H” signal.
【００３８】この“Ｌ”、“Ｈ”は、タイミングチャー
トのようにタイムスロット毎に繰り返されている。従っ
て、タイムスロット前半は、切り換え信号が“Ｌ”であ
るので、マルチプレクサ３３は信号線２９からの信号を
信号線３５に出力し、マルチプレクサ３４は信号線３１
からの信号を信号線３６に出力する。また、タイムスロ
ット後半は、切り換え信号が“Ｈ”であるので、マルチ
プレクサ３３は信号線３１からの信号を信号線３５に出
力し、マルチプレクサ３４は信号線３２からの信号を信
号線３６に出力する。These "L" and "H" are repeated for each time slot as shown in the timing chart. Therefore, since the switching signal is "L" in the first half of the time slot, the multiplexer 33 outputs the signal from the signal line 29 to the signal line 35, and the multiplexer 34 outputs the signal line 31.
To output to the signal line 36. In the latter half of the time slot, since the switching signal is “H”, the multiplexer 33 outputs the signal from the signal line 31 to the signal line 35, and the multiplexer 34 outputs the signal from the signal line 32 to the signal line 36. .
【００３９】この結果、マルチプレクサの出力値、つま
り、音声合成ＲＯＭのアドレス信号の入力値はタイミン
グチャートに示す通り、タイムスロットの前半と後半で
切り替わり、前半では下りＰＣＭハイウェイ２１、２２
のＰＣＭデータが音声合成ＲＯＭ１３に入力され、後半
では下りＰＣＭハイウェイ２３、２４のＰＣＭデータが
音声合成ＲＯＭ１３に入力されるようになる。As a result, the output value of the multiplexer, that is, the input value of the address signal of the voice synthesis ROM is switched between the first half and the second half of the time slot as shown in the timing chart, and in the first half, the downlink PCM highways 21 and 22.
PCM data is input to the voice synthesis ROM 13, and in the latter half, the PCM data of the downlink PCM highways 23 and 24 is input to the voice synthesis ROM 13.
【００４０】したがって、音声合成ＲＯＭのデータ線の
出力値も、タイミングチャートのように、タイムスロッ
トの前半では、下りＰＣＭハイウェイ２１、２２のＰＣ
Ｍデータを加算したＰＣＭデータが信号線３７に出力さ
れ、タイムスロットの後半では、下りＰＣＭハイウェイ
２３、２４のＰＣＭデータを加算したＰＣＭデータが信
号線３７に出力される。Therefore, as shown in the timing chart, the output value of the data line of the voice synthesis ROM is also the PC of the down PCM highways 21 and 22 in the first half of the time slot.
The PCM data added with the M data is output to the signal line 37, and the PCM data added with the PCM data of the downstream PCM highways 23 and 24 is output to the signal line 37 in the latter half of the time slot.
【００４１】Ｐ／Ｓ変換器１７にはタイミング生成回路
３よりタイミングチャートに示すようなＰ／Ｓ変換器１
７用のＲＣＫ信号が入力されており、タイミング４０４
のようなタイムスロットの前半の中央のタイミングでＲ
ＣＫ信号が立ち上がり、このタイミングで、信号線３７
上のデータ、すなわち、音声合成ＲＯＭのデータ線の出
力データをＰ／Ｓ変換器１７のパラレル信号ラッチに入
力する。The P / S converter 17 includes the P / S converter 1 as shown in the timing chart from the timing generation circuit 3.
RCK signal for 7 is input, and timing 404
R at the middle timing of the first half of the time slot like
The CK signal rises, and at this timing, the signal line 37
The above data, that is, the output data of the data line of the voice synthesis ROM is input to the parallel signal latch of the P / S converter 17.
【００４２】また、同時にＰ／Ｓ変換器１８にはタイミ
ング生成回路３よりタイミングチャートに示すようなＰ
／Ｓ変換器１８用のＲＣＫ信号が入力されていて、タイ
ミング４０５のようなタイムスロットの後半の中央のタ
イミングでＲＣＫ信号が立ち上がり、このタイミング
で、信号線３７上のデータ、すなわち、音声合成ＲＯＭ
１３のデータ線の出力データをＰ／Ｓ変換器１８のパラ
レル信号ラッチに入力する。At the same time, the P / S converter 18 receives a P signal from the timing generation circuit 3 as shown in the timing chart.
The RCK signal for the / S converter 18 is input, and the RCK signal rises at the central timing of the latter half of the time slot such as the timing 405, and at this timing, the data on the signal line 37, that is, the voice synthesis ROM.
The output data of the data line 13 is input to the parallel signal latch of the P / S converter 18.
【００４３】その結果、Ｐ／Ｓ変換器１７のパラレル信
号ラッチには下りＰＣＭハイウェイ２１、２２のＰＣＭ
データが加算されたＰＣＭデータがラッチされ、Ｐ／Ｓ
変換器１８のパラレル信号ラッチには、下りＰＣＭハイ
ウェイ２３、２４のＰＣＭデータが加算されたＰＣＭデ
ータがラッチされる。As a result, the parallel signal latch of the P / S converter 17 has the PCM of the downstream PCM highways 21 and 22.
The added PCM data is latched, and P / S
The parallel signal latch of the converter 18 latches the PCM data obtained by adding the PCM data of the downstream PCM highways 23 and 24.
【００４４】その後、Ｐ／Ｓ変換器１７、１８に入力さ
れている／ＳＬＯＡＤ信号がタイミング４０３で“Ｌ”
となり、各Ｐ／Ｓ変換器のパラレル信号ラッチにラッチ
されているデータがシフトレジスタ内にラッチされる。
これらＰ／Ｓ変換器の／ＳＬＯＡＤ信号は、タイミング
チャートからわかるように、タイムスロットの境目毎に
生じて、同様の動作を繰り返す。After that, the / SLOAD signal input to the P / S converters 17 and 18 becomes "L" at timing 403.
Then, the data latched in the parallel signal latch of each P / S converter is latched in the shift register.
As can be seen from the timing chart, the / SLOAD signals of these P / S converters are generated at each boundary of time slots, and the same operation is repeated.
【００４５】各Ｐ／Ｓ変換器のシフトレジスタ内のＰＣ
Ｍデータは２．０４８ＭＨｚのクロックでシリアルシフ
トされて、Ｐ／Ｓ変換器１７からは上りＰＣＭハイウェ
イ２７の、Ｐ／Ｓ変換器１８からは上りＰＣＭハイウェ
イ２８のそれぞれタイムスロット１のＰＣＭデータとし
て送出される。PC in shift register of each P / S converter
The M data is serially shifted with a clock of 2.048 MHz and sent out as PCM data of time slot 1 from the P / S converter 17 to the upstream PCM highway 27 and from the P / S converter 18 to the upstream PCM highway 28. To be done.
【００４６】従って、Ｐ／Ｓ変換器１７からは下りＰＣ
Ｍハイウェイ２１、２２のＰＣＭデータが加算されたＰ
ＣＭデータが２タイムスロット遅れて上りＰＣＭハイウ
ェイ２７に送出されて、Ｐ／Ｓ変換器１８からは下りＰ
ＣＭハイウェイ２３、２４のＰＣＭデータが加算された
ＰＣＭデータが２タイムスロット遅れて上りＰＣＭハイ
ウェイ２８に送出される。Therefore, from the P / S converter 17, the down PC
P added with PCM data of M highways 21 and 22
The CM data is sent to the upstream PCM highway 27 with a delay of 2 time slots, and the downstream P from the P / S converter 18 is sent.
The PCM data obtained by adding the PCM data of the CM highways 23 and 24 is sent to the up PCM highway 28 with a delay of two time slots.
【００４７】このような動作は、上述した従来例と同様
に、各タイムスロット毎に繰り返されている。Such an operation is repeated for each time slot as in the conventional example described above.
【００４８】以上のように動作することにより、下りＰ
ＣＭハイウェイ２１のタイムスロット３１のＰＣＭデー
タと下りＰＣＭハイウェイ２２のタイムスロット３１の
ＰＣＭデータが加算されたＰＣＭデータが上りＰＣＭハ
イウェイ２７のタイムスロット１に送出されるようにな
る。このような動作は、各タイムスロットで繰り返され
ているので、下りＰＣＭハイウェイ２１、２２のタイム
スロットのＰＣＭデータの２つが加算されたＰＣＭデー
タが、上りＰＣＭハイウェイ２７の２タイムスロット遅
れたタイムスロットに送出されることになる。By operating as described above, the downlink P
The PCM data in which the PCM data of the time slot 31 of the CM highway 21 and the PCM data of the time slot 31 of the downstream PCM highway 22 are added is sent to the time slot 1 of the upstream PCM highway 27. Since such an operation is repeated in each time slot, the PCM data obtained by adding the two PCM data of the time slots of the downlink PCM highways 21 and 22 is delayed by 2 time slots of the uplink PCM highway 27. Will be sent to.
【００４９】また、下りＰＣＭハイウェイ２３のタイム
スロット３１のＰＣＭデータと下りＰＣＭハイウェイ２
４のタイムスロット３１のＰＣＭデータが加算されたＰ
ＣＭデータが、上りＰＣＭハイウェイ２８のタイムスロ
ット１に送出されるようになる。このような動作は、各
タイムスロットで繰り返されているので、下りＰＣＭハ
イウェイ２３、２４のタイムスロットのＰＣＭデータの
２つが加算されたＰＣＭデータが、上りＰＣＭハイウェ
イ２８の２タイムスロット遅れたタイムスロットに送出
されることになる。The PCM data of the time slot 31 of the downlink PCM highway 23 and the downlink PCM highway 2
P added with the PCM data of the time slot 31 of 4
The CM data comes to be sent to the time slot 1 of the upstream PCM highway 28. Since such an operation is repeated in each time slot, the PCM data obtained by adding the two PCM data of the time slots of the downlink PCM highways 23 and 24 is delayed by two time slots of the uplink PCM highway 28. Will be sent to.
【００５０】以上のようにしてＰＣＭデータの音声の合
成を行う。そして、このような動作を応用しての三者会
議通話、もしくは、四者以上の会議通話は従来例と同様
にして行うことができる。The PCM data voice synthesis is performed as described above. Then, a three-party conference call or a conference call of four or more parties by applying such an operation can be performed in the same manner as the conventional example.
【００５１】なお、以上の第１実施例では、Ｓ／Ｐ変換
器に入力される下りＰＣＭハイウェイは、それぞれのＳ
／Ｐ変換器に独立して入力されているが、これは他の構
成であってもよい。In the first embodiment described above, the downlink PCM highway input to the S / P converter is the S signal of each S / P converter.
Although it is independently input to the / P converter, this may have another configuration.
【００５２】例えば、図５に示すように、Ｓ／Ｐ変換器
をカスケード接続して、ＰＣＭハイウェイのＰＣＭデー
タのシリアル／パラレル変換を行ってもよい。図５にお
いて、Ｓ／Ｐ変換器６、８のＳＯはシリアル出力であ
り、シフトレジスタの最終段が出力されており、Ｓ／Ｐ
変換器５、７のＳＩはシリアル入力であり、Ｓ／Ｐ変換
器６、８のシリアル出力が入力されている。For example, as shown in FIG. 5, S / P converters may be cascade-connected to perform serial / parallel conversion of PCM data on the PCM highway. In FIG. 5, SO of the S / P converters 6 and 8 is a serial output, and the final stage of the shift register is output.
SI of the converters 5 and 7 is a serial input, and serial outputs of the S / P converters 6 and 8 are input.
【００５３】そして、下りＰＣＭハイウェイ２２からの
ＰＣＭデータは、Ｓ／Ｐ変換器６とＳ／Ｐ変換器５にシ
リアル入力されるようになり、また、下りＰＣＭハイウ
ェイ２４からのＰＣＭデータは、Ｓ／Ｐ変換器８とＳ／
Ｐ変換器７に入力されるようになっている。このよう
に、Ｓ／Ｐ変換器をカスケード接続してＰＣＭハイウェ
イのＰＣＭデータをシリアルからパラレルデータに変換
してもよい。The PCM data from the down PCM highway 22 is serially input to the S / P converter 6 and the S / P converter 5, and the PCM data from the down PCM highway 24 is S. / P converter 8 and S /
It is input to the P converter 7. In this way, the S / P converters may be cascaded to convert the PCM data on the PCM highway from serial to parallel data.
【００５４】また、上記第１実施例では、Ｓ／Ｐ変換器
から音声合成ＲＯＭへのアドレス信号の時分割的なマル
チプレクスにマルチプレクサ３３、３４を使用している
が、これは同等の機能を果たすものであるならば他の手
段であってもよい。Further, in the first embodiment, the multiplexers 33 and 34 are used for time-division multiplexing of the address signal from the S / P converter to the voice synthesis ROM, but this has the same function. Other means may be used as long as they fulfill.
【００５５】例えば、Ｓ／Ｐ変換器（７４ＨＣ５９５
等）のパラレル出力のアウトプットイネーブルコントロ
ール機能を利用してもよい。For example, the S / P converter (74HC595
The output enable control function of the parallel output of the above) may be used.
【００５６】図６は、そのＳ／Ｐ変換器のパラレル出力
のアウトプットイネーブルコントロール機能を利用した
場合の実施例を示すブロック図である。FIG. 6 is a block diagram showing an embodiment in which the output enable control function of the parallel output of the S / P converter is used.
【００５７】同図において、制御部１、タイムスイッチ
２、タイミング生成回路３、信号線４、Ｓ／Ｐ変換器５
〜８、音声合成ＲＯＭ１３、Ｐ／Ｓ変換器１７、１８、
ＰＣＭハイウェイ１９〜２８、信号線３７は、上記第１
実施例と同様であるので説明を省略する。In the figure, the control unit 1, the time switch 2, the timing generation circuit 3, the signal line 4, and the S / P converter 5 are shown.
~ 8, voice synthesis ROM 13, P / S converters 17, 18,
The PCM highways 19 to 28 and the signal line 37 are the first
The description is omitted because it is similar to the embodiment.
【００５８】信号線３８は、Ｓ／Ｐ変換器５のパラレル
出力とＳ／Ｐ変換器７のパラレル出力がバス接続されて
音声合成ＲＯＭのアドレス信号Ａ８〜Ａ１５に入力され
ている。また、信号線３９は、Ｓ／Ｐ変換器６のパラレ
ル出力とＳ／Ｐ変換器８のパラレル出力がバス接続され
て音声合成ＲＯＭのアドレス信号Ａ０〜Ａ７に入力され
ている。The signal line 38 is connected to the parallel output of the S / P converter 5 and the parallel output of the S / P converter 7 via a bus and is input to the address signals A8 to A15 of the voice synthesis ROM. The signal line 39 is connected to the parallel output of the S / P converter 6 and the parallel output of the S / P converter 8 via a bus and input to the address signals A0 to A7 of the voice synthesis ROM.
【００５９】そして、これら信号線３８、３９以外の部
分の動作に関しては第１実施例と同様である。The operation of the parts other than the signal lines 38 and 39 is the same as that of the first embodiment.
【００６０】次に、信号線３８、３９とその周辺に関す
る動作について図７のタイミングチャートに基づいて説
明する。Next, the operation of the signal lines 38 and 39 and their surroundings will be described with reference to the timing chart of FIG.
【００６１】Ｓ／Ｐ変換器５〜８には、それぞれのパラ
レル出力のアウトプットイネーブルコントロール信号で
ある／ＯＥ信号が、タイミング生成回路３から供給され
ている。この／ＯＥ信号は、“Ｌ”ではＳ／Ｐ変換器５
〜８のパラレル出力を有効にして、Ｓ／Ｐ変換器５〜８
からのパラレル信号を信号線３８または信号線３９に出
力させ、／ＯＥ信号が“Ｈ”ではＳ／Ｐ変換器５〜８の
パラレル出力を禁止し、Ｓ／Ｐ変換器５〜８からのパラ
レル信号が信号線３８または３９に出力されないように
する。The S / P converters 5 to 8 are supplied with the / OE signal, which is the output enable control signal of each parallel output, from the timing generation circuit 3. This / OE signal is S / P converter 5 at "L".
~ 8 parallel output enabled, S / P converter 5-8
From the S / P converters 5 to 8 when the / OE signal is "H", and the parallel output from the S / P converters 5 to 8 is prohibited. The signal is prevented from being output to the signal line 38 or 39.
【００６２】Ｓ／Ｐ変換器５、６には、タイミングチャ
ートに示すように、タイムスロットの前半部分、例え
ば、タイミング７０１から７０２の時間では“Ｌ”とな
り、また、タイムスロットの後半部分、例えば、タイミ
ング７０２から７０３の時間では“Ｈ”となるような／
ＯＥ信号が入力されている。また、Ｓ／Ｐ変換器７、８
にはタイミングチャートに示されるように、タイムスロ
ットの前半部分、例えば、タイミング７０１から７０２
の時間では“Ｈ”となり、また、タイムスロットの後半
部分、例えば、タイミング７０２から７０３の時間では
“Ｌ”となるような／ＯＥ信号が入力されている。As shown in the timing chart, the S / P converters 5 and 6 are in the first half of the time slot, for example, "L" in the time from timing 701 to 702, and in the second half of the time slot, for example. , Becomes "H" during the time from timing 702 to 703 /
The OE signal is input. In addition, the S / P converters 7 and 8
As shown in the timing chart, the first half of the time slot, for example, timings 701 to 702.
The / OE signal is set to "H" during the period of time, and becomes "L" during the second half of the time slot, for example, during the period of timings 702 to 703.
【００６３】その結果、タイムスロットの前半ではＳ／
Ｐ変換器５、６からのパラレル出力が有効となり、Ｓ／
Ｐ変換器７、８からのパラレル出力が禁止され、Ｓ／Ｐ
変換器５、６からのパラレル出力が信号線３８、３９に
送出され、音声合成ＲＯＭ１３のアドレス信号となって
入力される。As a result, in the first half of the time slot, S /
The parallel output from the P converters 5 and 6 becomes valid, and S /
Parallel output from the P converters 7 and 8 is prohibited, and S / P
The parallel outputs from the converters 5 and 6 are sent out to the signal lines 38 and 39 and input as the address signal of the voice synthesis ROM 13.
【００６４】タイムスロットの後半ではＳ／Ｐ変換器
７、８からのパラレル出力が有効となり、Ｓ／Ｐ変換器
５、６からのパラレル出力が禁止され、Ｓ／Ｐ変換器
７、８からのパラレル出力が信号線３８、３９に送出さ
れ、音声合成ＲＯＭ１３のアドレス信号となって入力さ
れる。In the latter half of the time slot, the parallel output from the S / P converters 7 and 8 is valid, the parallel output from the S / P converters 5 and 6 is prohibited, and the parallel output from the S / P converters 7 and 8 is disabled. The parallel output is sent to the signal lines 38 and 39 and inputted as the address signal of the voice synthesis ROM 13.
【００６５】その後の動作に関しては第１実施例と同様
に動作して、音声の合成を行う。With respect to the subsequent operation, the same operation as in the first embodiment is performed to synthesize the voice.
【００６６】このように、Ｓ／Ｐ変換器のアウトプット
イネーブルコントロール機能を利用することにより、Ｓ
／Ｐ変換器と音声合成ＲＯＭの間の信号線のマルチプレ
クサを省略することができ、さらなるコストダウンが実
現できる。As described above, by utilizing the output enable control function of the S / P converter, S
The multiplexer of the signal line between the / P converter and the voice synthesis ROM can be omitted, and further cost reduction can be realized.
【００６７】また、上記第１実施例では、タイムスロッ
トを前半と後半に二分割して、音声合成ＲＯＭを１タイ
ムスロット時間内に２つに時分割して使用しているが、
これは２つに限定されるものではなく、可能な限り幾つ
に分割しても良い。In the first embodiment, the time slot is divided into the first half and the second half, and the voice synthesis ROM is divided into two times within one time slot time.
This is not limited to two, but may be divided into as many as possible.
【００６８】この場合、従来例では必要な音声合成ＲＯ
Ｍの数をＮとし、タイムスロットをＭに分割したときに
は、音声合成ＲＯＭの数は、Ｍ分のＮにまで減少させる
ことができる。例えば、Ｎが１０、Ｍが５とすると、音
声合成ＲＯＭの数を２個にまで削減することができる。In this case, the voice synthesis RO required in the conventional example.
When the number of M is N and the time slot is divided into M, the number of voice synthesis ROMs can be reduced to N for M. For example, if N is 10 and M is 5, the number of voice synthesis ROMs can be reduced to two.
【００６９】また、上記第１実施例においては、ＰＣＭ
ハイウェイが２．０４８ＭＨｚで動作する場合について
説明しているが、これは他のクロックで動作するＰＣＭ
ハイウェイであっても構わない。また、ＰＣＭハイウェ
イの数も実施例の数に限定されるものではなく、他の数
のＰＣＭハイウェイであっても構わない。In the first embodiment, the PCM
The case where the highway operates at 2.048MHz is explained, but this is a PCM that operates with other clocks.
It doesn't matter if it's on the highway. Further, the number of PCM highways is not limited to the number in the embodiment, and another number of PCM highways may be used.
【００７０】また、上記実施例においては、パラレル／
シリアル変換器として７４ＨＣ５９７を例として説明し
たが、これは他のものであっても構わない。In the above embodiment, parallel /
The 74HC597 has been described as an example of the serial converter, but this may be another one.
【００７１】例えば、シフトレジスタ７４ＨＣ１６６と
フリップフロップ７４ＨＣ３７４の組み合わせ等でパラ
レル／シリアル変換器を構成するようにしても構わな
い。For example, the parallel / serial converter may be constructed by combining the shift register 74HC166 and the flip-flop 74HC374.
【００７２】[0072]
【発明の効果】以上説明したように、本発明によれば、
音声合成を行う１つのＲＯＭによって複数のＰＣＭハイ
ウェイ上に音声合成されたＰＣＭデータを送出できるよ
うにすることにより、以下の効果がある。As described above, according to the present invention,
The following effects can be obtained by making it possible to send the voice-synthesized PCM data onto a plurality of PCM highways by one ROM that performs voice synthesis.
【００７３】（１）１つの音声合成ＲＯＭを時分割的に
使用することにより、１タイムスロット内で複数個の音
声合成ＲＯＭの役割を果すことができ、会議通話等を行
うために多数の音声合成ＲＯＭを使用する必要がなくな
り、非常なコストダウンが可能となる。(1) By using one voice synthesizing ROM in a time-division manner, a plurality of voice synthesizing ROMs can play a role in one time slot, and a large number of voices can be used for a conference call. Since it is not necessary to use a synthetic ROM, it is possible to greatly reduce the cost.
【００７４】（２）１つの音声合成ＲＯＭを時分割的に
使用することにより、１タイムスロット内で複数個の音
声合成ＲＯＭの役割を果すことができ、会議通話等を行
うために多数の音声合成ＲＯＭを使用する必要がなくな
り、実装面積を非常に減少させることが可能となる。(2) By using one voice synthesizing ROM in a time-division manner, a plurality of voice synthesizing ROMs can play a role in one time slot, and a large number of voices can be used for a conference call. It is not necessary to use a synthetic ROM, and the mounting area can be greatly reduced.
【００７５】（３）さらに、１タイムスロット時間内に
複数のアドレス信号としてのＰＣＭデータをＲＯＭに入
力するときにマルチプレクサを使用することにより、よ
りコストダウンすることが可能となる。(3) Further, by using a multiplexer when inputting PCM data as a plurality of address signals to the ROM within one time slot time, the cost can be further reduced.
【図１】本発明の第１実施例を示すブロック図である。FIG. 1 is a block diagram showing a first embodiment of the present invention.
【図２】従来例の動作を示すタイミングチャートであ
る。FIG. 2 is a timing chart showing the operation of a conventional example.
【図３】本発明における三者会議の動作を示すタイミン
グチャートである。FIG. 3 is a timing chart showing the operation of the three-party conference in the present invention.
【図４】上記第１実施例の動作を示すタイミングチャー
トである。FIG. 4 is a timing chart showing the operation of the first embodiment.
【図５】本発明の第２実施例を示すブロック図である。FIG. 5 is a block diagram showing a second embodiment of the present invention.
【図６】本発明の第３実施例を示すブロック図である。FIG. 6 is a block diagram showing a third embodiment of the present invention.
【図７】上記第３実施例の動作を示すタイミングチャー
トである。FIG. 7 is a timing chart showing the operation of the third embodiment.
【図８】従来例の構成を示すブロック図である。FIG. 8 is a block diagram showing a configuration of a conventional example.
１…制御部、 ２…タイムスイッチ、 ３…タイミング生成回路、 ５〜８…Ｓ／Ｐ変換器、 １３…音声合成ＲＯＭ、 １７、１８…Ｐ／Ｓ変換器、 １９〜２０…ＰＣＭハイウェイ、 ３３、３４…マルチプレクサ。 DESCRIPTION OF SYMBOLS 1 ... Control part, 2 ... Time switch, 3 ... Timing generation circuit, 5-8 ... S / P converter, 13 ... Voice synthesis ROM, 17, 18 ... P / S converter, 19-20 ... PCM highway, 33 , 34 ... Multiplexer.
Claims (3)
いてＰＣＭコードを全二重交換する時分割電話交換機に
おいて、 所定の下りＰＣＭハイウェイのタイムスロットに音声合
成するためのＰＣＭデータを送出する手段と；上記下り
ＰＣＭハイウェイ上のＰＣＭデータをアドレス信号とし
てＲＯＭに送出する手段と；上記アドレス信号として入
力される複数のＰＣＭデータを加算したＰＣＭコードを
格納したＲＯＭと；上記ＲＯＭからのデータ出力を上り
ＰＣＭハイウェイ上に送出する手段と；１タイムスロッ
ト時間内に複数のアドレス信号としてのＰＣＭデータを
ＲＯＭに入力して複数の加算されたＰＣＭデータを出力
させる手段と；を有し、音声合成を行う１つのＲＯＭに
よって、複数のＰＣＭハイウェイ上に音声合成されたＰ
ＣＭデータを送出することを特徴とする電話交換機。1. A means for transmitting PCM data for voice synthesis to a predetermined time slot of a downlink PCM highway in a time division telephone exchange for full-duplex switching of PCM codes by using uplink and downlink PCM highways; Means for sending PCM data on the down PCM highway to the ROM as an address signal; ROM for storing a PCM code obtained by adding a plurality of PCM data input as the address signal; data output from the ROM for up PCM A means for transmitting on the highway; a means for inputting PCM data as a plurality of address signals into a ROM within one time slot time and outputting a plurality of added PCM data; P that has been speech-synthesized on multiple PCM highways by one ROM
A telephone exchange characterized by transmitting CM data.
ＰＣＭデータをＲＯＭに入力する手段としてマルチプレ
クサを用いることを特徴とする電話交換機。2. The telephone exchange according to claim 1, wherein a multiplexer is used as a means for inputting PCM data as a plurality of address signals into the ROM within one time slot time.
ＰＣＭデータをＲＯＭに入力する手段としてシリアル／
パラレル変換器のアウトプットイネーブルコントロール
機能を用いることを特徴とする電話交換機。3. A serial / serial converter as a means for inputting PCM data as a plurality of address signals into a ROM within one time slot time.
A telephone exchange characterized by using an output enable control function of a parallel converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30437994A JPH08139817A (en) | 1994-11-14 | 1994-11-14 | Telephone exchange |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30437994A JPH08139817A (en) | 1994-11-14 | 1994-11-14 | Telephone exchange |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08139817A true JPH08139817A (en) | 1996-05-31 |
Family
ID=17932316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30437994A Pending JPH08139817A (en) | 1994-11-14 | 1994-11-14 | Telephone exchange |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08139817A (en) |
-
1994
- 1994-11-14 JP JP30437994A patent/JPH08139817A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4740955A (en) | Communications system having voice and digital data capability and employing a plurality of voice and data buses in main service unit and serial packetized transmission to and from telephones | |
| JPH0435941B2 (en) | ||
| US4301531A (en) | Three-party conference circuit for digital time-division-multiplex communication systems | |
| US4686512A (en) | Integrated digital circuit for processing speech signal | |
| JPH09502579A (en) | Serial bit rate converter for TDM switching matrix | |
| JPH08139817A (en) | Telephone exchange | |
| JPS60249460A (en) | Audio conference bridge system | |
| KR100209556B1 (en) | Extension apparatus for voice channel in keyphone | |
| USRE31814E (en) | Three-party conference circuit for digital time-division-multiplex communication systems | |
| JPS6215958A (en) | Dtmf signal transmission equipment | |
| KR900006371Y1 (en) | Digital data input circuit per slot of time division multiplecommunication system | |
| KR0135228B1 (en) | Voice signal processing circuit | |
| KR100335367B1 (en) | Apparatus And Method For Generation Of Tone For Integrated Services Digital Network | |
| KR100762651B1 (en) | Apparatus and method for compensating timing difference of several different digital links between private branch exchange and base station in wireless private branch exchange system | |
| JPS6331327A (en) | Signaling signal transmission equipment | |
| JPH025696A (en) | Time share exchange switch circuit | |
| WO1999063784A1 (en) | A digital switching matrix integrated circuit with a built-in tone generator | |
| JP3670882B2 (en) | Communication equipment | |
| JP2937340B2 (en) | Digital communication circuit system | |
| JPS61146055A (en) | Electronic exchange | |
| JP3005997B2 (en) | Synchronous multiplex method | |
| JPH0370385A (en) | Dial signal sending circuit | |
| JPH03192993A (en) | Key telephone system | |
| JP2002064382A (en) | Method and circuit for converting digital data into analog signal | |
| JPS61256855A (en) | Conference call system |