JPH08139710A - Phase difference absorbing method and circuit for duplex transmission line - Google Patents
Phase difference absorbing method and circuit for duplex transmission lineInfo
- Publication number
- JPH08139710A JPH08139710A JP6278889A JP27888994A JPH08139710A JP H08139710 A JPH08139710 A JP H08139710A JP 6278889 A JP6278889 A JP 6278889A JP 27888994 A JP27888994 A JP 27888994A JP H08139710 A JPH08139710 A JP H08139710A
- Authority
- JP
- Japan
- Prior art keywords
- data
- phase difference
- comparison
- output
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、二重化された伝送路か
ら受信するデータの位相差を吸収する二重化伝送路の位
相差吸収回路に係り、特に、正確で効率的な位相差吸収
を行なう二重化伝送路の位相差吸収回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase difference absorption circuit for a duplexed transmission line that absorbs the phase difference of data received from the duplexed transmission line, and more particularly to a duplexed circuit that performs accurate and efficient phase difference absorption. The present invention relates to a phase difference absorption circuit for a transmission line.
【０００２】二重化された伝送路からのデータは、伝送
距離の差、伝送装置での処理時間の差などによって、互
いに位相がずれた状態で受信される。このため、受信装
置では進み位相のデータをバッファメモリによって位相
を遅らせて、両方の伝送路のデータの位相差を吸収し、
両伝送路のデータが一致した時に初めて読み出しを行な
う。従って、位相差吸収回路の動作の正確さ及び回路の
小規模化が必要となる。The data from the duplicated transmission lines are received in a state of being out of phase with each other due to a difference in transmission distance, a difference in processing time in a transmission device, and the like. Therefore, in the receiving device, the phase of the data of the leading phase is delayed by the buffer memory to absorb the phase difference between the data of both transmission lines,
The data is read only when the data on both transmission lines match. Therefore, the accuracy of the operation of the phase difference absorption circuit and the miniaturization of the circuit are required.
【０００３】[0003]
【従来の技術】図１１は、従来の位相差吸収回路であ
る。図１１において、１は二重化伝送路から入力される
データの位相差を吸収する位相差吸収手段で、具体的に
は０系と１系のメモリとから構成される。２は位相が揃
ったデータを後続の回路に出力する出力手段、３ｂは後
述する第三の比較手段の出力に応じて位相差吸収手段に
おけるデータの読み出しや、データの出力の制御を行な
う第三の制御手段、５ｂは位相差吸収手段から読み出さ
れるデータを部分的に比較する部分パターン比較回路
と、位相差吸収手段から読み出されるデータの全体を比
較する全体パターン比較回路とを備える第三の比較手段
である。2. Description of the Related Art FIG. 11 shows a conventional phase difference absorption circuit. In FIG. 11, reference numeral 1 denotes a phase difference absorbing means for absorbing the phase difference of data input from the duplex transmission path, and specifically, it is composed of 0-system and 1-system memories. Reference numeral 2 is an output means for outputting the data whose phases are aligned to a subsequent circuit, and 3b is a third means for reading data from the phase difference absorbing means and controlling the output of the data according to the output of the third comparing means which will be described later. The third comparing means 5b includes a partial pattern comparing circuit for partially comparing the data read from the phase difference absorbing means and an entire pattern comparing circuit for comparing the entire data read from the phase difference absorbing means. It is a means.
【０００４】図１１の構成において、位相差吸収手段か
ら読み出された両系のデータは、第三の比較手段におい
て一致するか否かの比較を行なわれる。この比較結果に
よって進み系の次のデータを読み出すか、同じデータを
再度読み出すかを第三の制御手段によって決定する。即
ち、進み系（０系とする）のメモリからデータを読み出
して、遅れ系（１系とする）のデータと比較して一致し
たら位相差吸収の完了とし、一致しない場合には再度同
一データを読み出して位相差吸収を行なう。In the configuration of FIG. 11, the data of both systems read from the phase difference absorbing means are compared by the third comparing means to determine whether they match. Based on the comparison result, the third control means determines whether to read the next data in the advanced system or read the same data again. That is, the data is read from the lead system (0 system) memory, compared with the delay system (1 system) data, and if they match, the phase difference absorption is completed. If they do not match, the same data is again read. Read out and perform phase difference absorption.
【０００５】図１２は、従来の位相差吸収回路のタイム
チャートで、上記の動作を説明している。即ち、０系の
データＡと１系のデータＸとを、先ず部分的に比較す
る。この場合、部分比較の一致がとれないことを検出し
てハンチングに入る。ハンチングの時には、０系は次の
データＢを読み出し、１系は次のデータＹを読み出して
比較する。この場合も異なるデータであるので部分比較
の結果が不一致となり、０系は再度Ｂを読み出し、１系
はデータＡを読み出す。この場合にも部分比較で不一致
であるので、次にも０系はＢを読み出し、１系は次のデ
ータＢを読み出して比較する。この場合に部分比較がと
れて、次には両系からデータＣを読み出す・・・という
プロセスを継続して行なう。つまり、部分比較の結果で
次に読み出すデータを決定する。そして、全体比較の結
果で同期保護を行なう。FIG. 12 is a time chart of a conventional phase difference absorption circuit, which explains the above operation. That is, the 0-system data A and the 1-system data X are first partially compared. In this case, it is detected that the partial comparisons do not match, and hunting is started. During hunting, the 0-system reads the next data B and the 1-system reads the next data Y for comparison. In this case also, since the data are different, the partial comparison results do not match, and the 0-system reads B again and the 1-system reads data A. In this case as well, there is a mismatch in the partial comparison. Therefore, the 0-system reads B next, and the 1-system reads the next data B for comparison. In this case, the partial comparison is performed, and then the process of reading the data C from both systems is continued. That is, the data to be read next is determined by the result of the partial comparison. Then, synchronization protection is performed based on the result of the whole comparison.
【０００６】[0006]
【発明が解決しようとする課題】しかし、例えば符号誤
りが生じた時には部分比較で一致がきれても全体比較で
は一致がとれない場合がある。このように、部分比較が
一致で全体比較が不一致という現象が、図８のように連
続して起こった場合、いっこうに同期がとれないという
問題が生ずる。又、全体比較の結果が検出された後で
は、両系の次のデータの読み出しに関する判定での遅延
のために、図７の構成によっては全体比較によって位相
差を吸収する動作が不可能で、データ比較の信頼度にも
問題がある。これを可能ならしめるには、位相差吸収手
段の他にデータを格納する必要があり、このために回路
規模が大きくなるという問題も生ずる。However, for example, when a code error occurs, even if the partial comparison fails to match, the entire comparison may fail to match. As described above, when the phenomenon that the partial comparisons are coincident and the whole comparisons are not coincident occurs continuously as shown in FIG. 8, there is a problem that the synchronization cannot be further achieved. Further, after the result of the overall comparison is detected, due to the delay in the determination regarding the reading of the next data of both systems, the operation of absorbing the phase difference by the overall comparison is impossible depending on the configuration of FIG. There is also a problem with the reliability of data comparison. In order to make this possible, it is necessary to store data in addition to the phase difference absorbing means, which causes a problem that the circuit scale becomes large.
【０００７】本発明は、かかる問題に対処して、データ
比較の信頼度を向上し、且つ、回路規模が小さい二重化
伝送路の位相差吸収回路を提供することを目的とする。An object of the present invention is to provide a phase difference absorption circuit for a duplexed transmission line, which improves the reliability of data comparison and has a small circuit scale, by addressing such a problem.
【０００８】[0008]
【課題を解決するための手段】図１は、本発明の原理で
ある。図１において、１は位相差吸収手段で、０系と１
系のデータを格納するメモリによって構成される。２は
出力手段、３は後述する第一の比較手段の出力によっ
て、位相差吸収手段から読み出すデータと、出力手段に
おけるデータの出力を制御する第一の制御手段、４は位
相差吸収手段から読み出されたデータに演算を施す演算
手段、５は演算手段の出力を比較する第一の比較手段で
ある。FIG. 1 illustrates the principle of the present invention. In FIG. 1, reference numeral 1 is a phase difference absorbing means, which is a 0 system and a 1 system.
It is composed of a memory that stores system data. Reference numeral 2 is output means, 3 is data read from the phase difference absorption means by the output of the first comparison means described later, and 1st control means for controlling the output of the data in the output means, and 4 is read from the phase difference absorption means. Arithmetic means 5 for arithmetically operating the output data are first comparing means for comparing the outputs of the arithmetic means.
【０００９】図３は、本発明の第二の原理である。図３
において、１は位相差吸収手段で、０系と１系のデータ
を格納するメモリによって構成される。２は出力手段、
３ａは後述する第二の比較手段の出力によって、位相差
吸収手段から読み出すデータと、出力手段におけるデー
タの出力を制御する第二の制御手段、４は位相差吸収手
段から読み出されたデータに演算を施す演算手段、５ａ
は演算手段の出力同士と、位相差吸収手段から読み出さ
れるデータ同士を比較する第二の比較手段である。FIG. 3 shows the second principle of the present invention. FIG.
In FIG. 1, 1 is a phase difference absorbing means, which is composed of a memory for storing 0-system data and 1-system data. 2 is an output means,
Reference numeral 3a denotes the data read from the phase difference absorbing means by the output of the second comparing means, which will be described later, and second control means for controlling the output of the data in the output means. 4 denotes the data read from the phase difference absorbing means. Computation means for performing computation, 5a
Is a second comparing means for comparing the outputs of the computing means with the data read from the phase difference absorbing means.
【００１０】[0010]
【作用】図２は、本発明の原理のタイムチャートであ
る。図２において、「元のデータ」は送信側で送信した
データである。この元のデータが二重化された伝送路を
伝搬される間に、伝送路長の差や途中での処理時間の差
によって、一般的には異なった位相で入力されてくるの
で、位相差吸収手段を構成するメモリに一旦格納する。2 is a time chart of the principle of the present invention. In FIG. 2, “original data” is data transmitted by the transmitting side. While the original data is propagated through the duplicated transmission path, generally, the phases are input in different phases due to the difference in the transmission path length and the difference in the processing time on the way. Is temporarily stored in the memory constituting the.
【００１１】各々のメモリから最初のデータを並列に読
み出す。図２の場合、０系はＡ、１系はＸである。この
ＡとＸとに同じ演算を施して、演算結果のａとｘとを生
成し、このａとｘとを比較する。演算手段が一次の演算
を行なうものであれば、データが等しければ演算結果は
等しくなり、データが異なれば演算結果は異なるものに
なるので、演算結果によってデータが等しいか否かを検
出することができる。しかも、並列のデータに対して演
算を施しているので、データの継続中に演算結果を得る
ことができ、次の読み出しをどうするかを決定できる。The first data is read from each memory in parallel. In the case of FIG. 2, the 0 system is A and the 1 system is X. The same calculation is performed on the A and X to generate the calculation results a and x, and the a and x are compared. If the calculation means performs a primary calculation, the calculation results will be the same if the data are equal, and the calculation results will be different if the data are different. Therefore, it is possible to detect whether or not the data are equal by the calculation results. it can. Moreover, since the parallel data is calculated, the calculation result can be obtained while the data is continuing, and the next reading can be determined.
【００１２】即ち、図２の場合には、最初のＡとＸが異
なるために、演算結果であるａとｘとが異なることが検
出でき、ハンチングに入る。ハンチング時には、次には
０系は次のデータＢを読み出し、１系は次のＹを読み出
して同じように演算を施す。この場合にも演算結果は等
しくないので、０系は再びＢを読み出し、１系は次のＡ
を読み出して演算を施す。この場合にも演算結果が等し
くないので、０系からは三たびＢを読み出し、１系から
は次のデータであるＢを読みだし、演算して比較する。
この場合には演算結果が等しいので、次には両系から次
のデータであるＣを読み出して演算結果を比較する。比
較して一致がとれるので、両系からＤを読み出して同じ
ように演算、比較する・・・というプロセスを継続す
る。このようなプロセスを継続して行って、０系のデー
タＦの位相で０系と１系のデータの演算結果が異なった
とすると、再度ハンチングに入り、０系は次のデータＧ
を読み出して、両系のデータの演算結果が再び等しくな
るまで、０系はＧに演算を施し、１系は毎回次のデータ
を読み出して演算を施すということを行なう。That is, in the case of FIG. 2, since the first A and X are different, it can be detected that the calculation results a and x are different, and hunting is started. At the time of hunting, the 0-system next reads the next data B and the 1-system reads the next Y and performs the same operation. Even in this case, the calculation results are not the same, so the 0-system reads B again and the 1-system reads the next A
Is read out and calculation is performed. In this case as well, since the calculation results are not equal, B is read three times from the 0-system and B, which is the next data, is read from the 1-system and is calculated and compared.
In this case, since the calculation results are the same, the next data C is read from both systems and the calculation results are compared. Since a match can be obtained by comparison, the process of reading D from both systems and performing the same calculation and comparison is continued. If such a process is continuously performed and the operation results of the 0-system data and the 1-system data differ depending on the phase of the 0-system data F, hunting is started again and the 0-system data is transferred to the next data G.
Is read, and the 0-system performs the calculation on G, and the 1-system reads the next data every time and performs the calculation until the calculation results of the data of both systems become equal again.
【００１３】従って、演算結果によって次の読み出しを
どうするかを直ちに決定することができるので、次の読
み出しの判定をする間データを保持しておくメモリが不
要である。Therefore, since it is possible to immediately determine what to do with the next read based on the calculation result, a memory for holding the data during the determination of the next read is unnecessary.
【００１４】図４は、本発明の第二の原理のタイムチャ
ートである。図４において、「元のデータ」は送信側で
送信したデータである。この元のデータが二重化された
伝送路を伝搬される間に、伝送路長の差や途中での処理
時間の差によって、一般的には異なった位相で入力され
てくるので、位相差吸収手段を構成するメモリに一旦格
納する。FIG. 4 is a time chart of the second principle of the present invention. In FIG. 4, “original data” is data transmitted by the transmitting side. While the original data is propagated through the duplicated transmission path, generally, the phases are input in different phases due to the difference in the transmission path length and the difference in the processing time on the way. Is temporarily stored in the memory constituting the.
【００１５】各々のメモリから最初のデータを並列に読
み出す。図２の場合、０系はＡ、１系はＸである。この
ＡとＸとに同じ演算を施して、演算結果のａとｘとを生
成し、このａとｘとを比較する。この演算結果ａとｘと
を比較すれば両系のデータを比較するのと同じであるこ
とと、比較判定によって次のデータの読み出しを決定で
きることは先に説明した。The first data is read from each memory in parallel. In the case of FIG. 2, the 0 system is A and the 1 system is X. The same calculation is performed on the A and X to generate the calculation results a and x, and the a and x are compared. It has been described above that the comparison of the calculation results a and x is the same as the comparison of the data of both systems, and that the reading of the next data can be determined by the comparison judgment.
【００１６】図４の場合にも、最初のＡとＸが異なるた
めに、演算結果であるａとｘとが異なることが検出で
き、ハンチングに入る。ハンチング時には、次には０系
は次のデータＢを読み出し、１系は次のＹを読み出して
同じように演算を施す。この場合にも演算結果は等しく
ないので、０系は再びＢを読み出し、１系は次のＡを読
み出して演算を施す。この場合にも演算結果が等しくな
いので、０系からは三たびＢを読み出し、１系からは次
のデータであるＢを読みだし、演算して比較する。この
場合には演算結果が等しいので、次には両系から次のデ
ータであるＣを読み出す。Also in the case of FIG. 4, since the first A and X are different, it can be detected that the calculation results a and x are different, and hunting is started. At the time of hunting, the 0-system next reads the next data B and the 1-system reads the next Y and performs the same operation. In this case as well, since the calculation results are not equal, the 0-system reads B again and the 1-system reads the next A to perform the calculation. In this case as well, since the calculation results are not equal, B is read three times from the 0-system and B, which is the next data, is read from the 1-system and is calculated and compared. In this case, since the calculation results are the same, the next data C is read from both systems.
【００１７】本発明の第二の原理が本発明の原理と異な
るのは、ここからである。即ち、Ｂの演算結果ｂを比較
して一致がとれると、次に読み出されたデータＣについ
てはデータ同士の比較を行なうようにする。今の場合、
一致がとれるので両系から次のデータＤを読み出して、
またデータを直接比較する。一致がとれるので、両系か
ら次のデータＥを読み出す・・・というプロセスを継続
する。このようなプロセスを継続して行って、０系のデ
ータＦの位相で０系と１系のデータの演算結果が異なっ
たとすると、再度演算結果の比較を行なうようにして、
この場合には演算結果のｆとｆ’とが等しくないので再
びハンチングに入り、０系は次のデータＧを読み出し、
１系は次のデータＦ”を読み出す。そして、ＧとＦ”に
演算を施してその結果を比較する。比較の結果一致がと
れないので０系は同じＧを読み出し、１系は次のＦを読
み出して演算結果を比較する。やはり、比較結果で一致
がとれないので、０系はＧを読み出し続け、１系は次の
データＧを読み出して演算結果を比較する。ここで両系
の一致がとれるので、次に読み出したデータについて
は、データの直接比較に移行する。It is from here that the second principle of the invention differs from that of the invention. That is, when the calculation results b of B are compared and a match is found, the data C read next is compared with each other. In the present case,
Since there is a match, read the next data D from both systems,
Also, compare the data directly. Since there is a match, the process of reading the next data E from both systems is continued. If such a process is continuously performed and the operation results of the 0-system data and the 1-system data are different in the phase of the 0-system data F, the operation results are compared again,
In this case, since the calculation result f and f'are not equal, hunting is started again, and the 0-system reads the next data G,
The first system reads the next data F ″. Then, the G and F ″ are operated and the results are compared. Since no match is obtained as a result of comparison, the 0-system reads the same G and the 1-system reads the next F to compare the operation results. After all, since the comparison result shows no match, the 0-system continues to read G and the 1-system reads the next data G to compare the operation results. Since the two systems can be matched with each other, the next read data is directly compared with the other data.
【００１８】本発明の第二の原理の特徴は、ハンチング
の時には演算結果を比較することによって比較対象ビッ
ト数を少なくして比較し、同期がとれた後はデータを直
接比較することによって精細に比較することである。The feature of the second principle of the present invention is that when hunting, the operation results are compared to reduce the number of bits to be compared for comparison, and after synchronization is achieved, the data is directly compared to obtain a finer result. It is to compare.
【００１９】[0019]
【実施例】図５は、本発明の実施例で、演算手段にＣＲ
Ｃ演算回路を適用した例である。図５において、１は位
相差吸収手段で、０系と１系のデータを格納するメモリ
によって構成される。２は出力手段で、０系、１系毎に
出力可能なデータを格納する格納回路が備えられてい
る。３は後述する第一の比較手段の出力によって、位相
差吸収手段から読み出すデータと、出力手段におけるデ
ータの出力を制御する制御手段、４は位相差吸収手段か
ら読み出されたデータに演算を施す演算手段で、０系、
１系のデータ毎にＣＲＣ演算回路が備えられている。５
は演算手段の出力を比較する第一の比較手段で、０系、
１系毎の演算結果を保持する二の保持回路と、該保持回
路の出力を比較するＣＲＣ比較回路が備えられている。EXAMPLE FIG. 5 shows an example of the present invention, in which the calculation means CR
This is an example in which a C arithmetic circuit is applied. In FIG. 5, reference numeral 1 is a phase difference absorbing means, which is composed of a memory for storing 0-system data and 1-system data. Reference numeral 2 is an output means, which is provided with a storage circuit for storing data that can be output for each of the 0 system and the 1 system. Reference numeral 3 denotes data read from the phase difference absorbing means by the output of the first comparing means, which will be described later, and control means for controlling the output of the data in the output means. 0 means,
A CRC calculation circuit is provided for each 1-system data. 5
Is a first comparison means for comparing the outputs of the calculation means,
There are provided two holding circuits for holding the calculation result for each system and a CRC comparison circuit for comparing the outputs of the holding circuits.
【００２０】図５の構成の動作は、既に説明した図２の
タイムチャートによって全てを理解できるので重複説明
は避けるが、要点だけを記載すると、両系のデータの演
算結果が等しくない時にハンチングに入り、両系データ
の演算結果が等しくなるまでハンチングを継続する。
尚、両系データが等しくなった後、同期保護を何段にす
るかは設計事項である。The operation of the configuration of FIG. 5 can be fully understood by the time chart of FIG. 2 already described, so a duplicated explanation will be avoided, but if only the essential points are described, hunting will occur when the operation results of the data of both systems are not equal. Enter and continue hunting until the calculation results of both system data become equal.
It is a matter of designing how many stages of synchronization protection should be performed after the data of both systems become equal.
【００２１】ここで、本発明の実施例における制御手段
のフローチャートを説明する。図７が、本発明の実施例
における制御手段のフローチャート（その１）である
が、一部に他の部位の動作を含んでいる。制御手段の動
作には大文字の符号を、他部位の動作には小文字の符号
を付してある。以下、図７の符号に従って制御手段の動
作を説明する。 Ａ．位相差吸収回路を初期リセットして初期化する。 Ｂ．両系のデータの読み出しを指示する。 ｃ．両系から読み出したデータに演算を施す。 ｄ．演算結果を比較する。 ｅ．比較結果が一致しているか否か判定する。 Ｆ．一致していない（Ｎｏ）時には不一致回数が１に等
しいか否か判定する。 Ｇ．不一致回数が１に等しい（Ｙｅｓ）時には両系にデ
ータの読み出しを指示してｃに戻る。 Ｈ．Ｆで不一致回数が１に等しくない（Ｎｏ）時には遅
れ系のみ次のデータを読み出すよう指示してＣに戻る。 Ｉ．ｅで比較結果が一致する（Ｙｅｓ）時には不一致回
数をリセットする。 Ｊ．出力手段にデータの格納を指示してＧに移行する。Now, a flow chart of the control means in the embodiment of the present invention will be described. FIG. 7 is a flow chart (No. 1) of the control means in the embodiment of the present invention, but the operation of other parts is partially included. The operation of the control means is denoted by a capital letter, and the operation of other parts is denoted by a capital letter. The operation of the control means will be described below with reference to the reference numerals in FIG. A. The phase difference absorption circuit is initialized and initialized. B. Instruct to read data from both systems. c. Operations are performed on the data read from both systems. d. Compare the operation results. e. It is determined whether the comparison results match. F. When they do not match (No), it is determined whether or not the number of mismatches is equal to 1. G. When the number of times of disagreement is equal to 1 (Yes), both systems are instructed to read data and the process returns to c. H. When the number of mismatches is not equal to 1 in F (No), the delay system is instructed to read the next data, and the process returns to C. I. When the comparison result matches with e (Yes), the number of mismatches is reset. J. The output means is instructed to store the data, and the process shifts to G.
【００２２】そして、上記のステップをデータの入力が
なくなるまで継続する。尚、上記では制御手段の動作を
フローチャートで説明したが、制御手段はプログラム制
御に限定されずに、ハードウェアでも実現できることは
言うまでもない。Then, the above steps are continued until no data is input. Although the operation of the control means has been described above with reference to the flow chart, it goes without saying that the control means is not limited to program control and can be realized by hardware.
【００２３】尚、上記ではハンチング中に読み出したデ
ータに対して必ず演算を施すように説明しているが、ハ
ンチング中には進み系からは必ず同じデータを読み出す
ので、進み系のデータを読み出す毎に演算をする必要は
なく、進み系のデータに対する演算結果を保持して、遅
れ系のデータに対する演算だけを行なって比較してもよ
い。この時には図７のフローチャートは図８のようにな
るが、本質的には図７と同じであるから重複説明は省略
する。In the above description, the data read during hunting is always calculated, but the same data is always read from the lead system during hunting. It is not necessary to carry out the calculation in the above, and it is also possible to hold the calculation result for the lead system data and perform only the calculation for the delay system data for comparison. At this time, the flow chart of FIG. 7 is as shown in FIG. 8, but since it is essentially the same as that of FIG.
【００２４】このように、ハンチング中は進み系のデー
タに対する演算結果を保持するようにしても位相差を吸
収するという作用、効果は同じであるが、演算を行なわ
ないのでＣＭＯＳプロセスによる集積回路を適用する際
には消費電力が低減されるという別の効果が生ずる。As described above, the operation and effect of absorbing the phase difference are the same even if the operation result for the lead system data is held during the hunting, but since the operation is not performed, the integrated circuit by the CMOS process is used. When applied, another effect of reducing power consumption occurs.
【００２５】さて、図５においては、演算手段にＣＲＣ
演算回路を適用した例を図示したが、演算手段を構成す
る演算回路はＣＲＣ演算回路に限定されるものではな
く、畳み込み演算であっても全く同じ作用・効果が得ら
れる。又、光伝送路を通じた伝送であれば、誤り率が極
めて低いことを期待できるので、演算回路にパリティチ
ェック回路を適用する余地もある。Now, in FIG. 5, a CRC is used as the arithmetic means.
Although the example in which the arithmetic circuit is applied is illustrated, the arithmetic circuit forming the arithmetic means is not limited to the CRC arithmetic circuit, and even convolutional operations can obtain exactly the same actions and effects. In addition, since the error rate can be expected to be extremely low in the case of transmission through the optical transmission line, there is room for applying the parity check circuit to the arithmetic circuit.
【００２６】いずれにしても、データが多数ビットで構
成されていても、演算方式によって決まる少数ビットを
比較すればよいので、保持回路と比較回路の規模が小さ
くてよいのが利点である。In any case, even if the data is composed of a large number of bits, it is only necessary to compare the small number of bits determined by the operation method, and it is an advantage that the scale of the holding circuit and the comparison circuit can be small.
【００２７】図６は、本発明の第二の実施例で、演算手
段にＣＲＣ演算回路を適用した例である。図６におい
て、１は位相差吸収手段で、０系と１系のデータを格納
するメモリによって構成される。２は出力手段で、０
系、１系毎に出力可能なデータを格納する格納回路が備
えられている。３ａは後述する第二の比較手段の出力に
よって、位相差吸収手段から読み出すデータと、出力手
段におけるデータの出力を制御する第二の制御手段、４
は位相差吸収手段から読み出されたデータに演算を施す
演算手段で、０系、１系のデータ毎にＣＲＣ演算回路が
備えられている。５ａはＣＲＣ演算回路の出力を０系、
１系毎に保持する二の保持回路と、該二の保持回路の出
力同士を比較するＣＲＣ比較回路と、データ同士を直接
を比較するパターン比較回路と、該ＣＲＣ比較回路とパ
ターン比較回路の出力によって制御手段に情報を出力す
る比較結果選択回路とを備える第二の比較手段である。FIG. 6 shows a second embodiment of the present invention in which a CRC calculation circuit is applied to the calculation means. In FIG. 6, reference numeral 1 is a phase difference absorbing means, which is composed of a memory for storing 0-system data and 1-system data. 2 is an output means, 0
A storage circuit for storing data that can be output for each system is provided. Reference numeral 3a denotes a second control means for controlling the data read from the phase difference absorption means and the output of the data at the output means by the output of the second comparison means described later.
Is an arithmetic means for performing an arithmetic operation on the data read from the phase difference absorbing means, and a CRC arithmetic circuit is provided for each 0-system and 1-system data. 5a designates the output of the CRC calculation circuit as 0 system,
Two holding circuits that hold each system, a CRC comparison circuit that compares the outputs of the two holding circuits, a pattern comparison circuit that directly compares data, and an output of the CRC comparison circuit and the pattern comparison circuit And a comparison result selection circuit for outputting information to the control means by the second comparison means.
【００２８】図６の構成の動作は、既に説明した図２の
タイムチャートによって全てを理解できるので重複説明
は避けるが、要点だけを記載すると、両系のデータの演
算結果が等しくない時にハンチングに入り、両系データ
の演算結果が等しくなるまでハンチングを継続する。そ
して、両系のデータの演算結果が等しくなって同期がと
れた後は両系のデータを直接比較する動作に移行する。
尚、両系データが等しくなった後、同期保護を何段にす
るかは設計事項である。Since the operation of the configuration of FIG. 6 can be fully understood by the time chart of FIG. 2 already explained, duplicate description will be avoided, but if only the essential points are described, hunting will occur when the operation results of the data of both systems are not equal. Enter and continue hunting until the calculation results of both system data become equal. Then, after the calculation results of the data of both systems become equal and synchronization is achieved, the operation directly compares the data of both systems.
It is a matter of designing how many stages of synchronization protection should be performed after the data of both systems become equal.
【００２９】ここで、本発明の第二の実施例における第
二の制御手段のフローチャートを説明する。ここで、本
発明の実施例における制御手段のフローチャートを説明
する。Now, a flow chart of the second control means in the second embodiment of the present invention will be described. Here, a flow chart of the control means in the embodiment of the present invention will be described.
【００３０】図９が、本発明の第二の実施例における第
二の制御手段のフローチャート（その１）であるが、一
部に他の部位の動作を含んでいる。制御手段の動作には
大文字の符号を、他部位の動作には小文字の符号を付し
てある。以下、図９の符号に従って制御手段の動作を説
明する。 Ａ．位相差吸収回路を初期リセットして初期化する。 Ｂ．両系のデータを読み出す。 ｃ．両系から読み出したデータに演算を施す。 ｄ．演算結果を比較する。 ｅ．比較結果が一致しているか否か判定する。 Ｆ．一致していない（Ｎｏ）時には不一致回数が１に等
しいか否か判定する。 Ｇ．不一致回数が１に等しい（Ｙｅｓ）時には両系から
データを読み出してＣに戻る。 Ｈ．Ｆで不一致回数が１に等しくない（Ｎｏ）時には遅
れ系のみ次のデータを読み出して、ｃに戻る。 Ｉ．Ｅで比較結果が一致する（Ｙｅｓ）時には不一致回
数をリセットする。 Ｊ．出力手段にデータの格納を指示する。 Ｋ．両系からデータを読み出す。 ｍ．両系から読み出したデータを比較する。 ｎ．比較結果が一致するか否かを判定する。FIG. 9 is a flow chart (No. 1) of the second control means in the second embodiment of the present invention, which partially includes the operation of other parts. The operation of the control means is denoted by a capital letter, and the operation of other parts is denoted by a capital letter. The operation of the control means will be described below with reference to the reference numerals in FIG. A. The phase difference absorption circuit is initialized and initialized. B. Read the data of both systems. c. Operations are performed on the data read from both systems. d. Compare the operation results. e. It is determined whether the comparison results match. F. When they do not match (No), it is determined whether or not the number of mismatches is equal to 1. G. When the number of times of disagreement is equal to 1 (Yes), data is read from both systems and the process returns to C. H. When the number of mismatches in F is not equal to 1 (No), the next data is read only in the delay system and the process returns to c. I. When the comparison result is coincident with E (Yes), the disagreement count is reset. J. Instruct the output means to store the data. K. Read data from both systems. m. The data read from both systems are compared. n. It is determined whether the comparison results match.
【００３１】そして、比較結果が一致（Ｙｅｓ）の時に
はＪに戻る。一方、比較結果が不一致（Ｎｏ）の時には
ｃに戻ってデータに演算を施す。そして、上記のステッ
プをデータの入力がなくなるまで継続する。尚、上記で
は制御手段の動作をフローチャートで説明したが、第二
の制御手段はプログラム制御に限定されずに、ハードウ
ェアでも実現できることは言うまでもない。When the comparison result is a match (Yes), the process returns to J. On the other hand, when the comparison result does not match (No), the process returns to c and the data is calculated. Then, the above steps are continued until no data is input. Although the operation of the control means has been described above with reference to the flow chart, it goes without saying that the second control means is not limited to program control and can be realized by hardware.
【００３２】尚、上記ではハンチング中に読み出したデ
ータに対して必ず演算を施すように説明しているが、ハ
ンチング中には進み系からは必ず同じデータを読み出す
ので、進み系のデータを読み出す毎に演算をする必要は
なく、進み系のデータに対する演算結果を保持して、遅
れ系のデータに対する演算だけを行なって比較してもよ
い。この時には図９のフローチャートは図１０のように
なるが、本質的には図９と同じであるから重複説明は省
略する。In the above description, the data read out during hunting is always calculated, but the same data is always read out from the lead system during hunting. It is not necessary to carry out the calculation in the above, and it is also possible to hold the calculation result for the lead system data and perform only the calculation for the delay system data for comparison. At this time, the flow chart of FIG. 9 is as shown in FIG. 10, but since it is essentially the same as that of FIG. 9, redundant description will be omitted.
【００３３】このように、ハンチング中は進み系のデー
タに対する演算結果を保持するようにしても位相差を吸
収するという作用、効果は同じであるが、演算を行なわ
ないのでＣＭＯＳプロセスによる集積回路を適用する際
には消費電力が低減されるという別の効果が生ずる。As described above, the operation and the effect of absorbing the phase difference are the same even if the operation result for the lead system data is held during the hunting, but the operation is not performed, so that the integrated circuit by the CMOS process is used. When applied, another effect of reducing power consumption occurs.
【００３４】さて、図６においても、演算手段にＣＲＣ
演算回路を適用した例を図示したが、演算手段を構成す
る演算回路はＣＲＣ演算回路に限定されるものではな
く、畳み込み演算であっても全く同じ作用・効果が得ら
れる。又、光伝送路を通じた伝送であれば、誤り率が極
めて低いことを期待できるので、演算回路にパリティチ
ェック回路を適用する余地もある。Now, in FIG. 6 as well, the CRC is used as the arithmetic means.
Although the example in which the arithmetic circuit is applied is illustrated, the arithmetic circuit forming the arithmetic means is not limited to the CRC arithmetic circuit, and even convolutional operations can obtain exactly the same actions and effects. In addition, since the error rate can be expected to be extremely low in the case of transmission through the optical transmission line, there is room for applying the parity check circuit to the arithmetic circuit.
【００３５】本発明の第二の実施例の特徴は、ハンチン
グ時には少ないビット数を比較し、同期が検出された後
はデータを直接比較する動作に移行して、演算における
誤りを避けることである。A feature of the second embodiment of the present invention is to compare a small number of bits at the time of hunting and to directly compare the data after the synchronization is detected, thereby avoiding an error in calculation. .
【００３６】そして、本発明の実施例も、本発明の第二
の実施例も、データを全ビット比較できる上に、其れを
実現する回路規模が小さいことが特徴である。Both the embodiment of the present invention and the second embodiment of the present invention are characterized in that all bits of data can be compared and that the circuit scale for realizing the same is small.
【００３７】[0037]
【発明の効果】以上説明した如く、本発明により、二重
化伝送路の位相差吸収回路に関し、データの比較を全ビ
ットで行なうことが可能な結果、データ比較の信頼度を
向上でき、且つ、実現する回路規模が小さい二重化伝送
路の位相差吸収回路が提供される。As described above, according to the present invention, the phase difference absorption circuit of the duplexed transmission line can compare data with all bits, and as a result, the reliability of data comparison can be improved and realized. Provided is a phase difference absorption circuit for a duplexed transmission line having a small circuit scale.
【図１】 本発明の原理。FIG. 1 is a principle of the present invention.
【図２】 本発明の原理のタイムチャート。FIG. 2 is a time chart of the principle of the present invention.
【図３】 本発明の第二の原理。FIG. 3 is a second principle of the present invention.
【図４】 本発明の第二の原理のタイムチャート。FIG. 4 is a time chart of the second principle of the present invention.
【図５】 本発明の実施例。FIG. 5 is an embodiment of the present invention.
【図６】 本発明の第二の実施例。FIG. 6 is a second embodiment of the present invention.
【図７】 本発明の実施例における制御手段のフローチ
ャート（その１）。FIG. 7 is a flowchart (part 1) of the control means in the embodiment of the present invention.
【図８】 本発明の実施例における制御手段のフローチ
ャート（その２）。FIG. 8 is a flowchart (part 2) of the control means in the embodiment of the present invention.
【図９】 本発明の第二の実施例における第二の制御手
段のフローチャート（その１）。FIG. 9 is a flowchart (part 1) of the second control means according to the second embodiment of the present invention.
【図１０】 本発明の第二の実施例における第二の制御
手段のフローチャート（その２）。FIG. 10 is a flowchart (part 2) of the second control means in the second embodiment of the present invention.
【図１１】 従来の位相差吸収回路。FIG. 11 is a conventional phase difference absorption circuit.
【図１２】 従来の位相差吸収回路のタイムチャート。FIG. 12 is a time chart of a conventional phase difference absorption circuit.
１ 位相差吸収手段 ２ 出力手段 ３ 制御手段 ４ 演算手段 ５ 第一の比較手段 1 Phase Difference Absorption Means 2 Output Means 3 Control Means 4 Computing Means 5 First Comparing Means
Claims (5)
タの各々に、一次特性を有する演算を施し、 該演算結果を比較し、 該比較結果が異なる時にはハンチングさせ、 該比較結果が等しい時には同期検出と判定することを特
徴とする二重化伝送路の位相差吸収方法。1. An operation having a primary characteristic is performed on each of the data received from the duplicated transmission lines, the operation results are compared, hunting is performed when the comparison results are different, and synchronization is performed when the comparison results are equal. A method for absorbing a phase difference in a duplicated transmission line, which is characterized in that detection is performed.
タの各々に、一次特性を有する演算を施し、 該演算結果を比較し、 該比較結果が異なる時にはハンチングさせ、 該比較結果が等しい時には同期検出と判定して、該受信
データの比較に移行し、 該受信データが等しくない時には演算結果の比較に移行
して再ハンチングさせることを特徴とする二重化伝送路
の位相差吸収方法。2. An operation having a primary characteristic is applied to each of the data received from the duplicated transmission lines, the operation results are compared, hunting is performed when the comparison results are different, and synchronization is performed when the comparison results are equal. A phase difference absorption method for a duplexed transmission line, characterized in that the detection is judged, the process shifts to the comparison of the received data, and when the received data are not equal, the process shifts to the comparison of the operation results and rehunting is performed.
を、系毎に格納する二のメモリを有する位相差吸収手段
と、 該位相差吸収手段から読み出されたデータの各々に一次
特性の演算を施す二の演算回路を有する演算手段と、 該演算手段の二の出力を比較する第一の比較手段と、 該第一の比較手段の出力によって、該位相差吸収手段か
らのデータの読み出しと、該位相差吸収手段が出力する
データの有効／無効の指示とを行なう制御手段と、 該制御手段の指示によって該位相差吸収手段の出力をそ
れぞれ格納して出力する二の格納回路を有する出力手段
とを備えることを特徴とする二重化伝送路の位相差吸収
回路。3. A phase difference absorbing means having two memories for storing received data from the duplicated transmission line for each system, and a primary characteristic calculation for each of the data read from the phase difference absorbing means. And a first comparing means for comparing the two outputs of the calculating means, and the reading of data from the phase difference absorbing means by the output of the first comparing means. An output having a control means for instructing validity / invalidity of the data output by the phase difference absorbing means, and an output having two storage circuits for respectively storing and outputting the output of the phase difference absorbing means according to the instruction of the control means. A phase difference absorption circuit for a duplexed transmission line, comprising:
を、系毎に格納する二のメモリを有する位相差吸収手段
と、 該位相差吸収手段から読み出されたデータの各々に一次
特性の演算を施す二の演算回路を有する演算手段と、 該演算手段の二の出力の比較と、該位相差吸収手段の二
の出力データの比較と、該演算手段の二の出力の比較結
果と該位相差吸収手段の二の出力データの比較結果の選
択を行なう第二の比較手段と、 該第二の比較手段の出力によって、該位相差吸収手段か
らのデータの読み出しと、該位相差吸収手段が出力する
データの有効／無効の指示とを行なう制御手段と、 該制御手段の指示によって該位相差吸収手段の出力をそ
れぞれ格納して出力する二の格納回路を有する出力手段
とを備えることを特徴とする二重化伝送路の位相差吸収
回路。4. A phase difference absorbing means having two memories for storing received data from the duplicated transmission line for each system, and a primary characteristic calculation for each of the data read from the phase difference absorbing means. Comparing the two outputs of the computing means, comparing the two output data of the phase difference absorbing means, comparing the two outputs of the computing means, and comparing the two outputs. The second comparison means for selecting the comparison result of the two output data of the phase difference absorption means, the reading of the data from the phase difference absorption means by the output of the second comparison means, and the phase difference absorption means It is provided with a control means for instructing the validity / invalidity of the data to be output, and an output means having two storage circuits for respectively storing and outputting the outputs of the phase difference absorbing means according to the instruction of the control means. Of the redundant transmission line Phase difference absorption circuit.
路の位相差吸収回路であって、 ハンチング中においては、 進み系のデータに対する一次の演算を停止し、 以前の進み系のデータに対する演算結果を保持して、 遅れ系のデータに対する演算結果と比較することを特徴
とする二重化伝送路の位相差吸収回路。5. The phase difference absorption circuit for a duplexed transmission line according to claim 4 or claim 5, wherein during hunting, the primary operation for the lead system data is stopped and the previous lead system data is processed. A phase difference absorption circuit for a duplexed transmission line, which holds the calculation result and compares it with the calculation result for the delay data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6278889A JPH08139710A (en) | 1994-11-14 | 1994-11-14 | Phase difference absorbing method and circuit for duplex transmission line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6278889A JPH08139710A (en) | 1994-11-14 | 1994-11-14 | Phase difference absorbing method and circuit for duplex transmission line |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08139710A true JPH08139710A (en) | 1996-05-31 |
Family
ID=17603518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6278889A Withdrawn JPH08139710A (en) | 1994-11-14 | 1994-11-14 | Phase difference absorbing method and circuit for duplex transmission line |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08139710A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008205807A (en) * | 2007-02-20 | 2008-09-04 | Ntt Communications Kk | Sound transmitting device and sound transmitting method |
-
1994
- 1994-11-14 JP JP6278889A patent/JPH08139710A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008205807A (en) * | 2007-02-20 | 2008-09-04 | Ntt Communications Kk | Sound transmitting device and sound transmitting method |
| JP4718499B2 (en) * | 2007-02-20 | 2011-07-06 | エヌ・ティ・ティ・コミュニケーションズ株式会社 | Audio transmission apparatus and audio transmission method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1515235A1 (en) | Error decoding circuit, data bus control method and data bus system | |
| JPH08139710A (en) | Phase difference absorbing method and circuit for duplex transmission line | |
| JPS6235144B2 (en) | ||
| EP0700005B1 (en) | Vector data bypass mechanism for vector computer | |
| JPH03171945A (en) | Digital system | |
| JPH07146825A (en) | Memory system | |
| JP3123962B2 (en) | Error detection method for FIFO memory | |
| JP2892821B2 (en) | Data transfer device | |
| JPH06274360A (en) | Error check circuit | |
| JPH0638239B2 (en) | Error correction mechanism | |
| JPH10135847A (en) | Parallel header error correction circuit and header error correction method for atm communication equipment | |
| US20020147935A1 (en) | Timer circuit | |
| JP5314516B2 (en) | Storage device and packet relay device | |
| JPH07147546A (en) | Viterbi decoder | |
| JPS63273141A (en) | Error self-checking processor and its driving method | |
| JPH0652002A (en) | Method and circuit for checking data | |
| JPH04180134A (en) | Pseudo error generating system | |
| JPS61269738A (en) | Data processing circuit | |
| JPH01147756A (en) | Memory access control device | |
| JPH04149742A (en) | Duplex operation system for computing element | |
| JPS58213354A (en) | Processor of pipeline control information | |
| JPH01171033A (en) | Arithmetic unit | |
| JPS63214840A (en) | Error detecting and correcting circuit | |
| JPH05181642A (en) | Arithmetic unit | |
| KR19980017737A (en) | Bit operation processing method and program apparatus of programmable controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |