JPH08139303A - 固体撮像装置の駆動方法 - Google Patents
固体撮像装置の駆動方法Info
- Publication number
- JPH08139303A JPH08139303A JP7209603A JP20960395A JPH08139303A JP H08139303 A JPH08139303 A JP H08139303A JP 7209603 A JP7209603 A JP 7209603A JP 20960395 A JP20960395 A JP 20960395A JP H08139303 A JPH08139303 A JP H08139303A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- solid
- conversion film
- imaging device
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000006243 chemical reaction Methods 0.000 claims abstract description 67
- 238000003384 imaging method Methods 0.000 claims description 52
- 238000002347 injection Methods 0.000 claims description 18
- 239000007924 injection Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 abstract 1
- 206010047571 Visual impairment Diseases 0.000 description 56
- 238000001444 catalytic combustion detection Methods 0.000 description 24
- 229910021417 amorphous silicon Inorganic materials 0.000 description 23
- 238000010586 diagram Methods 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- 238000001894 space-charge-limited current method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
- H04N25/626—Reduction of noise due to residual charges remaining after image readout, e.g. to remove ghost images or afterimages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/715—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using frame interline transfer [FIT]
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 ａ−Ｓｉ：Ｈ等の光電変換膜を用いた場合に
も、光導電性残像の低減をはかり得る固体撮像装置の駆
動方法を提供すること。 【解決手段】 ｐ型シリコン基板上にｎ型蓄積ダイオー
ド，信号電荷読み出し部及び信号電荷転送部が形成さ
れ、かつ最上部に蓄積ダイオードに電気的に接続された
画素電極が形成された固体撮像素子チップと、このチッ
プ上に積層されたｐｎ接合を有する非晶質シリコンから
なる光電変換膜と、この光電変換膜上に形成された透明
電極とを備えた固体撮像装置の駆動方法において、透明
電極に印加する電圧φa-Siにより光電変換膜に逆バイア
スを印加した状態で信号電荷蓄積を行う期間中に、特に
垂直ブランキング期間内で信号読み出しパルスＰＦの印
加の後に、一定の周期で一定の時間だけ順バイアスパル
スＰＣを与えて該光電変換膜に順バイアスを印加する。
も、光導電性残像の低減をはかり得る固体撮像装置の駆
動方法を提供すること。 【解決手段】 ｐ型シリコン基板上にｎ型蓄積ダイオー
ド，信号電荷読み出し部及び信号電荷転送部が形成さ
れ、かつ最上部に蓄積ダイオードに電気的に接続された
画素電極が形成された固体撮像素子チップと、このチッ
プ上に積層されたｐｎ接合を有する非晶質シリコンから
なる光電変換膜と、この光電変換膜上に形成された透明
電極とを備えた固体撮像装置の駆動方法において、透明
電極に印加する電圧φa-Siにより光電変換膜に逆バイア
スを印加した状態で信号電荷蓄積を行う期間中に、特に
垂直ブランキング期間内で信号読み出しパルスＰＦの印
加の後に、一定の周期で一定の時間だけ順バイアスパル
スＰＣを与えて該光電変換膜に順バイアスを印加する。
Description
【０００１】
【発明の属する技術分野】本発明は、固体撮像素子チッ
プ上に光電変換膜を積層した積層型の固体撮像装置に係
わり、特に光導電性残像の低減をはかるための固体撮像
装置の駆動方法に関する。
プ上に光電変換膜を積層した積層型の固体撮像装置に係
わり、特に光導電性残像の低減をはかるための固体撮像
装置の駆動方法に関する。
【０００２】
【従来の技術】近年、電荷転送部としてＣＣＤを用いた
固体撮像素子では、素子の小型化に伴って、感度の低下
（受光面積減少のため）やスミア増大（受光部と電荷転
送部の分離面積を十分に取れないため）が生じている。
そこで最近、従来の固体撮像素子をチップ（ＣＣＤ走査
部）として用い、このチップ上に光電変換膜を積層した
積層型の固体撮像装置が開発されている。この積層型固
体撮像装置では、上記の問題を回避できるため、小型化
に対し有利である特徴がある。
固体撮像素子では、素子の小型化に伴って、感度の低下
（受光面積減少のため）やスミア増大（受光部と電荷転
送部の分離面積を十分に取れないため）が生じている。
そこで最近、従来の固体撮像素子をチップ（ＣＣＤ走査
部）として用い、このチップ上に光電変換膜を積層した
積層型の固体撮像装置が開発されている。この積層型固
体撮像装置では、上記の問題を回避できるため、小型化
に対し有利である特徴がある。
【０００３】しかしながら、この種の装置にあっては次
のような問題があった。即ち、光電変換膜として、例え
ば水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）膜を用いた場
合、このａ−Ｓｉ：Ｈ膜に起因する光導電性残像が問題
となる。ａ−Ｓｉ：Ｈ膜はバンドギャップ中に連続した
局在準位を持つため、光入射時に発生したキャリアがト
ラップされたのち、熱的に励起されて出てくる。これ
が、再生画像において光導電性残像として現れるのであ
る。
のような問題があった。即ち、光電変換膜として、例え
ば水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）膜を用いた場
合、このａ−Ｓｉ：Ｈ膜に起因する光導電性残像が問題
となる。ａ−Ｓｉ：Ｈ膜はバンドギャップ中に連続した
局在準位を持つため、光入射時に発生したキャリアがト
ラップされたのち、熱的に励起されて出てくる。これ
が、再生画像において光導電性残像として現れるのであ
る。
【０００４】図１９に積層型固体撮像装置の従来の駆動
タイミングを示す。φＶは信号読み出し電極と一部共通
の垂直電荷転送電極に印加するクロックパルスであり、
φa-Siは光電変換膜としてのａ−Ｓｉ：Ｈ膜上の透明電
極に印加するパルス、φＨは水平電荷転送電極に印加す
るクロックパルスを示す。また、ＣＢＬは有効期間と垂
直ブランキング期間を示している。図１９では、φa-Si
はＤＣ駆動され、ａ−Ｓｉ：Ｈ膜が信号電荷蓄積ダイオ
ードの電位に対して逆バイアス状態になるように駆動さ
れている。そのため、光入射時に発生したキャリアが局
在準位にトラップされたのち、熱的に励起されて出てく
ると、蓄積ダイオードへ流れることになり信号電荷と混
合する。そのため、再生画像上で残像の発生となって問
題となっていた。
タイミングを示す。φＶは信号読み出し電極と一部共通
の垂直電荷転送電極に印加するクロックパルスであり、
φa-Siは光電変換膜としてのａ−Ｓｉ：Ｈ膜上の透明電
極に印加するパルス、φＨは水平電荷転送電極に印加す
るクロックパルスを示す。また、ＣＢＬは有効期間と垂
直ブランキング期間を示している。図１９では、φa-Si
はＤＣ駆動され、ａ−Ｓｉ：Ｈ膜が信号電荷蓄積ダイオ
ードの電位に対して逆バイアス状態になるように駆動さ
れている。そのため、光入射時に発生したキャリアが局
在準位にトラップされたのち、熱的に励起されて出てく
ると、蓄積ダイオードへ流れることになり信号電荷と混
合する。そのため、再生画像上で残像の発生となって問
題となっていた。
【０００５】また、積層型固体撮像装置においては、素
子の特性を劣化させる容量性残像が生じるという問題が
ある。容量性残像は、画素に蓄積された信号電荷を信号
走査部に読み出す際に信号電荷を完全に読み出しきれな
いために生じ、特に低照度での画像を劣化させる。これ
を防止するために、バイアス電荷注入ダイオードを設
け、信号電荷転送部を介して信号電荷蓄積部にバイアス
電荷を注入した後、注入された電荷の一部をリセットし
て信号電荷転送部に排出する方式が採用されている。し
かし、この種の方式にあっても、光電変換膜を積層した
構造特有の光導電性残像の発生が問題となっている。
子の特性を劣化させる容量性残像が生じるという問題が
ある。容量性残像は、画素に蓄積された信号電荷を信号
走査部に読み出す際に信号電荷を完全に読み出しきれな
いために生じ、特に低照度での画像を劣化させる。これ
を防止するために、バイアス電荷注入ダイオードを設
け、信号電荷転送部を介して信号電荷蓄積部にバイアス
電荷を注入した後、注入された電荷の一部をリセットし
て信号電荷転送部に排出する方式が採用されている。し
かし、この種の方式にあっても、光電変換膜を積層した
構造特有の光導電性残像の発生が問題となっている。
【０００６】
【発明が解決しようとする課題】このように従来の積層
型固体撮像装置においては、ＣＣＤ走査部上に光電変換
膜として、例えば水素化非晶質シリコン（ａ−Ｓｉ：
Ｈ）膜を積層した構造であるため、それに起因して発生
する光導電性残像が問題となっていた。
型固体撮像装置においては、ＣＣＤ走査部上に光電変換
膜として、例えば水素化非晶質シリコン（ａ−Ｓｉ：
Ｈ）膜を積層した構造であるため、それに起因して発生
する光導電性残像が問題となっていた。
【０００７】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、ａ−Ｓｉ：Ｈ等の光電
変換膜を用いた場合にも、光導電性残像の低減をはかり
得る固体撮像装置の駆動方法を提供することにある。
ので、その目的とするところは、ａ−Ｓｉ：Ｈ等の光電
変換膜を用いた場合にも、光導電性残像の低減をはかり
得る固体撮像装置の駆動方法を提供することにある。
【０００８】
（概要）光導電性残像の低減方法としては、例えばキャ
リアをトラップする局在準位を低減するような光電変換
膜自身の改善か、素子の駆動方法の改良の２つが考えら
れる。光電変換膜自身の改善は、デバイスに適した膜の
基本特性を維持したまま局在準位のみを低減しなければ
ならず、現実的にはかなりの時間を必要とする。本発明
は、短時間で改善効果を得られる駆動方法を変えること
により、光導電性残像の低減をはかろうとするものであ
る。
リアをトラップする局在準位を低減するような光電変換
膜自身の改善か、素子の駆動方法の改良の２つが考えら
れる。光電変換膜自身の改善は、デバイスに適した膜の
基本特性を維持したまま局在準位のみを低減しなければ
ならず、現実的にはかなりの時間を必要とする。本発明
は、短時間で改善効果を得られる駆動方法を変えること
により、光導電性残像の低減をはかろうとするものであ
る。
【０００９】即ち、本発明（請求項１）は、半導体基板
上に信号電荷蓄積ダイオード，信号電荷読み出し部及び
信号電荷転送部が形成され、かつ最上部に信号電荷蓄積
ダイオードに電気的に接続された画素電極が形成された
固体撮像素子チップと、このチップ上に積層されたｐｎ
接合を有する光電変換膜と、この光電変換膜上に形成さ
れた透明電極とを備えた固体撮像装置の駆動方法におい
て、光電変換膜に逆バイアス電圧を印加した状態で信号
電荷蓄積を行う期間中に、一定の周期で一定の時間だけ
該光電変換膜に順バイアス電圧を印加することを特徴と
する。
上に信号電荷蓄積ダイオード，信号電荷読み出し部及び
信号電荷転送部が形成され、かつ最上部に信号電荷蓄積
ダイオードに電気的に接続された画素電極が形成された
固体撮像素子チップと、このチップ上に積層されたｐｎ
接合を有する光電変換膜と、この光電変換膜上に形成さ
れた透明電極とを備えた固体撮像装置の駆動方法におい
て、光電変換膜に逆バイアス電圧を印加した状態で信号
電荷蓄積を行う期間中に、一定の周期で一定の時間だけ
該光電変換膜に順バイアス電圧を印加することを特徴と
する。
【００１０】ここで、本発明の望ましい実施態様として
は、次のものが考えられる。 (1) 光電変換膜への順バイアス電圧の印加により、該光
電変換膜に空間電荷制限電流分のホール注入を行う。 (2) 光電変換膜に順バイアス電圧を印加する手段とし
て、垂直ブランキング期間内で信号読み出しの後に、１
つの順バイアスパルスを所定のパルス振幅・パルス幅で
印加する。 (3) 光電変換膜に順バイアス電圧を印加する手段とし
て、垂直ブランキング期間内に複数の順バイアスパルス
を所定のパルス振幅・パルス幅で印加し、かつ少なくと
も１つの順バイアスパルスを信号読み出し後に印加す
る。例えば、順バイアスパルスの一部を信号読み出しの
前に、残りを信号読み出しの後に印加する。 (4) 光電変換膜に順バイアス電圧を印加する手段とし
て、各々の水平ブランキング期間内に１つ又は複数の順
バイアスパルスを所定のパルス振幅・パルス幅で印加す
る。 (5) 光電変換膜に順バイアス電圧を印加する手段とし
て、任意の水平ブランキング期間内に１つ又は複数の順
バイアスパルスを所定のパルス振幅・パルス幅で印加す
る。 (6) 光電変換膜に順バイアス電圧を印加する手段とし
て、垂直ブランキング期間及び水平ブランキング期間の
両方に、１つ又は複数の順バイアスパルスを所定のパル
ス振幅・パルス幅で印加する。
は、次のものが考えられる。 (1) 光電変換膜への順バイアス電圧の印加により、該光
電変換膜に空間電荷制限電流分のホール注入を行う。 (2) 光電変換膜に順バイアス電圧を印加する手段とし
て、垂直ブランキング期間内で信号読み出しの後に、１
つの順バイアスパルスを所定のパルス振幅・パルス幅で
印加する。 (3) 光電変換膜に順バイアス電圧を印加する手段とし
て、垂直ブランキング期間内に複数の順バイアスパルス
を所定のパルス振幅・パルス幅で印加し、かつ少なくと
も１つの順バイアスパルスを信号読み出し後に印加す
る。例えば、順バイアスパルスの一部を信号読み出しの
前に、残りを信号読み出しの後に印加する。 (4) 光電変換膜に順バイアス電圧を印加する手段とし
て、各々の水平ブランキング期間内に１つ又は複数の順
バイアスパルスを所定のパルス振幅・パルス幅で印加す
る。 (5) 光電変換膜に順バイアス電圧を印加する手段とし
て、任意の水平ブランキング期間内に１つ又は複数の順
バイアスパルスを所定のパルス振幅・パルス幅で印加す
る。 (6) 光電変換膜に順バイアス電圧を印加する手段とし
て、垂直ブランキング期間及び水平ブランキング期間の
両方に、１つ又は複数の順バイアスパルスを所定のパル
ス振幅・パルス幅で印加する。
【００１１】また本発明は、半導体基板上に信号電荷蓄
積部，信号電荷読み出し部，信号電荷転送部及びバイア
ス電荷注入ダイオードが形成され、かつ最上部に信号電
荷蓄積部に電気的に接続された画素電極が形成された固
体撮像素子チップと、この固体撮像素子チップ上に積層
されたｐｎ接合を有する光電変換膜と、この光電変換膜
上に形成された透明電極とを備えた固体撮像装置であっ
て、バイアス電荷注入ダイオードより電荷転送部を介し
て信号電荷蓄積部にバイアス電荷を注入した後、注入さ
れた電荷の一部をリセットして信号電荷転送部に排出
し、その後に信号電荷蓄積部で一定時間の信号蓄積を行
い、蓄積された信号電荷をバイアス電荷と共に読み出す
固体撮像装置の駆動方法において、前記信号電荷蓄積部
にバイアス電荷を注入しリセットした後で、信号電荷を
読み出すまでの期間中に、前記光電変換膜に順バイアス
を印加することを特徴とする。
積部，信号電荷読み出し部，信号電荷転送部及びバイア
ス電荷注入ダイオードが形成され、かつ最上部に信号電
荷蓄積部に電気的に接続された画素電極が形成された固
体撮像素子チップと、この固体撮像素子チップ上に積層
されたｐｎ接合を有する光電変換膜と、この光電変換膜
上に形成された透明電極とを備えた固体撮像装置であっ
て、バイアス電荷注入ダイオードより電荷転送部を介し
て信号電荷蓄積部にバイアス電荷を注入した後、注入さ
れた電荷の一部をリセットして信号電荷転送部に排出
し、その後に信号電荷蓄積部で一定時間の信号蓄積を行
い、蓄積された信号電荷をバイアス電荷と共に読み出す
固体撮像装置の駆動方法において、前記信号電荷蓄積部
にバイアス電荷を注入しリセットした後で、信号電荷を
読み出すまでの期間中に、前記光電変換膜に順バイアス
を印加することを特徴とする。
【００１２】ここで、本発明の望ましい実施態様として
は、次のものが考えられる。 (1) 光電変換膜への順バイアス電圧の印加により、該光
電変換膜に空間電荷制限電流分のホール注入を行う。 (2) 光電変換膜に順バイアス電圧を印加する手段とし
て、垂直ブランキング期間内に１つ又は複数の順バイア
スパルスを、所定のパルス振幅・パルス幅で印加する。 （作用）光電変換膜として用いる非晶質シリコン膜は、
一般にチップ側からｉ型又はｎ型の水素化非晶質シリコ
ンカーバイド（a-SiC:H(i)），ｉ型の水素化非晶質シリ
コン（a-Si:H(i))，ｐ型の水素化非晶質シリコンカーバ
イド（a-SiC:H(p)）を積層して構成され、ｐｎ接合を有
していると見なされる。そして、信号電荷の蓄積は、透
明電極側を低い電位とした逆バイアス状態で行われる。
は、次のものが考えられる。 (1) 光電変換膜への順バイアス電圧の印加により、該光
電変換膜に空間電荷制限電流分のホール注入を行う。 (2) 光電変換膜に順バイアス電圧を印加する手段とし
て、垂直ブランキング期間内に１つ又は複数の順バイア
スパルスを、所定のパルス振幅・パルス幅で印加する。 （作用）光電変換膜として用いる非晶質シリコン膜は、
一般にチップ側からｉ型又はｎ型の水素化非晶質シリコ
ンカーバイド（a-SiC:H(i)），ｉ型の水素化非晶質シリ
コン（a-Si:H(i))，ｐ型の水素化非晶質シリコンカーバ
イド（a-SiC:H(p)）を積層して構成され、ｐｎ接合を有
していると見なされる。そして、信号電荷の蓄積は、透
明電極側を低い電位とした逆バイアス状態で行われる。
【００１３】本発明では、光電変換膜に逆バイアスを印
加した状態で信号電荷蓄積を行う期間中に、一定の周期
で一定の時間だけ、光電変換膜が順バイアス状態になる
ようにすることにより、透明電極側から空間電荷制限電
流分に相当するホールを注入する。空間電荷制限電流と
は、膜の容量と印加電圧によって膜中に溜められる電荷
が制限されているために生じる電流のことである。これ
により、光電変換膜中に電子がトラップされているた
め、ホールの注入が起きる。そして、透明電極側から注
入されたホールを用いて、残像となる電子と電気的に相
殺させることにより、光導電性残像の低減をはかること
が可能となる。
加した状態で信号電荷蓄積を行う期間中に、一定の周期
で一定の時間だけ、光電変換膜が順バイアス状態になる
ようにすることにより、透明電極側から空間電荷制限電
流分に相当するホールを注入する。空間電荷制限電流と
は、膜の容量と印加電圧によって膜中に溜められる電荷
が制限されているために生じる電流のことである。これ
により、光電変換膜中に電子がトラップされているた
め、ホールの注入が起きる。そして、透明電極側から注
入されたホールを用いて、残像となる電子と電気的に相
殺させることにより、光導電性残像の低減をはかること
が可能となる。
【００１４】また、容量性残像を低減するためにバイア
ス電荷の注入・リセットを行う方式において、順バイア
スにするタイミングを、バイアス電荷を注入し終わって
から信号電荷を読み出すまでの間に設定することによ
り、注入されたホールが、バイアス電荷であるエレクト
ロンにより打ち消されてしまうことを防ぐことが可能と
なる。
ス電荷の注入・リセットを行う方式において、順バイア
スにするタイミングを、バイアス電荷を注入し終わって
から信号電荷を読み出すまでの間に設定することによ
り、注入されたホールが、バイアス電荷であるエレクト
ロンにより打ち消されてしまうことを防ぐことが可能と
なる。
【００１５】
【発明の実施の形態】まず、本発明の実施形態を説明す
る前に、各実施形態に使用した積層型固体撮像装置の基
本構成を説明する。図１は積層型固体撮像装置の素子構
造を示す断面図、図２は全体構成を示す平面図である。
る前に、各実施形態に使用した積層型固体撮像装置の基
本構成を説明する。図１は積層型固体撮像装置の素子構
造を示す断面図、図２は全体構成を示す平面図である。
【００１６】図１に示すように、固体撮像素子チップ１
０上に光電変換膜２０が積層され、光電変換膜２０の上
に透明電極３０が形成されている。固体撮像素子チップ
１０は、ｐ型シリコン基板１１の表面にｎ型蓄積ダイオ
ード１２，ｎ型ＣＣＤチャネル１３，ｐ型素子分離層１
４を形成し、基板１１上にＣＣＤの転送ゲート１５，第
１の層間絶縁膜１６，引き出し電極１７，第２の層間絶
縁膜１８，画素電極１９を形成して構成されている。
０上に光電変換膜２０が積層され、光電変換膜２０の上
に透明電極３０が形成されている。固体撮像素子チップ
１０は、ｐ型シリコン基板１１の表面にｎ型蓄積ダイオ
ード１２，ｎ型ＣＣＤチャネル１３，ｐ型素子分離層１
４を形成し、基板１１上にＣＣＤの転送ゲート１５，第
１の層間絶縁膜１６，引き出し電極１７，第２の層間絶
縁膜１８，画素電極１９を形成して構成されている。
【００１７】また、光電変換膜２０は、固体撮像素子チ
ップ１０側から順に、ｉ型の水素化非晶質シリコンカー
バイド（a-SiC:H(i)）膜２１，ｉ型の水素化非晶質シリ
コン（a-Si:H(i))膜２２，ｐ型の水素化非晶質シリコン
カーバイド（a-SiC:H(p)）膜２３を積層して構成されて
いる。透明電極３０は、例えばＩＴＯである。
ップ１０側から順に、ｉ型の水素化非晶質シリコンカー
バイド（a-SiC:H(i)）膜２１，ｉ型の水素化非晶質シリ
コン（a-Si:H(i))膜２２，ｐ型の水素化非晶質シリコン
カーバイド（a-SiC:H(p)）膜２３を積層して構成されて
いる。透明電極３０は、例えばＩＴＯである。
【００１８】図２に示すように、蓄積ダイオード１２は
マトリックス状に配置され、蓄積ダイオード１２に隣接
して垂直方向に垂直ＣＣＤ（ＣＣＤチャネル）１３が形
成されている。垂直ＣＣＤ１３の端には、水平ＣＣＤ４
０が配置され、水平ＣＣＤ４０の端には出力アンプ５０
が形成されている。
マトリックス状に配置され、蓄積ダイオード１２に隣接
して垂直方向に垂直ＣＣＤ（ＣＣＤチャネル）１３が形
成されている。垂直ＣＣＤ１３の端には、水平ＣＣＤ４
０が配置され、水平ＣＣＤ４０の端には出力アンプ５０
が形成されている。
【００１９】このような構成において、電気的に逆バイ
アス状態にある光電変換膜２０中で発生した信号電荷
（電子）は、画素電極１９，引き出し電極１７を通っ
て、蓄積ダイオード１２に蓄積される。
アス状態にある光電変換膜２０中で発生した信号電荷
（電子）は、画素電極１９，引き出し電極１７を通っ
て、蓄積ダイオード１２に蓄積される。
【００２０】転送電極１５に信号読み出しパルスを印加
して垂直ＣＣＤ１３内に信号電荷を読み出し、転送電極
１５にφＶ（φＶ1 〜φＶ4 ）のクロックパルスを印加
して信号電荷を水平ＣＣＤ４０に転送する。水平ＣＣＤ
４０内をφＨクロックパルス（φＨ1 ・φＨ2 ）で転送
し、出力アンプ５０で電圧に変換して出力する。図２の
構成配置図はインターライン型である。
して垂直ＣＣＤ１３内に信号電荷を読み出し、転送電極
１５にφＶ（φＶ1 〜φＶ4 ）のクロックパルスを印加
して信号電荷を水平ＣＣＤ４０に転送する。水平ＣＣＤ
４０内をφＨクロックパルス（φＨ1 ・φＨ2 ）で転送
し、出力アンプ５０で電圧に変換して出力する。図２の
構成配置図はインターライン型である。
【００２１】以下、上記の積層型固体撮像装置を使用し
た本発明の実施形態を説明する。 （実施形態１）図３は、本発明の第１の実施形態に係わ
る積層型固体撮像装置の駆動方法を示すタイミング図で
ある。前記図１９に示すように、従来ＤＣ駆動であった
光電変換膜２０上の透明電極３０に印加するパルスφa-
SiをＡＣ駆動する。即ち、垂直ブランキング期間内にお
いて、蓄積ダイオード１２から信号電荷を読み出すパル
スＰＦを信号読み出し電極１５に印加し、信号電荷を垂
直ＣＣＤ１３に読み出した後、図３のパルスφa-Siに示
すように透明電極３０に順バイアスである正のパルス
（残像相殺パルス）ＰＣを印加する。これにより、透明
電極３０側から注入されたホールにより、残像となる膜
中にトラップされた電荷を電気的に相殺し、残像を低減
することができる。
た本発明の実施形態を説明する。 （実施形態１）図３は、本発明の第１の実施形態に係わ
る積層型固体撮像装置の駆動方法を示すタイミング図で
ある。前記図１９に示すように、従来ＤＣ駆動であった
光電変換膜２０上の透明電極３０に印加するパルスφa-
SiをＡＣ駆動する。即ち、垂直ブランキング期間内にお
いて、蓄積ダイオード１２から信号電荷を読み出すパル
スＰＦを信号読み出し電極１５に印加し、信号電荷を垂
直ＣＣＤ１３に読み出した後、図３のパルスφa-Siに示
すように透明電極３０に順バイアスである正のパルス
（残像相殺パルス）ＰＣを印加する。これにより、透明
電極３０側から注入されたホールにより、残像となる膜
中にトラップされた電荷を電気的に相殺し、残像を低減
することができる。
【００２２】この駆動をバンド図で説明する。図４
（ａ）は信号蓄積期間中の膜の様子を示す。光電変換膜
２０が逆バイアス状態になるように、蓄積ダイオード１
２の電位に対して透明電極３０に負の電圧を印加してい
る。光が光電変換膜２０内に入り、光電変換により発生
した電子、つまり信号電荷は電界に沿って膜中を流れ、
蓄積ダイオード１２に蓄積される。その際に、ごく一部
の電子は図のように膜中の局在準位にトラップされ、残
像の原因となる。
（ａ）は信号蓄積期間中の膜の様子を示す。光電変換膜
２０が逆バイアス状態になるように、蓄積ダイオード１
２の電位に対して透明電極３０に負の電圧を印加してい
る。光が光電変換膜２０内に入り、光電変換により発生
した電子、つまり信号電荷は電界に沿って膜中を流れ、
蓄積ダイオード１２に蓄積される。その際に、ごく一部
の電子は図のように膜中の局在準位にトラップされ、残
像の原因となる。
【００２３】図４（ｂ）は図３のパルスφa-Siに示すよ
うに透明電極３０に正のパルスＰＣを印加した状態（残
像相殺期間）のバンド図を示す。光電変換膜２０が順バ
イアス状態になるように、蓄積ダイオード１２の電位に
対して透明電極３０に正の電圧を印加し、残像の原因と
なる膜中の局在準位にトラップされた電子の量に応じた
ホールを透明電極３０側から注入して電気的に釣り合わ
せ、ホールにより電子を相殺して残像を低減する。
うに透明電極３０に正のパルスＰＣを印加した状態（残
像相殺期間）のバンド図を示す。光電変換膜２０が順バ
イアス状態になるように、蓄積ダイオード１２の電位に
対して透明電極３０に正の電圧を印加し、残像の原因と
なる膜中の局在準位にトラップされた電子の量に応じた
ホールを透明電極３０側から注入して電気的に釣り合わ
せ、ホールにより電子を相殺して残像を低減する。
【００２４】このとき、光電変換膜３０に印加するパル
スの振幅・幅は、残像となる膜中にトラップされた電子
の量に応じて流れる空間電荷制限電流を流す条件で決め
られる。空間電荷制限電流分以上にホール注入が起こる
ような条件、つまり必要以上に振幅を大きくする、又は
パルス幅を広くすることは望ましくない。実際の値につ
いては、光電変換膜３０の膜厚・膜構造・膜生成条件に
よって異なる。過剰にホール注入が起きるような条件で
駆動を行った場合には、残像分の電子だけでなく信号の
電子までも結果的に相殺してしまうことになり、再生画
像が黒に沈むことになり、ネガの残像が発生する。
スの振幅・幅は、残像となる膜中にトラップされた電子
の量に応じて流れる空間電荷制限電流を流す条件で決め
られる。空間電荷制限電流分以上にホール注入が起こる
ような条件、つまり必要以上に振幅を大きくする、又は
パルス幅を広くすることは望ましくない。実際の値につ
いては、光電変換膜３０の膜厚・膜構造・膜生成条件に
よって異なる。過剰にホール注入が起きるような条件で
駆動を行った場合には、残像分の電子だけでなく信号の
電子までも結果的に相殺してしまうことになり、再生画
像が黒に沈むことになり、ネガの残像が発生する。
【００２５】なお、図３では残像相殺パルスＰＣは１パ
ルスであるが、複数であってもかまわない。さらに、相
殺パルスＰＣの振幅・幅は同一でもかまわないし、異な
ってもかまわない。 （実施形態２）図５は、本発明の第２の実施形態に係わ
る積層型固体撮像装置の駆動方法を示すタイミング図で
ある。これは、透明電極３０に印加するパルスφa-Siに
おいて、図に示すように、垂直ブランキング期間に正の
パルスＰＣを信号電荷読み出しパルスＰＦの前に入れる
ものである。残像相殺の原理については、第１の実施形
態にて説明したものと同じである。そのパルス振幅・パ
ルス幅の条件についても同じである。 （実施形態３）図６は、本発明の第３の実施形態に係わ
る積層型固体撮像装置の駆動方法を示すタイミング図で
ある。これは、透明電極３０に印加するパルスφa-Siに
おいて、図に示すように、垂直ブランキング期間内に、
φＶに印加される信号読み出しパルスＰＦの前に正のパ
ルスである残像相殺パルスＰＣ１を入れ、信号読み出し
パルスＰＦの後に正のパルスである残像相殺パルスＰＣ
２を入れるものである。パルスＰＣ１はパルスＰＣ２に
比較してパルス幅が狭く振幅が大きく、パルスＰＣ２は
パルスＰＣ１に比較してパルス幅が広く、振幅が小さい
ものである。
ルスであるが、複数であってもかまわない。さらに、相
殺パルスＰＣの振幅・幅は同一でもかまわないし、異な
ってもかまわない。 （実施形態２）図５は、本発明の第２の実施形態に係わ
る積層型固体撮像装置の駆動方法を示すタイミング図で
ある。これは、透明電極３０に印加するパルスφa-Siに
おいて、図に示すように、垂直ブランキング期間に正の
パルスＰＣを信号電荷読み出しパルスＰＦの前に入れる
ものである。残像相殺の原理については、第１の実施形
態にて説明したものと同じである。そのパルス振幅・パ
ルス幅の条件についても同じである。 （実施形態３）図６は、本発明の第３の実施形態に係わ
る積層型固体撮像装置の駆動方法を示すタイミング図で
ある。これは、透明電極３０に印加するパルスφa-Siに
おいて、図に示すように、垂直ブランキング期間内に、
φＶに印加される信号読み出しパルスＰＦの前に正のパ
ルスである残像相殺パルスＰＣ１を入れ、信号読み出し
パルスＰＦの後に正のパルスである残像相殺パルスＰＣ
２を入れるものである。パルスＰＣ１はパルスＰＣ２に
比較してパルス幅が狭く振幅が大きく、パルスＰＣ２は
パルスＰＣ１に比較してパルス幅が広く、振幅が小さい
ものである。
【００２６】実際に物を撮影する場合、同一画面の中に
は明暗が場所によって異なり、残像に差がでる。つま
り、膜中にトラップされた電子の密度は場所によって異
なることになり、それに応じて流れる空間電荷制限電流
量（注入されるホール量）が異なることになる。第１の
実施形態でも説明したように、残像相殺パルスのＰＣの
振幅・パルス幅が、空間電荷制限電流量を流す以上に大
きい場合や長い場合には、過剰なホール注入が起き信号
の電子までも相殺して再生画像が黒に沈むことになり、
ネガの残像が発生する。
は明暗が場所によって異なり、残像に差がでる。つま
り、膜中にトラップされた電子の密度は場所によって異
なることになり、それに応じて流れる空間電荷制限電流
量（注入されるホール量）が異なることになる。第１の
実施形態でも説明したように、残像相殺パルスのＰＣの
振幅・パルス幅が、空間電荷制限電流量を流す以上に大
きい場合や長い場合には、過剰なホール注入が起き信号
の電子までも相殺して再生画像が黒に沈むことになり、
ネガの残像が発生する。
【００２７】これに対し本実施形態のように、残像相殺
パルスを２種類（ＰＣ１・ＰＣ２）用いることにより、
実際に膜に注入されるホール量を空間電荷制限電流量に
なるように残像相殺パルスのパルスの振幅・幅を合わせ
やすくなり、駆動マージンが大きくできる。 （実施形態４）図７は、本発明の第４の実施形態に係わ
る積層型固体撮像装置の駆動方法を示すタイミング図で
ある。これは、第３の実施形態のＰＣ１とＰＣ２を入れ
替えたものである。この場合も、第６の実施形態と同様
の効果が得られる。 （実施形態５）図８は、本発明の第５の実施形態に係わ
る積層型固体撮像装置の駆動方法を示すタイミング図で
ある。これは、残像相殺パルスＰＣを各々の水平ブラン
キング期間ＰＬに入れるものである。残像相殺パルスＰ
Ｃのパルス振幅・幅については全て若しくは一部分が同
じでもかなわないし、全てが違ってもかまわない。 （実施形態６）図９は、本発明の第６の実施形態に係わ
る積層型固体撮像装置の駆動方法を示すタイミング図で
ある。これは、残像相殺パルスＰＣを任意の水平ブラン
キング期間ＰＬに入れるものである。残像相殺パルスＰ
Ｃのパルス振幅・幅については全て若しくは一部分が同
じでもかなわないし、全てが違ってもかまわない。 （実施形態７）図１０は、本発明の第７の実施形態に係
わる積層型固体撮像装置の駆動方法を示すタイミング図
である。これは、残像相殺パルスＰＣを垂直ブランキン
グ期間と水平ブランキング期間の両方に入れるものであ
る。各残像相殺パルスＰＣのパルス振幅・幅については
全て若しくは一部分が同じでもかなわないし、全てが違
ってもかまわない。
パルスを２種類（ＰＣ１・ＰＣ２）用いることにより、
実際に膜に注入されるホール量を空間電荷制限電流量に
なるように残像相殺パルスのパルスの振幅・幅を合わせ
やすくなり、駆動マージンが大きくできる。 （実施形態４）図７は、本発明の第４の実施形態に係わ
る積層型固体撮像装置の駆動方法を示すタイミング図で
ある。これは、第３の実施形態のＰＣ１とＰＣ２を入れ
替えたものである。この場合も、第６の実施形態と同様
の効果が得られる。 （実施形態５）図８は、本発明の第５の実施形態に係わ
る積層型固体撮像装置の駆動方法を示すタイミング図で
ある。これは、残像相殺パルスＰＣを各々の水平ブラン
キング期間ＰＬに入れるものである。残像相殺パルスＰ
Ｃのパルス振幅・幅については全て若しくは一部分が同
じでもかなわないし、全てが違ってもかまわない。 （実施形態６）図９は、本発明の第６の実施形態に係わ
る積層型固体撮像装置の駆動方法を示すタイミング図で
ある。これは、残像相殺パルスＰＣを任意の水平ブラン
キング期間ＰＬに入れるものである。残像相殺パルスＰ
Ｃのパルス振幅・幅については全て若しくは一部分が同
じでもかなわないし、全てが違ってもかまわない。 （実施形態７）図１０は、本発明の第７の実施形態に係
わる積層型固体撮像装置の駆動方法を示すタイミング図
である。これは、残像相殺パルスＰＣを垂直ブランキン
グ期間と水平ブランキング期間の両方に入れるものであ
る。各残像相殺パルスＰＣのパルス振幅・幅については
全て若しくは一部分が同じでもかなわないし、全てが違
ってもかまわない。
【００２８】図１０は第３の実施形態と第５の実施形態
を組み合わせた場合であるが、これに限らず、垂直ブラ
ンキング期間と水平ブランキング期間の両方に残像相殺
パルスを入れることができる。例えば垂直ブランキング
期間に入れる残像相殺パルスは１つとしてもよいし、ま
た水平ブランキング期間に入れる残像相殺パルスは各々
の水平ブランキング期間ではなく任意の水平ブランキン
グ期間としてもよい。 （実施形態８）図１１は、本発明の第８の実施形態に係
わる積層型固体撮像装置の駆動方法を示すタイミング図
である。これは、透明電極３０に印加するパルスφa-Si
において、図に示すように、垂直ブランキング期間内
に、複数の残像相殺パルスＰＣ（例えばＰＣ１，ＰＣ
２，ＰＣ３）を異なったパルス振幅で入れる駆動方法で
ある。複数の残像相殺パルスＰＣを入れる位置は全てが
信号読み出しパルスＰＦの前でもよいし、後ろでもよい
し、さらに前後に分散してもかまわない。 （実施形態９）図１２は、本発明の第９の実施形態に係
わる積層型固体撮像装置の駆動方法を示すタイミング図
である。これは、φa-Siにおいて残像相殺パルスＰＣパ
ルスを入れる期間を、φＶの信号読み出しパルスＰＦや
高速駆動パルスのない期間にした駆動方法である。
を組み合わせた場合であるが、これに限らず、垂直ブラ
ンキング期間と水平ブランキング期間の両方に残像相殺
パルスを入れることができる。例えば垂直ブランキング
期間に入れる残像相殺パルスは１つとしてもよいし、ま
た水平ブランキング期間に入れる残像相殺パルスは各々
の水平ブランキング期間ではなく任意の水平ブランキン
グ期間としてもよい。 （実施形態８）図１１は、本発明の第８の実施形態に係
わる積層型固体撮像装置の駆動方法を示すタイミング図
である。これは、透明電極３０に印加するパルスφa-Si
において、図に示すように、垂直ブランキング期間内
に、複数の残像相殺パルスＰＣ（例えばＰＣ１，ＰＣ
２，ＰＣ３）を異なったパルス振幅で入れる駆動方法で
ある。複数の残像相殺パルスＰＣを入れる位置は全てが
信号読み出しパルスＰＦの前でもよいし、後ろでもよい
し、さらに前後に分散してもかまわない。 （実施形態９）図１２は、本発明の第９の実施形態に係
わる積層型固体撮像装置の駆動方法を示すタイミング図
である。これは、φa-Siにおいて残像相殺パルスＰＣパ
ルスを入れる期間を、φＶの信号読み出しパルスＰＦや
高速駆動パルスのない期間にした駆動方法である。
【００２９】次に、本発明の更に別の実施形態について
説明する。図１３は以下の実施形態に使用した積層型固
体撮像装置の全体構成を示す平面図であり、図１４は図
１３の矢視Ａ−Ａ′断面図である。なお、画素部におけ
る具体的な素子構造断面は、前記図１と同様であるので
省略する。
説明する。図１３は以下の実施形態に使用した積層型固
体撮像装置の全体構成を示す平面図であり、図１４は図
１３の矢視Ａ−Ａ′断面図である。なお、画素部におけ
る具体的な素子構造断面は、前記図１と同様であるので
省略する。
【００３０】図１３に示すように、画素領域７０には蓄
積ダイオード１２がマトリックス状に配置され、蓄積ダ
イオード１２に隣接して垂直方向に垂直ＣＣＤ（ＣＣＤ
チャネル）１３が形成されている。垂直ＣＣＤ１３と水
平ＣＣＤ４０との間にはメモリ部６０が挿入配置され、
水平ＣＣＤ４０の端には出力アンプ５０が形成されてい
る。さらに、垂直ＣＣＤ１３のもう一方の端には、バイ
アス電荷注入ダイオード１０１とゲート１０２が設けら
れている。また、１０９，１１０は転送ゲートであり、
前記図１の１５に相当している。
積ダイオード１２がマトリックス状に配置され、蓄積ダ
イオード１２に隣接して垂直方向に垂直ＣＣＤ（ＣＣＤ
チャネル）１３が形成されている。垂直ＣＣＤ１３と水
平ＣＣＤ４０との間にはメモリ部６０が挿入配置され、
水平ＣＣＤ４０の端には出力アンプ５０が形成されてい
る。さらに、垂直ＣＣＤ１３のもう一方の端には、バイ
アス電荷注入ダイオード１０１とゲート１０２が設けら
れている。また、１０９，１１０は転送ゲートであり、
前記図１の１５に相当している。
【００３１】このような構成において、電気的に逆バイ
アス状態にある光電変換膜２０中で発生した信号電荷
（電子）は、画素電極１９，引き出し電極１７を通っ
て、蓄積ダイオード１３に蓄積される。そして、転送電
極１１０に信号読み出しパルスを印加して垂直ＣＣＤ１
３内に信号電荷が読み出され、転送電極１０９，１１０
にφＶのクロックパルスを印加して信号電荷はメモリ部
６０へと転送され、水平ＣＣＤ４０を通って出力アンプ
５０で検出される。
アス状態にある光電変換膜２０中で発生した信号電荷
（電子）は、画素電極１９，引き出し電極１７を通っ
て、蓄積ダイオード１３に蓄積される。そして、転送電
極１１０に信号読み出しパルスを印加して垂直ＣＣＤ１
３内に信号電荷が読み出され、転送電極１０９，１１０
にφＶのクロックパルスを印加して信号電荷はメモリ部
６０へと転送され、水平ＣＣＤ４０を通って出力アンプ
５０で検出される。
【００３２】図１５及び図１６を基に、バイアス電荷の
注入・排出動作を説明する。図中の１０１はバイアス電
荷注入ダイオード、１０２はゲート、１０９，１１０は
転送ゲート、１２は電荷蓄積部である。斜線は電荷のあ
ることを示している。
注入・排出動作を説明する。図中の１０１はバイアス電
荷注入ダイオード、１０２はゲート、１０９，１１０は
転送ゲート、１２は電荷蓄積部である。斜線は電荷のあ
ることを示している。
【００３３】まず、図１５（ａ）の状態から図１５
（ｂ）のようにゲート１０２を開けることにより、バイ
アス電荷は転送ゲート１０９，１１０下を通り、電荷蓄
積部１２に注入される。バイアス電荷のリセットは、図
１５（ｃ）〜（ｅ）のように、転送ゲート１０９を閉じ
た後にダイオード１０１の電位を上げ、図１の透明電極
３０の電位を下げることにより行われ、電荷蓄積部１２
より転送ゲート１１０下にバイアス電荷の一部を排出し
ている。ここで、２０１転送ゲート１１０下に残る残留
電荷、２０２は電荷蓄積部１２に注入された後に排出さ
れたバイアス電荷、２０４は電荷蓄積部１２に注入され
た後に残ったバイアス電荷である。
（ｂ）のようにゲート１０２を開けることにより、バイ
アス電荷は転送ゲート１０９，１１０下を通り、電荷蓄
積部１２に注入される。バイアス電荷のリセットは、図
１５（ｃ）〜（ｅ）のように、転送ゲート１０９を閉じ
た後にダイオード１０１の電位を上げ、図１の透明電極
３０の電位を下げることにより行われ、電荷蓄積部１２
より転送ゲート１１０下にバイアス電荷の一部を排出し
ている。ここで、２０１転送ゲート１１０下に残る残留
電荷、２０２は電荷蓄積部１２に注入された後に排出さ
れたバイアス電荷、２０４は電荷蓄積部１２に注入され
た後に残ったバイアス電荷である。
【００３４】排出されたバイアス電荷２０２は、図１６
（ｆ）（ｇ）のように、残留電荷２０１と共に転送ゲー
ト１０９，１１０及びゲート１０２の下を通り、ダイオ
ード１０１に排出される。この後、図１６（ｈ）（ｉ）
のように、信号電荷２０３が電荷蓄積部１２に蓄積さ
れ、電荷蓄積部１２内に残ったバイアス電荷２０４と共
に転送ゲート１１０下に読み出される。なお、読み出さ
れた電荷は、順次転送され、図１３の出力アンプ５０よ
り出力されていく。
（ｆ）（ｇ）のように、残留電荷２０１と共に転送ゲー
ト１０９，１１０及びゲート１０２の下を通り、ダイオ
ード１０１に排出される。この後、図１６（ｈ）（ｉ）
のように、信号電荷２０３が電荷蓄積部１２に蓄積さ
れ、電荷蓄積部１２内に残ったバイアス電荷２０４と共
に転送ゲート１１０下に読み出される。なお、読み出さ
れた電荷は、順次転送され、図１３の出力アンプ５０よ
り出力されていく。
【００３５】以上のバイアス電荷の注入・リセット動作
により、容量性残像の低減が可能となる。但し、このよ
うな従来の駆動方法では光電変換膜２０としてのａ−Ｓ
ｉ：Ｈ膜に起因する光導電性残像が問題となる。これを
解決するのが、以下の実施形態である。 （実施形態１０）図１７は、本発明の第１０の実施形態
に係わる積層型固体撮像装置の駆動方法を示すタイミン
グ図である。図中の７１はφＶの読み出しパルス（前記
のＰＦに相当）、７２はφＶ，７５はφIDのバイアス電
荷注入パルス、７４はφＶのバイアス電荷リセットパル
ス、７６はφa-Siの順バイアスパルス（前記のＰＣに相
当）、７７は画素領域７０からメモリ部６０へ信号電荷
を転送する高速転送パルスを示す。
により、容量性残像の低減が可能となる。但し、このよ
うな従来の駆動方法では光電変換膜２０としてのａ−Ｓ
ｉ：Ｈ膜に起因する光導電性残像が問題となる。これを
解決するのが、以下の実施形態である。 （実施形態１０）図１７は、本発明の第１０の実施形態
に係わる積層型固体撮像装置の駆動方法を示すタイミン
グ図である。図中の７１はφＶの読み出しパルス（前記
のＰＦに相当）、７２はφＶ，７５はφIDのバイアス電
荷注入パルス、７４はφＶのバイアス電荷リセットパル
ス、７６はφa-Siの順バイアスパルス（前記のＰＣに相
当）、７７は画素領域７０からメモリ部６０へ信号電荷
を転送する高速転送パルスを示す。
【００３６】本実施形態では、読み出しパルス７１の印
加により信号電荷を読み出した後、バイアス電荷注入パ
ルス７２，７５を印加し、さらにバイアス電荷リセット
パルス７４を印加することによりバイアス電荷の注入を
終了する。その後に、φa-Siに順バイアスパルス７６を
印加することで、透明電極３０側から注入されたホール
により残像となる電荷を相殺し、光導電性残像を低減す
ることができる。また、光電変換膜への順バイアスパル
スの印加を、バイアス電荷を注入してから、次のフィー
ルドで信号電荷を読み出すまでに行うことにより、注入
されたホールがバイアス電荷であるエレクトロンにより
打ち消されることはない。この駆動をバンド図で示す
と、前記図４と同様である。
加により信号電荷を読み出した後、バイアス電荷注入パ
ルス７２，７５を印加し、さらにバイアス電荷リセット
パルス７４を印加することによりバイアス電荷の注入を
終了する。その後に、φa-Siに順バイアスパルス７６を
印加することで、透明電極３０側から注入されたホール
により残像となる電荷を相殺し、光導電性残像を低減す
ることができる。また、光電変換膜への順バイアスパル
スの印加を、バイアス電荷を注入してから、次のフィー
ルドで信号電荷を読み出すまでに行うことにより、注入
されたホールがバイアス電荷であるエレクトロンにより
打ち消されることはない。この駆動をバンド図で示す
と、前記図４と同様である。
【００３７】このように本実施形態によれば、容量性残
像を低減するためにバイアス電荷の注入・リセットを行
う方式においても、バイアス電荷を注入し終わってから
信号電荷を読み出すまでの間に、光電変換膜に順バイア
スパルスを印加することにより、先に説明した第１〜第
９の実施形態と同様に、光導電性残像の低減をはかるこ
とができる。 （実施形態１１）図１８は、本発明の第１１の実施形態
に係わる積層型固体撮像装置の駆動方法を示すタイミン
グ図である。これは、基本的には第１０の実施形態と同
じであるが、読み出しパルス７１と同期した読み出しパ
ルス７３をφa-Siに与え、さらにバイアス電荷リセット
パルス７４をφＶではなくφa-Siに与えたものである。
このような構成であっても、実質的に第１０の実施形態
と同様の動作となり、第１０の実施形態と同様の効果が
得られる。
像を低減するためにバイアス電荷の注入・リセットを行
う方式においても、バイアス電荷を注入し終わってから
信号電荷を読み出すまでの間に、光電変換膜に順バイア
スパルスを印加することにより、先に説明した第１〜第
９の実施形態と同様に、光導電性残像の低減をはかるこ
とができる。 （実施形態１１）図１８は、本発明の第１１の実施形態
に係わる積層型固体撮像装置の駆動方法を示すタイミン
グ図である。これは、基本的には第１０の実施形態と同
じであるが、読み出しパルス７１と同期した読み出しパ
ルス７３をφa-Siに与え、さらにバイアス電荷リセット
パルス７４をφＶではなくφa-Siに与えたものである。
このような構成であっても、実質的に第１０の実施形態
と同様の動作となり、第１０の実施形態と同様の効果が
得られる。
【００３８】なお、本発明は上述した各実施形態に限定
されるものではない。実施形態では光電変換膜として非
晶質シリコンを用いたが、これに限らず、各種の半導体
材料を用いることができる。また、本発明に使用する固
体撮像装置の構成は図１、図２、図１３に限るものでは
なく、仕様に応じて適宜変更可能である。その他、本発
明要旨を逸脱しない範囲で、種々変形して実施すること
ができる。
されるものではない。実施形態では光電変換膜として非
晶質シリコンを用いたが、これに限らず、各種の半導体
材料を用いることができる。また、本発明に使用する固
体撮像装置の構成は図１、図２、図１３に限るものでは
なく、仕様に応じて適宜変更可能である。その他、本発
明要旨を逸脱しない範囲で、種々変形して実施すること
ができる。
【００３９】
【発明の効果】以上詳述したように本発明によれば、光
電変換膜に逆バイアスを印加した状態で信号電荷蓄積を
行う期間中に、一定の周期で一定の時間だけ、光電変換
膜に順バイアスパルスを印加することによって、透明電
極側から空間電荷制限電流分のホール注入を行うことが
できる。そして、この注入されたホールにより、光導電
性残像の原因である膜中の局在準位にトラップされた電
荷と電気的に相殺することができ、積層型固体撮像装置
の大きな問題であった光導電性残像を低減することが可
能となる。
電変換膜に逆バイアスを印加した状態で信号電荷蓄積を
行う期間中に、一定の周期で一定の時間だけ、光電変換
膜に順バイアスパルスを印加することによって、透明電
極側から空間電荷制限電流分のホール注入を行うことが
できる。そして、この注入されたホールにより、光導電
性残像の原因である膜中の局在準位にトラップされた電
荷と電気的に相殺することができ、積層型固体撮像装置
の大きな問題であった光導電性残像を低減することが可
能となる。
【００４０】また、容量性残像を低減するためにバイア
ス電荷の注入・リセットを行う方式においては、光電変
換膜への順バイアスパルスの印加を、バイアス電荷を注
入し終わってから信号電荷を読み出すまでに行うことに
より、注入されたホールが、バイアス電荷であるエレク
トロンにより打ち消されてしまうことを防ぐことが可能
となり、光導電性残像を低減することができる。
ス電荷の注入・リセットを行う方式においては、光電変
換膜への順バイアスパルスの印加を、バイアス電荷を注
入し終わってから信号電荷を読み出すまでに行うことに
より、注入されたホールが、バイアス電荷であるエレク
トロンにより打ち消されてしまうことを防ぐことが可能
となり、光導電性残像を低減することができる。
【図１】本発明の各実施形態に用いた積層型固体撮像装
置の素子構造を示す断面図。
置の素子構造を示す断面図。
【図２】本発明の各実施形態に用いた積層型固体撮像装
置の全体構成を示す平面図。
置の全体構成を示す平面図。
【図３】第１の実施形態に係わる積層型固体撮像装置の
駆動方法を示すタイミング図。
駆動方法を示すタイミング図。
【図４】第１の実施形態で残像が低減するメカニズムを
説明するためのバンド図。
説明するためのバンド図。
【図５】第２の実施形態に係わる積層型固体撮像装置の
駆動方法を示すタイミング図。
駆動方法を示すタイミング図。
【図６】第３の実施形態に係わる積層型固体撮像装置の
駆動方法を示すタイミング図。
駆動方法を示すタイミング図。
【図７】第４の実施形態に係わる積層型固体撮像装置の
駆動方法を示すタイミング図。
駆動方法を示すタイミング図。
【図８】第５の実施形態に係わる積層型固体撮像装置の
駆動方法を示すタイミング図。
駆動方法を示すタイミング図。
【図９】第６の実施形態に係わる積層型固体撮像装置の
駆動方法を示すタイミング図。
駆動方法を示すタイミング図。
【図１０】第７の実施形態に係わる積層型固体撮像装置
の駆動方法を示すタイミング図。
の駆動方法を示すタイミング図。
【図１１】第８の実施形態に係わる積層型固体撮像装置
の駆動方法を示すタイミング図。
の駆動方法を示すタイミング図。
【図１２】第９の実施形態に係わる積層型固体撮像装置
の駆動方法を示すタイミング図。
の駆動方法を示すタイミング図。
【図１３】第１０及び第１１の実施形態に用いた積層型
固体撮像装置の全体構成を示す平面図。
固体撮像装置の全体構成を示す平面図。
【図１４】図１３の矢視Ａ−Ａ′断面図。
【図１５】バイアス電荷の注入・排出動作を示す模式
図。
図。
【図１６】バイアス電荷の注入・排出動作を示す模式
図。
図。
【図１７】第10の実施形態に係わる積層型固体撮像装置
の駆動方法を示すタイミング図。
の駆動方法を示すタイミング図。
【図１８】第10の実施形態に係わる積層型固体撮像装置
の駆動方法を示すタイミング図。
の駆動方法を示すタイミング図。
【図１９】従来の積層型固体撮像装置の駆動方法を説明
するためのタイミング図。
するためのタイミング図。
１０…固体撮像素子チップ １１…ｐ型シリコン基板（半導体基板） １２…ｎ型蓄積ダイオード １３…ＣＣＤチャネル（垂直ＣＣＤ） １４…ｐ型素子分離層 １５…転送ゲート（一部信号読み出し電極と共通） １６，１８…層間絶縁膜 １７…引き出し電極 １９…画素電極 ２０…光電変換膜 ２１…ｉ型の水素化非晶質シリコンカーバイド（a-SiC:
H(i)）膜 ２２…ｉ型の水素化非晶質シリコン（a-Si:H(i))膜 ２３…ｐ型の水素化非晶質シリコンカーバイド（a-SiC:
H(p)）膜 ３０…透明電極 ４０…水平ＣＣＤ ５０…出力アンプ ＰＦ…信号電荷読み出しパルス ＰＬ…水平ブランキング期間 ＰＣ…残像相殺パルス
H(i)）膜 ２２…ｉ型の水素化非晶質シリコン（a-Si:H(i))膜 ２３…ｐ型の水素化非晶質シリコンカーバイド（a-SiC:
H(p)）膜 ３０…透明電極 ４０…水平ＣＣＤ ５０…出力アンプ ＰＦ…信号電荷読み出しパルス ＰＬ…水平ブランキング期間 ＰＣ…残像相殺パルス
Claims (7)
- 【請求項１】半導体基板上に信号電荷蓄積部，信号電荷
読み出し部及び信号電荷転送部が形成され、かつ最上部
に信号電荷蓄積部に電気的に接続された画素電極が形成
された固体撮像素子チップと、この固体撮像素子チップ
上に積層されたｐｎ接合を有する光電変換膜と、この光
電変換膜上に形成された透明電極とを備えた固体撮像装
置において、 前記光電変換膜に逆バイアス電圧を印加した状態で信号
電荷蓄積を行う期間中に、一定の周期で一定の時間だけ
該光電変換膜に順バイアス電圧を印加することを特徴と
する固体撮像装置の駆動方法。 - 【請求項２】前記光電変換膜への順バイアス電圧の印加
により、該光電変換膜に空間電荷制限電流分のホール注
入を行うことを特徴とする請求項１記載の固体撮像装置
の駆動方法。 - 【請求項３】前記光電変換膜に順バイアス電圧を印加す
る手段として、垂直ブランキング期間内で信号読み出し
後に、１つの順バイアスパルスを所定のパルス振幅・パ
ルス幅で印加することを特徴とする請求項１又は２記載
の固体撮像装置の駆動方法。 - 【請求項４】前記光電変換膜に順バイアス電圧を印加す
る手段として、各々の水平ブランキング期間内に１つ又
は複数の順バイアスパルスを所定のパルス振幅・パルス
幅で印加することを特徴とする請求項１又は２記載の固
体撮像装置の駆動方法。 - 【請求項５】前記光電変換膜に順バイアス電圧を印加す
る手段として、任意の水平ブランキング期間内に１つ又
は複数の順バイアスパルスを所定のパルス振幅・パルス
幅で印加することを特徴とする請求項１又は２記載の固
体撮像装置の駆動方法。 - 【請求項６】前記光電変換膜に順バイアス電圧を印加す
る手段として、垂直ブランキング期間及び水平ブランキ
ング期間の両方に、１つ又は複数の順バイアスパルスを
所定のパルス振幅・パルス幅で印加することを特徴とす
る請求項１又は２記載の固体撮像装置の駆動方法。 - 【請求項７】半導体基板上に信号電荷蓄積部，信号電荷
読み出し部，信号電荷転送部及びバイアス電荷注入ダイ
オードが形成され、かつ最上部に信号電荷蓄積部に電気
的に接続された画素電極が形成された固体撮像素子チッ
プと、この固体撮像素子チップ上に積層されたｐｎ接合
を有する光電変換膜と、この光電変換膜上に形成された
透明電極とを備えた固体撮像装置であって、 バイアス電荷注入ダイオードより電荷転送部を介して信
号電荷蓄積部にバイアス電荷を注入した後、注入された
電荷の一部をリセットして信号電荷転送部に排出し、そ
の後に信号電荷蓄積部で一定時間の信号蓄積を行い、蓄
積された信号電荷をバイアス電荷と共に読み出す固体撮
像装置の駆動方法において、 前記信号電荷蓄積部にバイアス電荷を注入しリセットし
た後で、信号電荷を読み出すまでの期間中に、前記光電
変換膜に順バイアス電圧を印加することを特徴とする固
体撮像装置の駆動方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7209603A JPH08139303A (ja) | 1994-09-14 | 1995-08-17 | 固体撮像装置の駆動方法 |
| US08/526,453 US5739851A (en) | 1994-09-14 | 1995-09-11 | Driving method for solid state imaging device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22010094 | 1994-09-14 | ||
| JP6-220100 | 1994-09-14 | ||
| JP7209603A JPH08139303A (ja) | 1994-09-14 | 1995-08-17 | 固体撮像装置の駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08139303A true JPH08139303A (ja) | 1996-05-31 |
Family
ID=26517558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7209603A Pending JPH08139303A (ja) | 1994-09-14 | 1995-08-17 | 固体撮像装置の駆動方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5739851A (ja) |
| JP (1) | JPH08139303A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012120807A1 (ja) * | 2011-03-10 | 2012-09-13 | パナソニック株式会社 | 固体撮像装置 |
| JP2018093263A (ja) * | 2016-11-30 | 2018-06-14 | キヤノン株式会社 | 光電変換装置、光電変換装置の駆動方法、および、撮像システム |
| US10368016B2 (en) | 2016-11-30 | 2019-07-30 | Canon Kabushiki Kaisha | Photoelectric conversion device and imaging system |
| JP2022104803A (ja) * | 2020-12-29 | 2022-07-11 | 學能 李 | 半導体デバイス |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3838665B2 (ja) * | 1995-08-11 | 2006-10-25 | 株式会社 東芝 | Ｍｏｓ型固体撮像装置 |
| US5963251A (en) * | 1997-02-03 | 1999-10-05 | Trw Inc. | Frame transfer readout correction |
| US7400023B2 (en) * | 2004-03-18 | 2008-07-15 | Fujifilm Corporation | Photoelectric converting film stack type solid-state image pickup device and method of producing the same |
| JP4572130B2 (ja) * | 2005-03-09 | 2010-10-27 | 富士フイルム株式会社 | 固体撮像素子 |
| US8848047B2 (en) * | 2006-09-28 | 2014-09-30 | Fujifilm Corporation | Imaging device and endoscopic apparatus |
| JP2012209421A (ja) * | 2011-03-30 | 2012-10-25 | Sony Corp | 固体撮像装置及び電子機器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56102170A (en) * | 1980-01-18 | 1981-08-15 | Matsushita Electric Ind Co Ltd | Solid image pickup device |
| DE3570806D1 (en) * | 1984-12-24 | 1989-07-06 | Toshiba Kk | Solid state image sensor |
| JP2525781B2 (ja) * | 1986-09-11 | 1996-08-21 | 株式会社東芝 | 固体撮像装置の駆動方法 |
| US4912560A (en) * | 1988-01-29 | 1990-03-27 | Kabushiki Kaisha Toshiba | Solid state image sensing device |
| JPH06164826A (ja) * | 1992-11-24 | 1994-06-10 | Toshiba Corp | 固体撮像装置とその駆動方法 |
-
1995
- 1995-08-17 JP JP7209603A patent/JPH08139303A/ja active Pending
- 1995-09-11 US US08/526,453 patent/US5739851A/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012120807A1 (ja) * | 2011-03-10 | 2012-09-13 | パナソニック株式会社 | 固体撮像装置 |
| JP2018093263A (ja) * | 2016-11-30 | 2018-06-14 | キヤノン株式会社 | 光電変換装置、光電変換装置の駆動方法、および、撮像システム |
| US10368016B2 (en) | 2016-11-30 | 2019-07-30 | Canon Kabushiki Kaisha | Photoelectric conversion device and imaging system |
| JP2022104803A (ja) * | 2020-12-29 | 2022-07-11 | 學能 李 | 半導体デバイス |
| US11961854B2 (en) | 2020-12-29 | 2024-04-16 | Sywe Neng Lee | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US5739851A (en) | 1998-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7187052B2 (en) | Photoelectric conversion apparatus and image pick-up system using the photoelectric conversion apparatus | |
| US7456888B2 (en) | Photoelectric conversion device and image pick-up system using the photoelectric conversion device | |
| JPH0381351B2 (ja) | ||
| US4688098A (en) | Solid state image sensor with means for removing excess photocharges | |
| KR100245245B1 (ko) | 증폭형 광전변환소자 및 이를 사용한 증폭형 고체촬상장치 | |
| JPH08139303A (ja) | 固体撮像装置の駆動方法 | |
| US7034273B1 (en) | Sensor method for dual line integrating line scan sensor | |
| EP0399551B1 (en) | Method of Driving a CCD Imager of Frame Interline Transfer Type | |
| US7790496B2 (en) | Method of improving solid-state image sensor sensitivity | |
| JPH0846168A (ja) | 固体撮像装置 | |
| JP3285928B2 (ja) | 固体撮像装置 | |
| JP3718103B2 (ja) | 固体撮像装置とその駆動方法、およびこれを用いたカメラ | |
| JP2000022121A (ja) | 固体撮像素子 | |
| JPH0775020A (ja) | 電荷結合装置 | |
| JP2007201092A (ja) | 固体撮像素子及びその駆動方法 | |
| JP3378352B2 (ja) | 固体撮像装置の駆動方法 | |
| US7247898B2 (en) | Self adjusting transfer gate APS | |
| JPH0421351B2 (ja) | ||
| JP2001177769A (ja) | 固体撮像素子の駆動方法 | |
| JPH05243546A (ja) | 固体撮像装置 | |
| JPH0294567A (ja) | 固体撮像装置 | |
| JP2004221339A (ja) | 固体撮像装置 | |
| JP4593751B2 (ja) | リニアセンサ及びその駆動方法 | |
| JPH04162672A (ja) | 固体撮像素子 | |
| JPH02274184A (ja) | 固体撮像素子の駆動方法 |