JPH08138283A - Magnetic recording and reproducing device - Google Patents
Magnetic recording and reproducing deviceInfo
- Publication number
- JPH08138283A JPH08138283A JP6277581A JP27758194A JPH08138283A JP H08138283 A JPH08138283 A JP H08138283A JP 6277581 A JP6277581 A JP 6277581A JP 27758194 A JP27758194 A JP 27758194A JP H08138283 A JPH08138283 A JP H08138283A
- Authority
- JP
- Japan
- Prior art keywords
- head switch
- signal
- data
- delay
- head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、シリンダーモータの回
転により生成されるヘッドスイッチ信号のスイッチング
ポイントの自動調整機構を有する磁気記録再生装置に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a magnetic recording / reproducing apparatus having a mechanism for automatically adjusting a switching point of a head switch signal generated by rotation of a cylinder motor.
【０００２】[0002]
【従来の技術】近年、ビデオテープレコーダの小型化、
低価格化がすすみ、ビデオテープレコーダの製造工程で
の無調整化、自動調整化による調整工数時間の短縮が不
可欠となってきている。前記調整項目の中でシリンダー
上に設置された回転ヘッドの取り付け位置情報を電気信
号として発生させる場合、前記ヘッドの取り付け位置の
バラツキを補正するために、シリンダーモータの回転に
より生成されるシリンダーＰＦＧ信号のＰＧ信号部を基
準に、遅延モノマルチ回路による遅延量を変化させてヘ
ッドスイッチ信号スイッチングポイントを調整させると
いう手法を採用していた。2. Description of the Related Art In recent years, miniaturization of video tape recorders,
Cost reduction is progressing, and it is becoming indispensable to eliminate adjustments in the manufacturing process of video tape recorders and shorten the adjustment man-hours by automatic adjustment. When the mounting position information of the rotary head installed on the cylinder among the adjustment items is generated as an electric signal, the cylinder PFG signal generated by the rotation of the cylinder motor in order to correct the variation in the mounting position of the head. The method of adjusting the head switch signal switching point by changing the delay amount by the delay mono-multi circuit on the basis of the PG signal section of the above.
【０００３】以下に従来の磁気記録再生装置におけるヘ
ッドスイッチ信号スイッチングポイント調整処理につい
て説明する。The head switch signal switching point adjustment processing in the conventional magnetic recording / reproducing apparatus will be described below.
【０００４】図３はＶＨＳ（登録商標）フォーマットの
映像信号フィールドトラックを示す模式図、図４は従来
の磁気記録再生装置のヘッドスイッチ信号スイッチング
ポイント調整処理システムを示すブロック図、図５は従
来の磁気記録再生装置のヘッドスイッチ信号スイッチン
グポイント調整タイミングチャートである。FIG. 3 is a schematic diagram showing a video signal field track of VHS (registered trademark) format, FIG. 4 is a block diagram showing a head switch signal switching point adjustment processing system of a conventional magnetic recording / reproducing apparatus, and FIG. 6 is a head switch signal switching point adjustment timing chart of the magnetic recording / reproducing apparatus.
【０００５】図４において、１０１はシリンダーモータ
に搭載された映像信号記録再生用のヘッド、１０２は再
生ヘッドアンプ、１０３は映像信号復調部、１０４は垂
直同期信号分離回路部、１０５はシリンダーモータ、１
０６はマイクロプロセッサ、１０７及び１０８はマイク
ロプロセッサ１０６内部の処理部で、１０７はヘッドス
イッチ信号発生処理部、１０８は遅延モノマルチ回路
部、１１５はマイクロコンピュータ１０６のＲＡＭデー
タを電源オフ時にも保持するためのバックアップ電池回
路部であり、Ｓ１ａからＳ１ｈは信号を示しており、Ｓ
１ａは再生ヘッド出力信号、Ｓ１ｂは再生ヘッドアンプ
出力信号、Ｓ１ｃは再生映像信号、Ｓ１ｄは垂直同期信
号、Ｓ１ｅはシリンダーＰＦＧ信号、Ｓ１ｆはヘッドス
イッチ出力ゲート信号、Ｓ１ｇは遅延モノマルチ信号、
Ｓ１ｈはヘッドスイッチ信号、Ｖｃｃ、ＶＲ１、Ｃ１、
ＶＲ２、ＳＷ１、ＳＷ２は遅延モノマルチ回路部１０８
の遅延量発生回路で、Ｖｃｃは電源、ＶＲ１はＮＴＳＣ
方式モード専用ボリューム、ＶＲ２はＰＡＬ方式モード
専用ボリューム、Ｃ１は遅延モノマルチ信号充放電用コ
ンデンサー、ＳＷ１はＮＴＳＣ方式モードオンスイッ
チ、ＳＷ２はＰＡＬ方式モードオンスイッチである。In FIG. 4, 101 is a head for recording / reproducing a video signal mounted on a cylinder motor, 102 is a reproducing head amplifier, 103 is a video signal demodulating section, 104 is a vertical synchronizing signal separating circuit section, 105 is a cylinder motor, 1
Reference numeral 06 is a microprocessor, 107 and 108 are processing units inside the microprocessor 106, 107 is a head switch signal generation processing unit, 108 is a delay mono-multi circuit unit, and 115 is RAM data of the microcomputer 106 even when the power is off. Is a backup battery circuit unit for S1, and S1a to S1h indicate signals,
1a is a reproducing head output signal, S1b is a reproducing head amplifier output signal, S1c is a reproducing video signal, S1d is a vertical synchronizing signal, S1e is a cylinder PFG signal, S1f is a head switch output gate signal, S1g is a delayed mono-multi signal,
S1h is a head switch signal, Vcc, VR1, C1,
VR2, SW1 and SW2 are delay mono-multi circuit units 108.
Vcc is the power supply and VR1 is the NTSC.
A system mode dedicated volume, VR2 is a PAL system dedicated mode volume, C1 is a delayed mono-multi signal charge / discharge capacitor, SW1 is an NTSC system mode on switch, and SW2 is a PAL system mode on switch.
【０００６】まず、図３のＶＨＳフォーマットの映像信
号フィールドトラック毎に記録される垂直同期信号の記
録範囲は規格化されており、ヘッドスイッチ信号スイッ
チングポイント調整時に使用する調整用再生テープは、
垂直同期信号の記録位置が前記規格より大幅に記録範囲
が狭い精度の高い標準テープである。First, the recording range of the vertical synchronizing signal recorded for each video signal field track of the VHS format of FIG. 3 is standardized, and the reproducing tape for adjustment used when adjusting the head switch signal switching point is
This is a high-precision standard tape in which the recording position of the vertical synchronizing signal is much narrower than the standard.
【０００７】次に図４及び図５を用いてヘッドスイッチ
信号スイッチングポイント調整処理について説明する。Next, the head switch signal switching point adjustment processing will be described with reference to FIGS. 4 and 5.
【０００８】ビデオテープレコーダの製造工程におい
て、前記調整用再生テープを再生させてヘッド１０１よ
り得られる再生ヘッド出力再生信号Ｓ１ａはヘッドアン
プ１０２へ入力され、再生ヘッドアンプ出力信号Ｓ１ｂ
として、映像信号復調部１０３へ入力され、再生映像信
号Ｓ１ｃを生成する。そして、再生映像信号Ｓ１ｃは垂
直同期信号分離回路部１０４へ入力され、垂直同期信号
Ｓ１ｄを生成する。一方、シリンダーモータ１０５の回
転により生成されるシリンダーＰＧ信号とシリンダーＦ
Ｇ信号を重畳させたシリンダーＰＦＧ信号Ｓ１ｅはマイ
クロコンピュータ１０６内部のヘッドスイッチ信号発生
処理部１０７へ入力され、シリンダーＰＦＧ信号Ｓ１ｅ
のＰＧ信号部の入力を基準に、ＰＧ信号部の次に到来す
るＦＧ信号１の立ち上がりエッジタイミングで遅延モノ
マルチ回路部１０８へ入力される遅延モノマルチ信号Ｓ
１ｇはＬｏｗ電位状態からの充電モードとなり、遅延モ
ノマルチ信号充放電用コンデンサーＣ１への充電が開始
される。そして、遅延モノマルチ信号Ｓ１ｇの電位が遅
延モノマルチ回路部１０８内部の基準電圧を越えた時
点、すなわちＦＧ信号１の立ち上がりエッジより遅延時
間Ｔｄを経過した時点においてヘッドスイッチ出力ゲー
ト信号Ｓ１ｆがヘッドスイッチ信号発生処理部１０７へ
出力されヘッドスイッチ信号Ｓ１ｈの立ち上がりエッジ
信号が作成される。次に、ＦＧ信号３の立ち上がりエッ
ジタイミングで遅延モノマルチ信号Ｓ１ｇはＨｉｇｈ電
位状態からの放電モードとなり、遅延モノマルチ信号充
放電用コンデンサーＣ１の電荷を放電させ、放電後も放
電モードを継続してＬｏｗ電位状態を保持する。そし
て、ＦＧ信号４の立ち上がりエッジタイミングで再度遅
延モノマルチ信号Ｓ１ｇは充電モードとなりＦＧ信号４
の立ち上がりエッジより遅延時間Ｔｄを経過した時点で
ヘッドスイッチ出力ゲート信号Ｓ１ｆが出力されヘッド
スイッチ信号Ｓ１ｈの立ち下がりエッジ信号が作成さ
れ、そして次のＦＧ信号１の立ち上がりエッジタイミン
グで再度遅延モノマルチ信号Ｓ１ｇは放電モードとな
り、以後シリンダーＰＦＧ信号Ｓ１ｅの入力に応じて遅
延モノマルチ信号Ｓ１ｇが生成されることでヘッドスイ
ッチ信号Ｓ１ｈが出力される。In the manufacturing process of the video tape recorder, the reproduction head output reproduction signal S1a obtained from the head 101 by reproducing the adjustment reproduction tape is input to the head amplifier 102 and reproduced head amplifier output signal S1b.
Is input to the video signal demodulation unit 103 to generate a reproduced video signal S1c. Then, the reproduced video signal S1c is input to the vertical synchronization signal separation circuit unit 104 to generate a vertical synchronization signal S1d. On the other hand, the cylinder PG signal and the cylinder F generated by the rotation of the cylinder motor 105
The cylinder PFG signal S1e on which the G signal is superimposed is input to the head switch signal generation processing unit 107 in the microcomputer 106, and the cylinder PFG signal S1e is input.
Based on the input of the PG signal section of the above, the delayed mono-multi signal S input to the delayed mono-multi circuit section 108 at the rising edge timing of the FG signal 1 coming next to the PG signal section.
1g enters the charging mode from the Low potential state, and the charging of the delayed mono-multi signal charging / discharging capacitor C1 is started. Then, when the potential of the delayed mono-multi signal S1g exceeds the reference voltage inside the delayed mono-multi circuit unit 108, that is, when the delay time Td elapses from the rising edge of the FG signal 1, the head switch output gate signal S1f changes to the head switch. The rising edge signal of the head switch signal S1h, which is output to the signal generation processing unit 107, is created. Next, at the rising edge timing of the FG signal 3, the delayed mono-multi signal S1g enters the discharge mode from the High potential state, discharges the charge of the delayed mono-multi signal charging / discharging capacitor C1, and continues the discharge mode even after the discharge. Hold the Low potential state. Then, the delayed mono-multi signal S1g becomes the charging mode again at the rising edge timing of the FG signal 4.
When the delay time Td elapses from the rising edge of, the head switch output gate signal S1f is output, the falling edge signal of the head switch signal S1h is created, and the delayed mono-multi signal again at the rising edge timing of the next FG signal 1. The S1g is in the discharge mode, and thereafter, the delayed mono-multi signal S1g is generated according to the input of the cylinder PFG signal S1e, so that the head switch signal S1h is output.
【０００９】次に、実際のヘッドスイッチ信号スイッチ
ングポイント調整処理において、ＮＴＳＣ方式モードの
調整を行う場合は、ＮＴＳＣモードの調整用テープを再
生させて垂直同期信号Ｓ１ｄとヘッドスイッチ信号Ｓ１
ｈの入力スイッチングポイント差時間の計測を行い、Ｎ
ＴＳＣモードオンスイッチＳＷ１を閉じＰＡＬモードス
イッチＳＷ２を開いて遅延量調整用ボリュームＶＲ１の
抵抗値の調整により遅延モノマルチ信号波形Ｓ１ｅの充
電波形を変化させて、前記入力位相差時間を目標値にな
るように前記遅延時間Ｔｄを人手または自動調整機械に
より調整し、またＰＡＬ方式モードの調整を行う場合
は、ＰＡＬモードの調整用テープを再生させて垂直同期
信号Ｓ１ｄとヘッドスイッチ信号Ｓ１ｈの入力位相差時
間の計測を行い、ＰＡＬモードオンスイッチＳＷ２を閉
じＮＴＳＣモードスイッチＳＷ１を開いて遅延量調整用
ボリュームＶＲ２の抵抗値の調整により遅延モノマルチ
信号波形Ｓ１ｅの充電波形を変化させて、前記入力位相
差時間を目標値になるように前記遅延時間Ｔｄを人手ま
たは自動調整機械により調整する。Next, in the actual head switch signal switching point adjustment processing, when the NTSC mode mode is adjusted, the NTSC mode adjustment tape is reproduced and the vertical synchronizing signal S1d and the head switch signal S1 are reproduced.
The input switching point difference time of h is measured, and N
The TSC mode on switch SW1 is closed and the PAL mode switch SW2 is opened to adjust the resistance value of the delay amount adjusting volume VR1 to change the charging waveform of the delayed mono-multi signal waveform S1e to set the input phase difference time to the target value. As described above, when the delay time Td is manually or automatically adjusted and the PAL mode mode is adjusted, the PAL mode adjustment tape is reproduced and the input phase difference between the vertical synchronization signal S1d and the head switch signal S1h is reproduced. The time is measured, the PAL mode ON switch SW2 is closed, the NTSC mode switch SW1 is opened, and the resistance waveform of the delay amount adjusting volume VR2 is adjusted to change the charging waveform of the delayed mono-multi signal waveform S1e. The delay time Td is manually or automatically adjusted so that the time reaches a target value. Ri to adjust.
【００１０】また、バックアップ電池回路部１１５は前
記ヘッドスイッチ信号スイッチングポイント調整とは関
係なく、電源オフ時にマイクロコンピュータ１０６内部
で使用している各種ＲＡＭデータを数年間は保持するこ
とを可能にするためのものである。Further, the backup battery circuit section 115 is capable of holding various RAM data used inside the microcomputer 106 for several years when the power is off, regardless of the head switch signal switching point adjustment. belongs to.
【００１１】[0011]
【発明が解決しようとする課題】しかしながら、従来の
構成では製造工程において必ずヘッドスイッチ信号スイ
ッチングポイント調整として調整用テープの再生を行
い、得られる垂直同期信号Ｓ１ｄとヘッドスイッチ信号
Ｓ１ｈとの入力位相差時間を目標値に設定するために、
遅延量調整用ボリュームＶＲ１またはＶＲ２の抵抗値可
変による人手または自動調整機械による前記遅延時間Ｔ
ｄの調整が必要であった。またＮＴＳＣモード及びＰＡ
Ｌモードの両方式を対応させるビデオテープレコーダに
おいては前記調整が各々独立に必要となり製造工程にお
ける工数の増加、及び前記遅延モノマルチ回路構成によ
る材料費のコストアップといった問題が発生する。However, in the conventional configuration, the adjustment tape is always reproduced as the head switch signal switching point adjustment in the manufacturing process, and the input phase difference between the vertical synchronizing signal S1d and the head switch signal S1h obtained. In order to set the time to the target value,
The delay time T is manually or automatically adjusted by changing the resistance value of the delay amount adjusting volume VR1 or VR2.
Adjustment of d was necessary. Also in NTSC mode and PA
In a video tape recorder that supports both L-mode types, the above adjustments are required independently, which causes problems such as an increase in man-hours in the manufacturing process and an increase in material cost due to the delay mono-multi circuit configuration.
【００１２】本発明は上記課題を解決するもので、ビデ
オテープレコーダーの製造工程におけるヘッドスイッチ
信号スイッチングポイント調整工程の削減及び調整回路
の削減によるコストダウンできる磁気記録再生装置を提
供することを目的とする。The present invention solves the above problems, and an object of the present invention is to provide a magnetic recording / reproducing apparatus capable of reducing the cost by reducing the head switch signal switching point adjusting step and the adjusting circuit in the manufacturing process of a video tape recorder. To do.
【００１３】[0013]
【課題を解決するための手段】本発明は、シリンダーモ
ータの回転により生成されるシリンダーＦＧ信号にシリ
ンダーＰＧ信号を重畳したシリンダーＰＦＧ信号を入力
してシリンダーＰＦＧ信号のＰＧタイミングを基準にヘ
ッドスイッチ信号を生成させるマイクロコンピュータを
有し、マイクロコンピュータ内部にヘッドスイッチ信号
の発生タイミングを遅延するヘッドスイッチ遅延カウン
ターと、マイクロコンピュータに入力される垂直同期信
号とヘッドスイッチ信号との入力位相差時間を計測する
位相検出比較処理部と、ヘッドスイッチ遅延カウンター
のカウントプリセットデータであるヘッドスイッチ遅延
データを発生させるヘッドスイッチ遅延データ発生処理
部とを付加させ、位相比較検出処理部で検出する入力位
相差時間とあらかじめ設定されている目標値とのずれ量
の算出を行い、ずれ量を補正するためのヘッドスイッチ
遅延データの設定を自動的に行うことでヘッドスイッチ
信号のスイッチングポイントを自動調整するものであ
る。According to the present invention, a head switch signal is input based on a PG timing of a cylinder PFG signal by inputting a cylinder PFG signal in which a cylinder PG signal is superimposed on a cylinder FG signal generated by rotation of a cylinder motor. And a head switch delay counter that delays the generation timing of the head switch signal inside the microcomputer, and measures the input phase difference time between the vertical synchronizing signal input to the microcomputer and the head switch signal. A phase detection comparison processing unit and a head switch delay data generation processing unit that generates head switch delay data that is count preset data of the head switch delay counter are added, and the input phase difference time detected by the phase comparison detection processing unit is summarized. Or Performs shift amount calculation of a target value that is because setting is for automatically adjusting the switching point of the head switching signal by automating the configuration of the head switch delay data for correcting the deviation amount.
【００１４】[0014]
【作用】この構成によって、垂直同期信号とヘッドスイ
ッチ信号の入力位相差時間を位相比較検出処理部で計測
し、得られた結果と入力位相差時間の目標値とのずれ量
を算出し、前記ずれ量を補正したヘッドスイッチ遅延デ
ータの設定を行うことでヘッドスイッチ信号のスイッチ
ングポイントの調整を自動的に行うことができる。With this configuration, the input phase difference time between the vertical synchronizing signal and the head switch signal is measured by the phase comparison detection processing unit, and the deviation amount between the obtained result and the target value of the input phase difference time is calculated. By setting the head switch delay data in which the deviation amount is corrected, the switching point of the head switch signal can be automatically adjusted.
【００１５】[0015]
（実施例１）以下本発明の磁気記録再生装置の一実施例
について、図面を参照しながら説明する。(Embodiment 1) An embodiment of the magnetic recording / reproducing apparatus of the present invention will be described below with reference to the drawings.
【００１６】図１は本発明の磁気記録再生装置の一実施
例におけるヘッドスイッチ信号スイッチングポイント自
動調整処理システムを示すブロック図、図２は本発明の
磁気記録再生装置の一実施例におけるヘッドスイッチ信
号スイッチングポイント自動調整タイミングチャートで
ある。図１において、１０１はシリンダーモータに搭載
された映像信号記録再生用のヘッド、１０２は再生ヘッ
ドアンプ、１０３は映像信号復調部、１０４は垂直同期
信号分離回路部、１０５はシリンダーモータ、１０６は
マイクロプロセッサ、１０７及び１０９から１１３はマ
イクロプロセッサ１０６内部の処理部で、１０７はヘッ
ドスイッチ信号発生処理部、１０９はヘッドスイッチ遅
延カウンター回路部、１１０は位相比較検出処理部、１
１１はヘッドスイッチ遅延データ発生処理部、１１２は
遅延データ演算処理部、１１３はヘッドスイッチ遅延デ
ータＲＡＭ部であり、１１４は表示管、１１５はバック
アップ電池回路部、またＳ１ａからＳ１ｎは信号または
マイクロプロセッサ１０６内部で扱うデータを示してお
り、Ｓ１ａは再生ヘッド出力信号、Ｓ１ｂは再生ヘッド
アンプ出力信号、Ｓ１ｃは再生映像信号、Ｓ１ｄは垂直
同期信号、Ｓ１ｅはシリンダーＰＦＧ信号、Ｓ１ｆはヘ
ッドスイッチ出力ゲート信号、Ｓ１ｈはヘッドスイッチ
信号、Ｓ１ｊは垂直同期信号Ｓ１ｄとヘッドスイッチ信
号Ｓ１ｈの入力位相差時間データ、Ｓ１ｋはヘッドスイ
ッチ遅延書き込みデータ、Ｓ１ｍは警告表示信号、Ｓ１
ｎはヘッドスイッチ遅延データ、Ｓ１ｐはヘッドスイッ
チ遅延読み込みデータである。FIG. 1 is a block diagram showing a head switch signal switching point automatic adjustment processing system in one embodiment of the magnetic recording / reproducing apparatus of the present invention, and FIG. 2 is a head switch signal in one embodiment of the magnetic recording / reproducing apparatus of the present invention. It is a switching point automatic adjustment timing chart. In FIG. 1, 101 is a head for recording / reproducing a video signal mounted on a cylinder motor, 102 is a reproducing head amplifier, 103 is a video signal demodulating section, 104 is a vertical synchronizing signal separating circuit section, 105 is a cylinder motor, and 106 is a micro. Processors, 107 and 109 to 113 are processing units inside the microprocessor 106, 107 is a head switch signal generation processing unit, 109 is a head switch delay counter circuit unit, 110 is a phase comparison detection processing unit, 1
Reference numeral 11 is a head switch delay data generation processing unit, 112 is a delay data calculation processing unit, 113 is a head switch delay data RAM unit, 114 is a display tube, 115 is a backup battery circuit unit, and S1a to S1n are signals or microprocessors. 106 shows data handled inside, S1a is a reproducing head output signal, S1b is a reproducing head amplifier output signal, S1c is a reproducing video signal, S1d is a vertical synchronizing signal, S1e is a cylinder PFG signal, and S1f is a head switch output gate signal. , S1h is the head switch signal, S1j is the input phase difference time data of the vertical synchronizing signal S1d and the head switch signal S1h, S1k is the head switch delay write data, S1m is a warning display signal, and S1.
n is head switch delay data, and S1p is head switch delay read data.
【００１７】以上のように構成された本実施例につい
て、以下その動作について説明する。ビデオテープレコ
ーダの製造工程において、調整用のＮＴＳＣ方式モード
またはＰＡＬ方式モードのいずれか一方の再生テープの
みを再生させ、ヘッド１０１より得られる再生ヘッド出
力再生信号Ｓ１ａはヘッドアンプ１０２へ入力され、次
に再生ヘッドアンプ出力信号Ｓ１ｂとして、映像信号復
調部１０３へ入力され、再生映像信号Ｓ１ｃを生成す
る。そして、再生映像信号Ｓ１ｃは垂直同期信号分離回
路部１０４へ入力され、垂直同期信号Ｓ１ｄを生成す
る。一方、シリンダーモータ１０５の回転により生成さ
れるシリンダーＰＧ信号とシリンダーＦＧ信号を重畳さ
せたシリンダーＰＦＧ信号Ｓ１ｅはマイクロコンピュー
タ１０６の内部のヘッドスイッチ信号発生処理部１０７
へ入力される。また、ヘッドスイッチ遅延データ発生処
理部１１１において、あらかじめヘッドスイッチ遅延読
み込みデータＳ１ｐの初期値をＮＴＳＣモード及びＰＡ
Ｌモードの方式に応じてヘッドスイッチ遅延カウンター
回路部１０９へ出力し、更にヘッドスイッチ遅延カウン
ター回路部１０９において、入力されるヘッドスイッチ
遅延読み込みデータＳ１ｐによって出力タイミングが決
定されるヘッドスイッチ出力ゲート信号Ｓ１ｆをヘッド
スイッチ信号発生処理部１０７へ出力する。ヘッドスイ
ッチ遅延カウンター回路部１０９における動作は、まず
シリンダーＰＦＧ信号Ｓ１ｅのＰＧ信号部の入力タイミ
ングを基準に、前記ＰＧ信号部の次に到来するＦＧ信号
１の立ち上がりエッジの入力タイミングで内部のヘッド
スイッチ遅延カウンターのプリセットデータとしてヘッ
ドスイッチ遅延読み込みデータＳ１ｐを設定して遅延カ
ウンターを起動させる。そして、前記ヘッドスイッチ遅
延読み込みデータＳ１ｐ分のカウントを完了した時点で
ヘッドスイッチ出力ゲート信号Ｓ１ｆが出力され、ヘッ
ドスイッチ信号発生処理部１０７においてヘッドスイッ
チ出力ゲート信号Ｓ１ｆの立ち上がりエッジ信号の入力
タイミングでヘッドスイッチ信号Ｓ１ｈの立ち上がりエ
ッジ信号が作成される。すなわち、ＦＧ信号１の立ち上
がりエッジの入力を基準にヘッドスイッチ遅延データＳ
１ｐのカウント分に相当する遅延時間Ｔｄが経過した時
点でヘッドスイッチ信号Ｓ１ｈの立ち上がりエッジ信号
が出力される。また、ＦＧ信号４の立ち上がりエッジの
入力タイミングで前記ヘッドスイッチ信号Ｓ１ｈの立ち
上がりエッジ信号発生動作と同様にヘッドスイッチ遅延
読み込みデータＳ１ｐの設定及び遅延カウンターの起動
を行い、ＦＧ信号４の立ち上がりエッジの入力を基準に
ヘッドスイッチ遅延データＳ１ｐのカウント分に相当す
る遅延時間Ｔｄが経過した時点でヘッドスイッチ信号Ｓ
１ｈの立ち下がりエッジ信号が出力される。The operation of the present embodiment configured as described above will be described below. In the manufacturing process of the video tape recorder, only the reproduction tape in either the NTSC system mode or the PAL system mode for adjustment is reproduced, and the reproduction head output reproduction signal S1a obtained from the head 101 is input to the head amplifier 102. The reproduction head amplifier output signal S1b is input to the video signal demodulation unit 103 to generate a reproduction video signal S1c. Then, the reproduced video signal S1c is input to the vertical synchronization signal separation circuit unit 104 to generate a vertical synchronization signal S1d. On the other hand, the cylinder PFG signal S1e obtained by superimposing the cylinder PG signal and the cylinder FG signal generated by the rotation of the cylinder motor 105 is a head switch signal generation processing unit 107 inside the microcomputer 106.
Is input to. In the head switch delay data generation processing unit 111, the initial value of the head switch delay read data S1p is set in advance in the NTSC mode and PA.
A head switch output gate signal S1f is output to the head switch delay counter circuit unit 109 in accordance with the L mode method, and the output timing is determined by the head switch delay read data S1p input in the head switch delay counter circuit unit 109. Is output to the head switch signal generation processing unit 107. The operation of the head switch delay counter circuit section 109 is based on the input timing of the PG signal section of the cylinder PFG signal S1e, and the internal head switch is operated at the input timing of the rising edge of the FG signal 1 coming next to the PG signal section. The head switch delay read data S1p is set as the preset data of the delay counter and the delay counter is activated. Then, the head switch output gate signal S1f is output at the time when the count for the head switch delay read data S1p is completed, and the head switch signal generation processing unit 107 outputs the head at the input timing of the rising edge signal of the head switch output gate signal S1f. A rising edge signal of the switch signal S1h is created. That is, the head switch delay data S based on the input of the rising edge of the FG signal 1
When the delay time Td corresponding to the count of 1p has elapsed, the rising edge signal of the head switch signal S1h is output. At the input timing of the rising edge of the FG signal 4, the head switch delay read data S1p is set and the delay counter is activated in the same manner as the rising edge signal generating operation of the head switch signal S1h, and the rising edge of the FG signal 4 is input. When the delay time Td corresponding to the count of the head switch delay data S1p has elapsed with reference to
A falling edge signal of 1h is output.
【００１８】次に、位相比較検出処理部１１０におい
て、垂直同期信号Ｓ１ｄの入力時間とヘッドスイッチ信
号Ｓ１ｈの立ち上がりエッジ入力時間より両信号の入力
位相差時間の計測をヘッドスイッチ信号Ｓ１ｈの立ち上
がりエッジ入力毎に連続８回行い、前記８回分の入力位
相差時間の平均値を算出して得られた結果が入力位相差
時間データＳ１ｊとしてヘッドスイッチ遅延データ発生
処理部１１１へ入力される。Next, in the phase comparison / detection processing unit 110, the input phase difference time of both signals is measured from the input time of the vertical synchronizing signal S1d and the rising edge input time of the head switch signal S1h, and the rising edge input of the head switch signal S1h is measured. The result obtained by calculating the average value of the input phase difference times for the eight times is input to the head switch delay data generation processing unit 111 as the input phase difference time data S1j.
【００１９】そして、ヘッドスイッチ遅延データ発生処
理部１１１において、入力位相差時間データＳ１ｊとあ
らかじめ内部で設定されている入力位相差時間データの
目標値とのずれ量の算出を行い、前記ずれ量を補正する
ためのヘッドスイッチ遅延データＳ１ｎの算出を行い、
遅延データ演算処理部１１２を経由してヘッドスイッチ
遅延書き込みデータＳ１ｋとしてヘッドスイッチ遅延デ
ータＲＡＭ部１１３へのデータ書き込みを行うととも
に、前記ヘッドスイッチ遅延データＲＡＭ部１１３より
前記書き込みデータをヘッドスイッチ遅延読み込みデー
タＳ１ｐとしてヘッドスイッチ遅延カウンター回路部１
０９に設定することで、結果としてヘッドスイッチ信号
の遅延時間Ｔｄが調整される。Then, in the head switch delay data generation processing unit 111, the deviation amount between the input phase difference time data S1j and the target value of the input phase difference time data set in advance is calculated, and the deviation amount is calculated. The head switch delay data S1n for correction is calculated,
Data is written to the head switch delay data RAM section 113 as head switch delay write data S1k via the delay data calculation processing section 112, and the write data is read from the head switch delay data RAM section 113 as head switch delay read data. Head switch delay counter circuit unit 1 as S1p
By setting it to 09, as a result, the delay time Td of the head switch signal is adjusted.
【００２０】また、遅延データ演算処理部１１２におい
ては、現在の自動調整モードがＮＴＳＣモードの場合に
は、入力されるヘッドスイッチ遅延データＳ１ｎをＮＴ
ＳＣモード遅延データと判断して、前記ＮＴＳＣモード
遅延データに補正係数（ＮＴＳＣモードの映像フィール
ド周波数／ＰＡＬモードの映像フィールド周波数）を乗
算することで得られる結果をＰＡＬモード遅延データと
して算出し、また一方、現在の自動調整モードがＰＡＬ
モードの場合には、入力されるヘッドスイッチ遅延デー
タＳ１ｎをＰＡＬモード遅延データと判断して、前記Ｐ
ＡＬモード遅延データに補正係数（ＰＡＬモードの映像
フィールド周波数／ＮＴＳＣモードの映像フィールド周
波数）を乗算することで得られる結果をＮＴＳＣモード
遅延データとして算出し、前記ＮＴＳＣモード遅延デー
タ及び前記ＰＡＬモード遅延データの両方のデータをヘ
ッドスイッチ遅延書き込みデータＳ１ｋとしてヘッドス
イッチ遅延データＲＡＭ部１１３へ出力して各々独立の
ＲＡＭにメモリーすることでヘッドスイッチ信号スイッ
チングポイントの自動調整を終了する。そして、以後ヘ
ッドスイッチ信号Ｓ１ｈの生成を行う場合の遅延時間Ｔ
ｄの発生は、ＮＴＳＣモード及びＰＡＬモードのモード
に応じてヘッドスイッチ遅延データＲＡＭ部１１３の前
記ＲＡＭのデータをヘッドスイッチ遅延読み込みデータ
Ｓ１ｐとしてヘッドスイッチ遅延カウンター回路部１０
９に設定することで行う。Further, in the delay data calculation processing unit 112, when the current automatic adjustment mode is the NTSC mode, the input head switch delay data S1n is set to NT.
It is determined as SC mode delay data, and a result obtained by multiplying the NTSC mode delay data by a correction coefficient (NTSC mode video field frequency / PAL mode video field frequency) is calculated as PAL mode delay data. On the other hand, the current automatic adjustment mode is PAL
In the mode, the input head switch delay data S1n is determined as PAL mode delay data, and the P
A result obtained by multiplying the AL mode delay data by a correction coefficient (PAL mode video field frequency / NTSC mode video field frequency) is calculated as NTSC mode delay data, and the NTSC mode delay data and the PAL mode delay data are calculated. Both data are output to the head switch delay data RAM section 113 as the head switch delay write data S1k and stored in the independent RAMs to complete the automatic adjustment of the head switch signal switching points. Then, the delay time T when the head switch signal S1h is generated thereafter
The occurrence of d is caused by the head switch delay counter circuit unit 10 using the RAM data of the head switch delay data RAM unit 113 as the head switch delay read data S1p according to the NTSC mode and the PAL mode.
This is done by setting it to 9.
【００２１】また、マイクロコンピュータ１０６にバッ
クアップ電池回路部１１５を従来と同じ構成で接続する
ことで、ビデオテープレコーダの電源がオフ状態になっ
た場合でも、ヘッドスイッチ遅延データＲＡＭ部１１３
でメモリーされている前記ＲＡＭデータを数年間はメモ
リーすることが可能となり、次にビデオテープレコーダ
の電源がオンになった場合、ヘッドスイッチ信号スイッ
チングポイントの自動調整を再度行うことは不要にな
る。Further, by connecting the backup battery circuit unit 115 to the microcomputer 106 in the same configuration as the conventional one, the head switch delay data RAM unit 113 even when the power of the video tape recorder is turned off.
The RAM data stored in the memory can be stored for several years, and when the power of the video tape recorder is turned on next time, it is not necessary to perform the automatic adjustment of the head switch signal switching point again.
【００２２】また、前記ヘッドスイッチ信号スイッチン
グポイントの自動調整処理の位相比較検出処理部１１０
における垂直同期信号Ｓ１ｄとヘッドスイッチ信号Ｓ１
ｈの入力位相差時間データの算出処理過程において、垂
直同期信号Ｓ１ｄが入力されない、あるいは得られた入
力位相差時間データが異常データであるといったエラー
が発生した場合には、強制的に処理を中断させてテープ
の取り出し実行といった正常時に行う処理動作とは異な
る動作を実行させることで、次工程への移行を禁止する
とともに、エラー要因コードを警告表示信号Ｓ１ｍとし
て表示管１１４に転送し、警告表示を行うことで、エラ
ー発生後の対策処理を短時間で行うことを可能にする。Further, the phase comparison detection processing unit 110 of the automatic adjustment processing of the head switch signal switching point.
Vertical sync signal S1d and head switch signal S1
In the process of calculating the input phase difference time data of h, if an error occurs such that the vertical synchronization signal S1d is not input or the obtained input phase difference time data is abnormal data, the process is forcibly interrupted. By performing an operation different from the normal processing operation such as tape ejection execution, the transition to the next process is prohibited, and the error factor code is transferred to the display tube 114 as a warning display signal S1m to display a warning display. By performing the above, it is possible to perform countermeasure processing after an error occurs in a short time.
【００２３】[0023]
【発明の効果】以上のように本発明は、第一にテープ再
生時に検出される垂直同期信号とヘッドスイッチ信号の
入力位相差時間を計測し、得られた結果とあらかじめ設
定されている入力位相差時間の目標値とのずれ量を算出
し、ヘッドスイッチ遅延データを補正することで、ビデ
オテープレコーダの製造工程におけるヘッドスイッチ信
号スイッチングポイントの自動調整を行うことができ、
第二にビデオテープレコーダの電源オフ時においてもマ
イクロコンピュータに従来と同じ構成のバックアップ用
電池回路を接続することで、数年間は前記ヘッドスイッ
チ遅延データをメモリーすることが可能となり、第三に
ＮＴＳＣモード及びＰＡＬモードの両方式に対応したビ
デオテープレコーダの場合には、製造工程でのヘッドス
イッチ信号スイッチングポイントの自動調整時にＮＴＳ
Ｃモードまたは、ＰＡＬモードのいずれか一方の自動調
整を実行させるだけで他方のモードのヘッドスイッチ遅
延データを算出することができ、第四にヘッドスイッチ
信号スイッチングポイントの自動調整実行中に異常が発
生し自動調整が不可能になった場合においてのエラー処
理及びエラー要因表示を行うことができ、以上四つの手
段によりビデオテープレコーダの製造工程におけるヘッ
ドスイッチ信号スイッチングポイント調整工程の削減及
び調整回路の削減による材料費のコストダウンを図るこ
とが可能である。As described above, according to the present invention, first, the input phase difference time between the vertical sync signal and the head switch signal detected during tape reproduction is measured, and the obtained result and the preset input position are measured. By calculating the amount of deviation from the target value of the phase difference time and correcting the head switch delay data, it is possible to automatically adjust the head switch signal switching point in the manufacturing process of the video tape recorder.
Secondly, even when the power of the video tape recorder is turned off, the head switch delay data can be stored for several years by connecting the backup battery circuit of the same configuration to the microcomputer to the microcomputer. Thirdly, NTSC In the case of a video tape recorder compatible with both the mode and the PAL mode, NTS can be automatically adjusted at the head switch signal switching point in the manufacturing process.
The head switch delay data of the other mode can be calculated only by executing the automatic adjustment of either the C mode or the PAL mode. Fourth, an abnormality occurs during the automatic adjustment of the head switch signal switching point. However, it is possible to perform error processing and error factor display when automatic adjustment becomes impossible. By the above four means, the head switch signal switching point adjustment step and the adjustment circuit reduction in the video tape recorder manufacturing process can be reduced. It is possible to reduce the material cost due to.
【図１】本発明の磁気記録再生装置の一実施例における
ヘッドスイッチ信号スイッチングポイント自動調整処理
システムを示すブロック図FIG. 1 is a block diagram showing a head switch signal switching point automatic adjustment processing system in an embodiment of a magnetic recording / reproducing apparatus of the present invention.
【図２】同一実施例におけるヘッドスイッチ信号スイッ
チングポイント自動調整タイミングチャートFIG. 2 is a timing chart of automatic adjustment of head switch signal switching points in the same embodiment.
【図３】ＶＨＳフォーマットの映像信号フィールドトラ
ックを示す模式図FIG. 3 is a schematic diagram showing a VHS format video signal field track.
【図４】従来の磁気記録再生装置のヘッドスイッチ信号
スイッチングポイント調整処理システムを示すブロック
図FIG. 4 is a block diagram showing a head switch signal switching point adjustment processing system of a conventional magnetic recording / reproducing apparatus.
【図５】従来の磁気記録再生装置のヘッドスイッチ信号
スイッチングポイント調整タイミングチャートFIG. 5 is a timing chart of a head switch signal switching point adjustment timing of a conventional magnetic recording / reproducing apparatus.
１０１ ヘッド １０２ 再生ヘッドアンプ １０３ 映像信号復調部 １０５ シリンダーモータ １０６ マイクロプロセッサ １０７ ヘッドスイッチ信号発生処理部 １０８ 遅延モノマルチ回路部 １０９ ヘッドスイッチ遅延カウンター回路部 １１０ 位相比較検出処理部 １１１ 遅延カウントプリセットデータ発生処理部 １１２ ＮＴＳＣ／ＰＡＬ遅延データ演算処理部 １１３ ヘッドスイッチ遅延データＲＡＭ部 １１４ 表示管 １１５ バックアップ電池回路部 101 Head 102 Playback Head Amplifier 103 Video Signal Demodulation Unit 105 Cylinder Motor 106 Microprocessor 107 Head Switch Signal Generation Processing Unit 108 Delay Mono-Multi Circuit Unit 109 Head Switch Delay Counter Circuit Unit 110 Phase Comparison Detection Processing Unit 111 Delay Count Preset Data Generation Process Part 112 NTSC / PAL delay data calculation processing part 113 Head switch delay data RAM part 114 Display tube 115 Backup battery circuit part
Claims (4)
るシリンダーＦＧ信号にシリンダーＰＧ信号を重畳した
シリンダーＰＦＧ信号を入力して前記シリンダーＰＦＧ
信号のＰＧタイミングを基準にヘッドスイッチ信号を生
成させるマイクロコンピュータを有し、前記マイクロコ
ンピュータ内部に前記ヘッドスイッチ信号の発生タイミ
ングを遅延するヘッドスイッチ遅延カウンターと、前記
マイクロコンピュータに入力される垂直同期信号と前記
ヘッドスイッチ信号との入力位相差時間を計測する位相
検出比較処理部と、前記ヘッドスイッチ遅延カウンター
のカウントプリセットデータであるヘッドスイッチ遅延
データを発生させるヘッドスイッチ遅延データ発生処理
部とを付加させ、前記位相比較検出処理部で検出する前
記入力位相差時間とあらかじめ設定されている目標値と
のずれ量の算出を行い、前記ずれ量を補正するための前
記ヘッドスイッチ遅延データの設定を自動的に行うこと
でヘッドスイッチ信号のスイッチングポイントを自動調
整することを特徴とする磁気記録再生装置。1. A cylinder PFG signal obtained by superimposing a cylinder PG signal on a cylinder FG signal generated by the rotation of a cylinder motor is input.
A microcomputer for generating a head switch signal based on the PG timing of the signal, a head switch delay counter for delaying the generation timing of the head switch signal inside the microcomputer, and a vertical synchronizing signal input to the microcomputer. And a head switch delay data generation processing unit that generates head switch delay data that is count preset data of the head switch delay counter. , Calculates the amount of deviation between the input phase difference time detected by the phase comparison and detection processing section and a preset target value, and automatically sets the head switch delay data for correcting the amount of deviation. By doing the head switch Magnetic recording and reproducing apparatus characterized by automatically adjusting the switching point of No..
トの自動調整で、ＮＴＳＣモードの場合は調整時に得ら
れたＮＴＳＣモードのヘッドスイッチ遅延データを用い
てＰＡＬモード遅延データを計算による算出を行い、Ｐ
ＡＬモードの場合は調整時に得られたＰＡＬモードの前
記ヘッドスイッチ遅延データを用いてＮＴＳＣモード遅
延データの計算による算出を行う遅延データ演算処理部
を有することを特徴とする請求項１記載の磁気記録再生
装置。2. In the automatic adjustment of the head switch signal switching point, in the case of the NTSC mode, the PAL mode delay data is calculated by using the NTSC mode head switch delay data obtained at the time of adjustment, and P
2. The magnetic recording according to claim 1, further comprising a delay data operation processing unit for performing calculation by calculating NTSC mode delay data using the PAL mode head switch delay data obtained at the time of adjustment in the AL mode. Playback device.
トの自動調整で、垂直同期信号とヘッドスイッチ信号の
入力位相差時間の計測結果が異常である場合は、正常時
とは異なる動作をさせるとともに、前記マイクロコンピ
ュータとデータ通信が可能な表示管に前記計測結果の異
常要因を表す警告データを表示することを特徴とする請
求項１記載の磁気記録再生装置。3. When the head switch signal switching point is automatically adjusted and the measurement result of the input phase difference time between the vertical synchronization signal and the head switch signal is abnormal, the microcomputer performs the operation different from the normal operation and the microcomputer. 2. The magnetic recording / reproducing apparatus according to claim 1, wherein warning data representing an abnormal factor of the measurement result is displayed on a display tube capable of data communication with the magnetic recording / reproducing apparatus.
ックアップ電池の接続を行い前記マイクロコンピュータ
のＲＡＭデータを保持する保持手段を有し、電源オフ中
にヘッドスイッチ信号スイッチングポイントの自動調整
で確定したヘッドスイッチ遅延データを前記マイクロコ
ンピュータのＲＡＭ領域に格納することで、電源オン／
オフ後でも前記ヘッドスイッチ遅延データと同じデータ
を使用することを特徴とする請求項１記載の磁気記録再
生装置。4. A head switch which has a holding means for connecting a backup battery to the microcomputer when the power is turned off and which holds the RAM data of the microcomputer, and which is determined by automatic adjustment of the head switch signal switching point during the power off. By storing the delay data in the RAM area of the microcomputer, the power is turned on / on.
2. The magnetic recording / reproducing apparatus according to claim 1, wherein the same data as the head switch delay data is used even after being turned off.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6277581A JPH08138283A (en) | 1994-11-11 | 1994-11-11 | Magnetic recording and reproducing device |
| CN95118788A CN1086829C (en) | 1994-11-11 | 1995-11-10 | Magnetic recording reproducing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6277581A JPH08138283A (en) | 1994-11-11 | 1994-11-11 | Magnetic recording and reproducing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08138283A true JPH08138283A (en) | 1996-05-31 |
Family
ID=17585468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6277581A Pending JPH08138283A (en) | 1994-11-11 | 1994-11-11 | Magnetic recording and reproducing device |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH08138283A (en) |
| CN (1) | CN1086829C (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2348045A (en) * | 1999-03-17 | 2000-09-20 | Mitsubishi Electric Corp | Adjusting head switching point of a rotary head |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3944475B2 (en) * | 2003-09-22 | 2007-07-11 | 松下電器産業株式会社 | Phase adjustment circuit and demodulation circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940010038A (en) * | 1992-10-28 | 1994-05-24 | 사또오 후미오 | Magnetic recording and playback device |
-
1994
- 1994-11-11 JP JP6277581A patent/JPH08138283A/en active Pending
-
1995
- 1995-11-10 CN CN95118788A patent/CN1086829C/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2348045A (en) * | 1999-03-17 | 2000-09-20 | Mitsubishi Electric Corp | Adjusting head switching point of a rotary head |
| GB2348045B (en) * | 1999-03-17 | 2001-03-21 | Mitsubishi Electric Corp | Magnetic recording and reproducing apparatus and method of adjusting the head-switching point therein |
| US6650825B1 (en) | 1999-03-17 | 2003-11-18 | Mitsubishi Denki Kabushiki Kaisha | Magnetic recording and reproducing apparatus and method of adjusting the head-switching point therein |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1086829C (en) | 2002-06-26 |
| CN1156305A (en) | 1997-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5179451A (en) | Method and device for signal reproduction used in a digital signal reproduction apparatus | |
| US5012358A (en) | Tracking control apparatus for use with magnetic tape having video track and control track | |
| JPH08138283A (en) | Magnetic recording and reproducing device | |
| JP3108570B2 (en) | Head switching phase adjustment device | |
| EP0499548B1 (en) | Magnetic disk recorder | |
| JP3017090B2 (en) | Method and apparatus for generating head switching signal for VCR | |
| EP0357352B1 (en) | Video signal recording/reproducing apparatus | |
| KR100194017B1 (en) | Automatic Head Switching Servo Circuit and Method | |
| JPH02118945A (en) | Magnetic reproducing device | |
| JPH08251530A (en) | Servo-controller of video cassette recorder | |
| JP3419171B2 (en) | Magnetic recording / reproducing device | |
| KR0155707B1 (en) | Method and apparatus for fine recording control | |
| JP3177418B2 (en) | Video tape recorder | |
| JPS63251987A (en) | Transmission system inspecting system | |
| JPH02123548A (en) | Tracking method for magnetic reproducing device | |
| JPS6367795B2 (en) | ||
| JPH04222901A (en) | Magnetic recording and reproducing device | |
| JPS5831665B2 (en) | Magnetic tape travel control device | |
| JPH05298786A (en) | Magnetic record reproduction device | |
| JPS61269577A (en) | Capstan control circuit for magnetic recording and reproducing device | |
| JPH0540989A (en) | Speed controller for tape recorder driving motor | |
| JPS63251988A (en) | Transmission system inspecting system | |
| JPH07296453A (en) | Adjusting method for switching point of head | |
| JPH11136640A (en) | Signal reproducing device and its method | |
| JPH02134757A (en) | Magnetic recording and reproducing device |