JPH08129807A - Timing control device - Google Patents
Timing control deviceInfo
- Publication number
- JPH08129807A JPH08129807A JP6265947A JP26594794A JPH08129807A JP H08129807 A JPH08129807 A JP H08129807A JP 6265947 A JP6265947 A JP 6265947A JP 26594794 A JP26594794 A JP 26594794A JP H08129807 A JPH08129807 A JP H08129807A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- signal
- output
- timing control
- rotation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、回転体の回転に応じた
動作を行うためのタイミング制御装置に関するものであ
り、例えば、回転ヘッド型のデジタルオーディオテープ
レコーダやノントラッキング方式の回転ヘッド型電子機
器に用いて好適なタイミング制御装置に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a timing control device for performing an operation according to the rotation of a rotating body, such as a rotary head type digital audio tape recorder or a non-tracking type rotary head type electronic device. The present invention relates to a timing control device suitable for use in equipment.
【0002】[0002]
【従来の技術】一般に、回転ヘッド型のデジタルオーデ
ィオテープレコーダ(以下、DAT:Digital
Audio Taperecorderと言う。)やノ
ントラッキング方式の回転ヘッド型電子機器(以下、N
Tと言う。)等の回転ヘッドを備える電子機器では、回
転体である回転ヘッドに応じた動作を行うために、回転
ヘッドに同期したタイミング制御信号を生成することに
より、その動作タイミングを決定している。2. Description of the Related Art Generally, a rotary head type digital audio tape recorder (hereinafter, referred to as DAT: Digital).
It is called Audio Tapereorder. ) Or a non-tracking rotary head type electronic device (hereinafter referred to as N
Say T. In an electronic device having a rotary head such as), an operation timing is determined by generating a timing control signal synchronized with the rotary head in order to perform an operation according to the rotary head which is a rotating body.
【0003】例えば、上記DATとは、回転ドラムに1
80°の角度間隔を持って一対の磁気ヘッドが取り付け
られた回転ヘッドを1秒間当り50回転(=50Hz)
で回転駆動させることにより、磁気テープの走行方向に
対してデジタルオーディオデータを傾斜記録/再生する
ものである。一般に、上記DATでは、ドラム回転数を
100/3Hz、即ち、2000rpmとしている。For example, the above-mentioned DAT is one for a rotary drum.
A rotating head with a pair of magnetic heads attached at an angular interval of 80 ° rotates 50 times per second (= 50 Hz).
The digital audio data is recorded / reproduced at an inclination with respect to the running direction of the magnetic tape by rotating the magnetic tape. Generally, in the DAT, the drum rotation speed is 100/3 Hz, that is, 2000 rpm.
【0004】また、上記DATの主な特徴として、上記
DATでは、2時間連続記録を行うことができる縦横7
3×54mm厚さ10.5mmの大きさの小型カセット
を用るため小型軽量化を図ることができる。さらに、回
転ヘッドにより傾斜記録を行うため、磁気テープへの記
録時間の長時間化、小型化、低価格化を図ることができ
る。The main characteristic of the DAT is that it can record continuously for 2 hours in the vertical and horizontal directions.
Since a small cassette having a size of 3 × 54 mm and a thickness of 10.5 mm is used, the size and weight can be reduced. Furthermore, since the tilt recording is performed by the rotary head, it is possible to extend the recording time on the magnetic tape, reduce the size, and reduce the cost.
【0005】このようなDATでは、一定のタイミング
で記録/再生を行うために、回転ヘッドの回転位相に対
して位相サーボがかけられている。即ち、上記DATで
は、タイミング発生器等により、回転ヘッドの回転位相
から回転ヘッドの位相エラー信号に対応したタイミング
信号を生成し、このタイミング信号で記録再生系の動作
切換えを行っている。In such a DAT, phase servo is applied to the rotational phase of the rotary head in order to record / reproduce at a fixed timing. That is, in the DAT, a timing generator or the like generates a timing signal corresponding to the phase error signal of the rotary head from the rotary phase of the rotary head, and the operation of the recording / reproducing system is switched by this timing signal.
【0006】これにより、例えば、上記DATを小型携
帯用テープレコーダに適用した場合、持ち運びによる振
動等の外乱が与えられた場合を考慮すると、外乱により
回転ヘッドの回転位相がずれたときでもタイミング発生
器からのタイミング信号は上記位相エラー信号に対応し
たものとなるため、回転ヘッドの回転位相とタイミング
信号とは常に同期関係を保つこととなる。従って、回転
ヘッドの回転に同期して、一定のタイミングで記録/再
生を行うことができる。Thus, for example, when the DAT is applied to a small portable tape recorder, in consideration of the case where a disturbance such as vibration caused by carrying is taken into consideration, timing is generated even when the rotational phase of the rotary head is deviated by the disturbance. Since the timing signal from the device corresponds to the phase error signal, the rotational phase of the rotary head and the timing signal always maintain a synchronous relationship. Therefore, recording / reproducing can be performed at a constant timing in synchronization with the rotation of the rotary head.
【0007】しかしながら、回転ヘッドは常に一定の回
転数で回転しているわけではなく、ローリング等の負荷
変動により位相のみならず速度も変動する。特に、テー
プレコーダのさらなる小型軽量化、消費電力化、或は、
低価格化を図るために、回転駆動源となる回転ヘッドの
モータを1個のみ用いる1モータ制御を行う場合には、
テープ走行駆動用のキャプスタンも同じモータで回転駆
動されることとなる。このため、キャプスタンサーボの
速度制御に伴って、回転ヘッドの回転速度も変動し、回
転位相がロックしたときに誤差が生じる場合がある。However, the rotary head does not always rotate at a constant rotational speed, and not only the phase but also the speed fluctuates due to load fluctuations such as rolling. In particular, tape recorders can be made smaller and lighter, consume less power, or
In order to reduce the price, when performing one-motor control using only one motor of the rotary head that serves as the rotary drive source,
The capstan for driving the tape running is also driven to rotate by the same motor. Therefore, the rotation speed of the rotary head also fluctuates with the speed control of the capstan servo, and an error may occur when the rotation phase is locked.
【0008】そこで、本件出願人は、特開昭63−37
808号公報において、回転ヘッドの位相変動のみなら
ず、速度変動に対してもタイミング制御の精度を確保す
ることができるような回転ヘッド型電子機器を提案して
いる。Therefore, the applicant of the present application filed Japanese Patent Laid-Open No. 63-37.
In Japanese Patent No. 808, there is proposed a rotary head type electronic device capable of ensuring the accuracy of timing control not only for phase fluctuations of the rotary head but also for speed fluctuations.
【0009】即ち、上記回転ヘッド型電子機器の特徴
は、回転ヘッドの回転を検出する回転検出手段と、上記
回転検出手段からの検出出力により位相及び速度制御さ
れるタイミング発生手段を有し、上記回転検出手段から
の位相情報及び速度情報に応じて、上記タイミング発生
手段の位相及び速度を制御することにより、回転ヘッド
の回転が変動したときにもタイミング制御の精度を確保
することとなる。That is, the rotary head type electronic device is characterized in that it has a rotation detecting means for detecting the rotation of the rotary head and a timing generating means for controlling the phase and speed by the detection output from the rotation detecting means. By controlling the phase and speed of the timing generating means in accordance with the phase information and speed information from the rotation detecting means, it is possible to ensure the accuracy of timing control even when the rotation of the rotary head changes.
【0010】また、上記回転検出手段からの位相情報に
対するタイミング発生基準位相の位相差の目標値を、上
記回転検出手段からの速度情報に応じて補正することに
より、回転ヘッドの速度変動に対してもタイミング制御
の精度を確保することとなる。Further, by correcting the target value of the phase difference of the timing generation reference phase with respect to the phase information from the rotation detecting means in accordance with the speed information from the rotation detecting means, the speed fluctuation of the rotary head can be prevented. Also ensures the accuracy of timing control.
【0011】例えば、上記回転ヘッド型電子機器は、種
々のタイミング信号を発生するタイミング発生器を備え
ており、上記タイミング発生器は、回転ヘッドの回転に
関する位相情報と速度情報に基いて位相ロック及び速度
追従サーボが施される。また、上記回転ヘッド型電子で
は、回転ヘッド1回転に対するタイミング発生の起点を
示す信号の目標位相を補正すると共に、上記タイミング
発生器におけるタイミング信号の発生の周期を可変(以
下、プログラマブルと言う。)として速度情報に応じて
タイミング制御を行っている。For example, the rotary head type electronic device is provided with a timing generator for generating various timing signals, and the timing generator performs phase lock and phase lock based on phase information and speed information regarding the rotation of the rotary head. A velocity following servo is applied. In the rotary head type electronic, the target phase of the signal indicating the starting point of timing generation for one rotation of the rotary head is corrected, and the generation cycle of the timing signal in the timing generator is variable (hereinafter referred to as programmable). The timing control is performed according to the speed information.
【0012】例えば、上記タイミング発生器は、図5に
示すように、回転ヘッドの1周期分をフルビットとする
時間軸カウンタ31と、種々のタイミングパターンを発
生するためのデータが格納されたタイミングパターンメ
モリ32と、上記時間軸カウンタ31のクロックを速度
情報に応じて制御するプログラマブル分周器40を備え
ている。For example, as shown in FIG. 5, the timing generator stores a time axis counter 31 for making one cycle of the rotary head a full bit, and a timing for storing data for generating various timing patterns. A pattern memory 32 and a programmable frequency divider 40 for controlling the clock of the time-axis counter 31 according to speed information are provided.
【0013】また、上記タイミング発生器は、例えば、
1チップのマイクロコンピュータ(以下、マイコンと言
う。)の内部に組み込まれており、予め、マイコンによ
りDATの状態、例えば、記録、再生、停止等に応じ
て、データバス46、データバッファ47を介して、ま
た、アドレスバス48、アドレスバッファ49、及び、
セレクタ36を介して、種々のタイミングパターンデー
タがタイミングパターンメモリ32にロードされる。The timing generator may be, for example,
It is built in a one-chip microcomputer (hereinafter, referred to as a microcomputer), and a data bus 46 and a data buffer 47 are provided in advance in accordance with the DAT state, such as recording, reproduction, and stop, by the microcomputer. In addition, the address bus 48, the address buffer 49, and
Various timing pattern data is loaded into the timing pattern memory 32 via the selector 36.
【0014】一方、マスタクロックCKMSは、プログラ
マブル分周器40で分周されてカウントクロックCKr
となり時間軸カウンタ31に供給され、上記時間軸カウ
ンタ31は、上記カウントクロックCKrに基いてカウ
ント動作を行う。On the other hand, the master clock CK MS is frequency-divided by the programmable frequency divider 40 and is counted by the count clock CK r.
Is supplied to the time axis counter 31, and the time axis counter 31 performs a counting operation based on the count clock CK r .
【0015】ここで、例えば、上記時間軸カウンタ31
がオーバーフローすると、タイミングコントローラ34
を介してリセット信号がイベントカウンタ35に供給さ
れる。このリセット信号により、イベントカウンタ35
はリセットされる。Here, for example, the time axis counter 31
Overflow, the timing controller 34
The reset signal is supplied to the event counter 35 via the. This reset signal causes the event counter 35
Is reset.
【0016】上記イベントカウンタ35からの出力
「0」がセレクタ36を介してタイミングパターンメモ
リ32に供給されることにより、タイミングパターンメ
モリ32に記憶されている全32ワード(=アドレス
[0]〜[31])中の第1のワード(=アドレス
[0])のワードがポイントされる。The output "0" from the event counter 35 is supplied to the timing pattern memory 32 via the selector 36, so that all 32 words (= addresses [0] to [0] stored in the timing pattern memory 32. 31]), the word of the first word (= address [0]) is pointed to.
【0017】上記タイミングパターンメモリ32のアド
レス[0]のワード(=16ビット)中の時間軸データ
(=10ビット)は、コンパレータ33の入力としてラ
ッチされ、上記アドレス[0]のワード中の出力データ
(=6ビット)は、タイミング出力バッファ37を介し
て出力される。この6ビット出力の各ビットが、6種類
のタイミング出力信号STG0〜STG5に各々相当する。The time axis data (= 10 bits) in the word (= 16 bits) of the address [0] of the timing pattern memory 32 is latched as the input of the comparator 33, and the output in the word of the address [0] is output. The data (= 6 bits) is output via the timing output buffer 37. Each bit of this 6-bit output corresponds to each of the six types of timing output signals S TG0 to S TG5 .
【0018】上記コンパレータ33の入力としてラッチ
された上記時間軸データは、時間軸カウンタ31からの
出力と比較されている。カウント動作している時間軸カ
ウンタ31からの出力が上記時間軸データに一致した時
点で上記コンパレータ33が一致出力を発生し、その一
致出力がタイミングコントローラ34を経由してイベン
トカウンタ35に供給されることにより、上記イベント
カウンタ35はインクリメントされる。The time axis data latched as the input of the comparator 33 is compared with the output from the time axis counter 31. When the output from the time-axis counter 31 performing the counting operation coincides with the time-axis data, the comparator 33 generates a coincidence output, and the coincidence output is supplied to the event counter 35 via the timing controller 34. As a result, the event counter 35 is incremented.
【0019】即ち、イベントカウンタ35が上述したリ
セット信号によりリセットされた次の回の時は、イベン
トカウンタ35からの出力が「0」から「1」に変化
し、タイミングパターンメモリ32の第2のワード(=
アドレス[1])のワードがポイントされ、このワード
データが読みだされる。That is, the next time the event counter 35 is reset by the above-mentioned reset signal, the output from the event counter 35 changes from "0" to "1", and the second value of the timing pattern memory 32 is changed. Word (=
The word of the address [1]) is pointed to and this word data is read.
【0020】一般的には、インクリメントされたイベン
トカウンタ35からの出力によりポイントされたタイミ
ングパターンメモリ32のワードが読み出され、時間軸
データ(=10ビット)がコンパレータ33の入力とし
てラッチされると共に、出力データ(=6ビット)がタ
イミング出力バッファ37を介して出力ポートに出力さ
れることとなる。In general, the word of the timing pattern memory 32 pointed by the output from the incremented event counter 35 is read out, and the time axis data (= 10 bits) is latched as the input of the comparator 33. , Output data (= 6 bits) is output to the output port via the timing output buffer 37.
【0021】以上の動作を繰り返すことにより、タイミ
ング出力信号STG0〜STG5についてのタイミングパター
ンメモリ32に記憶された各時間軸データ毎の出力が得
られる。また、時間軸カウンタ31が上記カウントクロ
ックCKrをフルビット相当の1024カウントするこ
とにより時間軸カウンタ31がオーバーフローした際に
は、イベントカウンタ35はリセットされ、再びタイミ
ングパターンメモリ32の第1のワード(=アドレス
[0])のワードから上記動作が繰り返される。By repeating the above operation, the output for each time axis data stored in the timing pattern memory 32 for the timing output signals S TG0 to S TG5 can be obtained. Further, when the time axis counter 31 overflows by counting the count clock CK r by 1024 corresponding to a full bit, the event counter 35 is reset and the first word of the timing pattern memory 32 is again read. The above operation is repeated from the word at (= address [0]).
【0022】[0022]
【発明が解決しようとする課題】ここで、時間軸カウン
タ31からのオーバーフロー出力は、タイミング出力バ
ッファ37からマイコンへの割り込み信号として出力さ
れる。例えば、2回の割り込みを発生させる場合におい
て、図6に示すように、タイミング出力信号STG 0〜S
TG5のうちの何れかのタイミング出力信号Sをエッジセ
ンスの信号として割り込み用に使用することにより、信
号の立ち上がりSu1,Su2で割り込みが発生する。ここ
で、信号の立ち下がりSd1,Sd2では割り込みは発生し
ない。The overflow output from the time axis counter 31 is output from the timing output buffer 37 as an interrupt signal to the microcomputer. For example, in the case of generating the interrupt twice, as shown in FIG. 6, the timing output signals S TG 0 to S TG 0 to S
By using one of the timing output signals S of TG5 as an edge sensing signal for interruption, an interruption occurs at the rising edges S u1 and S u2 of the signal. Here, no interrupt occurs at the signal falling edges S d1 and S d2 .
【0023】この様な割り込み信号は、マイコンに対し
て割り込みを行い、所定の割り込みプログラムを起動さ
せるためのものである。この割り込み信号によりマイコ
ンは、例えば、回転ヘッドの回転毎にタイミングパター
ンメモリ32の記憶内容を書き換える処理等を行うこと
となる。Such an interrupt signal is for interrupting the microcomputer and activating a predetermined interrupt program. With this interrupt signal, the microcomputer performs, for example, a process of rewriting the stored contents of the timing pattern memory 32 each time the rotary head rotates.
【0024】しかし、上述のように、タイミング出力信
号Sをエッジセンスの信号として使用する場合、タイミ
ング出力信号Sの出力が直接マイコンに接続されてお
り、信号の立ち下がりSd1,Sd2では割り込みは発生し
ないため、途中に意味のない立ち下げSd1,Sd2を必要
としていた。即ち、4回の信号の変化(以下、イベント
と言う。)Su1,Sd1,Su2,Sd2のうち2回のイベン
トSu1,Su2のみ利用されていた。However, as described above, when the timing output signal S is used as an edge-sensing signal, the output of the timing output signal S is directly connected to the microcomputer, and an interrupt is generated at the signal falling edges S d1 and S d2. Is not generated, meaningless stop Sd1 and Sd2 are required on the way. That is, only the two events S u1 and S u2 of the four signal changes (hereinafter referred to as events) S u1 , S d1 , S u2 and S d2 were used.
【0025】この様に、1回の割り込みを発生させるた
めには2回のイベントが必要であったため、有限なイベ
ント数を浪費してしまっていた。また、このイベント数
は、タイミングパターンメモリ32の容量に比例してい
るため、タイミングパターンメモリ32の容量は2倍必
要となり、従って、タイミングパターンメモリ32を有
効に使用することができなかった。As described above, since two events are required to generate one interrupt, a finite number of events are wasted. Further, since the number of events is proportional to the capacity of the timing pattern memory 32, the capacity of the timing pattern memory 32 needs to be doubled, so that the timing pattern memory 32 cannot be effectively used.
【0026】そこで、本発明は、上述の如き従来の実情
に鑑みてなされたものであり、次のような目的を有する
ものである。Therefore, the present invention has been made in view of the above-mentioned conventional circumstances, and has the following objects.
【0027】即ち、本発明の目的は、タイミング制御信
号をエッジセンスの信号として使用する場合、信号の変
化を有効に利用することができるタイミング制御装置を
提供することにある。That is, an object of the present invention is to provide a timing control device which can effectively utilize the change of the signal when the timing control signal is used as the edge sensing signal.
【0028】[0028]
【課題を解決するための手段】上述の課題を解決するた
めに、回転体の回転を検出する回転検出手段と、上記回
転体の回転に同期したタイミング信号を出力するカウン
タのクロックと上記タイミング信号によりタイミング制
御信号を出力するタイミング発生手段と、上記回転検出
手段からの検出出力により上記回転体の回転に同期した
タイミング信号が上記カウンタから出力されるように上
記クロックを制御する制御手段とを備えるタイミング制
御装置であって、上記タイミング発生手段は、上記タイ
ミング制御信号を微分する微分手段と、上記微分手段か
ら出力された微分タイミング制御信号と上記タイミング
制御信号とを切換え選択する切換え手段とを備え、上記
切換え手段の設定に応じて上記タイミング制御信号又は
微分タイミング制御信号を出力することを特徴とする。In order to solve the above-mentioned problems, a rotation detecting means for detecting the rotation of a rotating body, a clock of a counter for outputting a timing signal synchronized with the rotation of the rotating body, and the timing signal. Timing control means for outputting a timing control signal, and control means for controlling the clock so that the counter outputs a timing signal synchronized with the rotation of the rotating body by the detection output from the rotation detecting means. In the timing control device, the timing generating means includes a differentiating means for differentiating the timing control signal, and a switching means for selectively selecting the differential timing control signal output from the differentiating means and the timing control signal. , The timing control signal or the differential timing control depending on the setting of the switching means. And outputs the signal.
【0029】[0029]
【作用】本発明に係るタイミング制御装置では、回転検
出手段は、回転体の回転を検出する。タイミング発生手
段は、上記回転体の回転に同期したタイミング信号を出
力するカウンタのクロックと上記タイミング信号により
タイミング制御信号を生成する。上記タイミング発生手
段の微分手段は、上記タイミング制御信号を微分する。
上記タイミング発生手段の切換え手段は、上記微分手段
から出力された微分タイミング制御信号と上記タイミン
グ制御信号とを切換え選択する。上記タイミング発生手
段は、上記切換え手段の設定に応じて上記タイミング制
御信号又は微分タイミング制御信号を出力する。制御手
段は、上記回転検出手段からの検出出力により上記回転
体の回転に同期したタイミング信号が上記カウンタから
出力されるように上記クロックを制御する。In the timing control device according to the present invention, the rotation detecting means detects the rotation of the rotating body. The timing generation means generates a timing control signal by the clock of the counter that outputs a timing signal synchronized with the rotation of the rotating body and the timing signal. The differentiating means of the timing generating means differentiates the timing control signal.
The switching means of the timing generating means switches and selects the differential timing control signal output from the differentiating means and the timing control signal. The timing generating means outputs the timing control signal or the differential timing control signal according to the setting of the switching means. The control means controls the clock so that a timing signal synchronized with the rotation of the rotating body is output from the counter by the detection output from the rotation detecting means.
【0030】[0030]
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。An embodiment of the present invention will be described below with reference to the drawings.
【0031】本発明に係るタイミング制御装置は、例え
ば、回転ヘッド型のデジタルオーディオテープレコーダ
(DAT:Digital Audio Tapere
corder)に適用したものであり、上記DATは、
図1に示すように、回転体である回転ヘッド71と、上
記回転ヘッド71の回転の位相情報及び速度情報を検出
する回転検出手段72と、上記回転検出手段72からの
検出出力により位相及び速度制御されるタイミング発生
手段30とを備えている。The timing control device according to the present invention is, for example, a rotary head type digital audio tape recorder (DAT: Digital Audio Tapeper).
The DAT is applied to
As shown in FIG. 1, a rotary head 71 which is a rotary body, a rotation detecting means 72 for detecting phase information and speed information of the rotation of the rotary head 71, and a phase and a speed by a detection output from the rotation detecting means 72. And a controlled timing generating means 30.
【0032】また、上記DATは、上記タイミング発生
手段30において記録/再生等の動作モードに応じたタ
イミング信号が発生されるように上記タイミング信号の
発生動作を制御するマイクロコンピュータ(以下、マイ
コンと言う。)100と、上記タイミング発生手段30
が発生するタイミング制御信号により記録/再生信号の
入出力が切り換えられる切換え処理部73と、磁気テー
プ3に記録するアナログオーディオ信号が入力される入
力端子13と、上記入力端子13を介して入力されるア
ナログオーディオ信号に対して上記タイミング発生手段
30が発生するタイミング制御信号に応じて記録のため
の信号処理を行う記録処理部74と、上記回転ヘッド7
1により磁気テープ3から読み取られた信号に対して上
記タイミング発生手段30が発生するタイミング制御信
号に応じて再生のための信号処理を行う再生処理部75
と、上記再生処理部75により信号処理が行われた再生
オーディオ信号を出力する出力端子25とを備えてい
る。The DAT controls a timing signal generating operation so that the timing generating means 30 generates a timing signal according to an operation mode such as recording / reproducing (hereinafter, referred to as a microcomputer). .) 100 and the timing generating means 30
Switching processing section 73 for switching the input / output of the recording / reproducing signal by the timing control signal generated by the input terminal 13, the input terminal 13 for inputting the analog audio signal to be recorded on the magnetic tape 3, and the input terminal 13 for inputting the analog audio signal. A recording processing section 74 for performing signal processing for recording on the analog audio signal generated by the timing generation means 30 according to the timing control signal, and the rotary head 7.
The reproduction processing unit 75 that performs signal processing for reproduction on the signal read from the magnetic tape 3 by the No. 1 according to the timing control signal generated by the timing generation unit 30.
And an output terminal 25 for outputting a reproduced audio signal that has been subjected to signal processing by the reproduction processing unit 75.
【0033】上記回転ヘッド71は、回転ドラム1と、
磁気ヘッド2A,2Bとから成り、上記回転ドラム1に
は、180°の角度間隔を持って一対の磁気ヘッド2
A,2Bが取付けられている。上記磁気ヘッド2A,2
Bの磁気ギャップの角度は、互いに異なるように設けら
れている。このような回転ドラム1は、例えば、1秒間
当り50回転(=50Hz)で回転駆動される。また、
上記回転ドラム1には、磁気テープ3が90°の巻き付
け角度で斜めに巻き付けられており、所定速度で走行駆
動される。従って、磁気ヘッド2A,2Bが交互に磁気
テープ3上を走査することにより、磁気テープ3上に
は、傾斜した記録トラックが形成されることとなる。The rotary head 71 includes the rotary drum 1 and
The rotary drum 1 comprises a pair of magnetic heads 2A and 2B with an angular interval of 180 °.
A and 2B are attached. The magnetic heads 2A, 2
The angles of the magnetic gap B are different from each other. Such a rotary drum 1 is rotationally driven at, for example, 50 rotations (= 50 Hz) per second. Also,
A magnetic tape 3 is obliquely wound around the rotary drum 1 at a winding angle of 90 ° and is driven to run at a predetermined speed. Therefore, the magnetic heads 2A and 2B alternately scan the magnetic tape 3 to form inclined recording tracks on the magnetic tape 3.
【0034】上記切換え処理部73は、磁気ヘッド2
A,2Bを交互に切り換えるヘッド切換えスイッチ11
と、記録アンプ18と、再生アンプ19と、記録信号と
再生信号の入出力を切り換える記録/再生スイッチ12
とを備えている。この切換え処理部73における各スイ
ッチの切換え動作制御は、タイミング発生手段30が発
生するタイミング制御信号により行われる。The switching processing unit 73 is used for the magnetic head 2
Head changeover switch 11 for switching A and 2B alternately
A recording amplifier 18, a reproducing amplifier 19, and a recording / reproducing switch 12 for switching between input and output of a recording signal and a reproducing signal.
It has and. The switching operation control of each switch in the switching processing unit 73 is performed by the timing control signal generated by the timing generation unit 30.
【0035】上記記録処理部74は、ローパスフィルタ
14と、アナログ/デジタル変換器(以下、A/D変換
器と言う。)15と、記録信号処理部16と、変調器1
7とを備えている。上記A/D変換器15、上記記録信
号処理部16、及び、上記変調器17における動作制御
は、タイミング発生手段30が発生するタイミング制御
信号により各々行われる。The recording processing section 74 has a low-pass filter 14, an analog / digital converter (hereinafter referred to as an A / D converter) 15, a recording signal processing section 16, and a modulator 1.
7 and 7. The operation control of the A / D converter 15, the recording signal processing unit 16, and the modulator 17 is performed by a timing control signal generated by the timing generation means 30.
【0036】上記再生処理部75は、イコライザ/PL
L(Phase Locked Loop)回路20
と、復調器21と、再生信号処理部22と、デジタル/
アナログ変換器(以下、D/A変換器と言う。)23
と、ローパスフィルタ24とを備えている。上記イコラ
イザ/PLL回路20と、上記復調器21と、上記再生
信号処理部22と、上記D/A変換器23における動作
制御は、タイミング発生手段30が発生するタイミング
制御信号により各々行われる。The reproduction processing section 75 includes an equalizer / PL.
L (Phase Locked Loop) circuit 20
, Demodulator 21, reproduction signal processing unit 22, digital /
Analog converter (hereinafter referred to as D / A converter) 23
And a low pass filter 24. The operation control in the equalizer / PLL circuit 20, the demodulator 21, the reproduction signal processing unit 22, and the D / A converter 23 is performed by a timing control signal generated by the timing generation means 30.
【0037】上記回転検出手段72は、上記回転ヘッド
71を回転駆動するドラムモータ4と、上記回転ヘッド
71の回転速度に応じた周波数の信号SFGを発生する周
波数発電機(以下、FGと言う。)5と、上記FG5か
らの信号SFGにより速度エラー信号ES及び回転ヘッド
71の回転に関する速度情報を検出する速度サーボ回路
6と、上記回転ヘッド71が1回転する毎に1個のパル
ス信号SPGを発生するパルス発生器(以下、PGと言
う。)8と、上記PG8からのパルス信号SPGにより位
相エラー信号EP及び回転ヘッド71の回転に関する位
相情報を検出する位相サーボ回路9と、上記速度サーボ
回路6により検出された速度エラー信号ESと上記位相
サーボ9回路により検出された位相エラー信号EPとを
加算する加算器7と、上記加算器7からの加算出力を制
御信号として上記ドラムモータ4に供給するアンプ10
とを備えている。The rotation detecting means 72 is a drum motor 4 for rotationally driving the rotary head 71, and a frequency generator (hereinafter referred to as FG) for generating a signal S FG having a frequency corresponding to the rotation speed of the rotary head 71. 5), a speed servo circuit 6 for detecting the speed error signal E S and speed information regarding the rotation of the rotary head 71 by the signal S FG from the FG 5, and one pulse for each rotation of the rotary head 71. A pulse generator (hereinafter referred to as PG) 8 for generating a signal S PG , and a phase servo circuit 9 for detecting a phase error signal E P and phase information regarding the rotation of the rotary head 71 by the pulse signal S PG from the PG 8. When, an adder 7 for adding the phase error signal E P detected by the speed rate error signal detected by the servo circuit 6 E S and the phase servo 9 circuit, It supplies the addition output from the serial adder 7 to the drum motor 4 as a control signal the amplifier 10
It has and.
【0038】また、上記FG5は、ドラムモータ4の回
転軸に設けられている。また、上記PG8が発生するパ
ルス信号SPGは、例えば、回転ヘッド71の磁気ヘッド
2Aが磁気テープ3の走査を開始するタイミングで発生
される信号である。The FG 5 is provided on the rotary shaft of the drum motor 4. The pulse signal S PG generated by PG8 is, for example, a signal generated at the timing when the magnetic head 2A of the rotary head 71 starts scanning the magnetic tape 3.
【0039】上記タイミング発生手段30は、切換え処
理部73、記録処理部74、再生処理部75等が回転ヘ
ッド71の回転に同期して動作するように種々のタイミ
ング制御信号を発生する。The timing generating means 30 generates various timing control signals so that the switching processing unit 73, the recording processing unit 74, the reproduction processing unit 75 and the like operate in synchronization with the rotation of the rotary head 71.
【0040】ここで、上記タイミング発生手段30に
は、上述した位相サーボ回路9からの位相情報と、速度
サーボ回路6からの速度情報が供給されている。そし
て、タイミング発生手段30は、回転ヘッド71の回転
に関する位相情報と速度情報に基いて、位相ロック及び
速度追従サーボが施される。この時、回転ヘッド71の
回転位相の目標値は、回転ヘッド71の回転速度が定常
状態の時であり、回転ヘッド71の回転速度が変動した
時、その位相目標値(=時間)がずれることを考慮し
て、回転速度により位相目標値を補正することにより、
それによる誤差を無くしている。Here, the timing generation means 30 is supplied with the phase information from the phase servo circuit 9 and the speed information from the speed servo circuit 6. Then, the timing generation means 30 performs phase lock and speed following servo based on the phase information and the speed information regarding the rotation of the rotary head 71. At this time, the target value of the rotational phase of the rotary head 71 is when the rotational speed of the rotary head 71 is in a steady state, and when the rotational speed of the rotary head 71 changes, the phase target value (= time) shifts. In consideration of the above, by correcting the phase target value with the rotation speed,
The error due to it is eliminated.
【0041】また、このタイミング発生手段30で発生
するタイミング制御信号は、マイコン100に対する割
り込み等のエッジセンスの信号としても使用されてい
る。The timing control signal generated by the timing generation means 30 is also used as an edge sensing signal such as an interrupt for the microcomputer 100.
【0042】以下、上記タイミング発生手段30につい
て具体的に説明する。The timing generating means 30 will be specifically described below.
【0043】即ち、上記タイミング発生手段30は、図
2に示すように、タイミング制御信号又は上記タイミン
グ制御信号を微分したタイミング制御信号を選択出力す
るタイミング発生部320と、上記図1に示した回転検
出手段72からの検出出力により上記回転ヘッド71の
回転に同期したタイミング信号が上記時間軸カウンタ3
21から出力されるように上記クロックを制御する制御
手段310とを備えている。That is, as shown in FIG. 2, the timing generator 30 selectively outputs the timing control signal or the timing control signal obtained by differentiating the timing control signal, and the rotation generator shown in FIG. A timing signal synchronized with the rotation of the rotary head 71 is detected by the detection output of the detecting means 72, and the time axis counter 3
Control means 310 for controlling the clock so as to be output from the control unit 21.
【0044】上記タイミング発生部320は、上記回転
ヘッド71の回転に同期したタイミング信号を出力する
時間軸カウンタ321のクロックと上記タイミング信号
により生成したタイミング制御信号をを微分する微分手
段330と、上記微分手段330から出力された微分タ
イミング制御信号と上記タイミング制御信号とを切換え
選択する切換え手段340とを備えている。The timing generator 320 differentiates the clock of the time axis counter 321 which outputs a timing signal synchronized with the rotation of the rotary head 71 and the timing control signal generated by the timing signal, and the differentiator 330. A switching means 340 for switching and selecting the differential timing control signal output from the differentiating means 330 and the timing control signal is provided.
【0045】また、上記タイミング発生部320は、後
述するプログラマブル分周器311により分周されたカ
ウントクロックCKTをカウントすることにより上記回
転ヘッド71の回転に同期したタイミング信号を出力す
る時間軸カウンタ321と、上記時間軸カウンタ321
からの出力と後述するタイミングパターンメモリ322
からの出力とを比較するコンパレータ323と、上記時
間軸カウンタ321からのタイミング信号と上記カウン
トクロックCKTによりタイミング制御信号を出力する
タイミングコントローラ324と、上記タイミングコン
トローラ324からのタイミング制御信号をカウントす
るイベントカウンタ325と、上記イベントカウンタ3
25からの出力により読出しアドレスを生成するセレク
タ326と、上記セレクタ326で生成された読出しア
ドレスでタイミングパターンが読み出されるタイミング
パターンメモリ322と、上記タイミングパターンメモ
リ322から読み出されたタイミングパターンをタイミ
ング出力信号STG0〜STG5として出力するタイミング出
力バッファ327と、アドレスバス328と、アドレス
バッファ329とを備えている。Further, the timing generating unit 320, the time base counter for outputting a timing signal synchronized with the rotation of the rotary head 71 by counting the count clock CK T which is divided by a programmable divider 311 to be described later 321 and the time axis counter 321
Output and timing pattern memory 322 described later
A comparator 323 for comparing the output from a timing controller 324 which outputs a timing control signal by the timing signal and the count clock CK T from the time base counter 321 counts the timing control signal from the timing controller 324 The event counter 325 and the above event counter 3
25, a selector 326 that generates a read address based on the output from 25, a timing pattern memory 322 that reads a timing pattern with the read address generated by the selector 326, and a timing pattern that outputs the timing pattern read from the timing pattern memory 322. A timing output buffer 327 for outputting signals S TG0 to S TG5 , an address bus 328, and an address buffer 329 are provided.
【0046】上記制御手段310は、データバス315
と、データバッファ316と、上記時間軸カウンタ33
0のクロックを上記データバス315を介して供給され
る速度情報に応じて制御するプログラマブル分周器31
1とを備えている。The control means 310 has a data bus 315.
, The data buffer 316, and the time axis counter 33
Programmable frequency divider 31 for controlling the clock of 0 according to the speed information supplied via the data bus 315.
1 and.
【0047】また、上記プログラマブル分周器311
は、上記速度情報がマイコン100等により処理された
可変(=プログラマブル)分周用速度情報をビット拡張
する速度レジスタ312と、加算器313と、上記速度
情報に応じて端子341を介して供給されるマスタクロ
ックCKMSを分周する分周レジスタ314とを備えてい
る。まず、タイミングパターンメモリ322は、通常ス
タティックRAM(Random Access Me
mory)が用いられており、例えば、6ビットの出力
データと10ビットの時間軸データとから成る1ワード
(=16ビット)データが32ワード分(=64バイ
ト)の領域が使用される。Further, the programmable frequency divider 311
Is supplied via a speed register 312 for bit-expanding variable (= programmable) frequency information for frequency division in which the speed information is processed by the microcomputer 100, an adder 313, and a terminal 341 according to the speed information. And a frequency dividing register 314 for dividing the master clock CK MS . First, the timing pattern memory 322 is a normal static RAM (Random Access Mem).
For example, a 1-word (= 16-bit) data consisting of 6-bit output data and 10-bit time axis data is used as an area of 32 words (= 64 bytes).
【0048】このタイミングパターンメモリ322に
は、マイコン100から、DATの状態、例えば、記
録、再生、停止等に応じて、予め、データバス315と
データバッファ316、また、アドレスバス328とア
ドレスバッファ329、及び、セレクタ326を介し
て、例えば、10ビットの時間軸データや6ビットのタ
イミングパターンデータが設定される。In the timing pattern memory 322, the data bus 315 and the data buffer 316, and the address bus 328 and the address buffer 329 are previously stored in the timing pattern memory 322 in accordance with the DAT state, such as recording, reproducing, and stopping, from the microcomputer 100. , And 10-bit time axis data and 6-bit timing pattern data are set via the selector 326.
【0049】ここで、時間軸データは、時間軸カウンタ
321のカウント値に対応するものであり、時間軸カウ
ンタ321が示す時刻、即ち、位相及び位置が上記時間
軸データと一致した時に出力データの各ビットが各々の
タイミング出力信号STG0〜STG5となる。即ち、時間軸
カウンタ321からの時刻が上記時間軸データとなる時
の6種類のタイミングパターンTP0〜TP5が、上記6
ビットの出力データの各ビットとして上記タイミングパ
ターンメモリ322に記憶されている。Here, the time axis data corresponds to the count value of the time axis counter 321, and the output data is output when the time indicated by the time axis counter 321, that is, the phase and position match the time axis data. Each bit becomes each timing output signal S TG0 to S TG5 . That is, the six types of timing patterns TP 0 to TP 5 when the time from the time axis counter 321 becomes the time axis data are the above 6
It is stored in the timing pattern memory 322 as each bit of the bit output data.
【0050】また、上記タイミングパターンメモリ32
2の容量は、タイミングパターンデータにおける信号の
変化(以下、イベントと言う。)の数に比例している。In addition, the timing pattern memory 32
The capacity of 2 is proportional to the number of signal changes (hereinafter referred to as events) in the timing pattern data.
【0051】プログラマブル分周器311は、上記図1
に示した速度サーボ回路6により検出された速度情報
が、マイコン100等により処理された可変(=プログ
ラマブル)分周用速度情報がデータバス315を介して
速度レジスタ312に供給されている。The programmable frequency divider 311 is the same as that shown in FIG.
The speed information detected by the speed servo circuit 6 shown in (3) is supplied to the speed register 312 via the data bus 315 as variable (= programmable) frequency information for frequency division processed by the microcomputer 100 or the like.
【0052】この速度レジスタ312からの上記可変分
周用速度情報は、8ビットの2の補数表示データ(−1
28〜+127)となっており、これが必要に応じてビ
ット拡張されて加算器313に供給される。The speed information for variable frequency division from the speed register 312 is 8-bit two's complement display data (-1).
28 to +127), which is bit-extended as necessary and supplied to the adder 313.
【0053】上記加算器313からの出力は、分周レジ
スタ314を介して加算器313に戻される。上記分周
レジスタ314には、端子341を介してマスタクロッ
クCKMSが供給されており、上記速度情報に応じて可変
される分周比rで上記マスタクロックCKMSを分周し、
時間軸カウンタ321のカウントクロックCKrを発生
する。この分周比rは、可変分周用速度情報をNSPとす
る時、 r=(NSP+512)/2048 とされており、512/2048=1/4を中心とし
て、384/2048〜639/2048までの範囲で
変化させ得るようになっている。従って、このような可
変分周用速度情報により、上記時間軸カウンタ321の
クロックが制御されることとなる。The output from the adder 313 is returned to the adder 313 via the frequency dividing register 314. To the divisor register 314 is supplied with the master clock CK MS via the terminal 341, by the frequency division ratio r is variably divides the master clock CK MS in response to the speed information,
The count clock CK r of the time axis counter 321 is generated. This frequency division ratio r is r = (N SP +512) / 2048 when the variable frequency division speed information is N SP, and 384/2048 to 639 with 512/2048 = 1/4 as the center. It can be changed in the range up to / 2048. Therefore, the clock of the time axis counter 321 is controlled by such variable frequency dividing information.
【0054】時間軸カウンタ321は、上記回転ヘッド
71の1周期分をフルビットとするカウンタ、例えば、
10ビットのバイナリカウンタで、上記プログラマブル
分周器311から出力されるカウントクロックCKrを
カウントするものである。そして、このカウントクロッ
クCKrでトリガされる毎にインクリメントされる。ま
た、上記時間軸カウンタ321は、マスタクロックCK
MSがプログラマブル分周器311に供給され続ける限り
バイナリカウント動作を継続し、上記プログラマブル分
周器311により分周されたカウントクロックCKrの
1024で1サイクルが構成される。この時間軸カウン
タ321の1サイクルが最終的なタイミング出力信号S
TG0〜STG5の出力パターンの1サイクルとなる。The time-axis counter 321 is a counter which has a full bit for one cycle of the rotary head 71, for example,
This is a 10-bit binary counter that counts the count clock CK r output from the programmable frequency divider 311. Then, it is incremented each time it is triggered by the count clock CK r . Further, the time axis counter 321 uses the master clock CK.
As long as MS is continuously supplied to the programmable frequency divider 311, the binary count operation is continued, and 1024 of the count clock CK r divided by the programmable frequency divider 311 constitutes one cycle. One cycle of this time axis counter 321 is the final timing output signal S
It becomes one cycle of the output pattern of TG0 to S TG5 .
【0055】ここで、例えば、上記時間軸カウンタ32
1がオーバーフローした場合、そのオーバーフロー出力
は、タイミング出力バッファ37から割り込み信号とし
て出力される。即ち、タイミング出力バッファ37から
のタイミング出力信号STG0〜STG5のうちの任意のタイ
ミング出力信号をエッジセンスの信号としてマイコン1
00に対する割り込み用に使用する。Here, for example, the time axis counter 32
When 1 overflows, the overflow output is output from the timing output buffer 37 as an interrupt signal. That is, the microcomputer 1 uses any timing output signal of the timing output signals S TG0 to S TG5 from the timing output buffer 37 as an edge sensing signal.
Used for interrupting 00.
【0056】そこで、本実施例では、タイミング出力バ
ッファ37からの出力を直接マイコン100に接続せ
ず、タイミング出力バッファ37からの出力を微分手段
330と切換え手段340を介してマイコン100に供
給する。Therefore, in this embodiment, the output from the timing output buffer 37 is not directly connected to the microcomputer 100, but the output from the timing output buffer 37 is supplied to the microcomputer 100 via the differentiating means 330 and the switching means 340.
【0057】具体的に説明すると、上記微分手段330
は、上記タイミング出力バッファ37から出力される割
り込み用のタイミング出力信号を微分することにより、
上記タイミング出力信号のイベント数に対して2倍のイ
ベント数を有する微分タイミング信号を生成するもので
ある。また、上記微分手段330には、システムクロッ
クCKSが供給されている。Specifically, the differentiating means 330 will be described.
By differentiating the timing output signal for interruption output from the timing output buffer 37,
A differential timing signal having twice the number of events as the timing output signal is generated. Further, the system clock CK S is supplied to the differentiating means 330.
【0058】即ち、上記微分手段330では、例えば、
図3に示すように、上記割り込み用のタイミング出力信
号Sの立ち上がりSu0で微分され、また、立ち下がりS
d0で微分される。このように、信号の変化部分Su0,S
d0で微分された信号Siは、4回の信号の変化、即ち、
立ち上がりSiu1,Siu2、立ち下がりSid1,Sid2を有
する割り込み信号Siとして切換え手段340に出力さ
れることとなる。換言すると、タイミング出力信号の2
回のイベントが2回の割り込みとなる。That is, in the differentiating means 330, for example,
As shown in FIG. 3, the timing output signal S for interrupt is differentiated by the rising edge S u0 and the falling edge S u0.
Differentiated by d0 . In this way, the signal change parts S u0 , S
The signal S i differentiated by d0 is changed four times, that is,
Rising S iu1, S iu2, and outputted to the switching means 340 as an interrupt signal S i with a falling S id1, S id2. In other words, 2 of the timing output signal
Each event results in two interrupts.
【0059】従って、上記切換え手段340には、上述
のようにして微分手段330により微分された微分タイ
ミング信号Siと、タイミング出力バッファ327から
直接出力されたタイミング信号Sとが供給されることと
なる。Therefore, the switching means 340 is supplied with the differential timing signal S i differentiated by the differentiating means 330 as described above and the timing signal S directly output from the timing output buffer 327. Become.
【0060】上記切換え手段340は、上記微分タイミ
ング信号Siと上記タイミング信号Sとを切換え選択
し、割り込み信号としてマイコン100に供給する。こ
の切換え手段340の切換え選択制御は、例えば、マイ
コン100により行われる。The switching means 340 switches and selects the differential timing signal S i and the timing signal S and supplies them to the microcomputer 100 as an interrupt signal. The switching selection control of the switching means 340 is performed by the microcomputer 100, for example.
【0061】このようにしてマイコン100に割り込み
信号を供給することにより、マイコン100では、割り
込み信号に基いて所定の割り込みプログラムが起動さ
れ、例えば、回転ヘッドの回転毎にタイミングパターン
メモリ327の記憶内容を書き換える処理等が行われ
る。By supplying the interrupt signal to the microcomputer 100 in this way, a predetermined interrupt program is started in the microcomputer 100 based on the interrupt signal. For example, the contents stored in the timing pattern memory 327 each time the rotary head rotates. Is rewritten.
【0062】一方、イベントカウンタ325にも、上記
時間軸カウンタ321がオーバーフローした場合にはリ
セット信号が供給される。このリセット信号により上記
イベントカウンタ325は、リセット(=「0」クリ
ア)される。そして、イベントカウンタ325からの出
力(=「0」)がセレクタ326を介してタイミングパ
ターンメモリ322に供給されることにより、タイミン
グパターンメモリ322に記憶されている全32ワード
(=アドレス[0]〜[31])中の第1のワード(=
アドレス[0]のワード)がポイントされることとな
る。On the other hand, a reset signal is also supplied to the event counter 325 when the time axis counter 321 overflows. The reset signal resets the event counter 325 (clears "0"). The output (= “0”) from the event counter 325 is supplied to the timing pattern memory 322 via the selector 326, so that all 32 words (= address [0] to The first word (= in [31]) (=
The word of address [0]) will be pointed.
【0063】ポイントされた第1のワード(=アドレス
[0]のワード=16ビット)中の時間軸データ(=1
0ビット)は、コンパレータ323の入力としてラッチ
される。また、上記第1のワード中の出力データ(=6
ビット)は、タイミング出力バッファ327を介して6
種類のタイミング出力信号STG0〜STG5として出力され
る。Time axis data (= 1 in the pointed first word (= word of address [0] = 16 bits))
0 bit) is latched as an input of the comparator 323. Also, the output data (= 6 in the first word)
6 bits through the timing output buffer 327.
The timing output signals S TG0 to S TG5 of various types are output.
【0064】上記コンパレータ323の入力としてラッ
チされた時間軸データは、時間軸カウンタ321からの
出力と比較されている。従って、カウント動作している
時間軸カウンタ321からの出力が上記時間軸データに
一致した時点で上記コンパレータ323が一致出力を発
生し、タイミングコントローラ324を介してイベント
カウンタ325に供給することにより、上記イベントカ
ウンタ325はインクリメントされることとなる。The time axis data latched as the input of the comparator 323 is compared with the output from the time axis counter 321. Therefore, when the output from the time-axis counter 321 performing the counting operation coincides with the time-axis data, the comparator 323 generates a coincidence output and supplies the coincidence output to the event counter 325 via the timing controller 324. The event counter 325 will be incremented.
【0065】即ち、上述のようにしてタイミングコント
ローラ324からのリセット信号によりイベントカウン
タ325がリセットされた次の回の時には、イベントカ
ウンタ325からの出力が「0」から「1」に変化し、
タイミングパターンメモリ322の第2のワード(=ア
ドレス[1])のワードがポイントされ、このワードデ
ータが読みだされる。That is, at the next time when the event counter 325 is reset by the reset signal from the timing controller 324 as described above, the output from the event counter 325 changes from "0" to "1",
The word of the second word (= address [1]) of the timing pattern memory 322 is pointed to, and this word data is read.
【0066】一般的には、インクリメントされたイベン
トカウンタ325からの出力によりポイントされたタイ
ミングパターンメモリ322のワードが読み出され、時
間軸データ(=10ビット)がコンパレータ323の入
力としてラッチされると共に、出力データ(=6ビッ
ト)がタイミング出力バッファ327を介して出力され
る。 上述のような構成をしたタイミング発生手段30
の動作を説明する。In general, the word of the timing pattern memory 322 pointed by the output from the incremented event counter 325 is read, and the time axis data (= 10 bits) is latched as the input of the comparator 323. , Output data (= 6 bits) is output via the timing output buffer 327. Timing generating means 30 having the above configuration
Will be described.
【0067】上記図1に示したマイコン100は、DA
Tの状態に応じて、予め、データバス315からデータ
バッファ316を介して、また、アドレスバス328か
らアドレスバッファ329、セレクタ326を介して、
タイミングパターンデータをタイミングパターンメモリ
322にロードする。The microcomputer 100 shown in FIG.
Depending on the state of T, in advance from the data bus 315 through the data buffer 316, and from the address bus 328 through the address buffer 329 and the selector 326,
The timing pattern data is loaded into the timing pattern memory 322.
【0068】一方、入力端子341に供給されたマスタ
クロックCKMSは、プログラマブル分周器311で分周
されてカウントクロックCKrとなり時間軸カウンタ3
21に供給される。On the other hand, the master clock CK MS supplied to the input terminal 341 is divided by the programmable frequency divider 311 and becomes the count clock CK r, which is the time axis counter 3
21.
【0069】上記時間軸カウンタ321は、上記カウン
トクロックCKrに基いてカウント動作を行う。上記時
間軸カウンタ321からのタイミング信号は、タイミン
グコントローラ324に供給される。The time axis counter 321 performs counting operation based on the count clock CK r . The timing signal from the time axis counter 321 is supplied to the timing controller 324.
【0070】ここで、上記時間軸カウンタ321がオー
バーフローすると、リセット信号がタイミングコントロ
ーラ324を介してイベントカウンタ325に供給され
る。このリセット信号により、イベントカウンタ325
はリセット(=「0」)される。When the time axis counter 321 overflows, a reset signal is supplied to the event counter 325 via the timing controller 324. This reset signal causes the event counter 325
Are reset (= "0").
【0071】また、上記時間軸カウンタ321からのオ
ーバーフロー出力は、タイミング出力バッファ327を
介して微分手段330に供給される。The overflow output from the time axis counter 321 is supplied to the differentiating means 330 via the timing output buffer 327.
【0072】上記微分手段330は、タイミング出力バ
ッファ327から出力されたタイミング信号を微分し、
その微分タイミング信号を切換え手段340に供給する
と共に、タイミング出力バッファ327から出力された
タイミング信号を直接切換え手段340に供給する。The differentiating means 330 differentiates the timing signal output from the timing output buffer 327,
The differential timing signal is supplied to the switching means 340, and the timing signal output from the timing output buffer 327 is directly supplied to the switching means 340.
【0073】上記切換え手段340は、マイコン100
の切換え選択制御に基いて、例えば、上記微分手段33
0からの微分タイミング信号を選択し、上記微分タイミ
ング信号を割り込み信号としてマイコン100に供給す
る。上記マイコン100は、上記切換え手段340から
の割り込み信号に基いて所定の割り込みプログラムを起
動する。The switching means 340 is the microcomputer 100.
Based on the switching selection control of
A differential timing signal from 0 is selected, and the differential timing signal is supplied to the microcomputer 100 as an interrupt signal. The microcomputer 100 activates a predetermined interrupt program based on the interrupt signal from the switching means 340.
【0074】一方、上記リセット信号によりイベントカ
ウンタ325から出力される「0」がセレクタ326を
介してタイミングパターンメモリ322に供給される。On the other hand, "0" output from the event counter 325 by the reset signal is supplied to the timing pattern memory 322 via the selector 326.
【0075】上記イベントカウンタ325からの出力
「0」によりタイミングパターンメモリ322に記憶さ
れている全32ワード中の第1のワードがポイントされ
る。The output "0" from the event counter 325 points to the first word of all 32 words stored in the timing pattern memory 322.
【0076】上記タイミングパターンメモリ322の第
1のワード中の時間軸データは、コンパレータ323の
入力としてラッチされる。また、上記第1のワード中の
出力データは、タイミング出力バッファ327を介して
微分手段330に供給される。 上記微分手段330
は、タイミング出力バッファ327から出力されたタイ
ミング信号を微分し、その微分した微分タイミング信号
と、上記タイミング信号とを切換え手段340に供給す
る。The time base data in the first word of the timing pattern memory 322 is latched as the input of the comparator 323. The output data in the first word is supplied to the differentiating means 330 via the timing output buffer 327. The differentiating means 330
Differentiates the timing signal output from the timing output buffer 327, and supplies the differentiated differentiated timing signal and the timing signal to the switching means 340.
【0077】上記切換え手段340は、マイコン100
の切換え選択制御に基いて、例えば、タイミング出力バ
ッファ327から出力されたタイミング信号選択し、そ
のタイミング信号、即ち、上記第1のワード中の出力デ
ータを6種類のタイミング出力信号STG0〜STG5として
出力する。The switching means 340 is the microcomputer 100.
On the basis of the switching selection control of, for example, the timing signal output from the timing output buffer 327 is selected, and the timing signal, that is, the output data in the first word is selected from six types of timing output signals S TG0 to S TG5. Output as.
【0078】また、上記コンパレータ323の入力とし
てラッチされた上記時間軸データは、上記コンパレータ
323で上記時間軸カウンタ321からの出力と比較さ
れる。そして、カウント動作している時間軸カウンタ3
21からの出力が上記時間軸データに一致した時点で一
致出力を発生する。The time axis data latched as the input of the comparator 323 is compared with the output from the time axis counter 321 in the comparator 323. And the time axis counter 3 that is counting
When the output from 21 coincides with the time axis data, a coincidence output is generated.
【0079】上記コンパレータ323から発生される一
致出力は、タイミングコントローラ324を介してイベ
ントカウンタ352に供給される。The coincidence output generated from the comparator 323 is supplied to the event counter 352 via the timing controller 324.
【0080】上記イベントカウンタ325は、上記コン
パレータ323からの一致出力によりインクリメントさ
れる。The event counter 325 is incremented by the coincidence output from the comparator 323.
【0081】従って、イベントカウンタ325からの出
力が「0」から「1」に変化し、タイミングパターンメ
モリ322の第2のワードがポイントされる。そして、
第1のワードがポイントされた場合と同様に、上記タイ
ミングパターンメモリ322の第2のワード中の時間軸
データは、コンパレータ323の入力としてラッチされ
る。そして、タイミング出力バッファ327から出力さ
れるタイミング信号は、微分手段330と切換え手段3
40を介して、上記第2のワード中の出力データが6種
類のタイミング出力信号STG0〜STG5として出力され
る。Therefore, the output from the event counter 325 changes from "0" to "1", and the second word of the timing pattern memory 322 is pointed. And
The time base data in the second word of the timing pattern memory 322 is latched as the input of the comparator 323, as in the case where the first word is pointed. The timing signal output from the timing output buffer 327 is used as the differentiating means 330 and the switching means 3.
Through 40, the output data in the second word is output as six types of timing output signals S TG0 to S TG5 .
【0082】以上の動作を繰り返すことにより、タイミ
ング出力出力信号STG0〜STG5についてのタイミングパ
ターンメモリ327に記憶された各時間軸データ毎の出
力が得られる。時間軸カウンタ321が上記カウントク
ロックCKrをフルビット相当の1024カウントする
ことにより時間軸カウンタ321がオーバーフローした
際には、分周手段330とイベントカウンタ352は各
々リセットされ、再びタイミングパターンメモリ327
の第1のワード、即ち、アドレス[0]のワードから上
記動作が繰り返される。By repeating the above operation, the output for each time axis data stored in the timing pattern memory 327 for the timing output output signals S TG0 to S TG5 can be obtained. When the time axis counter 321 overflows by counting the count clock CK r by 1024 corresponding to a full bit and the time axis counter 321 overflows, the frequency dividing means 330 and the event counter 352 are respectively reset, and the timing pattern memory 327 again.
The above operation is repeated from the first word of, that is, the word of address [0].
【0083】上述のように、タイミング信号をエッジセ
ンスの信号として使用し、マイコン100に対して割り
込みを行う場合、タイミング出力バッファ37からの出
力を直接マイコン100に割り込み信号として供給せ
ず、微分手段330により微分された微分タイミング信
号を切換え手段340で切換え選択し、上記微分タイミ
ング信号を割り込み信号としてマイコン100に供給す
るため、タイミング信号のイベント数を半分にすること
ができる。従って、イベントを有効に利用することがで
きると共に、タイミングパターンメモリ322を有効に
使用することができる。As described above, when the timing signal is used as an edge sensing signal to interrupt the microcomputer 100, the output from the timing output buffer 37 is not directly supplied to the microcomputer 100 as an interrupt signal, but the differentiating means. Since the differential timing signal differentiated by 330 is switched and selected by the switching means 340 and the differential timing signal is supplied to the microcomputer 100 as an interrupt signal, the number of events of the timing signal can be halved. Therefore, the event can be effectively used and the timing pattern memory 322 can be effectively used.
【0084】ここで、上述のようなタイミング発生手段
30からの出力されるタイミングパターンの一例を図4
に示す。図中の信号aは、回転ヘッド71の1回転毎に
発生されるパルス信号SPG、信号bは、磁気ヘッド2
A、2Bヘッドにより記録再生される高周波信号(以
下、RF信号と言う。)SRF、信号cは、このタイミン
グ発生手段30が発生するタイミング出力信号STGの一
例、信号dは、タイミング発生器におけるタイミング発
生の起点となる位相、即ち、目標位相を示す信号TG、
信号eは、タイミング発生手段30が発生するタイミン
グパターンTGの一例を各々示している。Here, an example of the timing pattern output from the timing generating means 30 as described above is shown in FIG.
Shown in The signal a in the figure is a pulse signal S PG generated for each rotation of the rotary head 71, and the signal b is the magnetic head 2
A high frequency signal (hereinafter referred to as an RF signal) S RF recorded and reproduced by the A and 2B heads, a signal c is an example of the timing output signal S TG generated by the timing generation means 30, and a signal d is a timing generator. , Which is the phase that is the starting point of the timing generation, that is, the signal TG indicating the target phase,
The signal e shows an example of the timing pattern TG generated by the timing generation means 30.
【0085】回転ヘッド71は、上述したように、50
Hz、即ち、1回転周期TRが20msecで回転駆動
されており、上記回転ヘッド71の回転基準位置を示す
パルス信号SPGからタイミング発生起点位相信号、即
ち、目標位相信号TGまでの時間をTdとする。この時
間Tdは、回転ヘッド71の回転周期TRに対する1回転
角度2πに対する目標位相値θdに相当する。As described above, the rotary head 71 has 50
Hz, that is, one rotation cycle T R is rotationally driven at 20 msec, and the time from the pulse signal S PG indicating the rotation reference position of the rotary head 71 to the timing generation start phase signal, that is, the target phase signal TG is T Let d . This time T d corresponds to the target phase value θ d for one rotation angle 2π with respect to the rotation cycle T R of the rotary head 71.
【0086】上記図4に示すように、一般に、回転ヘッ
ド型のDATは、間欠記録再生であり、回転ヘッド71
にようにヘッドが2系統であれば、回転ヘッド71の1
回転TR毎に、磁気ヘッド2A,2Bが磁気テープ3に
接触している区間に記録信号を流したり、再生信号を増
幅したりする。上記図4に信号cとして示しているタイ
ミング出力信号STGは、例えば、再生アンプのパワーオ
ンタイミングである。即ち、磁気ヘッド2A,2Bが磁
気テープ3に接触している区間だけ再生アンプをパワー
オンする。上記以外にも、上述のようなタイミング信号
を出力することにより、記録電流区間のタイミングや、
磁気ヘッド2A,2Bが磁気テープ3に接触していない
区間での信号処理、外部との通信等、回転ヘッドの回転
位相に同期して正確なタイミング制御を行う。As shown in FIG. 4, in general, the rotary head type DAT is an intermittent recording / reproducing system, and the rotary head 71 is used.
If the head has two systems, as shown in FIG.
For each rotation T R , a recording signal is flown or a reproduction signal is amplified in a section where the magnetic heads 2A and 2B are in contact with the magnetic tape 3. The timing output signal S TG shown as the signal c in FIG. 4 is, for example, the power-on timing of the reproduction amplifier. That is, the reproducing amplifier is powered on only in the section where the magnetic heads 2A and 2B are in contact with the magnetic tape 3. In addition to the above, by outputting the timing signal as described above, the timing of the recording current section,
Accurate timing control is performed in synchronization with the rotation phase of the rotary head, such as signal processing in a section where the magnetic heads 2A and 2B are not in contact with the magnetic tape 3 and communication with the outside.
【0087】このようなタイミング発生手段30を備え
る上記図1に示したDATの動作を説明する。The operation of the DAT shown in FIG. 1 having the timing generating means 30 will be described.
【0088】まず、回転ドラム1は、ドラムモータ4に
より回転駆動される。上記ドラムモータ4の回転軸に設
けられたFG5は、回転ドラム1の回転速度に応じた周
波数の信号SFGを発生して速度サーボ回路6に供給す
る。First, the rotary drum 1 is rotationally driven by the drum motor 4. The FG 5 provided on the rotary shaft of the drum motor 4 generates a signal S FG having a frequency corresponding to the rotation speed of the rotary drum 1 and supplies it to the speed servo circuit 6.
【0089】上記速度サーボ回路6は、上記FG5から
の信号SFGから速度エラー信号ESを求め、その速度エ
ラー信号ESを加算器7に供給する。The speed servo circuit 6 obtains the speed error signal E S from the signal S FG from the FG 5 and supplies the speed error signal E S to the adder 7.
【0090】一方、パルス発振器8は、回転ドラム1が
1回転する毎に1個のパルス信号SPGを発生する。上記
パルス発振器8が発生したパルス信号SPGは、位相サー
ボ回路9に供給される。On the other hand, the pulse oscillator 8 generates one pulse signal S PG every time the rotary drum 1 makes one rotation. The pulse signal S PG generated by the pulse oscillator 8 is supplied to the phase servo circuit 9.
【0091】上記位相サーボ回路9は、上記パルス発振
器8が発生したパルス信号SPGから位相エラー信号EP
を求めると共に、回転ドラム1の回転に関する位相情報
を求め、上記位相エラー信号EPを加算器7に供給し、
上記位相情報をタイミング発生手段30に供給する。The phase servo circuit 9 receives the phase error signal E P from the pulse signal S PG generated by the pulse oscillator 8.
And phase information relating to the rotation of the rotary drum 1, and supplies the phase error signal E P to the adder 7,
The phase information is supplied to the timing generating means 30.
【0092】上記加算器7では、上記速度サーボ回路6
からの速度エラー信号ESと、上記位相サーボ回路9か
らの位相エラー信号EPとが加算される。そして、その
加算出力がアンプ10を介してドラムモータ4に制御信
号として供給されることにより、上記ドラムモータ4
は、50Hzで、且つ、パルス信号SPGが同期信号Vsy
ncに同期するように回転駆動制御される。In the adder 7, the speed servo circuit 6 is used.
A speed error signal E S from a phase error signal E P from the phase servo circuit 9 are added. Then, the added output is supplied as a control signal to the drum motor 4 via the amplifier 10, whereby the drum motor 4
Is 50 Hz, and the pulse signal S PG is the synchronization signal V sy.
Rotational drive is controlled so as to synchronize with nc .
【0093】上述のようにしてドラムモータ4が回転駆
動制御されると同時に、マイコン100は、DATの状
態に応じて、タイミング発生手段30の切換え手段33
1におけるタイミング信号の選択切換え制御を行う。At the same time that the drum motor 4 is rotationally driven and controlled as described above, the microcomputer 100 switches the timing generating means 30 to the switching means 33 according to the DAT state.
The selection switching control of the timing signal in 1 is performed.
【0094】上記タイミング発生手段30は、回転ドラ
ム1の位相、速度に応じて、上記回転ドラム1の1周
期、或は、2周期に同期した種々のタイミング信号を発
生する。The timing generating means 30 generates various timing signals in synchronization with one cycle or two cycles of the rotary drum 1 according to the phase and speed of the rotary drum 1.
【0095】従って、上記タイミング発生手段30が発
生するタイミング信号に応じて、磁気ヘッド2A,2B
は、ヘッド切換えスイッチ11により交互に切り換えら
れる。 これにより、記録時には、入力端子13からの
アナログオーディオ信号がローパスフィルタ(以下、L
PFと言う。)14を介してアナログ/デジタル(以
下、A/Dと言う。)変換器15に供給される。上記A
/D変換器15は、アナログオーディオ信号をデジタル
オーディオ信号に変換して記録信号処理回路16に供給
する。上記記録信号処理回路16は、上記A/D変換器
15からのデジタルオーディオ信号に、誤り検出処理、
誤り訂正用の符号付加処理、インターリーブ、時間軸圧
縮処理等を施し、それらの各処理を施した信号を変調回
路17に供給する。上記変調回路17は、上記記録信号
処理回路16からの信号を記録に適した信号に変調して
記録信号として出力する。上記変調回路17から出力さ
れる記録信号は、記録アンプ18、及び、記録/再生ス
イッチ12の端子rを介してヘッド切換えスイッチ11
に供給され、上記ヘッド切換えスイッチ11により磁気
ヘッド2A,2Bに交互に供給される。Therefore, according to the timing signal generated by the timing generating means 30, the magnetic heads 2A, 2B.
Are alternately switched by the head changeover switch 11. As a result, at the time of recording, the analog audio signal from the input terminal 13 is fed to the low-pass filter (hereinafter, L
It is called PF. ) 14 to an analog / digital (hereinafter referred to as A / D) converter 15. A above
The / D converter 15 converts the analog audio signal into a digital audio signal and supplies it to the recording signal processing circuit 16. The recording signal processing circuit 16 converts the digital audio signal from the A / D converter 15 into error detection processing,
Code addition processing for error correction, interleaving, time base compression processing, and the like are performed, and the signal subjected to each of these processing is supplied to the modulation circuit 17. The modulation circuit 17 modulates the signal from the recording signal processing circuit 16 into a signal suitable for recording and outputs it as a recording signal. The recording signal output from the modulation circuit 17 is transmitted through the recording amplifier 18 and the terminal r of the recording / reproducing switch 12 to the head changeover switch 11
Are supplied to the magnetic heads 2A and 2B alternately by the head changeover switch 11.
【0096】また、再生時には、上記磁気ヘッド2A,
2Bにより磁気テープ3から読み取られた再生信号が上
記回転トランス等を介して記録/再生スイッチ12の端
子pに取り出される。上記端子pにより取り出された再
生信号は、再生アンプ19、及び、イコライザ/PLL
(Phase Locked Loop)回路20を介
して復調回路21に供給される。上記復調回路21は、
上記イコライザ/PLL回路20からの再生信号を復調
し、再生信号処理回路22に供給する。上記再生信号処
理回路22は、上記復調回路21からの再生信号に、時
間軸伸長処理、デインターリーブ、誤り訂正処理、誤り
補正処理等を施し、それらの各処理を施した再生信号を
デジタル/アナログ(以下、D/Aと言う。)変換器2
3に供給する。上記D/A変換器23は、上記再生信号
処理回路22からの再生信号をアナログ信号に変換す
る。従って、上記D/A変換器23からの再生オーディ
オ信号は、LPF24を介して出力端子25より取り出
される。During reproduction, the magnetic head 2A,
The reproduction signal read from the magnetic tape 3 by 2B is taken out to the terminal p of the recording / reproducing switch 12 through the rotary transformer or the like. The reproduction signal taken out from the terminal p is supplied to the reproduction amplifier 19 and the equalizer / PLL.
It is supplied to the demodulation circuit 21 via the (Phase Locked Loop) circuit 20. The demodulation circuit 21 is
The reproduction signal from the equalizer / PLL circuit 20 is demodulated and supplied to the reproduction signal processing circuit 22. The reproduction signal processing circuit 22 performs time axis expansion processing, deinterleaving, error correction processing, error correction processing, etc. on the reproduction signal from the demodulation circuit 21, and digital / analog the reproduction signal subjected to each of these processing. (Hereinafter referred to as D / A) Converter 2
Supply 3 The D / A converter 23 converts the reproduction signal from the reproduction signal processing circuit 22 into an analog signal. Therefore, the reproduced audio signal from the D / A converter 23 is taken out from the output terminal 25 via the LPF 24.
【0097】また、上記タイミング発生手段30からマ
イコン100に割り込み信号が供給された場合、上記マ
イコン100は、所定の割り込み処理を起動する。When an interrupt signal is supplied from the timing generating means 30 to the microcomputer 100, the microcomputer 100 activates a predetermined interrupt process.
【0098】尚、本発明に係るタイミング制御装置は、
上述した本実施例のみに限定されるものではなく、N
T、VTR(ビデオテープレコーダ)等のように、回転
ヘッド等の回転体を備える機器であれば適用することが
できる。The timing control device according to the present invention is
The present invention is not limited to the above-mentioned embodiment, but N
A device such as a T or VTR (video tape recorder) having a rotating body such as a rotating head can be applied.
【0099】[0099]
【発明の効果】本発明に係るタイミング制御装置では、
回転検出手段は、回転体の回転を検出する。タイミング
発生手段は、上記回転体の回転に同期したタイミング信
号を出力するカウンタのクロックと上記タイミング信号
によりタイミング制御信号を生成する。上記タイミング
発生手段の微分手段は、上記タイミング制御信号を微分
する。上記タイミング発生手段の切換え手段は、上記微
分手段から出力された微分タイミング制御信号と上記タ
イミング制御信号とを切換え選択する。上記タイミング
発生手段は、上記切換え手段の設定に応じて上記タイミ
ング制御信号又は微分タイミング制御信号を出力する。
制御手段は、上記回転検出手段からの検出出力により上
記回転体の回転に同期したタイミング信号が上記カウン
タから出力されるように上記クロックを制御する。これ
により、タイミング制御信号をエッジセンスの信号とし
て割り込み等に使用する場合、タイミング制御信号を微
分することにより、信号の変化箇所を2倍にすることが
できるため、上記タイミング制御信号の変化数を半分に
することができる。従って、タイミング制御信号をエッ
ジセンスの信号として使用する場合、信号の変化を有効
に利用することができる。According to the timing control device of the present invention,
The rotation detecting means detects the rotation of the rotating body. The timing generation means generates a timing control signal by the clock of the counter that outputs a timing signal synchronized with the rotation of the rotating body and the timing signal. The differentiating means of the timing generating means differentiates the timing control signal. The switching means of the timing generating means switches and selects the differential timing control signal output from the differentiating means and the timing control signal. The timing generating means outputs the timing control signal or the differential timing control signal according to the setting of the switching means.
The control means controls the clock so that a timing signal synchronized with the rotation of the rotating body is output from the counter by the detection output from the rotation detecting means. As a result, when the timing control signal is used as an edge sensing signal for an interrupt or the like, it is possible to double the number of signal change points by differentiating the timing control signal. It can be halved. Therefore, when the timing control signal is used as the edge sensing signal, the change in the signal can be effectively used.
【図1】本発明に係るタイミング制御装置を適用したデ
ジタルオーディオテープレコーダ(DAT)の構成を示
す図である。FIG. 1 is a diagram showing a configuration of a digital audio tape recorder (DAT) to which a timing control device according to the present invention is applied.
【図2】上記タイミング制御装置の構成を示す図であ
る。FIG. 2 is a diagram showing a configuration of the timing control device.
【図3】上記タイミング制御装置の微分手段での微分処
理を説明するための図である。FIG. 3 is a diagram for explaining a differentiation process by a differentiation means of the timing control device.
【図4】上記タイミング制御装置の動作を説明するため
のタイミングチャートである。FIG. 4 is a timing chart for explaining the operation of the timing control device.
【図5】従来のタイミング制御装置の構成を示す図であ
る。FIG. 5 is a diagram showing a configuration of a conventional timing control device.
【図6】従来のタイミング制御信号をエッジセンスの信
号として使用した場合を説明するための図である。FIG. 6 is a diagram for explaining a case where a conventional timing control signal is used as an edge sensing signal.
310 制御手段 311 プログラマブル分周器 312 速度レジスタ 313 加算器 314 分周レジスタ 315 データバス 316 データバッファ 320 タイミング発生部320 321 時間軸カウンタ 322 タイミングパターンメモリ 323 コンパレータ 324 タイミングコントローラ 325 イベントカウンタ 326 セレクタ 327 タイミング出力バッファ 328 アドレスバス 329 アドレスバッファ 330 微分手段 340 切換え手段 341 端子 310 Control means 311 Programmable frequency divider 312 Speed register 313 Adder 314 Frequency division register 315 Data bus 316 Data buffer 320 Timing generator 320 321 Time axis counter 322 Timing pattern memory 323 Comparator 324 Timing controller 325 Event counter 326 Selector 327 Timing output Buffer 328 Address bus 329 Address buffer 330 Differentiating means 340 Switching means 341 Terminal
Claims (1)
と、 上記回転体の回転に同期したタイミング信号を出力する
カウンタのクロックと上記タイミング信号によりタイミ
ング制御信号を出力するタイミング発生手段と、 上記
回転検出手段からの検出出力により上記回転体の回転に
同期したタイミング信号が上記カウンタから出力される
ように上記クロックを制御する制御手段とを備えるタイ
ミング制御装置であって、 上記タイミング発生手段は、 上記タイミング制御信号を微分する微分手段と、 上記微分手段から出力された微分タイミング制御信号と
上記タイミング制御信号とを切換え選択する切換え手段
とを備え、 上記切換え手段の設定に応じて上記タイミング制御信号
又は微分タイミング制御信号を出力することを特徴とす
るタイミング制御装置。1. A rotation detecting means for detecting rotation of a rotating body, a counter clock for outputting a timing signal synchronized with the rotation of the rotating body, and a timing generating means for outputting a timing control signal according to the timing signal, A timing control device comprising: a control unit that controls the clock so that a timing signal synchronized with the rotation of the rotating body is output from the counter by a detection output from the rotation detection unit, wherein the timing generation unit includes: The timing control signal is provided with differentiating means for differentiating the timing control signal, and switching means for selectively selecting the differential timing control signal output from the differentiating means and the timing control signal, and the timing control signal according to the setting of the switching means. Or a timing control signal that outputs a differential timing control signal Control device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6265947A JPH08129807A (en) | 1994-10-31 | 1994-10-31 | Timing control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6265947A JPH08129807A (en) | 1994-10-31 | 1994-10-31 | Timing control device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08129807A true JPH08129807A (en) | 1996-05-21 |
Family
ID=17424291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6265947A Withdrawn JPH08129807A (en) | 1994-10-31 | 1994-10-31 | Timing control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08129807A (en) |
-
1994
- 1994-10-31 JP JP6265947A patent/JPH08129807A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4835623A (en) | System for playing video information recording disks, capable of special playback mode operation with a CLV disk | |
JPH08129807A (en) | Timing control device | |
US4902946A (en) | Software servo for a rotary head drum of VTR | |
JPH08129805A (en) | Timing control device | |
JPH08129701A (en) | Timing controller | |
JPH08129806A (en) | Timing control device | |
JPH08129728A (en) | Timing controller | |
US5065385A (en) | Time base control system with coarse and fine correction for a spindle servo | |
JPH05210809A (en) | Rotary head type electronic appliance device | |
US5521714A (en) | Rotary head type reproducing apparatus | |
JPH08129803A (en) | Reproducing device | |
JP2822511B2 (en) | Phase locked loop circuit | |
JPH0115005Y2 (en) | ||
JPH0544908Y2 (en) | ||
JPH04322189A (en) | Drum servo circuit of vtr | |
JPH0553026B2 (en) | ||
JP2797575B2 (en) | Magnetic recording device | |
JPH011492A (en) | Rotational phase control device | |
JPS63167477A (en) | Magnetic recording and reproducing device | |
JPS6381652A (en) | Recorder of video information signal for video information recording medium disk in which constant linear velocity recording area and constant angular velocity recording area coexist | |
JPS6141281A (en) | Picture reproducer | |
JPH1125587A (en) | Device for reproducing disk and method therefor | |
JPS63298846A (en) | Tape speed controller | |
JPH0729259A (en) | Digital signal recorder | |
JPH04263157A (en) | Drum servo apparatus of video tape recorder |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |