JPH08125474A - Operational amplifier - Google Patents
Operational amplifierInfo
- Publication number
- JPH08125474A JPH08125474A JP6258017A JP25801794A JPH08125474A JP H08125474 A JPH08125474 A JP H08125474A JP 6258017 A JP6258017 A JP 6258017A JP 25801794 A JP25801794 A JP 25801794A JP H08125474 A JPH08125474 A JP H08125474A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- voltage
- clamp
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、クランプ回路を有する
演算増幅器に関し、特に出力電圧の制限状態からの回復
応答が速い演算増幅器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an operational amplifier having a clamp circuit, and more particularly to an operational amplifier having a fast recovery response from a limited state of output voltage.
【０００２】[0002]
【従来の技術】クランプ回路を有する演算増幅器は入力
電圧の値が変化して線形動作状態から変化する場合、例
えば、出力電圧が電源電圧まで振り切れるのを防ぐ等の
ため、出力電圧を一定電圧値に制限するように動作する
ものである。2. Description of the Related Art An operational amplifier having a clamp circuit keeps the output voltage constant when the input voltage value changes from the linear operation state, for example, to prevent the output voltage from swinging to the power supply voltage. It works to limit to a value.
【０００３】図３はこのような従来のクランプ回路を有
する演算増幅器の一例を示す回路図である。図３におい
て１，２，３，４及び５はトランジスタ、６及び７は定
電流源、８及び９は抵抗、１０及び１１はダイオードで
ある。また、１００及び１０１は入力電圧、１０２は出
力電圧、１０３はクランプ基準電圧である。FIG. 3 is a circuit diagram showing an example of an operational amplifier having such a conventional clamp circuit. In FIG. 3, 1, 2, 3, 4 and 5 are transistors, 6 and 7 are constant current sources, 8 and 9 are resistors, and 10 and 11 are diodes. Further, 100 and 101 are input voltages, 102 is an output voltage, and 103 is a clamp reference voltage.
【０００４】また、１，２及び６は差動回路５０を、
３，４，８及び９は能動負荷回路５１を、５及び７は出
力段回路５２を、１０及び１１はクランプ回路５３をそ
れぞれ構成している。Also, 1, 2 and 6 are differential circuits 50,
3, 4, 8 and 9 form an active load circuit 51, 5 and 7 form an output stage circuit 52, and 10 and 11 form a clamp circuit 53, respectively.
【０００５】入力電圧１００及び１０１はトランジスタ
１及び２のベースにそれぞれ接続され、トランジスタ１
のエミッタはトランジスタ２のエミッタ及び定電流源６
の一端に接続される。Input voltages 100 and 101 are connected to the bases of transistors 1 and 2, respectively,
The emitter of the transistor is the emitter of the transistor 2 and the constant current source 6
Connected to one end of.
【０００６】トランジスタ１のコレクタはトランジスタ
３のコレクタ及びベースとトランジスタ４のベースにそ
れぞれ接続される。トランジスタ２のコレクタはトラン
ジスタ４のコレクタ、トランジスタ５のベース、ダイオ
ード１０のカソード及びダイオード１１のアノードにそ
れぞれ接続される。The collector of the transistor 1 is connected to the collector and base of the transistor 3 and the base of the transistor 4, respectively. The collector of the transistor 2 is connected to the collector of the transistor 4, the base of the transistor 5, the cathode of the diode 10 and the anode of the diode 11, respectively.
【０００７】トランジスタ３及び４のエミッタは抵抗８
及び９の一端にそれぞれ接続され、トランジスタ５のエ
ミッタは出力電圧１０２を出力すると共に定電流源７の
一端に接続される。また、ダイオード１０のアノード及
びダイオード１１のカソードにはクランプ基準電圧１０
３が印加される。The emitters of the transistors 3 and 4 are resistors 8
And 9 are respectively connected, and the emitter of the transistor 5 outputs the output voltage 102 and is connected to one end of the constant current source 7. Further, the clamp reference voltage 10 is applied to the anode of the diode 10 and the cathode of the diode 11.
3 is applied.
【０００８】さらに、抵抗８及び９の他端、トランジス
タ５のコレクタは正電圧源に、定電流源６及び７の他端
は負電圧源にそれぞれ接続される。Further, the other ends of the resistors 8 and 9 and the collector of the transistor 5 are connected to a positive voltage source, and the other ends of the constant current sources 6 and 7 are connected to a negative voltage source, respectively.
【０００９】ここで、図３に示す従来例の動作を説明す
る。入力電圧１００及び１０１が同電位である場合、従
来例は線形動作状態になり、定電流源６の出力電流は２
等分されてトランジスタ１及び２に流れることになる。The operation of the conventional example shown in FIG. 3 will be described. When the input voltages 100 and 101 have the same potential, the conventional example is in a linear operation state, and the output current of the constant current source 6 is 2
It will be equally divided and will flow into the transistors 1 and 2.
【００１０】また、トランジスタ３及び４は電流ミラー
回路を構成しているためトランジスタ１及び２に流れる
電流と同一電流が流れる。この時、クランプ回路５３を
構成するダイオード１０及び１１はそれぞれ”ＯＦＦ”
になっている。Further, since the transistors 3 and 4 form a current mirror circuit, the same current as the current flowing through the transistors 1 and 2 flows. At this time, the diodes 10 and 11 forming the clamp circuit 53 are "OFF" respectively.
It has become.
【００１１】入力電圧１００及び１０１が変化して図３
中”イ”の電位が高くなるとダイオード１１が”ＯＮ”
になり、それに伴いトランジスタ２が”ＯＦＦ”にな
る。When the input voltages 100 and 101 are changed, as shown in FIG.
When the potential of the middle "B" becomes high, the diode 11 becomes "ON".
Then, the transistor 2 is turned off accordingly.
【００１２】クランプ基準電圧１０３を”ＶCLAMP ”、
トランジスタ５のベース・エミッタ間電圧を”
ＶBE5 ”、ダイオード１１の順方向電圧を”Ｖ11”とす
ると、出力電圧１０２”ＶOUT ”は、 ＶOUT＝ＶCLAMP＋Ｖ11−ＶBE5 (1) となる。The clamp reference voltage 103 is set to "V CLAMP ",
The base-emitter voltage of transistor 5
Assuming that V BE5 ″ and the forward voltage of the diode 11 are “V 11 ”, the output voltage 102 “V OUT ” is V OUT = V CLAMP + V 11 −V BE5 (1).
【００１３】一方、図３中”イ”の電位が低くなるとダ
イオード１０が”ＯＮ”になり、それに伴いトランンジ
スタ１，３及び４が”ＯＦＦ”になる。ダイオード１０
の順方向電圧を”Ｖ10”とすると、出力電圧１０２”
Ｖ'OUT”は、 Ｖ'OUT＝ＶCLAMP−Ｖ10−ＶBE5 (2) となる。On the other hand, when the potential of "a" in FIG. 3 is lowered, the diode 10 is turned "on", and accordingly, the transistors 1, 3 and 4 are turned "off". Diode 10
If the forward voltage of V is "V 10 ", the output voltage is 102 "
V 'OUT "is, V' becomes OUT = V CLAMP -V 10 -V BE5 (2).
【００１４】この結果、図３に示す従来例ではクランプ
動作状態の時に出力電圧１０２を一定電圧値に制限する
ように動作することができる。As a result, the conventional example shown in FIG. 3 can operate so as to limit the output voltage 102 to a constant voltage value in the clamp operation state.
【００１５】[0015]
【発明が解決しようとする課題】しかし、図３に示す従
来例ではクランプ動作状態の動作電流が線形動作状態の
動作電流と異なっている。即ち、ダイオード１１が”Ｏ
Ｎ”の時、トランジスタ２が”ＯＦＦ”であるので、定
電流源６の出力電流はそのままトランジスタ１を流れ
る。However, in the conventional example shown in FIG. 3, the operating current in the clamp operating state is different from the operating current in the linear operating state. That is, the diode 11 is "O
Since the transistor 2 is "OFF" when N ", the output current of the constant current source 6 flows through the transistor 1 as it is.
【００１６】また、トランジスタ３及び４は電流ミラー
回路を構成していることから、トランジスタ３及び４に
も同一電流が流れることになる。従って、トランジスタ
１，３及び４の動作電流は線形動作状態の２倍になって
いる。Since the transistors 3 and 4 form a current mirror circuit, the same current flows in the transistors 3 and 4. Therefore, the operating currents of the transistors 1, 3 and 4 are double that in the linear operating state.
【００１７】一方、ダイオード１０が”ＯＮ”の時、ト
ランジスタ１，３及び４が”ＯＦＦ”であるので、定電
流源６の出力電流はそのままトランジスタ２を流れるこ
とになる。従って、トランジスタ２の動作電流は線形動
作状態の２倍になっている。On the other hand, when the diode 10 is "ON", the transistors 1, 3 and 4 are "OFF", so that the output current of the constant current source 6 flows through the transistor 2 as it is. Therefore, the operating current of the transistor 2 is double that in the linear operating state.
【００１８】ここで、クランプ動作状態から線形動作状
態に回復するためには各トランジスタの動作電流がそれ
ぞれ線形動作状態の値に戻る必要がある。Here, in order to recover from the clamp operating state to the linear operating state, the operating current of each transistor must return to the value of the linear operating state.
【００１９】但し、図３から分かるようにトランジスタ
３及び４はＰＮＰトランジスタであり、一般にＮＰＮト
ランジスタと比較して動作速度は遅く、また、電気的の
応答の他に熱的な効果による遅い応答も存在する場合が
あり、クランプ動作状態からの回復応答はトランジスタ
３及び４の動作速度によって制限されてしまうと言った
問題点がある。従って本発明の目的は、クランプ動作状
態からの回復応答の速い演算増幅器を実現することにあ
る。However, as can be seen from FIG. 3, the transistors 3 and 4 are PNP transistors, which generally have a slower operation speed than NPN transistors, and also have a slow response due to a thermal effect in addition to an electrical response. However, there is a problem in that the recovery response from the clamp operating state is limited by the operating speed of the transistors 3 and 4. Therefore, an object of the present invention is to realize an operational amplifier having a fast recovery response from the clamp operation state.
【００２０】[0020]
【課題を解決するための手段】このような目的を達成す
るために、本発明では、入力電圧の変化による動作状態
に基づき出力電圧を一定電圧値に制限するクランプ回路
を有する演算増幅器において、前記入力電圧が入力され
る差動回路と、この差動回路の２つの出力が接続される
能動負荷回路と、前記差動回路の一方の出力を前記出力
電圧として出力する出力段回路と、前記差動回路と前記
能動負荷回路の間に設けられ、前記差動回路の動作状態
に基づき前記出力電圧を一定電圧値に制限すると共に、
前記差動回路の動作状態に係わりなく前記能動負荷回路
に出力する電流値を一定にするクランプ回路とを備えた
ことを特徴とするものである。In order to achieve such an object, according to the present invention, an operational amplifier having a clamp circuit for limiting an output voltage to a constant voltage value based on an operating state due to a change in input voltage is provided. A differential circuit to which an input voltage is input, an active load circuit to which two outputs of the differential circuit are connected, an output stage circuit that outputs one output of the differential circuit as the output voltage, and the difference. Is provided between the dynamic circuit and the active load circuit, and limits the output voltage to a constant voltage value based on the operating state of the differential circuit,
And a clamp circuit that makes the current value output to the active load circuit constant regardless of the operating state of the differential circuit.
【００２１】[0021]
【作用】差動回路を構成する２つのトランジスタの内、
クランプ動作状態で単独動作するトランジスタに流れる
電流を能動負荷回路を構成する２つのトランジスタに２
等分して流すことにより、線形動作状態若しくはクラン
プ動作状態に係わりなく能動負荷回路を構成する２つの
トランジスタに流れる電流は一定になる。[Function] Of the two transistors forming the differential circuit,
The current that flows in the transistor that operates independently in the clamp operation state is applied to the two transistors that form the active load circuit.
By dividing the flow into equal parts, the current flowing through the two transistors forming the active load circuit becomes constant regardless of the linear operation state or the clamp operation state.
【００２２】[0022]
【実施例】以下本発明を図面を用いて詳細に説明する。
図１は本発明に係る演算増幅器の一実施例を示す回路図
である。ここで、１〜９，５０，５１，５２，１００，
１０１及び１０３は図３と同一符号を付してある。図１
において１２及び１３はダイオード、１４はトランジス
タ、１０２ａは出力電圧である。また、１２〜１４はク
ランプ回路５３ａを構成している。The present invention will be described in detail below with reference to the drawings.
FIG. 1 is a circuit diagram showing an embodiment of an operational amplifier according to the present invention. Here, 1-9, 50, 51, 52, 100,
101 and 103 are denoted by the same reference numerals as in FIG. FIG.
In FIG. 12, 12 and 13 are diodes, 14 is a transistor, and 102a is an output voltage. Further, 12 to 14 form a clamp circuit 53a.
【００２３】入力電圧１００及び１０１はトランジスタ
１及び２のベースにそれぞれ接続され、トランジスタ１
のエミッタはトランジスタ２のエミッタ及び定電流源６
の一端に接続される。Input voltages 100 and 101 are connected to the bases of transistors 1 and 2, respectively,
The emitter of the transistor is the emitter of the transistor 2 and the constant current source 6
Connected to one end of.
【００２４】トランジスタ１のコレクタはダイオード１
２及び１３のカソードに接続され、トランジスタ２のコ
レクタはトランジスタ４のコレクタ、トランジスタ５の
ベース、ダイオード１３のアノード、トランジスタ１４
のエミッタにそれぞれ接続される。The collector of the transistor 1 is the diode 1
Connected to the cathodes of 2 and 13, the collector of transistor 2 is the collector of transistor 4, the base of transistor 5, the anode of diode 13, the transistor 14
Respectively connected to the emitters of.
【００２５】ダイオード１２のアノードはトランジスタ
３のコレクタ及びベース、トランジスタ４のベース、ト
ランジスタ１４のコレクタにそれぞれ接続される。The anode of the diode 12 is connected to the collector and base of the transistor 3, the base of the transistor 4, and the collector of the transistor 14, respectively.
【００２６】トランジスタ３及び４のエミッタは抵抗８
及び９の一端にそれぞれ接続され、トランジスタ５のエ
ミッタは出力電圧１０２ａを出力すると共に定電流源７
の一端に接続される。また、トランジスタ１４のベース
にはクランプ基準電圧１０３が印加される。The emitters of the transistors 3 and 4 are resistors 8
And 9 are connected to one end of the constant current source 7 and the emitter of the transistor 5 outputs the output voltage 102a.
Connected to one end of. The clamp reference voltage 103 is applied to the base of the transistor 14.
【００２７】さらに、抵抗８及び９の他端、トランジス
タ５のコレクタは正電圧源に、定電流源６及び７の他端
は負電圧源にそれぞれ接続される。Further, the other ends of the resistors 8 and 9 and the collector of the transistor 5 are connected to a positive voltage source, and the other ends of the constant current sources 6 and 7 are connected to a negative voltage source, respectively.
【００２８】ここで、図１に示す実施例の動作を説明す
る。但し、実施例である演算増幅器を用いて非反転増幅
器を構成し、出力電圧１０２ａが適当な帰還率で帰還さ
れて入力電圧１０１として入力されるものとする。The operation of the embodiment shown in FIG. 1 will be described here. However, it is assumed that a non-inverting amplifier is configured using the operational amplifier according to the embodiment, and the output voltage 102a is fed back at an appropriate feedback rate and input as the input voltage 101.
【００２９】先ず、演算増幅器が線形動作状態である場
合、入力電圧１００及び１０１は同電位になり前述のよ
うに定電流源６の出力電流は２等分されてトランジスタ
１及び２に流れる。First, when the operational amplifier is in the linear operation state, the input voltages 100 and 101 have the same potential, and the output current of the constant current source 6 is divided into two and flows into the transistors 1 and 2 as described above.
【００３０】この時点でクランプ回路５３ａを構成する
ダイオード１２は”ＯＮ”、ダイオード１３及びトラン
ジスタ１４は”ＯＦＦ”になっており、トランジスタ１
及び２に流れる電流がそのままトランジスタ３及び４に
流れることになる。At this time, the diode 12 and the diode 13 and the transistor 14 which form the clamp circuit 53a are "ON", and the transistor 1 is "OFF".
The currents flowing in and 2 flow through the transistors 3 and 4 as they are.
【００３１】従って、定電流源６の出力電流を”Ｉ”、
トランジスタ３及び４に流れる電流を”Ｉ3 ”及び”Ｉ
4 ”とすれば、 Ｉ3＝Ｉ4＝Ｉ／２ (3) となる。Therefore, the output current of the constant current source 6 is "I",
The currents flowing through the transistors 3 and 4 are set to "I 3 " and "I
If it is 4 ″, then I 3 = I 4 = I / 2 (3).
【００３２】ここで、入力電圧１００の上昇に伴い出力
電圧１０２ａが上昇してダイオード１３が”ＯＮ”にな
ると、トランジスタ４のコレクタからトランジスタ２に
流れていた電流がダイオード１３を介してトランジスタ
１に流れ始める。When the output voltage 102a rises as the input voltage 100 rises and the diode 13 is turned "ON", the current flowing from the collector of the transistor 4 to the transistor 2 flows to the transistor 1 via the diode 13. It begins to flow.
【００３３】即ち、演算増幅器の開ループゲインは低下
して出力電圧１０２ａが入力電圧１００の上昇に追従し
なくなりクランプ動作状態に変化する。That is, the open loop gain of the operational amplifier is lowered, and the output voltage 102a does not follow the rise of the input voltage 100 and changes to the clamp operation state.
【００３４】また、入力電圧１０１は出力電圧１０２ａ
が帰還されたものであり、入力電圧１００の上昇に追従
できない訳であるから、入力電圧１０１は入力電圧１０
０よりも小さくなりトランジスタ２は”ＯＦＦ”にな
る。The input voltage 101 is the output voltage 102a.
Is fed back and cannot follow the rise of the input voltage 100. Therefore, the input voltage 101 is equal to the input voltage 10
It becomes smaller than 0, and the transistor 2 becomes "OFF".
【００３５】従って、定電流源６の出力電流はトランジ
スタ１にそのまま流れてダイオード１２及び１３で分割
されトランジスタ３及び４に流れることになる。但し、
トランジスタ３及び４は電流ミラー回路を構成している
ので、トランジスタ３及び４に流れる電流は等しくな
り、式（３）に示す関係を維持することになる。Therefore, the output current of the constant current source 6 flows into the transistor 1 as it is, is divided by the diodes 12 and 13, and flows into the transistors 3 and 4. However,
Since the transistors 3 and 4 form a current mirror circuit, the currents flowing through the transistors 3 and 4 become equal, and the relationship shown in the equation (3) is maintained.
【００３６】この時の正電源電圧を”ＶCC”、トランジ
スタ３及び５のベース・エミッタ間電圧を”ＶBE3 ”及
び”ＶBE5 ”、ダイオード１２及び１３の順方向電圧
を”Ｖ 12”及び”Ｖ13”、抵抗８の抵抗値を”Ｒ”とす
れば、出力電圧１０２ａ”ＶOU Ta”は、 ＶOUTa＝ＶCC−Ｉ・Ｒ／２−ＶBE3−Ｖ12 ＋Ｖ13−ＶBE5 (4) となる。The positive power supply voltage at this time is "VCC", Transi
Set the base-emitter voltage of star 3 and 5 to "VBE3"And
And "VBE5, Forward voltage of diodes 12 and 13
To "V 12"And" V13"," The resistance value of the resistor 8 is "R"
If so, the output voltage 102a "VOU Ta"Is VOUTa= VCC-I / R / 2-VBE3-V12 + V13-VBE5 (4)
【００３７】一方、入力電圧１００の下降に伴い出力電
圧１０２ａが下降してトランジスタ１４が”ＯＮ”にな
ると、トランジスタ２に流れる電流はトランジスタ４の
みならずトランジスタ１４にも流れるようになる。On the other hand, when the output voltage 102a drops and the transistor 14 turns "ON" as the input voltage 100 drops, the current flowing through the transistor 2 flows not only through the transistor 4 but also through the transistor 14.
【００３８】即ち、演算増幅器の開ループゲインは低下
して出力電圧１０２ａが入力電圧１００の下降に追従し
なくなりクランプ動作状態に変化する。That is, the open loop gain of the operational amplifier is reduced, and the output voltage 102a does not follow the decrease of the input voltage 100, and the clamp operation state is changed.
【００３９】また、入力電圧１０１は出力電圧１０２ａ
が帰還されたものであり、入力電圧１００の降下に追従
できない訳であるから、入力電圧１０１は入力電圧１０
０よりも大きくなりトランジスタ１は”ＯＦＦ”にな
る。The input voltage 101 is the output voltage 102a.
Is fed back and cannot follow the drop of the input voltage 100. Therefore, the input voltage 101 is equal to the input voltage 10
It becomes larger than 0, and the transistor 1 becomes "OFF".
【００４０】従って、定電流源６の出力電流はトランジ
スタ２にそのまま流れてトランジスタ４と、トランジス
タ１４を介してトランジスタ３とに分割されて流れるこ
とになる。但し、トランジスタ３及び４は電流ミラー回
路を構成しているので、トランジスタ３及び４に流れる
電流は等しくなり、式（３）に示す関係を維持すること
になる。Therefore, the output current of the constant current source 6 flows through the transistor 2 as it is, and is divided into the transistor 4 and the transistor 3 via the transistor 14 and flows. However, since the transistors 3 and 4 form a current mirror circuit, the currents flowing through the transistors 3 and 4 become equal, and the relationship shown in equation (3) is maintained.
【００４１】この時の出力電圧１０２ａ”Ｖ'OUTa ”
は、トランジスタ１４のベース・エミッタ間電圧を”Ｖ
BE14”とすれば、 Ｖ'OUTa＝ＶCLAMP−ＶBE14−ＶBE5 (5) となる。Output voltage 102a "V'OUTa" at this time
Is the base-emitter voltage of the transistor 14 is "V
BE14 ”, V'OUTa = V CLAMP -V BE14 -V BE5 (5)
【００４２】この結果、差動回路５０を構成する２つの
トランジスタ１若しくは２の内、クランプ動作状態で単
独動作するトランジスタ１若しくは２に流れる電流を能
動負荷回路５１を構成する２つのトランジスタ３及び４
に２等分して流すことにより、線形動作状態若しくはク
ランプ動作状態に係わりなくトランジスタ３及び４に流
れる電流は一定になる。As a result, of the two transistors 1 or 2 forming the differential circuit 50, the two transistors 3 and 4 forming the active load circuit 51 are the currents flowing through the transistors 1 or 2 that operate independently in the clamp operation state.
By dividing the current into two equal parts, the current flowing through the transistors 3 and 4 becomes constant regardless of the linear operation state or the clamp operation state.
【００４３】従って、クランプ動作状態からの回復応答
がトランジスタ３及び４の動作速度によって制限されな
くなる。Therefore, the recovery response from the clamp operating state is not limited by the operating speed of the transistors 3 and 4.
【００４４】なお、図２は本発明に係る演算増幅器の他
の実施例を示す構成ブロック図である。ここで、１，
２，４〜７，９，１２〜１４，５０，５２，５３ａ，１
００，１０１及び１０３は図１と同一符号を付してあ
る。FIG. 2 is a block diagram showing the configuration of another embodiment of the operational amplifier according to the present invention. Where 1,
2,4-7,9,12-14,50,52,53a, 1
00, 101 and 103 are assigned the same reference numerals as in FIG.
【００４５】図２において３ａはトランジスタ、８ａは
抵抗、１０２ｂは出力電圧であり、３ａ，４，８ａ及び
９は能動負荷回路５１ａを構成している。In FIG. 2, 3a is a transistor, 8a is a resistor, 102b is an output voltage, and 3a, 4, 8a and 9 constitute an active load circuit 51a.
【００４６】接続関係については図１に示す実施例とほ
ぼ同一であり、異なる点はトランジスタ３ａと抵抗８ａ
の接続関係が逆である点である。The connection relationship is almost the same as that of the embodiment shown in FIG. 1 except that the transistor 3a and the resistor 8a are different.
The connection relationship is reverse.
【００４７】即ち、抵抗８ａの一端はトランジスタ４の
ベース、ダイオード１２のアノード及びトランジスタ１
４のコレクタにそれぞれ接続され、抵抗８ａの他端はト
ランジスタ３ａのコレクタ及びベースに接続される。ま
た、トランジスタ３ａのエミッタは正電圧源に接続され
る。That is, one end of the resistor 8a is connected to the base of the transistor 4, the anode of the diode 12 and the transistor 1.
4 and the other end of the resistor 8a is connected to the collector and base of the transistor 3a. The emitter of the transistor 3a is connected to the positive voltage source.
【００４８】図２に示す実施例の動作に関しても図１に
示す実施例と同様に動作する。また、特にトランジスタ
３ａのコレクタ寄生容量がトランジスタ４のベースに与
える影響を抵抗８ａが抑える働きをする。The operation of the embodiment shown in FIG. 2 is similar to that of the embodiment shown in FIG. Further, the resistor 8a functions to suppress the influence of the collector parasitic capacitance of the transistor 3a on the base of the transistor 4 in particular.
【００４９】即ち、トランジスタ３ａのコレクタ寄生容
量を抵抗８ａ介することにより、高インピーダンスであ
るトランジスタ４のベースに直接接続しないですむので
動作速度を制限する要因が減り、回復応答がさらに速く
なる。That is, since the collector parasitic capacitance of the transistor 3a does not have to be directly connected to the base of the transistor 4 having a high impedance by way of the resistor 8a, the factor limiting the operation speed is reduced and the recovery response is further accelerated.
【００５０】[0050]
【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。差動回路を構成
する２つのトランジスタの内、クランプ動作状態で単独
動作するトランジスタに流れる電流を能動負荷回路を構
成する２つのトランジスタに２等分して流すことによ
り、クランプ状態からの回復応答の早い演算増幅器が実
現できる。As is apparent from the above description,
The present invention has the following effects. Of the two transistors that form the differential circuit, the current that flows in the transistor that operates independently in the clamp operation state is halved to the two transistors that form the active load circuit, so that the recovery response from the clamp state is improved. A fast operational amplifier can be realized.
【図１】本発明に係る演算増幅器の一実施例を示す回路
図である。FIG. 1 is a circuit diagram showing an embodiment of an operational amplifier according to the present invention.
【図２】本発明に係る演算増幅器の他の実施例を示す回
路図である。FIG. 2 is a circuit diagram showing another embodiment of the operational amplifier according to the present invention.
【図３】従来の演算増幅器の一例を示す回路図である。FIG. 3 is a circuit diagram showing an example of a conventional operational amplifier.
１，２，３，３ａ，４，５，１４ トランジスタ ６，７ 定電流源 ８，８ａ，９ 抵抗 １０，１１，１２，１３ ダイオード ５０ 差動回路 ５１，５１ａ 能動負荷回路 ５２ 出力段回路 ５３，５３ａ クランプ回路 １００，１０１ 入力電圧 １０２，１０２ａ，１０２ｂ 出力電圧 １０３ クランプ基準電圧 1,2,3,3a, 4,5,14 Transistors 6,7 Constant current sources 8,8a, 9 Resistors 10,11,12,13 Diodes 50 Differential circuits 51,51a Active load circuits 52 Output stage circuits 53, 53a Clamp circuit 100, 101 Input voltage 102, 102a, 102b Output voltage 103 Clamp reference voltage
Claims (1)
力電圧を一定電圧値に制限するクランプ回路を有する演
算増幅器において、 前記入力電圧が入力される差動回路と、 この差動回路の２つの出力が接続される能動負荷回路
と、 前記差動回路の一方の出力を前記出力電圧として出力す
る出力段回路と、 前記差動回路と前記能動負荷回路の間に設けられ、前記
差動回路の動作状態に基づき前記出力電圧を一定電圧値
に制限すると共に、前記差動回路の動作状態に係わりな
く前記能動負荷回路に出力する電流値を一定にするクラ
ンプ回路とを備えたことを特徴とする演算増幅器。1. An operational amplifier having a clamp circuit for limiting an output voltage to a constant voltage value based on an operating state due to a change in input voltage, wherein a differential circuit to which the input voltage is input and two differential circuits are provided. An active load circuit to which an output is connected, an output stage circuit that outputs one output of the differential circuit as the output voltage, a differential circuit provided between the differential circuit and the active load circuit, And a clamp circuit for limiting the output voltage to a constant voltage value based on the operating state and for making the current value output to the active load circuit constant regardless of the operating state of the differential circuit. Operational amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25801794A JP3243947B2 (en) | 1994-10-24 | 1994-10-24 | Operational amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25801794A JP3243947B2 (en) | 1994-10-24 | 1994-10-24 | Operational amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08125474A true JPH08125474A (en) | 1996-05-17 |
| JP3243947B2 JP3243947B2 (en) | 2002-01-07 |
Family
ID=17314377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25801794A Expired - Fee Related JP3243947B2 (en) | 1994-10-24 | 1994-10-24 | Operational amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3243947B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7521998B2 (en) | 2005-11-24 | 2009-04-21 | Hitachi High-Technologies Corporation | Operational amplifier and scanning electron microscope using the same |
-
1994
- 1994-10-24 JP JP25801794A patent/JP3243947B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7521998B2 (en) | 2005-11-24 | 2009-04-21 | Hitachi High-Technologies Corporation | Operational amplifier and scanning electron microscope using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3243947B2 (en) | 2002-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4059808A (en) | Differential amplifier | |
| KR20010082344A (en) | Level shift circuit | |
| JP3242932B2 (en) | Temperature compensated amplifier | |
| JPH0322723B2 (en) | ||
| JPH0456404A (en) | Amplifier device | |
| JPS6136407B2 (en) | ||
| EP0217431B1 (en) | Amplifier arrangement | |
| JPH0476524B2 (en) | ||
| GB2245787A (en) | Reducing distortion and increasing bandwidth in push-pull amplifier | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| JP2533201B2 (en) | AM detection circuit | |
| US5157347A (en) | Switching bridge amplifier | |
| JP3465952B2 (en) | Voltage-current converter | |
| JP3243947B2 (en) | Operational amplifier | |
| JPH077337A (en) | Bipolarity voltage/current converting circuit | |
| JPS5845842B2 (en) | transistor amplifier circuit | |
| JPS6123689B2 (en) | ||
| US4262244A (en) | Circuit providing improved rejection to power supply variations to current sources driven therefrom | |
| JPH09331221A (en) | Gain variable amplifier | |
| JP3134343B2 (en) | Bandgap reference voltage generation circuit | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JP2568690B2 (en) | Constant current circuit | |
| JP4206553B2 (en) | Voltage / current conversion circuit | |
| JPH0680997B2 (en) | Multiplication circuit | |
| JP2532900Y2 (en) | Limiter circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071026 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |