JPH08116482A - Image pickup device - Google Patents
Image pickup deviceInfo
- Publication number
- JPH08116482A JPH08116482A JP6274299A JP27429994A JPH08116482A JP H08116482 A JPH08116482 A JP H08116482A JP 6274299 A JP6274299 A JP 6274299A JP 27429994 A JP27429994 A JP 27429994A JP H08116482 A JPH08116482 A JP H08116482A
- Authority
- JP
- Japan
- Prior art keywords
- image pickup
- frame
- digital signal
- frames
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、撮像装置に関し、例え
ば撮像結果をディジタル信号に変換して処理する撮像装
置について、より具体的にはテレビジョンカメラ、電子
スチルカメラ等に適用することができる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image pickup apparatus, for example, an image pickup apparatus for converting an image pickup result into a digital signal for processing, and more specifically, it can be applied to a television camera, an electronic still camera or the like. .
【０００２】[0002]
【従来の技術】従来、テレビジョンカメラにおいては、
ＣＣＤ（Charge Coupled Device ）固体撮像素子の出力
信号を信号処理することにより、撮像結果をビデオ信号
に変換して出力するようになされている。2. Description of the Related Art Conventionally, in a television camera,
By processing the output signal of a CCD (Charge Coupled Device) solid-state imaging device, the imaging result is converted into a video signal and output.
【０００３】すなわちテレビジョンカメラは、ズームレ
ンズ等の光学系を用いてＣＣＤ固体撮像素子の撮像面に
被写体の像を形成する。ここでＣＣＤ固体撮像素子は、
３枚の固体撮像素子を１組にしてダイクロイックミラー
と共に光学ブロックを形成するように保持され、これに
よりテレビジョンカメラは、ダイクロイックミラーによ
り被写体の像を赤色、青色、緑色の色成分に分解して各
撮像素子の撮像面に集光し、規定の駆動パルスにより、
各画素に蓄積された蓄積電荷をラスタ走査の順序で出力
する。That is, a television camera forms an image of a subject on an image pickup surface of a CCD solid-state image pickup device by using an optical system such as a zoom lens. Here, the CCD solid-state image sensor is
The three solid-state image pickup devices are held as one set so as to form an optical block together with the dichroic mirror, whereby the television camera decomposes the image of the subject into red, blue, and green color components by the dichroic mirror. Focus on the image pickup surface of each image pickup element, and by the specified drive pulse,
The accumulated charge accumulated in each pixel is output in the order of raster scanning.
【０００４】テレビジョンカメラは、このラスタ走査の
タイミングがビデオ信号の水平周波数及びフレーム周波
数に対応するように、ＣＣＤ固体撮像素子を駆動し、こ
れによりこのＣＣＤ固体撮像素子から、ビデオ信号のタ
イミングで、撮像結果を検出する。The television camera drives the CCD solid-state image pickup device so that the timing of this raster scanning corresponds to the horizontal frequency and the frame frequency of the video signal, whereby the CCD solid-state image pickup device changes the timing of the video signal. , The imaging result is detected.
【０００５】これによりテレビジョンカメラは、赤色、
緑色、青色の色信号にガンマ補正等の信号処理を実行し
た後、ビデオ信号に変換して出力するようになされてい
る。As a result, the television camera is red,
After performing signal processing such as gamma correction on the green and blue color signals, the signal is converted into a video signal and output.
【０００６】[0006]
【発明が解決しようとする課題】ところでテレビジョン
カメラにおいては、近年、ディジタル回路で信号処理回
路を形成し、撮像結果をディジタル信号に変換して処理
するようになされたものがある。この撮像結果をディジ
タル信号処理するテレビジョンカメラにおいて、全体構
成を簡略化することができれば、便利であると考えられ
る。By the way, in some television cameras, recently, a signal processing circuit is formed by a digital circuit, and an imaging result is converted into a digital signal for processing. It would be convenient if the entire structure of a television camera for processing the image pickup result as a digital signal could be simplified.
【０００７】特に、撮像結果をディジタル信号に変換す
るアナログディジタル変換回路においては、構成が煩雑
なことにより、このアナログディジタル変換回路の構成
を簡略化することができれば、テレビジョンカメラの全
体構成を簡略化することができる。またニー処理、スミ
ア補正等の信号処理を簡略化することができれば、その
分全体構成を簡略化することができる。さらにこのよう
にアナログディジタル変換回路の構成を簡略化すること
ができれば、これに伴い例えばアナログディジタル変換
回路等のダイナミックレンジの制限などにより、従来実
現困難だった種々の画像をも形成できると考えられる。Particularly, in the analog-digital conversion circuit for converting the image pickup result into a digital signal, the structure is complicated. Therefore, if the structure of the analog-digital conversion circuit can be simplified, the entire structure of the television camera is simplified. Can be converted. Further, if the signal processing such as knee processing and smear correction can be simplified, the entire configuration can be simplified accordingly. Further, if the structure of the analog-digital conversion circuit can be simplified in this way, it is considered that various images which have been difficult to realize in the past can be formed due to the limitation of the dynamic range of the analog-digital conversion circuit or the like. .
【０００８】本発明は以上の点を考慮してなされたもの
で、撮像結果をディジタル信号に変換して処理する撮像
装置において、全体構成を簡略化することができる撮像
装置を提案しようとするものである。The present invention has been made in consideration of the above points, and it is an object of the present invention to propose an image pickup device which can simplify the entire structure in an image pickup device which converts an image pickup result into a digital signal and processes it. Is.
【０００９】[0009]
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、撮像結果を出力する撮像手段と、
この撮像結果を画像データに変換するアナログディジタ
ル変換手段と、複数フレームの画像データを対応する画
素毎に順次演算処理し、この複数フレームの画像データ
を１フレームの演算処理結果に変換し、この演算処理結
果を規定のデータ転送速度で出力する演算手段とを備え
るようにする。In order to solve such a problem, in the present invention, an image pickup means for outputting an image pickup result,
An analog-to-digital conversion means for converting the image pickup result into image data and image data of a plurality of frames are sequentially calculated for each corresponding pixel, and the image data of the plurality of frames are converted into a calculation result of one frame. An arithmetic means for outputting the processing result at a prescribed data transfer rate is provided.
【００１０】また、このデータ転送速度が、ビデオ信号
のフレーム周波数に対応するデータ転送速度でなり、撮
像手段が、ビデオ信号のフレーム周波数に対して、ｎ倍
のフレーム周波数で撮像結果を連続して出力し、演算手
段が、演算処理する複数フレームがｎフレームに選定さ
れ、この演算処理結果を規定のデータ転送速度で出力す
ることにより、前記演算処理結果をビデオ信号のフレー
ム周波数で出力する。ここでｎは、２以上の整数でな
る。Further, this data transfer rate is a data transfer rate corresponding to the frame frequency of the video signal, and the image pickup means continuously picks up the image pickup results at a frame frequency n times the frame frequency of the video signal. The plurality of frames to be processed are selected as n frames, and the calculation means outputs the calculation processing result at a specified data transfer rate, thereby outputting the calculation processing result at the frame frequency of the video signal. Here, n is an integer of 2 or more.
【００１１】特に、この演算処理が、加算処理でなるよ
うにする。In particular, the arithmetic processing should be addition processing.
【００１２】また、撮像手段が、撮像結果の電荷蓄積時
間を可変できるようにする。Further, the image pickup means can change the charge storage time of the image pickup result.
【００１３】さらに、撮像手段が、電荷蓄積時間を間欠
的に切り換えるようにする。Further, the image pickup means intermittently switches the charge accumulation time.
【００１４】特に、演算処理が、減算処理でなるように
する。In particular, the arithmetic processing is a subtraction processing.
【００１５】さらに、演算手段が、順次入力される画像
データを加算回路及び又は減算回路を介してフレームメ
モリに入力し、このフレームメモリの出力データを加算
回路及び又は減算回路に帰還して、前記演算処理を実行
する。Further, the arithmetic means inputs the sequentially input image data to the frame memory via the addition circuit and / or the subtraction circuit, and feeds back the output data of the frame memory to the addition circuit and / or the subtraction circuit, Perform arithmetic processing.
【００１６】[0016]
【作用】撮像結果は、アナログディジタル変換手段によ
り画像データに変換された後、複数フレームの画像デー
タが対応する画素毎に順次演算処理されて、複数フレー
ムの画像データが１フレームの演算処理結果に変換され
ることにより、この演算処理の種類、撮像の条件等で決
まる複数フレームの総合の特性により、出力される。After the image pickup result is converted into image data by the analog-digital conversion means, the image data of a plurality of frames are sequentially processed for each corresponding pixel, and the image data of the plurality of frames become a calculation processing result of one frame. As a result of conversion, it is output according to the overall characteristics of a plurality of frames that are determined by the type of arithmetic processing, imaging conditions, and the like.
【００１７】さらに、この演算処理により出力されるデ
ータ転送速度が、ビデオ信号のフレーム周波数に対応す
るデータ転送速度の場合、撮像手段より、ビデオ信号の
フレーム周波数に対して、ｎ倍のフレーム周波数で撮像
結果を連続して出力し、演算手段において、演算処理す
る複数フレームをｎフレームに設定することにより、ビ
デオ信号のフレームに対応して演算処理結果を得ること
ができる。これによりこの場合の撮像結果は、演算処理
の種類、撮像の条件等で決まる複数フレームの総合の特
性により、ビデオ信号のフレームに対応して順次出力さ
れる。Further, when the data transfer rate output by this arithmetic processing is a data transfer rate corresponding to the frame frequency of the video signal, the image pickup means makes the frame frequency n times the frame frequency of the video signal. By continuously outputting the image pickup results and setting the plurality of frames to be subjected to the arithmetic processing to n frames by the arithmetic means, the arithmetic processing results can be obtained corresponding to the frames of the video signal. As a result, the image pickup result in this case is sequentially output corresponding to the frame of the video signal according to the total characteristics of a plurality of frames determined by the type of arithmetic processing, the image pickup condition, and the like.
【００１８】特に、この演算処理が、加算処理でなるよ
うにすれば、撮像結果は、演算処理する複数フレーム
分、信号レベルが増大するように、演算処理結果に変換
される。従って撮像結果は、ダイナミックレンジが拡大
されることになる。In particular, if the arithmetic processing is performed by addition processing, the image pickup result is converted into the arithmetic processing result so that the signal level is increased by a plurality of frames to be arithmetically processed. Therefore, the imaging result has a wide dynamic range.
【００１９】また、撮像手段で、撮像結果の電荷蓄積時
間を可変できるようにすれば、輝度変化する被写体に対
しても、各フレームの電荷蓄積時間を可変して輝度むら
のない撮像結果が形成される。従ってこの場合、撮像結
果は、時間軸方向の変化が滑らかになるように、演算処
理結果に変換される。Further, if the image pickup means can change the charge accumulation time of the image pickup result, the charge accumulation time of each frame can be changed to form an image pickup result having no brightness unevenness even for a subject whose brightness changes. To be done. Therefore, in this case, the imaging result is converted into the calculation processing result so that the change in the time axis direction becomes smooth.
【００２０】さらに、撮像手段が、電荷蓄積時間を間欠
的に切り換える場合、演算処理結果は、電荷蓄積時間の
長いフレームと短いフレームとの総合の特性に設定され
る。従って電荷蓄積時間の長いフレームで撮像手段等が
飽和するように設定して、演算処理結果においては、非
線型の特性が得られる。Further, when the image pickup means intermittently switches the charge accumulation time, the calculation processing result is set to the total characteristic of the frame having the long charge accumulation time and the frame having the short charge accumulation time. Therefore, the image pickup means is set to be saturated in a frame in which the charge storage time is long, and a nonlinear characteristic is obtained in the calculation processing result.
【００２１】特に、演算処理が、減算処理でなるように
すれば、例えば電荷蓄積時間を切り換えて、電荷蓄積時
間に依存する信号成分と依存しない信号成分とが演算処
理結果において分離される。In particular, if the calculation process is a subtraction process, for example, the charge accumulation time is switched, and a signal component that depends on the charge accumulation time and a signal component that does not depend on the charge accumulation time are separated in the calculation process result.
【００２２】さらに、演算手段が、順次入力される画像
データを加算回路及び又は減算回路を介してフレームメ
モリに入力し、このフレームメモリの出力を加算回路及
び又は減算回路に帰還すれば、フレームメモリを用いた
フレーム演算により演算処理が実行される。Further, if the arithmetic means inputs the sequentially input image data to the frame memory via the adder circuit and / or the subtractor circuit and feeds back the output of the frame memory to the adder circuit and / or the subtractor circuit, the frame memory The calculation processing is executed by the frame calculation using.
【００２３】[0023]
【実施例】以下、適宜図面を参照しながら本発明の実施
例を詳述する。Embodiments of the present invention will be described in detail below with reference to the drawings.
【００２４】（１）第１の実施例 図１は、本発明の第１の実施例に係るテレビジョンカメ
ラの全体構成を示すブロック図である。この図１におい
て、テレビジョンカメラ１は、ＣＣＤ固体撮像素子２に
より所望の被写体を撮像し、ビデオ信号ＳＶを出力す
る。(1) First Embodiment FIG. 1 is a block diagram showing the overall configuration of a television camera according to the first embodiment of the present invention. In FIG. 1, the television camera 1 captures an image of a desired subject with the CCD solid-state image sensor 2 and outputs a video signal SV.
【００２５】ここでＣＣＤ固体撮像素子２は、ダイクロ
イックミラーと共に３枚で１組の光学ブロックを形成
し、ラスタ走査の順序で、各画素の蓄積電荷を出力する
ことにより、この蓄積電荷の連続で形成される出力信号
Ｓ１を出力する。このときＣＣＤ固体撮像素子２は、駆
動回路３から出力される駆動パルスＳＰに基づいて、ビ
デオ信号ＳＶのフレーム周波数に対して、このフレーム
周波数の２倍のフレーム周波数６０〔Ｈｚ〕（以下記号
Ｆ２で表す）で出力信号Ｓ１を出力する。Here, the CCD solid-state image pickup device 2 forms one set of three optical blocks together with the dichroic mirror, and outputs the accumulated charges of each pixel in the order of raster scanning, so that the accumulated charges are continuously generated. The formed output signal S1 is output. At this time, the CCD solid-state image sensor 2 is based on the drive pulse SP output from the drive circuit 3 and has a frame frequency 60 [Hz] which is twice the frame frequency of the video signal SV (hereinafter referred to as symbol F2). Output signal S1 is output.
【００２６】駆動回路３は、内部クロックを基準にして
この駆動パルスＳＰを生成するタイミングジェネレータ
で形成され、システム制御回路４から出力されるシャッ
ター速度制御データＤ１及びフレーム周波数制御データ
Ｄ２に応じてこの駆動パルスＳＰのタイミングを設定す
る。これにより駆動回路３は、ＣＣＤ固体撮像素子２の
フレーム周波数Ｆ２を設定すると共に、ＣＣＤ固体撮像
素子２の電荷蓄積時間をフレーム周期で切り換え、始め
の１フレームの期間の間、電子シャッターをオフ状態に
設定し、続く１フレームの期間の間、電子シャッターを
規定の電荷蓄積時間Ｔに設定する。The drive circuit 3 is formed of a timing generator which generates the drive pulse SP with reference to the internal clock, and the drive circuit 3 generates the drive pulse SP according to the shutter speed control data D1 and the frame frequency control data D2 output from the system control circuit 4. The timing of the drive pulse SP is set. As a result, the drive circuit 3 sets the frame frequency F2 of the CCD solid-state image pickup device 2 and switches the charge accumulation time of the CCD solid-state image pickup device 2 in frame cycles, and turns off the electronic shutter during the first one frame period. , And the electronic shutter is set to the specified charge accumulation time T during the following one frame period.
【００２７】アナログプロセス回路５は、このＣＣＤ固
体撮像素子２の出力信号Ｓ１を所定利得で増幅して出力
する。アナログディジタル変換回路（Ａ／Ｄ）６は、こ
のアナログプロセス回路５の出力信号をアナログディジ
タル変換することにより、ｎ−１ビットのディジタル信
号に変換して出力する。これによりテレビジョンカメラ
１では、このアナログディジタル変換回路６を介して、
ｎ−１ビット、フレーム周波数６０〔Ｈｚ〕、フレーム
周期で交互に電荷蓄積時間が切り換わるディジタル信号
Ｓ２を得るようになされている。The analog process circuit 5 amplifies the output signal S1 of the CCD solid-state image pickup device 2 with a predetermined gain and outputs it. The analog-digital conversion circuit (A / D) 6 performs analog-digital conversion on the output signal of the analog process circuit 5 to convert it into an n-1 bit digital signal and output it. As a result, in the television camera 1, through the analog-digital conversion circuit 6,
A digital signal S2, in which the charge accumulation time is alternately switched at a frame frequency of n-1 bits and a frame frequency of 60 Hz, is obtained.
【００２８】選択回路７は、アナログディジタル変換回
路６から出力されるディジタル信号Ｓ２に同期して、こ
のディジタル信号Ｓ２のフレーム周期の２倍の周期で接
点を切り換え、順次入力されるディジタル信号Ｓ２をフ
レームメモリ（ＦＭ）８及び９に交互に出力する。The selection circuit 7 switches the contacts in synchronization with the digital signal S2 output from the analog-digital conversion circuit 6 at a cycle twice as long as the frame cycle of the digital signal S2, and sequentially inputs the digital signal S2. The data is alternately output to the frame memories (FM) 8 and 9.
【００２９】フレームメモリ８及び９は、ｎビットのメ
モリ回路で形成され、選択回路７からディジタル信号Ｓ
２が入力されている期間の間、このディジタル信号Ｓ２
に同期したＦＩＦＯ（First In First Out）メモリ回路
として動作する。すなわちこの期間の間、フレームメモ
リ８及び９は、順次入力されるディジタル信号Ｓ２を格
納すると共に、既に格納済のディジタル信号Ｓ２を格納
順に出力する。これに対して選択回路７からディジタル
信号Ｓ２が入力されていない期間の間、フレームメモリ
８及び９は、ビデオ信号ＳＶに同期したタイミングで
（すなわちフレーム周波数３０〔Ｈｚ〕でなり、格納時
の１／２の転送速度でなる）、格納したディジタル信号
Ｓ２を順次出力した後、リセットされる。The frame memories 8 and 9 are formed by an n-bit memory circuit, and a digital signal S from the selection circuit 7 is sent.
2 is being input, the digital signal S2
It operates as a FIFO (First In First Out) memory circuit that is synchronized with. That is, during this period, the frame memories 8 and 9 store the sequentially input digital signals S2 and output the already stored digital signals S2 in the order of storage. On the other hand, during the period in which the digital signal S2 is not input from the selection circuit 7, the frame memories 8 and 9 are synchronized with the video signal SV (that is, the frame frequency is 30 [Hz], and the frame memory is set to 1 at the time of storage. The transfer rate is / 2), and the stored digital signal S2 is sequentially output and then reset.
【００３０】これによりフレームメモリ８及び９は、選
択回路７の接点の切り換えに同期して相補的に動作を切
り換え、フレーム周波数６０〔Ｈｚ〕のディジタル信号
Ｓ２を２フレーム分格納すると共に、始めに格納した１
フレーム分のディジタル信号Ｓ２を出力し、続く２フレ
ームの期間の間、フレーム周波数３０〔Ｈｚ〕で残った
ディジタル信号Ｓ２を出力する。As a result, the frame memories 8 and 9 complementarily switch the operation in synchronization with the switching of the contacts of the selection circuit 7, store the digital signal S2 of the frame frequency 60 [Hz] for 2 frames, and at the beginning, Stored 1
The digital signal S2 for the frame is output, and the remaining digital signal S2 is output at the frame frequency of 30 [Hz] for the period of the following two frames.
【００３１】選択回路１０及び１１は、選択回路７の接
点の切り換えに同期して動作を切り換える。このうち選
択回路１０は、フレーム周波数６０〔Ｈｚ〕で動作する
フレームメモリ８又は９を選択し、このフレームメモリ
８又は９から出力されるディジタル信号Ｓ２を加算回路
１２に出力する。ここでこの加算回路１２は、アナログ
ディジタル変換回路６及び選択回路７間に介挿され、選
択回路１０から出力されるディジタル信号Ｓ２を、アナ
ログディジタル変換回路６から出力されるディジタル信
号Ｓ２に加算する。The selection circuits 10 and 11 switch their operations in synchronization with the switching of the contacts of the selection circuit 7. Of these, the selection circuit 10 selects the frame memory 8 or 9 operating at a frame frequency of 60 [Hz], and outputs the digital signal S2 output from the frame memory 8 or 9 to the addition circuit 12. Here, the adder circuit 12 is interposed between the analog-digital conversion circuit 6 and the selection circuit 7, and adds the digital signal S2 output from the selection circuit 10 to the digital signal S2 output from the analog-digital conversion circuit 6. .
【００３２】これにより図２に示すように、アナログデ
ィジタル変換回路６から出力されるｎ−１ビット、フレ
ーム周波数６０〔Ｈｚ〕のディジタル信号Ｓ２（図２
（Ａ））は、２フレーム単位でフレームメモリ８及び９
に交互に格納される（図２（Ｂ）及び（Ｃ））。なお図
２においては、ＣＣＤ固体撮像素子２の動作によりディ
ジタル信号Ｓ２を表し、符号Ｏ及びＥでそれぞれ奇数フ
ィールド及び偶数フィールドを表し、符号ｎ及びｎ−１
でそれぞれデータのビット数を表す。As a result, as shown in FIG. 2, the digital signal S2 (n-1 bit, frame frequency 60 [Hz]) output from the analog-digital conversion circuit 6 (FIG. 2).
(A)) shows frame memories 8 and 9 in units of 2 frames.
Are alternately stored in (FIGS. 2B and 2C). In FIG. 2, a digital signal S2 is represented by the operation of the CCD solid-state image pickup device 2, reference numerals O and E represent an odd field and an even field, respectively, and reference numerals n and n-1.
Represents the number of bits of data.
【００３３】ディジタル信号Ｓ２は、このフレームメモ
リ８及び９に交互に格納される際、加算回路１２におい
て、フレームメモリ８又は９から出力されるディジタル
信号と加算され、このとき始めの１フレームの期間の
間、直前でフレームメモリ８又は９がリセットされてい
ることにより、ｎ−１ビットのまま、フレームメモリ８
又は９に格納される。When the digital signal S2 is alternately stored in the frame memories 8 and 9, the digital signal S2 is added to the digital signal output from the frame memory 8 or 9 in the adder circuit 12, and at this time, the period of the first one frame. During this period, since the frame memory 8 or 9 has been reset immediately before, the frame memory 8 or
Or stored in 9.
【００３４】これに対して続く１フレームの期間の間、
このディジタル信号Ｓ２は、直前のフレームで格納した
ディジタル信号Ｓ２と加算回路１２で加算されることに
より、ｎビットのディジタル信号Ｓ２に変換されてフレ
ームメモリ８又は９に格納されることになる。On the other hand, during the period of one frame that follows,
This digital signal S2 is added to the digital signal S2 stored in the immediately preceding frame by the adder circuit 12 to be converted into an n-bit digital signal S2 and stored in the frame memory 8 or 9.
【００３５】選択回路１１は、フレームメモリ８又は９
から出力されるこのｎビットのディジタル信号を、続く
２フレームの期間の間（すなわちビデオ信号ＳＶの１フ
レームの期間でなる）、ディジタル信号処理回路１３に
出力する（図２（Ｄ））。これによりテレビジョンカメ
ラ１では、ｎ−１ビットのアナログディジタル変換回路
６を用いて、ｎビットのディジタル信号を生成すること
ができる。従ってＣＣＤ固体撮像素子２からアナログデ
ィジタル変換回路６で形成される伝送路のダイナミック
レンジを小さく設定することができる。特にアナログデ
ィジタル変換回路６においては、ｎ−１ビットの構成に
よりｎビット相当のディジタル信号Ｓ３を生成すること
ができる。これによりテレビジョンカメラ１では、その
分伝送路の構成を簡略化することができ、テレビジョン
カメラ１全体として全体構成を簡略化することができ
る。The selection circuit 11 is a frame memory 8 or 9
The n-bit digital signal output from the digital signal processing circuit 13 is output to the digital signal processing circuit 13 during the subsequent two frame periods (that is, during one frame period of the video signal SV) (FIG. 2 (D)). As a result, the television camera 1 can generate an n-bit digital signal by using the n-1 bit analog-digital conversion circuit 6. Therefore, the dynamic range of the transmission path formed by the analog-digital conversion circuit 6 from the CCD solid-state image sensor 2 can be set small. In particular, the analog-digital conversion circuit 6 can generate the digital signal S3 corresponding to n bits by the configuration of n-1 bits. As a result, in the television camera 1, the structure of the transmission path can be simplified accordingly, and the entire structure of the television camera 1 as a whole can be simplified.
【００３６】かくしてフレームメモリ８又は９は、選択
回路７、１０、１１、加算回路１２と共に、ディジタル
信号Ｓ２を、２フレーム単位で、対応する画素毎に順次
加算処理する演算手段を構成すると共に、フレーム周波
数６０〔Ｈｚ〕の演算処理結果をフレーム周波数３０
〔Ｈｚ〕のディジタル信号Ｓ３に変換するフレーム周波
数変換手段を形成し、この演算手段としての動作とフレ
ーム周波数変換手段としての動作を交互に繰り返すこと
になる。Thus, the frame memory 8 or 9 together with the selection circuit 7, 10, 11 and the addition circuit 12 constitutes an arithmetic means for sequentially performing the addition processing of the digital signal S2 in units of two frames for each corresponding pixel, The calculation result of the frame frequency 60 [Hz] is set to the frame frequency 30
A frame frequency conversion means for converting into a digital signal S3 of [Hz] is formed, and the operation as the calculation means and the operation as the frame frequency conversion means are alternately repeated.
【００３７】またディジタル信号Ｓ２は、このフレーム
メモリ８又は９、選択回路７、１０、１１、加算回路１
２で形成される演算手段の加算処理により、２フレーム
単位で加算されて連続するフレームが１フレームの演算
処理結果に変換されることになり、結局、選択回路１１
から出力されるディジタル信号Ｓ３は、この２フレーム
のディジタル信号Ｓ２の総合の特性により、出力される
ことになり、この場合はビット数が拡大されて出力され
ることになる。The digital signal S2 is supplied to the frame memory 8 or 9, the selection circuit 7, 10, 11 and the addition circuit 1.
By the addition processing of the arithmetic means formed by 2, the continuous frames are added in units of two frames and converted into a one-frame arithmetic processing result, and in the end, the selection circuit 11
The digital signal S3 output from is output due to the total characteristics of the digital signals S2 of the two frames. In this case, the number of bits is expanded and output.
【００３８】この総合特性について図２において、アナ
ログディジタル変換回路６から出力されるディジタル信
号Ｓ２の電荷蓄積時間について着目すれば、始めの１フ
レームの期間の間、電子シャッターをオフ状態に設定し
たディジタル信号Ｓ２がアナログディジタル変換回路６
から出力されるのに対し、続く１フレームの期間の間、
電荷蓄積時間Ｔで撮像されたディジタル信号Ｓ２が出力
されることになる。With respect to this total characteristic, focusing on the charge accumulation time of the digital signal S2 output from the analog-digital conversion circuit 6 in FIG. 2, the digital shutter in which the electronic shutter is set to the OFF state during the first frame period. The signal S2 is the analog-digital conversion circuit 6
Is output from the
The digital signal S2 imaged at the charge accumulation time T is output.
【００３９】図３に示すように、これをＣＣＤ固体撮像
素子２側から見ると、始めの１フレームの期間に比して
（図３（Ａ））、続く１フレームの期間（図３
（Ｂ））、ＣＣＤ固体撮像素子２の感度が低く切り換わ
ったことになる。これをディジタル信号処理回路１３側
から見ると、この２フレーム分のディジタル信号Ｓ２が
加算されて入力されることにより、ＣＣＤ固体撮像素子
２の入射光量に対して、この２フレーム分の総合的な特
性で表されるディジタル信号Ｓ３が入力されることにな
る（図３（Ｃ））。As shown in FIG. 3, when viewed from the CCD solid-state image pickup device 2 side, as compared with the first one frame period (FIG. 3A), the following one frame period (FIG. 3).
(B)) The sensitivity of the CCD solid-state image sensor 2 is switched to low. When viewed from the side of the digital signal processing circuit 13, since the digital signals S2 for these two frames are added and input, the total amount of light for the two frames with respect to the incident light amount of the CCD solid-state image sensor 2 is input. The digital signal S3 represented by the characteristic is input (FIG. 3 (C)).
【００４０】このディジタル信号Ｓ３の特性を前提とし
て、この実施例において、ＣＣＤ固体撮像素子２、アナ
ログプロセス回路５及びアナログディジタル変換回路６
は、電子シャッターをオフ状態に設定して、ＣＣＤ固体
撮像素子２の入射光量が規定の入射光量Ｌ０以上に増加
すると、ディジタル信号Ｓ２の信号レベルが飽和するよ
うに設定されている。Based on the characteristics of the digital signal S3, in this embodiment, the CCD solid-state image pickup device 2, the analog process circuit 5, and the analog-digital conversion circuit 6 are used.
Is set so that the signal level of the digital signal S2 is saturated when the electronic shutter is set to the off state and the incident light amount of the CCD solid-state image pickup device 2 increases to the specified incident light amount L0 or more.
【００４１】これによりディジタル信号処理回路１３に
入力されるディジタル信号Ｓ３は、入射光量に対して信
号レベルが非線型に変化することになる。すなわちディ
ジタル信号Ｓ３は、この光量Ｌ０を境にして入射光量が
増大すると信号レベルの変化がなだらかになり、この実
施例ではこの光量Ｌ０をニーポイントに設定する。As a result, the signal level of the digital signal S3 input to the digital signal processing circuit 13 changes non-linearly with respect to the amount of incident light. That is, the digital signal S3 has a gradual change in signal level as the incident light amount increases at the light amount L0 as a boundary, and in this embodiment, the light amount L0 is set to the knee point.
【００４２】さらにこの実施例において、システム制御
回路４は、この総合の特性においてニーポイントを境に
して、光量変化に対する信号レベルの変化が規定の変化
率を呈するように、電荷蓄積時間Ｔを設定し、これによ
りテレビジョンカメラ１では、通常のテレビジョンカメ
ラで設定されるニー特性と等しい特性を実現する。Further, in this embodiment, the system control circuit 4 sets the charge storage time T so that the change of the signal level with respect to the change of the light amount exhibits the specified change rate at the knee point in the overall characteristic. However, in this way, the television camera 1 realizes a characteristic equal to the knee characteristic set by a normal television camera.
【００４３】従って続くディジタル信号処理回路１３
は、この種のテレビジョンカメラに必要なニー処理の回
路を省略することができ、その分構成を簡略化すること
ができる。かくしてディジタル信号処理回路１３は、こ
のｎビットのディジタル信号Ｓ３に対してシェーディン
グ補正等の処理を実行し、エンコーダ１４は、ディジタ
ル信号処理回路１３から出力されるディジタル信号をア
ナログ信号に変換した後、ビデオ信号ＳＶに変換して出
力する。Therefore, the subsequent digital signal processing circuit 13
Can omit the knee processing circuit necessary for this type of television camera, and can simplify the configuration accordingly. Thus, the digital signal processing circuit 13 executes processing such as shading correction on the n-bit digital signal S3, and the encoder 14 converts the digital signal output from the digital signal processing circuit 13 into an analog signal, The video signal SV is converted and output.
【００４４】以上の構成において、出力信号Ｓ１は、Ｃ
ＣＤ固体撮像素子２において、フレーム周波数６０〔Ｈ
ｚ〕で、フレーム周期で交互に電荷蓄積時間が切り換わ
るように生成され、アナログプロセス回路５でゲンイ調
整された後、続くアナログディジタル変換回路６でｎ−
１ビットのディジタル信号Ｓ２に変換される。In the above configuration, the output signal S1 is C
In the CD solid-state image sensor 2, the frame frequency 60 [H
z] is generated such that the charge accumulation time is alternately switched in the frame cycle, and the analog process circuit 5 performs the genie adjustment.
It is converted into a 1-bit digital signal S2.
【００４５】このｎ−１ビットのディジタル信号Ｓ２
は、２フレーム単位で交互にフレームメモリ８又は９に
出力され、このうち始めに出力した１フレーム分のディ
ジタル信号Ｓ２が選択回路１０を介して加算回路１２に
帰還されることにより、ここで連続する２フレームのデ
ィジタル信号Ｓ２が加算されてフレームメモリ８又は９
に格納される。This n-1 bit digital signal S2
Is alternately output to the frame memory 8 or 9 in units of two frames, and the digital signal S2 for one frame that is output first is fed back to the adder circuit 12 via the selection circuit 10 to be continuously output here. The digital signals S2 of the two frames are added to generate the frame memory 8 or 9
Stored in.
【００４６】これによりディジタル信号Ｓ２は、連続す
る２フレームを総合した特性に変換されてフレームメモ
リ８又は９に格納され、この場合ビット数が拡大されて
フレームメモリ８又は９に格納され、他方のフレームメ
モリ９又は８にディジタル信号Ｓ２が格納されている期
間の間、格納時の１／２の転送速度でディジタル信号処
理回路１３に出力され、ここで規定の処理を受けた後、
続くエンコーダ１４でビデオ信号ＳＶに変換されて出力
される。As a result, the digital signal S2 is converted into a combined characteristic of two consecutive frames and stored in the frame memory 8 or 9, and in this case, the bit number is expanded and stored in the frame memory 8 or 9, and the other one is stored. During the period in which the digital signal S2 is stored in the frame memory 9 or 8, the digital signal S2 is output to the digital signal processing circuit 13 at a transfer rate of ½ of the storage time, and after undergoing the prescribed processing,
It is converted into a video signal SV by the subsequent encoder 14 and output.
【００４７】このフレームメモリ８又は９に格納される
際、ディジタル信号Ｓ２は、電荷蓄積時間の異なる連続
する２フレームが加算され、しかもこの一方のフレーム
において光量増大時にディジタル信号Ｓ２が飽和するよ
うに伝送路が設定されていることにより、光量の増大に
伴い信号レベルの変化が緩やかに切り換わり、これによ
りニー特性を実現することができる。When the digital signal S2 is stored in the frame memory 8 or 9, two consecutive frames having different charge storage times are added so that the digital signal S2 is saturated when the light amount is increased in one of the frames. Since the transmission line is set, the change in the signal level gradually switches with an increase in the amount of light, so that the knee characteristic can be realized.
【００４８】以上の構成によれば、通常の２倍のフレー
ム周波数でＣＣＤ固体撮像素子２を駆動し、フレームメ
モリ８及び９を介して、このＣＣＤ固体撮像素子２から
得られるｎ−１ビットのディジタル信号Ｓ２を２フレー
ム単位で加算してｎビットのディジタル信号に変換した
ことにより、ＣＣＤ固体撮像素子２からアナログディジ
タル変換回路６までの構成を簡略化して、ｎビットのデ
ィジタル信号を生成することができ、これにより全体構
成を簡略化することができる。According to the above construction, the CCD solid-state image pickup device 2 is driven at a frame frequency twice as high as usual, and the n-1 bit data obtained from the CCD solid-state image pickup device 2 is passed through the frame memories 8 and 9. By adding the digital signal S2 in units of two frames and converting it into an n-bit digital signal, the configuration from the CCD solid-state image sensor 2 to the analog-digital conversion circuit 6 is simplified, and an n-bit digital signal is generated. Therefore, the entire configuration can be simplified.
【００４９】併せて連続するフレームで電荷蓄積時間を
切り換え、一方の電荷蓄積時間で伝送路が飽和するよう
に設定したことにより、入射光量に対して非線型の特性
を得ることができる。これにより伝送路の飽和特性と電
荷蓄積時間Ｔを設定してニー特性を簡易に実現すること
ができ、その分ディジタル信号処理回路１３の構成を簡
略化することができる。In addition, the charge accumulation time is switched in successive frames, and the transmission path is set to be saturated in one charge accumulation time, so that a nonlinear characteristic can be obtained with respect to the amount of incident light. Accordingly, the saturation characteristic of the transmission line and the charge storage time T can be set to easily realize the knee characteristic, and the configuration of the digital signal processing circuit 13 can be simplified accordingly.
【００５０】（２）第２の実施例 図４は、第２の実施例によるテレビジョンカメラの全体
構成を示すブロック図である。この図４において、上述
した図１と同一の構成は、同一の符号を付して示し、重
複した説明を省略する。(2) Second Embodiment FIG. 4 is a block diagram showing the overall structure of a television camera according to the second embodiment. In FIG. 4, the same configurations as those in FIG. 1 described above are denoted by the same reference numerals, and duplicate description will be omitted.
【００５１】ここでＣＣＤ固体撮像素子２２は、図１に
ついて上述したＣＣＤ固体撮像素子２と同様のカラー画
像用の撮像素子で、この実施例においては、必要な入射
光量に対して充分なダイナミックレンジを確保できるよ
うに形成され、フレーム周波数６０〔Ｈｚ〕の出力信号
Ｓ４を出力する。さらにＣＣＤ固体撮像素子２２は、シ
ステム制御回路４でシャッター速度制御データＤ１を切
り換えることにより、電子シャッターがオフの状態と、
１／１００００秒の電荷蓄積時間で電子シャッターがオ
ンの状態とが交互にフレーム周期で連続するように、出
力信号Ｓ４を出力する。The CCD solid-state image pickup device 22 is a color image pickup device similar to the CCD solid-state image pickup device 2 described above with reference to FIG. 1. In this embodiment, a sufficient dynamic range for a required incident light quantity is obtained. Of the frame frequency 60 [Hz] is output. Further, the CCD solid-state image pickup device 22 switches the shutter speed control data D1 by the system control circuit 4 so that the electronic shutter is turned off,
The output signal S4 is output so that the state in which the electronic shutter is turned on continues alternately in the frame period with the charge accumulation time of 1/10000 second.
【００５２】アナログプロセス回路２３は、充分なダイ
ナミックレンジによりこの出力信号Ｓ４を増幅して出力
し、アナログディジタル変換回路２４は、この色信号を
ｎビットのディジタル信号Ｓ５に変換して出力する。こ
れによりテレビジョンカメラ２１は、アナログディジタ
ル変換回路２４を介してフレーム周波数６０〔Ｈｚ〕、
フレーム単位で電荷蓄積時間の大きく異なるディジタル
信号Ｓ５を、上述した第１の実施例と同様に２フレーム
単位でフレームメモリ８及び９に出力する。The analog process circuit 23 amplifies and outputs this output signal S4 with a sufficient dynamic range, and the analog-digital conversion circuit 24 converts this color signal into an n-bit digital signal S5 and outputs it. As a result, the television camera 21 causes the frame frequency 60 [Hz] via the analog-digital conversion circuit 24,
The digital signal S5 having a greatly different charge storage time for each frame is output to the frame memories 8 and 9 for every two frames as in the first embodiment.
【００５３】このときこの実施例では、第１の実施例の
加算回路１２に代えて減算回路２５が配置され、これに
よりこの減算回路２５において、電荷蓄積時間の大きく
異なる連続するフレーム間で、ディジタル信号Ｓ５を減
算し、その減算結果をディジタル信号処理回路２６に出
力する。At this time, in this embodiment, a subtraction circuit 25 is arranged in place of the addition circuit 12 of the first embodiment, whereby in this subtraction circuit 25, digital signals are transferred between consecutive frames having greatly different charge storage times. The signal S5 is subtracted, and the subtraction result is output to the digital signal processing circuit 26.
【００５４】すなわちこの種のテレビジョンカメラから
得られる撮像結果は、高輝度の部分が浮き上がるいわゆ
るスミアが発生する場合があり、このスミアは、表示画
像を見苦しくする欠点がある。このスミアは、シャッタ
ー速度を切り換えても同じような信号レベルで発生し、
これに対して目的とする被写体の画像は、シャッター速
度を切り換えるとその分信号レベルが変化する。That is, in the image pickup result obtained from this type of television camera, a so-called smear in which a high-luminance portion rises may occur, and this smear has a drawback that the displayed image is unsightly. This smear occurs at the same signal level even when the shutter speed is switched,
On the other hand, the signal level of the target image of the subject changes when the shutter speed is switched.
【００５５】具体的に図５（Ａ）及び（Ｂ）は、このス
ミアの発生したディジタル信号を表し、それぞれ電子シ
ャッターがオフの状態と、１／１００００秒の電荷蓄積
時間で電子シャッターがオンの状態とを示している。こ
の電子シャッターがオフの状態（図５（Ａ））で、円で
囲った部分がスミアにより信号レベルが増大した部分
で、電子シャッターがオンの状態（図５（Ｂ））では、
電荷蓄積時間を短くした分、スミア以外の信号レベルが
ほぼ０レベルに低下する。Specifically, FIGS. 5A and 5B show the digital signals generated by the smear. The electronic shutter is in the off state and the electronic shutter is on in the charge accumulation time of 1/10000 second. And the state. In the state where the electronic shutter is off (FIG. 5A), the circled portion is the portion where the signal level is increased by smear, and when the electronic shutter is on (FIG. 5B),
As the charge storage time is shortened, the signal levels other than smear are reduced to almost 0 level.
【００５６】従ってこの実施例のように、電荷蓄積時間
の大きく異なる２つのディジタル信号間で減算処理すれ
ば、この減算処理結果においては、２つのディジタル信
号に共通する信号成分と異なる信号成分とを分離するこ
とができる。これによりテレビジョンカメラ２１では、
このように電荷蓄積時間の大きく異なる連続するフレー
ム間で、ディジタル信号Ｓ５を減算してスミアを除去す
る（図５（Ｃ））。従ってディジタル信号処理回路２６
は、スミア除去のために必要な補正回路を省略し、その
分構成を簡略化するようになされている。Therefore, if a subtraction process is performed between two digital signals having greatly different charge storage times as in this embodiment, the subtraction result shows a signal component common to the two digital signals and a different signal component. Can be separated. As a result, in the television camera 21,
In this way, the smear is removed by subtracting the digital signal S5 between consecutive frames with greatly different charge storage times (FIG. 5C). Therefore, the digital signal processing circuit 26
Eliminates the correction circuit necessary for removing smear, and simplifies the configuration accordingly.
【００５７】図４に示す構成において、ＣＣＤ固体撮像
素子２２の出力信号Ｓ４は、フレーム周波数６０〔Ｈ
ｚ〕で、フレーム単位で交互に電荷蓄積時間が大きく切
り換わるように生成され、アナログプロセス回路２３で
ゲンイ調整された後、続くアナログディジタル変換回路
２４でｎビットのディジタル信号Ｓ５に変換される。In the structure shown in FIG. 4, the output signal S4 of the CCD solid state image pickup device 22 has a frame frequency of 60 [H].
z] is generated so that the charge accumulation time is alternately switched in large units on a frame-by-frame basis, is adjusted by the analog process circuit 23, and is then converted into an n-bit digital signal S5 by the analog-digital conversion circuit 24.
【００５８】このｎビットのディジタル信号Ｓ５は、２
フレーム単位で交互にフレームメモリ８及び９に出力さ
れ、このうち始めに出力した１フレーム分のディジタル
信号が選択回路１０を介して減算回路２５に入力される
ことにより、ここで電荷蓄積時間が大きく異なる連続す
る２フレーム間で、ディジタル信号Ｓ５が減算される。
これによりディジタル信号Ｓ５は、電荷蓄積時間に依存
しない信号成分でなるスミアが除去されてフレームメモ
リ８及び９に格納され、このスミアの除去されたディジ
タル信号がビデオ信号ＳＶに変換されて出力される。This n-bit digital signal S5 is 2
The frame storages 8 and 9 are alternately output on a frame-by-frame basis, and the first output digital signal for one frame is input to the subtraction circuit 25 via the selection circuit 10, whereby the charge storage time is increased. The digital signal S5 is subtracted between two different continuous frames.
As a result, the digital signal S5 is stored in the frame memories 8 and 9 after the smear which is a signal component that does not depend on the charge storage time is removed, and the digital signal from which the smear is removed is converted into the video signal SV and output. .
【００５９】図４に示す構成によれば、電荷蓄積時間が
大きく異なる連続する２フレーム間で、ディジタル信号
を減算したことにより、簡易な構成でスミアを除去する
ことができる。According to the structure shown in FIG. 4, the smear can be removed with a simple structure by subtracting the digital signal between two consecutive frames in which the charge accumulation times are greatly different.
【００６０】（３）第３の実施例 第３の実施例によるテレビジョンカメラは、第１の実施
例とほぼ同一の構成でなることから、第１の実施例につ
いて説明した図１において、第１の実施例と相違する箇
所を括弧付きの符号で示して構成を説明する。(3) Third Embodiment The television camera according to the third embodiment has substantially the same configuration as that of the first embodiment. Therefore, in FIG. The configuration different from that of the first embodiment will be described with reference to parts with parentheses.
【００６１】ここでこのテレビジョンカメラ３０は、ノ
ーマルモードにおいて、上述した第１の実施例と同様
に、駆動回路３によりＣＣＤ固体撮像素子２２をフレー
ム周波数６０〔Ｈｚ〕で駆動し、その出力信号Ｓ６をア
ナログプロセス回路２３でゲイン調整した後、アナログ
ディジタル変換回路３１でｎ−１ビットのディジタル信
号Ｓ７に変換する。なおこの実施例でも、このＣＣＤ固
体撮像素子２２からアナログディジタル変換回路３１ま
での伝送系は、ＣＣＤ固体撮像素子２２の入射光量に対
して充分なダイナミックレンジを確保するよう設定され
ている。In the normal mode, the television camera 30 drives the CCD solid-state image pickup device 22 at the frame frequency 60 [Hz] by the drive circuit 3 in the same manner as in the above-described first embodiment, and outputs its output signal. After the gain of S6 is adjusted by the analog process circuit 23, it is converted into an n-1 bit digital signal S7 by the analog-digital conversion circuit 31. Also in this embodiment, the transmission system from the CCD solid-state image pickup device 22 to the analog-digital conversion circuit 31 is set so as to secure a sufficient dynamic range for the incident light amount of the CCD solid-state image pickup device 22.
【００６２】これに対してＣＬＳモードに設定される
と、テレビジョンカメラ３０は、ＣＣＤ固体撮像素子２
２の電荷蓄積時間を可変制御し、さらに後述する一定の
条件が設定されると、ＣＣＤ固体撮像素子２２をフレー
ム周波数３０〔Ｈｚ〕で駆動する。On the other hand, when the CLS mode is set, the television camera 30 has the CCD solid-state image pickup device 2
The charge accumulation time of 2 is variably controlled, and when a certain condition described later is set, the CCD solid-state imaging device 22 is driven at a frame frequency of 30 [Hz].
【００６３】選択回路７、１０及び１１は、このノーマ
ルモードにおいて、上述した第１の実施例の場合と同様
に動作し、これによりフレームメモリ８及び９、加算回
路１２と共に、ディジタル信号Ｓ７のフレーム周波数を
１／２に低減し、その分ビット数を拡大して出力する。
ディジタル信号処理回路３２は、選択回路１１から出力
されるディジタル信号Ｓ８をディジタル信号処理し、こ
のとき上述の実施例の場合では不必要だったニー処理、
スミア補正処理を実行する。これによりテレビジョンカ
メラ３０は、ノーマルモードにおいて、第１の実施例と
同様に動作してビデオ信号ＳＶを出力するようになされ
ている。In this normal mode, the selection circuits 7, 10 and 11 operate in the same manner as in the case of the first embodiment described above, whereby the frame memories 8 and 9 and the adder circuit 12 together with the frame of the digital signal S7. The frequency is reduced to 1/2, and the number of bits is increased accordingly and output.
The digital signal processing circuit 32 performs digital signal processing on the digital signal S8 output from the selection circuit 11, and at this time, knee processing, which is unnecessary in the above-described embodiment,
Executes smear correction processing. As a result, the television camera 30 operates in the same manner as in the first embodiment to output the video signal SV in the normal mode.
【００６４】システム制御回路３３は、このテレビジョ
ンカメラ３０の動作を制御する演算処理回路で形成さ
れ、このテレビジョンカメラ３０の操作パネルに配置し
たＣＬＳモードの操作子が操作されると、このテレビジ
ョンカメラ３０の動作モードをＣＬＳモードに切り換え
る。このＣＬＳモードで、システム制御回路３３は、Ｃ
ＬＳボリュームの操作量に応じてシャッター速度制御デ
ータＤ１を切り換え、これによりＣＣＤ固体撮像素子２
２のシャッター速度を切り換える。The system control circuit 33 is formed by an arithmetic processing circuit for controlling the operation of the television camera 30, and when a CLS mode operator arranged on the operation panel of the television camera 30 is operated, the television is operated. The operation mode of the John camera 30 is switched to the CLS mode. In this CLS mode, the system control circuit 33
The shutter speed control data D1 is switched according to the operation amount of the LS volume, and the CCD solid-state image sensor 2
Switch the shutter speed of 2.
【００６５】ここでシステム制御回路３３は、ＣＬＳボ
リュームが中点位置から一方向に操作されると、ＣＣＤ
固体撮像素子２２をノーマルモードの場合と同一のフレ
ーム周波数で駆動し、この状態で駆動パルスＳＰのタイ
ミングをＣＬＳボリュームの操作量に応じて可変し、Ｃ
ＣＤ固体撮像素子２２の出力信号Ｓ６について、各フレ
ームの電荷蓄積時間をこの操作量に応じて順次短くす
る。Here, when the CLS volume is operated in one direction from the midpoint position, the system control circuit 33 causes the CCD to operate.
The solid-state image sensor 22 is driven at the same frame frequency as in the normal mode, and in this state, the timing of the drive pulse SP is changed according to the operation amount of the CLS volume, and C
With respect to the output signal S6 of the CD solid-state image pickup device 22, the charge storage time of each frame is sequentially shortened according to this operation amount.
【００６６】すなわちこの種のテレビジョンカメラ３０
は、例えばパーソナルコンピュータの表示画面を撮像す
る場合がある。このパーソナルコンピュータの表示画面
は、フレーム周波数がビデオ信号ＳＶより高い場合があ
り、この場合通常のテレビジョンカメラで撮像すると、
表示画面に横方向の明るい帯状の輝度むらが現れるよう
になる。ここでこの明るい帯状の輝度むらは、テレビジ
ョンカメラ側の１フレーム周期に対して表示画面の１フ
レーム周期が短いことにより、テレビジョンカメラ側の
１フレームの期間の間、表示画面が部分的に２回ラスタ
走査されて発生する。That is, this type of television camera 30
May image the display screen of a personal computer, for example. The display screen of this personal computer may have a frame frequency higher than that of the video signal SV. In this case, when an image is taken by a normal television camera,
Bright band-like brightness unevenness in the horizontal direction appears on the display screen. Here, since the one frame period of the display screen is shorter than the one frame period on the television camera side, this bright band-shaped luminance unevenness causes the display screen to be partially displayed during the one frame period on the television camera side. It is generated by raster scanning twice.
【００６７】このような場合において、テレビジョンカ
メラ側の１フレーム周期で、表示画面の画像を１フレー
ム分だけ取り込むように電荷蓄積時間を設定すれば、こ
の種の輝度むらの発生を有効に回避することができる。
この補正原理に基づいて、テレビジョンカメラ３０は、
パーソナルコンピュータの表示画面のように、一定周期
の輝度変化を伴う被写体を撮像する場合、ＣＬＳモード
において、ＣＬＳボリュームの操作量に応じて電荷蓄積
時間を可変することにより、被写体の輝度変化に対応す
るようにディジタル信号Ｓ７の電荷蓄積時間を設定す
る。In such a case, if the charge accumulation time is set so that the image on the display screen is captured by one frame in one frame period on the television camera side, the occurrence of such uneven brightness can be effectively avoided. can do.
Based on this correction principle, the television camera 30
When an image of a subject with a constant cycle of luminance change is taken, such as a display screen of a personal computer, in the CLS mode, the charge accumulation time is changed according to the operation amount of the CLS volume to cope with the change in the subject's luminance. Thus, the charge accumulation time of the digital signal S7 is set.
【００６８】システム制御回路３３は、このとき選択回
路７、１０、１１、フレームメモリ８、９については、
ノーマルモードの場合と同様に動作を制御する。これに
よりテレビジョンカメラ３０では、このＣＬＳモードで
輝度変化の速い被写体を撮像する場合、電荷蓄積時間を
可変したディジタル信号Ｓ７を２フレーム単位で加算し
てビデオ信号ＳＶに変換する。従ってシャッター速度を
切り換えて輝度むらの発生を有効に回避するにつき、デ
ィジタル信号Ｓ７を２フレーム単位で加算した分、時間
軸方向の変化を滑らかに補正することになり、従来のテ
レビジョンカメラでこの種のシャッター速度の制御を実
行する場合に比して、動きの滑らかなビデオ信号ＳＶを
得ることができる。At this time, the system control circuit 33, regarding the selection circuits 7, 10, 11 and the frame memories 8, 9,
The operation is controlled as in the normal mode. As a result, the television camera 30 adds the digital signal S7 having a variable charge storage time in units of two frames to convert the digital signal S7 into a video signal SV when capturing an image of a subject whose brightness changes rapidly in the CLS mode. Therefore, in order to effectively avoid the occurrence of luminance unevenness by switching the shutter speed, the digital signal S7 is added in units of two frames, so that the change in the time axis direction is smoothly corrected. A video signal SV having a smooth motion can be obtained as compared with the case of performing some kind of shutter speed control.
【００６９】これに対してＣＬＳボリュームが中点位置
から他方に操作された場合、システム制御回路３３は、
フレーム周波数制御データＤ２を切り換え、これにより
ＣＣＤ固体撮像素子２２をフレーム周波数３０〔Ｈｚ〕
で駆動する。この状態でシステム制御回路３３は、ＣＬ
Ｓボリュームの操作量が少ない場合、１フレーム毎に間
欠的に制御対象のフレームを設定し、この制御対象のフ
レームについてＣＬＳボリュームの操作量に応じて電荷
蓄積時間を順次長くし、他のフレームについては電子シ
ャッターをオフにする。On the other hand, when the CLS volume is operated from the midpoint position to the other, the system control circuit 33
The frame frequency control data D2 is switched, so that the CCD solid-state image sensor 22 has a frame frequency of 30 [Hz].
Drive with In this state, the system control circuit 33
When the operation amount of the S volume is small, a frame to be controlled is set intermittently for each frame, and the charge accumulation time is sequentially lengthened according to the operation amount of the CLS volume for this frame to be controlled, and the other frames are controlled. Turns off the electronic shutter.
【００７０】さらにシステム制御回路３３は、ＣＬＳボ
リュームの操作量が多くなると、２フレーム毎に間欠的
に制御対象のフレームを設定し、この制御対象のフレー
ムについてＣＬＳボリュームの操作量に応じて電荷蓄積
時間を順次長くし、他のフレームについては電子シャッ
ターをオフにする。Further, when the operation amount of the CLS volume increases, the system control circuit 33 intermittently sets a frame to be controlled every two frames, and charges are accumulated in accordance with the operation amount of the CLS volume for this frame to be controlled. The time is gradually increased and the electronic shutter is turned off for other frames.
【００７１】さらにシステム制御回路３３は、選択回路
７、１０、１１、フレームメモリ８及び９の動作を、こ
の選択対象のフレームに対応するように切り換え制御す
る。すなわち選択回路７は、１フレーム毎に間欠的に制
御対象のフレームが設定された場合、アナログディジタ
ル変換回路３１から出力されるディジタル信号Ｓ７に同
期して、このディジタル信号Ｓ７のフレーム周期の２倍
の周期で接点を切り換え、順次入力されるディジタル信
号Ｓ７をフレームメモリ８及び９に２フレーム単位で交
互に出力する。Further, the system control circuit 33 switches and controls the operations of the selection circuits 7, 10, 11 and the frame memories 8 and 9 so as to correspond to the selected frame. That is, when the frame to be controlled is intermittently set for each frame, the selection circuit 7 synchronizes with the digital signal S7 output from the analog-digital conversion circuit 31 and doubles the frame period of the digital signal S7. The contact is switched in the cycle of, and the sequentially input digital signal S7 is alternately output to the frame memories 8 and 9 in units of two frames.
【００７２】フレームメモリ８及び９は、選択回路７か
らディジタル信号Ｓ７が入力されている期間の間、ＦＩ
ＦＯメモリ回路として動作して、順次入力されるディジ
タル信号Ｓ７を格納すると共に、既に格納済のディジタ
ル信号Ｓ７を格納順に出力する。これに対して選択回路
７からディジタル信号Ｓ７が入力されていない２フレー
ムの期間の間、フレームメモリ８及び９は、ビデオ信号
ＳＶに同期したタイミングで（すなわちこの場合格納時
と等しいフレーム周波数３０〔Ｈｚ〕でなる）、格納し
たディジタル信号Ｓ７を繰り返し出力した後、リセット
される。The frame memories 8 and 9 are FI during the period in which the digital signal S7 is input from the selection circuit 7.
It operates as an FO memory circuit to store sequentially input digital signals S7 and output already stored digital signals S7 in the order of storage. On the other hand, during the period of two frames in which the digital signal S7 is not input from the selection circuit 7, the frame memories 8 and 9 are synchronized with the video signal SV at the timing (that is, in this case, the frame frequency 30 [ Hz]), the stored digital signal S7 is repeatedly output and then reset.
【００７３】これによりフレームメモリ８及び９は、選
択回路７の接点の切り換えに同期して相補的に動作を切
り換え、フレーム周波数３０〔Ｈｚ〕のディジタル信号
Ｓ７を２フレーム分格納すると共に、始めに格納した１
フレーム分のディジタル信号Ｓ７を出力し、続く２フレ
ームの期間の間、フレーム周波数３０〔Ｈｚ〕で残った
ディジタル信号Ｓ７を２回繰り返し出力する。As a result, the frame memories 8 and 9 complementarily switch the operation in synchronization with the switching of the contacts of the selection circuit 7, store the digital signal S7 of the frame frequency 30 [Hz] for two frames, and Stored 1
The digital signal S7 corresponding to the frame is output, and the remaining digital signal S7 at the frame frequency of 30 Hz is repeatedly output twice during the period of the following two frames.
【００７４】選択回路１０及び１１は、このフレームメ
モリ８及び９の動作の切り換えに同期して動作を切り換
え、これによりディジタル信号Ｓ７を加算回路１２に帰
還し、またディジタル信号処理回路３２に出力する。The selection circuits 10 and 11 switch their operations in synchronization with the switching of the operations of the frame memories 8 and 9, whereby the digital signal S7 is fed back to the adder circuit 12 and is also output to the digital signal processing circuit 32. .
【００７５】これによりテレビジョンカメラ３０では、
被写体の輝度変化が６０〔Ｈｚ〕以下の場合、ＣＬＳボ
リュームの逆方向の操作に対応して、フレーム周波数３
０〔Ｈｚ〕のディジタル信号Ｓ７を２フレーム単位で加
算し、フレームメモリ８及び９にて等価的にフレーム周
波数１５〔Ｈｚ〕のディジタル信号を生成し、このフレ
ーム周波数１５〔Ｈｚ〕のディジタル信号をフレーム周
波数３０〔Ｈｚ〕で出力する。Accordingly, in the television camera 30,
When the brightness change of the subject is 60 [Hz] or less, the frame frequency 3
The digital signal S7 of 0 [Hz] is added in units of two frames, the frame memories 8 and 9 equivalently generate a digital signal of the frame frequency 15 [Hz], and the digital signal of the frame frequency 15 [Hz] is generated. Output at a frame frequency of 30 [Hz].
【００７６】さらにこのときテレビジョンカメラ３０で
は、この連続する２フレームの１つを制御対象に設定
し、ＣＬＳボリュームの操作量に応じて電荷蓄積時間を
可変することにより、フレーム周波数１５〔Ｈｚ〕のデ
ィジタル信号において、等価的に被写体の輝度変化に追
従するように電荷蓄積時間を長時間化することができ、
これにより被写体の輝度変化が遅い場合でも輝度むらを
有効に回避することができる。Further, at this time, in the television camera 30, one of the two consecutive frames is set as a control target, and the charge accumulation time is changed according to the operation amount of the CLS volume, so that the frame frequency is 15 [Hz]. In the digital signal of, the charge accumulation time can be lengthened so as to equivalently follow the brightness change of the subject,
Accordingly, it is possible to effectively avoid the uneven brightness even when the change in the brightness of the subject is slow.
【００７７】これに対してＣＬＳボリュームの操作量が
多くなり、システム制御回路３３が、２フレーム毎に間
欠的に制御対象のフレームを設定した場合、選択回路７
は、２フレーム周期の動作の切り換えに代え、ディジタ
ル信号Ｓ７に同期した３フレーム周期で動作を切り換
え、フレームメモリ８及び９は、それぞれ始めの３フレ
ーム周期で、３フレーム分のディジタル信号Ｓ７を格納
すると共に２フレーム分のディジタル信号Ｓ７を加算回
路１２に出力し、続く３フレーム周期で、格納したディ
ジタル信号を３フレーム周期繰り返し出力する。On the other hand, when the operation amount of the CLS volume becomes large and the system control circuit 33 intermittently sets the frame to be controlled every two frames, the selection circuit 7
Replaces the operation of the 2-frame cycle with the operation of switching with the 3-frame cycle synchronized with the digital signal S7, and the frame memories 8 and 9 store the digital signal S7 of 3 frames at the initial 3-frame cycle. At the same time, the digital signal S7 for two frames is output to the adder circuit 12, and the stored digital signal is repeatedly output for three frame cycles in the subsequent three frame cycles.
【００７８】選択回路１０及び１１は、この３フレーム
周期の動作の切り換えに応動して接点を切り換え、これ
によりテレビジョンカメラ３０では、ＣＬＳボリューム
の操作量が増大すると、３フレーム単位でディジタル信
号Ｓ７を加算してフレーム周波数１０〔Ｈｚ〕のディジ
タル信号を等価的に形成し、電荷蓄積時間をさらに長時
間化する。The selection circuits 10 and 11 switch the contacts in response to the switching of the operation of the three-frame cycle, so that in the television camera 30, when the operation amount of the CLS volume increases, the digital signal S7 is output in units of three frames. Are added to equivalently form a digital signal having a frame frequency of 10 [Hz], and the charge storage time is further lengthened.
【００７９】以上の構成において、ノーマルモードにお
いては、ＣＣＤ固体撮像素子２２よりフレーム周波数６
０〔Ｈｚ〕の出力信号Ｓ６が得られ、この出力信号Ｓ６
がアナログプロセス回路２３でゲンイ調整された後、ア
ナログディジタル変換回路３１でディジタル信号Ｓ７に
変換される。ここでこのディジタル信号Ｓ７は、選択回
路７により２フレーム単位で交互にフレームメモリ８及
び９に出力されて加算回路１２に帰還されることによ
り、連続する２フレーム間で加算処理され、フレームメ
モリ８及び９に格納される。In the above-described structure, in the normal mode, the frame frequency of 6 from the CCD solid-state image pickup device 22.
An output signal S6 of 0 [Hz] is obtained, and this output signal S6
Is adjusted by the analog process circuit 23, and then converted into a digital signal S7 by the analog-digital conversion circuit 31. Here, the digital signal S7 is alternately output to the frame memories 8 and 9 in units of two frames by the selection circuit 7 and fed back to the addition circuit 12, so that addition processing is performed between two consecutive frames, and the frame memory 8 And 9 are stored.
【００８０】これによりディジタル信号Ｓ７は、フレー
ム周波数が３０〔Ｈｚ〕に変換されると共に、ダイナミ
ックレンジが拡大され、続くディジタル信号処理回路３
２でニー等の補正を受けた後、エンコーダ１４でビデオ
信号ＳＶに変換される。As a result, the frame frequency of the digital signal S7 is converted to 30 [Hz], the dynamic range is expanded, and the subsequent digital signal processing circuit 3
After the correction of knee or the like at 2, the encoder 14 converts the video signal SV.
【００８１】これに対してユーザがＣＬＳモードを選択
してＣＬＳボリュームを中点位置から一方向に操作する
と、駆動パルスＳＰのタイミングが操作量に応じて変化
し、これにより出力信号Ｓ６の各フレームについて電荷
蓄積時間が操作量に応じて変化する。これによりビデオ
信号ＳＶのフレーム周波数より高い周波数で輝度変化す
る被写体を撮像した場合でも、この輝度変化の周波数に
対応したシャッター速度で被写体を撮像することができ
る。On the other hand, when the user selects the CLS mode and operates the CLS volume in one direction from the midpoint position, the timing of the drive pulse SP changes according to the operation amount, whereby each frame of the output signal S6. As for the charge accumulation time, it changes according to the manipulated variable. As a result, even when a subject whose brightness changes at a frequency higher than the frame frequency of the video signal SV is captured, the subject can be captured at a shutter speed corresponding to the frequency of this brightness change.
【００８２】このときこの選択回路１１から出力される
ディジタル信号Ｓ８は、ノーマルモードの場合と同様
に、フレームメモリ８及び９において、連続する２フレ
ームが加算された後、エンコーダ１４にてビデオ信号Ｓ
Ｖに変換され、これにより従来０比して動きが滑らかに
変化するビデオ信号ＳＶを得ることができる。At this time, as in the case of the normal mode, the digital signal S8 output from the selection circuit 11 is added to the two consecutive frames in the frame memories 8 and 9, and then the encoder 14 outputs the video signal S8.
The video signal SV is converted into V, and thus a video signal SV whose motion changes smoothly as compared with 0 can be obtained.
【００８３】これに対してユーザがＣＬＳモードを選択
してＣＬＳボリュームを中点位置から逆方向に操作する
と、ＣＣＤ固体撮像素子２２がフレーム周波数３０〔Ｈ
ｚ〕で駆動される。この状態でＣＣＤ固体撮像素子２２
は、ＣＬＳボリュームの操作量に応じて間欠的に制御対
象のフレームが設定され、このフレームの電荷蓄積時間
がＣＬＳボリュームの操作量に応じて変化する。この状
態でＣＣＤ固体撮像素子２２の出力信号Ｓ６は、アナロ
グプロセス回路２３を経た後、アナログディジタル変換
回路３１でディジタル信号Ｓ７に変換され、連続するフ
レームがＣＬＳボリュームの操作量に応じたフレーム単
位でフレームメモリ８、９及び加算回路１２により加算
される。On the other hand, when the user selects the CLS mode and operates the CLS volume in the opposite direction from the midpoint position, the CCD solid-state image pickup device 22 causes the frame frequency 30 [H].
z]. In this state, the CCD solid-state image sensor 22
The frame to be controlled is intermittently set according to the operation amount of the CLS volume, and the charge accumulation time of this frame changes according to the operation amount of the CLS volume. In this state, the output signal S6 of the CCD solid-state image pickup device 22 is converted into a digital signal S7 by the analog-digital conversion circuit 31 after passing through the analog process circuit 23, and successive frames are frame-based according to the operation amount of the CLS volume. It is added by the frame memories 8 and 9 and the adder circuit 12.
【００８４】これによりこのディジタル信号Ｓ７は、Ｃ
ＬＳボリュームの操作量に対応するようにフレーム周波
数１５〔Ｈｚ〕又は１０〔Ｈｚ〕のディジタル信号に等
価的に変換され、ディジタル信号Ｓ７の連続するフレー
ムのうちの１つにおいて、ＣＬＳボリュームの操作量に
応じて電荷蓄積時間が変化することにより、このＣＬＳ
ボリュームの操作量に対応して周波数６０〔Ｈｚ〕より
輝度変化の遅い被写体に対応するように電荷蓄積時間が
設定される。As a result, the digital signal S7 becomes C
The operation amount of the CLS volume is equivalently converted into a digital signal having a frame frequency of 15 [Hz] or 10 [Hz] so as to correspond to the operation amount of the LS volume, and the operation amount of the CLS volume is changed in one of consecutive frames of the digital signal S7. The charge storage time changes according to
The charge accumulation time is set so as to correspond to the subject whose luminance changes slower than the frequency of 60 [Hz] according to the operation amount of the volume.
【００８５】かくしてこのようにしてフレーム周波数１
５〔Ｈｚ〕又は１０〔Ｈｚ〕のディジタル信号に等価的
に変換されてフレームメモリ８、９に格納されたディジ
タル信号は、選択回路１１を介して同一フレームが繰り
返し出力され、これによりフレーム周波数３０〔Ｈｚ〕
でディジタル信号処理回路３２に入力され、ここで信号
処理された後、エンコーダ１４にてビデオ信号ＳＶに変
換される。Thus, the frame frequency 1
The digital signal equivalently converted into a digital signal of 5 [Hz] or 10 [Hz] and stored in the frame memories 8 and 9 is repeatedly output from the same frame through the selection circuit 11, whereby the frame frequency 30 [Hz]
Is input to the digital signal processing circuit 32, processed there, and then converted into a video signal SV by the encoder 14.
【００８６】第３の実施例の構成によれば、連続するフ
レームの電荷蓄積時間を制御して輝度変化する被写体を
撮像する際に、ビデオ信号ＳＶの２倍の速度でＣＣＤ固
体撮像素子２２を駆動してディジタル信号Ｓ７を加算し
たことにより、従来に比して動きが滑らかなビデオ信号
ＳＶを得ることができる。またこの構成を利用してＣＣ
Ｄ固体撮像素子２２等の動作条件を切り換えることによ
り、必要に応じて輝度変化の周波数の低い被写体につい
ても、この輝度変化に対応してシャッター速度を設定す
ることができる。According to the configuration of the third embodiment, when the charge accumulation time of successive frames is controlled to pick up an image of a subject whose brightness changes, the CCD solid-state image pickup device 22 is driven at a speed twice as fast as the video signal SV. By driving and adding the digital signal S7, it is possible to obtain the video signal SV having a smoother movement than the conventional one. CC using this configuration
By switching the operating conditions of the D solid-state image pickup device 22 and the like, the shutter speed can be set according to the brightness change even for a subject whose frequency of brightness change is low.
【００８７】（４）他の実施例 なお上述の実施例においては、ＣＣＤ固体撮像素子をビ
デオ信号ＳＶの２倍の速度で駆動する場合について述べ
たが、本発明はこれに限らず、必要に応じて整数倍の種
々の速度で駆動する場合に広く適用することができる。
このとき３以上の複数フレーム間で加算、減算すること
により、上述の第１及び第２の実施例を組み合わせて、
ニー特性とスミア補正の処理を同時に実行することもで
きる。またディジタル信号のダイナミックレンジをさら
に拡大することもでき、第２の実施例における非線型の
特性をさらに複雑化し、例えばガンマ補正等にも適用す
ることができる。(4) Other Embodiments In the above-mentioned embodiments, the case where the CCD solid-state image pickup device is driven at a speed twice as fast as the video signal SV has been described, but the present invention is not limited to this, and is not necessary. Accordingly, it can be widely applied when driving at various speeds that are integer multiples.
At this time, by adding and subtracting between three or more frames, the first and second embodiments described above are combined,
It is also possible to perform the knee characteristic and smear correction processing at the same time. Further, the dynamic range of the digital signal can be further expanded, and the nonlinear characteristic in the second embodiment can be further complicated and applied to, for example, gamma correction.
【００８８】さらに上述の第２の実施例においては、連
続するフレーム間でディジタル信号を減算することによ
り、連続するフレームで異なる成分を抽出する場合につ
いて述べたが、本発明はこれに限らず、これとは逆に共
通する成分を抽出してもよく、この場合特殊効果の機能
を実現することができる。Further, in the above-mentioned second embodiment, the case where different components are extracted in consecutive frames by subtracting a digital signal between consecutive frames has been described, but the present invention is not limited to this. On the contrary, the common component may be extracted, and in this case, the function of the special effect can be realized.
【００８９】さらに上述の実施例においては、ＣＣＤ固
体撮像素子をビデオ信号ＳＶの２倍の速度で駆動し、連
続するフレーム間で電荷蓄積時間を切り換える場合につ
いて述べたが、本発明はこれに限らず、例えば電子シャ
ッターをオフ状態に設定したままＣＣＤ固体撮像素子の
フレーム周期を間欠的に切り換えることにより電荷蓄積
時間をフレーム周期で切り換えてもよい。なおこの場合
は、フレーム周波数を変換するフレームメモリ８及び９
の駆動条件をその分設定し直す必要がある。Further, in the above-mentioned embodiment, the case where the CCD solid-state image pickup device is driven at a speed twice as fast as the video signal SV and the charge accumulation time is switched between consecutive frames has been described, but the present invention is not limited to this. Instead, for example, the charge accumulation time may be switched by the frame cycle by intermittently switching the frame cycle of the CCD solid-state image sensor with the electronic shutter set to the off state. In this case, the frame memories 8 and 9 for converting the frame frequency
It is necessary to reset the driving conditions of the above.
【００９０】また上述の実施例においては、フレームメ
モリ８及び９から出力されるディジタル信号を直接加算
回路１２、減算回路２５に帰還する場合について述べた
が、本発明はこれに限らず、重み付け回路、フィルタ回
路等を介して帰還することにより、上述した各実施例の
効果に加えて、エッジ強調、周波数特性の補正等につい
ても簡易かつ自由に設定することができ、さらに一段と
複雑な処理を実行することができる。例えばこの場合、
第１の実施例において、リミッタ回路を介してフレーム
メモリから出力されるディジタル信号を加算回路に帰還
すれば、この帰還回路で伝送路のダイナミックレンジを
小さく設定した状態を形成することができる。In the above embodiment, the case where the digital signals output from the frame memories 8 and 9 are directly fed back to the adder circuit 12 and the subtractor circuit 25 has been described, but the present invention is not limited to this, and the weighting circuit is not limited thereto. By feeding back through a filter circuit, etc., in addition to the effects of each of the above-described embodiments, edge enhancement, correction of frequency characteristics, etc. can be set easily and freely, and more complicated processing is executed. can do. For example, in this case
In the first embodiment, if the digital signal output from the frame memory is fed back to the adder circuit via the limiter circuit, it is possible to form a state in which the dynamic range of the transmission path is set small by this feedback circuit.
【００９１】さらに上述の実施例においては、本発明を
テレビジョンカメラに適用して撮像結果をビデオ信号の
形式で出力する場合について述べたが、本発明はこれに
限らず、電子スチルカメラ、さらには映画フィルムの映
像をビデオ信号に変換する画像変換装置等の撮像装置に
も広く適用することができる。この場合電子スチルカメ
ラは、記録系で規定されるデータ転送速度で撮像結果を
得ることが必要になることから、撮像系においては、こ
の規定のデータ転送速度に対応するフレーム周波数に対
して、２以上の整数倍のフレーム周波数でＣＣＤ固体撮
像素子を駆動して、例えば撮像結果のダイナミックレン
ジを拡大することができる。Furthermore, in the above-described embodiments, the case where the present invention is applied to a television camera and the image pickup result is output in the form of a video signal has been described, but the present invention is not limited to this, and an electronic still camera, and Can be widely applied to an image pickup device such as an image conversion device for converting a movie film image into a video signal. In this case, the electronic still camera needs to obtain an imaging result at a data transfer rate specified by the recording system, and therefore, in the imaging system, the frame frequency corresponding to the specified data transfer rate is 2 It is possible to drive the CCD solid-state imaging device at the above-described integral multiple frame frequency, for example, to expand the dynamic range of the imaging result.
【００９２】またこのような電子スチルカメラに適用し
て撮像結果の非線型処理を簡略化する場合、また電荷蓄
積時間に依存しない信号成分を除去する場合等において
は、異なる電荷蓄積時間で必要なフレーム分だけ、規定
のフレーム周波数で被写体を撮像し、その撮像結果を加
算処理、または減算処理してもよい。Further, when applied to such an electronic still camera to simplify the non-linear processing of the image pickup result, or to remove a signal component that does not depend on the charge storage time, different charge storage times are required. It is also possible to capture an image of a subject at a specified frame frequency for the number of frames and perform addition processing or subtraction processing on the imaging results.
【００９３】さらに上述の実施例においては、いわゆる
３板式のテレビジョンカメラに本発明を適用した場合に
ついて述べたが、本発明はこれに限らず、例えば補色の
色信号でなる撮像結果を色信号に変換した後、ディジタ
ル信号に変換して処理するテレビジョンカメラにも広く
適用することができる。Further, in the above-described embodiment, the case where the present invention is applied to a so-called three-plate type television camera has been described. However, the present invention is not limited to this, and for example, an image pickup result which is a complementary color signal is used as a color signal The present invention can also be widely applied to a television camera that converts a digital signal into a digital signal and processes the digital signal.
【００９４】さらにこれらの場合において、フレームメ
モリから出力されたディジタル信号をアナログ信号に変
換して信号処理する場合にも適用することができる。Further, in these cases, the present invention can be applied to the case where a digital signal output from the frame memory is converted into an analog signal and signal processing is performed.
【００９５】[0095]
【発明の効果】上述のように本発明によれば、連続する
フレーム間で演算処理し、撮像結果の複数フレームを１
フレームに変換することにより、各フレームの撮像条
件、伝送路の条件、演算処理の種類を選定して所望の特
性を得ることができる。これにより必要に応じて撮像結
果のダイナミックレンジを拡大し、またスミアを除去
し、さらにはニー特性等を設定して、これらの補正、特
性の設定に必要な回路を簡略化することができ、その分
撮像装置の全体構成を簡略化することができる。As described above, according to the present invention, arithmetic processing is performed between consecutive frames, and a plurality of frames of the image pickup result are processed as one frame.
By converting into a frame, it is possible to obtain desired characteristics by selecting the imaging condition of each frame, the condition of the transmission path, and the type of arithmetic processing. As a result, the dynamic range of the imaging result can be expanded as necessary, smear can be removed, and the knee characteristic and the like can be set to correct these corrections and simplify the circuit necessary for setting the characteristic. Therefore, the entire structure of the image pickup apparatus can be simplified.
【図１】本発明の一実施例によるテレビジョンカメラを
示すブロック図である。FIG. 1 is a block diagram showing a television camera according to an embodiment of the present invention.
【図２】図１のテレビジョンカメラの動作の説明に供す
る信号波形図である。FIG. 2 is a signal waveform diagram for explaining the operation of the television camera of FIG.
【図３】図１のテレビジョンカメラのニー処理の説明に
供する特性曲線図である。FIG. 3 is a characteristic curve diagram for explaining knee processing of the television camera of FIG.
【図４】第２の実施例によるテレビジョンカメラを示す
ブロック図である。FIG. 4 is a block diagram showing a television camera according to a second embodiment.
【図５】図４のテレビジョンカメラのスミア補正の説明
に供する特性曲線図である。5 is a characteristic curve diagram for explaining smear correction of the television camera of FIG.
１、２１、３０ テレビジョンカメラ ２、２２ ＣＣＤ固体撮像素子 ３ 駆動回路 ４、３３ システム制御回路 ５、２３ アナログプロセス回路 ６、２４、３１ アナログディジタル変換
回路 ７、１０、１１ 選択回路 ８、９ フレームメモリ １２ 加算回路 １３、２６、３２ ディジタル信号処理回路 ２５ 減算回路1, 21, 30 Television camera 2, 22 CCD solid-state image sensor 3 Driving circuit 4, 33 System control circuit 5, 23 Analog process circuit 6, 24, 31 Analog-digital conversion circuit 7, 10, 11 Selection circuit 8, 9 Frame Memory 12 Adder circuit 13, 26, 32 Digital signal processing circuit 25 Subtractor circuit
Claims (7)
ル変換手段と、 複数フレームの前記画像データを対応する画素毎に順次
演算処理し、前記複数フレームの画像データを１フレー
ムの演算処理結果に変換し、前記演算処理結果を規定の
データ転送速度で出力する演算手段とを具えることを特
徴とする撮像装置。1. An image pickup means for outputting a picked-up result, an analog-digital conversion means for converting the picked-up result into image data, and a plurality of frames of the image data are sequentially arithmetic-processed for each corresponding pixel to obtain the plurality of frames. An image pickup apparatus comprising: an arithmetic unit that converts image data into a calculation result of one frame and outputs the calculation result at a prescribed data transfer rate.
でなり、 前記撮像手段は、 前記ビデオ信号のフレーム周波数に対して、ｎ倍のフレ
ーム周波数で撮像結果を連続して出力し、 前記演算手段は、 演算処理する前記複数フレームがｎフレームに選定さ
れ、前記演算処理結果を規定のデータ転送速度で出力す
ることにより、前記演算処理結果を前記ビデオ信号のフ
レーム周波数で出力することを特徴とする請求項１に記
載の撮像装置。ここでｎは、２以上の整数でなる。2. The data transfer rate is a data transfer rate corresponding to a frame frequency of a video signal, and the image pickup means continuously obtains image pickup results at a frame frequency n times the frame frequency of the video signal. The arithmetic means outputs the arithmetic processing result at a frame frequency of the video signal by selecting the plurality of frames to be arithmetically processed as n frames and outputting the arithmetic processing result at a prescribed data transfer rate. The image pickup device according to claim 1, wherein the image pickup device outputs the image. Here, n is an integer of 2 or more.
徴とする請求項１又は請求項２に記載の撮像装置。3. The image pickup apparatus according to claim 1, wherein the arithmetic processing is addition processing.
時間を可変できるようにしたことを特徴とする請求項
１、請求項２又は請求項３に記載の撮像装置。4. The image pickup apparatus according to claim 1, wherein the image pickup means is capable of varying a charge storage time of the image pickup result.
切り換えることを特徴とする請求項１、請求項２、請求
項３又は請求項４に記載の撮像装置。5. The image pickup apparatus according to claim 1, 2, 3, or 4, wherein the image pickup means intermittently switches the charge accumulation time.
徴とする請求項１、請求項２、請求項３、請求項４又は
請求項５に記載の撮像装置。6. The image pickup apparatus according to claim 1, wherein the arithmetic processing is a subtraction processing.
回路を介してフレームメモリに入力し、このフレームメ
モリの出力データを加算回路及び又は減算回路に帰還し
て、前記演算処理を実行することを特徴とする請求項
１、請求項２、請求項３、請求項４、請求項５又は請求
項６に記載の撮像装置。7. The arithmetic means inputs the sequentially input image data to a frame memory via an adding circuit and / or a subtracting circuit, and feeds back output data of the frame memory to the adding circuit and / or the subtracting circuit. The imaging device according to claim 1, 2, 3, 4, 5, or 6, wherein the arithmetic processing is executed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6274299A JPH08116482A (en) | 1994-10-14 | 1994-10-14 | Image pickup device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6274299A JPH08116482A (en) | 1994-10-14 | 1994-10-14 | Image pickup device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08116482A true JPH08116482A (en) | 1996-05-07 |
Family
ID=17539717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6274299A Pending JPH08116482A (en) | 1994-10-14 | 1994-10-14 | Image pickup device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08116482A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006060449A (en) * | 2004-08-19 | 2006-03-02 | Sony Corp | Imaging apparatus and method, program and recording medium |
| JP2006135708A (en) * | 2004-11-08 | 2006-05-25 | Pentax Corp | Digital camera |
| JP2008172313A (en) * | 2007-01-09 | 2008-07-24 | Nikon Corp | Digital camera |
| JP2009049547A (en) * | 2007-08-15 | 2009-03-05 | Seiko Epson Corp | Image processing apparatus, image processing method, image processing program |
-
1994
- 1994-10-14 JP JP6274299A patent/JPH08116482A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006060449A (en) * | 2004-08-19 | 2006-03-02 | Sony Corp | Imaging apparatus and method, program and recording medium |
| JP4548041B2 (en) * | 2004-08-19 | 2010-09-22 | ソニー株式会社 | Imaging apparatus, imaging method, program, and recording medium |
| JP2006135708A (en) * | 2004-11-08 | 2006-05-25 | Pentax Corp | Digital camera |
| JP4624077B2 (en) * | 2004-11-08 | 2011-02-02 | Ｈｏｙａ株式会社 | Digital camera |
| JP2008172313A (en) * | 2007-01-09 | 2008-07-24 | Nikon Corp | Digital camera |
| JP2009049547A (en) * | 2007-08-15 | 2009-03-05 | Seiko Epson Corp | Image processing apparatus, image processing method, image processing program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6914630B2 (en) | Imaging apparatus and signal processing method for the same | |
| JP3438205B2 (en) | Digital electronic camera device | |
| JP2001275044A (en) | Digital camera | |
| JP2014154982A (en) | Image pickup device and control method therefor | |
| JP3999321B2 (en) | Electronic camera | |
| JPH10126663A (en) | Image input device and image input system | |
| JP2000209507A (en) | Low noise processing circuit for solid-state image pickup device | |
| JPH08116482A (en) | Image pickup device | |
| JPH06268898A (en) | Image pickup device using solid-state image pickup element | |
| JP2002314885A (en) | Imaging device | |
| JPH0795481A (en) | Image pickup device | |
| JP4214781B2 (en) | Imaging apparatus and method, recording medium, and program | |
| JP3056596B2 (en) | Still / movie video camera and video signal generation method thereof | |
| JP2970092B2 (en) | Video camera | |
| JP2004147207A (en) | Electronic camera | |
| JP3466672B2 (en) | Imaging device | |
| JP2022120682A (en) | Imaging apparatus and method for controlling the same | |
| JPH06245151A (en) | Video camera equipment | |
| JP3852821B2 (en) | Solid-state imaging device | |
| JP2024068555A (en) | Image capture device and control method thereof | |
| JP4437940B2 (en) | Television camera | |
| JP2000184290A (en) | Solid-state image pickup device | |
| JPH08331574A (en) | Solid-state image pickup device | |
| JPH09139935A (en) | Image pickup device | |
| JP3284584B2 (en) | Multiple exposure camera |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041228 |